UNIVERSIDADE FEDERAL DO RIO DE JANEIRO

ESCOLA DE ENGENHARIA
DEPARTAMENTO DE ELETROTÉCNICA

Relatório de Estágio Supervisionado:

Interfaces Ótica e Serial e
Condicionamento de Sinais de um
Restaurador Dinâmico de Tensão - DVR.

FELIPO CORRÊA MACHADO

Rio de Janeiro, RJ - Brasil

Janeiro de 2003
 Relatório de Estágio Supervisionado:
Interfaces Ótica e Serial e
Condicionamento de Sinais de um
Restaurador Dinâmico de Tensão

FELIPO CORRÊA MACHADO

RELATÓRIO SUBMETIDO AO CORPO DOCENTE DO DEPARTAMENTO DE E-

LETROTÉCNICA DA ESCOLA POLITÉCNICA DA UNIVERSIDADE FEDERAL DO
RIO DE JANEIRO, COMO PARTE DOS REQUISITOS NECESSÁRIOS PARA A OB-
TENÇÃO DO GRAU DE ENGENHEIRO ELETRICISTA.

Aprovado por:

Maurı́cio Aredes, Dr.-Ing.

(Orientador)

Rio de Janeiro, RJ - Brasil

Janeiro de 2003
 RESUMO

Felipo Corrêa Machado Relatório de Estágio Supervisionado

UFRJ - EE Janeiro 2003

Interfaces Ótica e Serial e Condicionamento de Sinais de um

Restaurador Dinâmico de Tensão.

Um Restaurador Dinâmico de Tensão, ou Dynamic Voltage Restorer (DVR), é um

equipamento que se propõe a compensar afundamentos e desbalanços de tensão que ocor-
rem com maior freqüência e severidade em sistemas fracos tais como pontas de linha.
O cálculo das tensões a serem sintetizadas para compensar o desbalanço na atu-
alidade é realizado com grande precisão pela eletrônica digital através do Processador
Digital de Sinais, ou DSP. Este pode conter inúmeras funções até de interatividade para
se adequar a novas funções conforme a necessidade bastando que o programa que executa
seja alterado através de um PC. Com isto não é necessário alterar o circuito de controle,
como num controle analógico. Além disso, o inversor que sintetizará o sinal de compen-
sação pode conter interface ótica para o sinal de disparo das chaves. Pode-se ter isolação
completa entre o circuito de controle e o de potência e o sinal ótico não sofre interferência
eletromagnética, possibilitando que o controle fique a distância.
Será nosso objetivo construir a interface ótica de acordo com os nı́veis em que tra-
balham o receptor do inversor e o nı́vel de tensão da saı́da da interface digital do DSP.
Uma interface Serial será adicionada à comunicação entre o DSP e o PC. Outra tarefa
será construir o circuito de condicionamento dos sinais que o DSP precisará conhecer do
circuito de potência para realizar seus cálculos com precisão e no menor tempo possı́vel.

i
Sumário

RESUMO i

LISTA DE ABREVIAÇÕES iii

LISTA DE ILUSTRAÇÕES iv

1 Introdução 1
1.1 Identificação do Problema . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
1.2 Motivação e Objetivo do Trabalho . . . . . . . . . . . . . . . . . . . . . . . 3
1.3 Estrutura do Texto . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4

2 Interface Ótica 5
2.1 Circuito Transmissor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
2.2 Circuito Receptor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

3 Interface Serial 12

4 Condicionamento de Sinais 15

5 Conclusão 19

Referências Bibliográficas 21

ii
 LISTA DE ABREVIAÇÕES

AD Conversão de sinal Analógico para Digital

CA Corrente Alternada

CC Corrente Contı́nua

CI Circuito Integrado

CMOS Complementary Metal Oxide Semiconductor

DEE Departamento de Engenharia Elétrica/Eletrotécnica

DSP Digital Signal Processor

DVR Dynamic Voltage Restorer

EE Escola de Engenharia

IGBT Insulated Gate Bipolar Transistor

I/O In/Out ou Entrada/Saı́da

LED Light Emissor Diode

PC Personal Computer

PWM Pulse Width Modulation

TTL Transistor Transistor Logic

UFRJ Universidade Federal do Rio de Janeiro

VSI Voltage Source Inverter

iii
Lista de Figuras

1.1 Diagrama do DVR inserido no sistema elétrico. . . . . . . . . . . . . . . . 2

2.1 Esquemático do Link utilizado. . . . . . . . . . . . . . . . . . . . . . . . . 7

2.2 Pinagem da porta I/O do DSP. . . . . . . . . . . . . . . . . . . . . . . . . 7
2.3 DSP. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
2.4 Circuito interno do CI 75451. . . . . . . . . . . . . . . . . . . . . . . . . . 8
2.5 Circuito interno do Receptor. . . . . . . . . . . . . . . . . . . . . . . . . . 9
2.6 Regulador de tensão LE33CZ. . . . . . . . . . . . . . . . . . . . . . . . . . 10
2.7 Esquemático da Interface Ótica do DVR. . . . . . . . . . . . . . . . . . . . 11

3.1 Pinagem de um plugue serial macho. . . . . . . . . . . . . . . . . . . . . . 13

3.2 Pinagem do driver MAX3232CPE. . . . . . . . . . . . . . . . . . . . . . . 14
3.3 Esquemático da Interface Serial do DVR. . . . . . . . . . . . . . . . . . . . 14

4.1 Condicionadores de Sinais modelo 5B41. . . . . . . . . . . . . . . . . . . . 16

4.2 Backplane de 16 canais. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
4.3 Divisor resistivo de potencial na entrada dos condicionadores de sinais. . . 17
4.4 Placa de condicionamento de sinais. . . . . . . . . . . . . . . . . . . . . . . 18
4.5 Esquemático do Condicionamento de Sinais do DVR. . . . . . . . . . . . . 18

iv
Capı́tulo 1

Introdução

m muitos sistemas de distribuição o atendimento é de qualidade insuficiente para

E muitos processos que se dão pelo uso da energia elétrica, sofrendo pela má dis-
tribuição das cargas ou por ter boa parte da carga concentrada em horários de pontas de
consumo. Podem ser comuns quedas de tensão por motivo da partida de grandes motores
ou conjunto de motores, e esses podem ou não ser trifásicos e equilibrados.
O desbalanço gerado ou a queda momentânea de tensão pode ser suficiente para
impedir a realização de algum processo industrial que exija estabilidade do sistema e
tenha tolerância somente para pequenos nı́veis de oscilação do valor eficaz da tensão de
cada fase. O prejuı́zo pode se dar pela interrupção do processo, pela perda de matéria
prima, atraso ou falha em acordos comerciais e multas contra a distribuidora local por não
estar garantindo a qualidade em padrões mı́nimos estabelecidos pelos órgãos responsáveis.
Nestes casos pode ser viável a inserção no ponto crı́tico de um Restaurador Dinâmico
de Tensão, o DVR. Este é inserido em série com o sistema elétrico em questão. Quando
a tensão disponı́vel não atinge os nı́veis estabelecidos o DVR atua somando um nı́vel de
tensão que venha a compensar a queda ou o desbalanço presente no sistema. A interface
do lado de Corrente Alternada (CA) do inversor do DVR com o sistema se dá através de
um transformador trifásico com o primário conectado à saı́da do inversor e o secundário
conectado em série com a linha do sistema, um enrolamento por fase.
Os sinais de tensão medidos do sistema são levados ao Digital Signal Processor
(DSP). Este calcula em tempo real o sinal que deve ser somado para compensar o afunda-
mento ou desbalanço tendo já sido programado com os nı́veis estabelecidos para o padrão

1
CAPÍTULO 1. INTRODUÇÃO 2

local. Em seguida envia ao inversor o sinal de disparo das chaves de modo a sintetizar
o sinal de compensação calculado. O sinal é modulado em alta freqüência utilizando a
técnica de chaveamento Pulse Width Modulation (PWM). Esta técnica oferece a possi-
bilidade de minimizar os harmônicos gerados e uma maior precisão no sinal sintetizado.
O transformador que conecta o DVR ao sistema elétrico funciona ainda como um filtro
passa baixa para o sinal gerado, minimizando o conteúdo harmônico deste.
O barramento de Corrente Contı́nua (CC) do DVR é alimentado por um retificador a
diodos (ponte trifásica completa) conectado através de uma indutância ao sistema elétrico.
É então uma alimentação robusta, simples e de baixo custo, que atende perfeitamente às
necessidades do DVR. Um diagrama completo do DVR é mostrado na Figura 1.1.

Barra IN Barra OUT

LT VC

Barra
Infinita

Carga de Carga
Afundamento Sensível

DVR

Figura 1.1: Diagrama do DVR inserido no sistema elétrico.

1.1 Identificação do Problema

Na construção de um protótipo do DVR em laboratório uma das dificuldades encontradas

foi medir as tensões do sistema e condicioná-las aos padrões das entradas analógicas do
DSP. Isto precisa ser feito com precisão para que o DSP determine com a mesma precisão
o sinal de compensação, sem atrasos ou erros de amplitude. Estaremos trabalhando com
nı́veis de tensão baixos: 220VRM S entre fases. Mesmo assim estes nı́veis são muito altos
para a eletrônica digital e, portanto, para os conversores AD. A famı́lia de DSP’s com a
CAPÍTULO 1. INTRODUÇÃO 3

qual estamos trabalhando atualmente opera com 3, 3V no processador. Os nı́veis TTL já
foram deixados de lado no meio dos processadores pois se busca cada vez mais desempenho
e altas taxas de processamento, sendo necessário diminuir a produção de calor e, portanto,
a potência dissipada pelo componentes. Além desta adequação entre os sinais deve ainda
existir uma proteção para o DSP para que não sofra com picos de tensão ou descargas
atmosféricas que venham a interferir no sistema elétrico.
O outro problema encontrado foi em disparar as chaves do inversor com os sinais
gerados pelo DSP. Sabe-se que qualquer porta I/O de um circuito digital não oferece
potência para alimentar outro circuito. A porta serve apenas para indicar nı́veis pré
estabelecidos para os bits 1 e 0. Já os gates das chaves semicondutoras precisam de
potência para mudarem de estado, e a potência depende da tensão e corrente nominal da
chave e da mudança de estado que se pretende realizar. Outro problema é que os nı́veis
da porta I/O do DSP estarão variando entre 0V (nı́vel lógico baixo) e 3, 3V (nı́vel lógico
alto) enquanto as chaves estarão em diversos nı́veis de tensão.
Deve-se então colocar um driver para amplificar o sinal para o nı́vel de potência
necessária ao gate e desacoplar os sistemas, como se faz com um transformador de entrada
de um retificador para alimentar pequenos eletrodomésticos, que têm nı́veis de saı́da em
0V (o terminal negativo) e 9V (o terminal positivo), por exemplo.

1.2 Motivação e Objetivo do Trabalho

Será nosso objetivo construir os circuitos de condicionamento de sinais e os drives para

fibra ótica para os sinais de disparo dos gates das chaves semicondutoras do inversor.
Estaremos trabalhando de modo que os circuitos apresentem a menor distorção possı́vel
dos sinais originais e nenhum atraso seja adicionado a estes para que o algoritmo imple-
mentado no DSP funcione corretamente.
Estaremos consolidando conhecimentos em circuitos de disparo de chaves semicon-
dutoras de potência, em circuitos digitais, em eletromagnetismo e possı́veis interferências
que possam aparecer nos sinais estudados e em circuitos analógicos de baixa potência com
amplificadores, moduladores e demoduladores, etc, conforme veremos a seguir.
CAPÍTULO 1. INTRODUÇÃO 4

1.3 Estrutura do Texto

Este primeiro capı́tulo introduz o assunto com um resumo da operação do DVR e o que
este equipamento se propõe a fazer. Também identifica os problemas a serem analisados
e solucionados e apresenta o porque deste projeto, o que traz como motivação e quais os
objetivos a serem cumpridos aqui.
O Capı́tulo 2 apresenta as condições para elaboração e construção dos circuitos da
placa de interface ótica.
O Capı́tulo 3 apresenta com maior detalhamento as necessidades de uma interface
serial e sua construção de acordo com os diversos padrões com que estamos trabalhando.
O Capı́tulo 4 apresenta o problema já abordado com mais detalhes e a elaboração
do circuito de condicionamento de cada sinal necessário ao algoritmo de controle do DVR.
O Capı́tulo 5 apresenta as conclusões a respeito do funcionamento dos circuitos
estudados e os benefı́cios de suas utilizações.
Capı́tulo 2

Interface Ótica

A
interface ótica é responsável por enviar ao inversor o sinal de disparo e bloqueio
de cada IGBT (Insulated Gate Bipolar Transistor ) do inversor e receber deste
possı́veis sinais indicativos de erro, um para cada perna do inversor. Tendo um inversor
trifásico três pernas, cada uma responsável por sintetizar a tensão de uma fase, e duas
chaves por perna, teremos três sinais por perna: um para acionar cada IGBT e um de
erro, num total de nove sinais óticos considerando as três pernas.
O inversor adquirido para fazer parte deste protótipo do DVR, e posteriormente ser
reaproveitado em outros projetos de pesquisa e desenvolvimento, já veio de fábrica com a
interface ótica montada, tanto os circuitos de recepção dos sinais de disparo dos IGBT’s
quanto os circuitos de envio dos sinais de erro. São três placas idênticas, uma para cada
perna do inversor e com os três conectores como dito acima. Resta-nos então construir
a parte da interface ótica que será conectada ao DSP, no mesmos padrões do inversor, e
conectá-las por fibra ótica.
Absorvendo experiências passadas com este tipo de interface, analisamos a possibil-
idade de se trabalhar com os mesmos dispositivos empregados em uma placa de interface
ótica já construı́da e utilizada no Laboratório de Eletrônica de Potência do Departamento
de Engenharia Elétrica (Elepot-DEE). Esta interface é utilizada entre um Microcontro-
lador da Hitachi, o HC11, e um inversor da Weg. O inversor teve suas entradas adaptadas
pelo próprio fabricante para receber sinais de fibra ótica. O microcontrolador trabalha
com nı́veis TTL (5.0V ), diferente do DSP que utilizamos (3.3V ). Sendo assim consulta-
mos o manual do fabricante dos drives utilizados e observamos que seria possı́vel utilizá-lo

5
CAPÍTULO 2. INTERFACE ÓTICA 6

também com o DSP sem nenhum drive extra para enviar sinais aos gates. Além disso,
estes dispositivos são do mesmo padrão e fabricante dos dispositivos presentes na interface
ótica do inversor adquirido para o DVR.
A interface a que estamos nos referindo faz parte do kit Versatile Link Evaluation Kit
HFBR0501, da Agilent Technologies - Hewlett Packard [1]. Cada kit contém os seguintes
ı́tens:

• 01 Transmissor HFBR1524;

• 01 Receptor HFBR2524;

• 5 metros de cabo fibra ótica com os conectores HFBR4511 e HFBR4513;

• Conectores espaçadores;

• Um kit de polimento;

• Manual do usuário.

Entre as Caracterı́sticas do Kit observamos:

• Freqüência de operação de até 5M Hz;

• Distâncias de até 40m, com o link operando no máximo a 40kHz;

• Baixa potência de alimentação;

• Alta imunidade a ruı́do;

• Fácil conexão;

• Transmissores incorporam um LED com luz vermelha em 660nm para fácil visuali-
zação;

• Compatibilidade com o Padrão TTL;

CAPÍTULO 2. INTERFACE ÓTICA 7

Figura 2.1: Esquemático do Link utilizado.

Entre as vantagens de se utilizar um interface deste tipo estão as citadas na intro-

dução deste relatório, dentre as que nos interessam. Entre os circuitos empregados na
construção do Link, de acordo com a faixa de freqüência utilizada, está o da Figura 2.1.
Na Figura 2.2 temos todos os pinos da porta I/O do DSP referentes aos sinais que
utilizaremos neste projeto: sinais de disparo e bloqueio das chaves (PWM1 a PWM6)
e sinais de erro (Erro1 a Erro3), além dos terminais que utilizaremos para alimentação
(VCC = 5V e GN D) [2, 3]. O DSP é mostrado na Figura 2.3 com destaque para as portas
e interfaces disponı́veis, algumas das quais utilizaremos neste projeto.

1 2
VCC=5V VCC=5V
Serial OUT Serial IN
Erro 1
Erro 2 Erro 3
PWM1 PWM2
PWM3 PWM4
PWM5 PWM6

GND GND

GND GND
39 40

Figura 2.2: Pinagem da porta I/O do DSP.

2.1 Circuito Transmissor

Antes que o sinal de disparo das chaves chegue ao transmissor é necessário que este passe
através de um driver. Utilizaremos o driver sugerido pelo fabricante do link. Trata-se
CAPÍTULO 2. INTERFACE ÓTICA 8

P10 P6

P9

Connector Function
P1/P7 analog interface
P2/P8 I/O interface
P3 Power connector
I/O Expansion
P6
Connector
P7
Parallel Port/JTAG
P9
Controller interface
P10 TAG interface
P1

P3 P8 P2

Figura 2.3: DSP.

do 75451 [4], um Circuito Integrado (CI) com dois drives do tipo AND que supre até
300mA de corrente na saı́da (padrão TTL). O circuito interno do 75451 e sua pinagem
são mostrados na Figura 2.4. Sua alimentação será feita também a partir da fonte do
DSP (VCC = 5V ).

75451
GND OUT

OUT IN

IN IN

IN VCC

Figura 2.4: Circuito interno do CI 75451.

Mesmo que o CI 75451 trabalhe no padrão TTL, os nı́veis lógicos altos do DSP estão
acima do valor mı́nimo aceito pelo CI, ou seja, acima da zona morta. Então nenhuma
interface adicional será necessária para conectar os dispositivos de padrões diferentes aqui.
Para obter sinal na saı́da é necessário que um dos terminais de entrada seja conectado
ao terminal VCC (nı́vel lógico alto) e que o outro receba os sinais diretamente do DSP, e
CAPÍTULO 2. INTERFACE ÓTICA 9

a saı́da será um sinal lógico idêntico ao do DSP (dentro do CI 75451 o sinal que sai do
NAND é invertido, caracterizando-o como um AND). Com isto temos exatamente a parte
esquerda do link da Figura 2.1.

2.2 Circuito Receptor

O circuito receptor serve para enviar em um nı́vel de tensão adequado ao DSP os sinais de
erro provenientes do inversor. Como pode ser visto na Figura 2.5, o receptor é fabricado na
configuração coletor aberto. Isto permite que, ao invés de conectar o terminal do coletor
ao terminal de alimentação para produzir nı́veis lógicos altos no padrão TTL (5V ), como
sugerido no link da Figura 2.1 para o padrão TTL, podemos conectar este a uma fonte
de referência em 3.3V e obter os sinais de erro nos nı́veis desejados.

Figura 2.5: Circuito interno do Receptor.

Para ter a alimentação em 3.3V sem adicionar mais uma fonte ao projeto utilizamos
um regulador de tensão, um conversor CC-CC abaixador (conversor do tipo buck ). Esta
opção foi feita comparando-se os possı́veis resultados da utilização do regulador de tensão
com um divisor resistivo de potencial ou um limitador de tensão a diodo zener e resistor.
Estas duas outras opções não se mostraram eficientes e estáveis. O regulador de tensão
será alimentado pela fonte do DSP (terminal +5V da interface I/O, pinos 1 e 2, conforme
Figura 2.2) sem comprometimento da alimentação deste, já que a potência requerida pela
interface serial está dentro dos limites da fonte (5V · 4A = 20W ) e condutores, incluindo
as trilhas da placa do DSP. Para esta função de regular a tensão em 3.3V escolhemos o
CI LE33CZ pelo baixo consumo, facilidade e simplicidade de montagem e operação. A
pinagem e as principais caracterı́sticas do CI LE33CZ podem ser observadas na Figura 2.6.
CAPÍTULO 2. INTERFACE ÓTICA 10

Temos então um barramento de 3.3V que será utilizado na interface ótica e na interface
serial também, conforme adiante no Capı́tulo 3.

1 2 3
OUT Tensão de entrada: máx. 18V
IN
3.3V 5V Corrente de saída: máx. 150mA
GND Regulação de tensão: máx. 25mV

Vista inferior Ruído na saída: 50µV

Figura 2.6: Regulador de tensão LE33CZ.

Do pino 1 do receptor sai o sinal de erro enviado pelo inversor. Então conectamos
cada pino 1 dos receptores aos seus respectivos pinos da porta I/O do DSP conforme a
Figura 2.2. Também a este é conectado um resistor de 1kΩ que o conectará à alimentação
em 3.3V . Quando o nı́vel lógico for alto o transistor não conduz, a tensão sobre os termi-
nais do resistor será nula pois a corrente neste é também praticamente nula. Aparecerá
o nı́vel de 3.3V no terminal Vo e conseqüentemente no DSP (também nı́vel lógico alto).
Quando o nı́vel lógico for baixo o transistor estará saturado e Vo será aproximadamente
zero. Circulará corrente pelo resistor pois nos seus terminais a tensão é de 3.3V . A tensão
que aparecerá no DSP será a mesma do terminal Vo , logo nı́vel lógico baixo também. O
pino 2 é conectado ao terra e o pino 3 é conectado à alimentação do DSP (VCC = 5V ).
Foi feita uma mudança simples em relação ao esquemático sugerido para a construção
do link no lado dos receptores (Figura 2.1).
O esquemático da interface ótica pode ser visto na Figura 2.7. Tanto os receptores
quanto os transmissores foram testados isolados e juntamente com o DSP e com o Inversor,
para verificação dos nı́veis de tensão em cada ponto, da lógica empregada e da faixa de
freqüência que estamos interessados (de acordo com a freqüência do PWM).
CAPÍTULO 2. INTERFACE ÓTICA 11

Recep. 3
LE33CZ

Recep. 2

Recep. 1 1

Transm. 6
75451

Transm. 5

Transm. 4
75451

Transm. 3

Transm. 2
40
75451
I/O DSP
Transm. 1

Figura 2.7: Esquemático da Interface Ótica do DVR.

Capı́tulo 3

Interface Serial

A
interface serial veio pela necessidade de realizar algum tipo de interação em tempo
real para alterar o modo de execução do algoritmo implementado no DSP, ativar
ou desabilitar funções neste ou obter dados da operação do DVR. A porta paralela pela
qual se dá a comunicação entre o PC e o DSP não dispunha dos requisitos necessários à
comunicação desejada. A solução obtida foi aproveitar as portas de comunicação serial
disponı́veis na interface digital I/O do DSP e uma das portas seriais disponı́veis no PC
(COM1 a COM4).
Novamente temos o problema de conectar dispositivos de padrões diferentes. O
DSP trabalha com nı́veis lógicos alto e baixo em 3.3V e 0V respectivamente, com nı́veis
de tolerância para um mı́nimo de 2.0V para o nı́vel lógico alto e um máximo de 0.8V para
o nı́vel lógico baixo, sendo os valores compreendidos entre estes dois nı́veis desconsiderados
- zona morta. Já a interface serial trabalha em +12V e −12V para os mesmos nı́veis,
também com tolerâncias e zona morta. Precisamos então adequar os sinais enviados ao
DSP para os nı́veis lógicos deste e atuar com um driver nos sinais provenientes do DSP
para amplificar a tensão e colocá-la nos nı́veis do padrão serial.
Existem no mercado alguns chips que convertem sinais do padrão serial para o padrão
TTL ou CMOS e vice-versa. Estes chips podem conter várias combinações de entradas
e saı́das, até o número de 8, número de sinais utilizados na interface serial de um PC.
Para este projeto precisaremos apenas de dois sinais, o que na verdade caracteriza uma
comunicação serial: apenas uma via para cada sentido de envio de sinais. A pinagem de
um plugue serial macho é mostrada na Figura 3.1.

12
CAPÍTULO 3. INTERFACE SERIAL 13

Signal ground - 5
Ring indicator - 9
DTE ready - 4
Clear to send - 8
Transmitted data - 3
Request to send - 7
Received data - 2
DCE ready - 6
Received line signal detect - 1

Figura 3.1: Pinagem de um plugue serial macho.

Pesquisando entre os fabricantes destes chips descobrimos uma linha que aceita
alimentação VCC com tensões entre −0.3V e 6.0V e produz nı́vel lógico alto na saı́da
TTL/CMOS com tensão igual à de alimentação. Sendo assim, alimentando-o com 3.3V
obteremos nı́veis lógicos compatı́veis com a entrada digital do DSP. A mesma compatibili-
dade é apresentada para o sinal que sai do DSP para a comunicação serial. Por ação de um
conversor CC-CC interno e utilizando capacitores externos, o chip gera os nı́veis de tensão
necessários para trabalhar no padrão serial sem que para isto necessite de alimentação em
±12V .
Entre os chips analisados optamos por utilizar o MAX3232CPE [5] por conter este
não muito mais do que o número necessário de portas (duas entradas e duas saı́das), baixo
custo quando comparado aos outros chips, freqüência máxima de operação (120kbps),
temperatura de operação de acordo com o restante dos dispositivos (0o C a 70o C) e com
as condições de operação e condicionamento final do DVR e baixo consumo (corrente de
alguns mA na entrada CC). A Figura 3.2 apresenta o diagrama do CI MAX3232CPE.
A alimentação em 3.3V será feita pelo mesmo regulador de tensão utilizado na
interface ótica (Capı́tulo 2).
Na Figura 3.3 apresentamos o esquemático do circuito que compreende a interface
serial proposta e construı́da para o DVR. Os capacitores são todos de 1µF . Note que duas
portas seriais do CI MAX3232CPE não foram utilizadas, assim como a maioria dos pinos
presentes no soquete serial. Outro fator a ser levado em conta é que conectamos a massa
da interface serial, já representada como terra na figura, ao terra do DSP. Através da
conexão serial, esta massa também será conectada à massa do PC. É necessário então que
CAPÍTULO 3. INTERFACE SERIAL 14

1 16 VCC
MAX3232CPE
2 15 GND

p/ capacitores
3 14

4 13 RS232
5 12

6 11
TTL /
7 10
CMOS
RS232 8 9

Figura 3.2: Pinagem do driver MAX3232CPE.

os pinos de aterramento das fontes do DSP e do PC sejam conectados ao mesmo referencial

de terra para não formar um loop de corrente, o que pode ser extremamente prejudicial
se realimentado por alguma interferência eletromagnética. Outra solução é suspender o
terra de uma das fontes, preferencialmente a do DSP, por ser de menor potência.

LE33CZ
I/O DSP
1

MAX3232CPE

SERIAL
1

40

Figura 3.3: Esquemático da Interface Serial do DVR.

Esta interface teve sua parte elétrica testada mas ainda não operou com o DVR em
funcionamento pois a construção deste protótipo ainda não terminou.
Capı́tulo 4

Condicionamento de Sinais

S
erão feitas medições das tensões no ponto da linha de distribuição onde o DVR es-
tiver conectado ou onde se desejar compensar os problemas a que este se propõe
minimizar. Também em nosso protótipo, construı́do em escala reduzida, serão feitas
medições das tensões para enviar ao DSP os sinais necessários para a execução correta do
algoritmo implementado neste. Porém não é possı́vel em nenhum destes casos enviar os
sinais de tensão diretamente ao DSP simplesmente conectando-o à linha a qual o DVR
estará conectado, dado o limite de tensão das entradas analógicas do DSP e o grau de
proteção que deve haver contra picos de tensão que venham a surgir em qualquer fase da
linha. Então deverá haver alguma interface que reduza a amplitude dos sinais e confira ao
DSP proteção e isolamento quando necessário em relação à linha, caracterizando assim o
condicionamento de sinais.
Entre as soluções já disponı́veis no mercado pronta para uso foram escolhidos os
condicionadores de sinais da Analog Devices modelo 5B41 e a placa backplane 5B01 do
mesmo fabricante [6]. Esta placa, o backplane, serve de suporte para os condicionadores
e oferece todas as conexões para alimentação, entrada e saı́da dos sinais e jumpers para
conexão da massa deste à terra ou ao terminal comum da fonte, na configuração que se
desejar.
Os condicionadores tem moduladores e demoduladores para evitar algum atraso
(medimos um atraso de 40µs independente da freqüência), como ocorre em transfor-
madores devido à indutância de dispersão, sem contudo perder em isolamento em relação
a um transformador. Possuem atenuadores e um ajuste preciso do nı́vel médio correspon-

15
CAPÍTULO 4. CONDICIONAMENTO DE SINAIS 16

dente a tensão nula na entrada. As entradas recebem sinais de tensão de até ±10V de
pico e tem proteção para até 1500VRM S . A faixa de freqüências (banda passante: −3dB
em 10kHz) é suficiente para os sinais que queremos medir. O diagrama em blocos dos
condicionadores de sinais é mostrado na Figura 4.1. Também é apresentado o backplane,
na Figura 4.2.

4
ANTI-ALIASING
+EXC NC
FILTER SIGNAL
HI 3
ISOLATION
PROT & ACTIVE
VIN LPF VOUT
2 ATTEN
3-POLE
20X
LO I/O
1 COM
-EXC NC LASER
PS READ
V2 ADJ EN(0)
REF POWER
ISOLATION
RECT LASER +5V
& ADJ PWR
FILTER REF COM

Figura 4.1: Condicionadores de Sinais modelo 5B41.

Figura 4.2: Backplane de 16 canais.

Sendo os sinais provenientes da rede de alimentação do laboratório (220VRM S e

311.13Vpico ) utilizamos um divisor resistivo de potencial para adequar os nı́veis de tensão
em questão. Um esquema do envio dos sinais até as entradas dos condicionadores de
sinais é mostrado na Figura 4.3. O cálculo dos resistores é mostrado em seguida. É
importante observar que os resistores em paralelo com os condicionadores de sinais estão
ligados em 4. Logo a relação entre a tensão de entrada VIN e a tensão VOU T é diferente
da relação normal e direta pelas resistências. Pela tensão de pico de entrada precisamos
CAPÍTULO 4. CONDICIONAMENTO DE SINAIS 17

reduzir a tensão 31.113 vezes para adequá-la à entrada do condicionador de sinais. Porém
os condutores e todos os contatos e soldas irão adicionar mais resistência ao circuito do
divisor resistivo de potencial. Esperamos obter uma relação próxima ao desejado, medi-
la quando o circuito estiver pronto e só então fornecer o valor da relação obtida para o
programador do DSP, para que os valores numéricos das tensões dentro do DSP estejam
o mais próximo possı́vel da realidade.

fase a fase b fase c

R=128kΩ

RP =10kΩ

RIN=60kΩ

5B41 5B41 5B41

backplane

Figura 4.3: Divisor resistivo de potencial na entrada dos condicionadores de sinais.

√
VIN pico = 2 · 220V = 311.13V
RP (10k −1 + 60k −1 )−1 1
VOU T = = · VIN = 0.0033 · VIN ∼
= · VIN
RS 128k + 128k 30
A compra dos condicionadores de sinais foi feita numa mesma época em que foi
feita a aquisição do DSP. Porém não foi levado em conta que as entradas analógicas do
DSP trabalham com tensões entre 0V e 3.3V com o nı́vel equivalente a zero em 1.65V ,
enquanto os condicionadores têm saı́da entre 0V e 5V com o nı́vel equivalente a zero
em 2.5V . Portanto mais um condicionamento de sinais se faz necessário. Com os nı́veis
de tensão e corrente neste ponto muito reduzidos descartamos a possibilidade de utilizar
novamente divisor resistivo de potencial por ficarem os sinais sujeitos a grandes distorções
provocadas por interferências eletromagnéticas.
De um outro projeto desenvolvido em nosso laboratório fazem parte também placas
de condicionamento de sinais. Estas foram projetadas e montadas pelo estagiário e gradu-
CAPÍTULO 4. CONDICIONAMENTO DE SINAIS 18

ando Daniel Galiano Pimentel, com orientação do Prof. José Guilherme Barbosa Rolim.
Oferecem alto grau de isolação contra ruı́dos, mais um nı́vel de proteção e diversos ajustes
pela mudança de resistores. Está projetada inicialmente para receber e enviar sinais entre
0V e 5V com nı́vel médio em 2.5V . Precisaremos trocar alguns resistores para modificar
alguns ganhos e ajustar o nı́vel médio para 1.65V , de acordo com as entradas analógicas
do DSP. O setor da placa projetado para receber drives e transmissores de sinal ótico
(4 canais) não serão utilizados. O esquemático da placa com os resistores que devem
ser trocados é apresentado na Figura 4.4. Na Figura 4.5 temos o esquemático de todo o
circuito de condicionamento de sinais.
10kΩ 10kΩ

5V
10pF 15V
15V 100nF
Entrada
da placa D1 Saída para
1 10kΩ
20kΩ o DSP
150Ω 150Ω
2
conector 10kΩ 5V 100nF
17.8kΩ 10nF
D2 conector
470pF -15V
1kΩ
10kΩ

-15V

Figura 4.4: Placa de condicionamento de sinais.

fase a fase b fase c

5B41 5B41 5B41

DIGITAL
I/O DSP
CONDICIONAMENTO DE SINAIS 1
FLAT DSP
CABLE

CONDICIONAMENTO ANALOG
DE SINAIS 2 FLAT
INTERFACE
CABLE

Figura 4.5: Esquemático do Condicionamento de Sinais do DVR.

Capı́tulo 5

Conclusão

este projeto a qualidade e precisão com que cada etapa é executada é de funda-
N mental importância pois se trata de um protótipo. Portanto todas as opiniões e
conhecimentos deste tema se consolidarão com o funcionamento adequado deste e é de
fundamental importância que nenhum erro venha a aparecer depois de ter o projeto como
terminado, mesmo que não seja uma falha de concepção do equipamento.
A Interface Ótica já elimina muitos problemas que poderiam ocorrer entre o DSP
e o Inversor. Mesmo assim, após sua construção, foi testada exaustivamente em várias
condições, trabalhando com o Inversor e observando os sinais no gate de cada uma das
chaves e as formas de onda sintetizadas, comparando estes resultados com os esperados,
obtendo sempre sucesso.
À Interface Serial foi dispensado o mesmo cuidado que aos demais componentes deste
projeto, apesar de não ter tanta importância como outras interfaces. Como comentado
no final do Capı́tulo 3, ainda não foi testada completamente.
Os circuitos de Condicionamento de Sinais também foram outro ponto de muita
discussão neste projeto. No final percebe-se uma certa redundância de circuitos: três
estágios de ganho (divisor resistivo de potencial, condicionadores de sinais 5B41 e placa
condicionadora de sinais produzida no próprio laboratório). O mesmo se pode dizer
quanto à proteção e isolamento entre o circuito de potência e o DSP. É sem dúvida
algo a não se repetir. O sistema de Condicionamento de Sinais produzido no laboratório
constitui-se de três placas. Em uma estão quatro transdutores de tensão e alguns circuitos
adicionais. Em outra os transdutores de corrente, também quatro. A terceira placa é a

19
CAPÍTULO 5. CONCLUSÃO 20

que utilizamos, que reúne os sinais provenientes destas duas placas de transdutores e
realiza o condicionamento dos oito sinais, para um sistema de até quatro fios (três fases e
um neutro). Há ainda quatro canais de drives para fibra ótica, pensando em um inversor
com operação complementar entre as chaves de uma mesma perna. Como foi um sistema
para um projeto desenvolvido paralelamente a este não houve tempo de optar por um
ou outro antes da necessidade de realizar os primeiros testes com o DSP e o Inversor.
Contudo, toda experiência é válida. As diferenças de construção, dispositivos e custos
entre as interfaces analisadas nos proporcionaram ainda mais oportunidades de contato
com o ambiente que cerca uma bancada de pesquisa e desenvolvimento.
Referências Bibliográficas

[1] Versatile Link - The Versatile Fiber Optic Connection - Technical Data, Agilent,
1999.

[2] TMS320LF/LC240xA DSP Controllers Reference Guide - System and Peripherals,

Texas Instruments, Dezembro de 2001.

[3] eZdsp LF2407 Reference Technical, Texas Instruments, Spectrum Digital Inc., Agosto
de 2001.

[4] DS75451/2/3 Series Dual Peripheral Drivers, National Semiconductor, Fevereiro de

2000.

[5] 3.0V to 5.5V, Low-Power, up to 1Mbps, True RS- 232 Transceivers Using Four 0.1uF
External Capacitors, Maxim Integrated Products, 1999.

[6] The 5B User’s Manual, Analog Devices Inc., 1987.

21