Guia de Experimento

Instituição: Instituto Federal de Educação, Ciência e Tecnologia - Paraíba (IFPB).

Disciplina: Sistemas Digitais II
Curso: Engenharia de Computação
Professor: Fagner de Araujo Pereira
Aluno (a): ________________________________________________________________________________________

Guia de Experimento – Contadores assíncronos e divisores de frequência

Parte Teórica:

O circuito da figura 1 é um contador de 4 bits assíncrono com saídas DCBA, onde A é o LSB e D é o MSB.
Esse circuito também pode ser utilizado como um circuito divisor de frequências.
A entrada CLK é a entrada de clock do contador. A entrada EN (Enable) controla sua operação: quando
EN = 1, ele conta normalmente ao receber os pulsos de clock. Quando EN=0, ele mantém o último estado de
contagem, independente do sinal de clock. A entrada RESET zera a contagem quando levada a nível lógico baixo.

Figura 1. Contador de 4 bis assíncrono

Para preparação do experimento relativo ao contador assíncrono da figura 1, responda aos seguintes quesitos:

1. Desenhe o seu diagrama de transição de estados;

2. Se o atraso de propagação de um flip-flop é 10 ns, qual a máxima frequência de operação desse contador?
3. Como a entrada EN inibe a contagem quando é levada a nível lógico baixo?
4. Ao aplicarmos um sinal de clock com frequência de 10 kHz, quais as frequências dos sinais das saídas DCBA?
5. Se o ciclo de contagem fosse de 0 a 9, qual a frequência e o duty cycle do sinal da saída D?

O circuito da figura 2 é um contador com entrada de seleção para contagem crescente/decrescente.

Figura 2. Contador de 4 bis assíncrono crescente/decrescente.

Para preparação do experimento relativo ao contador assíncrono da figura 2, responda aos seguintes quesitos:

1. Como a entrada de seleção UP/DOWN do circuito habilita a contagem crescente ou decrescente?

 Guia de Experimento
Parte Prática:

1. Monte o circuito da figura 1, alimentando os circuitos integrados 74LS76 (o pino 5 é VCC e o pino 13 é GND) e
teste o seu funcionamento, exibindo sua contagem no display de 7 segmentos disponível no módulo didático e
constatando que se trata de um contador crescente que conta de 0000 a 1111 (0x0 a 0xF, em hexadecimal).
Verifique a operação de todas as entradas de controle desse contador.

2. Aplique um sinal de clock automático de 10 kHz à entrada do circuito da figura 1 e observe simultaneamente,
por meio de um osciloscópio, os sinais presentes na entrada de clock e nas saídas DCBA, constatando que o
circuito opera como um divisor de frequências.

3. Por meio de um frequencímetro, meça as frequências dos sinais presentes na entrada de clock e nas saídas
DCBA do circuito da figura 1.

4. Modifique o circuito da figura 1 para que o ciclo de contagem seja apenas de 0 a 9.

5. Aplique um sinal de clock automático de 10 kHz à entrada do circuito e observe simultaneamente, por meio de
um osciloscópio, os sinais presentes na entrada de clock e na saída D, constatando que o circuito opera como um
divisor de frequências.

6. Por meio de um frequencímetro, meças as frequências dos sinais presentes na entrada de clock e na saída D.

7. Por meio de um osciloscópio, meça o duty cycle do sinal da saída D.

8. Monte o circuito da figura 2, alimentando corretamente os circuitos integrados 7408, 7432 e 7404 (o pino 14 é
VCC e o pino 7 é GND) e teste o seu funcionamento, exibindo sua contagem no display de 7 segmentos disponível
no módulo didático e constatando que se trata de um contador com entrada de controle para contagem
crescente/decrescente, que conta de 0b0000 a 0b1111 (0x0 a 0xF, em hexadecimal) ou de 0b1111 a 0b0000
(0xF a 0x0, em hexadecimal). Verifique a operação de todas as entradas de controle desse contador.