UNIVERSIDADE ESTADUAL DE CAMPINAS

FACULDADE DE TECNOLOGIA - FT

João Paulo Magalhães Fernandes

174387

RELATÓRIO 2 – CIRCUITOS DIGITAIS II

Limeira
2021
 Lista de Figuras

Figura 1- Exercício 1 apostila 6....................................................................................................... 4

Figura 2 - Código exercício 1 apost 6.............................................................................................. 6
Figura 3 - Simulação exercício 1 apost 6 ........................................................................................ 6
Figura 4 - Exercício 2 apost 6.......................................................................................................... 6
Figura 5 - Código 2 apost 6 ............................................................................................................. 7
Figura 6 - Simulação 2 apost 6 ........................................................................................................ 7
Figura 7 - Exercício 3 apost 6.......................................................................................................... 8
Figura 8 - Código 3 apost 6 ........................................................................................................... 10
Figura 9 - Exercício 1 apost 7........................................................................................................ 11
Figura 10 - Código 1 apost 7 ......................................................................................................... 11
Figura 11 - Simulação 1 apost 7 .................................................................................................... 12
Figura 12 - Código 2 apost 7 ......................................................................................................... 13
Figura 13 - Simulação 2 apost 7 .................................................................................................... 13
Figura 14 - Exercício 3 apost 7...................................................................................................... 13
Figura 15 - Código 3 apost 7 ......................................................................................................... 14
Figura 16 - Simulação 3 apost 7 .................................................................................................... 14
Figura 17 - Código 4 apost 7 ......................................................................................................... 15
Figura 18 - Simulação 4 apost 7 .................................................................................................... 16
Figura 19 - Exercício 5 apost 7...................................................................................................... 16
Figura 20 - Código 5 apost 7 ......................................................................................................... 17
Figura 21 - Simulação 5 apost 7 .................................................................................................... 17
Figura 22 - Exemplo código com pacote ....................................................................................... 18
 Sumário

CAPÍTULO 1 ........................................................................................................................ 4
1.1 Comparador de dois números ......................................................................... 4
1.2 Somador de 4 bits .......................................................................................... 6
1.3 Contadores na forma de componentes ........................................................... 8

CAPÍTULO 2 ...................................................................................................................... 11
2.1 Somador de 4 bits ........................................................................................ 11
2.2 Somador completo de 1 bit ........................................................................... 12
2.3 Menor de dois valores .................................................................................. 13
2.4 Flip flop D ..................................................................................................... 15
2.5 Registrador de deslocamento ....................................................................... 16

CAPÍTULO 3 ...................................................................................................................... 18
3.1 Pacotes de VHDL ......................................................................................... 18
4

Capítulo 1

1.1 Comparador de dois números

Proponha o código para um circuito comparador de dois números a e b. O circuito

deve detectar se o valor a é maior, menor ou igual a b. O número de bits a e b deve ser
definido pelo genérico n. O circuito comparador deve ser composto por células confor-
me a figura a seguir. Cada célula possui quatro entradas (ai, bi, e_ma, e e_me) e duas
saídas (s_ma e s_me). A saída s_ma em nível alto significa a maior que b; e as duas
saídas em nível lógico baixo significam a igual a b. As entradas e_ma e e_me são inter-
ligadas à célula que avalia o próximo par de bits mais significativo. A comparação pro-
cede do par de bits mais significativo para o par de bits menos significativo. Apresente
as descrições da célula e do comparador. O código do comparador deve solicitar a célu-
la na forma de componente.

Figura 1- Exercício 1 apostila 6

 5

Código:
6

Figura 2 - Código exercício 1 apost 6

Simulação:

Figura 3 - Simulação exercício 1 apost 6

1.2 Somador de 4 bits

Implemente um somador de quatro bits sem as entradas e saídas de over-

flow, conforme ilustrado na figura a seguir. Empregue a palavra reservada OPEN para
os sinais desconectados dos componentes

Figura 4 - Exercício 2 apost 6

 7

Código:

Figura 5 - Código 2 apost 6

Simulação:

Figura 6 - Simulação 2 apost 6

8

1.3 Contadores na forma de componentes

Apresente a descrição de um circuito contendo 3 contadores na forma de com-

ponentes. Os circuitos realizam contagens entre os valores 0 e 9, e a operação de re-
set é realizada de modo síncrono. As figuras a seguir ilustram a operação do conjunto.
O valor na saída do contador é incrementado, se o sinal de habilitação enb estiver em
nível alto, e o sinal rst_s estiver em nível baixo. A saída cnl_9 indica ao próximo conta-
dor que o final da contagem foi atingida e este deve incrementar o seu valor no próximo
ciclo de relógio.

Observe que o sinal cnl_9 não pode apenas detectar o valor 9 do próprio conta-
dor. Considere o sinal de reset, rst_s, ativo em nível alto, todos os sinais do tipo bit e as
saídas q dos contadores como tipo inteiro.

Figura 7 - Exercício 3 apost 6

 9

Código:
10

Figura 8 - Código 3 apost 6

 11

Capítulo 2

2.1 Somador de 4 bits

No quadro a seguir são apresentadas duas funções que realizam as operações

de um somador completo. Apresente a descrição de um somador de 4 bits empregando
essas duas funções, sendo a chamada das funções executada de uma região de código
concorrente.

Figura 9 - Exercício 1 apost 7

Código

Figura 10 - Código 1 apost 7

12

Simulação

Figura 11 - Simulação 1 apost 7

2.2 Somador completo de 1 bit

Apresente o código de um somador de 4 bits empregando unidades de um

somador completo de 1 bit. Cada somador completo é implementado por um procedi-

mento contendo três entradas e duas saídas: soma e vai um. A arquitetura deve realizar
a chamada dos procedimentos de uma região de código.

concorrente.

Código
 13

Figura 12 - Código 2 apost 7

Simulação:

Figura 13 - Simulação 2 apost 7

2.3 Menor de dois valores

No código a seguir é apresentada a proposta de uma função para detectar o me-

nor de dois valores. A descrição contém erros. Determine os erros e apresente o código
correto.

Figura 14 - Exercício 3 apost 7

14

Código:

Figura 15 - Código 3 apost 7

Simulação:

Figura 16 - Simulação 3 apost 7

 15

2.4 Flip flop D

Apresente a descrição de subprograma de flip flop D operando conforme a tabela

a seguir. Os sinais set e clr são ativos no nível baixo. A transferência do dado da entra-
da d para as saídas q e q_b é feita na borda de subida do sinal ck

Código:

Figura 17 - Código 4 apost 7

16

Simulação:

Figura 18 - Simulação 4 apost 7

2.5 Registrador de deslocamento

Empregando o flip flop D do exercício anterior, apresente uma descrição para im-
plementar o circuito de um gerador de padrões pseudo-aleatórios por meio de um regis-
trador de deslocamento com realimentação linear.

Figura 19 - Exercício 5 apost 7

 17

Código:

Figura 20 - Código 5 apost 7

Simulação:

Figura 21 - Simulação 5 apost 7

18

Capítulo 3

3.1 Pacotes de VHDL

Na linguagem em VHDL, os pacotes são ferramentas que nos auxiliam para a

criação de determinadas funções fora do programa, ou seja, ambientes determinados
fora do nosso código onde podemos criar funções, armazenar variáveis, subprogramas,
e outros elementos que podem ser chamados pelo código. Os pacotes podem ser utili-
zados em diferentes códigos.

Um pacote é realizado da seguinte maneira, pela sua declaração e pelo seu cor-
po, onde sua declaração é feita através de definições de funções, e no corpo do pacote,
é onde ocorre a criação destas funções.

Figura 22 - Exemplo código com pacote

19