1

Prática 4 – Somador Binário de números com sinal

Nome do Autor: Gabriel Feitosa Melo Coelho
Afiliação: Engenharia Elétrica – UFPI
E-mail: gccoelho09@gmail.com

Resumo: Nesta prática, será verificada o • Usar o somador implementado pelo CI

funcionamento de um circuito seletor de função 74283 como bloco construtivo de somadores com
Igualdade/Complemento de 1 e de um detector de um maior número de bits.
Estouro a fim de ao final implementar um
circuito Somador/Subtrator.
Palavras-chave: Somador, Subtrator, números II – MATERIAL UTILIZADO

binários, estouro. • CI 74LS04;

• CI 74LS32;
Abstract: In this practice, it will be verified the
• CI 74LS08;
operation of an equal/complement function
selector Circuit of 1 and an overflow detector in • CI 74LS86

order to implement a Sumer/Subtractor circuit. • CI 74LS283;

Keywords: Adder, subtract, binary numbers,
• Jumpers;
carry.
•Módulo didático.

I – OBJETIVOS

• Usar uma porta XOR de duas entradas III – DESENVOLVIMENTO TEÓRICO

para realizar a função unária de negação.
A. Introdução
• Usar um somador binário para somar números
sem sinal e com sinal.
O CI:74283 (Somador binário),
• Verificar a ocorrência de estouro de
essencialmente recebe nas entradas dois números
capacidade de um somador binário, ao ser usado
binários de 4 bits no formato X= (X1, X2, X3, X4)
com os códigos mais utilizados para codificar
e um “Carry” (C0) e tem saída no formato: S= (S1,
números sem sinal ou com sinal.
S2, S3, S4) -sendo cada S”i” o resultado da soma
• Usar um somador binário para somar e
de dois bits dos números recebidos- além de um
subtrair números com sinal, codificados no código
“Carry” de saída (C1) também.
2 (Representação em Complemento de 2).
 2

do numero e em seguida adicionando 1),

permitindo assim a subtração por exemplo.

B. Montagens

Primeira montagem: Seletor de função

Igualdade/Complemento de 1.
Figura 1. Diagrama de blocos de um somador de 4 bits.

12 A4 SUM_4 10 a) Descrição do funcionamento:

14 A3 SUM_3 13
3 A2 SUM_2 1
5 4
A1 SUM_1 Nessa primeira montagem, será
11 B4
15
2
B3 implementado circuito “Seletor de Função”, por
B2
6 B1
meio do uso de uma chave “SEL” e portas XOR
7 C0 C4 9

(Ou-Exclusivo), que podem ser usadas como

Figura 2. CI 74283 (Somador). inversoras, uma vez que retornam nível logico alto
para entradas diferentes e nível logico baixo para
Todavia esse circuito integrado realiza apenas
entradas iguais.
operações com até 4 bits, então para evitar o
estouro da capacidade (“Overflow”) com
operações maiores e consequentemente receber ENTRADA SAIDA

um resultado incorreto, é necessário a ligação em A B S

cadeia de CI Somadores, onde o “carry” de saida
de um é ligado ao de entrado de outro.
Além disso, esse CI é muito versátil e a
interpretação das entradas e do resultado depende
da representação da informação. Pois, ao ser usado
diretamente o somador realiza a operação
aritmética de soma com números sem sinal.
Todavia, ao associar esse circuito integrado com
outros circuitos adicionais é possível realizar
operações com números com sinal, essas que
exigem a transformação de números em
complemento de 1 (que é a negação do numero
recebido) e/ou complemento de 2 (que é a negação
0 0 0
0 1 1
1 0 1
1 1 0
Tabela 1: Tabela Verdade da Porta XOR.
Quando a chave “SEL” for de nível logico
baixo será selecionada a função de Igualdade e
saída será igual a entrada, porém, se a chave for de
nível logico alto a saída será a negação, a inversão
de todos os bits de um número -ou seja a
representação em complemento de 1 do mesmo.
Assim, quando o bit menos significativo for 0,
esse número é positivo, e quando for 1, é negativo.
 3

b) Circuito Lógico: TABELA 3 – TABELA DE VERIFICAÇÃO DA

VCC PRIMEIRA MONTAGEM.
X3X2X1X0 SEL S
SEL

X 0
X1 74LS86N S1
X 1
X2 74LS86N S2

X3 74LS86N S3
Segunda Montagem: Detector de Estouro de
X4 S4
74LS86N Capacidade.

Figura 3. Circuito Lógico da primeira montagem.

a) Descrição do Funcionamento:
c) Diagrama Elétrico:
Nessa segunda montagem, será verificado
VCC
o funcionamento de um “Detector de Estouro de
capacidade”, o Estouro - também chamado de
SEL “carry” -, é corresponde a capacidade de se
1A VCC
X1
1B 4B
1Y 4A X4 adicionar uma unidade de magnitude a m novo
2A 4Y
2B 3B
X2
2Y 3A
GND 3Y X3 digito. Para o somador de 4 bits, o máximo da
74LS86N soma é 4 bits, qualquer valor com magnitude
maior que 4 bits, indicará “carry” pela saída E.
S1 S2 S3 S4 Esse circuito será implementado pelo uso das
Figura 4. Diagrama Elétrico da primeira montagem. portas NOT, AND e OR.

d) Tabelas: b) Circuito Lógico:

VCC

TABELA 2 – TABELA VERDADE DA

A
PRIMEIRA MONTAGEM.
X3X2X1X0 SEL S
B
X 0 X E

X 1 ̅
X
C

Figura 5. Circuito Lógico da segunda montagem.

 4

c) Diagrama Elétrico: TABELA 5 – TABELA DE VERIFICAÇÃO DA

VCC SEGUNDA
1A VCC
1B 4B
MONTAGEM:
1Y 4A
2A 4Y
2B 3B E A B C E
2Y 3A
GND 3Y
0 0 0
74LS32N
A
0 0 1
1A VCC 1A VCC
1B 4B 1Y 6A 0 1 0
1Y 4A 2A 6Y
2A 4Y 2Y 5A
B 2B 3B
2Y 3A
3A 5Y
3Y 4A
0 1 1
GND 3Y GND 4Y

74LS08N 74LS04N 1 0 0

1 0 1

C 1 1 0

Figura 6. Diagrama Elétrico da segunda montagem. 1 1 1

d) Tabelas: Terceira Montagem: Somador/Subtrator.

a) Descrição do Funcionamento:
TABELA 4 – TABELA VERDADE DA

SEGUNDA MONTAGEM: Nessa terceira montagem, será verificado o

funcionamento do circuito Somador/Subtrator de
A B C E
4 bits, utilizando os conhecimentos das montagens
0 0 0 0
anteriores (Detector de Estouro e Complemento de
0 0 1 1 1) e o CI 74283 (Somador). Somadores e
0 1 0 0 Subtratores são circuitos combinacionais que

0 1 1 0 executam as operações aritméticas no sistema

binário, compostos de quatro entradas A e quatro
1 0 0 0
entradas B, uma entrada C0 advinda do Detector
1 0 1 0
de Estouro de Capacidade além de quatro saídas,
1 1 0 1 que representam a soma de cada bit e uma saída
1 1 1 0 C1 que representa o ”carry” de saída dessa
operação.
 5

c) Circuito Logico:

S1
VCC S2
S3
S4
12 A4 SUM_4 10
14 A3 SUM_3 13
A3 3 A2 SUM_2 1
5 A1 SUM_1 4

11 B4
15 B3
A2 2 B2 E
6 B1
7 C0 C4 9
E1
A1 74LS283N

74LS32N
A0
74LS04N
74LS08N

74LS04N
74LS08N
SEL

74LS08N
74LS08N
B3
74LS86N
74LS04N

B2
74LS86N

B1
74LS86N

B0
74LS86N

Figura 7. Circuito Logico da terceira montagem.

d) Diagrama Elétrico

E1 S1
VCC S2
S3
U1 S4
12 A4 SUM_4 10
14 A3 SUM_3 13
A3 3 A2 SUM_2 1
5 A1 SUM_1 4
11 B4
15 B3
A2 2 B2
6 B1
1A VCC 7 C0 C4 9
1Y 6A
A1 2A 6Y
2Y 5A 74LS283N
3A 5Y
3Y 4A
GND 4Y
A0
74LS04N

1A VCC
SEL 1B 4B
1Y 4A
2A 4Y
2B 3B
2Y 3A
B3 GND 3Y
1A VCC
74LS86N 1B 4B VCC
1Y 4A
2A 4Y
B2 2B 3B
2Y 3A
GND 3Y
1A VCC 74LS08N
B1 1B 4B
1Y 4A
2A 4Y
2B 3B
2Y 3A
B0 GND 3Y

E 74LS32N

Figura 8. Diagrama Elétrico da terceira montagem.

 6

e) Tabelas:

TABELA 6 – TABELA VERDADE DA

TABELA 8 – TABELA DE VERIFICAÇÃO
TERCEIRA MONTAGEM: SEL=0:
DA TERCEIRA MONTAGEM: SEL=0:
SEL=0
SEL=0

ENTRADA SAIDA
ENTRADA SAIDA

Operação A0A1A2A3 B0B1B2B3 SEL(C0) C S0S1S2 Dec

Operação A0A1A2A3 B0B1B2B3 SEL(C0) C S0S1S2S3 Dec
S3
6+(-2) 0110 1110 0
6+(-2) 0110 1110 0 1 0100 4
7+4 0111 0100 0
7+4 0111 0100 0 0 1011 11
(-3)+3 1101 0011 0
(-3)+3 1101 0011 0 1 0000 0
5+2 0101 0010 0
5+2 0101 0010 0 0 0111 7
(-7)+(-4) 1001 1110 0
(-7)+(-4) 1001 1110 0 1 0111 -11
1+7 0001 0111 0
1+7 0001 0111 0 0 1000 8
(-4)+(-4) 1100 1100 0
(-4)+(-4) 1100 1100 0 1 1000 -8
(-5)+(-1) 1011 1111 0
(-5)+(-1) 1011 1111 0 1 1010 -7

TABELA 7 – TABELA VERDADE DA TABELA 9 – TABELA DE VERIFICAÇÃO

TERCEIRA MONTAGEM: SEL=1: DA TERCEIRA MONTAGEM: S=1:
SEL=0 SEL=0

ENTRADA SAIDA ENTRADA SAIDA

Operação A0A1A2A3 B0B1B2B3 SEL(C0) C S0S1S2 Dec Operação A0A1A2A3 B0B1B2B3 SEL(C0) C S0S1S2S3 Dec
S3 6+(-2) 0110 1110 1
6+(-2) 0110 1110 1 1 1000 8 7+4 0111 0100 1
7+4 0111 0100 1 0 0011 3 (-3)+3 1101 0011 1
(-3)+3 1101 0011 1 1 1010 -6 5+2 0101 0010 1
5+2 0101 0010 1 0 0011 3 (-7)+(-4) 1001 1110 1
(-7)+(-4) 1001 1110 1 1 1101 -3 1+7 0001 0111 1
1+7 0001 0111 1 0 1010 -6 (-4)+(-4) 1100 1100 1
(-4)+(-4) 1100 1100 1 1 0000 0 (-5)+(-1) 1011 1111 1
(-5)+(-1) 1011 1111 1 1 1100 -4
 7

IV- QUESTÕES mostrar como pode ser detectado o

1. Qual o menor número negativo que pode estouro de Capacidade:
ser representado com 4 e com 8 bits: Caso o resultado da soma ultrapasse n bits,
(a) Usando a representação em ocorre um estouro. Nesse caso o “carry”, que
complemento de 1: é representada por E1 no CI 74283, recebe 1 e
Sabe-se que um número ‘n’ de bits pode leva para a posição do “quinto bit”, indicando
formar 2^n números, sendo o menor binário um estouro (Overflow).
VCC S1
negativo representado por: S2
S3
U1 S4
𝑛−1
𝑁 = −(2 − 1) A3
12
14
3
A4
A3
A2
SUM_4
SUM_3
SUM_2
10
13
1
5 A1 SUM_1 4

A2 11 B4
já que o bit mais significativo é utilizado para B3
15
2
6
B3
B2
B1
E1
A1
7 C0 C4 9
B2
representar o sinal e que existem duas formas A0 74LS283N
B1
de representar o 0, como 0000 e 1111. B0

Portanto: Figura 9. Resposta da terceira questão.

4 bits: -7
4. Se as entradas do 74283 forem
8 bits: -127
interpretadas com números com sinal,
(b) Usando a representação em
codificados na Representação em
complemento de 2:
Complemento de 2, como é identificado o
Com o complemento de 2 não haverá
estouro de capacidade:
desperdício com as duas possibilidades de
O estouro de capacidade acontece somente
representa o zero. Portanto:
quando está sendo feito a soma de dois números
𝑁 = −(2𝑛−1 )
binários de mesmo sinal, assim: O Estouro será
4 bits: -8 detectado sempre que haver uma saída com
8 bits: -128 sinal diferente do sinal das entradas.
2. Descrever o que é estouro de capacidade 5. Se for usada a Representação em
em um somador: Complemento de 2, mostrar quantos bits
O Estouro é quando uma soma tem como devem ter um somador para realiza a
resultado um número cujo número de bits operação: -32 + 11:
ultrapassa o número máximo de bits que estava (32 ) = 1000002
sendo usado como parâmetro, por exemplo,
(−32 ) = 1000002
com o somador de 4 bits, se o resultado for
(11 ) = 10112
acima de 15 haverá um estouro e o resultado
É preciso que o 11 tenha o mesmo número de
apresentado será incorreto.
bits do -32, para isso acrescenta-se zeros a
3. Se as entradas do 74283 forem
esquerda. Todavia, é preciso em seguida sair
interpretadas como números sem sinal,
do complemento de 2, uma vez que o resultado

é um número negativo e consequentemente será
possível observar que são precisos 6 bits para
representar essa equação:
101011 = 010101
0101012 = (−21)
V. DISCUSSÕES E CONCLUSÕES
____________________________________
____________________________________
____________________________________
____________________________________
____________________________________
____________________________________
____________________________________
____________________________________
____________________________________
____________________________________
____________________________________
____________________________________
____________________________________
____________________________________
____________________________________
____________________________________
____________________________________
____________________________________
____________________________________
____________________________________
____________________________________
____________________________________
____________________________________
____________________________________
____________________________________
____________________________________
____________________________________
____________________________________
8
____________________________________
____________________________________
____________________________________
____________________________________
____________________________________
____________________________________
____________________________________
____________________________________
____________________________________
____________________________________
____________________________________
____________________________________
____________________________________
____________________________________
____________________________________
____________________________________
____________________________________
____________________________________
____________________________________
____________________________________
____________________________________
____________________________________
____________________________________
____________________________________
VI-REFERÊNCIA BIBLIOGRÁFICAS:
[1] TOCCI, Ronald J.; WIDMER, Neal S.;
MOSS, Gregory L..Sistemas
Digitais: Princípios e Aplicações. 10a ed.
São Paulo: Pearson, 2007.
[2] IDOETA, I.V. & Capuano, .G.;
Elementos de Eletrônica Digital, 12a. Ed.,
Érica, 1987.
9