Escolar Documentos
Profissional Documentos
Cultura Documentos
ndice Padro:
1. Descrio do Experimento. 2. Descrio completa de cada componente utilizado. 3. Apresentao de um algoritmo para execuo dos dados. 4. Esquematizar a distribuio e as interligaes entre os componentes. 5. Detalhar as linhas de controle e das interligaes dos componentes. 6. Mostrar o carregamento, a execuo e a leitura dos dados 7. Tarefas Adicionais 8. Concluso e proposies.
1. Descrio do Experimento
O experimento foi composto de varias etapas para implementao de um sistema capaz de somar nmeros binrios de 4 bits. Foram utilizados vrios conceitos j trabalhados anteriormente (somador, utilizao do pulso, memoria, display de 7 segmentos e decodificadores). A unidade aritmtica capaz de realizar operaes aritmticas de grande importncia para composio de um microprocessador ou ate de uma cpu (unidade central de processamento). Abaixo temos o esquema geral da construo da unidade aritmtica:
Assim o experimento envolvia montar o circuito como proposto acima e seguir alguns procedimentos operacionais para obter a soma final.
Ilustrao de uma protoboard utilizada para interligar os componentes, chaves de controle, displays e LEDs.
protoboard
Utilizadas para controlar os valores de entrada do circuito e ativar/desativar certas funes de alguns dos componentes utilizados.
chaves de controle
Utilizado para exibir os valores resultantes do circuito, como so resultados binrios utiliza-se um conversor para que os valores sejam corretamente exibidos no display de 7 segmentos.
Display 7 segmentos
Componente: 74LS173
Na construo da unidade aritmtica esse componente foi utilizado duas vezes (no acumulador e no registrador de sada). A funo desse componente armazenar um determinador valor binrio, utilizando 4 flipflops tipo D. As duas entradas para carregamento de dados (9 e 10) devem ser ligadas a uma chave de controle, este chamado de LA (barrado). As entradas 1 e 2 devem ser ligadas ao GND, pois caso elas (M e N) estejam em alta as sadas estaro em alta impedncia (indefinido).
LA: Essa chave esta barrada, logo a sua funo sera ativada quando a chave estiver em 0. Ela responsvel por habilitar o carregamento do valor, ou seja, caso a chave esteja em 0 e o sinal do pulso seja enviado, os sinais das entradas sero armazenados no circuito. Caso a chave LA esteja em 1 mesmo que os valores das entradas mudem, os sinais das sadas permanecero inalterados. No registrador de sada a chave chamada LO (barrada) tambm exerce a mesma funo.
Componente: 74LS83
Somador completo de 4 bits, parte fundamental do circuito, j que este CI responsvel pela soma dos nmeros binrios. O somador completo ira receber os 8 bits de dados (4 de cada numero), atravs do circuito ao lado realizara a soma e indicara se houve um mais um, ou seja, se excedeu o limite de representao em 4 bits. Exemplo: caso os binrios sejam 0001 (1) + 0010 (2) Os valores sero somados e os sinais de sada sero: 0011(3), com o vai-um 0.
Exemplo: caso os valores das entradas do decodificador seja 0001 (1) Ser convertido para acionar os segmentos B e C, exibindo o 1.
Procedimento sequencial:
1-Deixar todas as chaves de entrada de valores em baixo (ABCD); 2- Deixar EU em alto (Para desativar exibio no display); 3- Deixar LAe LO em Alto (Assim suas funes estaro desativadas); 4 - Coloca-se em alto as duas chaves CLEAR para limpar possveis valores ainda existentes; 5 - Em seguida colocar todas as chaves CLEAR em baixo; 6 - Adicionar um valor para soma (em ABCD); 7 - Colocar LAem baixo; 8 - Esperar o pulso e retornar LA para alto (Assim o valor da soma ser armazenado no acumulador); 9 - Adicionar outro valor para a soma; 10 - Se desejar continuar somando repetir os passo de 7 9 ; 11 - Colocar LOem baixo; 12 - Esperar o pulso e retornar LO para alto (O valor resultante dessa nova soma ser armazenado no registrador de sada); 13 - Para mostrar o resultado desativar o EU;
Observao: no oitavo passo deve-se tomar o cuidado de retornar a chave LA para alto aps a ocorrncia do pulso, caso contrario a soma ira sobrepor os sinais armazenados no acumulador e assim ser realizada outra soma, sucessiva, fazendo com que o resultado seja diferente do esperado.
Assim como foi possvel sequenciar o procedimento em um algoritmo, pode-se incorpora-lo a uma linguagem mais tcnica para implementao:
Acumulador |
Somador
| Registrador
Para a construo da Unidade Aritmtica cima foram utilizados trs diferentes componentes, dois CI 74LS173, tendo um deles a funo de Acumulador e outro de Registrador de Sada, um CI 74LS83 com a funo de Somador e um CD4511 que se trata de um decodificador. Observao: Na experincia feita em sala de aula o prprio display que mostra a sada final(o valor da soma) possui o decodificador. Aps conectados todos os CIs prot-a-board as ligaes entre os componentes foram feitas como no esquema da imagem 5.1. O Vcc utilizado para alimentao dos componentes e para enviar sinal 1 (5 volts) para algumas entradas do circuito e o GND sendo o terra; O pulso ligado tanto no acumulador como no registrador de sada, a sua funcionalidade a executar as funes do LA e do LO quando estes estiverem em baixo; LA tem a funo de liberar no acumulador a entradas dos valores que saem do somador; LO tem uma funo semelhante do LA que neste caso se trata de liberar no Registrador de Sada a entrada dos valores que saem do Somador; Limpa ou Clear tem a funo de limpar, ou seja, colocar em 0, os valores armazenados no Acumulador e no Registrador de Sada; EU uma chave do Registrador de Sada tem como funo mostrar o ocultar no display o valor da soma feita na UA; A3,A2,A1,A0 so chaves seletoras utilizadas para dar os valores da soma; a,b,c,d,e,f,g so as entradas do display que so ligadas sada do decodificador para receber o valor que ser exibido no display. No caso do experimento feito em sala essa ligao no ocorreu, j que o prprio display possua um decodificador interno e o registrador de sada foi ligado diretamente no display; As sadas 15,2,6,9 do somador so ligadas tanto no Acumulador quanto no registrador de sada passando os sinais que saem do somador. As entradas 16,4,7,11 so as entradas do somador que recebem os valores guardados no acumulador para a realizao da soma; As sadas 3,4,5,6 do Registrador de Sada so ligadas no decodificador para passar o sinal guardado no Registrador, no caso do experimento feito em sala essas sadas foram ligadas diretamente no display que possui um decodificador interno;
Lista de fiao:
Acumulador (74LS173)
GND Vcc+ Pulso (clock) LA(barrado) LIMPA Pino 1, Pino 2 e Pino 3 Pino 16 (Vcc) Pino 7 (clock) Pino 9 (LA) e Pino 10 (LA) Pino 15 (clear)
Somador (74LS83)
GND Vcc+ Pino 14 Pino 1 (somador) Pino 3 (somador) Pino 8 (somador) Pino 10 (somador) Pino 16 (somador) Pino 4 (somador) Pino 7 (somador) Pino 11 (somador) Pino 13 (somador) Pino 1, Pino 2 e Pino 3 Pino 16 (Vcc) LED (vai-um) Chave de controle (D) Chave de controle (C) Chave de controle (B) Chave de controle (A) Pino 3 (acumulador) Pino 4 (acumulador) Pino 5 (acumulador) Pino 6 (acumulador) Chave de controle (vem-um)
Decodificador (CD4511)
GND Vcc+ Pino 6 (decodificador) Pino 2 (decodificador) Pino 1 (decodificador) Pino 7 (decodificador) Pino 13 Pino 12 Pino 11 Pino 10 Pino 9 Pino 15 Pino 14 Pino 5, Pino 8 Pino 3, Pino 4 e Pino 16 Pino 3 (registrador de sada) Pino 4 (registrador de sada) Pino 5 (registrador de sada) Pino 6 (registrador de sada) a (display de 7 segmentos) b (display de 7 segmentos) c (display de 7 segmentos) d (display de 7 segmentos) e (display de 7 segmentos) f (display de 7 segmentos) g (display de 7 segmentos)
Como estamos utilizando os nmeros 2 e 3 como exemplo, o resultado esperado da soma 5 (0101) que representado no display pelas letras a, c, d, f, g, ou seja, s esses segmentos acendero no display dando o resultado correto. A seguir temos o diagrama de sinais para o exemplo apresentado acima, onde temos a soma 2 + 3.
Outro exemplo agora com outros nmeros que sero 5(0101) e 3 (0011). Colocamos o nmero 5 nas chaves seletoras e em seguida passamos a chave LA' para 1 e esperamos o pulso para que o valor seja transferido para o registrador, logo em seguida voltamos LA' para 0.
Agora temos que colocar o nmero 3 nas chaves seletoras e passar LO' para 1, aguardar o pulso para que a transferncia de valor do somador para o registrador de sada seja realizada e depois voltar LO' para 0. Depois temos que passar o EU para 0 para que o valor esperado 8 seja exibido no display. Diagrama de sinais para a operao 5 + 3.
7. Tarefas
7.1 Adaptar a proposta inicial para que os resultados maiores que 9 (decimal) sejam representados.
Na construo da unidade aritmtica foi utilizado um decodificador (CD4511) para que o resultado (binrio de 4 bits) fosse exibido atravs de um display de 7 segmentos, porem caso o resultado fosse superior a 9 (1001) um nico display no seria o suficiente e seria mostrado algo incorreto. O circuito no sofrera mudanas funcionais, j que ele capaz de somar normalmente e gerar um resultado maior que nove, o problema esta na exibio. Observao: apesar de o somador realizar somas com resultado maior que nove, h uma limitao, o resultado nunca ser superior a quinze, j que este a maior representao possvel em quatro bits (1111).
Componentes utilizados: Acumulador (74LS173) Responsvel por armazenar o segundo valor binrio para realizao da soma. Somador (74LS83) Responsvel por realizar a soma dos 4 binrios inseridos nas chaves de controle com os 4 binrios armazenados no acumulador.
Registrador de Sada (74LS173) Funciona da mesma forma que o acumulador, porem ira guardar o resultado final da soma.
Decodificador (CD4511) Utilizado para converter o valor binrio de 4 bits para 7 segmentos. Display de 7 segmentos O valor convertido ira acionar determinados segmentos do display de acordo com o resultado. Conversor Binrio -> BCD (74185) No foi utilizado na unidade aritmtica usual pois o binrio de 0 a 9 igual ao cdigo BCD (que vai de 0 a 9). Uma vez que esse valor excede 9 utilizaremos esse conversor para obter um binrio com 8 bits (4 representando a dezena e 4 a unidade). Componente: 7408 e 7411 Na projeo de um detector para desligar todos os segmentos do display foram utilizadas portas AND com 2 e 3 entradas, na pratica faz-se o uso desses componentes ilustrados.
Componente: 74LS04 Utilizado duas portas inversoras para compor o circuito que ira desligar os displays caso detecte o valor referente ao zero.
O nico componente que no foi detalhado anteriormente foi o 74185, a ideia se baseia em utilizar os 4 bits menos significativos (Sinal de entrada A e Sadas Y1(B),Y2(C),Y3(D)) para ser utilizado no display que representa a unidade e os 2 bits mais significativos (Sadas Y4,Y5) para ser utilizado no display das dezenas.
Lista de Fiao
Nesta lista de fiao no foram repetidas as ligaes que j foram apresentadas no primeira Unidade Aritmtica, portanto aqui consta apenas as novas ligaes e as modificaes feitas em relao primeira lista de fiao.
Conversor (74185)
GND Vcc+ Pino 13 (conversor binrio-BCD) Pino 12 (conversor binrio-BCD) Pino 11 (conversor binrio-BCD) Pino 10 (conversor binrio-BCD) Pino 8 ,Pino 14, Pino 15 Pino 16 Pino 3 (registrador de sada) Pino 4 (registrador de sada) Pino 5 (registrador de sada) Pino 6 (registrador de sada)
Decodificadores (CD4511)
GND Vcc+ Pino 6 (decodificador da dezena) Pino 2 (decodificador da dezena) Pino 1 (decodificador da dezena) Pino 7 (decodificador da dezena) Pino 13 (decodificador da dezena) Pino 12 (decodificador da dezena) Pino 11 (decodificador da dezena) Pino 10 (decodificador da dezena) Pino 9 (decodificador da dezena) Pino 15 (decodificador da dezena) Pino 14 (decodificador da dezena) Pino 6 (decodificador da unidade) Pino 2 (decodificador da unidade) Pino 1 (decodificador da unidade) Pino 7 (decodificador da unidade) Pino 13 (decodificador da unidade) Pino 12 (decodificador da unidade) Pino 11 (decodificador da unidade) Pino 10 (decodificador da unidade) Pino 9 (decodificador da unidade) Pino 15 (decodificador da unidade) Pino 14 (decodificador da unidade) Pino 5, Pino 8 Pino 3, Pino 4 e Pino 16 Pino 9 (conversor binrio-BCD) Pino 7 (conversor binrio-BCD) Pino 6 (conversor binrio-BCD) Pino 5 (conversor binrio-BCD)
Pino 4 (conversor binrio-BCD) Pino 3 (conversor binrio-BCD) Pino 2 (conversor binrio-BCD) Pino 1 (conversor binrio-BCD) a (display de 7 segmentos - unidade) b (display de 7 segmentos - unidade) c (display de 7 segmentos - unidade) d (display de 7 segmentos - unidade) e (display de 7 segmentos - unidade) f (display de 7 segmentos - unidade) g (display de 7 segmentos - unidade)
*Funo: nessa parte marcada foi projetado um pequeno detector, a ideia se baseia em manter todos os displays apagados quando a combinao inserida for zero (0000), que passaria pelo decodificador e seria convertido no cdigo de 7 segmentos a seguir:
a alto (1)
b alto (1)
C alto (1)
d alto (1)
e alto (1)
F alto (1)
g baixo (0)
Logo apenas o segmento central permaneceria apago, formando o algarismo zero. Mas nesse caso a ideia seria fazer com que, caso essa combinao resultando em zero esteja presente no display da dezena, ele permanea inteiramente apagado, acendendo para as demais combinaes corretamente. Foi utilizado um circuito capaz de detectar o sinal: 1111110, uma vez que esses valores passam por portas AND e o ultimo digito fica invertido, assim a nica forma do sinal resultante ser 1 tendo os sinais que definem o zero inseridos. Uma vez que tem-se sada 1 se utiliza uma porta NOT para inverter o valor para 0 coloc a-se esse valor em portas AND de duas entradas junto com o valor decodificado e por fim ligados adequadamente as entradas do display. Pela propriedade da porta AND caso uma das entradas seja 0 a sada tambm ser 0, logo tendo valor zero decodificado ira resultar em sinais 0 em todas as portas AND e consequentemente sinais 0 em todas entradas do display, dessa forma nenhum segmento ira acender. Caso o valor decodificado corresponda a um diferente de zero, o sinal presente em tais portas AND ser 1 e no ira interferir na exibio do display.
As sadas 1,2,3,4,5,6,7,9 do Conversor so ligadas s entradas 6,2,1,7 dos Decodificadores, sendo que em um deles se ligam as sadas 1,2,3,4 e no outro 5,6,7,9; As entradas 13,12,11,10 so as entradas que recebem os sinais das sadas do Registrador de Sada; As sadas a,b,c,d,e,f,g do decodificador do display da dezena se ligam portas AND que antecedem o display e os mesmos sinais passam por portas AND e NOTs afim de detectar a insero do binrio correspondente ao digito zero, enquanto as sadas do decodificador do display de unidade se liga diretamente s entradas do display.
Procedimento sequencial:
1-Deixar todas as chaves de entrada de valores em baixo (ABCD); 2- Deixar EU em alto (Para desativar exibio no display); 3- Deixar LAe LO em Alto (Assim suas funes estaro desativadas); 4 - Coloca-se em alto as duas chaves CLEAR para limpar possveis valores ainda existentes; 5 - Em seguida colocar todas as chaves CLEAR em baixo; 6 - Adicionar um valor para soma (em ABCD); 7 - Colocar LAem baixo; 8 - Esperar o pulso e retornar LA para alto (Assim o valor da soma ser armazenado no acumulador); 9 - Adicionar outro valor para a soma; 10 - Se desejar continuar somando repetir os passo de 7 9 ; 11 - Colocar LOem baixo; 12 - Esperar o pulso e retornar LO para alto (O valor resultante dessa nova soma ser armazenado no registrador de sada); 13 - Para mostrar o resultado desativar o EU, se o resultado da soma for um numero de apenas um dgito o display da dezena permanecer apagado;
Observao: no oitavo passo deve-se tomar o cuidado de retornar a chave LA para alto aps a ocorrncia do pulso, caso contrario a soma ira sobrepor os sinais armazenados no acumulador e assim ser realizada outra soma sucessiva, fazendo com que o resultado seja diferente do esperado.
Em um segundo exemplo usaremos dois valores em que o resultado da soma possua dois dgitos para assim observarmos o que ocorre nos dois displays quando h essa situao. Para isso foi escolhido os nmeros 4 (0100) e 7 (0111), respectivamente. Igualmente no primeiro exemplo para iniciarmos o procedimento e garantirmos que sada seja a esperada devemos realizar uma srie de procedimentos como: ativar o Clear do Registrador de Sadas e do Acumulador, e desativa-los em seguida, alm disso lembrarmos de checar se as chaves LA, LO, EU esto na posio correta para podermos iniciar o processo de soma. Aps estas checagens adicionar o valor 4 nas chaves seletoras de modo a ficar: A3 = 0; A2 = 1; A1 =0; A0 = 0. Esses valores que esto em A3, A2, A1 e A0 entram nas entradas 1, 3, 8 e 10 do somador, respectivamente. Em seguida devemos colocar LA' em baixa e esperar passar um pulso apenas para que esses valores saiam do somador atravs das sadas 15, 2, 6 e 9 e entrem nas entradas 14, 13, 12 e 11 do acumulador, depois colocamos LA' em alta, antes que ocorra um novo pulso, caso contrario o resultado da soma ira acumular sobrepondo o valor atual contido no acumulador, causando um resultado indesejado. Agora deve-se colocar o segundo valor nas chaves seletoras (7) de modo a ficar: A3 = 0; A2 = 1; A1 = 1; A0 = 1. Esses valores entraram no somador como dito anteriormente e em seguida ocorre a soma do valor anterior com o atual. O valor anterior est armazenado no acumulador que tem sadas que entram diretamente no somador que realiza a soma. Aps a soma ser realizada, devemos liber-la para o registrador de sada deixando a chave LO' em baixa e esperar um pulso, isso far com que os sinais de sadas 15, 2, 6 e 9 do somador sejam armazenados no registrador de sada, aps isso temos que voltar LO' para alta, assim qualquer soma realizada aps isso no ira substituir o valor armazenado no registrador a no ser que se mova a chave LO para 0 novamente. Feito isso, deve-se colocar a chave EU em 0, permitindo assim que o sinal das sadas 3, 4, 5 e 6 do registrador de sada entrem respectivamente nas entradas 13,12,11,10 do Conversor. Com isso a converso de binrio para BCD ocorrer dentro do74185. Em seguida as sadas 1, 2, 3, 4 do Conversor entrar, respectivamente, nas entradas 7, 1, 2, 6 do Decodificador da unidade, e as sadas 5, 6, 7, 9 do Conversor entrar nas entradas 7, 1, 2, 6 do Decodificador de dezena. No decodificador do display de unidade as sadas 13, 12, 11, 10, 9, 15, 14 se ligam, respectivamente, nas entradas a, b, c, d, e, f, g do display de unidade. Enquanto isso no decodificador do display de dezena tem suas sadas ligas em nos CIs 74LS08, 74LS11 e 74LS04 que correspondem portas AND e NOT. As sadas desses CIs se ligam ao display de dezena. Enquanto isso no decodificador do display de dezena as sadas 9, 10, 11, 12, 13, 14 se ligam nos CIs 74LS08, 74LS11 e 74LS04. Assim algumas sadas desses circuitos se ligam as entradas a, b, c, d, e, f ,g do display de dezena. Como utilizamos os nmeros 4 e 7 para este exemplo, o resultado esperado da soma 11 (1011), este valor, diferentemente do primeiro caso, representado nos dois displays, esta representao nos displays
se do pelas letras b, c, ou seja, s esses segmentos acendero tanto no display de unidade quanto no de dezena. Abaixo a esquematizao final utilizando os componentes 74LS04, 74LS08 e 74LS11 e um display de 7 segmentos (que pode ser o PHO500 ou integrado a protoboard):
Observao: Na pratica foi utilizado um display integrado `a protobard, porem pode-se utilizar o display PH0500 para exibir os resultados das somas.
A chave de controle LE serve para congelar os valores no display, caso ela esteja em alta 1 ira ativar a funo para fixao do valor.
Decodificadores (CD4511)
GND Vcc+ Pino 2 (decodificador da dezena) Pino 1 (decodificador da dezena) Pino 7 (decodificador da dezena) Pino 13 (decodificador da dezena) Pino 12 (decodificador da dezena) Pino 11 (decodificador da dezena) Pino 10 (decodificador da dezena) Pino 9 (decodificador da dezena) Pino 15 (decodificador da dezena) Pino 14 (decodificador da dezena) Pino 5 (decodificador da dezena) Pino 6 (decodificador da unidade) Pino 2 (decodificador da unidade) Pino 1 (decodificador da unidade) Pino 7 (decodificador da unidade) Pino 13 (decodificador da unidade) Pino 12 (decodificador da unidade) Pino 11 (decodificador da unidade) Pino 10 (decodificador da unidade) Pino 9 (decodificador da unidade) Pino 15 (decodificador da unidade) Pino 14 (decodificador da unidade) Pino 5 Pino 8 Pino 3, Pino 4 , Pino 16 Pino 8, Pino 6 Pino 3, Pino 4 e Pino 16 Pino 6 (conversor binrio-BCD) Pino 5 (conversor binrio-BCD) Pino 4 (conversor binrio-BCD) Pino 1 (74LS11), Pino 13 (74LS08 esquerda) Pino 2 (74LS11), Pino 10 (74LS08 esquerda) Pino 13 (74LS11), Pino 1 (74LS08 esquerda) Pino 11 (74LS11), Pino 4 (74LS08 esquerda) Pino 10 (74LS11), Pino 1 (74LS08 direita) Pino 9 (74LS11), Pino 4 (74LS08 direita) Pino 1 (74LS04), Pino 10(74LS08 direta) Chave LE Pino 3 (conversor binrio-BCD) Pino 2 (conversor binrio-BCD) Pino 1 (conversor binrio-BCD) Pino 6 (conversor binrio-BCD) 7 - a (display de 7 segmentos - unidade) 6 - b (display de 7 segmentos - unidade) 4 - c (display de 7 segmentos - unidade) 2 - d (display de 7 segmentos - unidade) 1 - e (display de 7 segmentos - unidade) 9 - f (display de 7 segmentos - unidade) 10 - g (display de 7 segmentos - unidade) Chave LE GND Vcc
74LS04
GND Vcc+ Pino 2 (74LS04) Pino 3 (74LS04) Pino 4 (74LS04) Pino 7 Pino 14 Pino 3 (74LS11) Pino 6 (74LS11) Pino 12, 9, 2, 5 (esquerda - 74LS08), Pino 9, 2, 5 (direita - 74LS08)
74LS11
Pino 12 (74LS11) Pino 5 (74LS11) Pino 4 (74LS11) Pino 8 (74LS11)
74LS08
Pino 11 (esquerda - 74LS08) Pino 8 (esquerda - 74LS08) Pino 3 (esquerda - 74LS08) Pino 6 (esquerda - 74LS08) Pino 3 (direita 74LS08) Pino 6 (direita 74LS08) Pino 8 (direita 74LS08) VCC GND Pino 7 - a( display dezena) Pino 6 - b (display dezena) Pino 4 - c (display dezena) Pino 2 - d (display dezena) Pino 1 e (display dezena) Pino 9 f (display dezena) Pino 10 g (display dezena) Pino 14 Pino 7
Para faze-lo de acordo as sadas 7 (Y7) e 8 (Y8) do conversor 74185 foram aterradas e o bit menos significativo do binrio contido no registrador (A) foi ligado diretamente ao conversor bcd -> display 7 segmentos na entrada do bit menos significativo.
8.Concluso e Proposies
Nesse ltimo experimento, pudemos aplicar conceitos vistos nas aulas anteriores que nos ajudaram em sua implementao, como por exemplo, a soma envolvendo dois nmeros de 4 bits. Tivemos a oportunidade de compreender como uma unidade aritmtica funciona, presente nas unidades centrais de processamento, mais conhecidas como CPUs j que sua funo fazer operaes matemticas. Implementamos somente a operao de soma. Mas tambm, por consequncia, podemos realizar a operao de multiplicao j que o conceito de multiplicao fazer sucessivas somas. Para que essa unidade aritmtica realize multiplicaes preciso colocar o valor desejado nas chaves de controle, mudar LA' para baixa e deixar passar o pulso n vezes que a pessoa quer multiplicar o nmero. Depois que o pulso passou n vezes s voltar LA' para alta e passar LO' para baixa para que o valor de sada do somador passe para o registrador de sada, depois s deixar o EU em 0 para que o valor passe para o decodificador e consequentemente seja exibido no display. Um detalhe que o display s exibe nmeros de 0 a 9, ento se algum valor da soma ou multiplicao exceder 9 ou 1001 em binrio, no ser exibido corretamente no display. Uma observao importante, na montagem inicial da Unidade aritmtica as chaves LT,RBI e LE do decodificador permaneciam ligadas ao GND, suas funes no eram utilizadas. No
decodificador do display de unidade as sadas 13, 12, 11, 10, 9, 15, 14 se ligam, respectivamente, nas entradas a, b, c, d, e, f, g do display de unidade. Enquanto isso no decodificador do display de dezena tem suas sadas ligas em nos CIs 74LS08, 74LS11 e 74 LS04 que correspondem portas AND e NOT. As sadas desses CIs se ligam ao display de dezena.