RELATÓRIO 1

ACADÊMICO: Anthony Gabriel Leite de Lima

DESCRIÇÃO DO FUNCIONAMENTO DE REGISTRADORES DIGITAIS.
PROJETO 1 – SITEMA DE COMUNICAÇÃO
RESOLUÇÃO
O circuito da Figura 1 é um registrador Paralelo-Paralelo

Conjunto 1

Conjunto 2

Figura 1: Circuito a ser analisado.

Descrição do funcionamento do circuito da Figura 1.

Analisando o circuito do conjunto 1 da Figura 1, observasse que temos um sistema de

comunicação Paralelo-Paralelo com uma entrada de 4bits nomeadas de D1 a D4, utilizando flip-
flop D que tem a característica de com um pulso as informações da entrada passem para sua
saída. Que depende de uma senha de acesso para que as informações sejam aviadas as saídas
Q1, Q2, Q3 e Q4. O circuito responsável pela análise da senha está presente no conjunto 2 da
imagem 1.

Analisando o circuito sequencial responsável pela senha, pode-se observar que ele
possui 8 bits de entrada, nomeadas de A8 a A15. Além disso, existem duas portas lógicas AND
numeradas como 1 e 2, ambas com 4 entradas, e uma porta lógica AND numerada como 3, com
2 entradas.

A porta AND 3 é responsável por ativar o clear nos flip-flop D e zerar suas entradas,
caso a saída da porta AND 1 ou da porta AND 2 ou de ambas sejam iguais a 0. Esse
procedimento de clear ocorre porque, caso a saída da porta AND 3 seja 0, as entradas dos flip-
flop serão forçadas a 0 devido às portas lógicas AND 4, 5, 6 e 7 receberem 0 em suas entradas,
e pelo clear dos flip-flop D que receberá o valor 0 sendo assim ativado. Como ele é uma entrada
prioritária que não depende do clock, todas as saídas vão a zero. Ou seja, se a senha estiver
incorreta, as entradas e saídas dos flip-flop D irão a 0 e, portanto, as informações de entrada
não serão transmitidas para a saída. Por outro lado, se a senha estiver correta, que no caso é a
sequência correta de entrada nas portas AND 1 e 2 que fará com que a saída de ambas seja 1,
essa sequência é 00110110. Isso, por sua vez, fará com que a porta AND 3 receba essa saída e
desative o clear, permitindo que as entradas e saídas não sejam forçadas a 0. Dessa forma, as
informações de entrada serão enviadas para a saída somente se a senha correta for digitada.

Deve-se atentar que para realizar a transferência de dados PARALELO-PARALELO é

necessário o seguinte procedimento:

1. Definir as entradas de informação D1 D2 D3 e D4 como desejar.

2. Definir as entradas de senha A8 a A15 com a respectiva sequência abaixo:
A8 = 0 A12 = 0
A9 = 0 A13 = 1
A10 = 1 A14 = 1
A11 = 1 A15 = 0
3. Após definir todas as entradas aplicar pulso de clock para obter as respectivas
saídas Q1, Q2, Q3 e Q4.
Simulação do circuito da Figura 1

Inicialmente montou-se o circuito da Figura 1 utilizando o Quartus II da Altera e

requisitou-se a compilação do mesmo para verificar se o hardware está devidamente projetado.
Na Figura 2, pode-se observar que o circuito do hardware da Figura 1 foi compilado com
sucesso.

Figura 2: Circuito da Figura 1 projetado no Quartus II.

Para realizar a simulação no ModelSim, deve-se gerar um arquivo .vhd. Esta geração é
obtida realizando a operação apresentada na Figura 3.

Figura 3: Operação para gerar o arquivo .vhd

 Em seguida abriu-se o arquivo .vhd no ModelSim e requisitou-se a compilação do
mesmo. Na Figura 4 mostra-se que a compilação no ModelSim foi realizada com sucesso.

Figura 4: Resultado da compilação no Modelsim do circuito da Figura 2.

Para analisar as saídas de acordo com as entradas, deve-se gerar um arquivo de

simulação.do. Esta geração é obtida realizando a seguinte operação apresentada na Figura 5.

Figura 5: Criando arquivo de simulação.do

Após a criação do arquivo.do será aberto a seguinte aba mostrada na Figura 6

 Figura 6: Aba de criação

Nesta aba será escrito as descrições de como deseja realizar a simulação, informando
todos os dados do circuito e as entradas desejadas para obter as saídas. Basta seguir o próximo
tópico para tal configuração.

Configuração simulação usando arquivo.do:

Após a criação do arquivo.do deve se seguir as seguintes etapas de escrita na aba
referente ao arquivo criado.
1. Comandos iniciais para se iniciar a descrição da simulação.
Antes de iniciar toda a descrição deve se escrever os seguintes comandos:
vcom Atividade.vhd
vsim work.Atividade
2. Definir entradas e saídas do projeto.
add wave CLK
#entradas da senha
add wave A8
add wave A9
add wave A10
add wave A11
add wave A12
add wave A13
add wave A14
add wave A15
#entradas dos dados
add wave D1
add wave D2
add wave D3
add wave D4
#saidas dos dados
add wave Q1
add wave Q2
add wave Q3
add wave Q4
3. Definir a variação do clock.
Para configurar o clock será utilizado o seguinte comando:
force CLK 0 0, 1 50 -r 100
4. Forçar as entradas e definir seu tempo de simulação.
Nessa etapa deve se definir as estradas desejadas para análise das saídas e definir um
tempo para rodar a simulação com as devidas informações definidas. Cada tempo de
simulação representa os casos escolhidos para análise.

Caso 1: Senha incorreta, comunicação negada

#entradas de dados
force D1 1
force D2 0
force D3 1
force D4 1

#Conjunto 1 de senha (AND1=0): Incorreta

force A8 0
force A9 0
force A10 1
force A11 0

#Conjunto 2 de senha (AND2= 1): Correta

force A12 0
force A13 1
force A14 1
force A15 0
#Senha geral incorreta (AND3 = 0)
run 200

Caso 2: Senha incorreta, comunicação negada

#entradas de dados
force D1 1
force D2 0
force D3 1
force D4 1

#Conjunto 1 de senha (AND1=1): Correta

force A8 0
force A9 0
force A10 1
force A11 1

#Conjunto 2 de senha (AND2=0): Incorreta

force A12 1
force A13 1
force A14 1
force A15 0
#Senha geral incorreta (AND3=0)
run 200

Caso 3: Senha incorreta, comunicação negada

#entradas de dados
force D1 1
force D2 0
force D3 1
force D4 1

#Conjunto 1 de senha (AND1=0): Incorreta

force A8 0
force A9 0
force A10 0
force A11 0

#Conjunto 2 de senha (AND2=0): Incorreta

force A12 1
force A13 1
force A14 1
force A15 0
#Senha geral incorreta (AND3=0)
run 200

Caso 4: Senha correta, comunicação permitida

#entradas de dados
force D1 1
force D2 0
force D3 1
force D4 1

#Conjunto 1 de senha (AND1=1): Correta

force A8 0
force A9 0
force A10 1
force A11 1

#Conjunto 2 de senha (AND2=1):Correta

force A12 0
force A13 1
force A14 1
force A15 0

#Senha geral correta (AND3=1)

 Caso 5: Senha correta, comunicação permitida
#entradas de dados #Entrada diferente do caso 4
force D1 1
force D2 0
force D3 0
force D4 1

#Conjunto 1 de senha (AND1=1): Correta

force A8 0
force A9 0
force A10 1
force A11 1

#Conjunto 2 de senha (AND2=1):Correta

force A12 0
force A13 1
force A14 1
force A15 0

#Senha geral correta (AND3=1)

Compilação e análise dos resultados da simulação: Nas Figuras de 7 a 11 mostram-se as
sequencias de transmissões de informações serialmente.
Na Figura 7 mostra as saídas de acordo com as entradas do caso 1, como neste caso a
entrada da senha de A8 a A15 é 00100110 as saídas Q1 a Q4 serão 0, já que está não é a senha
errada.

Figura 7: Simulação do caso 1

 Na Figura 8 mostra as saídas de acordo com as entradas do caso2, como neste caso a
entrada da senha de A8 a A15 é 00111110 as saídas Q1 a Q4 serão 0, já que está não é a senha
correta.

Figura 8: Simulação do caso 2

Na Figura 9 mostra as saídas de acordo com as entradas do caso3, como neste caso a
entrada da senha de A8 a A15 é 00001110 as saídas Q1 a Q4 serão 0, já que está não é a senha
correta.

Figura 9: Simulação do caso 3

 Na Figura 10 e 11, é possível observar a saída das informações de acordo com as
entradas dos casos 4 e 5. Como a senha inserida está correta, as informações de entrada D1 a
D4 são transferidas às saídas Q1 a Q4 em apenas uma borda de subida do clock. Isso é
característico da comunicação paralela, que é capaz de transmitir vários bits simultaneamente,
agilizando a transferência de dados.

Caso 4: Dados de entrada:1011

Figura 10: Simulação do caso 4

Caso 5: Dados de entrada:1001

Figura 11: Simulação do caso 5