ELETRÔNICA

'CentralISêiTrêinamentoiejaoêrfeiíõãmentoiemitletrônict

“*%
■ » ,J* V. 1
j: % fr |

'w ' « Vl|r

CFW
. %
-

i « É p

eletrônica

OjEnsinolDefinitivo
• www. ctaeletronica. com. br
c
c
c
c
c
c
c
c
c
c
c
c
c
c
c

c
c

0
c
c
c
c
c

o
u
s_

c
curso de Eietroeietrônica m ó d u lo a
P a r a b é m , v ocê chegou a última etapa da prepareição do curso de
A n a l ó l p c a -p i l p t a l , estágio gue somente ± 5 f0 d os
e l e t t t o e l e t t t ô n ic a
gue com.eçai/K a estudar na c t a eletrônica chegam., o seu esforço e dedicação na
feitura dos exercidos dos blocos permitiram gue você chegasse a uim relvei gue
deutro de 4 a .5 meses te darã opções excelentes para entrada neste vuercado.
Novamente pedimos gue você não recorra a c o n serto s em aparelhos do mercado,
mas concentre-se na feitura dos blocos, v^a^ttv^do seu aproveitamento acima de
e faça com gue seus dois telt's obrigatórios deste vuoduio fui^úoyieiM.
adeguadamente e sejam completamente entendidos.
caso tenha necessidade de mais prática, Invista nos telt's opcionais Indicados
pela cta Eletrônica ou gualsguer telt"s do mercado gue tenham a ver com seu
perfil. r>urante o treinamento, seria Importante fazer mais alguns tedds
opcionais, ou a d e n tr a r no mundo de conversores PC-PC, vuovVzav^do alguns telt's
básicos ou mais avançados.
Este módulo possui áreas bem distintas, sendo a primeira parte tratando
profundamente a área de transistores e suas características. Após entraremos na
área de operacionais de uma forma multo aprofundada. A de amplificadores e
som profissional será visto a seguir.
serão s aulas de técnicas digitais e finalm ente os conversores p c -p c .
Lembre-se gue as aulas presenciais ou vldeoaulas, são apenas "starts" para uma
boa feitura dos blocos de exercidos e certamente surgirão dúvidas, e se\A,do aluno
terá o site www.ctaeletronlca.com.br em uma área restrita para tirar d ú v id a s ,
gabarltar seus blocos e ser Inserido no rantelng de módulos onde poderá
acoiM^aiAbar a evolução do seu aproveitamento.
Após a prova fin a l e mantendo um ótimo aproveitamento, caso guelra terá seu
nome disponível para centenas de empresas gue ^roc^uram por té c n ic o s de
gualldade.

n o p a in , n o l ,A!N, ou seja, sem dor não haverá ganhos!!!

Não e s q u e ç a também gue você necessitará de paz para seus estudos e a melhor
forma de conseguir Isso é ser voluntário em prol de alguma causa.

dm grande abraço

Mário Pinheiro - coordenador de cursos CTA Eletrônica

 GABARITO
www.ctaeletronica.corn.br TODOS OS MÓDULOS
GABARITO PARA TODOS OS EXERCÍCIOS DOS BLOCOS E PROVAS
Este gabarito é para ser utilizados em todos os exercícios de análise de defeitos, quando o
código for solicitado. Os componentes defeituosos deverão ser encontrados, baseando-se apenas
no seu final. Se o componente defeituoso for C108, devemos procurar apenas pelo final 8.
Temos várias tabelas, onde cada uma corresponde a um tipo de componente, com seu
respectivo defeito; teremos então uma tabela para resistor alterado, outra para capacltor com fuga,
etc. Em cada tabela temos vários códigos para cada final de componente; por exemplo R123
alterado: Temos que procurar na tabela de resistor alterado, o código para final 3.

RESISTORES e POTENCIÔMETROS COM DEFEITO CAPACITORES COM DEFEITO

FUSISTOR, FUSÍVEL, PTC e NTC FIXO ou VARIÁVEL
(R - FR - Ra - etc.) (C - CV - Ca - etc.)
POTENCIOMETRO CURTO ABERTO COM FUGA
ALTERADO ABERTO COM CURSOR ABERTO Cxx1 ( Cxx1 Cxx1
Rxx1 ( Rxx1 Pxx1 ( Cxx2( Cxx2 Cxx2
Rxx2 Cxx3 Cxx3
Rxx3 Cxx4 Cxx4
Rxx4 Cxx5 Cxx5
Rxx5 Cxx6 Cxx6
Rxx6 Cxx7 Cxx7
Rxx7 Cxx8 Cxx8
Rxx8 Cxx9 Cxx9
Rxx9 CxxO CxxO
RxxO

EXEMPLOS EXEMPLOS
R5 alterado coÊcm C5 em curto co m o
FR503 aberto CV318 com fuga # 0 0 ® O

DIODOS, VDR, SCR, TRIAC e LDR COM DEFEITO COMUM, ZENER, LED, etc.
(Z - ZD - LD - VR - etc.)
ALTERADO COM FUGA CURTO
xDxxlt xDxxl xDxxl(
xDxx2l xDxx2 xDxx2(
xDxx3l xDxx3' xDxx3(
xDxx4l xDxx4' xDxx4( EXEMPLOS
xDxx5Í xDxxõi xDxxõC D15 aberto co m o
xDxx6( xDxx6i xDxxôl LD218 em curto •O O S O
xDxx7( xDxx7i xDxx7l
xDxx8l xDxx8l xDxx8j
xDxx9( xDxx9' xDxx9j
xDxxOv xDxxO xDxxOf

VÁLVULAS, DISPLAY, TRC E LCD COM DEFEITO

FILAMENTO OU
SEGMENTOS OU FUGA - CURTO
LÂMPADA
BAIXA EMISSÃO GRADES ABERTAS “QUEIMADA” ALTA EMISSÃO
Vxx1 Vxx1 Vxx1 Vxx1
Vxx2 Vxx2 Vxx2 Vxx2
Vxx3 Vxx3 Vxx3 Vxx3 Defeito no canhão R do TRC
Vxx4 Vxx4 Vxx4 Vxx4 Defeito no canhão G do TRC
Vxx5 Vxx5 Vxx5 Vxx5 Defeito no canhão B do TRC
Vxx6 Vxx6 Vxx6 Vxx6
Vxx7 Vxx7 Vxx7 Vxx7
Vxx8 Vxx8 Vxx8 Vxx8
Vxx9 Vxx9 Vxx9 Vxx9
VxxO VxxO VxxO VxxO

OBS: Para circuitos sem defeito, defeito não listado ou mais de um defeito possível
revisado junho-2008
 TRANSISTORES COM DEFEITO COMUM, UNIJUNÇÃO e FET (Q - T - Tr - etc.
CURTO C-E
CURTO TOTAL
FUGA C-E ABERTO COL FALTA GANHO
Qxxl(
Qxx2(
Qxx3(
Qxx4(
QxxõC
Qxx6(
Qxx7(
Qxx8(
Qxx9(
Qxxo(

CURTO B-E ABERTO B-E FUGA B-E CURTO C-B FUGA C-B
Qxx1 Qxx1 Qxx1
Qxx2 Qxx2 Qxx2
Qxx3 Qxx3 Qxx3
Qxx4 Qxx4 Qxx4
Qxx5 Qxx5 Qxx5
Qxx6 Qxx6 Qxx6
Qxx7 Qxx7 Qxx7
Qxx8 Qxx8 Qxx8
Qxx9 Qxx9 Qxx9
QxxO QxxO QxxO

EXEMPLOS Dreno = Coletor

Q 6 com curto C-E co m o PARA
Gate = Base
T103 junção B-E aberta # 0 0 ® Q FET
Source = Emissor

CHAVES E RELÉ COM TRANSFORMADORES

DEFEITO (Sw - Ch - RL - etc.) ALTO-FALANTES(TR- etc.)
BOBINA EM CONTATO CONTATO BOBINA EM BOBINA
CURTO OU COLADO “NF” C O LA DO “NA” CURTO ABERTA
CHAVE OU BOBINA CONTATOS
Txx1
COM FUGA ABERTA QUEBRADOS Txx2
Sxx1 Sxx1 Sxx1 Txx3
Sxx2 Sxx2 Sxx2 Txx4
Sxx3 Sxx3 Sxx3 Txx5
Sxx4 Sxx4 Sxx4 Txx6
Sxx5 Sxx5 Sxx5 Txx7
Sxx6 Sxx6 Sxx6 Txx8
Sxx7 Sxx7 Sxx7 Txx9
Sxx8 Sxx8 Sxx8 TxxO
Sxx9 Sxx9 Sxx9
SxxO SxxO SxxO EXEMPLOS
TR5 bobina em curto c o m o
RL5 com bobina em curto c o m o
EXEMPLOS Tr3 bobina aberta
Sw128 quebrada •O O S O

CIRCUITOS INTEGRADOS COM DEFEITO REGULADORES, OPERACIONAIS, DIGITAL, etc.

(Q - T - Tr - etc.)
OBS: Os integrados de 1
a 99 devem usar a
IC 1 a 99 IC 1x1/9x1 IC 1 x 2 /9 x 2 IC 1 x 3 /9 x 3 IC xx4/xx5/... p rim e ira ta b e la , de
COM DEFEITO COM DEFEITO COM DEFEITO COM DEFEITO COM DEFEITO acordo com seu final; os
IC1xt IC1x2 IC1x3 ICxx4 • 0 * 0 0 integrados maiores de
IC2x1' IC2x2 IC2x3 IC x x 5 # ® *S O 100, deve verificar além
IC3xt IC3x2 IC3x3'
ICxx6 0 0 0 0 * do final, o número inicial:
IC4x1' IC4x2 IC4X31
IC5x1' IC5x2 IC5X31 ICxx7 ocom O integrado 201 deve
IC6x1' IC6x2 IC6x3' olhar a tabela do final “1”
IC7x1' IC7x2 IC7x3'
ICxx9 0 0 0 * 0 e depois o inicio 2 (2x1);
IC8x1' IC8x2 IC8x3'
IC9x1' IC9x2 IC9x3' I C x x O # « 0 0 * n e ste ca so s e ria a
s e g u n d a t a b e l a na
EXEMPLOS s e g u n d a l i n h a c om
IC26 com defeito O C * * 0 U503 com defeito oo**o c m c o
CI801 em curto 0 0 0 * 0 IC104 em curto • 0 * 0 0

revisado junho-2008
 APOSTILA
CARACTERÍSTICAS e
SUBSTITUIÇÃO DE TRANSISTORES
História e codificação pelo mundo
Características (number - polarity - package - lead)
V cb - Vce - Ic - Tj m ax - Ptot - FT min - C O B max
Várias circuitos e parâmetros para substituição
SUBSTITUIÇÃO DE TRANSISTORES
Existem hoje mais de cem mil transistores registrados
possuindo codificação diferente, e com a grande maioria
possuindo dezenas de tipos e q u iva le nte s. A
diversificação e venda cada vez maior de equipamentos
importados, criou a necessidade que o técnico conheça,
não só o funcionamento de um equipamento, mas
também as características dos transistores utilizados
nele, para que na falta do original, saiba substitui-lo por
outro equivalente com uma boa margem de segurança.
Já se passaram muitos anos desde a invenção do
transistor bipolar em 1948 pelos Laboratórios BELL, mas
a busca por maiores informações deste componente,
quedesencadeou uma verdadeira revolução no
consumismo eletrônico, ainda é grande não só pelos
novos técnicos que surgem no mercado, como também
pelos mais experientes, que procuram constante
atualização.
Como já havíamos dito anteriormente, o TRANSISTOR
acabou recebendo este nome por apresentar a
característica básica de alterar sua resistência interna
(coletor-emissor) através de corrente aplicada entre
base e emissor, resultando em um componente
c h a m a d o de
V-k .... figura 2 T R A N S F E R E N C E
RESISTOR, ou simples­
mente: TRANSISTOR.
Este substituiu a válvula
em quase todas as
a p lic a ç õ e s , com
e x c e ç ã o d o tã o
conhecido cinescópio
(uma grande válvula
- < Í 3 F O N T E S - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MÓDULO 4 -
que persiste até hoje) e alguns casos de transmissão.
Com respeito aos cinescópios, avanços cada vez
maiores estão sendo feitos com o cristal líquido além do
plasma, para conseguir-se imagens com o mesmo brilho
e definição do tubo de imagem, a um custo reduzido.
Quanto aos sistemas de trans­
missão, os TRANSISTORES DE
EFEITO DE CAMPO começam a
desbancar as válvulas em áreas
onde pareciam intocáveis.
No Brasil, o transistor começou a
aparecer em equipamentos no »• o•*»««>««>»o *
final da década de 60, e na #*«»**»
** *# *« .# * *** *« » *
década de 70 já se misturava aos
«*##*#####■*!*H*##
c irc u ito s in te g ra d o s. E stes
circuitos integrados, nada mais
eram que circuitos completos #####*#*****##*
transistorizados, colocados em
um invólucro fechado, com
acesso ao mundo exterior através de terminais (pinos).
Hoje, cada vez mais podemos ver dispositivos
integrados chamados agora de SMD’s (Surface Mounted
Devices), ou dispositivos montados em superfície, que
além de minúsculos não necessitam de furações na
placa de circuito impresso, tornando sua fixação muito
mais fácil e rápida.
No Brasil, a evolução do transistor para os SMDs
ocorreu de maneira muito rápida (menos de vinte anos),
deixando técnicos e engenheiros meio desnorteados.
Notem que nos países do primeiro mundo essa evolução
começou no início da década de 50, onde passaram-se
cerca de cinco décadas até os recentes avanços.
A grande maioria dos técnicos de manutenção em geral,
passou da válvula para o transistor de maneira bem
rápida, caindo quase que simultaneamente nos circuitos
integrados, o que resultou em uma má preparação para
este avanço desenfreado em novas tecnologias.
Apesar da maioria dos equipamentos de hoje possuírem
circuitos integrados (SMD’s ou não), o velho transistor,
como componente discreto, ainda resiste, dando muita
dor de cabeça ao técnico de manutenção no momento de
sua substituição.
A CODIFICAÇÃO PELO MUNDO
O Brasil obviamente, acabou recebendo não só
tecnologia de fora, como também a quase totalidade dos
códigos destes componentes, obedecendo as regras
americanas, europeias ou asiáticas (Japão).
Nos Estados Unidos, são fabricados transistores com a
codificação inicial de 2N (2N3055, 2N6512, etc.), ficando
APOSTILA MÓDULO 4 -

o código 1N (1N5402, 1N4007, etc.) reservado para a
categoria de diodos.
Na Europa, existe uma classificação do tipo de material
usado no transistor bem como sua aplicação básica.
Normalmente são utilizadas duas ou três letras, seguidas
por dois ou três números. A letra inicial indica o material
usado:
implantação da Philips do Brasil (originária da Holanda),
não só na venda de produtos acabados como também na
fabricação de componentes. A codificação japonesa
(2S...), ganha seu espaço, visto que a importação é cada
vez maior não só deste país, como também dos tigres
asiáticos (Coréia, Taiwan, Hong Kong, Malásia, China,
etc.), que utilizam a mesma codificação do Japão.

CARACTERÍSTICAS
DOS TRANSISTORES
Os tra n s is to re s a p re s e n ta m uma s é rie de
características, que dependendo da aplicação se tornam
fundamentais ou de aspecto secundário.
Primeiram ente explanarem os o que são estas
características, para depois definir quais os parâmetros a
A = Germânio fig u ra 4 serem levados em consideração em uma substituição.
B = Silício
C = Arseneto de gálio TRANSISTOR NUMBER
R = Materiais compostos (NÚMERO DO TRANSISTOR)
A segunda letra indica o tipo de aplicação a que o É a codificação especificada para ele. Acima já havíamos
transistor se presta: falado, das letras iniciais, aparecendo logo em seguida
C = Baixa potência e baixa frequência, utilizados na uma série de números, que terão uma série de
faixa de áudio significados de acordo com o registro do fabricante. Na
D = Média e alta potência e baixa frequência, figura 8a, mostramos a codificação de um dos
utilizados na faixa de áudio transistores mais utilizados no Brasil, o BC548, transistor
F = Baixa potência e alta frequência; utilizados em de baixo sinal. Ainda na figura 8b, mostramos um
seletores, moduladores, circuitos de Frequência transistor de média potência, o TIP 31, e um de maior
Intermediária (Fl), etc. potência também muito conhecido, 2N3055 (8c).
L = Alta potência e alta frequência; utilizados em
transmissores de RF, etc.
S = Baixa potência; utilizados em circuitos de
comutação
U = Alta potência; utilizados em circuitos de
comutação
fig u ra 6

POLARITY/MATERIAL
(POLARIDADE/MATERIAL)
O aspecto polaridade, define se o transistor é NPN ou
PNP, sendo que na maioria dos manuais de substituição
de transistores esta característica está abreviada
Portanto, BD135 seria um transistor de silício de média (N = NPN e P = PNP).
ou alta potência, utilizado em baixafrequência. O material empregado para a feitura do transistor será
No Japão a norma de codificação é mais simples que a em geral especificada como Germânio = G (em
europeia, e utiliza o código “2S”para a classificação dos abandono) ou o Silício = S.
transistores sendo que a letra seguinte específica sua Notem que nos dias de hoje praticamente não existem
polaridade e aplicação: transistores de germânio, devido ao silício ser
A= PNP de alta frequência encontrado mais abundantemente na natureza,
B = PNPde baixafrequência resultando no barateamento da matéria prima.
C = NPN de alta frequência
D = NPN de baixa frequência PACKAGE
estrutúra do NPN Em muitos transistores a (INVÓLUCRO)
in scrição 2S é om itida, Muitos manuais de transistores não só oferecem as
fic a n d o um t r a n s is t o r características elétricas dos mesmos como também
■'-f 2 S C 9 3 0 , e s p e c if ic a d o fo rn e ce m o a sp e cto fís ic o para p ro je to s e
apenas como C930. dimensionamento de PCI’s. Na figura 9, podemos ver o
' : .... Nos equipamentos existentes aspecto mecânico do transistor 2N3055, que possui o
:£ í
invólucro tipo TO-3, além de muitos outros transistores
mais conhecidos.
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
APOSTILA MODULO - 4
TRANSISTOR PACKAGE figura 9 LEAD
(TERMINAIS)
m Mostra a disposição dos terminais do transistor (base,
E-LIne emissor e coletor), facilitando ao técnico a verificação e
ío o o |
substituição correta por algum equivalente. Em uma
substituição, deve ser dado preferência a um transistor
cujos terminais se encontram na mesma posição do
mm original, caso nem sempre possível.
VÍ-H
"TTO(4POT)
O Podemos citar exemplos de transistores europeus e
I 1 japoneses que apesar de apresentarem características
elétricas e mecânicas praticamente iguais, diferem na
disposição dos terminais.
Pd Na figura 10, podemos ver a disposição dos terminais de
inúmeros transistores, onde destacamos o talvez o
transistor mais usado em todos os tempos, BC 548, visto
i! debaixo, com a disposição dos terminais T092.
sottssa
Vcb MAX
01 l (TENSÃO MÁXIMA ENTRE COLETOR E BASE)
i 1
M
1:
Normalmente, a junção coletor-base não apresenta
nenhuma condução em funcionamento normal, assim
ISO23- existe uma tensão máxima especificada que esta junção
g suporta sem sofrer danos.
H

JFET & MOSFET Pinout Data BI POLAR Transístors Pinout Data

1 2 3 4 5 1 2 nr~ 4
A 6 ate Drain Source A Gase Collector Emittar
B Gata Source Dr3ín
8
C
C Einirter SBse Collector
0 Source Drain Gafe
Cí-V,{rr. D
F Drain Gato Source E Base Collector Êmitter Collector figura 12
B Gata Drain Source Drain F Etníttei Base 1 Base l
H
G 8 aso Êmitter Collector Caso
I
J
Source
Drain
Gato
Source
Drain Drain
H Êmitter Base Collector
Na figura 12, mostramos o aspecto de como medir a
Case
Gate Case
f
Source Drain Gata Case 1 Emittar Coltectot Base tensão máxima entre coletor e base. Notem que esta
CoUector
Source Gafe Drain Source
tensão máxima deverá ser medida com emissor em
TRANSISTOR LEAD fiaura 10 aberto, caso contrário poderá causar problemas
entre a junção coletor-emissor.
Nunca deveremos submeter o transistor a
trabalhar em sua tensão máxima, mas em cerca
de 3/4 desta, para que tenhamos alguma
C
NPN NPN PNP NPN PNP margem de segurança.
BC107 177 BF jjjO AF139 PNP3055
BC108 AF178 BDX18
BC109
BC 186 BF 183
A F 179 OC26
AD149 Vce MAX
BFX84
BFY50
2N706
2N2369
ps
BCY71
BF200
A F 180
AF181
23
AD161 AD162
(TENSÃO MÁXIMA ENTRE COLETOR E
BC286
SOT25
EMISSOR)
E É uma das principais características para a
substituição direta de transistores. Na figura 13,
E BC mostramos um aspecto de como esta tensão
B C
O! NPN PNP
NPN
deverá ser medida. Deverá manter-se no
NPN PNP BC183L BC213L
BF 194 máximo em 3/4 da tensão total permitida
AC 128 i § l§ 4 BC214 BC548 2N4402 mantendo assim uma tolerância aceitável para o
AC 188 2 N3707
2N3710
2N3702
2N3703 ?nI7§5
2N3903 bom funcionamento do transistor.
G2. SOT103 figura 13a figura 13b

BF256
2N3819
"A BF981
S 158
C159
BÇ147
BC 148
BC 149
Vce Vce
(connection FET) 3SK81 CX35 BCX31

NPN PNP SMD SOT23

O
m
TIP29C SRffl
TIP30C " A
E
n _EL
B
Na Figura 14, mostramos um circuito de um
BU407 BD244C 1,3 mm amplificador de sinal. Podemos ver por esta
BD243C
BD240C
BD242C I NPN figura que existem dois modos de encarar este
D44C10
BD241C j 3 mm | circuito, sendo um deles o da tensão de
!B polarização contínua e o outro com a atuação de

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL (V )

APOSTILA
um sinal sendo amplificado.
Considerando que a tensão de alimentação é de 30V,
podemos ver que a tensão de coletor será em torno de
18V (um pouco menos que 2/3 da tensão de
alimentação). Esta tensão de coletor será conseguida
+30V +30V
fig u ra 14
mediante polarização de base do transistor. Podemos
dizer então, que a tensão entre coletor e emissor é de
18V, logo poderiamos colocar um transistor que
trabalhasse com uma tensão máxima 25 Vce. Esta
visualização está errada, pois devemos considerar
também que o transistor, sendo um amplificador de
tensão, deverá amplificar um sinal de maneira uniforme,
ou seja, acima e abaixo dos 18V dados pela polarização
contínua de 18 V. Na amplificação, o transistor não
poderá chegar ao corte (coletor = 30V), nem na
saturação (coletor = OV), e caso ocorresse, distorcería o
sinal. Mas como estamos trabalhando com limites
máximos, devemos calcular para valores próximos dos
extremos.
Podemos dizer que a tensão de coletor podería subir
cerca de 10 V, resultando em uma tensão de 28V (tensão
do coletor em relação à massa).
Vimos portanto que, na menor condução do transistor, a
tensão entre o coletor e emissor chegaria a 28V
(devemos utilizar sempre a tensão de alimentação “30V”,
por garantia), o que acarretaria a utilização de um
transistor que possuísse uma tensão de Vce máxima de
40V.
+12V
Para circuitos amplificadores, este cálculo deverá ser
sempre seguido, e não apenas utilizando a tensão média
indicada no esquema.
O maior problema com respeito à tensão máxima entre
coletor e emissor é quando o transistor se encontra
colocado em circuitos que possuem elementos indutivos,
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MÓDULO 4 -
ou seja, bobinas ou transformadores. Na figura 15a,
podemos ver a disposição de um transistor e um relé que
trabalha com uma tensão aplicada de 12V.
Quando o transistor está saturado, produz uma
circulação de corrente no enrolamento do relé,
resultando na criação de um campo eletromagnético,
gerando uma imantação em um bastão de ferro que
atrairá uma haste, fechando os contatos deste.
Com o relé “atracado” o campo eletromagnético se
estabiliza em um determinado nível, através da corrente
circulante interna no relé. Para que o relé volte ao
repouso, a polarização para o transistor deverá ser
retirada, resultando em seu corte e consequentemente
também o corte da corrente circulante internamente no
indutor, como mostramos na figura 15b.
fig u ra 1 6a fig u ra 1 6b
+12V
O grande problema que ocorre aqui, é que o campo
e le tro m a g n é tic o que a p a re n te m e n te d e v e ria
desaparecer no corte do transistor, começa a contrair-se,
induzindo uma tensão reversa no próprio enrolamento do
relé.
A análise do circuito pode ser vista na figura 16, onde
temos o relé atracado produzindo um campo
eletromagnético fixo (fig 16a). Notem que a tensão de
12V será nosso ponto de referência. O potencial do lado
de baixo do relé é levado a uma tensão de
aproximadamente zero volt.
Na figura 16b, com o corte do transistor, continuamos
com o lado de cima do relé preso em 12 V, mas a
contração do campo eletromagnético acaba causando
indução reversa, ou seja, no ponto de baixo acaba
aparecendo uma tensão positiva bem acima da
referencia de 12 V, que poderá ser muitas vezes superior
aos próprios 12V de alimentação (acima de 25V).
APOSTILA
Sendo assim, o que aparentemente seria um transistor
que deveria suportar apenas 12V de Vce, necessita
possuir uma tensão de coletor e emissor muitas vezes
superior. A solução mais prática para este problema, foi a
colocação de um diodo polarizado reversamente, como
indica a figura 17, que tem como objetivo conduzir
quando for gerada uma tensão reversa na bobina do relé
(corte do transistor).
Ele permitirá uma tensão máxima de 0,6 V acima da
tensão de alimentação, o que não prejudicará o
transistor, resultando na possibilidade de utilização do
mesmo com Vce de apenas 20V.
Mas o caso mais clássico e também mais crítico que
podemos citar é a SAÍDA HORIZONTAL de um televisor,
onde o Transformador de Saída Horizontal ou
s im p le s m e n te F ly - b a c k , a c a b a g e r a n d o
(propositadamente) tensões reversas de quase dez
vezes a tensão de entrada, como mostramos na figura
18.
figura 18
MÓDULO - 4
acoplamento, o problema se tornará mais crítico.
Na figura 20 apresentamos um circuito diferenciador, ou
seja, um circuito que deixará passar apenas variações
rápidas do sinal (variações rápidas de tensão). Nesta
figura, podemos ver o instante em que uma tensão de
12V aparecerá do lado esquerdo do capacitor,
produzindo sua carga, e com isto, produzindo uma
circulação de corrente pela malha e consequentemente
também pelo transistor. Quando a carga do capacitor é
completada, cessa a corrente circulante pela malha
(base do transistor), voltando a tensão do lado direito do
capacitor à zero volt. Podemos concluir a partir disto, que
o capacitor está carregado com uma tensão aproximada
de 1 2 V.

Na figura 21, verificamos que ao voltar a zero a tensão do

lado e sq u e rd o do ca p a cito r, ainda m anterá
momentaneamente a tensão armazenada, que força a
tensão da base do transistor a cair para -12V (potencial
de 12 volts abaixo da massa). Esta tensão apesar de
existir por um curto espaço de tempo, destruiría a junção
basee emissor.

O objetivo disto é conseguir, a partir do primário do

transformador, tensões elevadas reduzindo assim a
quantidade de espiras no secundário deste. Para estas
aplicações, existem transistores que suportam uma
tensão entre coletor e emissor acima de 700V, onde
podemos citar tipos já conhecidos como o BU2508,
2SD1878, etc.

Veb MAX figura 21

(TENSÃO MÁXIMA ENTRE EMISSOR E BASE)
Esta também é uma das características das mais
importantes, dependendo da aplicação a que se presta
um transistor, pois expressa quanto suportará uma
junção base e emissor INVERSAMENTE polarizada, ou
seja, com o transistor no CORTE.
Para evitar este problema, podem ser colocados
dispositivos de proteção para o transistor baseados em
diodos, que eliminam a atuação desta tensão reversa,
como mostramos na figura 22. Quando a tensão da
entrada voltar a zero, a tendência é que a tensão do lado
direito do capacitor fique negativa, mas com a atuação do
diodo, ficará apenas 0,6V abaixo da referência negativa,
evitando problemas de tensão reversa na junção base
emissor.

Na figura 19, podemos ver como esta tensão é medida.

Nos circuitos que utilizam somente resistores e
transistores, este item de tensão reversa não terá grande
importância; mas em circuitos que apresentam
componentes reativos, ou seja, apresentam na base do
transistor indutores e principalmente capacitores de

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS ■OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA
CORRENTE MÁXIMA DE COLETOR
Especifica o máximo de corrente permissível circulando
do coletor para o emissor, desconsiderando a corrente
que vem de base para o emissor (que geralmente é
muitas vezes menor).
Na figura 23, podemos observar como será verificada,
sendo que a corrente proveniente do coletor irá somar-se
à corrente entre base e emissor. Em geral a corrente de
coletor poderá variar de alguns mili-amperes até dezenas
de ampères, dependendo da aplicação a que o transistor
se destina. _ _ . _
fig. 24b fig. 24c
+100V- +100V.
100Í2
ioon VRc
Ic
X em dissipação de potência. Logo, teríamos para este
Na figura 24a, notamos que a corrente poderá ser
calculada facilmente, se levarmos em conta a queda de
tensão sobre o resistor de coletor em 100V.
Temos uma tensão de alimentação de cerca de 100V e o
transistor se encontra cortado (figura 24b). Assim
sabemos que a corrente circulante é nula.
Para a figura 24c, temos a saturação do transistor
(tensão de coletor em relação ao negativo em zero volt); o
que provocará toda a queda de tensão da fonte sobre o
resistor (100 Q) resultando em uma corrente de 1A(100V
aplicados em um resistor de 100Q = 1A). Notem que o
transistor deverá suportar um pouco mais do que essa
corrente resultante da sua saturação.
De modo geral, deveremos calcular a corrente máxima
que circulará pela malha, a partir da saturação do
transistor. Caso exista um resistor de coletor e outro de
emissor como mostrado na figura 25, o cálculo deverá ser
feito com a saturação do transistor e a consequente soma
dos valores dos resistores para saber a corrente máxima
final.
fig. 25a fig. 25b
R1
Vcc
v Imax =
R1 + R 2
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MODULO - 4
Tj MAX
(TEMPERATURA MÁXIMA DA JUNÇÃO)
A temperatura máxima da junção semicondutora deverá
ficar entre 60° e 100 ° para os transistores de germânio e
entre 125° e 200° para os de silício. Apesar destas
indicações máximas, deve-se obedecer o limite de 3/4 do
valor máximo para um trabalho seguro.
Além disto, deve-se notar que a temperatura da junção
de 20 0 °, em geral só será p e rm issíve l em
encapsulamentos metálicos, ficando em 150° para
encapsulamentos plásticos.
Ptot
(POTÊNCIA MÁXIMA DE DISSIPAÇÃO DE CALOR)
Esta é também uma das características das mais
im portantes consideradas para substituição de
transistores e permitirá saber de quanto será a máxima
tensão ou corrente aplicada para manter a potência
especificada. Como exemplo podemos citar o transistor
BU208, que no manual apresenta as seguintes
características:
Vce=700V - Vcb = 1500V - lc=7,5A - Ptot= 12 W
Sabemos que o produto da tensão pela corrente resultará
transistor:
Vce = 700Vx Ic = 7,5A = Ptot = 5.250W
Apesar do transistor ter apresentado uma potência
teórica altíssima, ela não é real, pois o transistor foi
projetado para comutar ou chavear (trabalhando apenas
no corte e na saturação).
Na figura 26, apresentamos um circuito regulador de uma
fonte de alimentação que trabalha com uma tensão de
entrada de 150 V, que está bem abaixo da característica
de tensão máxima (Vce) para o transistor especificado
(BU208) que é de 700 V, sendo que na saída estabilizada
teríamos cerca de 110 Vdc, circulando uma corrente
máxima de 1 A, que pelos parâmetros especificados é
uma corrente muito menor do que a máxima que o
transistor suporta.
O cálculo da corrente circulante está baseado no
consumo da carga ou simplesmente no valor de sua
resistência, que é de aproximadamente 100 Q:
Vce=40Vdc figura 26
110Vdc
Ri=ioon
Ptot = Vce x Ic
Ptot = 40 x 1A
Ptot = 40W
Vout = 110V (tensão de saída) t 100Q (resistência da
carga)» Ic = 1 A (corrente geral circulante).
Considerando que a tensão de entrada do circuito é de
150V e que a tensão de saída é de 110V, teríamos uma
APOSTILA
queda de tensão sobre o transistor de 40 V, o que geraria
uma dissipação de potência em torno de 40 W (P = 40V x
1A), o que excederia a potência admissível em cerca de
quatro vezes, levando-o à queima. Podemos notar que
apesar do transistor utilizado no exemplo ser
aparentemente de “grande potência” (invólucro metálico
TO-3), possui uma dissipação de potência muito baixa, o
que o coloca na categoria de transistores chaveadores,
que não podem ser utilizados em fontes de alimentação
reguladas (com circulação de correntes constantes).
FT MIN
(FREQUÊNCIA DE TRANSIÇÃO MÍNIMA)
É a frequência mínima em que o sinal começa a ter o seu
ganho diminuído, sendo que a frequência de transição
típica seria aquela em que o ganho chega à unidade.
Normalmente a frequência de transição típica é cerca de
duas vezes maior que a frequência de transição mínima.
Podemos dizer que um transistor BC 548 apresenta uma
frequência de transição mínima em torno de 200 MHz, o
que o colocaria inclusive como oscilador em algumas
aplicações. Apesar disto ele é instável quando trabalha
em frequências altas, sendo recomendado apenas para
frequências mais baixas (até 10MHz).
COB MAX
(CAPACITÂNCIA MÁXIMA ENTRE COLETOR E
BASE)
Considerando que pela junção coletor-base não há
circulação de corrente (em aplicações convencionais de
transistores), podemos dizer que essa junção apresenta
uma capacitância característica, que acaba definindo
uma frequência de transição para o transistor.
figura 27
Quanto menor for a capacitância, que podemos chamar
de parasita, maior será a possibilidade de trabalhos do
transistor em alta frequência Normalmente esta
capacitância é dada em nanofarad (nF) ou picofarad
CARACTERÍSTICAS DE SUBSTITUIÇÃO
A seguir, veremos as características mais importantes
para encontrar um transistor EQUIVALENTE. Podemos
dizer que para determinado circuito, o GANHO teria um
papel fundamental na polarização geral, sendo que em
outros este parâmetro não faria diferença. Veremos em
que circuitos a POTÊNCIA MÁXIMA seria um item
fundamental. Em um amplificador RGB, qual a
importância da capacitância parasita entre coletor/base?
Como existe uma diversificação muito grande nas áreas
de aplicação, baseamos nossa análise para as áreas de
áudio e vídeo, envolvendo também fontes chaveadas.
Um dos principais problemas encontrados pelo técnico
de hoje em dia, é a enorme quantidade de modelos
diferentes de equipamentos na área de áudio e vídeo, e a
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MÓDULO 4 -
(pF). Podemos notar que os transistores menores,
independente de serem ou não de alta frequência,
apresentam capacitâncias menores na junção coletor-
base se comparados aos transistores de potência, que
podem apresentar capacitâncias próximas a 1.000 pF
(1 nF).
Hfe ou b
(GANHO NO TRANSISTOR EM EMISSOR COMUM)
É a relação existente entre a corrente resultante de
coletor e a corrente aplicada entre base e emissor (que
originou a corrente de coletor), norm alm ente
especificada como um número absoluto. Se dissermos
que o ganho de um transistor é de 100 , significa fazer
circular uma corrente de 1mA entre a junção base e
emissor, gerando como resultante uma corrente de
coletor de 100 mA.
Podemos dizer que o ganho mínimo do BC548 seria de
110MN (MN = mínimo). Alinha europeia de transistores
apresenta uma ca ra cte rística in teressante de
classificação do ganho de alguns transistores, utilizando
letras para tal. Assim um BC548C, teria um ganho
mínimo de420.
A característica de ganho apresenta grande importância
quando o circuito é de altíssima impedância, com
amplificação apenas de tensão (maiores detalhes
veremos mais adiante).
Hfe BIAS
(POLARIZAÇÃO PARA DETERMINADO GANHO).
Especifica qual a corrente de polarização utilizada (entre
base e emissor), para a obtenção dos dados de ganho
final. Esta medição normalmente é dada em mili-
amperes(mA).
USE
(USO OU APLICAÇÃO)
Alguns manuais sugerem a aplicação específica de cada
transistor, possuindo um código específico para tal.
MFR
(FABRICANTE)
Indicação, em alguns casos, do fabricante original do
componente.
quantidade ainda maior nos códigos de transistores
utilizados nestes, que em caso de necessidade de
substituição, fatalmente não serão encontrados no
mercado.
Uma das saídas que o técnico encontra é a
disponibilidade de alguns transistores que são
fabricados no Brasil, onde podemos destacar a linha
europeia (BC, BD, BU... etc.).
Q u a n d o p e n s a -s e em s u b s titu iç ã o , m u ita s
características devem ser levadas em consideração, o
que deixa o técnico meio confuso... VCE, IC, ganho, Ptot,
Cob, FTmin, etc. Na substituição de um transistor por
outro equivalente, deverá ser considerada em primeiro
lugar sua aplicação, pois isso definirá quais as
APOSTILA
c a ra cte rística s mais im portantes para àquela
determinada tarefa, ficando as outras em um segundo
plano. Assim cada área de aplicação será analisada
separadamente.
AMPLIFICADORES EM GERAL
PRÉ-AMPLIFICADORES:
O objetivo destes circuitos será a partir de um pequeno
sinal, torná-lo maior (em tensão), para excitação de
etapas posteriores, como podemos observar na figura
28. Podemos notar que os mesmos trabalham em classe
A de amplificação, ou seja, o transistor será responsável
pela amplificação (sem distorção) de todo o ciclo do sinal.
Podemos encarar ainda como pré-amplificador, o estágio
inicial de um amplificador de potência, pois também tem
como objetivo uma grande amplificação de tensão.
A principal característica que deverá ser observada
nestes transistores é:
HFE - Esta característica exprime a relação da corrente
aplicada entre base e emissor e a resultante circulante
pelo coletor. O ganho é uma característica tão importante
para pré-amplificadores, que não obedecida, introduzirá
distorções de sinal; se o transistor compor o inicio de um
amplificador de potência, poderá até levar a saída de
som a uma alteração muito grande na tensão de 1/2Vcc e
em casos extremos à queima das etapas de saída.
Como exemplo, podemos citar o circuito apresentado na
figura 28a. Ele compõe-se de um transistor BC548C, que
apresenta em sua base uma tensão de 4,5V; no emissor
3,9V e no coletor 11,8V. Para este circuito, podemos dizer
que a corrente circulante de base para emissor será de
2,5 pA, que resultaria em 1mA de corrente de coletor,
gerando uma queda de tensão de 8,2 V sobre o resistor
de coletor, equivalente a 11,8 V medida em relação à
massa. Notem que nestas características, o ganho é
fundamental, pois este transistor BC548C, apresenta um
ganho de 420, resultando em:
2,5 pA x 420 = 1.050pA (1mA)
Esta corrente resultante de coletor gerará a queda de
tensão no resistor de coletor e também no resistor de
emissor. Um grande problema que ocorre no meio
técnico é o desprezo à característica ganho, resultando
em situações catastróficas. No circuito mostrado na
figura 20a, se substituirmos o transistor BC548C
(original), por um outro BC 548, mas que possua a letra A
no final, a corrente de polarização na base será a mesma
ou até levemente maior (pois a tensão da base cairá),
12 ) FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MÓDULO 4 -
mas o ganho, que será de 100 , produzirá menor corrente
de coletor no transistor (aumentando sua resistência
interna), diminuindo a queda de tensão tanto no resistor
de coletor como no de emissor e, produzindo as tensões
aproximadas da figura 28b.
Se o circuito que utiliza polarização contínua for apenas o
mostrado na figura 28b, o efeito produziría distorção no
sinal de áudio amplificado. Mas se este circuito polarizar
outras malhas, o efeito da falta de polarização será em
cascata, produzindo uma variação de tensão elevada,
talvez suficiente para queimar uma saída de som.
Outras características importantes para os pré-
amplificadores, são:
VCE - deverá ser utilizado sempre um transistor que
suporte uma tensão máxima entre coletor e emissor em
30% maior que a própria alimentação. Outras
características praticamente dispensáveis são:
Ic - Pois considerando que temos um pré-amplificador, a
corrente em geral fica muito abaixo da especificada para
o transistor
Vcb - Característica importante em circuitos de
comutação, em que o emissor do transistor fica em
aberto.
Ptot - Considerando que a corrente é muito baixa, não
haverá problemas com a especificação de potência do
transistor.
FTmin - Considerando que estamos na faixa audível,
esta característica não é importante, pois a maioria dos
transistores de baixo sinal, alcançam 10MHz.
AMPLIFICADORES DE ÁUDIO-VERTICAL:
Existem vários tipos de amplificadores de áudio e
deflexão vertical, sendo que aqui nos deteremos com a
etapa de potência destes amplificadores. A figura 29,
mostra uma saída de som do tipo classe A com
transformador, que atualmente não é mais utilizada,
apesarde ainda existirem aparelhos em uso no mercado.
Em caso de uma substituição de um transistor
amplificador Classe A, as principais características que
deverão ser observadas, são:
Vce (tensão entre coletor e emissor)
Ic (corrente de coletor)
Ptot (potência total)
A tensão máxima entre coletor e emissor deve ser
observada com muito carinho, principalmente em
circuitos de saída vertical, pois considerando que a carga
é um transformador de grande indutância, o mesmo
induzirá em si mesmo, tensões muito mais altas que a
fonte de alimentação vindo a prejudicar o transistor. Na
figura 30, podemos ver que durante o retorno vertical
APOSTILA MODULO 4 -

será necessária a geração do pulso de retorno e A frequência de transição determinará a frequência em

apagamento vertical, que deverá forçar uma rápida que o ganho do transistor cairá para apenas duas vezes
variação de corrente pela bobina de deflexão durante o (Ib x Ic), o que prejudicará seu trabalho em altas
retorno, bem como inibir o circuito de luminância do frequências Como os circuitos de Frequência
aparelho de TV; assim, o transistor que estava em um Intermediária diferem muito em frequência (455kHz até
processo de condução (campo do transformador em 45MHz), deverão ser utilizados transistores próprios
para trabalhos em RF, e que tenham uma frequência de
transição 3 vezes maior que o valor especificado de
trabalho. O interessante é notar que alguns fabricantes
utilizam o transistor BC 548 para trabalhar em Fl’s de
rádio AM(455 kHz), pois em algumas funções de alta
frequência, trabalha bem. Com respeito ao ganho, o
mesmo se tornará de grande importância à medida que
os valores dos resistores de polarização aumentarem.
Outras características de menor importância, mas que
devem ser levadas em consideração:
VCE - Apesar dos circuitos de Fl apresentarem tensões
de alim entação relativam ente baixas, devemos
considerar que os transistores trabalham com circuitos
reativos (indutores e capacitores), logo, podem ser
geradas tensões acima da alimentação. Deveremos na
substituição optar por um transistor que suporte, no
expansão), é levado ao corte rápido, gerando uma mínimo, 1,5 vezes a tensão de alimentação.
contração no campo da bobina e consequentemente Ic - Deve-se conferir também esta característica, pois os
uma auto indução nesta, criando uma tensão maior que a estágios de Fl mudam muito de polarização.
fonte de alimentação. Assim no dimensionamento do A característica de Ptot (potência total) pode ser
transistor, deverá ser utilizada uma tensão de Vce no desconsiderada para estes estágios.
mínimo do dobro da alimentação, para que tenhamos
segurança de tra ba lh o . Além disto, torna -se
indispensável a utilização de um VDR em paralelo com o
transformador, evitando qualquer pico de tensão acima figura 31
do normal, protegendo obviamente o transistor
Outras características praticamente dispensáveis do
transistor são:
Hfe (ganho na configuração emissor comum): não é uma
característica muito importante, tanto que na fabricação,
os transistores para etapas de potência, podem
apresentar variação de ganho de algumas dezenas a
algumas centenas.
FTmin (frequência de transição mínima): considerando
que o circuito amplificador trabalhará com frequências
até 20 kHz, esta característica não será importante.
Cob (capacitância parasita coletor-base): o mesmo
acima.
AMPLIFICADORES DE RF:
AMPLIFICADORES DE Fl: As considerações para os amplificadores de RF serão as
A Fl nada mais é que Frequência Intermediária, ou seja, mesmas que para os amplificadores de Fl, ressaltando
frequência fixa, para qual todas as emissoras são as seguintes características:
convertidas, evitando-se assim a troca constante dos
circuitos tanques (bobinas capacitores), como vemos FTmin - Os transistores deverão ter uma frequência de
pela figura 31. transição em torno de 1 GHz ou mais (considerando
Considerando-se a área de áudio vídeo, temos transistores amplificadores de RF e osciladores locais de
basicamente 4 frequências a serem consideradas:
*455 kHz = Fl de rádio AM, funcionando para as
Ondas Médias, Tropicais e Curtas.
*10,7 MHz: Fl de rádio FM (88 a 108 MHz).
*45,75 MHz e 41,25 MHz: Fl de vídeo e de som
respectivamente para televisores nacionais.
* 4,5 MHz: interportadora de som, que nada mais
é do que um segundo batimento antes da demodulação
final.
Baseado nestes dados de frequência de trabalho,
podemos dizer que a característica mais importante a ser
levada em consideração é:
FTmin (frequência de transição mínima).
Hfe (ganho na configuração emissor comum).

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA
seletores de canais de televisão).
Cob - Deverá ser a menor possível, para evitar a
atenuação do sinal na configuração emissor comum. A
maioria dos transistores utilizados como amplificadores
de RF e osciladores locais, se apresentam na
configuração de base comum, para fugir desta
capacitância parasita, como mostrado na figura 32.
Hfe - Deverá ser mantido o mesmo ganho do transistor
original, para não alterar o ponto de polarização contínua
da malha.
AMPLIFICADOR DE VÍDEO:
É um dos circuitos mais críticos em termos de
substituição, pois está intimamente ligado a qualidade
final da imagem.
Na figura 33, podemos ver um diagrama básico de um
dos amplificadores RGB utilizados para a televisão.
Apesar das saídas RGB de monitores de computador
serem mais com plexas, são sem elhantes às
características principais abordadas abaixo:
Cob - É fundamental que esta característica seja
observada, pois quanto menor for esta capacitância,
maior será a resposta de frequência do sinal e
consequentemente melhor será a qualidade final da
imagem. Caso utilize-se na substituição somente um dos
transistores com “Cob" maior, haverá a criação de
pequenas listas na cor do amplificador respectivo
substituído, aparentando erro de convergência.
VCE - Em geral, para televisores em cores ou monitores
de computador, esta tensão deverá ser em torno de
250V, considerando que o transistor deverá trabalhar
com uma tensão máxima de circuito em 180V. Para
tensões de alimentação maiores, faz-se necessário
aumentar também a tensão máxima suportada pelo
transistor.
Ic - Apesar de ser baixa (via cinescópio), o transistor
deverá ser capaz de suportar a corrente proveniente da
alimentação principal, bem como a que circula pelo
cinescópio.
Ptot - Também é outra característica que deverá ser
respeitada, pois como dissemos acima, a tensão de
trabalho é relativamente alta (180V ou mais); apesar da
corrente ser baixa, gera uma potência dissipada que
dependendo do projeto do televisor, necessita até de
dissipador.
Características menos importantes:
Hfe - Como é um circuito amplificador, que utiliza
correntes consideradas médias, o ganho passa a ser
uma característica secundária.
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MODULO 4 -
FONTES DE ALIMENTAÇÃO
O objetivo da fonte de alimentação é gerar uma tensão
estável para a carga, que pode ser desde um simples
rádio até equipamentos muito mais sofisticados. No
mundo das fontes de alimentação estabilizadas existem
dois segmentos até certo ponto distintos: a fonte
regulada e a fonte chaveada.
A fonte chaveada tornou-se absoluta, quase acabando
com as fontes reguladas (subsistindo apenas na maioria
dos aparelhos de som), como se tornou patente em
televisores e DVD's, devido não só a economia de
energia, mas também pela redução do custo de grandes
transformadores de rede elétrica, substituídos por
c h o p p e rs, ou s im p le sm e n te tra n s fo rm a d o re s
comutados, muitos menores que seus antecessores.
FONTE DE ALIMENTAÇÃO REGULADA:
Na figura 34, podemos ver o diagrama de uma fonte
regulada, que recebe em sua entrada uma tensão de 110
ou 220 Vac, estabilizando para a saída uma tensão de
220Vdc. A tensão de 300Vdc é uma tensão retificada e
filtrada diretamente da rede elétrica de 220Vac ou
através de circuito dobrador de tensão da rede de 110
Vac.
Tomando como exemplo um equipamento qualquer que
apresenta um consumo de 110W, se aplicarmos à carga
uma tensão de 220Vdc, resultará em uma corrente
circulante pela carga e também pelo transistor regulador
deO,5A.
Levando ainda em consideração que, a tensão de queda
no transistor é de 80 V (300 Vdc - 220 Vdc) e por ele
circula 0,5 A, resulta em uma potência de dissipação em
torno de 40W (dissipação de calor). Disto, conclui-se que
as especificações de funcionamento do circuito para o
transistor seriam:
Vce = 80V - lc=0,5A - Ptot =40 W
Mas, devemos levar em consideração que apesar das
condições de trabalho, podem ainda ocorrer condições
adversas provocadas por defeitos.
Na figura 35, mostramos a condição de curto da carga,
fazendo com que o transistor receba uma tensão de
300V entre coletor-emissor, sem considerar a circulação
de corrente, que também seria alta. Nestes casos, o
fabricante pensa em um circuito de proteção, que evita a
circulação de corrente excessiva no caso de curto.
Mesmo com o circuito de proteção, a junção coletor e
emissor do transistor deverá suportar uma tensão de
300V.
Assim, para um transistor regulador, cuja tensão de
entrada seja alta, deverá ser levada em conta toda
tensão de entrada e uma sobra de 40%, o que nos daria
APOSTILA
um transistor com especificação de 400Vce, e com
corrente 3 vezes maior que a especificada, para os casos
de curtos na carga.
300Vdc
A potência de dissipação total, deverá ser em torno de 3
vezes a potência de trabalho normal (40W) resultando
em 120 W aproximadamente.
Assim, podemos destacar as características principais
de um transistor em uma fonte regulada:
Vce - Que seria calculada para cerca de 40% a mais que
a tensão DC de entrada do próprio regulador.
Ic - Cerca de 3 vezes a máxima corrente calculada para
funcionamento normal.
Ptot - Cerca de 3 vezes a máxima potência calculada
para funcionamento normal.
Outras características poderão ser praticamente
ignoradas:
FTmin - Considerando que o transistor regulador drena
p ra tic a m e n te uma c o rre n te c o n s ta n te , esta
característica pode ser desprezada.
Hfe - Transistor de corrente alta, logo o ganho pode ser
também desconsiderado.
OBS: Muitas vezes, o transistor regulador não tem ganho
suficiente para fornecer toda a corrente requisitada pela
carga. Neste caso, é utilizado um transistor reforçador de
corrente (Q2), como mostrado na figura 36. As
características deste transistor são semelhantes as do
regulador principal, reduzindo-se a corrente circulante
direta (coletor e emissor limitada por R1) e a potência
total dissipada no mesmo.
TRANSISTOR DETECTOR OU AMPLIFICADOR DE
ERRO:
O objetivo deste transistor é controlar a condução do
regulador principal, para que a tensão de saída da fonte
mantenha-se estabilizada, como mostramos na figura
37. Dependendo da fonte de alimentação, este
trabalhará com uma tensão entre coletor e emissor
relativamente alta, pois o coletor está praticamente
ligado à base do regulador, enquanto seu emissor vai à
massa através de um zener. A corrente circulante por
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MÓDULO - 4
este é pequena, mas apesar disto, sua dissipação de
potência deve ser considerada.
Como estabiliza a fonte através da amplificação da
variação que ocorre em sua base, podemos dizer que o
GANHO é a característica mais importante. Sendo
assim, ficamos com as seguintes características mais
importantes para este transistor amplificador de erro:
Hfe - Determinará a condução final do mesmo, podendo
inclusive modificar a tensão da fonte. Para a figura
anterior, podemos dizer que se o ganho for menor, a
tensão de saída da fonte aumentará, e se o ganho for
maior, diminuirá.
Vce - Deverá ser calculada considerando a máxima
tensão retificada e filtrada que entra na fonte
estabilizada.
Ic - Deverá ser calculada tomando como base o resistor
do coletor (considerando o transistor saturado)
Ptot - Produto da tensão média sobre emissor-coletor
pela corrente circulante pelo resistor de coletor.
Outras características praticamente sem importância
são:
Ftmin - Considerando que o transistor trabalhará em
corrente contínua, praticamente seu trabalho em alta
frequência poderá ser desconsiderado.
FONTE DE ALIMENTAÇÃO CHAVEADA
TRANSISTORES CHAVEADORES:
Os transistores utilizados nas fontes chaveadas
apresentam características peculiares, pois trabalham
como chaves, abrindo e fechando seus contatos de
forma muito rápida. Na figura 38, podemos ver uma
diagramação básica de uma fonte chaveada série.
Na análise dos parâmetros de substituição, deveremos
levar em consideração a saturação e o corte do
transistor. Como a tensão de saída gira em torno de 100
Vdc, e o emissor do transistor está ligado a mesma,
podemos dizer que sua saturação gerará no coletor
praticamente a mesma tensão. Com isto a corrente
circulante irá aumentando paulatinamente, até chegara
determinado valor (figura 39).
Podemos dizer que no caso da saturação, não existirá
tensão entre coletor e emissor, apesar de haver corrente,
logo, não haverá potência dissipada.
Quando o transistor entrar em corte, o campo
eletromagnético do transformador tenderá a se contrair e
induzir uma tensão reversa no próprio primário,
APOSTILA
produzindo uma tensão positiva maior que da fonte
(mostrado na figura 40).
Assim, o transistor apesar de cortado, deverá suportar
uma tensão de coletor com cerca de 300 volts de pico
(100 Vdc no emissor e 400 Vp no coletor). Para o corte do
transistor podemos dizer que haverá 300V sobre o
mesmo, mas não haverá circulação de corrente, logo,
não haverá dissipação de potência.
lc Vce=0V
300Vdc
Aparentemente as características já estariam formadas,
pois necessitaríamos de um transistor que suportasse
uma alta corrente (3A ou mais) e uma tensão entre
coletor e emissor também alta (mais de 400 V). Apesar
disso, teoricamente o transistor não precisaria ter
nenhum potencial de dissipação.
Isto não é verdade, pois na passagem do corte para a
saturação ou vice-versa, existirá o produto tensão x
corrente que produzirá uma dissipação tão maior quanto
o tempo desta transição do transistor.
Assim, teremos obrigatoriamente uma margem de
potência dissipada, que poderá ir de alguns watts até
perto de uma centena de watts.
Outro dado muito importante para o transistor chaveador
é a sua frequência de transição mínima, que também
deverá ser alta, pois quando passa do corte para a
saturação ou vice-versa, tem que realizar esta função no
tempo mais curto possível.
A tensão máxima Veb, ou seja, a tensão máxima reversa
aplicada entre base e emissor, também é outro item
importante, pois em geral o transistor chaveador é
excitado por um dispositivo reativo (indutor), produzindo
portanto, um potencial positivo para saturá-lo e um
potencial negativo para cortá-lo, como mostra a figura
41.
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MÓDULO - 4
O nível negativo, normalmente, tem maior intensidade
que o positivo, pois não há carga, ou seja, o transistor
estará despolarizado, podendo surgir tensões que
ultrapassariam o patamar normal dos 6V máximos
aplicados de forma reversa entre base e emissor,
destruindo a junção.
Para que isto seja evitado, coloca-se diodos de proteção
entre base e emissor, evitando que a tensão da base caia
TRANSISTOR
CORTADO
demasiadamente, protegendo assim o transistor.
Ficamos então com as seguintes características mais
importantes:
VCE - Deverá ser maior que a tensão de entrada DC da
fonte.
Ic - Deverá ser no mínimo 4 vezes o consumo médio do
equipamento. Como exemplo, um aparelho que
consuma 0,5 A, o transistor deverá ter no mínimo 2 A de
corrente máxima.
Ptot - Deverá ser a mínima possível, pois o transistor
teoricamente não deveria estar dissipando potência. Na
substituição, deverá ser levado em consideração a
potência do transistor original.
FTmin - Considerando que o transistor deverá comutar
rapidamente (saturação para o corte e vice-versa), sua
frequência de trabalho, deverá ser muito alta.
C o b -Deverá ser a menor possível.
Características sem grande importância:
Hfe - Como o circuito trabalha com polarizações
relativamente altas, o ganho específico do transistor não
é muito importante.
Veb - Apesar de anteriormente já havermos falado que
esta característica é importante, os circuitos que rodeiam
o transistor chaveador já possuem circuitos de proteção
que evitam que a tensão de base caia abaixo da
especificada.
TRANSISTOR AMPLIFICADOR DE ERRO:
Apesar de ser uma fonte chaveada, a saturação ou o
corte do transistor precisam ser controlados para obter-
se uma tensão estável na saída, e neste aspecto, o
circuito de controle do transistor chaveador é muito
semelhante ao circuito usado para controlar o transistor
regulador de uma fonte comum, como podemos ver pela
figura 42.
Assim, os aspectos principais abordados para este
transistor, na fonte regulada, deverão também ser
respeitados aqui:
Hfe - Determinará a condução final do mesmo, podendo
inclusive modificar a tensão da fonte. Para a figura
anterior, com ganho menor, a tensão de saída da fonte
aumentará, e no caso de ganho maior, diminuirá.
Vce - Deverá ser calculada, considerando a máxima
tensão retificada e filtrada.
APOSTILA
lc - Deverá ser calculada, tomando-se como base o
resistor de seu coletor (considerando o transistor
saturado).
Ptot - Produto da tensão média sobre emissor-coletor
pela corrente circulante pelo resistor de coletor.
Características praticamente sem importância:
FTmin - Considerando que o transistor trabalhará em
uma corrente contínua, praticamente seu trabalho em
alta frequência poderá ser desconsiderado.
OBS: Em algumas fontes chaveadas, existem
transistores que comutam da mesma forma que o
transistor chaveador, sendo considerados transistores
drivers, tendo as mesmas características dos
transistores chaveadores, com menor corrente e
potência.
Apesar de existirem vários tipos de fontes chaveadas,
como a série com controle fixo a saída, série com
controle flutuante, paralela com autotransformador;
p a ra le la is o la d a , e m p re g a n d o té c n ic a s de
fu n c io n a m e n to re la tiv a m e n te d ife re n te s , as
características dos transistores chaveadores e
detectores de erro, deverão estar dentro das
especificações citadas acima.
CIRCUITO HORIZONTAL
Apesar do circuito horizontal ser um circuito de
comutação, apresenta características especiais, quanto
a geração de tensões reversas. Podemos dividir o
processamento horizontal em três áreas distintas:
oscilador, driver e saída.
OSCILADOR HORIZONTAL:
Nos dias de hoje, o oscilador horizontal de televisores
somente é encontrado dentro de Integrados sendo um
multivibrador astável que poderá ter sua frequência
modificada de acordo com a tensão introduzida no seu
controle de tempo (veja figura 43). O objetivo básico
deste oscilador é gerar uma onda “quadrada’’, sendo que
os tra n s is to re s desta área não a pre se n ta m
características especiais. Estes transistores possuem
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MODULO 4 -
baixa tensão (Vce), pouca corrente (lc) e também pouca
dissipação de potência (Ptot). O Ganho (Hfe) deverá ser
levado em consideração, pois é um circuito que possui
pouca polarização.
figura 43
DRIVER HORIZONTAL:
O transistor driver horizontal já apresenta características
um pouco mais críticas que os transistores utilizados no
circuito oscilador, pois trabalham com uma tensão de
alimentação alta (+B principal), possuindo além disto um
circuito reativo em seu coletor (veja figura 44).
Considerando que o transformador driver é capaz de
gerar uma tensão mais positiva que da alimentação, já
podemos afirmar que a tensão máxima aplicada entre
coletor e emissor deverá ser de pelo menos 50% a mais
que a tensão de +B, ou seja, caso a alimentação fosse de
100 Vdc, o transistor deveria suportar uma tensão
mínima de 150V entre coletor e emissor. Outra
característica importante é quanto à corrente circulante
m áxim a, que será lim itada pelo prim ário do
transformador em condições normais de trabalho, e pelo
resistor situado acima do transformador, quando houver
inoperância do conjunto (transistor driver saturado).
A potência de dissipação total também é um dado
importante, apesar do transistor driver trabalhar
chaveando. Podemos considerar que de uma forma
geral a potência dissipada ficará abaixo de 1 W.
A frequência de transição mínima também é um fator
importante para transistores drivers que trabalham com
tensões de alimentação acima de 60 Vdc. Para tensões
menores (abaixo de 50V), esta característica já não é tão
importante.
O problema da frequência de transição está relacionado
diretamente com a capacitância parasita entre coletor e
(1 7
APOSTILA MÓDULO 4 -

base, e quanto maior for a diferença de tensão entre
coletor e emissor mais influência terá:
Assim, podemos resumir as características principais de
um transistor driver por ordem de importância:
VCE - Deverá ser no mínimo 50% a mais que a
alimentação.
Ic - Deverá ser calculada baseado na saturação do
transistor e na resultante de corrente circulante pelo
resistor de coletor.
Ptot - Deverá ser calculada na inoperância do circuito, ou
seja, com o transistor driver em meia condução,
verificando a corrente circulante pelo circuito, a queda de
tensão sobre o transistor e finalmente chegando a
potência total dissipada.
FTmin - Será um fator importante quando o transistor
trabalhar com grandes tensões (acima de 60V).
transistor, poderá chegar a cerca de 4A um pouco antes
de seu corte. Para televisores atuais, a corrente de
consumo médio fica entre 0,5 e 1A.
Como o transistor de saída horizontal é um chaveador,
poderiamos dizer que não haveria dissipação de
potência neste, mas como já foi discutido anteriormente,
durante seu corte, ocorrerá a dissipação interna de
potência, devendo o mesmo ter algum lastro de
dissipação. As especificações de potência poderão
variar muito, indo desde 10 watts até cerca de 100 watts
(transistores mais conhecidos).
Terminamos aqui estas considerações para substituição
de transistores.

SAÍDA HORIZONTAL:
É um transistor cuja substituição por outro equivalente é
crítica, pois trabalha com um circuito altamente reativo no
coletor. Para que tenhamos uma melhor ideia, vamos
observar a figura 45. Podemos ver que o circuito de saída
horizontal é formado pelo TSH (Transformador de Saída
Horizontal), cujo primário forma um circuito ressonante
na 5a frequência harmônica do horizontal, produzindo
variações positivas no coletor do transistor que chegam a
6 vezes o valor da fonte de alimentação.
Portanto, o transistor necessitará de uma tensão de
coletor e emissor com o mínimo 7 vezes a tensão de + B
(tensão que entra no primário do TSH). Quanto à
corrente, podemos dizer que durante a saturação do

Atenção: após a leitura e/ou estudo detalhado desta aula, parta para a feitura dos
blocos de exercícios M4-01 à M 4-04. Não prossiga para a aula seguinte sem ter
certeza que seu resultado nos blocos é acima de 85%. Lembre-se que o verdadeiro
aprendizado, com retenção das informações desta aula, somente será alcançado com
todos os exercícios muito bem feitos. Portanto, tenha paciência pois será no dia-a-dia
da feitura dos blocos alcançará um excelente nível em eletrônica.

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS ■ELETRÔNICA DIGITAL

APOSTILA
FONTES NEGATIVAS E CONTROLE
PELO POTENCIAL NEGATIVO
fonte regulado com controle pelo negativo
Análises de defeitos fonte regulada (controle negativo)
fonte regulada com tensão de saída negativa
Fonte simétrica com controle de estabilização
FONTES REGULADAS ATRAVÉS DO NEGATIVO DA ALIMENTAÇÃO
No módulo 2 estudamos as fontes reguladas em que a
referência do circuito era o ponto de “terra", sendo que lá
foi mencionado sobre as fontes com saídas com tensões
negativas. Quando falamos em ponto terra, será a
referência tanto para a tensão de entrada (Ve) como para
a tensão de saída (Vs). Com isso a tensão de saída era
obtida através de uma queda de tensão provocada pelo
transistor regulador, sempre em relação ao “terra”, como
mostra a figura 1 .
v
O transistor regulador (TR1) pode ser tanto PNP como
NPN, sendo que o princípio de funcionamento é sempre
o mesmo; a tensão de saída será maior quanto maior for
a polarização do transistor regulador, que por sua vez
será controlado pela corrente de sua base, através do
circuito de controle; o circuito de controle é formado
geralmente por um transistor amplificador de erro, que
receberá uma amostra da tensão de saída, criando maior
ou menor polarização para o transistor regulador.
Veremos agora, outros tipos de fonte que não tem o
ponto de terra como referência comum entre a tensão de
saída (Vs) e a tensão de entrada (Ve). Apesar de partirem
do mesmo principio de fonte regulada, que é de colocar
um transistor para provocar uma queda de tensão entre a
tensão de entrada e a tensão de saída, este transistor
agora será colocado entre o negativo da tensão de
entrada e o negativo da tensão de saída, como mostra a
figura 2 .
Neste circuito podemos ver que o positivo da tensão de
entrada (Ve) está ligado diretamente ao positivo da
tensão de saída (Vs), sendo o ponto de “terra”, ligado do
outro lado da carga. Assim, haverá uma corrente
circulante pela carga RL e também pelo transistor TR1,
que fará a conexão da carga ao potencial negativo. Se
imaginarmos que a carga RL e também TR1 tenham a
mesma resistividade, teremos sobre a carga a metade da
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MÓDULO 4 -
tensão que está sobre C1, o mesmo acontecendo com a
tensão de queda sobre o transistorTR I.
fig u r a 2 Ve Vs
Deste modo a tensão de saída terá seu valor regulado
pela polarização maior ou menor de TR1, que saturando,
levaria a referência “terra” até o potencial negativo da
fonte, que representaria a maior tensão possível sobre a
carga. Da mesma forma, com a falta de polarização de
TR1, teríamos neste a maior resistência e toda a tensão
da fonte cairia sobre ele, sendo que sobre a carga a
tensão seria muito baixa ou zero. Como o transistor é
NPN, continuará valendo para sua polarização, que a
tensão de base receba uma tensão de 0,6V mais positiva
que a tensão de emissor, ou seja, o circuito que irá
polarizar este transistor, deverá trazer uma amostra do
potencial positivo.
Para que possamos ter uma ideia completa de como o
circuito funciona em detalhes, utilizaremos a figura 3, que
mostra o circuito completo de polarização. Talvez, o
aluno prefira acompanhar o mesmo circuito, desenhado
com uma disposição diferenciada (figura 4), que talvez
facilite a outros alunos. É de fundamental importância
que o aluno entenda, que ao deparar-se com um circuito
complexo, que não consegue entender o funcionamento,
que o redesenhe, para que algumas funções não
compreendidas possam ficar mais claras.
Após a tensão de rede de 110Vac, ser retificada e filtrada,
criaremos sobre C603 uma tensão em torno de 150Vdc,
que poderá ser um pouco maior ou menor, dependendo
de como a rede elétrica se apresenta. Veja que no
esquema, não temos a carga colocada de forma
detalhada, mas que deverá existir e deverá ser de um
valor mínimo de 390 ohms, pois esse valor ficará em
série com o resistor R901 de 180 ohms, que em
funcionamento normal, terá uma queda de tensão de
35V (+115V da saída menos a tensão de entrada com
150V), que gerará uma corrente por este resistor de
 quase 0,2A e causando uma dissipação de potência de
7W reais. Logo a potência deste resistor deverá ser de
10W.
Desta forma, ignorando todo o circuito transistorizado,
teríamos uma resistência de carga com valor máximo de
390 ohms, que em série com o resistor R901, iria gerar
para a saída uma tensão em torno de 110 ou 115V.
É muito importante que o aluno note que o resistor R901,
está em paralelo com o transistor Q603, que no nosso
caso específico, funciona como o transistor TR1 da figura
anterior. É interessante afirmar, que enquanto a carga (ou
resistência de saída) for de 390 ohms, não haverá
necessidade de polarização de Q603. Mas, fica claro que
o consumo é bem maior que 0,2A, ou seja, podemos
afirmar que se o consumo chegar a ser de 1 A ou próximo
a isso, o transistor deverá drenar uma corrente de 0,8A,
que somada a corrente circulante por R901 (0,2A)
completará o 1Ade consumo. Também podemos afirmar
que o transistor Q603 terá uma queda de 35V e com uma
corrente de 0,8A, terá um dissipação de potência de 28W.
Após estas primeiras considerações, vamos verificar
como o circuito funciona para acionamento do transistor
Q603. Temos um divisor de tensão, formado por R608
(3,9k), RV601 (330 ohms) e R607 (62k). Como o valor de
R607 é muito maior do que os outros, haverá sobre ele a
maior queda de tensão. Supondo que a tensão de saída
seja como indicado pela figura em 115V, teremos a
mesma tensão sobre este divisor resistivo. Cabe fíQura 4
agora, calcular qual será a queda de tensão e m 1' s
cada um dos resistores, desconsiderando o
c u rs o r do p o te n c iô m e tr o . T e m o s o
potenciômetro RV601, como nossa referência e
podemos afirmar que R608 será 12 vezes maior
que ele. Por sua vez, R607 é 180 vezes maior
que RV601. Desta forma, somando as
proporções, teremos o valor de 193, que dividirá
o valor da fonte de +115V, resultando em 0,6V,
que será a tensão de queda sobre RV601. Já 0
resistor R608, receberá sobre ele uma tensão de
7,15V, que somado com 0,3V (metade da queda
sobre RV601), resultará em uma tensão de
7,45V de queda sobre o cursor de RV601 até o
lado de cima de R608.
Observando agora que há um zener de 6 ,8V,
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
ligado do potencial positivo da alimentação até o emissor
do transistor Q602, haverá uma tensão de emissor de
108,2V (115V da saída menos a tensão de queda no
zener). Subtraindo 7,45V de +115V (tensão de saída da
fonte), teremos na base do transistor Q602 uma tensão
de 107.55V, ou seja, 0,65V entre base e emissor de
Q602, produzindo assim sua polarização.
Todo o processo explicado até aqui, mostra que, quando
a fonte chegar à tensão esperada de +115V, o circuito
amplificador de erro deverá ser polarizado, de forma a
não permitir que a tensão suba além disso, ou seja, fique
estabilizada nesta tensão. Isto quer dizer que o
amplificador de erro deverá produzir uma realimentação
negativa, de forma que se a tensão de saída tender a
subir, haverá maior polarização de Q602 e com isso
menor polarização para 0 transistor regulador Q603.
O transistor Q603, necessita de um potencial positivo em
sua base para gerar maior polarização para ele. Já, esta
polarização é gerada por Q601, que possui em seu
emissor (ligado à massa) um potencial mais positivo que
o presente em seu coletor (ligado ao potencial negativo
da fonte). Já este transistor, para ser polarizado,
necessitará em sua base de um potencial mais baixo, que
é obtido à partir dos resistores R602 e R603 (ligados ao
potencial negativo da fonte). Assim, caso o transistor
Q602 seja polarizado, ele colocará um potencial mais
positivo em seu coletor e consequentemente elevando 0
115V
35V
APOSTILA
potencial na malha formada por R605, R603 e R602,
diminuindo a polarização de Q601 e consequentemente,
Q603.
Em resumo, quando a tensão de saída da fonte
(momento em que ligamos), está abaixo de +115V, o
transistor Q603 é intensamente polarizado por Q601, até
que ao atingir a tensão de +115V na saída, haja a
polarização para Q602, diminuindo ou mantendo
controlada a polarização para Q601 e Q603.
O trimpot RV601, fará um mínimo ajuste na tensão de
saída, visto que a fonte trabalhará com tensão para a
saída sempre em +115V, logo, não tendo necessidade
que RV601 tenha grande influência na variação da
tensão de saída. Se virarmos o cursor de RV601 para
cima, diminuiremos a polarização de Q602, permitindo
maior polarização para Q601 e Q603, e a tensão de
saída da fonte tenderá a aumentar.
O capacitor C607, não permitirá que nenhum ruído ou
ripple da fonte seja amplificado pelo transistor Q602, pois
com ele ligado do coletor para a base, um aumento
rápido na tensão de base irá produzir uma queda na
tensão de coletor, sendo que o capacitor obrigará a
tensão de base também a cair, evitando a amplificação
de quaisquer variações rápidas. O capacitor C604,
trabalhará como um filtro do ripple da fonte, evitando que
este chegue ao circuito de controle.
ANÁLISE DE DEFEITOS
Vamos agora passar a analisar defeitos neste tipo de
fonte de alimentação. Para isso, utilizaremos a figura 5,
que mostra uma tensão de saída de +125V, ou seja,
maior que a tensão normal que é de +115V.
Como dissemos anteriormente, a polarização para o
transistor regulador (Q603) será feito por Q601 e a
polarização deste por R604, R603 e R602 até chegar ao
potencial de entrada mais negativo.
Começamos a análise por verificar a polarização do
amplificador de erro, formado pelo divisor de tensão
R608, RV601 e R607, levando uma determinada tensão
até a base de Q602 e também o diodo zener D602, que
leva uma tensão fixa até o emissor do mesmo transistor.
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MÓDULO - 4
Quando dizemos que a tensão de saída está alta,
normalmente o transistor amplificador de erro deverá
detectar este aumento de tensão e gerar uma
realimentação negativa para que o transistor driver e
regulador sejam menos polarizados, visando manter a
tensão de saída estável em +115V, o que não está
ocorrendo.
Afigura 6 , mostra em outra forma de visualização, como
está se comportando a fonte de alimentação. Podemos
ver que sobre C603, temos a tensão de +150V. Teremos
sobre C606 a tensão de +125V, onde deveria ter +115V, e
claro o restante da tensão +25V sobre o transistor Q603,
significando que ele está polarizado acima do normal.
Verificando a tensão de emissor de Q602, encontramos
118,2V, que é exatamente 6,8V abaixo da tensão de
saída (+125V). Podemos dizer que o aumento da tensão
de saída foi de +10V, ocorrendo o mesmo aumento no
emissor, visto que o diodo zener transfere esta variação,
com 6 ,8V abaixo dela. Já na base do transistor, também
haverá o aumento de tensão, mas não na proporção
direta que ocorreu no emissor; na base, os valores dos
resistores do divisor de tensão criarão um aumento de
tensão proporcional aos seus valores. Como R608 é 16
vezes menor que R607, teremos uma elevação de 7,8V
no cursor de RV601, que fatalmente elevará a tensão de
base, mas em uma proporção menor do que ocorreu no
emissor. Assim, teremos uma maior polarização para o
transistor Q602, que deverá diminuir sua resistência
interna entre coletor e emissor, aumentando a tensão do
coletor, como de fato aconteceu, subindo para cerca de
110V, como mostra a figura 7.
Vemos ainda nesta figura, que a elevação da tensão do
coletor de Q602, deveria cortar os transistores Q601 e
Q603, mas pelas tensões indicadas na malha, estes
estão polarizados. Veja que o transistor Q601 tem seu
emissor ligado à massa, sendo que esta tensão será
sempre zero volt, desde que façamos a medição com a
ponta preta do multímetro no massa ou referência. Como
temos indicada uma tensão de -0,9V do lado esquerdo
de R604, fica claro afirmar que o transistor Q601 está
polarizado. Esta afirmação é confirmada pela tensão
existente na base do transistor Q603 que apresenta 4,1V
+115V
APOSTILA
fig u r a 6
e no emissor, 3,5V. Veja
que estas tensões foram
medidas com a ponta
p re ta do m u ltím e tro
colocada no potencial
negativo da retificação da
rede, ou seja, no negativo
do capacitor C603. Desta
f o r m a , em v e z de
m e d ir m o s t e n s õ e s
negativas - quando a
ponta preta está ligada na
massa, passamos a medir
tensões somente
positivas. Este troca do
ponto de referência para a
ponta preta do multímetro
ANÁLISE DE DEFEITOS EM FONTES COM CONTROLE PELO NEGATIVO
Nos exercícios da página seguinte, não faremos desenhos
resumidos ou mostraremos o desenho simplificado da
figura 4. Caberá ao aluno, caso sinta necessidade
redesenhar e esforçar-se para entender cada um dos
defeitos propostos. Apesar disso, faremos a explanação
detalhada de todos os exercícios.
Resposta do defeito da figura 10: Nesta fonte, podemos
ver que a tensão de saída está baixa com +95V (normal:
+115V). Como não está dizendo se algo está aquecendo,
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MODULO 4 -
ou osciloscópio é opcional ao técnico e de acordo
com a capacidade de interpretação. Constatado
que o transistor Q601 e Q603 estão polarizados e
deveriam estar cortados, vamos ver como isto
está ocorrendo.
Observando agora a figura 8 , podemos afirmar
que o transistor Q602 está próximo à saturação,
pois como vimos anteriormente, sua tensão de
emissor está correta com 118,2V e sua
polarização de base, permite a ele grande
polarização, e consequentemente elevando o
potencial do coletor. Considerando que temos
110V de tensão de coletor (medida em relação à
massa), e uma tensão de -25V no lado de baixo
de R602 (também medida em relação à massa),
teremos um total de 135V, tensão esta que está
sobre o conjunto formado por R605, R603 e
R602. Considerando que a somatória de R602 e
R603, resulta em cerca de 20k, podemos dizer
que R605 de 39k, é duas vezes maior que a
somatória de R603/602. Assim, dividindo a
tensão de 135V por 3, teremos uma tensão de
45V, que deveria ser a queda de tensão sobre
R602/603. Somando +45V aos -25V da tensão
medida abaixo de R602, teremos +20V que
deveria ser a tensão entre R605 e R603, onde
encontramos -0,9V. Aparentemente, o resistor
R605 estaria alterado para um valor muito acima
dos 39k. Mas antes de concluir isso, devemos
verificar se capacitores ou outros componentes
alterados, não poderiam fazer cair a tensão no
ponto. Temos na malha onde estamos medindo a
tensão de -0,9V, o capacitor C605, que está
ligado ao potencial positivo e claro, se houvesse
uma fuga no mesmo, elevaria o potencial no
p o n to m e d id o . j j g Ura g
Temos tam bém entre
R603 e R602, o utro
capacitor, o C604, que Q602
apresenta sua armadura
positiva, ligada a um
potencial mais alto (massa
ou terra) do que a tensão
e n tre R603 e R602.
Ficamos assim, com a
única possibilidade de
R605 alterado e com isso
abaixando o potencial
e n tre R605 e R603,
levando à polarização o
transistor Q601 e Q603,
como mostra a figura 9.
vamos considerar que o defeito é falta de polarização para
o transistor regulador. Apesar disso, note que uma
diminuição da tensão de saída, provocará um aumento de
tensão sobre o transistor regulador (Q603) e também sobre
R901, levando-o a um razoável aquecimento. Podemos
inclusive afirmar, que se a tensão sobre ele for de 55V,
como mostrado no defeito, ele terá uma dissipação de
potência de 16W, que fatalmente o levará à queima. Esses
resistores devem ser do tipo fusistores e não resistores de
fio, pois resistores de fio resistem à potências bem maiores
APOSTILA MODULO - 4
+115V

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL 23

APOSTILA
que suas nominais. Já os fusistores, quando ultrapassam
sua potência nominal, acabam abrindo seus contatos.
Como temos uma tensão de saída de +95V, deverá haver
no emissor do transistor amplificador de erro uma tensão
6,8V menor, ou seja, 88,2V, que foi encontrada no emissor.
Já para a base encontramos a tensão de 88,9V, ou seja,
maior do que a tensão de emissor, indicando que este
transistor não está com a junção base e emissor
polarizada. Apesar disso, vemos em seu coletor uma
tensão de +16V que está acima da tensão encontrada do
lado esquerdo do resistor R605. Aparentemente este
transistor estaria com corrente circulante entre emissor e
coletor, mas na verdade, esta corrente está vindo pelo
resistor R606 de 150k. Se calcularmos a queda de tensão
sobre R606 e R605, veremos que estão proporcionais.
Assim, vemos que o transistor Q602 está cortado. Com
este corte, teremos uma queda de tensão na base de
Q601, que será polarizado o que também polarizará Q603.
Na verdade, ambos estão polarizados, mas de forma
reduzida, explicando porque a tensão de saída está baixa.
Fazendo agora um cálculo entre os resistores R605, R603
e R602, vemos que do lado direito de R605, há uma tensão
de 16V e no lado esquerdo de R602, uma tensão de -55V
(tensão medida à partir do terra). Somando as duas
tensões, teremos um total de 71V sobre este jogo de
re sisto re s. Agora, ca lculando a malha série,
desconsiderando a ligação de R604 e emissor base de
Q601, deveriamos ter uma tensão de -31V entre R605 e
R603, o que iria gerar uma boa polarização para o
transistor Q601, o que não está acontecendo, pois o que
temos é uma tensão de somente -1V. Fica claro que
poderia haver uma alteração no resistor R602 ou ainda no
resistor R603, mas pela tensão indicada entre eles de -
13,5V, podemos afirmar que possuem quedas de tensão
proporcionais. Como estes resistores não estavam
alterados, algo estava causando um aumento de corrente
por eles e consequentemente elevando a tensão entre
R603 e R605. Observamos então que existe um capacitor
eletrolítico, C605, ligado do potencial positivo até a ligação
entre R605 e R602, que se apresentasse uma fuga, iria
elevar a tensão do ponto e com isso, diminuiría a
polarização de Q601 e por conseguinte, Q603. Logo,
pudemos concluir que C605 estava com fuga.
Resposta do defeito da figura 11: Nesta fonte, podemos
ver que a tensão de saída está alta com +130V (normal:
+115V). Sendo assim, já podemos afirmar que o transistor
Q603 está bem polarizado, o que pode ser confirmado pela
queda de tensão sobre R611 (4,2V). Veja que um aumento
na tensão de saída de qualquer fonte, deveria fazer com
que o amplificador de erro, fizesse a correção do processo,
diminuindo a fonte e mantendo-a estabilizada em +115V.
Começamos a análise por conferir a tensão de emissor de
Q602 que está com 6,8V a menos que a tensão de saída,
ou seja, a tensão esperada para o problema. Com esta
elevação considerável da tensão de emissor de Q602, o
colocaria em uma condição de muita polarização; mas
quando verificamos a tensão de base, encontramo-la com
123.8V, ou seja, uma tensão de 0,6V acima da tensão de
emissor. Com isso, o transistor Q602, deveria estar
completamente cortado, o que está acontecendo, pois
vemos que a tensão em seu coletor de 23V é gerada
somente pela malha série dos resistores R606 e R605.
Mas, com a elevação da tensão de saída, a lógica seria o
transistor Q602 estar mais polarizado e não cortado, como
foi constatado pelas tensões de emissor, base e coletor.
Partindo agora para uma análise mais detalhada da
polarização feita pelo divisor de tensão formado por R608,
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MÓDULO 4 -
RV601 e R607, podemos afirmar, que a tensão do cursor
deveria ser 122 V, o que daria plenas condições para a
polarização do transistor. Considerando que no cursor de
RV601, temos uma tensão de 123.8V, subtraindo esta da
tensão de saída que está com 130V, ficamos com um valor
de tensão de 6,2V. Somando agora o lado de cima de
RV601 (160 ohms) com o resistor R608 de 3,9k, teremos
um valor de 4k (arredondando). Somando também o lado
de baixo de RV601 (160 ohms) com o resistor R607 de
62k, teremos um valor arredondado de 62k. Assim,
poderemos afirmar que o resistor R607 mais RV601 (lado
de baixo) é 15,5 vezes maior que o conjunto formado por
R608 mais lado de cima de RV 601. Mas dividindo a tensão
de 123,5V, presente no cursor de RV601, pela queda de
tensão no conjunto de cima (6,2V), temos uma relação de
praticamente 20x. Agora multiplicando esta relação de 20x
pelo valor do conjunto de cima que é de 4k, teremos como
resultante para a resistência da malha de baixo, o valor de
80k, que é para quanto alterou o resistor R607.
Resposta do defeito da figura 12: Nesta fonte, podemos
ver que a tensão de saída está baixa com +97V (normal:
+ 115V). Como não está dizendo se algo está aquecendo,
vamos considerar que o defeito é falta de polarização para
o transistor regulador. Apesar disso, note que uma
diminuição da tensão de saída, provocará um aumento de
tensão sobre o transistor regulador (Q603) e também
sobre R901, levando-o a um razoável aquecimento.
Podemos inclusive afirmar, que se a tensão sobre ele for
de 53V, como mostrado no defeito, ele terá uma dissipação
de potência de 16W, que fatalmente o levará à queima.
Esses resistores devem ser do tipo fusistores e não
resistores de fio, pois resistores de fio resistem à potências
bem maiores que sua nominais. Já os fusistores, quando
ultrapassam sua potência nominal, acabam abrindo seus
contatos.
Começamos a análise por conferir a tensão do emissor de
Q602, que encontra-se com 90,2V (tensão 6,8V mais
baixa que a tensão de saída em 97V). Já a base do
transistor encontra-se com uma tensão de 91V, que é 0,8V
maior que o emissor, onde podemos afirmar que este
transistor está cortado. Veja que uma diminuição da
tensão de saída, deve levar o transistor Q602 à uma menor
polarização, e que neste caso está totalmente cortado; na
verdade, quando dizemos cortado, é que não existe
polarização para o emissor e base. Apesar disto, apenas
confirmaremos seu corte ao conferir a tensão de coletor,
que está com 17V, o que prova que está realmente
cortado, pois o nível de tensão do positivo, está vindo
através do resistor R606. Com o corte de Q602, e com sua
tensão de coletor chegando ao nível mais baixo (17V),
toda a malha formada por R605, R603 e R602, deveria
gerar um potencial bem negativo entre R605 e R603, com
cerca de -30V (claro que sem a influência do resistor R604
e emissor e base de Q601). A tensão encontrada foi de -
1,2V, indicando que há pouca tensão negativa, o que
polariza menos Q601 o mesmo ocorrendo para Q603.
Considerando agora que a polarização de Q601 depende
dos resistores R603 (15k) e R602 (4,7k), vemos que entre
eles existe uma tensão de -41V. Mas o estranho aqui, é
que a tensão do lado esquerdo de R602, seria -53V,
gerando uma queda de tensão de 12V sobre R602 (15k).
Já o resistor R603 (4,7k), apresenta uma queda de tensão
de quase 40V. Como o capacitor C604, que está entre
eles, está ligado à um potencial mais positivo (terra), não
poderia fazer com que a tensão ficasse mais negativa.
Devido a isso já podemos afirmar que o resistor R603 está
alterado, despolarizando Q601 e claro Q603.
APOSTILA
FONTES COM SAÍDAS NEGATIVAS
Até agora, estudamos as fontes de tensão positiva, ou
que possuem regulagens de tensão, ligadas ao potencial
negativo. Apesar disso, existem também as fontes com
tensão de saída negativa, além das fontes simétricas,
que fornecem uma tensão positiva e outra negativa de
mesmo valor absoluto, como +5Vdc e -5Vdc por
exemplo.
Pedimos aos alunos que revisem as três últimas
aulas de módulo 2 , onde temos muitos aspectos de
funcionamento desde fontes mais simples, até as de
correntes maiores. Primeiramente vamos analisar aqui,
uma fonte negativa básica, comparada com uma fonte
positiva. Na figura 13, temos uma fonte positiva básica, e
como dissemos já abordada no módulo 2 .
O transistor Q1(NPN) é o transistor regulador, que será
polarizado por Q2 (NPN), que funciona como um driver
para Q1; Q3 (NPN) será o amplificador de erro,
responsável pelo desvio de corrente proveniente do
resistor R1, com o objetivo de controlar e estabilizar a
tensão de saída.
Já na figura 14 temos uma fonte também com 12V, mas
agora 12V negativos (-12V), gerados à partir de uma
tensão negativa de -16V. Comparando a figura 14 à
anterior (figura 13), temos somente tensões negativas,
sendo que os transistores que eram NPN agora são PNP;
o transistor Q1 também será o transistor regulador, mas
agora teremos que usar um transistor PNP, já que a
corrente terá o sentido da tensão de saída (- 12 V) para a
tensão de entrada (-16V), pois esta é menor que a tensão
de saída.
O aluno aqui deverá ser capaz de visualizar que o
potencial de -12V é mais positivo que o potencial de -16V,
sendo o emissor do transistor Q1, ligado à saída de -12V
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MODULO - 4
e o coletor deste, ligado ao potencial mais baixo, ou -16V.
A mesma lógica deverá ser aplicada ao transistor driver
(Q2) que também será um transistor PNP. O transistor
Q3, também PNP, será nosso amplificador de erro,
pegando uma amostra da tensão negativa de saída, e
comparando-a com a tensão negativa de seu emissor
que será fixada por DZ01. Com isso, ele manterá uma
tensão em seu coletor inversamente proporcional a
tensão de saída, ou seja, caso a tensão de saída
aumente (tornando-se mais negativa), haverá maior
polarização para Q3 e seu coletor tornar-se-á menos
negativo (tensão subirá para nível positivo); ele
polarizará menos Q2, que por sua vez fará o mesmo com
Q1, e com isso estabilizará a tensão de saída em -12Vdc.
Quando a tensão de saída tender a cair (ficar menos
negativa), Q3 será menos polarizado, ficando sua tensão
de coletor mais negativa e com isso, havendo maior
polarização para Q2 e consequentemente Q1, tendendo
com sua maior polarização a aumentar o potência
negativo, estabilizando a fonte.
Vamos agora, na figura 15, pegar uma outra fonte
negativa com um tra nsisto r de proteção por
sobrecorrente e dimensionar as tensões para todo o
circuito. Nele, também temos uma fonte estabilizada de
-12Vdc, gerada a partir de uma tensão de -16V. Para
dimensionar este circuito, devemos começar pela saída,
cujas tensões já estão pré estabelecidas; R7 e R8
formam um divisor resistivo, cujas tensões sobre eles
poderiam ser calculadas a partir das proporções de suas
resistências; mas este circuito (R7/R8) não é somente
um circuito série, tendo a derivação de corrente por R6,
onde devemos, além de calcular as tensões por
proporção, “somar” a queda de tensão provocada pela
corrente circulante por R6, como é mostrado na figura 16.
Temos R8 (15k) como a menor resistência, e por isso terá
o valor de 1x; já R7 de 47k valerá proporcionalmente 3x,
resultando um valor total de 4x que dividindo a tensão da
fonte com 12V, resultará em 3V para cada “x”; se o
circuito fosse série, teríamos uma queda de 3V sobre R8
e 9V sobre R7, obtendo com isso -3V entre os resistores
R8 e R7, como mostra a figura 17.
Levando em consideração agora o resistor R6, temos do
lado esquerdo, a base de Q3, que deverá ter uma tensão
de -2,7V, fixada pela tensão de emissor que é de -2,1 V
(tensão estabilizada pelo zener); já do lado direito,
teremos inicialmente uma tensão de -3V, devido ao
APOSTILA
divisor resistivo R7/R8, gerando uma diferença de
potencial sobre R6 de 0,3V, que produzirá uma corrente
circulante por R6 (10k) de aproximadamente 30mA; esta
corrente também passará por R7 se somando a corrente
que vem de R8 gerando uma corrente um pouco maior
que circulará por R7 e consequentemente gerando nele
uma queda de tensão também pouco maior. Como já
tínhamos uma queda de 9V sobre R7 (corrente inicial de
200mA) a corrente total circulante por R7 passará para
uma corrente total aproximada de 201 mA, já que a
tensão entre R7 e R8 tenderá a subir e a corrente de R6
deverá diminuir consideravelmente. O novo valor da
corrente de R6 será em torno de 8mA, e a corrente
circulante por R8 também deverá diminuir para
aproximadamente 193mA, provocando uma queda de
tensão sobre R7 de aproximadamente 9,15V. Isso fará a
tensão entre R7 e R8 ficar em torno de -2,9V e R6 terá
uma queda de tensão menor que 0 ,1 V.
fig u ra 1 6 fig u ra 1 7
-12V
Na prática não é necessário fazermos tantas contas,
bastando calcular o divisor resistivo R7/R8 e depois,
somando a corrente de R6, teremos a queda de tensão
de R7 um pouco maior. Assim, aumentamos um pouco
(cerca de 1 ou 2 %) a queda de tensão sobre o resistor
que recebe a corrente extra (R7) e teremos as tensões
corretas.
Falta agora, calcular as tensões de polarização de Q1 e
Q2, e novamente vamos começar pela tensão de saída.
Temos -12V na saída, e supondo uma corrente total da
fonte de 1 A teremos uma queda de tensão aproximada
em R4 de 0,3V. Logo, no emissor de Q1 teremos -12,3V,
fixando em sua base a tensão de -12,9V (0,6V a
menos), que será a mesma tensão do emissor de Q2.
Com isso, também saberemos que a tensão da base de
Q2 que deverá ser de -13,5V, ficando com o
dimensionamento final, como mostrado na figura 18.
fig u ra 1 8
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MODULO 4 -
FO N TE S IM É TR IC A
Depois de estudarmos a fonte negativa, vamos começar
a ver o funcionamento das fontes simétricas, que nada
mais são do que fontes com saídas de tensão positiva e
também tensão negativa, mas com tensões iguais (uma
positiva e outra negativa, gerando o nome de simétricos
ou simétricas).
As fontes simétricas podem ter origem diretamente da
rede ou então provenientes de transformadores, gerando
tensões positivas e negativas em relação à uma
referência (massa). Na figura 19, temos a rede elétrica
sendo retificada em onda completa, gerando uma tensão
total de +150V. Como colocamos em série dois
capacitores eletrolíticos de filtro (C1 e C2) teremos a
metade da tensão em cada um deles; teoricamente seria
isso que deveria acontecer, mas na prática, não é bem
assim. Podemos dizer que durante a carga haveria uma
igualdade de tensões sobre os capacitores (75V para
cada), mas, ao estarem carregados, ficará com maior
tensão o que tiver menor fuga interna e vice-versa. Vejam
que quando digo “fuga interna”, todos os eletrolíticos em
bom estado a possuem, e esta pode variar de 100 k até
mais de 300k. Se colocarmos eletrolíticos que possuem
fugas internas diferentes, nunca conseguiremos as
tensões sobre os capacitores de forma equilibradas.
Devido a isto, somos obrigados a colocar resistores que
ficarão em série e estes em paralelo com os capacitores
(RA e RB). Estes resistores são chamados de
equalizadores de tensão. Os valores destes resistores,
deverão sempre ser menores que as fugas. Podemos
APOSTILA MODULO 4 -

resistores e capacitores, colocamos o ponto de elétrico, com componentes de numeração ímpar, será
referência ou massa. Apesar desta ser a forma mais nossa fonte positiva de +48V; a segunda, na parte
simples de gerar uma tensão simétrica, não possui inferior, formada pelos componentes pares, será a fonte
isolação com a rede elétrica, podendo em alguns casos, negativa de -48V.
produzir choques elétricos nos usuários. A primeira parte da fonte, podemos definir como sendo a
retificação da tensão AC, proveniente da rede elétrica ou
figura 21 transformador. Esta retificação é feita pelos diodos D1,
Q1 R11
TIP31B 10!! +48V D2, D3 e D4, sendo p osteriorm ente filtra d a
simetricamente por C1 e C2 gerando a tensão DC de
entrada em torno de ± 75V.
Voltando à fonte, teremos o transistor Q1 (NPN) como
transistor regulador da tensão positiva de +48V, e Q2 o
transistor (PNP) regulador da tensão negativa de -48V;
além dos transistores reguladores temos os drivers Q3 e
Q4, que junto com os transistores reguladores formam
uma configuração darlington aumentando o ganho total
(b) do conjunto regulador. O controle e estabilização da
fonte positiva, será feito por Q3, e da tensão da fonte
negativa será feito por Q4; ambos, funcionam como
amplificadores de erro, comparando uma amostra da
tensão de saída em suas bases com uma tensão fixa de
referência do emissor.

ANÁLISE DE DEFEITOS

A análise de defeitos em fontes negativas ou simétricas

obedecem os mesmos procedimentos da análise de uma
fonte regulada positiva, ou seja, depois de identificado o
tipo de defeito apresentado pela fonte, devemos achar a
parte específica, ou o componente que está causando o
dano. Podemos ter o defeito na parte de regulagem, ou
ainda na parte de controle; para isso devemos analisar a
polarização em torno do transistor amplificador de erro,
para saber se sua condução é ou não compatível com a
A figura 20, mostra uma forma convencional de
gerar uma tensão simétrica de +75V e -75V, via
figura 22 Q1 R11
transformador isolador. Para gerar a tensão de
TIP31B 10 0
+75V e -75V, o transformador deverá receber
indução de 150V entre seus pontos extremos no
secundário. Notem também que para melhorar e
estabilizar a referência de terra ou massa, o
center tap (ligação central) do transformador é
ligada ao massa.
As tensões geradas nos dois exemplos
passados, apesar de serem simétricas, não são
estabilizadas e alterarão suas tensões de saída,
conforme variação da rede elétrica. Podemos
dizer que até determinado consumo, a rede
elétrica não sofre alteração em sua tensão o
nominal até a entrada de nosso relógio medidor
de energia. Normalmente, após o relógio, as
bitolas dos fios são menores do que realmente
deveriam ser e desta forma, quando produzimos
um consumo maior (utilizando equipamentos
como secadores, forno de microondas e
chuveiro), há uma queda de tensão no ramal
onde estão ligados estes equipamentos. Assim,
faz-se necessário, muitas vezes, utilizarmos de
tensões estabilizadas que não somente
manterão as tensões de saída estabilizadas para
o consumo da carga, bem como imunes às
variações da rede elétrica.
Como exemplo, vamos pegar a fonte da figura 21
que fornece uma saída simétrica de +48V e -48V.
Nela temos duas fontes distintas: a primeira, que
pode ser vista na parte de cima do esquema

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

©
APOSTILA
tensão apresentada na saída da fonte; e após,
identificado a parte da fonte com defeito, deveremos
através da análise de proporções entre tensão e
resistência, e com lógica ensinada desde o módulo 1 ,
encontrarmos o componente defeituoso.
Vamos pegar como exemplo a fonte da figura 22, que
apresenta um defeito, visando gerar as habilidades
necessárias para análise nos blocos e posteriormente
para a prática real.
Nesta fonte, podemos perceber que a tensão positiva
está com +49V, indicando que está correta, já a tensão
de saída negativa encontra-se com -40V, indicando que a
fonte negativa está baixa e claro, com defeito.
O próximo passo será reconhecer os componentes que
fazem parte da fonte negativa, que no caso (figura 22 ),
fica na parte de baixo. Para facilitar a análise, vamos
redesenhar o diagrama da fonte, deixando apenas os
componentes pertencentes à fonte negativa, e
rearranjando a disposição dos componentes para
melhorar a visualização do funcionamento. Este
recurso de redesenhar será útil, quando tivermos
dificuldades de entender como a polarização se
processa. Este redesenho da fonte, pode ser visto na
figura 22 a.
Como a tensão de saída está mais baixa com -40V
(deveria ser -49V), podemos concluir inicialmente que
o transistor Q2 está pouco polarizado, por falha nele
mesmo (falta de ganho) ou ainda má polarização. O
próximo passo seria analisarmos a polarização do
transistor amplificador de erro (Q 6) e localizar em que
parte da fonte estaria o defeito. A lógica, será que, ao
cair a tensão da fonte, o transistor amplificador de erro
(Q 6), será pouco polarizado ou totalmente cortado,
visando aumentar a polarização do driver (Q4) e
regulador (Q2).
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MODULO 4 -
Como temos uma tensão proveniente do zener D5, esta
deverá passar pelo diodo D6, até chegar na massa,
teremos 0,6V fixos, no emissor de Q 6, o que está
ocorrendo como podemos constatar pela figura.
Verificando a tensão de base, encontramos +4V, em vez
de zero volt, que seria o normal para a polarização de Q 6 .
Isto se deve ao potencial de saída da fonte negativa estar
com -40V (tensão baixa), pois existem dois resistores de
mesmo valor 15k, que são R8 e R10, que estão ligados à
base de Q 6 . Como para o defeito, temos um total
de 88V (+48 e -40V), deveremos dividir estar
tensão por 2, que resultará em 44V. Subtraindo
esta tensão da saída negativa que está com -40V,
teremos +4V. Com esta tensão de base, Q 6 deve
estar totalmente cortado, sendo que devemos
passar a análise para o coletor do mesmo.
A polarização dos transistor Q2 e Q4, deverá ser
feita pelos resistores R2 e R4, que levará a base
de Q4 para o potencial mais negativo. Vejam que
para o defeito, poderia haver uma fuga entre
emissor e coletor de Q 6, elevando o potencial do
coletor (m enor tensão negativa) o que
despolarizaria Q4 e Q2. O problema ainda
poderia ser provocado por uma fuga em C10 que
é totalmente descartado, pela tensão de +4V na
base de Q6 . Ainda cabe aqui, falta de ganho em
Q4 ou Q2, mas que também pode ser inicialmente
descartada, pois as tensões entre base e emissor
destes transistores estão normais em 0,6V.
Finalmente ainda poderia haver uma alteração
nos resistores de polarização para a base de Q4, e como
são dois e de valores iguais, basta verificar a tensão
entre eles, onde encontramos -59,3V. Vejam que algo
estranho acontece aqui, pois a queda sobre R2 está
sendo de 6V, enquanto a queda de tensão sobre R4 está
sendo de 17,8V. Entre eles há um capacitor ligado à
massa e como no caso o massa é mais positivo que a
tensão da malha, não poderia haver fuga neste capacitor.
Sendo assim, o defeito ficou sendo o R4 alterado, como
mostra a figura 22 b.
Q2
APOSTILA MÓDULO 4 -

ANALISE DE DEFEITOS
^ figura 23: Localize o componente
(e w v p * J U /* defeituoso somente pelas tensões
indicadas nos círculos. Neste defeito,
47 o'|iF nada aquece e podemos ver que a
fonte de alimentação negativa está
baixa.

A notações:______________________

TIP32B ^3V )
Q1 R11
TIP31B 100

figura 24: Localize o componente

defeituoso somente pelas tensões
indicadas nos círculos. Neste defeito,
nada aquece e podemos ver que a
fonte de alimentação negativa está
alta.

Anotações:______________________

TIP32B

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MÓDULO 4 -

RESPOSTAS DAANÁLISE DE DEFEITOS primeiramente iríamos desligaro capacitor C10

Figura 23: Nesta fonte, temos a tensão de
+48V, normal com +49V. Digo normal, pois uma
variação de mais ou menos 2% é aceitável. Mas
a fonte negativa, apresenta-se baixa, com -38V.
Como sempre, devemos começar a análise
pelo amplificador de erro, sempre lembrando
que a queda na tensão da fonte negativa,
deveria fazer com que o circuito corrigisse o
problema. Temos no emissor do transistor Q6
uma tensão de 0,6V, tensão essa normal,
sendo ela a tensão de referência de controle da
fonte negativa, como já foi exposto no circuito
anterior. Logo em seguida, conferimos a tensão
de base que encontra-se com -0,1 V; com esta
tensão, temos a polarização maior para Q6 e
consequentemente ele elevará o potencial de
seu coletor, diminuindo a polarização para Q4 e
consequentemente Q2.
Mas o problema é que a queda da tensão na
saída de -48V, deveria gerar uma tensão mais
positiva na base de Q6. Se somarmos a tensão
de saída da fonte positiva, com +48V com a
tensão de saída da fonte negativa com -38V,
teremos um total de 86V que dividido por 2,
resultará em 43V. Se subtrairmos 43V da fonte
positiva de +48V, deveriamos ter uma tensão
de base de Q6 de +5V, o que comprova o que
dissemos, que este transistor deveria estar
completamente cortado.
Para produzir uma tensão mais baixa que
chegue a polarizar o transistor Q6, poderemos
ter uma alteração do valor do resistor R10, que
traz a referência positiva, ou ainda uma fuga no
capacitor C10. Ambos, iriam produzir uma
m a io r p o la riz a ç ã o da base de Q6 e
consequentemente diminuir a tensão de saída.
Na prática, se tivéssemos com o circuito,
e caso não surtisse diferença na tensão, o
problema seria com R10 alterado.
Figura 24: Neste defeito, temos novamente a
fonte com saída positiva normal, com +49V.
Mas agora, a tensão de saída da fonte negativa
está alta, com -53V em vez de -48V.
Novamente vamos conferir a tensão de
referência, presente no emissor de Q6, que
está normal em 0,6V. Fazendo o cálculo da
somatória entre a tensão positiva +49V e a
tensão negativa de -53V, teremos um total de
102V, que divididos por 2, resultará em 56V.
Subtraindo esta tensão de +49V, resultará em -
7V, que seria a tensão de base de Q6. Fica claro
aqui que esta tensão não aparecerá, pois a
tensão mais baixa da base será de -0,1V,
devido à junção base e emissor. Apesar disso,
podem os afirm ar que neste caso, este
transistor estaria bem polarizado, o que
elevaria seu potencial de coletor (tensão menos
negativa). Conferindo a tensão de coletor
encontramos somente -2,1V, indicando que
este transistor está quase saturado. Como a
tensão na saída da fonte negativa está mais
alta (mais negativa), a maior polarização de Q6
pode ser considerada normal. Mas, fazendo a
medição na base de Q4, vemos que a tensão
está bem negativa (-54,7V), o que nos leva a
concluir que a maior polarização de Q6,
elevando o potencial de coletor, não foi refletido
na polarização de base de Q4. Mas, o que mais
chama a atenção, é a grande queda de tensão
que houve em R16, com pouco mais de 50V.
Desta forma, fica claro, que o resistor R16 de 1k
está muito alterado e com isso permitindo a
grande polarização para Q4 e Q2, feita por R4 e
R2.

Atenção: após a leitura e/ou estudo detalhado desta aula, parta para a feitura dos
blocos de exercícios M 4-05 à M 4-08. Não prossiga para a aula seguinte sem ter
certeza que seu resultado nos blocos é acima de 85%. Lembre-se que o verdadeiro
aprendizado, com retenção das informações desta aula, somente será alcançado com
todos os exercícios muito bem feitos. Portanto, tenha paciência pois será no dia-a-dia
da feitura dos blocos alcançará um excelente nível em eletrônica.

30 ) FONTES ■AMPLIF. DE POTÊNCIA - VALVULAS ■OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MÓDULO - 4

AMPLIFICADORES OPERACIONAIS ■ 1
Amplificadores operacionais - Diagramação básica
Operacional como comparador de tensão
diagramação detalhada interna do operacional
O operacional trabalhando com realimentação negativa
A entrada inversora com realimentação e entrada de sinal
Amplificação de sinais diferenciais ou balanceados

AMPLIFICADORES DIFERENCIAIS E OPERACIONAIS

Amplificadores operacionais
O Amplificador operacional é um circuito capaz de
realizar uma infinidade de trabalhos, sejam eles de
am plificação, de comparação de tensão,
integração, diferenciação, compressão, etc.
ENTRADA
O circuito acabou surgindo da necessidade da
utilização de um circuito básico que pudesse ser
facilmente empregado em uma série de funções,
realizadas anteriormente pelos transistores de
forma discreta. A simbologia do amplificador
operacional, pode ser vista na figura 1, indicando
que temos duas entradas e uma saída, sendo as
entradas marcadas com sinais em oposição (+ e -).
Apesar de possuir um funcionamento relativamente
simples, vamos analisar em detalhes permitindo ao
aluno entender definitivamente os conceitos
envolvidos neste espetacular, mas simples circuito.
Diagramação básica interna
A figura 2, mostra-nos uma diagramação
simplificada do circuito diferencial, presente no
operacional, que deverá ser memorizada pelo aluno
para utilização em todas as análises que fará.
A entrada onde temos o símbolo (+) chama-se
entrada "não inversora" e dentro do integrado faz o
que o seu nome diz, ou seja, caso o sinal na entrada
varie em direção ao potencial positivo, fará a saída
(em determinadas condições) também variar em
sentido positivo (não houve inversão do sinal da
entrada para saída).
Para entendermos melhor como isso se processa,
vamos considerar inicialmente que o transistor
interno Q1 está conduzindo pouco, portanto, sua
tensão de coletor é alta; isto resultará em uma
grande polarização para o transistor Q3, que
conduzindo, fará sua tensão de coletor cair até que
seja a mesma tensão do emissor. Se aumentarmos
a tensão na entrada "Não inversora" (+) à
polarização para base de Q1, aumentará fazendo
com que este tenha sua resistência interna coletor-
emissor diminuída e consequentemente causando
uma queda na tensão de coletor. Com a diminuição
dessa tensão, haverá uma menor polarização para
base de Q3 causando uma elevação de tensão no
coletorqueéasaída.
Assim, afirmamos que o aumento da tensão na
base de Q1, provocou também o aumento na
tensão do coletor de Q3, ou seja, não houve
inversão na variação da tensão aplicada.
A entrada "Inversora" comporta-se de maneira
inversa ao exposto, pois vamos considerar
inicialmente que o transistor Q2 está conduzindo
pouco, o que provocará uma elevação na tensão de
seu coletor e uma queda na tensão de seu emissor
(resistência entre coletor emissor alta). Isto fará com
que o transistor Q1, fique mais polarizado, pois com
a queda na tensão do emissor do transistor Q2
haverá também uma menor tensão na emissor do
transistor Q1, fazendo-o conduzir mais; em
consequência disto, haverá uma queda na tensão
do coletor do transistor Q1. A menor tensão no
coletor de Q1 fará com que o transistor Q3 passe a
conduzir menos, aumentando a tensão no coletor
deste.
Agora, com a elevação da tensão da entrada

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

©
APOSTILA MÓDULO 4 -

"inversora" haverá um aumento de polarização para
o transistor Q2 e consequentemente uma elevação
na tensão de seu emissor, que por sua vez fará com
que Q1 conduza menos, ficando mais alta a tensão
de seu coletor (Q1). A elevação dessa tensão
produzirá uma maior condução de Q3, abaixando a
tensão de coletor deste. Podemos concluir
portanto, que um aumento de tensão na entrada
"Inversora" produzirá uma queda na tensão da
saída do integrado.
O operacional como comparador de tensão
Vários exemplos de polarização
A partir da figura 3, vamos aplicar tensões nos pinos
de alimentação e também nas entradas de forma
bem definida, permitindo assim que o aluno
acompanhe o desenrolar das variações de tensões
e sua consequência para o pino de saída.
possuem seus emissores interligados. Assim,
teremos na saída do operacional uma tensão que,
somente com os componentes mostrados, não
pode serdeterminada.
b) fonte simétrica com +5 e -5 volts (tensões da
entrada "Não inversora" maior do que a
"Inversora"): na figura 4, já podemos ver que
houve um ajuste no trimpot presente na entrada
"Não inversora" do operacional, que provocará uma
maior polarização para o transistor Q1, pois com a
elevação da tensão na entrada, seu emissor
também tende a subir, cortando o transistor Q2. A
condução de Q1, passa a ser alta, caindo sua
tensão de coletor, o que acaba levando uma tensão
mais baixa até a base do transistor Q3, que passa a
conduzir bem menos ou até cortar, indo a tensão de
seu coletor para praticamente a alimentação de + 5
volts.

a) fonte simétrica com +5 e -5V (tensões das

entradas iguais): nesse circuito podemos ver que
está sendo aplicado ao integrado uma tensão de + 5
volts, tendo a complementação da alimentação com
-5 volts. Assim a saída deste amplificador
operacional poderá variar de -5 volts até +5 volts,
dependendo das tensões nas entradas. A tensão
positiva está sendo aplicada (via resistores) aos
coletores dos transistores Q1, Q2 e Q3, enquanto
que a tensão negativa está sendo aplicada aos
emissores dos mesmos. Assim, já podemos afirmar que se a tensão na
entrada "Não inversora" subir pouco acima da
tensão da entrada "Inversora" haverá na saída uma
elevação de tensão brusca, que poderá chegar até
a tensão de alimentação (corte de Q3).

c) fonte simétrica com +5 e -5 volts (tensão da

entrada "Não inversora" menor do que a
"inversora"): na figura 5, podemos ver que agora
ajustamos o trimpot P1 para que a tensão na
entrada "Não inversora" fique abaixo da tensão da
entrada "Inversora", ou seja, negativa em torno de
-1V. Com isto, podemos dizer que o transistor Q1
ficará cortado, pois com zero volt de tensão de
Considerando agora, que a entrada "inversora" está entrada (inversora), haverá maior polarização para
aterrada (com zero volt), e que o trimpot está o transistor Q2 que elevará o potencial de seu
polarizado com a tensão de +5 volts em um dos emissor, gerando com isto um corte para o
extremos de -5 volts no outro extremo, com cursor
posicionado no meio, também teremos uma tensão
de 0 volt. Como os emissores dos transistores Q1 e
Q2 estão sendo levados ao potencial negativo via
R5, podemos dizer que estes transistores estariam
conduzindo da mesma forma, fazendo com que a
tensão de seus coletores caiam, e com isso
polarizam menos o transistor Q3.
Na verdade, fica difícil determinar qual dos
transistores (Q1 ou Q2) conduzirá mais, visto que
estão recebendo as mesmas tensões de base e

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MÓDULO 4 -

transistor Q1. Com corte de Q1, haverá a elevação

na tensão do seu coletor e consequentemente o
aumento de polarização para o transistor Q3, que
saturará, apresentando a saída do operacional
potencial de-5 volts.

d) fonte simétrica com +5 e -5 volts (com

variação de tensão na entrada "Inversora"): na
figura 6, podemos ver agora que temos a entrada
"Não inversora" colocada em um potencial fixo, ou
seja, zero volt, enquanto que a entrada "Inversora"
acaba ficando na dependência da tensão no cursor
do trimpot P1. Como temos o trimpot ajustado para
Podemos tirar uma série de conclusões de tudo
gerar uma tensão de 0 volt em seu cursor, podemos
isto que ocorreu:
afirmar que a resultante da tensão de saída será a
mesma já avaliada na figura 3, ou seja,
1) caso as tensões das entradas sejam as mesmas
indeterminada.
e não haja realimentação negativa externa ao
operacional, a tensão resultante na saída não
poderá ser determinada, podendo assumir o valor
de tensão alto ou baixo.

2) a entrada que tiver maior tensão, obrigará a saída

a manifestar sua variação, ou seja, caso a entrada
"Não inversora" esteja maior do que a "Inversora" a
tensão de saída será alta. Caso a tensão na entrada
"Inversora" seja maior do que a tensão na entrada
"Não inversora" a resultante na saída será uma
tensão baixa.

Na figura 7, vemos que houve uma modificação na
polarização da entrada "Inversora" tornando-a mais
positiva com 2 volts. Assim, podemos ver que o
transistor Q2 irá conduzir mais que o transistor Q1,
ou seja, o emissor de Q2 subirá ao ponto de cortar o
transistor Q1, elevando o potencial do coletor de Q1
e com isto polarizando mais o transistor de saída
Q3, tornando a saída com potencial igual ou
próximo a -5 volts.
3) poderemos trabalhar com variações tanto na
entrada "não inversora" como "Inversora"
dependendo da aplicação.
e) fonte normal +12V (tensão da entrada "Não
inversora" igual da entrada "Inversora"):
podemos ligar o amplificador operacional em uma
fonte convencional, trabalhando somente com
tensões acima da massa (+5V, +9V ou +12V), como
mostramos na figura 9.

Na figura 8, vemos agora o trimpot direcionado a

apresentar uma tensão menor (-2 volts) do que a
Há de se destacar aqui, que as tensões das
existente na entrada "Não inversora" (0 volt). Com
entradas "Inversora" e "Não inversora" deverão
isto, Q1 passa agora a conduzir mais que o
estar trabalhando entre a tensão mínima e máxima
transistor Q2, ficando a tensão no coletor de Q1
de alimentação, que no caso será de 0 a 12 volts.
muito baixa e com isto, levando o corte o transistor
Preferivelmente essas tensões geram em torno da
saída Q3. Temos então uma tensão de + 5 volts para
metade da tensão de alimentação (no caso, em
saída.
torno de 6 volts).
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
APOSTILA
Vemos que a figura 9, apresenta um divisor resistivo
formado por R8 e R9, sendo estes de valores iguais
com 1k. Como têm os mesmos valores e estão
colocados sobre o potencial de 12 volts, acabamos
tendo uma tensão de + 6 volts no meio deles. O
mesmo se verifica com o trimpot P1, que está
colocado na fonte de + 12 volts e seu cursor
apresenta uma tensão de + 6 volts. Continuaremos
a ter um grande problema, quando as tensões de
entrada forem iguais, pois isto fará com que os
transistores Q1 e Q2 estejam com exatamente a
mesma polarização, e com isto, gerando uma
tensão de saída indeterminada.
f) fonte normal + 12 volts (tensão de entrada
"Não in verso ra” m aior que a entrada
"Inversora"): a figura 10, mostra que na elevação
da tensão de entrada "Não inversora" o transistor
Q1 irá conduzir mais do que o transistor Q2, fazendo
com que sua tensão de coletor caia, com isto,
diminuirá polarização para o transistor Q3,
elevando sua tensão de coletor que é a mesma da
saída, indo para 12 volts.
Observem nesta figura que o transistor Q2 está
constantemente polarizado com uma tensão média
de 6 volts, feita pelo divisor de tensão.
g) fonte normal + 12 volts (tensão na entrada
"Não i nver sor a" menor que ent r ada
"Inversora"): nesse caso apresentado pela figura
11, o transistor Q2 receberá a maior polarização, potencial de baixo nível na saída.
elevando seu potencial de emissor e elevando
também o potencial de emissor de Q1 e com isto
cortando este transistor, fazendo sua tensão de
coletor subir. Com um aumento da tensão de coletor
de Q1, haverá uma maior polarização para o
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MODULO - 4
transistor Q3, abaixando a tensão de coletor que a
mesma da saída, resultando em uma tensão de
zero volt.
h) fonte normal de + 12 volts (com várias
alterações nas entradas "Inversoras" e "não
inversoras"): na figura 12, podemos ver que houve
uma mudança na tensão de referência fixa e
ajustável. A tensão fixa, dada pelo divisor resistivo
formado por R 8 e R 9, agora encontra-se conectado
a entrada "Não inversora" enquanto que a tensão da
entrada ajustável, encontra-se conectado a entrada
"Inversora".
Apesar disto, vemos que as duas estão com
tensões iguais em 6 volts, o que nos deixam com
uma saída de tensão indeterminada, como já vimos
na figura 9.
Deixamos novamente claro, que a "tensão
indeterminada" está ligada à falta de uma
realimentação negativa. Temos adiante como
trabalhar com tensões iguais nas entradas e mesmo
assim poder definir exatamente como ficariam as
tensões de saída.
Na figura 13, já vemos que o trimpot P1, foi ajustado
de maneira que a tensão da entrada "inversora"
fique com potencial mais positivo que na entrada
"Não inversora". Disto já poderiamos concluir que a
tensão de saída seria de zero volt, baseando-se na
regra passada anteriormente, que ganhará a tensão
mais alta, e como esta é a “inversora”, haverá um
transistores, podemos dizer que um aumento na
tensão da base de Q2, fará com que ele conduza
mais, abaixando a tensão de coletor e elevando a
tensão de emissor; com isto, haverá uma menor
APOSTILA MÓDULO 4 -

p o l a r i z a ç ã o par a o t r a n s i s t o r Q1 e É fundamental, que o aluno entenda bem os

consequentemente irá aumentar sua tensão de processos de polarização internos envolvendo o
coletor. Assim, haverá maior polarização para o operacional, pois na sequência, a diagramação
transistor Q3 e sua tensão de coletor cairá para 0 utilizada será a convencional, e a compreensão de
volt. todos os processos dependerá de uma boa
Na figura 14, temos o trimpot P1 ajustado para uma assimilação da matéria passada anteriormente.
tensão de 4 volts, que é menor do que a tensão
existente na entrada "não inversora". Já podemos
concluir que a tensão de saída do operacional, será
de 12 volts, pois a tensão da entrada "Não
inversora" está maior do que entrada "inversora".
Verificando a polarização para o ocorrido, vemos
que uma maior tensão na base de Q1, fará com que
este conduza cortando Q2. Assim, teremos uma
elevação da tensão de emissor e uma queda na
tensão de coletor de Q1, diminuindo a polarização
para o transistor Q3, elevando o potencial para
cerca de 12 volts.

Diagramação interna real de um operacional

Na figura 15, mostramos uma diagramação real de contra- fase, fazendo aqui um reforço de corrente
um amplificador operacional, e na figura do 16 um para o sinal (torna o sinal em baixa impedância).
resumo de seu trabalho interno. Finalmente, no coletor de Q5, retiraremos o ponto
comum entre a entrada
" i n v e r s o r a " e "não
inversora”.
Da base para emissor de
Q6, haverá novamente um
r ef or ç o em cor r ent e,
passando sinal ou tensão
pelo resistor R9, que possui
uma malha de "Compen-
s a ç ã o de a v a n ç o "
permitindo que
externamente ao integrado
(somente alguns
integrados) seja colocado
um capacitor que ficará em
paralelo com o resistor R9,
criando assim um reforço
para altas frequências.
Como já visualizamos no resumo do amplificador
Quanto maior o valor do capacitor, maior será a
operacional, os transistores Q2 e Q3 receberão os
ênfase de alta frequência aplicada ao sinal.
sinais ou tensões de entrada, sendo Q2
Chegamos então a base de Q8, que de posse do
responsável pela entrada "Não inversora" enquanto
sinal, excitará de forma inversa aos transistores de
Q3 pela entrada "Inversora". Nos coletores destes
saída Q9 e Q10. Caso a tensão tenda a subir na
transistores encontramos dois pontos de ligação
base de Q8, haverá também o "aumento" da tensão
externos ao integrado (estes pontos de ligação
de seu emissor, criando assim, maior polarização
somente alguns amplificadores operacionais
para o transistor Q10; ao mesmo tempo, haverá
possuem); e esses pontos, visam colocar um
queda da tensão no coletor de Q8, despolarizando o
capacitor entre eles ou ainda capacitores
transistor Q9. Assim haverá a queda na tensão de
posicionados à massa. Estes capacitores têm como
saída.
função controlar a frequência
máxima que pode ser amplificada, figura 16 R10

evitando assim o surgimento ou NÃO INVERSORA

ENTRADA

amplificação de ruídos indesejáveis. O---------

Dos coletores dos transistores Q2 e Q2/C

Q3, vamos às bases de Q4 e Q5, ENTRADA

INVERSORA AMPLIFICADOR
que continuam a trabalhar em fase e DIFERENCIAL
AMPLIFICADOR
DIFERENCIAL

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA
O transistor Q1, faz uma estabilização na corrente
dos transistores Q2 e Q3 de acordo com a tensão de
fonte aplicada, o mesmo correndo para o transistor
Q7, só que este atuando na saída.
Notem que se este integrado for utilizado com uma
fonte de alimentação convencional (não simétrica),
o ponto de terra deverá receber uma polarização de
metade da tensão de +B.
F U N C I O N A M E N T O DE UM C I R C U I T O
INDICADOR DE TEMPERATURA POR LED S
Na figura 17, podemos ver um circuito que
trabalhando com um NTC, acenderá três LED's de
acordo com a temperatura de algum dispositivo ou
até ambiente.
Aformação da tensão de referência
O circuito acionador é baseado em comparação de
tensão e para isso necessitaremos de tensões de
referência, que serão comparadas com a tensão
gerada pela malha do NTC.
A partir da tensão de 13V, teremos um divisor
resistivo formado por R11, R12, R13 e R14. Como
todos são de valores iguais, a tensão de 13V deverá
ser dividida por 4, resultando em 3,25V sobre cada
resistor. Assim, teremos 3,25V no ponto O; 6,5V no
ponto N e 9,75V no ponto M.
Os transistores Q4, Q6 e Q8, devem ter ganho tal,
que ao ser polarizados pelas malhas, gerem
correntes sobre R8, R9 e R10, que garantam a
manutenção das tensões das bases indicadas
anteriormente.
Se Q4, Q6 e Q8 forem polarizados pelas tensões
indicadas nas bases, acenderão os LED's 1,2 e 3.
Os transistores Q3, Q5 e Q7, trabalharão com
tensões diferenciais, ou seja, quando estes
estiverem em polarização, seus pares estarão
cortados.
Antes de ver o funcionamento do par diferencial,
vamos verificar como o funcionamento do NTC,
propiciará o acendimento ou não dos LED's.
figura 17
MÓDULO 4 -
Vamos calcular inicialmente o divisor de tensão em
queoNTCfazparte.
Teremos R1 com 10k na parte de cima e NTC (4,7k)
e R2 com 2,2k na parte de baixo. Fazendo a divisão
de 10k(R1) por7k(NTC+R2), resultará em um valor
de 1,43 (proporção de R1) e 1 (proporção de NTC e
R2). Dividindo a tensão de 13V por 2,43 resultará
em 5,35V, na base de Q1, quando a temperatura
ambiente for de 25° C.
Agora vamos analisar a malha que faz o trabalho
diferencial com o circuito analisado, que é composto
por R6, R7 e Q2. Vemos que, dividindo o valor de
220k por 100k, resulta em 2,2 e devemos dividir a
fonte de 13V por 3,3, resultando em 4V, que será a
tensão de referência para a base de Q2. Como
neste transistor temos na base a tensão de 4V e na
base de Q1, temos a tensão de 5,35V, já podemos
afirmar que o transistor Q1 estará polarizado e Q2
cortado. Com isso a tensão de coletor de Q2 será
alta e haverá a polarização de Q3, Q5 e Q7, sendo
que estes manterão cortados Q4, Q6 e Q8 e seus
respectivos LED 's apagados.
Com o aumento da temperatura ou de determinado
local monitorado (motores, estufas, etc), haverá a
diminuição da resistência do NTC e com isso
começará a cair a tensão de base de Q1 e
consequentemente do seu emissor.
Com o aumento da temperatura, a tensão de base
de Q1 chegará à 4V, e o transistor Q2, começará a
ser polarizado, começando a reduzir sua tensão de
coletor. A queda de tensão no coletor de Q2 não é
instantânea, pois o valor de R6 é alto, permitindo
uma polarização mais suave para a variação da
tensão de coletor de Q2.
Quando a tensão de coletor de Q2, caindo, chegar a
9,75V, despolarizará o transistor Q3, sendo que a
diminuição da tensão em seu emissor (abaixo de
9,1V) polarizará o transistor Q4, que acenderá o
LED1.
Continuando o aumento da temperatura, continuará
a queda de tensão no coletor de Q2 e quando
chegar a 6,5V, o transistor Q5 será despolarizado,
polarizando Q6, que acenderá o LED2.
APOSTILA MÓDULO 4 -

Finalmente, quando a tensão de coletor de Q2,
chegar à 3,25V, haverá o corte de Q7, polarizando
Q8 levando ao acendimento o LED3.
Este processo mostra de forma muito didática,
como respondem os transistores colocados em
uma configuração de par diferencial. Esta
configuração também é usada na entrada de alguns
amplificadores de potência.
O OPERACIONAL COM REALIMENTAÇÃO
NEGATIVA
a) fonte convencional
A figura 19, mostra o que aconteceria se
colocássemos uma tensão na entrada "Não
inversora" de 1 volt, onde faremos as seguintes
considerações:
a) se considerarmos que a saída do operacional
está com zero volt, teríamos também na entrada
"Inversora" uma tensão de zero volt. Com a tensão
de 1 volt aplicada na entrada "Não inversora"
obrigaria a saída do operacional a mudar para uma
tensão alta, sendo imediatamente está tensão
também aplicada via divisor resistivo a entrada
"Inversora".

Se quisermos que o amplificador operacional

trabalhe amplificando sinais como um amplificador
classe A, deveremos aplicar a ele uma
realimentação negativa, ou seja, uma polarização
de retorno da saída para entrada, que permita
controlar o ganho deste amplificador.

Caso a tensão de saída ficasse com 1 volt, teríamos

na entrada "Inversora" a tensão de 0,5 volts, que
ainda seria menor do que a tensão aplicada à
entrada "Não inversora" o que continuaria fazendo a
tensão de saída subir. Quando a tensão de saída
chegasse a 2 volts, através do divisor de tensão (R1
e R2) teríamos uma tensão de 1 volt no divisor,
tensão esta que seria aplicada a entrada
Afigura 18, mostra-nos como ficaria um circuito bem "Inversora". Caso a tensão da saída continuasse
simples, trabalhando como amplificador de sinal. A subindo, haveria agora o efeito inverso, pois a
entrada "não inversora" não apresenta nenhuma tensão superior a 1 volt na entrada "Inversora" seria
polarização aparente, enquanto a entrada superior da tensão aplicada a entrada "Não
"inversora" possui um divisor de tensão formado por inversora" forçando a tensão de saída cair.
R1 e R2, sendo um dos extremos ligados a saída do
operacional, enquanto o outro extremo é ligado à
massa. Notem que sendo os resistor de valores
iguais, haverá sempre a metade da tensão
resultante no meio dos resistores em relação ao que
aparece na saída do operacional.

Ficou claro, que o ponto de estabilidade, seria

colocar a mesma tensão nas entradas "não
inversora" e "inversora", no caso 1 volt, que resultou
em uma tensão estável de saída de 2 volts.
Na figura 20, podemos ver que se elevarmos a

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

©
APOSTILA MÓDULO 4 -

tensão da entrada "não inversora" para dois volts, b) fonte simétrica

vemos que também haverá um aumento da tensão
de saída, possibilitando que pela realimentação, Na figura 23, mostramos a configuração do circuito
haja uma tensão de 2 volts na entrada "Inversora". anterior, ou seja, o ponto de saída do operacional
Na figura 21, vemos agora que houve um aumento sendo realimentado para o divisor e deste divisor
da tensão de entrada "Não inversora" para 3 volts, o para entrada "Inversora". A grande diferença, está
que ocasionou uma variação da saída para 6 volts, no ponto de trabalho do integrado, que será feito
permitindo no divisor de tensão ou na entrada através de fonte simétrica, indo de um potencial
"Inversora" em uma tensão de 3 volts. positivo ao potencial negativo.
Parece que ficou claro que o ponto de estabilização
da tensão de saída será quando as tensões das
entradas "Inversora" e "Não inversora" forem iguais
(considerando que existe realimentação negativa).
Conhecendo a tensão da entrada "Não inversora" e
colocando a mesma tensão na entrada "Inversora",
podemos calcular via proporção dos resistores de
realimentação, qual seria a tensão de saída.
Considerando as tensões mostradas nas figuras 19,
20 e 21, poderemos dizer que elas seriam um
resumo de uma variação senoidal, indo de 1 volt até
3 volts (2Vpp), como mostra a figura 22a. A
resultante na saída seria uma amplificação de duas
vezes a tensão de entrada, ou seja, uma variação
de 2 volts até 6 volts (4Vpp). Há de se notar que não
houve inversão de fase do sinal mostrado na Assim, considerando que a tensão da entrada "Não
entrada ou na saída, pois a variação que inversora" é de 0 volt (figura 24), o mesmo haverá
mencionamos foi aplicada na entrada "Não na entrada "Inversora". Como não há queda de
inversora". tensão sobre o resistor R 2, também não haverá
sobre o resistor R 1, mantendo a saída com uma
tensão estável em 0 volt.

figura 22b Temos agora na entrada "Não inversora" uma

tensão de +1 volt (figura 25), o que determinará que
haja a mesma tensão na entrada "Inversora", ou
seja, + 1 volt. Assim, como há uma queda de tensão
de 1 volt sobre R 2, também haverá uma queda de
tensão de 1 volt sobre R 1, o que resultará na saída
de uma tensão de 2 volts.
Logo em seguida (figura 26), vemos que a tensão da
entrada "não inversora" apresenta-se agora com
uma tensão negativa de -1 volt. Para que haja a
estabilização da tensão de saída, a tensão de
entrada "inversora" deverá ser a mesma, ou seja,
-1V. Para que essa tensão possa ter esse valor, a
saída do integrado deverá cair para -2V.
Observando agora a variação senoidal que

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA
acabamos de realizar, teremos para entrada "Não
inversora" uma variação de sinal indo de +1 volt à -1
volt, enquanto a saída manifesta uma variação de
+2 volts como podemos ver pelas figura 27a e 27b.
Assim fica definido que poderemos colocar o
operacional trabalhando como amplificador classe
A, tanto para a fonte convencional (+B e massa)
como fonte simétrica (+B e -B).
FONTES - AMPLIF. DE POTÊNCIA • VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MODULO 4 -
Na figura 28, podemos ver agora que houve uma
alteração no valor de um dos resistores da malha de
realimentação negativa, onde R 1, apresenta o
dobro do valor de R 2. Assim considerando que na
entrada "Não inversora" temos uma tensão de 1
volt, a mesma tensão deverá existir na entrada
"Inversora" ou seja, 1 volt; disto podemos verificar
que sobre R 2 está havendo uma queda de tensão
de 1 volt, o que significará dizer que sobre R 1, a
queda de tensão deverá ser duas vezes maior, ou
seja 2 volts. Com isto, somando a tensão que há na
entrada "inversora" (1 volt) com a tensão de queda
sobre R 1, diremos que a tensão de saída do
operacional será de 3 volts.
Na figura 29, vemos que a tensão aplicada a entrada
"Não inversora" é de 2 volts, causando uma
variação da entrada "Inversora" para os mesmos 2
volts. Com isto a queda de tensão sobre R 2 sendo
de 2 volts, produzirá uma queda de 4 volts sobre R 1,
resultando na saída em uma tensão de 6 volts.
Finalmente na figura 30, vemos que uma variação
de tensão para 3 volts na entrada "Não inversora"
produzirá a mesma tensão na entrada "Inversora"
resultando para saída em uma tensão de 9 volts.
Assim, poderemos saber a taxa de amplificação que
desejamos, apenas alterando os resistores da
realimentação negativa.
Na figura 31, vemos que o valor de R 1 foi alterada
agora para 10Ok, que é dez vezes maior que o valor
de R2 (1 Ok). Assim, se aplicamos 0,1 volt na entrada
APOSTILA
"Não inversora" resultará em uma tensão também
de 0,1 volt na entrada "Inversora". Como valor de R1
é dez vezes maior do que R2, haverá uma queda de
tensão de 0,1 volt sobre R2 e 1 volt sobre R1,
resultando na saída em uma tensão de 1,1 volt (dez
vezes maior em relação a tensão de entrada).
Na figura 32, temos o mesmo circuito, recebendo
agora na entrada "não inversora" uma tensão de
0,5V, que resultará após a realimentação na mesma
tensão do pino da entrada "Inversora".
ANÁLISE DE DEFEITOS COM REALIMENTAÇÃO NEGATIVA
R2 W kíi
10kQ
I mesma da saída. Logo, R2 está aberto.
40 j FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MÓDULO 4 -
Considerando então que a queda de tensão sobre R
2 é de 0,5 volt, a queda de tensão sobre R1 será dez
vezes maior, ou seja, 5 volts, resultando no pino de
saída em uma tensão de 5,5 volts.
Na figura 33, temos uma tensão de 1 volt aplicada a
entrada "Não inversora" o que resultará na mesma
tensão da entrada "Inversora". Sendo assim,
teremos como resultante de saída uma tensão de 11
volts que é igual a tensão sobre R 2 (1 volt) mais a
tensão sobre R 1 (10V).
1) Atensão de saída está com +3V, quando deveria estar
com +6V.
Começamos a análise pela verificação da tensão de
entrada “não inversora” que está com +3V. Analisando
também a entrada “inversora” que faz a realimentação
negativa também está com +3V que está normal. Com
esta tensão na entrada “inversora” criando uma queda
de 3V sobre R2, deveria gerar a mesma queda sobre R1
(3V) que somada à tensão da entrada “inversora" geraria
na saída a tensão de +6V e não +3V.
Temos uma queda de tensão de 3V sobre R2 e de zero
volt sobre R1, significando que pode estar havendo um
curto interno para +3V, o que é improvável, pois a tensão
de entrada é de alta impedância e dificilmente geraria
+3V na entrada “inversora”.
Caso o resistor R2 estivesse aberto, não haveria queda
sobre R1 e a tensão de entrada “inversora” seria a
APOSTILA MÓDULO 4 -

2) Tensão de saída do operacional está com +4V, onde deveria

ter +2V.
Começamos a análise, conferindo a tensão de entrada “não
inversora” que está com +1V. Passamos então para a análise da
tensão na entrada “inversora” que está com + 1 V, ou seja correta.
Como temos a queda de tensão sobre R2 de 1V e seu valor é de
10k, deverá haver a mesma queda de tensão sobre R1, que
possui o mesmo valor que R2 (1 Ok). Como do lado esquerdo de
R1 temos +1V e do lado direito (saída) temos +4V, determinamos
uma queda de tensão de 3V sobre R1.
Podemos pensar que está havendo uma fuga interna no
integrado, levando a tensão para nível mais positivo, mas isso
geraria uma tensão de +2V entre os resistores R1 e R2.
Assim, já podemos afirmar que o resistor R1 está alterado para
um valorde 30k, recebendo 3 vezes mais tensão do que R2.

3) Tensão de saída do operacional está com +3V, onde deveria

ter praticamente +8V.
Começamos a análise, conferindo a tensão de entrada “não
inversora” que está com +2V. Passamos então para a análise da
tensão na entrada “inversora” que está com +2 V, ou seja,
correta. Como temos a queda de tensão sobre R2 de 2V e seu
valor é de 1 0k, deverá haver uma queda de tensão três vezes
maior sobre R1, que possui 3 vezes mais valor que R2. Como do
lado esquerdo de R1 temos +2V e do lado direito (saída) temos
+3V, determinamos uma queda de tensão de 1V sobre R1.
Poderiamos dizer que poderia estar havendo uma fuga da saída
para o potencial terra, mas com isso, teríamos uma tensão
menor que 1 V entre os resistores.
A queda de tensão sobre R2 está o dobro da queda sobre R1, o
que indica que o resistor R2 está alterado para um valor em torno
de 50k (duas vezes maior que o valor de R1).

4) Tensão de saída alta no operacional está negativa, quando

deveria estar com +5V: No circuito ao lado, podemos ver que a
tensão de saída do operacional está negativa com -5V, e
começaremos a análise verificando a tensão de entrada que
está com +3V.
Logo em seguida passamos para a verificação da tensão da
entrada “inversora” que está com -0,45V.
Com uma tensão alta na entrada “não inversora” deveria levar a
saída do operacional para uma tensão alta ou positiva, tentando
elevar a tensão da entrada “inversora” para estabilizar a malha
de realimentação negativa.
Note que, com a tensão de saída com -5V, forma-se um divisor
de tensão R1 e R2, resultando em uma tensão proporcional
entre os resistores e na entrada “inversora”.
Com a tensão de -0,45V nesta entrada, deveria ir para positiva a
saída e como isso não está acontecendo podemos afirma que
está havendo um curto da saída para o -B (-5V).

5) Tensão de saída alta no operacional com +5V: No circuito ao

lado, podemos ver que a tensão de saída do operacional está
alta, e começaremos a análise verificando a tensão de entrada
que está com OV.
Logo em seguida passamos para a verificação da tensão da
entrada “inversora” que está com +2,5V.
Com uma tensão alta na entrada “inversora” deveria levar a
saída do operacional para uma tensão baixa, até que chegue a
zero volt, colocando a mesma tensão na entrada “inversora” e
com isso estabilizando toda a malha em zero volt.
Note que, com a tensão de saída com +5V, forma-se um divisor
de tensão R1 e R2, resultando na metade desta tensão entre os
resistores, que também está entrando na “inversora”.
Desta forma, já podemos afirmar que está havendo um curto da
saída do operacional para o +B de 5V.

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MÓDULO 4 -

Utilizando a entrada inversora como entrada de sinal

Como dissemos anteriormente, o amplificador Agora, aplicando uma tensão de +1 volt (figura
operacional é um circuito muito versátil, 35) do lado esquerdo de R 1, considerando que a
permitindo também fazer amplificações de sinais tensão da entrada "Inversora" não poderá sair de
utilizando a entrada “inversora”. zero volt, deverá haver uma queda de tensão de 2
A configuração básica do funcionamento do volts sobre o resistor R 2, gerando para saída
circuito pode ser vista na figura 34. O segredo uma tensão de -2 volts. Fica claro que,
para entender o funcionamento desse circuito é teoricamente houve um aumento mínimo da
visualizar uma gangorra, ou seja, o ponto de
entrada passa a ser a esquerda do resistor R 1 e o figura 36
outro lado da gangorra seria a saída do integrado.
O que deve ser definido é que a tensão dos pinos R2
20kLi
de entrada, deverão continuar iguais, ou seja, se
colocarmos a entrada "Não inversora" à massa,
estaremos aplicando um potencial constante de
zero volt. Isso significará que para qualquer sinal
ou tensão na entrada (lado esquerdo de R 1) e a
tensão da entrada "Inversora" deverá sempre ser
zero volt.

figura 34
R2
20kCí

tensão da entrada "Inversora", mas como essa

variação é praticamente desprezível, não a
consideramos. Na figura 36, temos uma elevação
do potencial do lado esquerdo do resistor R 1 (2
volts), forçando ainda mais a tensão da entrada
"Inversora" a subir. Como houve uma queda de
tensão de 2 volts sobre R 1, a entrada "Inversora"
praticamente não sai de zero. Fica claro que
deverá haver uma queda de tensão de 4 volts
sobre o resistor R 2, levando a tensão de saída
para -4 volts.
Se avaliarmos a figura 34, vemos que temos uma Aplicando agora um potencial negativo (figura 37)
tensão de entrada de zero volt (antes do resistor do lado esquerdo do resistor R1, podemos dizer
R1). Fica definida previamente a tensão da que haverá uma queda de 1 volt sobre esse
entrada "Inversora" que deverá ser de 0 volt resistor. Para manter-se a entrada "Inversora"
(mesma tensão da entrada "Não inversora"). com zero volt (entrada "Não inversora" com este
Como não há queda de tensão sobre o resistor R potencial), deverá haver uma queda de tensão de
1, também não haverá queda sobre o resistor R2, 2 volts sobre R 2, manifestando para saída uma
ficando na saída uma tensão também de zero tensão d e +2 volts.
volt.

figura 35 figura 37

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA
Finalmente na figura 38, temos uma tensão de -2
volts aplicados ao lado esquerdo de R 1, gerando
uma queda de tensão de 2 volts sobre esse
re sisto r (tensão na entrada "Inversora"
continuando com zero volt). Assim, acaba sendo
gerado uma queda de tensão de 4 volts sobre o
resistor R2, culminando com uma tensão de
saída de 4 volts.
figura 38
R2
20kQ
Tivemos assim uma inversão do sinal da entrada
para saída além de uma amplificação. Para haver
uma maior amplificação, deverá ser aumentado o
valor de R2 em relação ao valor de R1.
Amplificação de sinais diferenciais
Muitas vezes necessitamos amplificar sinais que
são processados de forma balanceada, ou seja,
possuem dois polos vivos de processamento de
sinal, sendo sinais transferidos em contra fase
através destes dois pontos.
Podemos utilizar como exemplo de sinais
balanceados à fita de descida da antena, que
possui dois fios separados por um espaço de 8
mm. Ainda podemos destacar também a ligação
de microfones profissionais, que também
processam os sinais de forma balanceada (duas
vias mais o massa ou terra).
O processamento de sinais de forma balanceada
ocorre para que os ruídos que poderíam ser
captados na linha, sejam cancelados quando o
sinal for transformado para desbalanceado.
O amplificador operacional é um dos dispositivos
que melhor se adapta a amplificação de sinais
balanceados, pois suas entradas respondem de
forma semelhante a modificação de fase do sinal
balanceado.
Na figura 39, podemos ver um amplificador
diferencial com realimentação negativa (a
realimentação negativa será necessária para que
não haja distorções no sinal e para que possa ser
feita a amplificação classe A). Para analisá-lo,
vamos inicialmente considerar que temos uma
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MÓDULO - 4
variação de sinal entrando no operacional (à
esquerda de R 1 e R 2) e que esses sinais estão
em contra fase (invertidos).
Para analisar o que vai acontecer em cada uma
das entradas do amplificador operacional,
devemos primeiramente avaliar a tensão que
estará presente em uma das entradas, que
poderá ser calculada, pois tem uma ligação à
massa: a entrada "não inversora". Nesta entrada
temos um resistor R2 com valor de 1k e o resistor
R4 com valor de 10Ok. Como a relação entre eles
é de 100 vezes, podemos dizer que a entrada de
tensão sobre R 2 será praticamente inexistente
(considerando que sobre R 4 está havendo uma
queda de tensão de 0,05 volt). Fica assim definida
a primeira tensão de uma das entradas do
amplificador operacional: -0,05 volts (entrada
"não inversora").
Como o amplificador está trabalhando com
realimentação negativa podemos afirmar que a
tensão da entrada "Inversora" também deverá ser
de -0,05 volt. Dissemos anteriormente o sinal que
está vindo para o operacional, apresenta duas
vias de processamento (fase e contra fase) o que
significa dizer, que a tensão do lado esquerdo de
R 1 será de + 0,05 volt. Com isto fica definida a
queda de tensão sobre R1 que será de 0,1 volt (de
um lado + 0,05 volt e de outro uma tensão de -
0,05 volt). Tendo a definição da queda de tensão
R3
sobre R1, já podemos calcular a queda de tensão
sobre R3, que será 100 vezes maior, ou seja, 10
volts em direção ao potencial negativo. Assim fica
definida a tensão de saída do operacional para-
10 volts.
Para a complementação da figura 39, temos a
figura 40, que apresenta o mesmo circuito, mas
agora com a inversão das tensões aplicadas aos
lados esquerdo do dos resistores R1 e R2.
Temos o resistor R2 com valor de 1 k, e o resistor
R4 com valor de 100 k. Como a relação entre eles
é de 100 vezes, podemos dizer que a queda de
APOSTILA MÓDULO 4 -

tensão sobre R 2 será praticamente inexistente
(considerando que sobre R 4 está havendo uma
queda de tensão de 0,05 volt). Fica assim definida
a primeira tensão de uma das entradas do
operacional: + 0,05 volt (entrada "Não inversora").
Podemos afirmar que a tensão da entrada
figura 40 R3
iookn
"Inversora" também deverá ser +0,05 volt. Como
dissemos anteriormente, o sinal que está vindo
para o operacional, apresenta duas vias de
processamento (fase e contra fase) o que
significa dizer que a tensão do lado esquerdo de
R1 será agora de -0,05 volt. Com isso fica definida
a queda de tensão sobre R 1 que será de 0,1 volt
Na figura 41, temos o mesmo divisor resistivo
apresentado anteriormente (R2 e R4) ligado a
entrada "não inversora". Como a tensão do lado
esquerdo de R2 é de -0,01 volt e que R2 é 100
vezes menor do que R4, praticamente não haverá
queda de tensão sobre R2, garantindo para
entrada "Não inversora" uma tensão de -0,01 volt.
Como dissemos anteriormente a mesma tensão
deverá ser aplicada a entrada "Inversora" ou seja,
0,01 volt. Como no momento temos 0,01 volt
vindo do lado esquerdo de R 1, temos uma queda
de tensão de 0,02 volt sobre o resistor R 1;
sabendo dessa tensão, fica definida também a
tensão sobre R 3 que será de 2 volts. Com isso
também fica definida tensão de saída do
operacional com -2 volts. Na figura 42, temos a
complementação do circuito apresentado na
figura 41, tendo o mesmo divisor resistivo
apresentado anteriormente (R2 e R4) ligado a
entrada "Não inversora". Como a tensão do lado
esquerdo de R2 é de + 0,01 volt e que R2 e 100
vezes menor do que R4, praticamente não haverá
queda de tensão sobre R2, garantindo para
entrada "não inversora" uma tensão de + 0,01
figura 42 R3
.....\ wokn

(de um lado -0,05 volt e de outro uma tensão de

+0,05 volt). Tendo a definição da queda de tensão
sobre R 1, já podemos calcular a queda de tensão

figura 41

sobre R 3, que será 100 vezes maior, ou seja 10
volts em direção ao potencial positivo. Assim fica
definida a tensão de saída do operacional para
+10 volts.
volt.
Como dissemos anteriormente, a mesma tensão
deverá ser aplicada a entrada "Inversora", ou
seja, + 0,01 volt. Como no momento temos -0,01
volt vindo do lado esquerdo de R 1, teremos uma
queda de tensão de 0,02 volt sobre o resistor R 1;
sabendo dessa tensão, fica definida também a
tensão sobre R 3 que será de 2 volts. Com isto a
tensão de saída do operacional ficará com 2 volts.

Atenção: após a leitura e/ou estudo detalhado desta aula, parta para a feitura dos
blocos de exercícios M 4-09 à M 4-12. Não prossiga para a aula seguinte sem ter
certeza que seu resultado nos blocos é acima de 85%. Lembre-se que o verdadeiro
aprendizado, com retenção das informações desta aula, somente será alcançado com
todos os exercícios muito bem feitos. Portanto, tenha paciência pois será no dia-a-dia
da feitura dos blocos alcançará um excelente nível em eletrônica.

44J FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MÓDULO 4 -

AMPLIFICADORES OPERACIONAIS - 2
Amplificação de sinais diferenciais - bobina magnética e HALL
O circuito Schmitt Trigger analisado detalhadamente
Os pontos N S D e N ID (Nível Superior e Inferior de Disparo)
Os filtros de frequências ativos trabalhando com operacionais
As diversas aplicações para os amplificadores operacionais
Circuitos limitadores com diodos e diodos zeners

Aplicações dos amplificadores diferenciais figura 2 100kn

Na figura 1, podemos ver uma ligação de uma

cápsula magnética qualquer, que trabalhará
captando campos magnéticos ou eletromagnéticos
induzidos na bobina. Como vemos, a impedância
ou as resistências ligadas à bobina são de mesmos
valores, em uma criação de tensão balanceada em
relação à massa, ou seja, se do lado de cima foi
induzido uma tensão de + 1 volt (em relação à
massa), do lado de baixo haverá uma tensão
induzida de-1 volt (também em relação à massa);
com isto afirmamos que houve uma indução de
2Vpp sobre a bobina.

f i^ r a 1 100kn para desbalancear uma entrada "XLR",

conseguido-se com isto, uma redução considerável
dos ruídos que vem pela linha.
De uma forma geral, esta técni ca de

figura 3 R4
100kCl

Esta tensão vai então ao amplificador operacional

que amplifica o sinal de acordo com os valores dos
resistores já mencionados nos circuitos anteriores.
Na figura 2, temos um elemento HALL, que possui
uma polarização prévia (alimentação positiva e
negativa), criará uma corrente interna entre esses
dois terminais. Quando incidir um campo
eletromagnético transversal sobre esse elemento,
haverá o desvio de cargas para saídas "H1" e "H2"
sempre em contra fase, permitirá o amplificador
operacional, trabalhar adequadamente.
Finalmente na figura 3, temos a entrada de um
conector "XLR" muito utilizado para a área
profissional de conexões de microfones. Temos
dois pontos de ligação (2 e 3) que apresentam as
ligações "vivas" do microfone, enquanto que o pino
1 apresenta ligação da massa (blindagem).
O circuito prático mostrado é realmente empregado
processamento de sinais de forma balanceada será
utilizada quando temos grande incidência de ruídos
na área, somada a uma distância considerável
entre a fonte de sinal e seu pré-amplificador.
O operacional com realimentação positiva
(Schmitt Trigger)
Até aqui, estudamos uma série de aplicações para
os amplificadores operacionais, criando os
comparadores de tensão, até os amplificadores de
sinal com realimentação negativa, mas não
tínhamos apresentado a realimentação positiva,
Para que possamos entender melhor a importância

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MÓDULO 4 -

do circuito schmitt trigger, vamos observar a figura na saída do operacional, existirá o R1 que está
4, que é composto de um NTC e um acionador de ligado à entrada “não inversora” e daí formando um
relé, que por sua vez aciona uma ventoinha. divisor de tensão com R4, até o outro divisor de
Quando a temperatura ambiente aumenta, dentro tensão formado por NTC e R5.
do gabinete ou ainda em um dissipador de calor, a À medida que o calor vai aumentando sobre o NTC
resistência do NTC diminui, aumentando a tensão e a tensão vai subindo entre o NTC e R5, haverá um
entre o NTC e R1. Chegará um instante que o momento que a tensão da entrada “não inversora",
transistor TR1 começará a ser polarizado, até que o ultrapassará a tensão da entrada “inversora” e isso
relé, seja energizado ao ponto de acionar a provocará o aumento da tensão na saída do
ventoinha. operacional, que por sua vez aumenta também a
Este processo intermediário de polarização de TR1, tensão na entrada “não inversora”, levando a saída
do operacional ao +B, sendo o transistor
instantaneamente saturado, não permitindo uma
polarização insuficiente para o relé.
O mesmo ocorrerá quando houver o resfriamento
do NTC, caindo a tensão entre NTC e R5. Quando a
figura 4 tensão na entrada “não inversora” cair abaixo da
tensão da entrada “inversora” cairá a tensão de
saída do operacional, o que será levado por
realimentação positiva à entrada “não inversora”,
levando a saída do operacional a zero volt, cortanto
instantaneamente o relé.
Desta forma, além do acionamento e desligamento
do relé ser mais preciso, aumenta sua vida útil. Mas
vamos a seguir, analisar mais precisamente como
CIRCUITO funciona a realimentação positiva e suas
PRINCIPAL
polarizações.
Afigura 6, mostra-nos a configuração básica de um
am plificador operacional funcionando com
realimentação positiva, ou seja, pegando uma
amostra da saída e levando-a à entrada "Não
inversora". Esta configuração possibilita a criação
do circuito chamado "Schmitt Trigger" ou disparador
Schmitt, que transforma variações de tensão na
entrada do operacional, em variações quadradas
poderá causar alguns problemas no relé, como um máximas (entre o mínimo e o máximo da tensão
acionamento deficitário, podendo levar os contatos aplicada).
do relé ao dano, por ligar e desligar em um Atensão que pode ser definida na figura 6 é apenas
determinado momento.
Para evitar isso, coloca-se um circuito chamado de
schmitt trigger (figura 5), que já foi estudado na
forma transistorizada no módulo 2.
Considerando que temos uma tensão de zero volt

da entrada "Inversora" que apresentam potencial

de 6 volts, fornecido pelo divisor de tensão na
entrada, formado por R 2 e R 3.
Na figura 7, dizemos inicialmente que a tensão de
saída deste operacional, encontra-se com zero volt
e que o lado esquerdo do resistor R 1 existe uma

@ FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MÓDULO 4 -

tensão de 6 volts. Como a tensão de saída está em
0 volt e existe um divisor de tensão da saída até o
lado esquerdo de R 1, teremos uma queda de
tensão de 4 volts sobre o resistor R 4 e somente 2
volts de queda para o resistor R1.
Como a tensão da entrada "não inversora"
esquerdo de R 1) caiu para 6 volts, tendo ainda 12
volts na saída, acabamos tendo 8 volts na entrada
"não inversora" o que garante um nível alto a saída
do operacional (figura 11).
Para que possamos entender o porquê da tensão

figura 7 R4
2kn

de 8 volts na entrada "não inversora", será

encontra-se com 4 volts, ela manterá a saída do
operacional em nível baixo (0 volt).
Na figura 8, mostramos que elevamos o potencial
do lado esquerdo de R 1 para 8 volts e verificamos
que a entrada "Não inversora" elevou-se para 5,3
volts ainda abaixo da tensão da entrada "Inversora"
(6 volts); manteve-se assim a saída do operacional
em nível baixo.
A figura 9, mostra que no instante que o lado
necessária observar que R1 tem metade do valor
de R4, sendo assim de 6 volts (lado esquerdo de
R1) para 12 volts (saída do operacional) temos uma
queda de tensão de 6 volts, que será distribuída
entre R1 e R4; como R4 possui o dobro do valor,
haverá 4 volts sobre R4 e somente 2 volts sobre R1.
É importante observar que após a variação da saída
do operacional para nível alto ou baixo, esta se

mantém, esperando uma grande variação de

tensão na entrada. Na sequência da figura 12, se
esquerdo de R 1 alcança 9,1 volts, a divisão de abaixarmos a tensão para 4 volts (lado esquerdo de
tensão dos resistores R 1 e R 4 (com zero volt na R 1), teremos como resultante na entrada "Não
saída) acaba deixando a entrada "Não inversora" inversora" uma tensão de 6,6 volts, que manterá a
com potencial de 6,1 volts, que é levemente tensão de saída em nível alto. Somente quando a
superior ao potencial existente na entrada tensão de entrada chegar a 2,9 volts (como mostra
"Inversora"; com isso, imediatamente haverá a figura 13) é que haverá na entrada "Não
subida da tensão de saída para 12 volts como inversora" uma tensão menor do que a entrada
mostra a figura 10, elevando também o potencial da "Inversora", mudando rapidamente a saída do
entrada "Não inversora" para 10 volts. Com a operacional para zero volt, como mostra a figura 14.
tensão da entrada "Não inversora" mais alta do que Nessa mudança, a tensão da entrada "Não
da entrada "Inversora" será mantido o nível alto na inversora" acaba caindo para dois volts, mantendo
saída do operacional. a saída em zero volt.
Considerando agora que o nível de entrada (lado Elevando o potencial do lado esquerdo de R 1

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MODULO 4 -

figura 11 e saída do operacional, onde em 16a, podemos ver

o sinal com ruídos, ou variações indesejáveis.
Podemos ver também picos de tensões mais altas,

R4

--------- ►
OUT

ultrapassando 9 volts e mais baixas, caindo abaixo

de 3 volts. São esses extremos que queremos
detectar e assim, toda vez que a tensão da entrada
ultrapassar 9 volts, haveria mudança brusca na
tensão de saída do operacional, alterando-se para
12 volts e permanecendo assim até que a tensão de

figura 16a

novamente para 6 volts, teremos na entrada "Não

inversora" um potencial de 4 volts, garantindo o
nível baixo (0 volt) para saída do integrado.
Na figura 16a, temos as formas de onda da entrada

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MÓDULO 4 -

entrada caia abaixo de 3 volts (veja figura 16b, onde
temos a variação da saída do operacional).
A sensibilidade do Schmitt Trigger pode ser
ajustada alterando o valor do resistor de
realimentação positiva. Quanto menor valor, maior
deverá sera variação do sinal da entrada (esquerda
de R 1) para conseguir a mudança do operacional.
Quanto maior o valor do resistor de realimentação
positiva, menor variação de sinal será necessária
na entrada para alterar a saída do operacional.
OV, podemos dizer que o curto do capacitor,
obrigará a tensão de saída a sair de sua
estabilidade.
Na figura 19, vemos que a tensão de saída começa
a cair aos poucos, à medida que o capacitor vai se
carregando e apresentando uma resistência que vai
aumentando com o passar do tempo.

O operacional como integrador e diferenciador

O amplificador operacional poderá trabalhar

também como integrador ou diferenciador, como
mostramos na figura 17 em diante.

figura 17

Na figura 20, vemos que após um tempo, o

capacitor será considerado um circuito aberto, além
de agora somente o valor da resistência R 2 que
ficará na malha de realimentação negativa.

R2

a) circuito integrador: o circuito integrador pode

ser encarado como um passa baixas frequências,
pois caso a variação de tensão ocorrer de uma
forma muito rápida, haverá na saída do operacional
uma variação lenta.
A figura 17, mostra o circuito integrador de forma
muito simples, onde um capacitor Cx, faz o papel de
realimentação negativa.
Quando a tensão do lado esquerdo de R 1 sobe
bruscamente (observem a figura 18), haverá uma Nas figuras 21 a, b e c, podemos ver como fica a
tendência da tensão de saída do operacional não tensão de saída comparando-as com a tensão de
variar, pois o capacitor se comportará como um entrada. Na figura 21a, temos uma variação de
curto. Como a tensão da entrada "Inversora" tende onda quadrada, onde podemos destacar nesta, a
a ficar igual à da entrada "não inversora", ou seja, rápida variação do potencial de tensão zero para
um potencial positivo, que ocorre quase que
R2 instantaneamente. Essa variação rápida, fará com
que o capacitor funcione como um curto, impedindo
que a saída do operacional varie com a tensão de
entrada. Teremos então na figura 21b uma variação
de tensão caindo lentamente, até que chega a um
ponto de estabilização (tempo t2), onde a tensão
atinge uma estabilidade devido a malha de
realimentação formada por R 2 e R1.
Quando a tensão na entrada de R 1 sofre nova
mudança brusca, variando de nível alto para nível
baixo, fará novamente o operacional variar, de
forma que a tensão irá subir paulatinamente, até
que se torne positiva. Na figura 21c, vemos que a
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
APOSTILA MÓDULO - 4

variação ocorre de forma mais lenta, isto devido a

um capacitor de valor maior colocado na
realimentação negativa.

b) circuito diferenciador: o circuito diferenciador

permite que por um circuito qualquer, somente
passe variações de alta frequência, barrando
variações de tensão em baixa frequência. O circuito
básico pode ser visto na figura 22, onde vemos um
capacitor Cx em série com R1.

carregado, comportando-se com um circuito aberto

(figura 25).
Na figura 26a, podemos ver a forma de onda no lado
esquerdo de R 1, tendo a resultante na saída do
operacional mostrada na figura 26b, que cai
bruscamente respondendo ao sinal na entrada;
logo em seguida, podemos vê-la subindo até que
Na figura 23, consideramos que está havendo uma
chega novamente a zero volt (capacitor já
subida de tensão, fazendo com que Cx comporte-se
carregado).
como um curto. Isto coloca o resistor R1 ligado a
Com a tensão de entrada caindo bruscamente para
entrada "inversora" do operacional, fazendo com
um potencial negativo, haverá agora uma tensão
que haja para saída dele, a manifestação da armazenada no capacitor (igual a tensão aplicada),
variação de tensão, ou seja, ela acaba caindo fazendo com que a entrada "Inversora" receba uma
bruscamente.
tensão bem mais negativa, fazendo sua saída subir
Na figura 24, já vemos que o capacitor Cx está
em uma proporção dobrada, como mostra o tempo
aumentando sua reatância devido à estar se
t3 em diante. Após, com a descarga do capacitor de
carregando, obrigando a tensão na saída do
sua carga invertida, acaba a tensão de saída
operacional a subir, até que a tensão atinja zero volt,
voltando a zero volt.
quando o capacitor estará completamente
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
APOSTILA
figura 26
Na figura 26c, podemos ver as variações de
tensões ocorridas para um capacitor de valor maior.
O filtros de frequência utilizando operacionais
Antes de mencionar o trabalho dos operacionais,
façamos uma passagem rápida pelos vários tipos
de filtros existentes.
Na figura 27a, temos um indutor em série com o
sinal, o que causará uma baixa reatância
(resistência) à sinais de frequências baixas e de alta
/W Y \ ♦
X
I figura 27a
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MÓDULO 4 -
reatância à sinais de frequências altas. O capacitor
na sequência, fará a integração das frequências
altas, deixando passar para o circuito posterior, as
frequências baixas. Assim temos o filtro passa
baixas frequências ou L.P.F. (Low Pass Filter). A
forma de onda da banda passante do circuito pode
ser vista na figura 27c, onde temos uma grande
amplitude de sinal nas frequências baixas
(próximas à zero hertz); à medida que a frequência
vai aumentando, vemos que o gráfico vai perdendo
amplitude até chegar a zero, onde chamamos de
frequência de corte.
O circuito simplificado de L.P.F. pode ser visto na
figura 27b, onde temos apenas um resistor e um
capacitor, fazendo função semelhante ao circuito da
figura 27a.
Na figura 28a, podemos ver um filtro passa altas
frequências ou H.P.F. (High Pass Filter). Nas
frequências baixas, o indutor se comportará como
um curto, levando todo sinal para massa; com o
aumento da frequência, a reatância do indutor
aumentará e assim haverá queda de tensão sobre
ele, sinal este que seguirá adiante. Na figura 28c,
vemos como ficaria a curva de resposta de
frequência desse filtro, onde as frequências baixas
apresentam a amplitude zerada, enquanto que a
partir de uma determinada frequência, começa a ter
tensão sobre o indutor, indo até uma frequência
muito alta. Um filtro H.P.F. utilizando capacitor de
figura 28a
figura 28b
acoplamento pode ser visto na figura 28a.
Na figura 29a, vemos um filtro passa banda ou
passa faixa, também conhecido como B.P.F. (Band
Pass Filter), onde nas baixas frequências, o indutor
comportar-se como um curto, impedindo a
passagem dessas frequências; já para as altas
frequências, será o capacitor que se comportará
como um curto. Assim, em uma determinada
APOSTILA MÓDULO 4 -

capacitor; e na frequência alta, haverá uma baixa

reatância para o capacitor e mais alta para o indutor.
Finalmente uma frequência média a reatância do
indutor e capacitor serão baixas, matando uma
frequência de faixa específica. A curva de resposta
figura 31
R1 R2

frequência média, teremos uma média reatância,

tanto para o indutor como para o capacitor, o que
causará a existência de determinada amplitude
sobre eles, amplitude que seguirá adiante. A
frequência em que os dois componentes possuem a
da armadilha ou TRAP, pode ser vista na figura 30b.
mesma reatância é chamada de "frequência de
Todos os filtros vistos, são chamados de passivos,
ressonância". A figura 29b, mostra curva de pois apesar de desempenharem seus papéis,
aplicam perdas ao sinal da entrada. Já os filtros
utilizando amplificadores operacionais, como
vemos na figura 31, deixam passar determinada

R1 R2
10kn 1kÇl

frequência dando ganho à mesma.

resposta para o B.P.F. A figura 32, mostram um filtro passa baixa ativo,
Afigura 30a, mostra uma armadilha ou TRAP, onde onde o capacitor C2 e C4 deixam passar somente
em uma determinada frequência baixa, o indutor as frequências baixas, cabendo aos capacitares C1
deixa passar o sinal, mas não passando pelo e C3 realimentar positivamente estas baixas

R1 R2 figura 32 R7 R8
10kCl 12,4kí~l 10kCl 1,5kCi
APOSTILA MÓDULO 4 -

frequências para a entrada, aumentando aplicações como veremos adiante, e circuitos que
consideravelmente seus níveis. podem ser gerados a partir deles está limitado a
Afigura 33, mostra um circuito TRAP ou armadilha imaginação do projetista em eletrônica.
ativo, onde podemos ver que em uma determinada Na figura 35, vemos um operacional com a sua
frequência baixa, haverá um curto no indutor, entrada "Inversora" ligado à massa, entrando sinal
permitindo que a tensão da entrada "não inversora" figura 35
seja a mesma da entrada "inversora" mantendo o
ganho de saída igual a 1. Já para as frequências
altas, será o capacitor que comportar-se-á como um
curto, mantendo também a saída igual a 1. Mas em
uma determinada frequência, haverá queda de
tensão sobre indutor e o capacitor, fazendo com que
a entrada "não inversora" tenda a ficar com a tensão
diferenciada da entrada "inversora" fazendo com
que o ganho, possa ser comandado pelos valores
dos resistores. Como temos R2 10 vezes menor
que R1, o ganho acaba sendo de 0,1 ou 10% em
relação à entrada. de trabalho pela entrada "Não inversora". A cada
variação do sinal na entrada, teremos uma variação
Comparadores de tensão brusca na saída (indo de +B até -B). Esta onda
quadrada será posteriormente diferenciada por C1,
Uma outra aplicação para os amplificadores ou seja, só passarão variações rápidas do sinal, e
operacionais é a comparação de tensão, ou seja, após o diodo D1, apenas pulsos positivos (acima da
quando queremos que haja uma indicação ou figura 35
variação sempre que uma determinada tensão
atingir um determinado nível. As figuras 34a e 34b,
mostram como seriam os comparadores de tensão

utilizando fonte simétrica ou fonte convencional.

A explicação sobre estes circuitos limitam-se as
figuras, pois nos primeiros comentários sobre
amplificadores operacionais, todos os exemplos

foram feitos em cima de comparadores de tensão.

Apl i cações gerais de ampl i f i cador es
operacionais

Podemos utilizar os operacionais para inúmeras

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA
massa).
Afigura 35, mostra a variação senoidal proveniente
de algum gerador ou da rede elétrica, que é
transformada em uma onda quadrada perfeita na
figura 35. Com a elevação de tensão do lado
esquerdo do capacitor, forma-se um tempo de carga
deste, que é feito por R 1, criando no ponto "C" um
pico de tensão positivo. Com a carga do capacitor
sendo concluída, a tensão no ponto "C" cai, até que
volta a zero volt. O capacitor fica assim carregado
com a tensão de saída do operacional (+ B).
A queda na tensão da saída do operacional para OV.
Fará o lado direito do capacitor, que estava
armazenando a tensão de +B, cair abaixo da
massa. Isto ocorre durante um tempo muito curto,
até que com a descarga do capacitor, a tensão no
ponto "C" volta a zero volt. Criam-se portanto,
pulsos positivos e negativos que são as diferenças
das variações para positivo e negativo da onda
quadrada.
Finalmente na figura 35, vemos que somente pulsos
positivos conseguem passar pelo diodo D1,
formando pulsos que podem ser utilizados para
disparo de uma série de circuitos.
Na figura 36, temos um retificador de pulsos que
pegará o sinal na entrada, deixando passar
somente variações positivas do sinal.
Vamos considerar inicialmente que a tensão na
entrada "Inversora" do operacional está caindo
abaixo da massa; isto fará com que a tensão de
saída suba, cortando o diodo D2, mas polarizando o
diodo D1, que faz com que o lado direito do resistor
R 2 fique positivo, tendendo a realimentação para
entrada "inversora" a variação da saída. O nível de
saída portanto, dependerá da relação de valores
entre R 1 e R2.
figura 36
R1 R2
Quando a tensão do lado esquerdo de R 1 tornar-se
positiva, haverá a tendência de queda na tensão da
saída do operacional, que cairá somente até -0,6
volt, fazendo o diodo D2 conduzir e com isto
jogando um potencial de zero volt na entrada
"Inversora". Como D1 fica cortado, não haverá a
passagem deste pequeno potencial negativo para
saída. Temos assim um retificador de tensão de AC
para DC.
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MÓDULO - 4
Temos agora na figura 37, um indicador de pico de
tensão positiva, ou seja, manterá durante um tempo
(dado pelo valor de 01) a tensão de pico positiva
proveniente de um sinal AC. Considerando que o
sinal aparece na entrada "Não inversora", a
elevação dessa tensão produzirá na saída do
operacional também uma elevação de tensão que
será sempre 0,6 volt maior do que da entrada, pois,
após o diodo D1, essa tensão será a mesma da
entrada, fato que se comprova pela realimentação
negativa que é feita de maneira direta, mantendo o
ganho do operacional em "1". A subida da tensão
acaba sendo armazenada em C1 e quando ocorre a
queda da tensão na entrada "Não inversora" a
tensão da entrada "Inversora" acaba sendo maior
do que esta, fazendo com que a saída do
operacional, caia bruscamente.
Toda vez que a tensão da entrada "Não inversora"
ultrapassar a tensão de entrada "Inversora" haverá
o aumento da tensão de saída, fazendo D1 conduzir
e mantendo essa tensão armazenada. Esse
processo é muito utilizado em indicadores de pico
de potência onde durante um tempo, ficam
armazenadas informações de onde chegou a
potência em um dado instante.
Afigura 37a, mostra como ficaria a forma de onda
de entrada e a integração feita em C1.
Na figura 38, temos outro tipo de retificador de
tensão, onde o sinal manifesta-se na entrada, acima
e abaixo da referência de zero volt. Quando o sinal
na entrada IN, torna-se negativo, ou seja, cai abaixo
da massa, acaba ocorrendo uma elevação brusca
na tensão de saída, não permitindo a condução do
APOSTILA
diodo D1, mantendo a tensão de saída em um
potencial de -0,6 volt, ficando a entrada "Inversora"
com potencial de zero volt. Logo, a forma de onda
de saída acaba apresentando variações de +12
volts até -0,6 volt, como mostra a figura 38a.
Podemos também inverter o diodo D1 (figura 39),
ficando agora a resultante invertida a anterior.
Quando a tensão na entrada IN diminuir abaixo da
massa, haverá a elevação do potencial da saída do
operacional, que subirá até + 0,6 volts, fazendo
diodo D1 conduzir e com isso mantendo a entrada
R1 01
"Inversora" com um potencial "zerado". Logo em
seguida, com o aumento da tensão na entrada IN
haveria na saída do integrado uma queda de tensão
que não seria realimentada, caindo até -12 volts.
Como mostra a forma de onda da figura 39a.
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MÓDULO 4 -
Muitos técnicos poderíam dizer que somente com o
diodo isto já seria possível, o que é verdade, mas o
sinal de saída do operacional, consegue chegar aos
extremos de tensão e mais do que isto, consegue
entregá-lo em baixa impedância, permitindo a
excitação posterior de outros estágios.
Em algumas aplicações, não podemos deixar que o
sinal amplificado ultrapassa limites adequados, o
que poderia causar problemas à equipamentos ou
outros trabalhos. Assim, de uma forma simples, um
amplificador de sinal pode incorporar um limitador
para os dois semiciclos, como mostra a figura 40.
Nesse circuito, podemos ver que além de uma
polarização convencional para a amplificação de
sinal, utilizando R 1 e R 2, temos também os dois
diodos zener's de mesma tensão (6,2 volts), que
vão limitar a tensão máxima de saída.
Na figura 40a, mostramos uma variação de sinal de
1Vpp sendo aplicada inicialmente ao circuito
(entrada IN). Essa variação de entrada será de 0,5
volt para o potencial positivo e considerando que
deveremos manter a entrada "Inversora" em zero
volt, teremos uma queda de tensão de 0,5 volt sobre
R 1. Como o resistor R 2 é dez vezes maior do que R
1, haverá uma queda neste de 5 volts, resultando
em uma tensão de saída do operacional de -5 volts.
Podemos dizer que o diodo ZD1 estaria diretamente
polarizado, mas o diodo ZD2 não atingiu uma
tensão de ruptura zener que é de 6,2 volts, pois a
tensão sobre eles é no momento de 5 volts.
Quando sinal da entrada tornar-se em -0,5 volt,
haverá a elevação do potencial de saída para + 5
volts e apesar do diodo série ZD2 estar em
condições de condução, o diodo ZD1 não permitirá,
pois sua tensão de ruptura zener não foi atingida.
Mas, no instante de t5 a t6, nota-se que a tensão de
entrada IN atingiu um patamar de 1 volt, ou seja,
acaba criando sobre o resistor R1 queda de tensão
de um volt, visto que a tensão na entrada
"Inversora" continuará em zero volt. Deveria assim
,haver uma queda de tensão de 10 volts sobre o
APOSTILA MODULO - 4
resistor R2; mas não atinge esse patamar, pois a O mesmo ocorre para semiciclo positivo de saída,
tensão máxima possível sobre ZD1 e ZD2 é de 6,8 pois quando a tensão na entrada tender a cair a -1
volts. Assim, quando a tensão da saída do volt, ocorre que a tensão de saída tendería a subir
operacional, chegar -6,8 volts, os diodos acabam para + 10 volts; mas, o que ocorre é que os diodos
conduzindo e forçando a tensão da entrada zener's conduzem quando potencial de saída
"Inversora" a cair, o que não acaba ocorrendo, pois chega a + 6,8 volts, mantendo a entrada "Inversora"
a saída permanece com -6,8 volts. Na figura 40a, com zero volt de tensão.
podemos ver que o sinal da saída foi ceifado
quando atingiu a amplitude de -6,8 volts, impedindo
que sinal chegasse praticamente ao extremo
negativo.

figura 40 ZD1 ZD2

6,2V 6,2V

anotações:

Atenção: após a leitura e/ou estudo detalhado desta aula, parta para a feitura dos
blocos de exercícios M 4-13 à M4-16. Não prossiga para a aula seguinte sem ter
certeza que seu resultado nos blocos é acima de 85%. Lem bre-se que o verdadeiro
aprendizado, com retenção das informações desta aula, somente será alcançado com
todos os exercícios muito bem feitos. Portanto, tenha paciência pois será no dia-a-dia
da feitura dos blocos alcançará um excelente nível em eletrônica.

56) FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MÓDULO 4 -

AMPLIFICADORES OPERACIONAIS - 3
Os circuitos compressores com ajuste de threshold (limiar)
Os ajustes dos compressores: threshold, ratio (faixa) e gain
Os circuitos operacionais usados em equalizadores
O equalizador gráfico GE-400 - Cygnus
Amplificadore operacional com sinais balanceados
Análise de defeitos com malhas simples e complexas
O funcionamento do KIT M4-1 detector de defeitos intermitentes

CIRCUITO COMPRESSOR
Baseado no circuito limitador visto anteriormente, um total de 0,14mAque deveria estar circulando por
podemos criar um circuito de compressão de sinais, R1 (desprezamos a corrente circulante para dentro
para casos em que o sinal na entrada possa
aumentar bruscamente levando à saturações ou
distorções de sinais. Este processo é muito
utilizado para locutores e palestrantes que na
maioria das vezes coloca seu discurso em
determinado tom, mas de repente aumenta
bruscamente o tom de voz, causando níveis
excessivo de sinal.
A figura 1, mostra em resumo como seria um
circuito compressor, que apresenta os mesmos
diodos zener's no circuito de realimentação
negativa, mas tendo agora em série com eles,
resistores que permitem uma atenuação dos sinais
a partir de um determinado nível, e não o seu corte
(limitador).
do operacional, pois é de alta impedância). Assim,
teríamos sobre este resistor uma queda de tensão
de 1,4V.

Para o circuito, quando o nível de sinal de saída

chegar a 6,8 volts sejam positivos ou negativos,
acaba ocorrendo que os resistores R3 e P1
entraram em paralelo com o resistor R2 e assim,
fará uma atenuação do sinal amplificado de forma
paulatina.
Para entendermos melhor o que estaria
acontecendo, vamos tomar como exemplo a figura
2, onde o trimpot P1 foi ajustado para mínima
resistência, ficando valendo para malha, somente o
resistor R 3 de 10k. Assim, se a tensão de saída
chegara 7,5 volts (positiva ou negativa) haverá uma
queda de tensão de 0,7 volt sobre o resistor R 3 (6,8
volts sobre os diodos e 0,7V sobre o resistor), que
daria uma corrente circulante de 0,07mA, teríamos

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

©
APOSTILA MÓDULO 4 -

Poderiamos afirmar que para este circuito, temos a queda de tensão sobre o resistor R 2 (1 OOk) que é
uma variação de zero a 0,7 volt (positivo ou de 0,095 mA, acabaremos tendo a corrente de 0,14
negativo) que acaba gerando uma amplificação de
tensão de dez vezes. Mas com o potenciômetro P1 figura 5
ajustado para máxima compressão (mínima
resistência), com um incremento de tensão de
entrada de 0,7 volt (perfazendo um total de 1,4 volt
para positivo ou negativo) teríamos um acréscimo
de apenas 0,7 volt na amplitude final (6,8 volts + 0,7
volt); a partir da variação de saída em 6,8 volts, o
ganho do amplificador seria igual a 1.
Colocando agora o trimpot P1 no centro (figura 4),
teremos uma resistência equivalente para este
trimpot de 50k, que somado ao resistor R 3 acaba
gerando uma resistência em série com os diodos
zener'sde60k.

mA, que circularam por R 1. Assim, enquanto na

Considerando agora a mesma variação de tensão
de 1,4 volt (para positivo ou negativo) sobre R 1,
acabaremos por chegar a uma tensão de saída de
9,5 volts para positivo ou negativo.
Subtraindo a queda de tensão sobre o diodo ZD1 e
ZD2 que é de 6,8 volts da tensão sobre a malha que
será de 9,5 volts, teremos como resultante uma
tensão de 2,7 volts, tensão que cairá sobre o
resistor equivalente de 60k. Calculando a corrente
circulante por eles, teremos 0,045 mAque somada
entrada do circuito tivermos um sinal dobrando em
amplitude (0,7 volt para 1,4 volt), na saída do
operacional teremos uma variação de 6,8 volts para
9,5 volts, ou seja um aumento de somente 30% no
sinal.
Notem que apesar de realizada a compressão, não
há introdução de distorção no sinal, sendo apenas
reduzida a forma de como a realimentação negativa
é feita.
Na figura 6, vemos um circuito completo de um
compressor de sinais, onde podemos não só ajustar
+12V
APOSTILA MÓDULO - 4
SiGNAl PEAK
GAIN
REDUCTION
O SK3NAL PEAK
O O figura 7 GAIN
REDUCTION
O O O
O0 EXPGATE THRESHOLD RATIO ATTACK RELEASE INPUT OUTPUT O0 EXPGATE THRESHOLD RATIO ATTACK RELEASE INPUT OUTPUT
O-*
O-8
O -18
O -24 ms s&c

CHANNEL A CHANNEL B

o nível de início da compressão (threshold), com a ajustar o potenciômetro de ganho no mínimo, não
taxa de compressão (ratio), além do ganho de sinal. permitirá que haja a amplificação feita pelo
Para entendermos melhor como o circuito funciona, operacional OP1. Apesar do circuito parecer
vamos inicialmente verificar o funcionamento do relativamente complexo, uma boa estudada nos
operacional OP3, que possui o ajuste P3 e duas circuitos, torna-lo-á simples. Ele é muito utilizado
saídas. Este operacional tem um funcionamento nos meios profissionais com o nome de
exatamente igual ao que nós vimos até agora, a compressor/limitador.
diferença é que possui uma saída a mais que Na figura 8, mostramos algumas características de
manifesta-se de forma inversa a saída um compressor/limitador da YAMAHA mod.
convencional (notem que ela possui um círculo, GC2020C. Aproveitamos para relacionar o que foi
indicando que o sinal ou tensão está saindo de estudado em um aparelho prático.
forma invertida em relação a outra saída).
Com o trimpot P3 (threshold) ajustado para o 1) EXP.GATE: com esse potenciômetro girado
centro, teremos uma tensão de zero volt na entrada totalmente em sentido anti-horário, teremos o
"Não inversora" resultando também zero volt tanto f u n c i o n a m e n t o do c i r c u i t o c o mo um
na saída normal quanto na saída invertida. Com o compressor/limitador convencional. A partir do
ajuste de P3 para um potencial mais positivo, momento em que este potenciômetro é girado,
haverá uma variação da saída do operacional de acende-se o LED indicador "gate" e o aparelho
forma inversa, permitindo assim que os diodos passa a fazer a função de expansor (repõe os sinais
conduzam quando sinal chegar a um determinado que foram comprimidos para suas amplitude
patamar. convencionais).
A faixa de compressão poderá ser ajustada pelo 2) THRESHOLD control: Ajusta o ponto (limiar)
potenciômetro P2 (ratio), ou seja, a partir de um onde começará a atuar compressão ou limitação
determinado nível poderemos comprimir mais ou dos sinais.
menos o sinal. 3) RATIO control: determinará a quantidade de
Finalmente temos circuito de realimentação compressão aplicada ao sinal que exceder ao nível
negativa formado pelo o operacional OP2, que ao determinado pelo controle de Threshold.

_____ J 9
HA L-<v
INPUT +4dB VCA —0 - r * OUTPUT
COMP +4dB
Q' INPUT OUTPUT
4 r^ n
CHANNEL A SIGNAL PEAK

OUT

SIDECHAIN

IN

ENVELOPE
^ H > GENERATOR

THRESHOLD

INT
J 0
figura 8 ATTACK RELEASE
^ RATI°
(to CH B)

GAIN REDUCTION

H > —0 -— f(x)=1/x

EXP GATE EXP GATE

(to CH B)

FONTES - AMPLIE DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA
4) ATTACK control: determ ina o tem po que a
com pressão passará a atuar, podendo ser ajustado
no m ínim o com cerca de 0,2 m ilissegundos até
cerca de 20 m ilissegundos.
5) RELEASE control: determ inará a velocidade
que a com pressão é removida, a faixa é de 50
m ilissegundos até 2 segundos.
6) ajuste do nível de entrada dos sinais
7) ajuste do nível de saída dos sinais.
MÓDULO - 4
Os controles de ATTACK e RELEASE, não foram
com entados durante nosso estudo do circuito
com pressor, mas sua atuação é sim ples, sendo
introduzido um circuito de retardo baseado em
capacitor (com tem po ajustado por trim pot ou
p otenciôm etro) para conseguir-se os tem pos
indicados. Estes ajustes tornam a com preensão
mais suave evitando geração de ruídos.
A d i a g r a m a ç ã o de b l o c o s do
C O M P R E S S O R / L I M I T A D O R da Y A M A H A

OPERACIONAIS EM EQUALIZADORES
A figura 9, m ostra-nos uma célula básica de um
circuito de filtro ativo, célula esta que com põe o
equipam ento cham ado de equalizador. Temos no
circuito o sinal sendo injetado na entrada “não
inversora” , enquanto que na entrada “inversora” é
realim entado o sinal da saída, recebendo tam bém
uma am ostra do sinal do filtro de frequências,
circuito que dará ganho a uma determ inada
frequência de ressonância.
fig u r a 9
R1
Na verdade, o circuito equalizador possui uma série
de b a n d a s de a tu a ç ã o co m c o n tr o le s
independentes, com o podem os ver pela figura 11.
O circuito que possui ganho pouco m aior que “ 1” é
form ado pelo integrado IC103, considerando a
chave S I 02 fechada. Q uando esta chave é
desligada, o nível de sinal sofre um aum ento em
6dB ou seja, dobra de am plitude, porque acaba
entrando na malha do resistor R106 (33k).
Relem brando, dizem os que se o resistor de entrada
for igual ao resistor de realim entação, a resultante
será do dobro de tensão de saída (veja no início do
estudo dos operacionais). Notem que para cada
filtro de fre q u ê n cia , e xiste um a m p lific a d o r
operacional e diferenças entre os capacitares de
acoplam ento e realim entação, para que cada um
trabalhe em uma faixa específica de frequências.
Os capacitares de m aior valor trabalharão nas
frequências mais baixas enquanto que os de m enor
valor, em frequências mais altas.

Podem os dizer que se ajustarm os o potenciôm etro

P1 para o lado esquerdo, o filtro dará ganho a uma
faixa de frequência que som ando-se ao sinal
entrará na entrada “não inversora”. A justando-se P1
para o lado direito, o filtro será co lo cad o
praticam ente na entrada “inversora” o que causará
uma atenuação de sinais na faixa de frequência
específica dada pelo filtro.
A figura 10, mostra em detalhes com o funciona o
circuito de filtro, que é construído de form a sim ples
através de um capacitor de acoplam ento “C1 x ”, que
lim itará a frequência m áxim a que será realim entada
e consequentem ente am plificada. Notem que
quanto m a io ro va lo rd o capacitor “C 2x” , mais tem po
a entrada “não inversora” perm anecerá forçando
variação de nível que terá resposta na saída.
O circuito m ostrado na figura 11 é um equalizador
Q uanto m enor o capacitor “C2x”, mais rápida será a
de m uito boa qualidade, fabricado há muitos anos
variação presente na entrada “não inversora”.
pela em presa G radiente.
Com isto, o potenciôm etro P1 deslocado para a
O equalizador gráfico GE-400, é cham ado assim,
esquerda, dará ganho a uma determ inada faixa,
pois os potenciôm etros são do tipo slide (eixo de
pois o sinal normal mais o reforço entrarão na
correr e não girar), propiciando que seja m ontado
entrada “não inversora” do OP2. Q uanto mais para
um g r á f i c o p e l o p o s i c i o n a m e n t o d e s t e s
a direita, m ais o filtro estará na entrada da
potenciôm etros. Possui 10 canais, com ajustes que
re a lim e n ta ç ã o n e g a tiva , d im in u in d o o níve l
vão de 32Hz até 16kHz.
am plificado nesta frequência.
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
 APOSTILA MÓDULO - 4

^3S3àP^ FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL 61

APOSTILA
AMPLIFICADOR OPERACIONAL COM SINAIS BALANCEADOS
Os am plificadores operacionais são excelentes
am plificadores e desbalanceadores para sinais
balanceados. Os sinais balanceados (simétricos) foram
estudados na aula anterior desta apostila, e vimos que
eles são melhores processados devido ao baixo nível de
ruído a que eles são suscetíveis.
Como os amplificadores operacionais são basicamente
formados por amplificadores diferenciais, poderá
processar sinais balanceados, seja como amplificador
normal ou amplificador inversor, podendo inclusive
somar os sinais balanceados, gerando na saída um
sinal desbalanceado com as mesmas informações
contidas no sinal balanceado, vamos observar o circuito
da figura 12.
Neste circuito temos uma bobina móvel (de um
microfone por exemplo) ligada na entrada de um
operacional.
Em um transformador, o sinal da bobina é balanceado,
sendo que na parte de baixo o sinal estará em fase, e na
parte de cima em contra-fase (invertido 180°); o sinal em
fase será captado pela entrada não inversora e será
amplificado na saída do operacional; já o sinal em
MÓDULO - 4
contra-fase será captado pela entrada inversora, e este
será amplificado com inversão de fase, e como ele está
com 180° dedefasagem, passará a ter a mesma fase do
outro sinal que está com zero grau (internamente no
operacional). Com isso os dois sinais serão somados,
gerando apenas um sinal amplificado em fase e
desbalanceado na saída do operacional.
Com isto o amplificador operacional é largamente usado
em circuitos balanceados, desde os pré-amplificadores
até os amplificadores e desbalanceadores. Ele também
é muito usado em circuitos de audio profissional, onde
os sinais são processados e transmitidos em fase e
contra-fase (sinais balanceados) para minimizar a
incidência de ruídos.
Aseguir, vamos analisar um circuito que pertence a uma
mesa de som (MIX) da SSL, que é uma das maiores
empresas do mundo em equipamentos de áudio
profissional.
O circuito em questão é um amplificador de microfone,
sendo considerado apenas um canal (neste modelo de
mesa, temos 30 amplificadores de microfone). O circuito
completo deste amplificador pode ser visto na figura 13,
cujo funcionamento mostraremos a seguir.
O sinal captado pelos microfones (um para cada canal)
adentra a mesa em três vias, e será conectado ao
circuito amplificador através de capacitores para as
entradas (+) e (-) e diretamente na referência (terra).
O sinal em fase (+) passará pelo filtro formado por L2 e
C70 e polarizará a base do transistor TR5-1, o sinal
“sairá” invertido (180°) em seu coletor, indo diretamente
para o amplificador operacional IC29; este amplificador
está configurado como amplificador inversor, e sua
realimentação negativa é feita pelo próprio transistor
APOSTILA
TR5-1. O sinal depois que sai do amplificador IC29 terá
sua fase restaurada voltando a ter 0°, e passará por C84
desacoplando seu nível DC, indo para outro operacional
(IC30), que está configurado como amplificador não
inversor, cuja realimentação negativa é feita por R115.
O sinal que sai do amplificador operacional IC30 ainda
está com a mesma fase do sinal inicial (sinal + em 0°), e
daí entrará no operacional IC21, que está configurado
como um amplificador somador, com realimentação
negativa feita por R84; este operacional irá somar o
sinal da entrada não inversora (o sinal +) com o sinal da
entrada inversora (o sinal -), só que este será invertido
(interno ao IC21) ficando em fase com o sinal anterior.
Teremos então na saída do IC21 o sinal amplificado,
somado e desbalanceado, com poder de corrente
su ficie nte para receber efe ito s (com pressor),
equalizações pela mesa ou ainda sergravado em fita.
O sinal (-) que está em contra-fase (180°) passará por
um circuito idêntico ao do sinal (+); ou seja primeiro pelo
filtro (L1 e C56) depois por TR5-2, indo para o
amplificador inversor IC22, daí para o IC 23 e finalmente
será somado, com inversão de fase, no IC 21.
Neste circuito (figura 13) restam ainda dois
operacionais, sendo estes o IC 31/1 e o IC 31/2.
O operacional IC 31/2 tem a função de manter o 1/2 Vcc
de saída em 0 volt, fazendo uma espécie de
ANÁLISE DE DEFEITOS
Para analisarm os circuitos com am plificadores
operacionais, deve-se primeiramente separar o circuito
em partes, sendo cada parte formada por um
amplificador operacional; depois podemos analisar
cada operacional separado do outro.
Um amplificador operacional pode estar trabalhando na
região linear ou na região não linear; na região não
linear o operacional trabalha comparando suas
entradas, e sua saída estará cortada com -B ou
saturada com +B. Já na região linear o operacional
poderá ter na saída qualquer tensão entre -B e +B, mas
suas entradas, obrigatoriamente, deverão ter a mesma
tensão; facilitando a análise de defeitos através do
circuito “série” formado pela realimentação negativa.
Vamos analisar 2 circuitos com defeito, formados por
operacionais, para exemplificarmos a análise de
defeitos. O primeiro circuito é mostrado da figura 14.
FONTES - AMPLIF. DE POTÊNCIA • VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MÓDULO 4 -
realimentação com a tensão de saída, que caso fique
diferente de zero volt, irá fazer a com que a saída deste
operacional aumente (ou diminua a polarização do
operacional IC 21). Portanto o operacional IC 31/2
apesar de aparentar a configuração de comparador de
tensão, também tem uma realimentação negativa
formada pelo próprio circuito do amplificador, mantendo
suas entradas em 0 volt.
O operacional IC 31/1 tem uma função parecida à do IC
31/2, só que ela é mantera simetria entre os sinais (+)e
(-). Uma amostra do sinal (+) irá para a entrada
inversora do IC 31/1, através de R118; e uma amostra
do sinal (-) irá para a entrada não inversora por R82.
Caso um dos sinais (+ ou -) tenha sua amplitude maior
que outro, a saída do operacional IC 31/2 irá polarizar o
IC 23 com maiorou menortensão, equilibrando o ganho
dos sinais; isto garantirá que os dois sinais sejam
amplificados por igual, independente do ganho dos
transistores ou dos operacionais, mantendo-os
completamente balanceados.
Este é um amplificador profissional de alta performance
e de baixo ruído, que garante na saída um sinal
desbalanceado sem distorção; ele é apenas um circuito
entre muitos que utilizam operacionais com sinais
balanceados.
Neste circuito, temos um amplificador operacional com
realimentação negativa, indicando que ele deve estar
trabalhando na região linear; as entradas inversora e
não inversora deveríam apresentara mesma tensão, e a
tensão de saída deveria estarentre +B e -B.
Verificando as tensões nas entradas, podemos
perceber que elas estão diferentes, e a tensão de saída
(+15V) é igual a tensão de +B. Isto só deveria ocorrer se
o operacional estivesse “saturado”, e para isso a tensão
da entrada não inversora deve ser maior que a tensão
da entrada inversora. Comparando a tensão da entrada
não inversora (2,3V) podemos realmente confirmar que
ela é maior que a tensão da entrada inversora (2,1 V),
justificando a tensão de saída, levando a conclusão que
o operacional DEVE estar “bom”.
Devido a realimentação as tensões de entrada
deveríam ser as mesmas, já que isso não está
ocorrendo vamos analisar o circuito correspondente a
realimentação, como é mostrado na figura 15.
Neste circuito temos R2 e R3 formando um circuito
“série", e de acordo com as proporções de suas
resistências comparado com as quedas de tensões
sobre eles, podemos concluir que R3 está alterado, ou o
resto do circuito (operacional) está desviando corrente
de R2, pela entrada inversora; portanto outra
possibilidade de defeito seria uma fuga interna do
operacional, apesarde ser pouco provável.
Na figura 16, temos outro circuito com defeito, só que
neste caso o operacional não tem realimentação, e
portanto está trabalhando como comparador de tensão.
O operacional tem na sua entrada inversora uma tensão
maior que da entrada não inversora, justificando a
tensão de saída em 0 volt (-B), mas se olharmos com
atenção veremos que sobre R1 existe uma queda de
©
APOSTILA
tensão de 2 V (figura 16); isto não deveria ocorrer, já que
as entradas do operacional são de alta impedância e
portanto as correntes circulantes normalmente são
abaixo de 1mA. ~
fig u ra 1 6
Podemos com isso concluir que o operacional deve
estar com uma fuga interna, aumentando o consumo de
corrente ou R1 está muito alterado (resistência acima
de 10MQ) provocando esta queda de tensão (figura 17);
sem este problema a entrada não inversora teria os
mesmos 8,5V que “entra” no circuito e na saída do
operacional teríamos +15V (+B).
Destes dois exemplos podemos resumir a análise de
defeitos em 2 partes:
1° Se o operacional tiver sua saída compatível com as
entradas provavelmente ele estará “bom” e o defeito
estará nos com ponentes externos (resistores,
capacitores, etc.).
Exemplo: tensão de saída igual a 3V (+B =10V) e suas
entradas estão com a mesma tensão de 2 V cada.
2o Se a saída não for compatível com suas entradas o
defeito certamente será o operacional.
Exemplo: tensão de saída igual a 2V (+B =10V) e sua
entrada inversora tem 2V e a não inversora 5V.
Ficou claro nos exemplos que estudamos que a análise
de defeitos se baseia quase que totalmente na lógica e
não existe uma “receita” de análise, e sim o estudo das
tensões e sinais do circuito, para podermos aplicar
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS • ELETRÔNICA DIGITAL
MÓDULO 4 -
nossa teoria, e chegarmos ao componente defeituoso.
Nos circuitos das figuras 18a, 18b e 18c, temos três
defeitos propostos, cuja resposta é colocada abaixo.
18a) R3 aberto: vemos que a tensão na entrada “não inversora"
está com +3V, que deve elevar a tensão de saída, de forma a
colocar a mesma tensão na entrada “inversora’’. Mas vemos
que a entrada “inversora” não alterou sua tensão, mantendo-se
em zero volt. Como a tensão de saída foi para 10V e no centro
do divisor de tensão está com zero volt. Já podemos afirmar que
R3 está aberto.
18b) R2 alterado: Neste circuito, vemos que a entrada “não
inversora”, recebe uma tensão de 2V, produzindo na
realimentação negativa a mesma tensão, que está correto. Mas
comparando os resistores R3 e R3, vemos que R3 é pouco
maior que o dobro de R2, devendo manifestar pouco mais do
dobro da tensão que cai sobre R2 (2V). Assim, podemos afirmar
que R2 sofreu uma alteração para 220k (10 vezes mais que R3).
18c) Sem defeito: neste circuito vemos que a tensão de entrada
encontra-se com +8V, o que deveria fazer a tensão do pino de
realimentação negativa ficar a mesma. Vemos que na saída do
operacional, a tensão é de +15V, tensão esta que alcançou a
máxima tensão da fonte. Considerando que R3 e R2 são do
mesmo valor, a tensão entre os resistores deverá ser de 7,5V,
como está ocorrendo. Assim, podemos afirma que o circuito não
possui problemas, sendo que a tensão de entrada está acima
do ponto de variação máxima possível.
APOSTILA
ANÁLISE DE DEFEITOS MAIS COMPLEXA
No circuito de pré-am plificador de m icrofone,
podem os ver que a tensão de base de TR5-1 e
TR5-2, está com -0,5V, um pouco negativa, o que
está correto, visto que as bases estão polarizadas
por R106 e R78 (100k cada), para a massa. Assim ,
os em issores deverão ser polarizados para o
potencial negativo, que é feito pelas saídas dos
operacionais IC29 e IC22 que estão com tensões de
-2 ,5V e m suas saídas.
Até aqui, todas as polarizações estão corretas,
tanto na malha de am plificação do sinal em fase,
quanto na malha am plificadora de baixo, que o
am plifica em contra-fase.
Tomando com o base as tensões das entradas “não
inversoras” dos IC29 e IC22, onde tem os 12,6V e
considerando que os transistores TR5-1 e TR5-2
inicialm ente estão cortados, terem os 18V nos
coletores, garantindo à entradas “inversoras” uma
te n s ã o m a is a lta . A s s im , as s a íd a s d o s
o p e ra c io n a is , fic a m co m te n s ã o n e g a tiv a ,
polarizando os em issores dos transistores com
- 1 , 1 V, fazendo a tensão de coletor cair até que fique
com a m esm a tensão da entrada “não inversora”.
Lem bram os que os sinais na saída de IC29 e IC22
são os m esm os, mas estão em contra-fase, com
uma tensão média DC de -2,5V. Eles prosseguem
com esta tensão DC desacoplada pelo capacitores
C84 e C 68 . Entrando agora no IC30 e IC23 com
tensão DC de zero volt. Vem os que a saída dos
operacionais apresentam tensões de zero volt,
MODULO 4 -
indicando que até aqui tam bém tudo está normal.
Vem os que os resistores de realim entação desta
malha é de 1 k, tem os resistores de 47k à massa,
significando que o ganho de tensão destes
integrados são unitários, mas com alto ganho de
corrente da entrada para a saída.
Chegam os então ao IC21, onde agora os sinais
am plificados em fase e contra-fase entrarão nas
e n t r a d a s “ n ã o in v e r s o r a ” e “ in v e r s o r a ”
respectivam ente, para que se tornem um único
sinal com a m esm a fase do sinal que entra em fase
(na entrada “não inversora”). Mas aqui tem os
tensões bem fora do normal, ou seja, deveriam os
ter zero volt nas entradas e a mesm a tensão na
s a íd a . M as, e n c o n tra m o s + 1 8 V na sa íd a .
O bservando a tensão entre os resistores de
realim entação R84 e R83, está com +9V, que está
norm al para a tensão de saída. Esta tensão de +9V
tam bém vai até a entrada “inversora” do IC21, que
sendo m aior do que a tensão presente na entrada
“não inversora” com -0,5V, deveria fazer a tensão de
saída do operacional cair, o que não está
acontendo. Veja que a tensão muito alta na saída do
IC21, vai até a entrada “inversora” do IC31/2,
levando a saída desta e uma tensão muito negativa
na saída com -15V, visando obrigar o integrado
IC21 a voltar para uma tensão de zero volt na saída.
Desta form a, já podem os afirm ar que está havendo
um curto da saída para a alim entação positiva no
integrado IC21.
APOSTILA MÓDULO 4 -

KIT M4-1 DETECTOR DE DEFEITOS INTERM ITENTES

Na página seguinte, apresentamos o diagrama OUTPUT4 I NP U T 4 I NP UT 4’ GND I NPUT 3 ' INPUT 3' OUTPUT 3

esquemático completo do KIT M4-01, que é o detector de

defeitos intermitentes (figura 25), montagem muito
interessante para detectar defeitos que somente ocorrem
em dadas circunstâncias não previsíveis.
O circuito é composto de um amplificador de sinal, ou
reforçador inicial, sendo este o responsável por distribuir o
sinal analisado para mais 3 malhas, que detectarão se o
sinal aumenta ou diminui, se o nível DC do sinal cai ou ainda
aumenta.
Quando o detector é bem calibrado - veremos isso mais
tarde, quando ocorrer o problema, haverá uma indicação
visual que ficará memorizada ou ainda um sinal de uma
pequena sirene que alertará o técnico que o defeito
como para o potencial positivo, devemos usar o LM324.
ocorreu. O projeto de nosso detector de defeitos intermitentes, exige
Vamos inicialmente analisar as áreas do detector de forma saída Hi e Low. sendo necessária a utilização do LM324.
separada, para que tenhamos uma idéia precisa de seu
funcionamento.
O FUNCIONAMENTO DO DETECTOR DE DEFEITOS
OS INTEGRADOS LM339 E LM324 V*

O integrado LM339, faz parte da família dos integrados

LM139, LM239. Todos possuem 4 amplificadores
operacionais internos e entre eles há pequenas diferenças
de ganho para os sinais de entrada. Veja a diagramação
interna deste integrado pode ser vista na figura 20.
Podemos destacar que as saídas de cada um dos
operacionais, possuem transistores NPN ligados ao
fig u r a 2 0
O UTPU T3 O UTPU T4 GND I N P U T 4- INPUT4- I NPUT 3* INPUT3

INTERMITENTES

O REFORÇADOR DO SINAL DE ENTRADA

Na figura 24, podemos ver o circuito de entrada, onde

O UT PU T? O UT P UT 1 V* INPUT 1 INPUT 1* INPUT 2 INPUT?-
temos R1 com 1k, o potenciômetro RV1 de 1M e o R2 de
10k. Podemos dizer que ao ajustarmos o potenciômetro
potencial negativo, sendo seus coletores ligados
para cima, praticamente não teremos atenuação no sinal na
diretamente ao pino de saída, obrigando que se tenha um
entrada; mas quando o ajustamos para baixo, haverá uma
r/esistor RULL-UP na parte externa do integrado, para que
J ig u ra ^ haja p0tencia| pOSjtjVo. Veja o atenuação de cerca de 100 vezes na amplitude (ver os
valores dos resistores e potenciômetro).
9 destaque disso na figura 2 1 .
Os diodos D1 e D2, protegem a entrada do integrado contra
O— x > Temos também o integrado
níveis excessivos do sinal na entrada.
? LM324, que faz parte da linha
Como temos uma realimentação da saída para a entrada
iMi39j>—A—
i /4 ov0 LM124, LM224, que possuem
“inversora" feita pelo resistor R3, sem resistor para a
c a ra c te r ístas muito
♦Vftef O-— massa, haverá ganho unitário, mas com grande
sem elhantes, difererind o
apenas por pequenas R1
diferenças de ganho para os
sinais de entrada. Veja na figura 22, a diagramação interna
do integrado com os 4 amplificadores operacionais.
A grande diferença entre os operacionais dentro do
integrado LM339 e LM324, é que o LM324, possui uma
saída Hi e Low, ou alta e baixa, não sendo necessário na
saída dos operacionais o resistor PULL-UP, como mostra a
diagramação na figura 2 1 .
Em utilização em projetos, podemos dizer que se
quisermos acionar cargas com potencial negativo, não
havendo necessidade de corrente alta no potencial capacidade de corrente. Assim, o sinal que sai do pino 1 do
positivo, utilizamos o integrado LM339. Mas se o projeto integrado é levado à três malhas independentes.
necessitar de fortes correntes tanto no sentido da massa

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MÓDULO - 4
KIT M4-1 DETECTOR DE DEFEITOS INTERMITENTES

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MÓDULO 4 -

DETECÇÃO DE NÍVEL DE TENSÃO POSITIVA MÁXIMA.
O sinal após reforçado chegará ao resistor R4, cuja
variação DC, será comparada com a tensão presente no
pino 4 do integrado, como mostra a figura 26.
DETECÇÃO DE NÍVEL DO SINAL EM VOLTS PICO A
PICO.
O sinal presente na entrada de nosso circuito, sendo
reforçado pelo primeiro operacional, tem agora seu nível
DC desacoplado pelo capacitor C1, passando somente as
variações pico-a-pico, sendo estas retificadas e filtradas
em C2. Esta tensão será comparada com a tensão

Se RV2, está na posição central, a tensão do pino 4 no

intregrado será de zero volt. Toda a vez que a tensão do
pino 5 ultrapassar zero volt, a tensão de saída (pino 2)
subirá, acendendo o LED e excitando o circuito de disparo
seguinte.
Assim, o ajuste de RV2, deverá ser feito observando o
LED5, ou seja, deve ser ajustado até que o LED5 não
acenda mais. Após o circuito deve ser RESETADO, como
falaremos adiante.
Toda vez que o pino 2 do integrado U1B sobe, haverá a
excitação do circuito seguinte, via D8, que terá uma tensão
integrada em C6, que ao chegar em 0,6V, polarizará Q1 e
este por sua vez polarizará Q4, que acenderá o LED D10.
Mesmo que a tensão do pino 2 do operacional caia, o
circuito disparado (Q1 e Q4) manter-se-a polarizado e com
o LED D10 aceso.
DETECÇÃO DE NÍVEL DE TENSÃO NEGATIVA
MÁXIMA.
O mesmo sinal que chegou ao resistor R4, chega também
ao resistor R5 cuja variação DC, será comparada com a
tensão presente no pino 9 do integrado, como mostra a
figura 27.
presente em RV4, de forma que o sinal da entrada
“inversora” deverá ser maior do que da entrada ‘‘não
inversora”, ficando uma tensão negativa na saída do
operacional. Caso o sinal de entrada caia de amplitude por
algum problema, acionará o alarme ou a indicação do
problema.
Como dissemos anteriormente, quando picos negativos e
positivos caírem abaixo do nível ajustado, haverá disparo
do circuito Q3/Q6, que acenderá o LED12 que manter-se-a
aceso.
CIRCUITO DE ALARME OU INDICAÇÃO VISUAL
Quando um dos três circuitos de detecção de nível de maior
tensão, menor tensão ou de menor sinal pico-a-pico, for
acionado, haverá nível baixo no lado direito do resistor R35,
que polarizará o transistor Q13, sendo que este levará

Se RV3, está na posição central, a tensão do pino 9 no

intregrado será de zero volt. Toda a vez que a tensão do
pino 8 cair abaixo de zero volt, a tensão de saída (pino 14)
subirá, acendendo o LED e excitando o circuito de disparo
seguinte.
Assim, o ajuste de RV3, deverá ser feito observando o Q10 e estes acionarão Q12 que levará o sinal para o falante
LED6, ou seja, deve ser ajustado até que o LED6 não LS1. Caso o técnico não deseje a indicação de disparo
acenda mais. Após o circuito deve ser RESETADO, como sonoro, poderá optar em mudar a chave SW2 para cima,
falaremos adiante. ocorrendo apenas uma indicação visual.
Como dissemos anteriormente, quando picos negativos do Tivemos aqui apenas um resumo do funcionamento do
sinal de entrada, ultrapassar o nível ajustado, haverá detector de defeitos intermitentes. A aplicação prática do
disparo do circuito Q2/Q5, que acenderá o LED11 que circuito fechará o ciclo do entendimento do sistema.
manter-se-a aceso.
A te n ç ã o : a p ó s a le it u r a et o u e s tu d o d e ta lh a d o d e s ta a u la , p a r t a p a r a a f e i t u r a d o s
b lo c o s d e e x e rc íc io s M 4 -1 7 à M 4 - 2 0 . N ã o p ro s s ig a p a r a a a u la s e g u in te s e m te r
c e r te z a q u e s e u re s u lta d o n o s b lo c o s é a c im a d e 8 5 % . L e m b re -s e q u e o v e rd a d e iro
a p re n d iz a d o , c o m re te n ç ã o d a s in fo rm a ç õ e s d e s ta a u la , s o m e n te s e rá a lc a n ç a d o c o m
to d o s os e x e rc íc io s m u ito b e m fe it o s . P o r ta n to , te n h a p a c iê n c ia p o is s e rá n o d ia -a -d ia
d a f e it u r a d o s b lo c o s a lc a n ç a rá u m e x c e le n te n ív e l e m e le tr ô n ic a .
68) FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
APOSTILA MODULO 4 -

VÁLVULAS TERMOIÔNICAS
Teoria geral - a diagramação da válvula diodo
A polarização da válvula - a válvula triodo
A amplificação de sinais e inversão de fase na válvula
Amplificador classe A e o amplificador PUSH-PULL valvulado
A válvula tétrodo e a válvula pentodo
O amplificador PUSH-PULL completo
Análise de defeitos com circuitos valvulados

VÁLVULAS TERMOIÔNICAS - teoria geral

A válvula termoiônica, é um dispositivo de retificação e
amplificação de sinais ou tensões e é utilizada até os dias
de hoje em aplicações de áudio profissional e sistemas
de transmissão de RF. Infelizmente, tem sua vida pré-
determinada, devido ao desgaste do catodo que sofre
aquecimento causado pelofilamento (verfigura 1 ).
Com o surgimento do transistor, a eletrônica sofreu uma
grande revolução, devido a estes componentes
possuírem menor dimensão e
consumo de energia, maior
durabilidade, menor custo e sem
uma limitação ou vida útil pré
definida.
Com tantas vantagens e poucas
desvantagens em favor dos
transistores, parecia que a
válvula estava com seus dias
c o n ta d o s . Sua u tiliz a ç ã o
começou a perder terreno já na
década de 60, com pequenos
rá d io s que u tiliz a v a m os
p rim e iro s tra n s is to re s de
germânio e se estendeu na
década de 70 com televisores e
o utros e qu ip a m en to s, não
somente utilizando transistores,
mas alguns circuitos integrados
construídos à partir do silício.
Mas, no final da década de 80 e
início de 90, novamente a
válvula ganhou força, através
dos p ré -a m p lific a d o re s e
amplificadores de potência, que
por sua grande qualidade
sonora, voltavam às lojas
especializadas (principalmente
no primeiro mundo).
Os profissionais de áudio que
p o s s u e m uma g ra n d e
sensibilidade auditiva,
começaram a reparar que os
timbres (harmônicos) produzidos por aparelhos com
sinais processados pelos aparelhos valvulados eram
muito melhores dos que os produzidos por aparelhos de
estado sólido (solid State) baseado em semicondutores.
A febre pela qualidade acabou gerando empresas
especializadas em publicações técnicas, revitalizou
fábricas (principalmente as russas), que além da
fabricação das antigas válvulas, lançaram válvulas
compactas e com performance ainda melhoradas.
É um mercado fechado à maioria dos técnicos, pois
requer muito conhecimento e qualidade destes, afinal um
equipamento de qualidade valvulado chega a custar de
cinco à dez vezes mais que um similar transistorizado.
Aos poucos estes equipamentos vão se tornando
exigência dos apreciadores do bom som, que vai além
das especificações HI-FI.
Sendo assim, não poderiamos deixar de abordar este
assunto de uma forma resumida, mas que dará base,
juntamente com extensas pesquisas na internet, para
permitir que nosso aluno adentre este mercado de alta
qualidade e de excelente remuneração.
A DIAGRAMAÇÃO BÁSICA DA VÁLVULA DIODO
Na figura 2, podemos ver o esquema básico de uma
válvula diodo, onde temos dois elementos principais:
anodo e catodo. Além desses, temos um elemento que
não participa diretamente da amplificação dos sinais,
mas é essencial para o funcionamento da válvula: o
filamento.
Catodo: elemento revestido de algum tipo de óxido,
sendo que um dos primeiros óxidos utilizados foi o bário.
Atualmente são usadas misturas de óxidos, como o
bário, estrôncio e cálcio (além do óxido de alumínio).
Estes material revestidos com óxidos, possuem grande
quantidade de elétrons livres quando aquecidos. É do
catodo que se forma a nuvem de elétrons (liberação de
elétrons que se desprendem do material e se
movimentam no vácuo) que dará condições a circulação
de corrente pela válvula. Apesar de ter condições de
formar a nuvem de elétrons, o catodo deve ser ligado a
um potencial de tensão baixa ou negativa (em relação à
placa), para que os elétrons emitidos possam ser
repostos, formando assim a corrente termoiônica.
Placa ou anodo: metal que tem como função atrair os
elétrons do catodo, desde que seja polarizado com um
potencial positivo ou mais alto que o catodo.
Filamento: tem como objetivo aquecer o catodo, de
forma a facilitar o desprendimento dos elétrons. As

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MÓDULO 4 -

válvulas convencionais trabalham com tensão de

filamento que vão desde 3 até 7 volts eficazes. A
proximidade mecânica entre filamento e catodo é
necessária para que haja bom aproveitamento do calor
liberado e isto implica na necessidade de uma fonte de
tensão para o filamento que não deve ter relação com a
massa do circuito.
Na figura 3a, repetimos a figura anterior, para que esta
fig u ra 3 a fig u ra 3 b
Válvula de Válvula de
aquecimento aquecimento
indireto direto

possa ser comparada com a figura 3b.
A primeira é uma válvula de aquecimento do catodo feito
de forma indireta, ou seja, aplica-se uma tensão ao
filamento onde este aquece, transferindo o calor para o
catodo, que deste modo consegue liberar boa
quantidade de elétrons. Na figura 3b vemos que o
filamento não existe. Apesar disto devemos continuar
aquecendo o catodo para a liberação dos elétrons livres e
para isto, fazemos circular uma corrente por este
elemento, de um extremo ao outro; tendo ele
determinada resistência baixa, acaba aquecendo.
Apesar de haver a polarização direta ao catodo
produzindo uma corrente circulante por ele, ainda
teremos uma comunicação deste para que haja ligação
do catodo à massa e que os elétrons possam vir daí.
fig u ra 7
criando assim condições básicas para a circulação de
corrente pela válvula. Independente da alimentação do
filamento, já poderiamos dizer que alguns elétrons livres
desprendidos do catodo, seriam atraídos pela placa
(potencial positivo), o que daria alguma polarização para
a válvula.
Mas ao aquecer o catodo, há uma grande liberação de
elétrons, que partem do catodo (potencial mais negativo)
para o anodo ou placa (potencial mais positivo), fazendo
com que a válvula apresente uma resistência interna que
poderá variar, como mostra a figura 6 . Sendo assim, uma
grande circulação de corrente do anodo para o catodo,
faria com que a válvula pudesse ser considerada como
uma chave fechada, tendo em sua placa uma tensão de
50V. Fica claro que esta seria a mesma tensão do catodo
(veja figura 7).
A válvula poderia ser representada então como o diodo
semicondutor, como mostramos na figura 8, sendo o
catodo ligado ao potencial mais negativo, enquanto o
anodo, ficaria ligado ao potencial mais positivo,
permitindo a circulação de corrente como acontece com
o diodo semicondutor.

A POLARIZAÇÃO DA VÁLVULA

Afigura 4, mostra-nos um aspecto real de uma válvula

diodo, que utiliza o filamento como material emissor de
elétrons (além claro de
bulbo aquecer).
de vidro a v isã o de lig a ç ã o
elétrica da válvula-diodo,
Placa
pode ser vista na figura 5,
(anodo) onde temos uma tensão
Filamento de 100V aplicada a um
(catodo) circuito série formado por
R1, V1 (válvula) e R2. Caso invertamos a polaridade aplicada à válvula,
Notem que a tensão para colocando um potencial mais positivo no catodo e
o filamento parte de uma negativo no anodo, mesmo com o filamento aceso, não
fonte independente do teremos a circulação de corrente pela mesma, pois a
negativo ou massa do placa não tem facilidade da liberação de elétrons,
circuito. Esta tensão causando assim o efeito de circuito aberto. Desta forma
fig u ra 4 pode ser obtida de um criamos a válvula diodo que é ou foi muito utilizada em
e n r o l a m e n t o circuitos de retificação em fontes de alimentação.
i n d e p e n d e n t e do Vemos então, que neste início de estudo, a válvula
transformador de força ou ainda do transformador de comporta-se como uma chave fechada ou aberta, e terá
uma fonte chaveada, desde que se obtenha a tensão grande aplicação em retificação das mais variadas
eficaz requerida para bom aquecimento do catodo. formas de corrente alternada. A válvula também poderá
Observamos que o catodo foi colocado no potencial mais ser usada para retificação em alta frequência, tendo
negativo da fonte, enquanto a placa no potencial positivo, excelente performance nesta função.

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA
A VÁLVULA TRIODO
Afigura 9, mostra uma válvula triodo fabricada em 1906.
Apesar de ser pequena e estranha, já fazia amplificações
de sinais.
A figura 10, mostra-nos o diagrama da válvula triodo,
onde vemos um quarto elemento que é a grade, colocada
entre o catodo e o anodo (ou placa). A função deste
quarto elemento é criar um campo elétrico para controlar
a quantidade de elétrons que se deslocam do catodo
para a placa, por isso ela é chamada de grade de
controle, ou simplesmente G1.
Vamos colocá-la no mesmo circuito mostrado
anteriormente, ou seja, em série com R1 e R2. Em um
primeiro momento, a ligação da grade ficará “em aberto”
ou sem ligação ao circuito. Ao ligarmos o circuito como
mostrado na figura 11, a grade chamada de G1, apesar
de existir dentro da válvula, não impedirá a passagem de
e lé tro n s , to rn a n d o -s e como o d io d o fa la d o
anteriormente, entrando em saturação (tensão de catodo
= anodo ou placa). Assim teremos uma tensão de 50V na
figura 11 figura 12
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MODULO 4 -
placa, e o mesmo ocorrendo para o catodo. A tensão de
50V, no catodo e no anodo foi obtida pela saturação da
válvula (chave fechada) e pelos valores iguais dos
resistores R1 e R2.
Mas, na figura 12, colocamos um resistor de alto valor na
grade 1 para a massa ou potencial negativo, tornando a
grade polarizada em relação aos potenciais do circuito.
Notem que se medíssemos a tensão de grade no
e x e m p l o a n t e r i o r com a g r a d e d e s l i g a d a ,
encontraríamos zero volt, mesma tensão medida agora.
Mas, o estado anterior era considerado “em aberto”,
enquanto que agora existe um potencial, sendo ele de
zero volt.
Veja pela figura 13, que a válvula encontra-se com
potencial igual entre catodo e grade 1 , enquanto que o
anodo apresenta-se inicialmente com potencial de 100V.
Quando fazemos isto e ligamos o circuito, a válvula
emitirá elétrons do catodo para o anodo, elevando o
potencial do catodo e reduzindo o potencial do anodo ou
placa, como mostramos pela figura 14, onde temos a
válvula como se estivesse com uma resistência interna
de 30k. Mas notem agora que a GRADE 1 passou a ter
uma tensão menor do que o catodo (elemento emissor
de elétrons); a figura 15a, especifica que o catodo está
agora com um potencial 20V superior ao da grade,
criando uma barreira para a passagem dos elétrons, pois
considerando que os elétrons possuem carga negativa, a
grade criará um campo mais negativo que influenciará
em uma menor circulação de corrente pela válvula.
figura 15a figura 15b
+100V?
s m »
Forma-se então um controle de circulação de elétrons
através de um campo criado a partir de uma tensão
aplicada a grade, tornando a válvula uma resistência que
poderemos controlar, como mostra a figura 15b.
APOSTILA
Na figura 16, vemos a configuração da válvula triodo,
colocando as tensões de grade 1 com zero volt, a tensão
de catodo com 20V e anodo com 80V. Dizemos então
que a válvula está polarizada, sendo que podemos
alterar esta polarização alterando a tensão de entrada na
grade 1. Aplicando-se portanto um sinal de 2Vpp à grade,
vamos verificar como a válvula se comportaria (veja o
gráfico da figura 17).
Quando a tensão da grade (G1) eleva-se, e vai até +1V,
vemos que o potencial positivo permitirá um pouco mais
de circulação de elétrons do catodo para a placa,
fazendo assim uma diminuição da resistência da válvula,
subindo o potencial do catodo em + 1 V, indo de 20V para
21V, enquanto que o potencial da placa cairá de 80V
para 79V. Então, vemos que ao subir o potencial da
grade houve queda na tensão da placa (inversão de
sinal).
Logo em seguida, o sinal injetado na grade, cai abaixo de
zero volt, ficando com uma tensão de -1V. Como o
potencial negativo da grade intensificou-se, haverá uma
menor polarização proporcional da válvula, caindo a
tensão de catodo de 20 para 19V e subindo a tensão de
placa de 80V para 81V. Apesar de haver a passagem do
sinal entrando na grade para o catodo e anodo, não
notamos amplificação em tensão deste sinal e tão
somente uma diminuição na impedância para a saída
(ganho de corrente).
Para que tenhamos um GANHO ou aumento de tensão,
deveremos fazer como na polarização série no transistor,
ou seja, diminuir o resistor de catodo em relação ao
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MODULO 4 -
resistor de anodo, como mostra a figura 18. Nela vemos
que o resistor R1 (resistor de anodo ou placa) permanece
com o valor de 10k, enquanto que o resistor R2 (de
catodo) passa a ter agora um valor 10 vezes menor.
Desta forma poderiamos dimensionar as tensões para
fig u ra 1 8
este novo circuito?
A figura 19a, mostra-nos o circuito equivalente, onde
uma queda de tensão de 20V sobre o resistor R1, irá
provocar uma queda de tensão de tensão de 2V no
resistor R2 (circuito série), ou seja o catodo ficaria com
2V enquanto que a tensão de anodo ou placa ficaria com
80V (em relação a massa).
fig u ra 1 9 a fig u ra 1 9 b
20V
78V
A figura 19b, mostra-nos as tensões especificadas
anteriormente, onde podemos ver que a grade 1 fica
somente 2 volts abaixo da tensão de catodo, o que não
seria potencial suficiente para a retenção de elétrons
(lembre-se que no exemplo da figura 16, a estabilidade
da condução da válvula só manifestava-se quando a
tensão de grade chegava a ser 20 volts inferior ao
catodo); haveria portanto, maior polarização da válvula
até que ela chegasse à saturação, ou seja, tensão de
catodo igual à do anodo, ficando nos dois terminais cerca
de 9,1 V, como mostra a figura 20.
Podemos afirmar que para termos uma amplificação de
tensão na válvula (da grade para a placa) deveremos ter
o resistor de anodo ou placa com uma resistência maior
do que a resistência do catodo; o problema será criar a
diferença de tensão necessária para a grade (mais
negativa que o catodo) de modo que possamos reter os
elétrons satisfatoriamente. A tensão de grade 20 volts
menor do que a tensão de catodo para que haja retenção
APOSTILA MÓDULO 4 -

de elétrons, foi utilizada aqui como exemplo didático,

Assim o circuito está pronto para trabalhar com
podendo variar muito de acordo com o tipo de válvula
amplificação de tensão de dez vezes, como veremos no
utilizada.
gráfico da figura 22. Quando injetamos o mesmo sinal
Para que possamos manter os resistores como no
mostrado anteriormente na figura 16, ou seja, um sinal de
exemplo anterior (R1 com 10k e R2 com 1k), deveremos
2 Vpp (1 volt acima da referência e 1 volt abaixo), teremos
criar um potencial negativo (abaixo da referência massa
na grade uma variação que irá se tornar inicialmente
ou terra), proveniente de uma bateria (como no exemplo
mais positiva, indo de -18V para -1 7V (a tensão se tornou
da figura 2 1 ), ou de forma prática a partir de uma
mais positiva, ou menos negativa).
retificação de tensão negativa da fonte.
Esta tensão mais positiva na grade provocará uma
menor resistência na válvula, polarizando-a mais,
elevando o potencial de seu catodo também em 1V
(mantendo a diferença de 20V entre G1 e K). Este
aumento de 1V na tensão de catodo, provocará uma
queda na tensão de placa em 10V, indo esta de +80V
para +70V (veja a figura 22). Logo o sinal volta ao eixo
zero fazendo as tensões voltarem aos seus níveis
normais (-18V para a grade; 2V para o catodo e 80V para
o anodo). Quando o sinal injetado cair de amplitude,
tornando-se mais negativo (indo de -18V para -19V),
haverá uma menor polarização para a válvula e
consequentemente, uma queda de tensão no catodo,
que iria para cerca de 1V. Com a menor polarização da
válvula, a tensão do anodo subiria para +90V.
Conseguimos assim uma amplificação de tensão de dez
vezes.

Apesar de termos nova fonte de alimentação, o potencial

negativo de referência ou massa continua sendo o polo
negativo da bateria de 100V, que fornecerá os elétrons
para o catodo. Mas, vemos agora que em relação a este
massa, temos um potencial de -40V que servirá como
tensão de referência para se criar um divisor de tensão
feito pelo potenciômetro P1 de 1 MW. Notem que se
ajustarmos este potenciômetro para o centro, teremos
uma tensão de aproximadamente -20V (em relação a
massa). No exemplo, utilizamos a tensão de -18V que
dará uma diferença de 20 volts para o catodo.
Considerando inicialmente que a válvula não está
polarizada, teremos uma tensão de +100V na placa e 0V
no catodo (sendo a tensão de grade 1 ajustada para -
18V). Uma corrente começará a circular pela válvula,
pois o potencial negativo de -18V na grade 1 ainda não é
suficiente para impedir toda a passagem dos elétrons e
com isto, acaba tendo uma elevação da tensão de catodo
e uma queda da tensão do anodo ou placa. Notem que a Podemos ainda ajustar a tensão de grade, para produzir
tensão de catodo sobe somente a 2 V (deixando uma maior ou menor polarização da válvula, obtendo assim,
diferença de 20V para a grade 1), enquanto o potencial tensões desejadas de anodo ou catodo, como
do catodo cai para 80V (20V de queda em R1). mostramos nas figuras 23 e 24.

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

©
APOSTILA MÓDULO 4 -

Na figura 23, ajustamos o potenciômetro para uma

tensão negativa mais baixa (ou mais positiva), passando
de -18V para -16V (2V mais positivo ou menos negativo),
o que produzirá na válvula uma maior polarização,
elevando o potencial de catodo para +4V e redução do
potencial de anodo para 60V. Da mesma forma,
poderemos injetar um sinal que a válvula amplificará com
o mesmo ganho de tensão em dez vezes, mas teremos
uma diferença na tensão DC média. Neste exemplo, se
injetarmos um sinal com o dobro de amplitude (4Vpp), vai
ser amplificado sem problemas, surgindo no anodo um
sinal com variação de 40Vpp.
A figura 24 mostra o mesmo circuito, tendo a grade
ajustada agora para -20V (mais negativa), o que
provocará uma menor polarização para a válvula,
ficando o catodo agora com zero volt e a placa com uma
tensão de +100V. Um aumento na tensão de grade 1,
fará com que suba a tensão de catodo e caia a tensão de
anodo. Mas, no semiciclo seguinte na queda da tensão
de grade 1 , a válvula não responderá pois deveria ser
menos polarizada, o que não é possível pois já ESTÁ
CORTADA.

AMPLIFICADOR CLASSE A VALVULADO

Na figura 25, podemos ver um kit para montagem de um figura 25
amplificador classe A valvulado, cujo esquema
simplificado pode ser visto na figura 26. Este possui um
transformador casador de impedância para que a alta
impedância da placa da válvula, possa ser convertida em
uma baixa impedância para a excitação do alto-falante.

A amplificação na verdade acaba sendo maior, pois no

Na figura Devemos notar que as resistências ôhmicas da
placa (anodo) e catodo são bem menores do que no
circuito anterior. Isto se deve ao fato do circuito ser uma
saída de som e daí necessitar de uma corrente circulante
maior que o normal. Considerando que a resistência
“ ô h m ic a ” do tra n s fo rm a d o r é de 470 ohm s
aproximadamente, e a resistência do catodo de apenas
47 ohms, vemos que existe uma relação de 10 para 1,
onde podemos afirmar que o sinal injetado na placa teria
uma amplificação de 10 vezes.
circuito foi mencionada somente a resistência ôhmica do
transformador casador de impedância e não sua
reatância, sendo que a medida que o sinal de áudio for
sendo trabalhado, criará uma variação de corrente e um
aumento da reatância e consequentemente uma maior
variação de tensão sobre o transformador.
Outro aspecto do circuito da figura 26 é que as baixas
resistências de placa e catodo, fazem com que circule
permanentemente uma “boa” corrente entre placa e
catodo, devendo esta ser ajustada para o mínimo
necessário.
Para que possamos entender melhor como isto se
processa, vamos levar em consideração que a
resistência do primário do transformador seja de 470
ohms, deixando para a válvula uma resistência de 1,5
vezes maior do que esta que daria em torno de 700
ohms. Assim, teríamos uma resistência total do circuito
pouco maior do que 1 k; como temos uma alimentação de
100V, teríamos uma corrente circulante pouco menor de
0,1A. Considerando que na válvula há uma queda de
tensão de cerca de 60V, teríamos uma dissipação de
potência de cerca de 6 watts e que seria constante.
Quanto maior a potência que necessitemos, menor
serão as “resistências” colocadas em série com a
válvula, elevando cada vez mais a potência dissipada.
Assim, o ajuste adequado do potenciômetro P1 será

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MÓDULO 4 -

figura 27 fundam ental para controlar a

corrente final do circuito sem com
isto criar distorções no sinal.
A figura 27, mostra-nos a corrente
c i r c u l a n t e pel a mal ha com
ausência de sinal, como já foi
comentado anteriormente. Assim
teremos uma resistência da válvula
de aproximadamente 700 ohms,
deixando na placa uma tensão de
63V. Com isto, ficamos com uma
t e n s ã o de 3 7 V s o b r e o
transformador, que estará com
corrente circulando internamente
por este; esta corrente criará um
campo eletrom agnético, como
pode ser visto na figura 28. Este
campo apesar de existir (está triodo, tendo seus catodos ligados ao mesmo ponto e
sendo criado pelo primário), não possui variação suas placas em cada uma das saídas de um
(aumenta ou diminui) e com isto acaba não acontecendo transformador push-pull (empurra-puxa), indo o ponto
nenhuma indução no secundário. central deste transformador a alimentação de + 100V.
figura 28 Notem que as grades também recebem sinal (além de
. +100V . polarização) de um transformador chamado de driver.

Campo Eletromagnético
fixo não induz tensão
no secundário

Quando a válvula passa a ser mais polarizada, cairá a

tensão da placa como mostrada na figura 29a,
aumentando o campo eletromagnético do transformador
fazendo com que as linhas deste campo, cortem as
espiras do secundário do transformador e gerando com
isto uma indução que convencionamos que seria (+) do
lado de cima e (-) do lado de baixo; isto produzirá
obviamente o movimento do cone do alto falante, que
ligado com a fase correta, iria para a frente. Temos o potencial positivo de 100V ligado ao
transformador Tr1 e podemos dizer que o enrolamento
primário serão duas cargas (enrolamentos) ligados às
+.Í00V +100V
placas das válvulas, sendo que o circuito se fecha a
massa através do resistor R1. A figura 32a, mostra-nos
como pode ser criada a corrente neste circuito push-pull
(empurra-puxa). Se considerarmos que a válvula “V1”
está conduzindo e a válvula “V2” está cortada teremos
uma circulação de corrente indo dos + 100V, parte do
primário do transformador, passando pela válvula V1 e
chegando à massa via resistor R1. Ao mesmo tempo que
circula a corrente pelo primário do transformador acaba
figura 29a figura 29b havendo a indução para o secundário deste, criando uma
Na figura 29b, temos agora, menor polarização para a
válvula e consequentemente menor tensão aplicada ao
primário do transformador com a diminuição da corrente
elétrica e inversão do campo magnético alterando a
polarização da tensão induzida para o secundário e
fazendo o cone do falante ir para trás.

AMPLIFICADOR PUSH-PULL VALVULADO

Um outro tipo de amplificador valvulado é mostrado na

figura 30, tendo seu esquema elétrico de saída mostrado
na figura 31. Nesta figura podemos ver duas válvulas

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA
tensão variável, fazendo o cone do alto-falante se
deslocarem um sentido.
Na figura 32b, podemos ver agora a válvula “V I ”
inoperante (sem conduzir), ficando o trabalho para a
válvula “V2”; assim, do potencial de +100V circulará uma
corrente que passará pelo outro enrolamento do
transformador TR1, passando pela válvula e finalmente
chegando a massa via resistor R1. Esta corrente
circulando pelo outro enrolamento, provocará uma
indução oposta no secundário e com isto fará o cone do
alto-falante deslocar-se no outro sentido.
Mas, para que as válvulas sejam excitadas de forma
fig u ra 3 2 b
alternada pelo mesmo sinal, torna-se necessário uma
inversão de fase em suas excitações de grade. Na figura
31, vemos o transformador TR2 fazendo a função de
inversor de fase, pois ao induzirmos uma tensão em seu
secundário, o lado de cima ficará mais positivo, enquanto
o lado de baixo mais negativo. Assim, inicialmente
haverá a condução da válvula “V1” enquanto a válvula
“V2 ” ficará cortada. No sem iciclo seguinte o
transformador TR2 receberá tensão negativa do lado de
cima, e positiva do lado de baixo, fazendo agora “V2”
conduzir e mantendo cortada a válvula “V1 ”.
AVÁLVULATÉTRODO
As válvulas que possuem entre a grade de controle (G1)
e a placa mais uma grade é chamada de tétrodo (veja as
figuras 33 “a” e “b”). Esta nova grade é chamada de grade
auxiliar ou grade screen (Gs)
A principal finalidade desta segunda grade, consiste na
eliminação da capacitância direta existente entre a grade
de controle e a placa, pois podemos dizer que quando a
grade está recebendo uma tensão mais positiva,
produzirá um decréscimo na tensão de placa, o que
obviamente cria um efeito capacitivo, já que entre os dois
elementos não existe circulação de corrente. Outro grave
problema é que no aumento da tensão de grade, criará
uma grande queda na tensão de placa (saída de som),
fazendo com que a placa tenha um potencial menor para
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MÓDULO 4 -
a atração dos elétrons que partem do catodo e criando
uma amplificação não linear do sinal (menor atração dos
elétrons a medida que a tensão de placa for caindo).
Esta grade auxiliar, visa permitir uma boa atração dos
elétrons que deverão passar pela grade de controle (G1),
pois será polarizada com um potencial sempre mais
positivo que o catodo, não sofrendo as alterações da
tensão de placa.
Na figura 34, podemos ver o circuito completo de uma
saída de som classe A, utilizando-se de uma válvula
tétrodo. Podemos notar que a polarização para a placa,
gradei, catodo e filamento seguem o que foi explicado
anteriormente; mas agora surge um divisor resistivo, que
coloca uma tensão de aproximadamente 140V na Gs
(Grade screen), tendo como função manter constante o
potencial de atração dos elétrons, visto que a tensão de
placa varia conforme a amplificação do sinal na grade 1
(G1).
Esta grade deve ser normalmente utilizada quando for
feita uma razoável amplificação de sinal (na forma de
tensão), onde acaba manifestando-se o efeito de
capacitância parasita entre grade e placa, como foi
explicado anteriormente.
Afigura 35, mostra um circuito em que o efeito da grade
screen é intensificado, utilizando-se de um capacitor
(C1) que é colocado entre catodo e Gs, mantendo
co nsta nte o potencial entre estes term inais,
independente da existência do sinal.
A VÁLVULA PENTODO
A grade auxiliar ou Gs, que foi colocada na válvula
tétrodo, terá como objetivo diminuir o efeito capacitivo
entre grade de controle e placa e também a variação da
força de atração de elétrons entre placa e catodo, mas
introduzirá novo problema: alguns elétrons podem ser
APOSTILA
recolhidos por esta grade (Gs), reduzindo a eficácia da
válvula. Para evitar este problema, foi criada a válvula
pêntodo, que possui uma grade a mais colocada entre a
Grade auxiliar (Gs) e a placa, cuja polarização é idêntica
ao catodo (mesmo potencial), fazendo com que os
elétrons que estão para ser recolhidos pela placa, não
retornem mais a Grade auxiliar (Gs), como mostram as
figura 36 “a”, ”b” e “c”
Na figura 36a, vemos os elementos da válvula utilizando
PENTODO DE
AQUECIMENTO INDIRETO
com grade supressora ligada
internamente ao catodo
OBS: A grade Su deve
manter-se longe
(fisicamente) da G2 e
também da placa, devido a
polarização da grade Su
estar igual ao catodo. A
grade Su não tem facilidade
de liberação de elétrons,
visto que ela não trabalha
aquecida como o catodo.
catodo com aquecimento direto (sem filamento), sendo
feita uma ligação da Grade Supressora (Su), diretamente
ao potencial do catodo. Na figura 36b, vemos a mesma
válvula pêntodo, utilizando agora aquecimento indireto
(notem que a grade Su, continua ligada ao catodo).
Finalmente na figura 36c, não temos mais o pino da
grade supressora acessível, pois ela é ligado
internamente ao catodo, diminuindo suas ligações.
Na figura 37, podemos ver detalhes físicos da válvula
pentodo, onde o único elemento que aparece a mais é o
getter, utilizado para captação de partículas ou gases
produzidos internamente à válvula.
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MÓDULO 4 -
fig u ra 3 7 aspecto fís ic o da válvula p en to d o
„ =anodo ^ Ü H
g3 = grade supressora
g2 = grade auxiliar
g1 = grade de controle
k = catodo
ff = filamento
* = getter (absorvição de gases ou partículas)
AMPLIFICADOR PUSH-PULL PRÁTICO
Podemos ver na figura 38, um amplificador completo
push-pull com entrada para microfone dinâmico (com
bobina) e também entrada para cápsula de toca-discos
cerâmica (alta impedância). Esta cápsula cerâmica muito
antiga, apesar de fornecer um grande nível de tensão, é
de baixa qualidade sonora.
O sinal do microfone será levado até um pré-amplificador
formado pela válvula “V1” que possui uma tensão de
grade em zero volt e catodo também em zero volt. Esta
válvula foi projetada para que uma tensão igual entre
estes dois terminais leve-a à polarização, estabelecendo
uma determinada resistência entre placa e catodo que no
caso terá valor muito semelhante ao resistor utilizado na
placa; será gerado neste terminal uma tensão de
aproximadamente 100V (notem que a alimentação
acima está em torno de 200V). O sinal que passou por
esta amplificação, terá seu nível DC (100V) desacoplado
por C9, aparecendo as variações provenientes do
microfone acima e abaixo da referência terra. Assim
pegamos uma amostra do sinal e levamos a um segundo
amplificador, que é a mesma válvula V 1 (esta válvula é
um duplo triodo, onde podemos ver a numeração
diferenciada de seus pinos).
Esta válvula também receberá o sinal proveniente do
toca-discos (phono 1 ou phono 2). Aqui haverá uma
mistura entre os dois sinais (tipo de mixer) sendo estes
amplificados pela válvula V1 (pinos 1, 2 e 3). O sinal ou
sinais sairão pela placa amplificados, estando em um
nível DC de aproximadamente 170V, diferente do
exemplo anterior. O sinal é então acoplado via C10, onde
o nível DC é desacoplado e onde passaremos a ter uma
tensão de grade de zero volt (pino 7 de V2). Aqui teremos
também um potenciômetro que fará o ajuste de tom, ou
seja, controlará o nível das altas frequências
amplificadas (R13). Assim a válvula V2 (parte 1), fará
outra amplificação de sinal entregando ao pino 2 da
mesma válvula (parte 2), o sinal com um nível DC de
aproximadamente 65V. Notem que aqui a válvula estará
em polarização, onde podemos visualizar uma tensão de
placa de 260V, que dará uma queda de tensão de 65V
sobre o resistor R17. Fica claro que sendo o resistor R20
de mesmo valor e estando em série com a válvula terá a
mesma queda de tensão, ou seja, 65V, sendo esta
tÊ )
 (
■u

APOSTILA MÓDULO -
(
(
(
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

(
APOSTILA MÓDULO - 4
também a tensão de G1 (via R18). O motivo desta
válvula possuir os mesmos valores de resistores
para a placa e catodo é que necessitaremos de
um sinal com fase invertida para a placa e com
mesma fase para o catodo; assim o sinal
reproduzido sairá com mesma amplitude tanto na
placa como no catodo (mas com fases
invertidas).
A saída de som será feita por duas válvulas
pentodo, sendo que os sinais entrarão pelas
grades 1 (pinos 2 ) com fases invertidas,
permitindo que ora seja polarizada uma das
válvulas, no caso V3 no semiciclo positivo do
sinal, sendo que no sem iciclo seguinte
(negativo), é polarizada a válvula V4. Para a
produção da corrente alternada pelo alto-falante,
utilizamos um transformador push-pull, que ora
terá a corrente circulante por um enrolamento,
ora pelo outro.
A fonte de alimentação deste amplificador é feita
também no processo antigo, utilizando válvulas
retificadoras, que trabalham conforme descrição
feita para as válvulas diodos. Notem que seus
catodos estão ligados juntos, no ponto positivo
dos c a p a c ito re s C5 e C 6 . Q uando o
transformador T5219, recebe em seu secundário
a tensão induzida pela rede, ora ficará o ponto ( 1 )
mais positivo, enquanto que o ponto (2 ) ficará
negativo; polarizará então a válvula V5 que está
apresentando em sua placa um potencial mais
positivo que o catodo (enquanto a válvula V 6
ficará cortada). Já no semiciclo seguinte da rede,
haverá um potencial positivo em (2 ) e negativo
em (1), polarizando a válvula V 6, ficando cortada
a válvula V5. Notem que ao aumentarmos o
volume do amplificador, haverá uma elevação no
consumo, causando certa ondulação (ripple) na
fonte. Assim torna-se necessário o chamado
“choque de filtro” que terá como função bloquear
qualquer baixa frequência (ondulação da tensão
da fonte), produzindo uma tensão contínua pura
para alimentação das grades auxiliares e demais
circuitos de pré-amplificação.
Ainda temos neste circuito, o chamado vibrador,
que foi muito utilizado em aparelhos valvulares
antigos; tem como função fazer que a tensão de
uma bateria de 6V, possa ser chaveada em uma
frequência aproximada de 60Hz, produzindo
assim uma corrente alternada pelo primário
auxiliar do transformador T5219, induzindo no
secundário as tensões normais para o trabalho
do amplificador.
Este vibrador é constituído internamente por um
solenoide que vai jogando a massa ora um dos
extremos do enrolamento do transformador, ora
outro, produzindo a corrente (alternada) que ora
circulará em um dos enrolamentos e ora em
outro, sendo as variações de campo induzida
para o secundário.
Apesar do circuito mostrado aqui ser antigo,
servirá como base para a análise tanto de
funcionamento quanto de manutenção dos
modernos pré-amplificadores e amplificadores
de potência valvulados, que a cada dia voltam a
ocupar seu espaço no mundo do som
profissional.

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA
ANÁLISE DE DEFEITOS (esquema da página anterior)
A análise de defeitos em circuitos com válvulas deverá
sem pre se gu ir a mesma lógica de c ircu ito s
transistorizados, baseando-se em circuitos “séries” e nas
proporções das resistências com suas quedas de
tensão.
Devemos primeiramente entender o funcionamento do
circuito e qual defeito ele está apresentando, depois
devemos identificar qual parte do circuito não está
funcionando adequadamente e por último achar os
componentes defeituosos que podem causar o defeito
apresentado. Sempre tomando como base as tensões de
polarização e correntes circulantes pelo circuito.
Na página anterior temos o mesmo amplificador push-
pull utilizado, mas sem a fonte de alimentação, que está
apresentando som muito baixo e com distorção na saída,
encontre a partir das tensões indicadas o componente
defeituoso.
Resposta do defeito (página anterior): Começamos a
análise verificando que as duas válvulas da saída estão
polarizadas aparentemente corretas, pois há uma queda
de 10V sobre o resistor R23, indicando que há corrente
MODULO - 4
circulante pelas válvulas de saída.
Quando chegamos à válvula V2 (2a parte), vemos que
sua tensão de placa está baixa com 180V (deveria ter
mais de 200V) e a tensão de catodo está alta com 148,5V
(deveria ter menos de 100V). Assim, podemos afirmar
que esta válvula está muito polarizada, o que faz com que
o sinal de áudio acabe sendo distorcido. Observando a
tensão de grade 1 desta válvula, vemos que está com
+155V, quando deveria ter normalmente menos de 70V.
Mas note que a tensão de grade 1, deveria ter a mesma
tensão que está entre R19/R20, que apresenta para o
defeito 135V, mas está maior.
Podemos ter então uma fuga interna da válvula (de placa
para a grade) que é muito difícil ou ainda uma fuga no
capacitor C12, aumentando a tensão de grade e levando
a válvula a quase saturação. Logo, temos uma fuga no
capacitor 1 2 .
Para detalhes sobre amplificadores valvulados, e outras
matérias sobre áudio profissional, acesse:
http://audiolist.org/forum/kb. php?mode=article&k=266

COMO IDENTIFICAR VÁLVULAS 12AX7

As válvulas têm um código e por trás dele há 2a letra - tipo: DOBLE TRIODO DE
uma série de características do componente. ALTO MU
Os dois sistemas de identificação são: A - diodo simples
B - duplo diodo
1 - Americano - Este só indica a tensão do C - triodo comum
filamento (1° número). As letras que seguem D - triodo de potência
não dá para ter uma idéia do tipo e E - tetrodo comum
características da válvula. Para obter estas F - pentodo comum
informações é necessário consultar um Fl - hexodo ou heptodo
manual de válvulas. Exemplo: A válvula K - octodo
6AQ5 funciona com 6 V no filamento e é um L - tetrodo ou pentodo de potência
pentodo amplificador de potência. Pode ser M - olho mágico
usada em rádios , aparelhos de som ou Q - eneodo (9 eletrodos) Amplificador
televisão. A válvula 12AU7 é um duplo X - válvula retificadora a gás
triodo, podendo funcionar como pré Y - válvula retificadora comum
amplificadora ou como osciladora nos Z - válvula duplo diodo usada como
circuitos horizontal e vertical dos TVs. retificadora de onda completa EF86

2 - Europeu - Este indica pelo menos o tipo

da válvula. Começa com letras. A 1a letra Exemplo: A válvula ECL82 funciona com 6 V PENTODO DE a F
indica a tensão ou corrente do filamento. As no filamento, é dupla, tem um triodo (letra C)
seguintes indicam qual é o tipo da válvula. e um pentodo de potência (letra L).
Abaixo temos uma tabela:
veja mais detalhes em:
1a letra - filamento: http://www.mktbrasil.com.br/valvulaseletronic
as
A - 4 V; D - 1,4 V; E - 6 V; G - 5 V; K - 2 V; H
- 150 mA; P- 19 V, 300 mA; U - 50 V, 100
mA; X - 600 mA; Y - 400 mA; Z - válvula de
gás sem filamento.

Atenção: após a leitura e/ou estudo detalhado desta aula, parta para a feitura dos
blocos de exercícios M4-21 à M4-24. Não prossiga para a aula seguinte sem ter
certeza que seu resultado nos blocos é acima de 85%. Lembre-se que o verdadeiro
aprendizado, com retenção das informações desta aula, somente será alcançado com
todos os exercícios muito bem feitos. Portanto, tenha paciência pois será no dia-a-dia
da feitura dos blocos alcançará um excelente nível em eletrônica.

8o ) FONTES ■AMPLIE DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MODULO - 4
POTÊNCIAS HI-FI SOM AMBIENTE - 1
Am plificador prático 3 0 + 3 0 W com controle tonal
A nálise de Defeitos de Am plificadores de Potência
A am plificação e reforço do sinal em alta potência
Distorção causada pelo capacitor de acom plam ento
A elim inação do capacitor de acoplam ento
O s am plificadores em ponte (Bridge)
REVISÃO GERAL - AMPLIFICADORES DE MAIOR POTÊNCIA
Na figura 1, vemos um outro amplificador de baixa a m p lifica do r inicial e também controlador via
potência utilizado em pequenos rádios portáteis. realimentação negativa da tensão de saída (Q5).
Podemos afirmar que sua saída de som forneceria não Na figura 2, apresentamos uma extensão do amplificador
mais que 2 W de potência. mostrado anteriormente, onde podemos ver que foram
Apesar de ser um amplificador de baixa potência, ele acrescentados os transistores Q6 e Q7. Para que isso
apresenta no transistor Q3 uma compensação da fosse possível, foram colocados o resistor de emissor de
corrente quiescente dos dois transistores de saída, ou Q1 (R14), e também o resistor de coletor em Q2 (R12);
seja, seu objetivo é controlar a corrente que vai para os isto permite que em determinada corrente de saída os
transistores Q1 e Q2, de forma a evitar a distorção transistores Q 6 e Q7 possam ser excitados. Outra
cruzada (no caso de pouca polarização para eles) ou o observação importante a ser feita é que a tensão de
aquecimento excessivo (no caso de muita polarização alimentação passou a ser de 50 volts.
para eles). Ainda com respeito ao transistor Q3, Temos neste amplificador várias considerações a fazer
podemos dizer que os resistores R5 e R3, possuem como mostramos na figura 2 a, b, c. Afigura 2a, diz que os
valores diferentes, sendo o menor a referência de transistores deverão suportar um mínimo de 30% a mais
polarização e o maior uma pequena redução no valor da de tensão entre seus coletores e emissores.
equivalência de forma a termos um valor resistivo entre o Notem que agora temos uma tensão muito superior ao
menor valor e o próximo valor comercial. Assim não se que foi mostrada anteriormente (em vez de 6 volts, temos
faz necesária a utilização de resistores de valores agora 50 volts), e isso faz com que os transistores,
especiais ou de grande precisão. passem a ter tensões máximas de coletor-emissor
Outra característica importante, são os diodos D1 e D2 em torno de 70 volts. Também destacam-se que os
que formam uma compensação de polarização para transistores Q 6 e Q7 deverão suportar uma corrente de 6
transistor Q5. Na base do transistor Q5 devemos ter uma amperes.
tensão maior do que o V* Vcc de saída (3V), ou seja, Na figura 2b destacamos que os resistores também
cerca de 4V; no anodo do diodo D1 haverá a tensão de deverão ter seus valores alterados para valores maiores,
1,2V, permitindo a diminuição do valor do resistor R11, principalmente os que encontram-se próximo da
tornando com valor muito semelhante a R10 e com isto entrada; os resistores R13 e R15 localizados nos
melhorando a estabilidade de polarização para Q5. coletores dos transistores de saída (Q 6 e Q7), deverão
Podemos a partir deste amplificador, tomar como base os ter valores abaixo de 1 ohm. Finalmente a figura 2c,
reforçadores de corrente de saída (Q1 e Q2), o transistor mostra também que os capacitores deverão ter tensão
de corrente de repouso (Q3), o transistor Driver ou de isolação 30% e maior que a tensão de alimentação.
amplificador de tensão final (Q4), e finalmente o Observando melhor a saída de som formada agora pelos
transistor Q6 e Q7, vemos que
fig u r a apesar de serem transistores
NPN foram configurados para
receber a excitação de uma saída
classe B ou AB. Os transistores
Q 1 e Q 2 que no amplificador de
baixa potência era a própria saída
de som criando reforço de
corrente, passam a ser agora
excitadores cumprindo o mesmo
papel, ou seja, continuam a ser
reforçadores de corrente.

O funcionamento da saída de
som com capacitor de
acoplamento

Observando agora a figura 3a,

podemos ver que o semi-ciclo
positivo que excitará o alto-

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MÓDULO - 4

2a

falante, será feito pela polarização do transistor Q 6, que

permitirá a carga de C1 através da bobina do alto-falante
completando o circuito à massa; notem que neste caso o
transistor Q7 se mantém cortado, não permitindo que a
corrente seja desviada para a massa, sendo a corrente
totalmente aproveitada para excitação do alto-falante.
Na figura 3b, podemos ver que o transistor Q6 encontra-
se cortado, sendo que agora o transistor Q7 passa a
conduzir. Vejam que a polarização de Q7 depende
também da polarização de Q2, ou seja, deverá existir um
potencial mais baixo na base de Q2, permitindo assim
sua polarização emissor-base e consequentemente Na figura 4, podemos ver um amplificador completo de
circulação de corrente entre emissor de coletor; com o aproximadamente 30 W de potência; no lado de baixo
aumento da tensão de coletor de Q2, atingiremos a da figura temos o canal 2 , ou seja, um outro canal onde
tensão de 0,6 volts necessária polarização base-emissor temos os mesmos componentes no circuito mostrado no
de Q7, com isso, sua resistência coletor-emissor cai canal 1, excitando um outro alto-falante; na figura 5
p e r mi t i n d o a d e s c a r g a do c a p a c i t o r C1 e mostramos a fonte de alimentação utilizada para esses
consequentemente, movendo o cone do alto-falante amplificadores, onde a tensão de saída (40 volts),
para trás. alimenta os dois amplificadores de potência.
Temos também na figura 6, o desenho completo da placa

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MODULO - 4

INR°— *1 C A N A L 02 Numeração par ( 2xx ) de componentes

i
«
I
fig u r a 5

Componentes deste lado

i
i
i

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MÓDULO - 4

, w„ 0104 _________ ________ R209 l i Q204 _____

R109
!icrr1
o 9 ^ 0 o o - ( = > 0r™ 7 í^ M -< = > ^
fU R112 ^ R in i a Q102 'Q2( j I a R212 Ns-—■-'R201 rS CQ202

-CZ3-R111 R202
iW 1 R 1 1 0 _ O R 1 1 1 . R 102 R2V0 3 Ü r 210
R1° 3L W o7 R 1 1 0 C 10,-------- J Q103
Q f \
_____ C203 \ ) ■ ' C202
<=51-06 ^ - 206 204
cz> C211
R131

R213
C1O50 -Q1Õ5 R117
~ÕÕÕ5
Q206 -< = >
Q106
U'IUb ■>----- r
^~^C206
r ,” 0 O o c -C Z3-R 215
FU SÍVEL
R216 0 C209

Ocl07Oc11° y\ ^R218
O ” O
C210

7 r
R220
0
R221 R223
-C Z >
SW1 -C Z >

P101
O ')C 212 C230 P201
JJ P204 r0 1 n H1U3 -C= > R122
R126 7 7
c P203
P102
Q c H3 7 7
<=~ ^ 2 1 5
-C Z > R222 v_y
< c z r>
C115 C130
_ i

84) FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MODULO 4 -

de circuito impresso para esses dois amplificadores e na
figura 7 o desenho da disposição de componentes na
placa de circuito impresso.
Voltando a figura 4, temos neste amplificador os dois
transistores de saída formados pelo transistor Q 101 e
Q102; esses transistores devem ser montados em
dissipador de calor. Os transistores excitadores para
saída, são Q107 e Q 103, que por sua vez formam o par
casado (NPN-PNP). O transistor Q104, trabalha no
controle de corrente para os transistores de saída, onde
podemos notar que a polarização de base é feita pela
combinação de três resistores (R110, R111 e R112).
Como a amplificação de tensão é feita pelo transistor
Q105 que atua na malha de baixo do amplificador, a
malha de cima ficaria aparentemente desprovida de
excitação em tensão. Isto é compensado parcialmente
pelo capacitor C103, que se mantém carregado com
determinada tensão, fazendo com que, ao subir ou cair a
tensão de saída, este promoverá o aumento ou
diminuição da polarização do transistor Q107.
Caso o capacitor C103, não atue por algum motivo
(aberto), a amplificação do semi-ciclo positivo do sinal de
áudio será prejudicada, ficando com menor amplitude do
que deveria. Isto pode ser observado facilmente pelo
o sciloscópio, onde visu a liza re m o s uma m aior
intensidade do semi-ciclo negativo em relação ao semi-
ciclo positivo.
Podemos ver também nesse amplificador, o transistor
0106, que trabalha como um pré amplificador de sinal;
este recebe uma referência da tensão de saída
proveniente de R115 e R116. A polarização de base
desse transistor é feita pelo divisor resistivo formado por
R130 e R131, sendo a tensão levada até à base pelo
resistor R119. Finalmente, o sinal de áudio entrará via
C130 até o potenciômetro de volume P101, sendo esse
sinal acoplado ao pré amplificador via capacitor C110.
Para que o sinal chegue ao alto-falante, a tensão média
de saída, em torno de 20 volts, deverá ser desacoplada
pelo capacitor C101; uma mostra da tensão que está
sobre alto-falante, será realimentada para a malha de
controle de tom, mais especificamente graves e agudos;
a complementação da realimentação se dará via C107
até o emissor do transistor Q106.
Na figura 4a, temos um circuito semelhante ao explanado
anteriormente, tendo como ponto em comum a tensão de
polarização para o pré-amplificador, ou seja, a tensão do
divisor resistivo R130 e R131, vai para a base do
transistor Q106 através do resistor R119; o mesmo
ocorre no outro amplificador onde o resistor também
ligado ao divisor resistivo levará polarização à base do
pré amplificador.
A figura 5, mostra uma fonte de alimentação
convencional onde temos a entrada da rede ligada aos
pontos 1 e 2 da placa. Existe uma chave geral S01,
passando também pelo fusível F01. O transformador
TR01 possui dois enrolamentos primários, permitindo
assim que a bitola do fio tanto para um enrolamento
quanto para o outro, sejam iguais, diminuindo as
dimensões do transformador. A chave S02, será
responsável pela ligação do transformador na rede de
110 ou 220VAC. Na saída do transformador temos a
tensão de 35VAC, que é levada a uma ponte de diodos
para gerar aproximadamente 40VDC (um pouco maior).
O capacitor de filtro geral formado pelo C120 tem como
valor 2.200 uF por 63 volts de isolação; a qualidade final
do som, principalmente na máxima potência poderá ser
melhorada adaptando mais capacitores do mesmo valor,
montados em paralelo, nessa malha.

Relação de componentes - placa estereo

Resistores
R101, R201 = 0,47ohms 4W
R102, R202 = 0,47ohms 4W
R I 03, R203 = 4,7 ohms 1/4W
R104, R204 = 4,7 ohms 1/4W
R105, R205 = 220 ohms 1/4W
R106, R206 = 4,7 ohms 1/2W
R I 07, R207 = 220 ohms 1/4W
R108, R208 = l,5k ohms 1/4W
R109, R209 = 5,6k ohms 1/4W
R I 10, R210 = 3,9k ohms 1/4W
R I 11, R211 = 47k ohms 1/4W
R I 12, R212 = 2,2k ohms 1/4W
R113, R213 = 220 ohms 1/4W
R I 14, R214 = 560 ohms 1/4W
R I 15, R215 = 56k ohms 1/4W
R I 16, R216 = 820 ohms 1/4W
R I 17, R217 = 12k ohms 1/4W
R 118, R218 = lOk ohms 1/4W
R I 19, R219 = 82k ohms 1/4W
R120, R220 = lk ohms 1/4W
R121, R221 = l,5k ohms 1/4W
R122, R222 = 390 ohms 1/4W
R I 25, R225 = 390 ohms 1/4W
R126, R226 = 150 ohms 1/4W
Capacitores
C101, C201 = 470uF x 40V eletrolítico
C l 02, C202 = 47nF x 250Vpoliester
C103, C203 = 47uF x 25V poliester
C l 04, C204 = 220uF x 16V poliester
C 105, C205 = 15pF x 50 a 250V cerâmico
C106, C206 = 4,7uF x 40V eletrolítico
C107, C207 = lOuF x 25V eletrolítico
C108, C208 = 470pF x 50 a 200V
cerâmico
0 0 9 , C209 = 220pF x 50 a 200Vcerâmico
C110, C210 = luF x 63V eletrolítico
C l 11, C211 = 47uF x 25V eletrolítico
0 1 2 , C212 = 330nF x 50 a 200V poliester
0 1 3 , C213 = luF x 63V eletrolítico
0 1 4 , C214 = 27nF x 40V poliester
C l 15, C215 =120nF x 40V poliester
0 1 6 , 0 1 7 , 0 1 8 , 0 1 9 = lOnFx 100V
poliester
C120a, C120b = 2200 u F x 6 3 V
Diodos e transistores
D01, D02, D03, D04 = 1N5402
Q101, Q102, Q201, Q202 = 2SD313
transistor N P N
Q103, Q106, Q203, Q206 = BC556B
transistor PNP
Q104, Q204 = BC548 transistor N P N
Q105, Q107, Q205, Q207 = BC546B
transistor N P N
P 101, P201 = potenciômetro duplo (lo g )
lOOk ohms
P I 02 = potenciômetro simples (lin) 220k
ohms
P103, P203 = potenciômetro duplo (lin) lOk
ohms
P104, P204 = potenciômetro duplo (lin) lOk
ohms
TR1 -Transf. 110+110 / 35Vac - 2A
SOI - chave liga-desl H-H encaixe de placa
S02-ch ave 110-220V
r a b ic h o d e f o r ç a p a d r ã o

R123, R223 = 220 ohms 1/4W 0 3 0 , C230 = luF x 63V alto-falantes ou caixas acústicas de 50W
R I 24, R224 = 33k ohms 1/4W 0 3 1 = lOnF x 100V poliester cada
FOI - Fusível e porta fusível de 1A

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL 85

APOSTILA ______________________________________________________________________________ MÓDULO 4
-

A ANÁLISE DE DEFEITOS EM AMPLIFICADORES DE POTÊNCIA

Nas figuras 8 a 11, apresentamos quatro amplificadores, aquecimento na etapa de potência; a lâmpada em série
cujo funcionamento foi explanado no capítulo anterior. também apresenta algum acendimento. A parte mais
Cada um desses quatro amplificadores, possui um interessante é a observação dizendo que "tensões
defeito diferente e somente com um componente medidas com a lâmpada em série ligada ao aparelho", ou
responsável pelo defeito. seja, vemos que apesar da tensão de alimentação no
O primeiro defeito (figura 8), diz que o amplificador não esquema apresentar-se com 40 volts, a mesma tensão
funciona e a lâmpada em série de 60W, em que o de alimentação medida apresentou somente 32 volts.
amplificador está ligado, não está acendendo. Neste O quarto defeito (figura 11), é semelhante ao anterior
caso, a análise de defeitos poderá ser feita de uma forma onde também temos acendimento da lâmpada e tensões
mais tranqüila e até um pouco mais demorada, pois não da fonte mais baixas; apesar disto o que difere em
há chances de queima dos transistores por aquecimento, relação ao defeito anterior é que o amplificador não
durante a análise. funciona.
O segundo defeito (figura 9), possui as mesmas Antes que o leitor parta para a leitura da análise das
características do defeito anterior sendo que a lâmpada páginas seguintes onde são relatadas as análises
em série também não acende. Nota-se também que o defeitos e as conclusões obtidas, deve fazer o possível
defeito neste a m p lifica d o r apresenta tensões para encontrar o componente defeituoso a partir das
semelhantes (pelo menos iniciais) ao anterior. figuras 9,10,11,12; assim, o leitorformará em sua mente,
O terceiro defeito (figura 10), já difere dos dois a técnica de raciocínio que é a ferramenta fundamental
anteriores pois apresenta na saída uma tensão baixa, para qualquer técnico que trabalha em manutenção e
sendo que ele está funcionando, mas apresenta base para a finalização de projetos avançados.

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MÓDULO 4 -

RESOLUÇÕES DAS ANALISE DE DEFEITOS DAS FIGURAS ANTERIORES

De acordo com defeito mostrado na figura 8a, podemos A figura 8c, mostra claramente que análise deverá
ver que a lâmpada em série não acende, e que a tensão começar conferindo as polarizações da malha de baixo
de 1/2 Vccestá acima do normal, com 38 volts; podemos do amplificador, onde vemos que a base do transistor
afirmar assim que não há consumo na saída, ou
seja, pelos transistores Q101 e Q102 não circula fig u r a 8 a fig u r a 8 b
corrente ou praticamente nenhuma corrente.
Partindo agora para a observação da figura 8b, 40V
O
temos uma queda de tensão no transistor Q101 Q101
de apenas 2 volts, enquanto que no transistor
Q102, uma queda de 38 volts. Poderiamos A
afirmar pelas tensões medidas que o transistor resistência
de Q102 38,0V l
Q101 estaria conduzindo muito ou então que o é muito
transistor Q102 estaria conduzindo pouco; o fato maior que
a Q102
é que, não havendo consumo de corrente a
resistência
afirmação correta é que o transistor Q102 está de Q101 / 38,OV
conduzindo pouco, mostrando que devemos í
começar a análise pela malha de baixo, ou seja,
pela polarização do transistor Q102.

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MÓDULO 4 -

Q102, apresenta-se com zero volt; como a polarização

para Q102 depende de uma corrente circulante pelo
transistor Q103, verificando a tensão de seu coletor,
encontramos também zero volt; podemos afirmar que o
transistor Q103 está cortado, ou seja, não há circulação
de corrente entre emissor-coletor.

O técnico deve ter muito cuidado nas conclusões finais

Passando agora para figura 8d, vemos a polarização
para o transistor Q103, onde no emissor encontramos 38
volts e na base 38,6 volts, que nos leva a afirmar que
esse transistor também está cortado (tensão de base
maior do que emissor). Como uma polarização para
Q103 depende do transistor Q105, conferindo também
sua polarização, vemos no coletor 38,6 volts; mas zero
volt, tanto no emissor como na base; podemos também
afirmar que esse transistor encontra-se cortado.
da análise do defeito, pois algumas considerações
devem ser feitas antes da conclusão final. A figura 8f,
mostra bem isto: como temos uma tensão de 38 volts no
lado direito do resistor R115 e apenas 5 volts do lado
esquerdo do mesmo, poderiamos afirmar que haveria
uma fuga no capacitor C106; mas a conclusão disso só
poderia ser finalizada observando a tensão do lado
esquerdo do resistor R116, que apresenta a mesma
tensão de 5 volts. Temos uma grande queda de tensão
sobre os R115 (33 volts) enquanto que sobre o R116 não
há queda. Isto confirma que realmente está havendo
uma fuga no capacitor C106 que é a causa do defeito.

O aluno ainda poderia afirmar que o resistor R115

poderia estar alterado, mas se assim fosse, deveria
haver uma queda mínima (pouco menos de um volt)
sobre o resistor R116.

2) Neste amplificador, apesar da lâmpada em série

Passando agora para figura 8e, vemos que a polarização também não acender, ele funciona apresentando uma
para o transistor Q105 virá da condução do transistor baixa potência de saída e ainda distorção. A tensão de
Q106; assim partimos para medição das tensões em seu 1/2 Vcc apresenta-se com 35 volts, tensão muito
emissor com 5 volts e base com 11,3 volts; e também semelhante ao defeito anterior; assim partimos para
podemos afirmar que esse transistor está cortado. Agora
surge uma grande dúvida, pois a tensão na base do f ig u r a 9 a fig u r a 9 b
transistor Q106 está normal com 11,3 volts, mas sua
tensão de emissor muito baixa com apenas 5 volts.
Podemos notar também que o emissor do transistor
Q106 recebe a tensão de referência da saída que para
este defeito específico, está muito alta, com cerca de 38
volts. Observando novamente a tensão de saída com 38
volts, e logo após o resistor R115, com uma tensão em
torno de 5 volts (que é a mesma do emissor do transistor
Q106), já poderiamos afirmar que haveria uma fuga no
capacitorC106.

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MÓDULO 4 -

análise do defeito da figuras 9a até afigura 9f. a malha de polarização para transistor o transistor Q106
Na figura 9a, vemos que a tensão de saída está com 35 encontra-se normal o que indicaria que esse transistor
volts enquanto a tensão de alimentação com 40 volts. está conduzindo muito, devido ao aumento da tensão de
Vemos na observação que a lâmpada em série não saída (tensão maior em seu emissor). Somos obrigados
acende, indicando que pela saída de som está circulando a voltar para a polarização do transistor Q105 onde na
pouca ou nenhuma corrente. Partindo para análise da
figura 9b, vemos que tendo uma tensão de saída de 35
volts poderemos ter o transistor Q101 conduzindo mais
ou ainda Q102 conduzindo menos; é claro que há a
pouca circulação de corrente na saída, definindo que o
transistor Q102 está conduzindo pouco.

base temos 5 volts, indicando que está muito bem

polarizado, o mesmo mostrado em seu emissor com 4,4
volts; mas considerando que a tensão em seu coletor
está muito alta não poderia estar conduzindo muito; logo,
para que a tensão de base-emissor de Q105 estivesse
alta, somente por uma alteração no resistor R113. A
figura 9f, mostra em detalhes a alteração do R113, que
Partindo agora para a análise da figura 9c, observamos faz o transistor Q105 conduzir menos, elevando seu
que a tensão na base de Q102 encontra-se com somente potencial de coletor e despolarizando os transistores da
em 0,05 volt, o mesmo ocorrendo no coletor do transistor malha de baixo do amplificador.
Q103. Observando agora a polarização do transistor
Q103, vemos que apresenta no emissor uma tensão de
35 volts enquanto que na base uma tensão de 34,5 volts;
como temos uma tensão e 0,5 volts entre base emissor
só poderia significar uma baixa polarização para esse
transistor o que pode ser comprovado pela tensão de
coletor somente de 0,05 volt.
A figura 9d, mostra que apesar do transistor Q103 estar
com baixa polarização, o transistor Q105 aparenta estar
com muita polarização, pois possui uma tensão de
emissor de 4,4 volts enquanto que em sua base
apresenta 5 volts.

3) Para análise do amplificador da figura 10, podemos

observar que este funciona com distorção, além de
aquecer; indica também que a lâmpada em série acende
com alguma intensidade.
Não podemos esquecer na análise, que quando a
lâmpada em série está ligada ao aparelho e acende com
alguma intensidade, as tensões de alimentação caem.
Na figura 10a, vemos que apesar da tensão de
alimentação apresentar 40 volts, a tensão que foi medida
no mesmo foi de 32 volts (indicando que quando a
lâmpada em série está acendendo há uma diminuição da
Verificando agora a malha de realimentação negativa
tensão de alimentação do amplificador). A tensão de 1/2
(figura 9e), vemos que a tensão de saída encontra-se alta
Vcc, está baixa, indicando que poderiamos ter uma
com 35 volts, onde logo após R115 temos 12,6 volts.
menor condução do transistor Q101 ou maior condução
Verificando a seqüência após R116 encontramos uma
do transistor Q102. Observando agora o desenho da
tensão de 12,2 volts e finalmente na base do transistor
figura 1 0b, vemos que a tensão de saída baixa e com um
Q106 uma tensão de 11,6 volts. Podemos notar que que
acendimento da lâmpada em série, indica que está

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MODULO 4 -

havendo uma circulação maior de corrente pela saída e

que o transistor Q102 está conduzindo mais; assim
começaremos a análise do defeito, pela malha de baixo.

Observando agora a figura 10c, vemos que o transistor

Q102 apresenta-se bem polarizado onde em sua base
encontramos 0,7 volt. Não podemos ainda tirar disto
nenhuma conclusão, pois se dizemos que o transistor
Q 102 está conduzindo mais, a tensão
40V de coletor estará baixa (9 volts), e
apresentando uma tensão de base
condizente com sua polarização (0,7
volt).
Partindo agora para análise da figura
10 d, encontramos no coletor do 4) o amplificador da figura 11, apresenta a seguinte
transistor Q 103, uma tensão de 0,7 característica: não funciona e saída de som aquece. É
volt, enquanto em seu emissor uma fácil deduzir que a lâmpada em série está acendendo
tensão de 9 volts em sua base com 8,4 com alguma intensidade. Não podemos esquecer
volts. Como a polarização do transistor também que a lâmpada em série ao acender com alguma
Q102 depende do transistor Q103, intensidade, as tensões de polarização para o
poderiam os dizer até aqui que amplificador caem (tensão da fonte de alimentação).
encontram-se bem polarizados.
Partindo agora para figura 10e,
observamos que a polarização para o
transistor Q103 é proveniente do
transistor Q105. Observando a tensão de coletor do
Q105, encontra-se com 8,4 volts "sugerindo" que se
estaria conduzindo muito; mas ao medir a tensão de
emissor com zero volt, e base com a mesma, podemos
afirmar que esse transistor está sem nenhuma
polarização.

Partindo agora para análise da saída de som indicada na

Há uma polarização forte para o transistor Q103, em
direção ao potencial negativo, mas que não é feito
através do transistor Q105, nem por R113 ou C104. Na
figura 10 f, vemos o motivo da boa polarização para
transistor Q103, ou seja, uma fuga entre base-coletor do
m e s m o , a u m e n t a n d o sua p o l a r i z a ç ã o , e
conseqüentemente dos transistores da malha de baixo.
figura 1 1 a, vemos que a tensão de fig u r a 1 1 c
alimentação é somente 32 volts
(normal 40 volts). Já a tensão de 1/2
Vcc, apresenta-se baixa (13V).
Considerando novamente que a
tensão baixa na saída poderia
significar uma pequena polarização
para transistor Q101, ou ainda uma
boa polarização para o transistor
Q 1 0 2 , f i c a r e m o s c o m b oa
polarização para transistor Q102
devido ao acendimento da lâmpada.
A figura 11 b, mostra-nos como isso
ocorre, indicando que a resistência
de Q102 é muito mais baixa que de
Q101. Novament e dever emos

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MÓDULO 4 -

começar nossa análise pela malha de baixo.
A figura 11c, mostra-nos a polarização para o transistor
Q102, onde em seu coletor temos 13 volts; em sua base
0,6 volt em seu emissor zero volt. Aparentemente esse
após R115 e 1,8 volts logo após R116. Medindo agora
tensão de base do transistor Q106, encontramo-na com
8,9 volts (que seria uma tensão normal para malha).
Vemos então que o transistor Q106 está totalmente
despolarizado (tensão de emissor inferior a tensão de
base). Mas existe uma tensão em seu coletor, o que
poderia indicar uma fuga coletor-base do transistor Q105
ou ainda uma fuga no capacitor C105. Tudo isto poderia
ser verdade, se não fossem as quedas de tensões
proporcionais nos resistores R115-116, indicando que

transistor estaria bem polarizado, mas ainda não

podemos concluir nada somente pela tensão de base
com 0,6 volt. Partindo agora para figura 11 d, buscamos a
polarização para transistor Q102 que é realizada pelo
t ransi st or Q103. No col et or desse t ransi st or
encontramos 0,6 volt, enquanto que em seu emissor
temos 13 volts e na base 12,3 volts. Este transistor
apresenta-se também polarizado, que nos leva a buscar
a origem de sua polarização.
existe uma corrente circulante em direção à massa.
Assim fica claro que está acontecendo uma fuga entre
emissor-coletor do transistor Q106, como mostra figura
11 g, levando uma maior polarização para transistor
Q105 e este conseqüentemente aos transistores de
saída.
figura l l g

Partindo agora para figura 11 e, encontramos o transistor

Q105, que é o responsável pela polarização do transistor
Q103; em sua base temos 1,6 volts enquanto que seu
emissor encontra-se com 1 volt (aparentemente as
polarizações dos transistores estão normais, apesar dos
transistores estarem bem polarizados).
Partimos agora para figura 11 f onde vemos que a
polarização do transistor Q105 dependerá do transistor
Q106; logo, começamos pela malha de realimentação
negativa onde na saída temos 13 volts, 1,9 volts logo

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS ■ ELETRÔNICA DIGITAL

APOSTILA
O FUNCIONAMENTO DO SINAL NA SAÍDA DE ALTA POTÊNCIA
Na figura 12, vemos a etapa final de um amplificador de
razoável potência, que foi abordado nos exemplos
anteriores. Ele possui etapa de potência formada pelos
transistores Q101 e Q102, e seus excitadores Q107 e
Q103. Aamplificação final do sinal é responsabilidade do
transistor Q105.
figura 12
Assim podemos dizer que um pequeno nível de sinal,
estará presente na base do transistor Q105, onde no
coletor aparecerá este mesmo sinal de forma invertida e
com grande amplitude. O transistor Q104 (que nessa
figura está representado somente como resistor de baixo
valor), terá como função transferir a variação de tensão
do coletor de Q105 para a base de Q107. Assim,
podemos dizer que tanto na base do Q107 como na base
do Q103, temos a mesma fase do sinal e com
praticamente a mesma amplitude.
R108
figura 13
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MÓDULO 4 -
Veremos agora como trabalham em condução ou corte
os transistores saída. Afigura 13 mostra-nos que em um
dado instante, o sinal presente na base do transistor
Q105 apresentará semi-ciclo negativo, ou seja, a sua
tensão média de base (pouco maior que um volt), estará
recebendo um potencial um pouco menor que o normal,
fazendo com que a tensão de coletor suba
razoavelmente. Essa subida no potencial do coletor, fará
com que as tensões de base nos transistores Q107 e
Q103 também subam, gerando com isto polarização ou
despolarização destes. Com a elevação de tensão na
base do transistor Q107, ocasionará sua polarização, ou
seja, o mesmo conduzirá sendo representado na figura
com uma chave fechada; já com a elevação da tensão na
base do transistor Q103, produzirá um corte no mesmo, o
que é representado na figura com uma chave aberta.
figura 14
A corrente circulante pelo transistor Q107 (chave
fechada), irá permitir a polarização do transistor Q101,
gerando corrente para saída. É importante notar assim,
que a despolarização do transistor Q103 (chave aberta)
não permitirá a polarização do transistor Q102 (chave
aberta). Assim, o único caminho para a circulação de
corrente devido à polarização do transistor Q101, acaba
sendo o capacitor C101 e o alto-falante (circuito fechado
à massa). Essa corrente circulante pelo alto-falante, fará
com que o cone se mova para frente, e volte para o
centro, quando a excitação positiva do sinal terminar.
Na figura 14, é analisado o semi-ciclo positivo do sinal
presente na base do transistor Q105. Partindo do mesmo
pressuposto que existe uma tensão média na base do
transistor Q105, podemos dizer que uma elevação de
sua tensão fará com que esse transistor conduza mais
(menor resistência coletor-emissor), fazendo com que a
tensão de coletor caia. Novamente, essa tensão menor
(em relação as tensões médias presentes nas bases de
Q107 e Q103) produzirão polarizações diferenciadas.
Com a queda de tensão na base do transistor Q107,
podemos dizer que este passará a não conduzir, sendo
interpretado com uma chave aberta. Já o transistor
Q103, se comportará como uma chave fechada, visto
APOSTILA
que agora o transistor Q105 em condução permite a
polarização de emissor-base do transistor Q103. As
chaves abertas referentes aos transistores Q101 e
Q107, não permitirão que a polarização vinda do
potencial positivo vá para malha de saída, mas os
transistores Q103 e Q102, ficarão como uma chave
fechada. É importante observar que apesar de não haver
a circulação de corrente do positivo para malha de saída
temos o capacitor C101 carregado, ou seja, a condução
do transistor Q102, permitirá a descarga no capacitor
A DISTORÇÃO CAUSADA NO SOM PELO ACOPLAMENTO CAPACITIVO
figura 15a Voltando a falar da saída de
40V som do a m p l i f i c a d o r
anterior, vemos na figura
15a, que à medida que o
0101 transistor Q101 se mantém
saturado (ou em
condução), existirá uma
corrente de carga para o
capacitor C 10 1 ,
provocando deslocamento
do cone para frente; Mas,
se o transistor Q101 se
mantiver saturado durante
um tempo muito longo
(devido a frequência do
si nal mui t o bai xa), o
ca pa cito r C101 irá se
carregar totalmente e a corrente circulante pela malha irá
diminuir ou cessar (figura 15b), fazendo com que o cone
do alto-falante comece a se
40V figura 15b deslocar para o repouso ou
centro. Assim, se o tempo
de condução do transistor
for superior ao de carga no
capaci t or , h aver á um
pequeno período que o
cone ficará sem energia
(sem corrente por sua
bobina), causando uma
vi br ação mecâni ca de
frequência mais alta que da
e x c i t a ç ã o de b a i x a
frequência proveniente do
sinal.
A figura 15c, mostra o
deslocamento do cone para a direita (para frente). O
deslocamento do cone deveria se fazer de uma forma
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MODULO 4 -
C101. Esta descarga, ocorrerá com um sentido inverso
da corrente que houve para a carga do mesmo capacitor,
significando que o cone do alto-falante se moverá para
trás.
Como podemos ver neste amplificador, houve a
excitação do alto-falante movendo-se para frente (semi-
ciclo positivo) e movendo-se para trás (semi-ciclo
negativo). A repetição dos ciclos, caracterizará a
formação das várias frequências que serão ouvidas pelo
homem.
senoidal, ou seja, ser levado 40V
figura 15d
à frente até um determinado o
ponto máximo e depois
retornar ao centro no mesmo
tempo, mantendo o
movimento pela corrente de Q,01\
excitação. O problema é que,
quando o cone estava no
ponto máximo (à direita) a
f
carga do capacitor C101 se Q102 I
Af01
c o m p l e t o u , a p e s a r do
transistor Q101 se manter 0 4 7 n f| W’
8Q
ÀA
s a t u r a d o , n ão g e r a r á
corrente pelo cone, ou seja, o i * - 1
mesmo retornará ao centro
através de um processo 40V
mecânico natural (inércia), figura 15e
criando uma ondulação de
m aior fre q u ê n cia como
mostrada na figura. Quando
vamos fazer a descarga no
0," '\
c a p a c i t o r C101, c o mo
mostramos na figura 15d, C101
ocorre o fenômeno
semelhante, pois durante o
tem po de condução do i
Q102
transistor Q102 o capacitor Af01 [ V
C101 será descarregado até 8 0 Mv
que este atinja sua descarga t N
completa, mesmo que o '" j j j
transistor Q102 ainda esteja
saturado (figura 15e). O
movimento do cone do falante, pode ser visto pela figura
15f, onde vemos que o cone foi deslocado para a
esquerda (para trás) até um deslocamento máximo
sendo que daí praticamente capacitor C101 fica
descarregado permitindo a volta rápida do cone ao
cent r o cr i a n do uma
figura 15f p e q u e n a o s c i l a ç ã o
mecânica, que criará um
ruído.
O problema mostrado
acima, somente ocorre
em frequências muito
MOVIMENTO EFETIVO
baixas, ou seja, abaixo de
DO CONE DO ALTO-
FALANTE 100 ou 80 Hertz. Isto cria
uma distorção de alta
frequência no meio de
uma baixa frequência,
muito desagradável ao
ouvido humano. O
problema está
relacionado com a carga
APOSTILA MODULO 4 -

e descarga no capacitor de saída, pois independente do a primeira seria o aumento da impedância do alto-falante
seu valor, as resistências que estão em série com esse (figura 17); a segunda, a criação de um circuito chamado
capacitor (alto-falante) são muito baixas, carregando ou ponte (figura 18); e a terceira (figura 19), a polarização do
descarregando muito rapidamente C101. amplificador com fonte simétrica, eliminando a
A figura 16, mostra um sinal que apresenta várias necessidade do capacitor de acoplamento.
frequências, onde começamos com cerca de 600 Hertz.
Apesar de estarmos apresentando uma forma de onda
senoidal essa figura expressa o movimento do cone do
alto-falante, onde podemos considerar que a variação
abaixo da referência, faria o cone se deslocar para trás, e
acima da referência, movendo-se para frente. Assim, em
600 Hertz, o cone faz seu movimento para trás e para
frente sem nenhum problema. Quando alteramos a
frequência para aproximadamente 100 Hertz, começa a
haver uma pequena paralisação do cone no centro, o que
nos ciclos seguintes
f ig u r a 1 7 acaba se manifestando
1SV como um vaivém do
cone (frequência alta)
mesmo com a sua
e xcitação em baixa
frequência. Se voltamos
a aum en tar a
frequência, o problema
no deslocamento do
cone desaparece.
Como dissemos
anteriormente que o
problema se manifesta
pela carga ou descarga Voltando a figura 18, vemos que a estrutura da saída em
m u i t o r á p i d a do ponte, se baseia em duas saídas de som, onde a tensão
capacitor de saída, uma de 1/2 Vcc destas duas saídas é a mesma, ou seja, se a
solução seria aumentar tensão de alimentação é de 100 volts a tensão de 112 Vcc
a impedância do alto- seria de 50 volts. A diferença nesses amplificadores é
falante, que em alguns que existe um circuito inversor para uma das saídas, ou
casos, passou a apresentar uma resistência bem maior. seja, enquanto a tensão em uma das saídas variar em
APhilipsdo Brasil, na década de 70 e início de 80, utilizou
uma saída de som em seus televisores cujo alto-falante fig u ra 1 9
apresentava impedância de 25 ohms (figura 17). Esse
circuito permitia que a resposta de frequência do som da
TV pudesse ser baixada para menos de 100 Hertz, sem
que houvesse distorção aparente. O efeito final para o
consumidor, foi um som que fazia diferença e muito
apreciado pela maioria dos consumidores desta marca.

A ELIMINAÇÃO DO CAPACITOR DE ACOPLAMENTO

Temos portanto, três maneiras de eliminar a distorção em

baixas frequências devido ao capacitor de acoplamento:

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA
sentido do potencial positivo, a outra saída variará em
sentido do potencial terra ou massa.
Observando agora mais detalhadamente a figura 19,
podemos ver que quando polarizamos um amplificador
com uma tensão positiva e também com uma tensão
negativa (+30 e -30 como exemplo), teremos uma tensão
de zero volts na saída, pois as resistências de Q1 e Q2
deverão ser iguais. O alto-falante terá então seu ponto
positivo ligado à saída deste amplificador e o negativo
diretamente à massa.
AMPLIFICADORES EM PONTE
Afigura 20a, mostra-nos uma melhor visualização do que
já havíamos dito anteriormente. Notamos que a entrada
do sinal polarizará os transistores Q1 e Q2 em seus
respectivos semiciclos; quando não há nenhuma
variação no som podemos dizer que a tensão nos
emissores de Q1 e Q2 será de 1/2 Vcc, ou seja, metade
da tensão da fonte. Isso quer dizer que as bases destes
transistores também terão uma tensão próxima da
metade da fonte. O mesmo ocorre para os transistores
Q3 e Q4, que formam a outra saída. Estes também
deverão apresentar as mesmas resistências internas
garantindo na saída a metade da tensão na fonte. As
bases desses transistores também deverão receber
cerca de metade da tensão da fonte.
Caso tenhamos um sinal na entrada elevando as
polarizações de base do transistor Q1 e Q2, haverá
conseqüentemente uma polarização para o transistor Q1
e conseqüentemente despolarização para o transistor
Q2. Mas, para que a corrente tenha para onde se
deslocar, será necessário que o outro amplificador
formado pelos transistores Q3 e Q4 possam também
responder ao sinal de excitação. Assim, haverá um
circuito inversor que fará com que a variação positiva do
sinal, seja invertida para uma tensão mais baixa,
produzindo um corte para o transistor Q3 e
conseqüentemente excitação para o transistor Q4.
Dessa forma podemos verificar que existirá uma corrente
fig u r a 2 0 a ycc Vcc
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MODULO - 4
partindo do positivo (coletor de Q1) passando pelo alto-
falante e seguindo pelo emissor-coletor de Q4, fechando
caminha à massa.
Na figura 20b, podemos ver a excitação do semi-ciclo
negativo do sinal; haverá uma queda de tensão nas
bases dos transistores Q1 e Q2, obrigando Q2 a conduzir
e Q1 cortar. Esta mesma excitação presente no inversor,
fará com que em sua saída a tensão aumente, levando
Q3 à condução, e Q4 ao corte. Com isso, circulará uma
corrente de coletor a emissor de Q3, que passa agora
pelo alto-falante (em sentido inverso ao anterior)
atingindo potencial negativo através de emissor-coletor
do transistor Q2. Dessa forma temos uma corrente
alternada passando pelo alto-falante.
O grande ganho de qualidade do circuito é a ausência do
capacitorde saída, permitindo trabalhar com frequências
muito baixas.
A figura 21, mostra um circuito integrado formado pelo
TDA 1516 que é alimentado por uma tensão de 14 volts.
Este integrado possui dois amplificadores internos, que
podem ser ligados como mostra a figura. Temos dois
am p lifica do re s independentes que apresentam
capacitor de acoplamento para excitar seus respectivos
alto-falantes. Esse integrado pode ser definido como
sendo dois amplificadores (estéreo de 12 W por saída).
A grande vantagem deste amplificador, como mostramos
na figura 22, é a possibilidade de trabalhar em ponte
bastando para tal, interligar os pinos 2 e 13. Notem que
aqui, o sinal que adentrar o pino 13 será amplificado sem
inversão de fase (sinal acoplado na entrada não
inversora); já o mesmo sinal, que entra pelo pino 2, será
amplificado com inversão de fase (sinal entrando pela
entrada inversora). A saída do sinal amplificado se dará
pelos pinos 9 e 5, saídas que estão interligadas pelo alto-
falante. É bom lembrar que sendo a tensão de
alimentação (pino 10), de 14 volts, a tensão média
presente nos pinos 5 e 9 do integrado, deverão ser de 7
volts (1/2 Vcc); isso significa que em repouso (sem sinal de
áudio excitando o amplificador), o alto-falante será
colocado entre dois potenciais iguais (7 volts no pelo 9 e
f ig u r a 2 0 b
APOSTILA MODULO 4 -

7 volts no pino 5), não havendo circulação de corrente
pelo mesmo. Quando surge o sinal de áudio (semi-ciclo
positivo), a tensão do pino 9 subirá, enquanto do pino 5
descerá, criando a diferença de potencial necessária
para mover o cone do alto-falante para frente. Na
ocorrência do semi-ciclo negativo do áudio, a tensão do
pino 9 cairá e do 5 subirá, movendo o cone para trás.
Na figura 23, temos uma diagramação interna mais
detalhada do integrado utilizado e na figura 24, seu
formato físico com a disposição de terminais em duas
linhas.

figura 21 St-by figura 22 St-by

Switch Switch
o+14V

0—||--- (ç»>

°—II—V

Terra Terra
Sinal Potência

2x 12Wrms figura 23 1x 24Wrms

figura 24

♦
o tu n d -b y
rvference
votuv*
,s.an *
Atenção: após a leitura e/ou estudo detalhado
desta aula, parta para a feitura dos
blocos de exercícios M 4 -2 5 à M 4 -2 8 . N ã o >»«>n ±
TD A15168Q
prossiga para a aula seguinte sem ter
certeza que seu resultado nos b lo co s é acima
de 85% . L em b re-se que o verdadeiro
aprendizado, com retenção das informações
desta aula, som ente será alcançado com
todos os exercícios muito bem feitos.
Portanto, tenha paciência p ois será no dia-a-
dia da feitura dos blocos alcançará um
excelente nível em eletrônica.

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MÓDULO - 4
POTÊNCIAS HI-FI SOM AMBIENTE - 2
Am plificadores de potência com fonte simétrica
Am plificadores Bridges de alta potência (12V)
Am plificadores C lasse G e H (fonte baixa e alta)
Am plificador A IW A N SX-F9 - circuito de proteção
Circuitos classe H para am plificadores com 12V
Am plificadores com potência entre 500 e 20 0 0 W R M S

AMPLIFICADORES DE POTÊNCIA COM FONTE SIMÉTRICA

A figura 1 mostra-nos o esquema elétrico de um
transformador em cuja saída encontra-se uma ponte de
diodos, executando uma retificação em onda completa. A
tensão da rede poderá ser de 110 ou 220 volts, que será
selecionada pela chave de tensão SW01. Após
selecionada tensão de entrada teremos no secundário
do transform ador tensões que dependerão do
amplificador utilizado (essas tensões poderão variar de
20 até 100 volts).
Sw01
f ig u r a 1
Notamos que o secundário do transformador apresenta
3 fios, sendo 2 extremos e um central (chamado “center-
tape”); Os enrolamentos desses secundários devem ser
simétricos, ou seja, deverá haver a mesma quantidade
de espiras tanto para um lado quanto outro. O centro do
transformador será ligado à massa enquanto que os
extremos serão ligados à ponte de diodos, que serão
responsáveis pela retificação da tensão alternada em
tensão contínua. Posteriormente a isto, temos a filtragem
das frequências baixas (C01 e C02) e das interferências
de alta frequências (C03 e C04). O objetivo de usar-se
ponte de diodos juntamente com um transformador com
center-tape, é gerar uma tensão simétrica, ou seja, o +B,
acima da massa, e o -B, abaixo da massa.
A figura 2, mostra-nos como a retificação e filtragem
deverá ser feita em um semi-ciclo (positivo). De acordo
com a figura, o potencial positivo que sai do
transformador (lado V1), fará circular uma corrente que
carregará o capacitor C01, fechando o ciclo até o center-
tape do transformador. Notem que o enrolamento
superior do transformador recebe um potencial positivo
(lado de cima) e negativo (ponto central). Ao mesmo
tempo, o ponto central do transformador também será
mais positivo que o terminal do lado inferior.
Isso criará uma corrente circulante para
carregar o capacitor C02 sendo que o lado
negativo do capacitor ligado no diodo D02,
>+b fechando o caminho ao terminal negativo do
transformador.
Afigura 3, mostra-nos o semi-ciclo seguinte
da rede, onde agora o ponto superior do
transformador torna-se negativo e o ponto
inferior do transformador positivo. O lado
positivo do transformador (lado de baixo),
fará com que circule corrente via diodo D04,
carregando o capacitor C01 e fechando
caminho ao potencial negativo no ponto
central do transformador (que possui
naquele momento potencial mais baixo que o extremo
inferior). Podemos notar também que o center-tape do
transformador, apresenta potencial mais positivo do que
o extremo superior fazendo com que o capacitor C02
também seja carregada fechando caminho (negativo do
capacitor) e via diodo D03.
A idéia central desta fonte (figura 4), criando um
potencial positivo em e outro negativo em relação a um
ponto de referência (zero volts), é poder ter uma saída de
som (formada por Q1 e Q2) cujas conduções residuais
produzirão nos emissores dos transistores uma tensão
de zero volts. Assim poderemos colocar o alto-falante
sem problemas, pois do lado esquerdo dele haverá um

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MODULO 4 -

potencial de zero volt ou terra, sendo que do lado direito
haverá também um potencial de zero volts (mas que
inversão do sinal de entrada. O objetivo do amplificador
formado por Q1 e Q2 é deixar a saída com !4>Vcc (metade
do +B); enquanto que o amplificador formado por Q3 e
Q4, deverá manter-se também com a metade da tensão
do +B (entre os emissores dos transistores).

neste caso não é o terra). É importante destacar-se aqui

(figura 5), que as resistências de Q1 e Q2 deverão ser
exatamente iguais, caso contrário, haverá uma tensão Para que as tensões das saídas dos operacionais
maior ou menor que zero volts entre esses dois pontos, mantenham-se em VíA/cc, estes devem receber em sua
fazendo com que exista uma corrente circulante residual entrada não-inversora uma referência da tensão também
pelo alto-falante (percorrendo o mesmo de uma forma de 1 /4Vcc, formado pelo divisor de tensão R05 e R06.
constante). Dependendo do valor da corrente, poderá Notem que o amplificador em questão não possui fonte
haver danos à bobina do alto-falante. simétrica, trabalhando tanto na saída de som como na
f ig u r a 5 malha de realimentação negativa com ViVcc.
O propósito de utilizar a saída em ponte, nos
amplificadores de áudio utilizados em automóveis,
As tensões entre normalmente alimentados por uma tensão baixa (12
os transistores volts), é propiciar uma potência bem maior. Os
de saída deverão amplificadores anteriores, que se utilizavam de capacitor
ser exatamente de acoplamento e ligados a fontes convencionais de 12
iguais, para que volts não apresentavam potências superiores a 24W.
a tensão entre Com a configuração em ponte, a potência consegue ser
eles ( off-set) elevada para quase quatro vezes mais, além de eliminar-
seja OV. se o problema da reprodução deficiente em baixas
frequências.
Na figura 8, temos o mesmo amplificador mostrado
anteriormente, mas que agora, utiliza fonte simétrica e
A figura 6, mostra-nos como conseguir uma tensão de também saída em ponte. A saída de potência em ponte,
saída de zero volts, ou seja, tensão no emissor de Q1 e utilizando-se de fonte simétrica, não é comum de ser
também de Q2 com o mesmo potencial da massa ou usada, pois quando trabalhamos com fontes simétricas
terra. Como este amplificador está sendo polarizado por podemos ter tensões das mais variadas possíveis,
um amplificador operacional, se retirarmos uma amostra
da tensão de saída e colocarmos
na entrada não-inversora do
amplificador operacional, essa
tensão será comparada a tensão
da entrada inversora, que no caso
também é de zero Volt. Com isso
teremos na saída do amplificador
operacional uma tensão também
de zero volt, mantendo os
t r a n s i s t o r e s de s a í d a
p ra tic a m e n te c o rta d o s . O
amplificador operacional utilizado
aqui é um excelente dispositivo
para manter a tensão de saída do
amplificador com zero volt.
Na figura 7, vemos um circuito
amplificador em ponte, sendo
polarizado por 2 operacionais
(cada uma das saídas), tendo
ainda o amplificador operacional
OP03, para fazer o trabalho de

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA
inclusive chegando próximo a 100 Volts.
A figura 9, mostra a esquematização de um integrado
feito para trabalhar como amplificador de razoável
potência e com performance Hi-Fi (High Fidelity).
f ig u r a 9
— ©
— ©
PROTECTION
THERMAL 30 AR
Vref2
Amplificador de alta performance
HI-FI ÕOWrms
Este integrado amplificador foi dimensionado para
trabalhar com fonte simétricas, com +30 e -30 volts
máximos. A entrada de sinal deste integrado se dá pelo
pino 1 e sua saída de potência está no pino 5. A
alimentação positiva é feita pelo pelo 6, e a alimentação
negativa é feita pelo pino 4. O pino 7, serve para
incrementar a polarização da parte superior do
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MODULO 4 -
amplificador, ou seja, à medida que
temos excitação do áudio no semi-ciclo
p o s itiv o na p a rte s u p e rio r do
amplificador um capacitor eletrolítico,
que pode ser ligado do pino 5 ou 7
incrementa a polarização, podendo esta
chegar a ser superior ao nível de
alimentação do +B (positivo).
A realimentação negativa feita neste
amplificador entra pelo pino 9, sendo
entrada fundamental para manter a
tensão de saída (pino 5) 1/2 Vcc.
A tensão de entrada no pino 8 do
integrado combinada à tensão do
circuito de proteção que sai pelo pelo 2,
propiciará que no caso de mute a tensão
de saída (pelo 5) seja zerada.
A figura 10, mostra nos a retificação e
filtragem de uma fonte simétrica,
utilizando-se de vários capacitores
eletrolíticos para melhorar a performance em baixas
frequências e diminuir a distorção.
Como se pode ver pela figura temos os capacitores C23,
C21 e C19 ligados em paralelo no potencial positivo da
alimentação, capacitores C24, C22 e C20 ligados ao
potencial negativo da alimentação. Ainda temos dois
capacitores (C05 e C06) ligados diretamente ao
potencial positivo e ao potencial negativo. Note que
quanto maior for a potência do amplificador, maior
deverá ser os valores dos capacitores de filtro aplicados
a fonte de alimentação.
AC1
f ig u r a 1 0
D01
> Vp
A C 2' C 23 C21 C 19
C 05 C06
Íz d c d =z> cd
C 24 C 22 (C 20
■ * -V p
Na figura 11, podemos ver uma configuração de um
amplificador estereofônico, utilizando-se de dois
circuitos integrados para realizar as funções de
amplificação. Apesar de parecer um circuito muito
simples, este amplificador é capaz de chegar a quase
100 W de potência RMS, considerando-se a somatória
as das potências de cada um dos amplificadores.
Listaremos abaixo alguns pontos interessantes das
ligações destes amplificadores.
Podemos observar pela figura 11, o capacitor C7/C8,
que encontram-se ligados aos pinos 5 e 7 em cada um
dos integrados; sua função será manter-se com
determinada tensão armazenada, até que, aparecendo o
sinal de áudio no pino 5, elevará o potencial de tensão no
pino 7, que poderá ser superior ao da própria
alimentação. Este recurso é muito útil, para manter os
dois semi-ciclos com níveis muito próximos quando
ocorrer uma alta potência amplificada.
Um dos pontos fundamentais neste amplificador, é a
APOSTILA MÓDULO 4 -

fig u r a 1 2
existência do resistor R5, que fará LISTA DE MATERIAL - AMPLIFICADOR DE 45 + 45W
realimentação negativa ao pino 9 do PEÇA TIPO CÓDIGO/VALOR UNID./SUF. COMPLEM. POSIÇÃO
integrado. Os únicos pontos em Isemicondutores:
Amplificador TDA1514 A IC1 e IC2
comum nestes dois amplificadores, Circuito Integrado
Diodo Retiflcador 1N5406 p/ 3A D1,D2,D3 e D4
serão as tensões de alimentação, tanto
iResistores:
positiva quanto negativa. Resistor Carvão 33 kQ 1/8W R1,R2,R5 e R6
Estam os sugerindo, que este Resistor Carvão 330 Q 1/8W R 3 e R4
amplificador de potência possa ser Resistor Carvão 330 kQ 1/8W R 7 e R8
montado pelo leitor, e caso isso seja Resistor Carvão 3,3 n 1/8W R 9 e R10

feito, após a montagem e antes da Resistor Filme 150 Q 1W R 11e R12

Resistor Carvão 47 Q 1/8W R13 e R14
ligação da alim entação deve-se
Icapacitores:
observar se não existem soldas Capacitor Eletrolítico 22 35V C1 e C2
mF
escorridas. Tendo em mãos uma Capacitor Eletrolítico 10 pF 35V C 3 e C4
lâmpada em série com cerca de 60 ou Capacitor Eletrolítico 47 pF 63V C 5 e C6
100 watts, ligar alimentação ao Capacitor Eletrolítico 220 pF 63V C 7 e C8
amplificador, sem as caixas acústicas Capacitor Eletrolítico 1 pF 35V C 9 e C10
Capacitor Cerâmico 220 C 11e C12
ou alto-falantes. Caso a lâmpada em PF
Capacitor Poliéster 220 kpF 50V C13 e C14
série não acenda, ou acenda com
Capacitor Poliéster 220 kpF 50V C17 e C18
pouquíssima intensidade, deverá ser Capacitor Cerâmico 5,6 kpF C15 e C16
medida a tensão de saída dos Capacitor Eletrolítico 2200 pF 35V C19, C20 e C21
amplificadores (pino 5). Estando essas Capacitor Eletrolítico 2200 _____PE_____ 35V C22, C23 e C24
tensões com zero volt nas saídas das | Diversos: |
caixas, os alto-falantes poderão ser Chave Alavanca On/Off p/ 3A S1
Chave HH 110/220Vac S2
ligados.
Fusível Pequeno 2 A Cl retardo F1
A figura 12, mostra a relação de
Soquete p/ fusível p/ painel
material utilizado para esta montagem, Transformador primário 110 + 100Vac, secundário 18 + 18 Vac/6A TR1
sendo todos os componentes de fácil Dissipador de alumínio com espessura de 1,5mm e área plana mínima de 200cm2 ( 10cm x 20cm )
o b t e n ç ã o no m e r c a d o de Placa de circuito impresso, fios, solda, pasta térmica e parafusos de fixação, etc.
componentes.
A figura 13, mostra em tamanho real, a placa de circuito Neste amplificador vamos utilizar dois circuitos
impresso (lado cobreado), e a figura 14, mostra como integrados para excitação de um único alto-falante, e
ficaria à disposição de componentes do outro lado da para isto, deveremos ter nas saídas fases invertidas para
placa. excitação deste.
O sinal de áudio entrará pelo pino 1 do integrado IC1,
Amplificador de 100 Wrms monofônico sendo que no outro integrado (IC2), o pino de entrada de
áudio (pino 1), ficará inoperante, com um resistor e um
Caso necessitemos de uma maior potência de capacitor ligados à massa. O problema para este circuito,
amplificação, em um único canal (cerca de 100 Wrms), será fazer com que o integrado IC2 passe a amplificar o
poderemos utilizara montagem sugerida na figura 15. O sinal de áudio de forma invertida ao integrado IC1. Para
circuito amplificador utiliza a mesma placa de circuito que isso seja possível, utilizaremos a entrada de
impresso que vimos anteriormente, utilizando-se de realimentação negativa, pino 9 do IC2, para conseguir o
alguns recursos e a alteração de poucos componentes, objetivo. Quando o sinal de áudio entrar pelo pino 1 do
alterando o que era anteriormente dois amplificadores, integrado IC1 ele sairá com a mesma fase no pino 5 do
em um único amplificador, agora com saída em ponte. mesmo integrado, sendo parte deste sinal realimentado

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MÓDULO 4
-

para o pino 9 do mesmo IC. A mesma amostra do sinal passa pelo

resistor R3 e capacitor C1 entrando no pino 9 do IC2. Com isto,
teremos no integrado IC2, a amplificação do sinal de áudio feita de
forma invertida ao que ocorre no IC1. Apesar do pino 9 do integrado
IC2 ser utilizado como entrada de sinal, ele também continuará sendo
a entrada de referência de tensão para realimentação negativa, ou
seja, o sinal de áudio que sai pelo pino 5 do integrado será atenuado
pelo resistor 6 e continuará atuando no pino 9.
Na figura 16, podemos ver a relação de componentes utilizados neste
a amplificador Hi-Fi. Voltamos a afirmar aqui, que apesar de usar dois
circuitos integrados, este é um amplificador monofônico, que excita
um único alto-falante através de uma ligação em ponte entre os dois
integrados.
Caso o leitor queira um amplificador estereofônico com potência de
100 W por canal, deverá utilizar-se de outra placa de circuito impresso
e outro transformador igual ao que foi utilizado no exemplo.

fig u r a 16
LISTA DE MATERIAL - AMPLIFICADOR MONO DE 100W
PEÇA TIPO CÓDIGO/VALOR UNID./SUF. COMPLEM. POSIÇÃO
Isemicondutores:
Circuito Inteqrado Amplificador TDA1514 A IC1 e IC2
Diodo Retificador 1N5406 p/ 3A D1,D2,D3 e D4
|ResiStores:
Resistor Carvão 22 kQ 1/8W R1,R2,R5 e R6
Resistor Carvão 680 Q 1/8W R3
Resistor Carvão 100 n 1/8W R4
Resistor Carvão 330 kn 1/8W R7 e R8
Resistor Carvão 3,3 Q 1/8W R 9e R10
Não utilizado R11 e R12
Ver texto R13 e R14
Icapacitores: |
Capacitor Eletrolítico 22 pF 35V C1
Capacitor Cerâmico 2,2 kpF C2
Capacitor Eletrolítico 10 pF 35V C 3eC 4
Capacitor Eletrolítico 47 pF 63V C 5e C6
Não utilizado C 7eC 8
Capacitor Eletrolítico 1 pF 35V C9 e C10
Capacitor Cerâmico 220 PF C11 e C12
Capacitor Poliéster 220 kpF 50V C13 e C14
Capacitor Poliéster 220 kpF 50V C17 e C18
Capacitor Cerâmico 5,6 kpF C15 e C16
Capacitor Eletrolítico 2200 pF 35V C19, C20 e C21
Capacitor Eletrolítico 2200 ____ pF____ 35V C22, C23 e C24
|Diversos:
Chave Alavanca On/Off p/ 3A S1
Cha\« HH 110/220Vac S2
Fusível Pequeno 2 A C/ retardo F1
Soquete p/ fusível p/ painel
Transformador primário 110 + 100Vac, secundário 1 8 + 1 8 Vac/6A TR1

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MÓDULO 4 -

AMPLIFICADORES CLASSE G e H
Já vimos anteriormente diversas classes de amplificação dos diodos D1 e D2, que ficam diretamente polarizados.
como A, B, AB; todas possuindo suas particularidades, Neste caso temos um am plificador classe AB
vantagens e deficiências; continuando nosso estudo funcionando em média ou baixa potência, sendo que o
sobre amplificadores vamos passar agora para uma sinal de saída em potência mantem-se com 70% (em
nova classe de amplificadores chamados G ou H. Vpp) em relação às tensões de alimentação de +VL e -VL
Entre suas vantagens está a obtenção de altas potências (estas tensões giram normalmente entre 20 e 30 volts).
com baixo consumo de energia, mas com a Quando o sinal começa a ter picos ou períodos de alta
desvantagem da introdução pequenos ruídos em dadas
frequências devido à comutação ou passagem de corte
para a condução de alguns transistores. Apesar dos
fabricantes de integrados que utilizam a classe H o
considerarem HI-FI, outros estudiosos não o consideram
como tal.
Devido ao seu baixo consumo de energia e alto
rendimento, ele é muito empregado nos aparelhos de
som doméstico (microsystems), com boa qualidade
sonora e grande potência, além de preços muito
convidativos.
O seu princípio de funcionamento é muito parecido com
os amplificadores classe AB, diferindo na introdução de
uma tensão de + ou - B maior que a normal, auxiliando no
acréscimo de potência.
O motivo de estarmos usando a especificação de G ou H,
se deve ao mercado americano utilizar a especificação
de G, enquanto que em outros países utiliza-se a
especificação H.
Afigura 17 ilustra a saída de um amplificador classe G ou
H. Nela podemos ver que os transistores de saída
funcionam em classe AB, só que a alimentação +VLe -VL
(+VL: tensão positiva Low; -VL: tensão negativa Low)
poderá ser comutada para a tensão +VH e -VH (+VH:
tensão positiva High; -VH: tensão negativa High). Essas
tensões maiores, serão chaveadas pelo circuito de
controle, cujo funcionamento depende diretamente do
próprio sinal da saída.
Quando o sinal de saída é de baixa amplitude, o controle

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS ■ELETRÔNICA DIGITAL

APOSTILA MÓDULO 4 -

amplitude, o circuito de controle começa a chavear as essas servem somente para a polarização do circuito de
alimentações de acordo com os picos do sinal; quando pré-amplificação e driver. Na verdade, a saída de som
estes ultrapassam certa amplitude, o controle fecha (interna no Cl), será feita através dos pinos 13, que
chave, elevando o potencial nos coletores dos recebe +20V, e pino 15, que recebe -20V. A saída para
transistores e despolarizando os diodos (D1 e D2), excitação do alto-falante se dará pelo pino 14, e o sinal de
passando a alimentação dos transistores de saída, a ser áudio entrará pelo pino 3 do integrado.
feita pelas tensões de +VH e -VH; assim que o sinal cai de Com potência de saída variando até 30 Vpp (+15V e -
amplitude o controle volta a abrir as chaves. Neste ponto, 15V), o integrado trabalhará somente com as tensões de
a tensão da alimentação volta a ser baixa e com isto + 20V e -20V. Sinais de excitação que levem a saída de
reduz a dissipação de potência nos transistores de saída, som para níveis superiores a 30 Vpp, acabarão excitando
m antendo uma baixa corrente de repouso e a malha formada R4, transistor T4, zenerZI e resistor R7
consequentemente um baixo consumo. (para malha positiva); e o resistor R8, o diodo zener Z2, o
As ligações dos amplificadores G ou H, podem ser em transistorT7 e o resistor R9 (para a malha negativa).
série como mostra a figura 18, ou em paralelo, como Imaginando agora que o nível do sinal de áudio atinja 15
mostra afigura 19. volts positivos, haverá a elevação da a tensão na base do
A figura 18, possui a mesma configuração mostrada transistor T3, que será polarizado, levando também
anteriormente, onde os transistores Q1 e Q2 trabalham polarização ao transistor T1, que por sua vez levará a
com tensões de alimentação de +B e -B. Quando o sinal tensão de + 40 volts ao pino 13 de integrado (via L1),
de saída aumenta de amplitude, haverá a condução do permitindo assim elevar em muito o potencial de
transistor Q3 (semi-ciclos positivos), e também do alimentação positiva de saída de som.
transistor Q4 (semi-ciclos negativos). Quando o semi-ciclo negativo do sinal de áudio atingir a
Com a condução do transistor Q3 e do transistor Q4, amplitude de -15 volts, haverá a polarização do transistor
haverá a introdução no circuito das tensões maiores de + T6, que entrará em condução, polarizando assim o
2 B e -2B. transistor T2, levando o potencial de -40 volts ao pino 15
Já na figura 19, temos transistores colocados em do integrado (via L2) e, permitindo uma maior amplitude
paralelo, sendo que na menor potência funcionam os negativa do sinal de áudio.
transistores Q1 e Q2, trabalhando com +B e -B; mas O objetivo desses amplificadores utilizando duas fontes
quando o amplificador trabalha com maior potência, de alimentação, será sempre o de reduzir a dissipação de
serão acionados em paralelo, os transistores Q3 e Q4, potência ou a perda em calor nos componentes da saída
inserindo as tensões de +2B e -2B. de som, quando em baixos níveis de potência.
Nesta configuração os transistores Q1 e Q2, trabalham Na figura 21, temos um amplificador classe G ou H, só
com uma potência dissipada menor, enquanto os que trabalhando de um modo paralelo. Enquanto temos
transistores Q3 e Q4 trabalham com as tensões maiores uma baixa potência de saída, a alimentação será
apresentando dissipações de potência também maiores; baseada no + Vcc1, que irá polarizar os transistores Q9,
mas, com estes trabalham somente quando o nível de Q5 e Q19. Já a tensão de alimentação de -Vcc1, irá
sinal aumenta, o resultado é uma dissipação reduzida. polarizar os transistores Q10, Q4 e Q13. quando a
Na figura 20, podemos ver integrado TDA7294, que potência de saída for maior, a tensão do lado esquerdo do
trabalha com fonte simétrica dupla, ou seja +/-40V e +/- R35 subirá, polarizando o transistor Q20, fazendo cair a
20V. Apesar da tensão de + 40 volts entrar pelo pino 7 do tensão de seu coletor e com isto levando à condução o
integrado, e a tensão de -40 volts entrar pelo pino 8, transistor Q8 (FET canal P). No semi-ciclo seguinte a

fig u r a 2 0

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA
fig u r a 21
tensão do lado esquerdo do resistor R34 cairá e com isto
levará à condução o transistor Q14 que elevará sua
tensão de coletor, polarizando o gate do FET Q15. Desta
forma teremos a aplicação da tensão de + Vcc2 para
excitação do alto-falante (durante o semi-ciclo positivo),
e a aplicação de -Vcc2, também para excitação do alto-
falante.
A grande vantagem neste tipo de amplificador é que os
transistores Q9, Q5 e Q19 trabalharão sempre com a
mesma tensão de entrada, o mesmo correndo para os
transistores Q10, Q4 e Q13. Já os transistores Q8 e Q15
trabalharão com tensões maiores, mas somente gerarão
dissipação de potência quando houver um sinal de
grande intensidade.
Amplificador AIWA NSX-F9
O System AIWA NSX-F9, foi um grande sucesso de
vendas no Brasil durante a década de 90, devido não
somente a sua alta potência, mas ao seu preço
acessível. Faremos abaixo uma análise detalhada tanto
da etapa amplificadora classe AB, como também o
acionamento em classe Fl e dispositivos de proteção.
O sinal de áudio entrará pela base do transistor Q203,
104) FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MÓDULO 4 -
que fará a amplificação do sinal em seu coletor
(invertendo a fase), sendo este sinal levado ainda ao
transistor Q207 (driver), fazendo amplificação final até os
transistores de saída e Q209 e Q211. Esses transistores
trabalharão em am plificação classe AB, sendo
polarizados pela fonte de alimentação de + 30 e -30 volts.
A realimentação negativa, ou seja, a realimentação que
controlará o ganho e manterá a tensão de meio Vcc em
zero volt, será feita pelo resistor R233, que polarizará a
base do transistor Q205. O funcionamento da
realimentação negativa se dará da seguinte forma:
considerando que o sinal de áudio com seu semi-ciclo
positivo fará com que o transistor Q203 conduza mais
abaixando sua tensão de coletor, fazendo com que haja
uma maior corrente de base do transistor Q207,
elevando a sua tensão de coletor que aumentará
polarização base-emissor do transistor Q209, elevando
assim a tensão de saída; simultaneamente, o resistor
R233 também elevará a tensão de base do transistor
Q205, fazendo circular uma maior corrente coletor-
emissor, elevando o potencial do seu emissor e com isto
despolarizando levemente Q203. Na verdade não há
despolarização de Q203, mas somente uma menor
condução deste transistor (anteriormente havíamos
APOSTILA
falado que o sinal subiu em sua base). Vemos assim que
a realimentação negativa tem como função reduzir
levemente o ganho diminuindo distorções; ao mesmo
tempo, temos a garantia que a tensão de saída
permanecerá em média com zero volt.
Os transistores Q233 e Q235 têm como função
estabilizar as polarizações por temperatura ambiente
para os coletores dos transistores Q203 e Q205.
O transistor Q227, tem uma importante função que é
ligar ou desligar o amplificador quando o aparelho
encontra-se em “stand-by”. Quando esse transistor
encontra-se saturado, ele faz a conexão da polarização
para o transistor de saída Q211. No modo “stand-by”, a
tensão de comando vai para nível baixo, fazendo com
que o transistor Q227 fique totalmente cortado; o corte
deste fará também que os transistores Q203 e Q205
entrem em corte, cortando também Q207. Assim, os
transistores de saída Q209 e Q211 ficarão totalmente em
corte.
O C I R C U I T O DE P R O T E Ç Ã O E O
CHAVEAMENTO DA TENSÃO ALTA.
O resistor R231 tem uma função muito importante na
saída de som, apesar de ter um valor muito baixo, pois
quando a corrente exceder um determinado limite,
haverá polarização do transistor Q213 abaixando sua
tensão de coletor, enviando esta informação ao circuito
de controle que imediatamente mandará o comando para
desligar o amplificador.
Já o termistor TH201, tem como função realizar o
desarme por aquecimento excessivo. Como ele é um
NTC, com o amplificador frio, terá alta resistência,
mantendo o transistor Q231 completamente cortado.
Mas com a q u e c im e n to do a m p lific a d o r, em
funcionamento normal, haverá também o aquecimento
do NTC, que diminuirá sua resistência, mas não o
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MÓDULO 4 -
suficiente para polarização de Q231. A partir do momento
que haja um aquecimento excessivo, o termistor será
aquecido a um ponto que permitirá a condução do
transistor Q231, conseqüentemente fazendo cair sua
tensão de coletor enviando essa tensão ao circuito de
controle, que imediatamente mandará desligar o
amplificador.
Quanto à etapa amplificadora de potência e saída H,
podemos dizer que o chaveamento será feito pelos
transistores Q219 e Q220, levando as tensões de
alimentação de + 70 volts e -70 volts à saída de som.
Notem que os dois transistores FET's são de canal N,
necessitando de potencial positivo em seu gate para
conduzir. Vamos analisar inicialmente a malha de
polarização da tensão positiva.
Ligada a tensão de alimentação de + 30 volts temos o
diodo zener D209, o resistor R243, o resistor R244 e o
diodo zener D210, este ligado à tensão -30 volts. Logo
após, o diodo D209 teremos uma tensão estável para o
emissor do transistor Q221; considerando agora que
temos o resistor R251 ligado na saída de som, podemos
dizer que ao sinal ultrapassar um determinado limite
(semi-ciclo positivo) haverá a polarização do transistor
Q221 e este, por sua vez, polarizará o transistor Q223.
Mas antes disso, vemos que o capacitor C215 é
carregado pelo diodo D227, com um potencial muito
próximo a 30V; sendo assim, com a condução do
transistor Q223, haverá a elevação o potencial do lado de
baixo capacitor C215 para 30V (saturação de Q233) e
consequentemente haverá também uma grande
elevação da tensão de gate do transistor FET Q219 (via
carga armazenada em C215), levando-o à condução.
Vamos agora analisar como ocorre a elevação do
potencial negativo da alimentação. O emissor do
transistor Q222 está grampeado à tensão do diodo zener
D210. Quando o potencial presente na saída de som, ou
seja, o semi-ciclo negativo do sinal, atingir determinado
patamar negativo, haverá polarização do transistor Q222
APOSTILA
elevando seu potencial de coletor e com isto aplicando
um potencial positivo no gate do FET Q220, fazendo-o
conduzir.
Desta forma, dar-se-á a polarização dos transistores
FET's e consequentemente ajudarão na formação de
uma maior tensão para os transistores de saída e
potência final para a saída de som.
AMPLIFICADOR CLASSE H PARA
FONTES DE 12V (AUTOMÓVEL).
Na figura 23, podemos ver o circuito integrado TDA1562,
que foi construído para ser um amplificador em ponte,
funcionando com saída classe AB. Podemos ver também
que nos pinos 3 e 5 do integrado existe um capacitor de
grande valor (4700 uF); o mesmo ocorrerá nos pinos 13 e
15 do integrado, tendo um capacitor de mesmo valor.
O objetivo destes capacitores de grandes valores, é
armazenar a tensão de 12 volts e manter uma boa carga,
de forma que em altas potências, a tensão armazenada
nos capacitores possam ser somadas a tensão normal
de 12 volts proveniente da alimentação. Com isto, há um
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MODULO - 4
grande incremento de potência no aparelho. A opção de
haver ou não esse incremento na tensão de alimentação,
pode ser feita por tensão aplicada no pino 16 do
integrado.
Para que possamos entender como ocorre o processo
de geração de uma tensão que chega a 24 volts, vamos
analisar o diagrama de funcionamento da figura 24.
Os transistores Q1 e Q2, formam a etapa de saída de um
dos amplificadores. Os transistores Q3 e Q4 formam a
outra etapa de saída. Como podemos ver, o alto-falante
AF01, foi colocado entre esses dois amplificadores.
Esses dois amplificadores devem ser excitados com
diferença de fase de 180°, como já foi visto anteriormente
na explicação sobre amplificadores em ponte.
Podemos ver também, que os transistores de saída são
polarizado pela tensão de 12 volts, via diodo D1. Além de
alimentar a saída de som, haverá também a carga do
capacitor C01, que está ligada à massa via resistor de 47
ohm s.
Quando o semi-ciclo positivo ultrapassar 10 volts (na
saída Q1 e Q2), haverá polarização do transistor Q6 e a
consequente queda da tensão de seu coletor,
polarizando por sua vez, o transistor Q5, que elevará sua
tensão de coletor para 12 volts. Como o capacitor C01 já
APOSTILA
está anteriormente carregado com 12 volts, quando tiver
seu lado negativo ligado à tensão de 12 volts, seu lado
positivo assumirá (em relação à massa) a tensão de 24
volts, pois funcionará como uma bateria de 12V
posicionada momentaneamente em série sobre a tensão
de alimentação de 12V.
MÓDULO - 4
Caso a potência sonora seja alta, a tendência é que a
tensão de 1/2Vcc suba e com isto force uma maior
polarização também para o transistor Q2. Com isso
teremos um aumento de potência considerável com
estes capacitores geradores de tensão.

f ig u r a 2 4

AMPLIFICADORES COM POTÊNCIA ENTRE 500 E 2.000 WRMS

Até agora, havíamos falado de amplificadores que tensão (ainda que pequena) no resistorde equalização;
podiam chegar a cerca de 300 ou 500 Wrms. Mas ainda será necessário então, uma maior tensão de base e
existem as chamadas "potências ou cabeçotes" que com isto gerando polarização para o outro transistor
podem chegar até 2.000 Wrms e outras que atingem (que ainda não gerou queda de tensão no resistor de
cerca de 5.000 Wrms. emissor), equiparando as polarizações.
Afigura 25, mostra uma configuração de saída de som Na figura 27, vemos um amplificador utilizando um jogo
que pode atingir uma potência em torno de 1000W. É de dez transistores, sendo cinco em paralelo na malha
composta por uma série transistores em paralelo, cada de cima, e cinco em paralelo na malha de baixo.
um deles trabalhando entre 2 à 3 amperes. Isto significa Considerando que cada transistor tem uma corrente
dizer que se tivermos 3 transistores em paralelo, máxima de 3 amperes, teremos um total 15 amperes
poderemos atingir uma corrente entre 6 a 9 amperes circulante pela malha, gerando uma potência de 600 W
nesta malha. Apesar de parecer simples, essa saída sobre a carga. Isto se dá também para o semi-ciclo
necessita de um cálculo muito bem-feito nos resistores negativo.
chamados de “equalização”, como mostramos na figura Finalmente na figura 28, temos a etapa de um
26. amplificador de potência completo, utilizando vários
Quando transistor Driver Q13, aplicar a polarização nos transistores de saída. Pode parecer inicialmente que é
transistores de saída, um deles começará a conduzir um amplificador classe H, mas na verdade os
antes do outro, e com isto poderemos dizer que não transistores ligados ao potencial positivo e também ao
haverá uma distribuição igual de corrente para eles. n e g a tiv o fa z e m um a d iv is ã o de te n s ã o e
Caso isto ocorra, um deles ficará sobrecarregado, consequentemente uma divisão na potência dissipada.
porque haverá tensão aplicada por uma grande O amplificador classe AB é formado pelos pares Q302 e
corrente circulante, gerando uma grande dissipação de Q306, Q301 e Q305, além do Q13 e Q14, sendo estes
potência; isto ocorre devido à polarização inicial de cada polarizados pelos drivers do amplificador. Já os
um dos transistor variar de 0,55 volt até cerca de 0,7 transistores de saída complementares ligados à tensão
volt. de alimentação, serão excitados pela variação do sinal
Assim, faz-se necessário a introdução dos chamados da saída de som; caso haja uma grande variação de
resistores de equalização, que estarão ligados nos sinal a nível positivo, haverá polarização do transistor
emissores dos transistores, fechando o circuito Q12, que por sua vez terá corrente para polarização dos
paralelo. Considerando que um transistor de potência transistores Q303 e Q304 (ligados em paralelo).
conduza antes do outro, este gerará uma queda de Quando houver uma variação de sinal na saída a nível

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA
f ig u r a 2 5
+65 V
negativo haverá polarização do transistor Q15, que por
sua vez gerará a polarização de Q307 e Q308.
O controle de corrente máxima neste amplificador se dá
baseado na queda de tensão nos resistores R309 e
R311; como esses resistores possuem um valor muito
R108
MÓDULO 4 -
baixo (0,18 ohms), quando a corrente chegar a 3,3
amperes (por cada transistor individualmente) haverá
uma queda de tensão de 0,6 volts que permitirá a
polarização tanto do transistor Q10 como do transistor
Q11, diminuindo a tensão de coletor de Q10 e
aumentando a tensão do coletor de Q11; a partir disto,
haverá a despolarização dos transistores de saída e por
conseguinte a redução na corrente geral.
A corrente de repouso deste amplificador será
controlada basicamente pelo transistor Q9, posicionado
entre as bases dos transistores Q13 e Q14. O transistor
Q9 ainda é polarizado pelo transistor Q8, cuja
polarização também dependerá do ajuste feito no
trimpot P2. Neste caso, para iniciar o ajuste da corrente
quiescente (repouso) dos transistores de saída, deve-
se colocar o trimpot P2 na mínima resistência, ou seja
com cursor totalmente para cima; isto aumentará a
polarização do transistor Q8 fazendo com que a
corrente entre emissor-coletor seja maior, provocando
assim maior polarização do transistor Q9 com o
conseqüente aumento de corrente entre coletor-
emissor. Teremos assim a diminuição de corrente geral
para os transistores de saída.
Para colocar o trimpot P2 na posição correta,
poderemos usar diversas técnicas como mencionamos
APOSTILA MÓDULO - 4

-65V
abaixo:
A) injetar na entrada do amplificador um
sinal senoidal com frequência de 1kHz,
que deverá ser ouvido no alto-falante
com muito baixa amplitude. Com o
osciloscópio, observar a forma de onda
que apresentará uma distorção em seu
ponto central (na passagem da condução
dos transistores da malha positiva para
malha negativa e vice-versa). Ajustar o
trim p o t P2 até que a d is to rç ã o
desapareça. Após feito esse ajuste,
deixar o amplificador ligado por no
mínimo 10 minutos (em repouso - sem
som), acompanhando o aquecimento
que haverá no dissipador.
B) alguns fabricantes, pedem que a
corrente de repouso seja ajustada
baseado na queda de tensão em um dos
resistores de equalização (R309, R310,
R311 ou R312). Esta queda de tensão é
de alguns milivolts e variará de fabricante
para fabricante.
C) outra técnica muito interessante é a
utilização da lâmpada em série, cuja
potência, será escolhida de acordo com a
potência do am plificador. Caso o
a m p lific a d o r tenha 1000 W, será
escolhido uma lâmpada de cerca de 150
W (com mesma tensão da rede) para se
fazer o ajuste da corrente de repouso.
O inicialmente posicionamos o trimpot
P2 para a mínima resistência e veremos
que a lâmpada apresentará algum
acendimento (acendimento devido a uma
série de perdas de dissipação de
potência, principalm ente no tra n s­
formador de força). À medida que vamos
fazendo o ajuste notamos que não há
diferença no brilho da lâmpada; mas a
partir de um determinado ponto do ajuste,
a lâmpada começará a brilhar mais.
Devemos então, voltar um pouco o
ajuste, para que fique no ponto de
variação.
Ainda neste amplificador temos o trimpot
P1, que tem como função fazer o ajuste
de "OFF-SET" da tensão de saída de
som, ou seja, deverá ser ajustado para
que a tensão de saída, seja no máximo
de 0,005 volts (positiva ou negativa). Este
ajuste deverá ser feito sem o alto-falante
conectado ao amplificador, pois sendo de
b a ix a im p e d â n c ia , m a s c a ra rá o
resultado.

Atenção: após a leitura elou estudo detalhado desta aula, parta para a feitura dos
blocos de exercícios M 4-29 à M 4-32. Não prossiga para a aula seguinte sem ter
certeza que seu resultado nos blocos é acima de 85%. Lem bre-se que o verdadeiro
aprendizado, com retenção das informações desta aula, somente será alcançado com
todos os exercícios muito bem feitos. Portanto, tenha paciência pois será no dia-a-dia
da feitura dos blocos alcançará um excelente nível em eletrônica.

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MODULO 4 -

UfttfMM
SPfAXtRS

HDMKUSSKAK» IDO? AM. CfNHR SURRO

URÔ
(TX2V-W

OVÕ TV/CBl VC«I#odi]

• ACOUTtfí
; AC7KV S>lf
a SVW
MD
fl?7] osepsaowmoASisamis
n. c w r iM su SBl SfWKSfi (MPÍO^CÉ

0.0 O O F3D.NT AC«8 : S-HtQ

A * B t j v ltQ
CONTER : BMáfc
SUUROUNy BM 40
SURR.8ACK/
AMCASSION B M íf!

o o o o
FR SW Síl SBR
SWWOKR
t f V B
D E N O N iw é u o . A V R -1 9 0 9
POWER SOURCE 230V - 50 Hz CAUTION
" ~ POWER CONSÜMPTION 445W
/SXs AUMENTATION 230V - 50H/
IOH-2
VCTFDiOiíA■'t FEWSTíCOUTSCl
RCOTfORODM £gj O
■ \s J a
PTO
CQNSOMMATION 445 W
D e no n B ra n d C o m p a n y
w m m sh o c k h a ía r o - o o n o t o pem
AVIS;D ISQ UE DE CHOCEIECTRIG UE «NE PAS 0U VDIR.
IASStUNA81.FI E S

110 FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MÓDULO - 4
POTÊNCIAS HI-FI SOM AMBIENTE 3
Am plificador Classe D - características
Am plificador Classe D em ponte (bridge)
Filtros finais - crossover - equalização
Sonorização profissional PA (Public Address)
Som ambiente e as linhas de 70V e 210V
Processam ento de áudio digital e saída D D X
AMPLIFICADOR CLASSE D
Vamos estudar agora uma outra classe de 0 +B
amplificação chamada de classe D, que
apesar de existir há décadas, somente
nos últimos anos é que passaram a ser
utilizados em grande escala.
O amplificador classe D, caracteriza-se
pelo funcionamento em corte e saturação
dos tra n s is to re s de sa íd a , não
permanecendo em meia polarização para
amplificação da senoide de áudio, normal
para os amplificadores convencionais.
Isto traz um grande benefício, já que a
dissipação de potência, em forma de
calor, é muito pequena. Se fossem ideais,
a eficiência energética seria aproxima­
damente 100%; mas na prática chegam perto de 80%. mais com fontes chaveadas que com dispositivos
A letra D refere-se à continuação da série dos digitais.
amplificadores (A, B, C, ...), mas muitas vezes é O circuito básico de funcionamento deste amplificador
confundida como digital, não sendo correto, pois todo o pode ser resumido na figura 1. Neste são usados
princípio de funcionamento deste amplificador é transistores FET's complementares que operam como
analógico, apesar de alguns deles possuírem alguns chaves, sendo que também poderíam ser usados
controles digitais. O dispositivo elétrico assemelha-se transistores bipolares. Seus "gates" recebem a saída de
um operacional, trabalhando como formador PWM, que
compara o sinal de áudio com uma onda dente-de-serra,
f ig u r a 2
gerando uma onda retangular PWM (Pulse Width
Modulator- Modulação por largura de pulso).
Quando o nível de saída do operacional é alto, Q1 satura
levando a tensão de saída para +B, e quando o
operacional fica em nível baixo, é Q2 que satura,
cortando Q1, fazendo a tensão de saída ficar com -B.
Com este corte e saturação dos transistores,
teoricamente não haveria dissipação de potência, pois
em saturação haveria corrente circulante por eles, mas
não tensão entre dreno-source, e quando estivessem
cortados, haveria tensão sobre dreno-source, mas não
haveria corrente circulante, resultando em dissipação de
potência zero (teoricamente).
O resultado é mostrado na figura 2, onde a tensão de
saída é uma onda retangular (figura 2, forma de onda C),
onde a largura dos pulsos, têm relação com a intensidade
do sinal de entrada, uma espécie de modulação por
largura de pulsos (PWM); a figura 2 mostra a
comparação dos sinais de áudio (senoide) com a "dente-
de-serra", gerando na saída do operacional a onda
retangular mostrada em "C".
O filtro passa-baixas formado por L1 e C1 (figura 1) deixa
passar para o alto-falante o valor médio da onda
quadrada, recompondo o sinal senoidal (figura 2, forma
de onda A). R1 e C2 atuam para eliminação de altas
frequências (não audíveis), que poderíam gerar
realimentações no amplificador, atrapalhando o trabalho

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS • ELETRÔNICA DIGITAL

APOSTILA MODULO 4 -

normal de corte e saturação dos transistores de saída,

podendo inclusive levá-los à queima.
Para uma boa interação do sinal de saída de áudio, a
frequência da onda "dente-de-serra" deverá ter uma
frequência muito maior que a frequência máxima do
áudio em 20kHz. Os valores típicos estão na faixa de
100kHz a 500kHz, dependendo da fidelidade desejada.

Comparador PWM

A maioria dos amplificadores classe D é baseado num

comparador PWM; a palavra PWM é a abreviação de
Pulse Width Modulation (Modulação por Largura de
Pulso) ou seja, transforma as variações em amplitude de
um sinal, em variações na largura do pulso, mantendo a
mesma frequência. Esta modulação é muito usada
quando temos circuitos analógicos recebendo sinais ou
comandos digitais (saídas do microprocessador por
exemplo).
Para gerar a modulação na largura de pulso é preciso fig u r a 4
g e ra r uma onda q u a d ra da ou re ta n g u la r e
Quando o transistor Q3 estiver cortado, o capacitor C3 se
carregará lentamente através de R6. Quando o pulso
positivo atingir novamente a base de Q3, ele satura
descarregando C3, reiniciando o ciclo.
O que foi visto até aqui, é o básico de um amplificador
classe D. Outras implementações podem existir, como
realimentação negativa para melhor qualidade e
operação em ponte com 4 FET's. Como exemplo real,
podemos pegar o integrado TDA7490, que é um
amplificador estéreo de 25W + 25W (50W RMS); ele
poderá ser usado como em amplificador classe D
estéreo com 2 canais (Le R), como mostra a figura 5.
Neste diagrama podemos ver a configuração interna
(resumida) do integrado com suas entradas L e R pelos
pinos 10 e 18, já suas saídas para os alto-falantes serão
pelos pinos 3 e 23. Temos ainda as realimentações
(D negativas que serão feitas através do 1/2Vcc retornando
para os pinos 7 e 19,
controlando assim o f i 9 u ra 6
g anho dos pré-
posteriormente transformá-la em DENTE-DE-SERRA. amplificadores e
Para gerar a onda pulsante pode-se utilizar um d im in u in do as
multivibrador astável e após aplicá-lo à um circuito distorções do sinal de
integrador (figura 3). saída.
O grande problema é que a onda DENTE-DE-SERRA Na figura 6, podemos Flexiwatt 25
permanece em um nível baixo (coletor do transistor) ver o aspecto real do
sempre que a onda quadrada estiver em nível alto (saída ORDERING NUMBER: TDA7490
c irc u ito i nt eg r a d o
do multivibrador). Para tornar a onda
DENTE-DE-SERRA correta, sem
períodos de tensão contínua (nível
baixo), podemos alterar o
funcionamento do multivibrador astável
de modo que no nível alto o tempo seja
o mais curto possível e durante o nível
baixo o tempo seja o mais longo
possível. Assim na figura 4 temos
detalhes do que foi exposto.
Notamos agora, que o tempo que Q1
fica saturado é muito menor que o
tempo que Q2 fica saturado, devido à
constante de tempo R3/C2 ser maior
que a constante de tempo R2/C1.
Assim, a forma de onda no coletor de
Q2 é mostrada também na figura 4 na
onda "A".

112) FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MÓDULO 4 -

R 1 10K R17 52.3K

R9 52 3K

TDA7490 e na figura 7 o diagrama elétrico completo por defeito ou manipulação indevida do técnico,
deste amplificador classe D. produzirá a imediata queima dos transistores de saída,
O que temos a destacar neste circuito, além do que já foi caso não haja um circuito eficaz, que desligue os alto-
dito, é que existe uma realimentação negativa do pino 3 falantes da saída de som.
para o pino 7 (um canal) e do pino 23 para o pino 19 (outro Ainda destacamos que o integrado possui dois
canal). amplificadores internos, utilizando um circuito oscilador
A amostra que é pega no pino 3, deverá ser uma onda comum, para gerar a rampa ou dente-de-serra para atuar
variando de +30V à -30V, ou seja, 60Vpp. Quando não há no circuito formador PWM. O capacitor formador de
sinal de áudio, ainda assim haverá esta variação de rampa, encontra-se no pino 8 do integrado.
60Vpp, que deverá ter o semiciclo em exatos 50%, para Outra configuração que pode ser utilizada para o
que na média seja gerada uma tensão de exatamente integrado TDA7490 é a configuração em ponte (bridge),
zero Volt. Qualquer desvio nesta proporção exata entre que foi estudada nos capítulos anteriores, e este
os semiciclos positivo e negativo, gerará uma tensão DC integrado permite muito bem esta utilização, como
acima ou abaixo da massa, causando corrente contínua mostra o diagrama da figura 8.
circulante pelo alto-falante, aumentando o consumo e Nesta configuração, temos apenas um canal mono cuja
em casos mais graves podendo levar a queima o alto- entrada é feita pelo pino 10 e a saída em ponte é feita
falante ou a etapa amplificadora. pelos mesmos pinos 3 e 23, mantendo também a
Assim, a variação da saída em 60Vpp será reduzida para realimentação negativa pelos pinos 7 e 19; teremos
cerca de 5Vpp nos pinos 7 e 19 (realimentação negativa) então um amplificadorde 50W.
e considerando que haverá uma
realimentação por frequência do fig u r a 8
p i n o 9 p a r a o p i n o 7,
p ra tic a m e n te não haver á
variação em alta frequência. O MONO
objetivo final será gerar uma
tensão DC que na verdade
representa o áudio, que irá atuar
no comparador-PWM, que na
ausência de áudio, mantenha o
circuito de comutação de saída
trabalhando exatamente com o
mesmo período de tempo para
cada um dos semiciclos
É bom que se note que a malha
de realim entação negativa
(pinos 7 e 19 do integrado),
possui resistores de precisão e
qualquer alteração deles, seja

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MÓDULO 4 -

Na figura 9, podemos ver o diagrama esquemático Existem muitas outras configurações para os
(diferenças do circuito anterior) do integrado TDA7490, amplificadores classe D, com ou sem integrado, todos
sendo utilizado em ponte no formato mono. eles baseando-se no mesmo princípio de chaveamento
Novamente destaca-se aqui a preocupação com a malha da saída de som.
de realimentação negativa, pois figura 10
agora o alto-falante não estará
posicionado na massa, mas nos
p i n o s de s a í d a de c a d a O O
cn
amplificador. <N|5
UU*L
Quando não há sinal de áudio s
excitando o amplificador, as saídas V
continuarão funcionando e apesar (N 0 o SE 3 3 O IN2
O O S6N0
da inversão de fase entre as saídas,
os s e m i c i c l o s d e v e r ã o ser \...
...
/
O 5V
/
exatamente iguais, garantindo que 0UT2 O O SSND
na média o que sai de um pino seja
exatamente igual ao outro.
6ND O o o ,j[Q Õ| O IN1
Caso o aluno queira montar este +vcc O O SSND
amplificador classe D, na figura 10 é \___ y
6N0 O ..... \ - O
sugerido o desenho da placa de EXT-CLK
~V C C O
ci r cui t o im p re sso (l ado dos
componentes). Antes de iniciar 6N D O o O OOO
qualquer montagem, sempre é bom OUT 1 O
\ o( |o
fazer um levantamento se em sua ’S
região existe facilid ad e para
CD
V OOO
obtenção dos componentes gerais CV o O 3o
( p r i n c i p a l me n t e o i n t eg r a d o U
TDA7490). Para outras montagens s ■■'V
©
de a m p lific a d o re s cl asse D, gBZÕl (N
U
sugerimos entrar no site da st o
microelectronics, onde lá haverá O O
uma variedade muito grande desta
classe de amplificação.
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
APOSTILA MODULO 4 -

Características dos amplificadores classe D um transistor para outro) em relação à frequência

(TDA7490) de trabalho. Vimos que se manterá de -55dB a -
50dB, de 10Hz até 10kHz, o que também é uma
A seguir mostraremos uma série de gráficos que característica muito boa.
indicam a performance dos amplificadores classe Afigura 14, mostra-nos a resposta de frequência
D: deste amplificador, que se mantém em zero dB de
A figura 11, mostra-nos a distorção harmônica total 60Hz até 11 kHz, apresentando uma queda de -3dB
(THD) pela potência de saída para uma carga de 8 em 15kHz.
ohms, com tensão de alimentação em 21V. Quando A grande característica do amplificador em classe D
temos uma potência com cerca de 1W de saída, é apresentada na figura 15, que é a potência
vemos que a distorção harmônica total, é menor dissipada em calor, pela potência sonora entregue.
que 0 , 0 3 %; es t a d i s t o r ç ã o a u m e n t a Podemos ver que em uma potência de 2W, a
consideravelmente quando chegamos próximos à dissipação de calor é de 2,5W (considerada
6W, atingindo cerca de 0,1% de distorção. Vemos pequena). A medida que o amplificador vai
então que a partir de 16W de potência de saída a aumentando sua potência sonora, dissipação de
distorção em níveis maiores, chegando a 1% (em calor aumenta pouco. Em 6W de saída de som,
18 W). Acima de 20 W teremos uma distorção temos 3W de dissipação de calor. Em 10W de
superiora 5%. saída, pouco mais de 3,5W de dissipação de calor e
A figura 12, mostra-nos um gráfico muito em 20W sonoros, pouco mais de 5,5W de
semelhante ao anterior, diferindo apenas na tensão dissipação de calor.
de alimentação aplicada na carga, que no caso é de A figura 16, nos dá a distorção no som pela
4 ohms. Aúnica diferença substancial que podemos potência, quando o integrado é colocado na
ver é um pequeno aumento na distorção em configuração bridge (ponte). Podemos dizer que
potência baixa até cerca de 6 W. não houve variações consideráveis e que a
A figura 13, apresenta o nível de decibéis do distorção se mantém em níveis muito bons até
crosstalk (distorção na passagem de condução de cerca de 36W.

figura 11 figura 12 figura 13

Distortion vs. Output Power Distortion vs. Output Power Crosstalk vs. Frequency
THD D
9SAU
1Õ
SS

0 2 4 6 8 10 12 14 16 18 20 22 24 o(W)

figura 14 figura 15 figura 16

Frequency Response Distortion vs Output Power in BTL
Power Dissipation vs. Output Power
Power Dissipation (W)

I |i.
001 01 1 10 f(KHz)
Output Power (W)

FONTES • AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MODULO - 4
FILTROS FINAIS - CROSSOVER - EQUALIZAÇÃO
O sinal de áudio é formado por uma série de frequências verdade, não conseguem reproduzir de forma eficaz
que somadas apresentam-se como mostrado na figura todas as frequências que um amplificador entrega à
17. Nesta forma de onda podemos visualizar uma carga.
frequência média que está ondulando (seu nível geral Temos na figura 20, uma amostra dos diversos tipos de
sobe e depois cai), e mais uma alta frequência, que alto-falantes existentes no mercado. Na figura 20a,
aparece nos picos dessa frequência média. Na verdade, temos chamado tweeter, que além de possuir um cone
a figura é uma junção de três frequências bem distintas, menor, possui grande rigidez neste. O motivo disso, está
como mostramos na figura 18.
Podemos ver que na figura 18a, temos fig u r a 1 7
uma frequência de 50Hz com 5Vpp,
enquanto que na figura 18b, temos uma
frequência de 1kHz com 4Vpp;
finalmente, na figura 18c, temos uma
A AÍ
fre qu ê ncia de 10kHz com uma
V í
amplitude de 2Vpp.
V
A ondulação no sinal que aparece na
figura de 17, diz respeito ao sinal de
f ig u r a 1 8
v VVv vv
áudio de baixa frequência (50Hz); já as
variações de alta frequência nos picos
do sinal são as variações do sinal de 10
kHz.
P o d e mo s d iz e r assi m, que as
frequências mais baixas transportam as
frequências mais altas. Na figura 19,
mostramos em detalhes a mistura
dessas três frequências. A figura
tracejada no centro da forma de onda,
na verdade não existe, mas indica que
está havendo uma variação de baixa
frequência. As frequências de 1kHz e
10kHz podem ser melhor visualizadas.
Dependendo do ajuste ou do tempo de ííiiílifAíílllIlli! mm
... ;.................. lilllii
va r r e d ur a que p o s i c i o n a mo s o
osciloscópio, poderemos visualizar a no fato de que as frequência as altas, como a palavra já
baixa frequência presente no sinal. Lembramos que o diz, movimentarão o cone milhares de vezes no segundo,
osciloscópio poderá sincronizar uma das frequências sendo que o movimento inercial (do cone) ocorre de uma
mostradas, variando em muito o que se observa na tela. forma muito rápida. O tweeter trabalhará com
Considerando que o sinal de áudio é composto de muitas frequências superiores a 5 kHz.
frequências e muitas delas ocorrem ao mesmo tempo, Na figura 20b, temos o chamado "mid-range" ou "full-
caberá ao amplificador de potência, amplificar os sinais range" que têm como função trabalhar com frequências
para a saída, mantendo-os com a mesma amplitude da entre 1kHz até cerca de 8kHz. Apesar de possuir um
entrada para toda e qualquer frequência (audível). cone relativamente rígido, já possui certa mobilidade,
Considerando agora que todas essas frequências juntas permitindo que o movimento inercial ocorra com
são aplicadas a um alto-falante, já poderemos visualizar frequência mais baixa.
a dificuldade de reprodução de todas elas. Apesar de Na figura 20c, podemos ver outro "mid-range" ou "full-
existirem alto-falantes chamados de "full-range" que range", mas de dimensões maiores, que poderá
trabalham com toda a faixa de frequências, eles na trabalhar com e frequências acima de 200 Hz chegando
até cerca de 5 kHz (reproduz até frequências maiores,
mas com menor nível). Este alto-falante é ideal para
amplificação da voz humana, que está dentro da faixa de
frequência mencionada acima.
f = 50Hz Finalmente temos o alto-falante chamado de “woofer”,
que se incumbirá de reproduzir frequências em torno de
100 Hz até cerca de 1 kHz (figura 20d). Ainda existem
f = 1kHz
alto-falantes "woofer" capazes de reproduzir frequências
abaixo de 20 hertz, mas para isto deverão ter um cone de
f = 10kHz grande dimensões (15 polegadas ou mais).
Voltando agora à etapa amplificadora de potência,
havíamos dito que o amplificador entregará ao alto-
falante uma grande faixa de frequências, como mostra a
fig u r a 1 9 figura 21a. O alto-falante “woofer” ou “full-range”, está
recebendo toda a faixa de frequência da saída do
amplificador, sendo que ignorará as altas frequências
devido à sua indutância e também ao seu cone que

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MODULO 4 -

possui boa mobilidade

fig u r a 2 0
Uma parte do sinal de áudio, será
acoplado via capacitor Cx para o
“tweeter”. Neste acoplamento passam
somente as frequências altas, evitando
sS assim que o “tweeter” receba baixas
TWEETER frequências. Este acoplamento via
MID-RANGE MID-RANGE capacitor é muito importante, pois caso
OU OU o tweeter seja ligado diretamente à
, FULL-RANGE FULL-RANGE WOOFER saída do amplificador, poderá sofrer
sobrecarga, ou seja, uma alta corrente
CORNETA circulante, que poderá levar danos à
Melhor bobina deste (aquecimento), causando
reprodução CONE curtos de espiras ou ruptura.
nas MENOR
Melhor Esta técnica de utilizar um capacitor de
frequências ac op l a me nt o para separ ar alta
altas reprodução CONE MEDIO
nas Melhor frequência e direcioná-la ao tweeter é
frequências reprodução CONE mui t o usada, apesar da bai xa
altas e nas GRANDE qualidade. O ideal seria um filtro passa-
médias. frequências Melhor alta mais eficaz. Na figura 21b,
médias. reprodução podemos ver as frequências que
+B nas
o frequências acabam passando pelo capacitor Cx e
fig u r a 21 baixas. chegando até o tweeter.
Na figura 22, temos novamente o
amplificador, levando uma faixa de
frequência de 50 Hz até cerca de 18
kHz aos alto-falantes. Toda esta faixa
vai diretamente para o alto-falante de
baixas frequências (woofer), como
mostrado no filtro 22a; para o falante
~c> mid-range, acaba passando uma faixa
de frequências de 500Hz até 8 kHz
(22b) e finalmente para o tweeter,
Woofer acaba passando a faixa de frequência
' ou Full-range de 6kHz até 20kHz (22c).
Como dissemos anteriormente, toda
faixa de frequências é levada ao alto-
falante woofer, sendo que na verdade
este deveria reproduzir as faixas de
10 50 500 3k 8k 20k 10 50 500 3k 8k 20k 50Hz até o máximo 1kHz. Para que ele
não receba frequências que não lhe
competem reproduzir,
poderemos fazer um filtro
passa baixa, utilizando um
indutor em série com ele e um
capacitor em paralelo, como
mostramos na figura 23.
Apesar dos filtros serem
relativamente eficazes
quanto à frequência,
introduzem distorções no
si nal ampl i f i cado, al ém
apresentarem perdas em
dissipação de calor.
Para termos ideia de como é
importante ter um filtro de
qualidade, basta lembrar que
o próprio alto-falante pode ter
uma diferença de qualidade
muito grande na reprodução
de sons, dependendo da
qualidade do fio, imã e cone,
além da estrutura geral de
sustentação.

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA
OS FILTROS A T IV O S - O C R O S S O V E R
Como havíamos dito anteriormente, na saída de som
temos uma baixa impedância, ou seja, uma grande
circulação de corrente tanto no alto-falante como nos
filtros que separam as frequências que irão à eles.
Também como dissemos, tanto os alto-falantes com os
filtros deverão ter alta qualidade nos materiais e
montagem, para que a qualidade sonora não seja
prejudicada.
Uma das formas de se excitar diretamente aos falantes
(woofer, mid-range e tweeter), seria aplicar filtros ativos
ainda no pré-amplificador, de forma a deixar passar cada
uma das faixas específicas de amplificação dos
respectivos alto-falantes.
A figura 24, ilustra bem o que estamos dizendo, pois o
sinal de áudio, que possui uma resposta de frequência
variando de 50Hz a 20 kHz, entrará em três vias de um
pré-am plificador que possui filtros específicos,
sintonizados nas frequências de 500Hz, 4kHz e 10kHz.
Assim, na saída do primeiro BPF, teremos um sinal de
áudio com resposta de frequência variando de 50Hz a
3kHz, que excitará um canal de amplificação de potência
independente, e sua saída, diretamente ao alto-falante
(woofer).
O mesmo sinal de áudio da entrada,
passará também por um BPF de 4
kHz, ou seja, dei xará passar
frequências que variam de 1kHz a
cerca de 8kHz. Este sinal de áudio,
com faixa de frequência bem definida
iria para um out ro canal de
a m p l i f i c a ç ã o de p o t ê n c i a
independente, que por sua vez
excitaria diretamente o falante mid-
range. Finalmente, o mesmo sinal de
áudio da entrada, entrará em um BPF
de 10kHz, permitindo a passagem de
sinais que variam de 6kHz até cerca
de 20kHz. Este sinal de áudio, já
filtrado em alta frequência, entrará em
um outro canal de amplificação de
potência independente, excitando
assim diretamente o alto-falante
tweeter.
Considerando que na cadeia Hi-Fi, a
qualidade dos alto-falantes tem
importância fundamental, a não
utilização de filtros passivos nas
saí das de som, não i nseriría
118) FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MODULO 4 -
distorções desnecessárias, visto que já estamos
filtrando as frequências específicas em um pré-
amplificador de grande qualidade.
O equipamento que recebe um sinal de áudio em sua
entrada (com banda passante de 20Hz até 20kHz), e
entrega três ou mais saídas com sinais de áudio com
frequências de resposta em determinadas faixas, é
chamado de crossover. Esse aparelho é muito utilizado,
quando necessita-se de grande potência sonora, sem
perda na qualidade do som (ele evita a utilização de
filtros passivos antes dos falantes).
Na figura 25, podemos ver a diagramação esquemática
de um aparelho crossover, que possui uma entrada e três
saídas de frequências independentes. Podemos ver
ainda que esse equipamento, poderá ajustar os níveis de
saída de cada uma das frequências selecionadas; este
equipamento ainda dispõe de saídas de potência
independentes, indo acionar diretamente os respectivos
alto-falantes de graves, médios e agudos.
0 sinal de áudio, com frequência entre 20Hz e 20 kHz,
entrará pelo capacitor C11, e no primeiro amplificador
operacional formado pelo integrado CIO. Neste
operacional não haverá ganho de tensão, apesar do
sinal ser reforçado em corrente, e distribuído à uma série
de outros operacionais; começa aqui a etapa de
separação das frequências específicas através de filtros
ativos.
Os componentes R5, R6 e C20, serão responsáveis por
deixar passar somente as frequências baixas, sendo
essas frequências amplificadas pelo CI4A. O sinal de
áudio com faixa de frequência variando de 20Hz a cerca
de 2kHz passará por um ajuste de nível (potenciômetro
P1G), indo à uma etapa amplificadora de potência (pino
1 do CI5G - G de graves). Este é o integrado de
amplificação convencional classe AB, possuindo
realimentação negativa aplicada ao pino 9.
A voltando novamente ao CIO (reforçador de áudio),
podemos ver que também entrega o sinal de áudio ao
CI4C, que possui em sua entrada em um filtro passa-alta
a partir de 1kHz; logo após, o sinal passará pelo
amplificador e por um outro filtro (passa-baixa), que
deixará passar frequências até no máximo 8kHz.
APOSTILA
Combinadas as atuações dos integrado CI4C e CI4D,
amplificaremos uma faixa de frequência variando de 1
kHz a 8 kHz. Esta faixa de frequência vai passar por
um ajuste de nível (P1M) e entrar no pino 1 do circuito
integrado CI5M (M de médios), que fará amplificação
em potência para as frequências médias.
Finalmente, o sinal de áudio presente na saída do CIO,
passará por um filtro passa alta, com corte acima de 6
SISTEMAS DE SONORIZAÇÃO PROFISSIONAL
A figura 26, mostra-nos de forma resumida como é um
pequeno sistema de sonorização profissional, composto
por mesa de som, crossover, amplificadores de potência
e caixas acústicas.
O mais interessante a se destacar neste sistema é que as
caixas de som não possuem alto-falantes colocados de
forma convencional, ou seja, alto-falantes para graves,
médios e agudos utilizando filtros passivos, mais sim,
caixas que possuem somente alto-falantes para graves
(woofer), médios (mid-range) e agudos (tweeter ou
driver s) Pode-se também utilizar caixas que apesar
de possuírem woofer's, mid-range's e tweeter's,
possuam entradas independentes para excitação de
cada um destes alto-falantes.
A mesa de som ou mixer, receberá os sinais provenientes
de diversas fontes: microfones de vozes, microfones de
batería, microfones do ambiente, instrumentos musicais
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MODULO ■4
kHz, sendo que o sinal filtrado será amplificado pelo CI4B,
indo ao controle de nível P1A, entrando no pino 1 do
integrado CI5A (A de agudos). Este amplificador será
responsável pela excitação do tweeter.
Esse equipamento será utilizado quando se deseja uma boa
qualidade com média potência e principalmente estando
tudo presente em um único módulo, agilizando o transporte
e utilização.
(violão, guitarra, teclado, etc), ou ainda sinais de
processadores gerais de som.
Um dos principais objetivos da mesa será agrupar todos
se sinais e entregá-los para a amplificação de potência
em um ou dois canais. Além disto, poderemos fazer a
equalização individual de cada uma das fontes ou ainda
aplicar efeitos diversos (compressão, atraso, etc).
Na saída do mixer, teremos o sinal de áudio pronto para
ser amplificado em potência. Neste sistema, o sinal de
áudio entrará em um crossover, pela entrada IN-L e
também pela entrada IN-R (mostramos em detalhes a
entrada IN-L e também as saídas do crossover). Vemos
que após o crossover, haverá três amplificadores de
potência (poderia haver quatro ou mais amplificadores,
caso fossem utilizadas as duas faixas de frequências
médias, ou então, excitação de um sub-woofer), cada um
trabalhando em uma determinada faixa de frequência.
( l 19
APOSTILA MÓDULO - 4
A saída do crossover OUT-L-LOW, será
S IN A IS DE aplicada à entrada L de um amplificador
IN S T R U M E N T O S ,
de potência, que irá trabalhar somente
MIXER M IC R O F O N E S OU
com frequências baixas. A saída OUT-
PROCESSADORES.
R-LOW, será aplicada à entrada R do
(MESA DE SOM)
mesmo amplificador de potência, que
IN L O UT L
também irá trabalhar somente com
o o o o o
LOW LOW/MID HIGH/MID HIGH
frequências baixas. Há de se destacar
aqui que este amplificador deverá
f ig u r a 2 6 possuir uma potência de no mínimo 50%
a mais do que o amplificador utilizado
para as frequências médias.
Este amplificador para as frequências
baixas, será ligado às caixas acústicas
que possuem somente falantes woofer
(cones de 12 à 18 polegadas).
A saída do crossover OUT-L-LOW-MID
(frequências médias-baixas) ou OUT-L-
HIGH-MID (frequências médias-altas)
será aplicada à entrada L de outro
amplificador de potência, que irá
trabalhar somente com frequências
médias. A saída OUT-R-LOW-MID
(frequências médias-baixas) ou OUT-R-
HIGH-MID (frequências médias-altas),
será aplicada à entrada R do mesmo
amplificador de potência, que também
irá trabalhar somente com frequências
médias.
Este amplificador das frequências
médias, será ligado às caixas acústicas
TWEETER S TWEETER'S
que possuem somente falantes mid-
WOOFER WOOFER
range (baterias de médios).
A saída do crossover OUT-L-HIGH, será
POWER 1 WOOFER
aplicada à entrada L de um terceiro
amplificador de potência, que irá
trabalhar somente com frequências
altas. A saída OUT-R-HIGH será
aplicada à entrada R do mesmo
amplificador de potência, que também
irá trabalhar somente com frequências
altas. Há de se destacar aqui que este
amplificador poderá ter metade da
potência em relação ao amplificador
utilizado para os graves.
A saída dest e ampl i f i cador das
frequências altas, será ligado aos
tweeter's ou driver s (baterias ou
driver's).
Na figura 27, podemos ver um sistema
Hi-Fi, utilizando aparelho crossover para
separação das frequências do áudio no
modo estéreo. Vemos que possui três
amplificadores independentes, sendo o
"power 1" responsável pela amplificação
dos graves. O "power 2" se incumbirá de
amplificar os sinais médios e o "power 3"
os agudos. Neste arranjo, haverá caixa
direita e esquerda somente de graves;
do mesmo modo será feito para médios
ou agudos. Poderá ser utilizada
somente duas caixas para canal L e R,
d e s d e que t e n h a m e n t r a d a s
independentes para cada um dos
falantes.

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MÓDULO - 4
Esta ligação utiliza-se para sistemas de "home theater"
sofisticados, onde se quer estereofonia, ou efeitos
surround, priorizando a qualidade do som. Para
amplificação dos sinais surround, deverão haver
amplificadores e caixas complementares (incluindo a
caixa central). Ao mesmo pode-se dizer do circuito
apresentado na figura 28, onde vemos crossover
independentes para cada frequência, utilizando-se
assim 6 sistemas independentes de sinais (3 como é
mostrado na figura e mais 3 saídas que apesar de não
serem mostradas utilizam a mesma diagramação).
Apesar dos sistemas anteriores terem sido apresentados
com amplificação estereofônica, ou seja, amplificação
dos sinais em dois canais independentes (L e R), a
sonorização em sistemas para grandes públicos não mostra o problema de posicionamento das caixas
utiliza a técnica estereofônica, sendo o sinal amplificado acústicas para amplificação PA.
de forma monofônica, mesmo que a reprodução seja Não estamos falando da distância da fonte geradora do
feita por dois canais ou mais. som (caixas acústicas), mas de zonas próximas a elas
que apresentarão este efeito. Podemos dizer que para
frequências baixas (100Hz) uma zona de alta pressão
Public Address (PA) e o Ponto Único sonora mudará para baixa pressão sonora em uma
distância de dois ou três metros. Já para altas
Os sistemas de sonorização direcionados a grandes frequências, haverá zonas de maior ou menor pressão,
públicos, são chamados de PA (Public Address). Utilizam distanciadas poralguns centímetros.
grandes potências sonoras, normalmente visando Quanto maior quantidade de paredes lisas, maior
"impactar" as pessoas. quantidade de reflexões, consequentemente gerando
Na figura 29, podemos ver a configuração mais simples ondas estacionárias. Quanto menos fontes de sinal
dos sistemas PA, onde uma das saídas da mesa (mixer- (caixas acústicas) ou reflexão, menos ondas
misturador), vai até um crossover, onde são feitas as estacionárias. Para verificação da incidência das ondas
separações em frequência (Low-Mid-High), indo estacionárias, basta colocar na mesa de som um gerador
somente a dois amplificadores, sendo que um dos canais de funções com frequência entre 60 e 100Hz, e
(canal L) será responsável pela amplificação dos graves; reproduzir o sinal com potência normal para eventos. O
o canal R do mesmo amplificador, será responsável pela ouvinte deverá deslocar-se em várias partes do
amplificação dos médios. Já o outro amplificador será ambiente e encontrar facilmente as zonas de grande
responsável somente em amplificar o sinal dos agudos, pressão ou pequena pressão sonora. Isto poderá
utilizando apenas um canal. também ser feito com outros sinais de frequências
Como as saídas possuem alto-falantes de 8 ohms, eles maiores.
são colocados em paralelo, ficando
uma impedância de 4 ohms para caixas laterais devem ser evitadas,
cada canal. Notem que apesar de pois ajudam na formação
estarem ligados em paralelo, um dos de ondas estacionárias.
alto-falantes estará de um lado do N i
teatro (lado esquerdo) e o outro
falante (trabalhando com o mesmo
.X X
sinal e frequência), do outro lado do jtãífHk) dá íjjcirjdá
teatro. - j/tó ld â M b ] iíá vá/libâ
1
O problema das reflexões
Ondas Estacionárias
Í3Q0S&QQQC5Õ9
O grande problema do sistema PA, eGQQQyssaeaQ
mostrado na figura 29, ocorre em s is s a a s a s s a a
recintos fechados, pois as reflexões M s u g iiiis e
dos sinais nas paredes-obstáculos aaiiiiyfÊ y aM iiiif!
do ambiente, geram sinais com j j
algum atraso, gerando inclusive eco
G iia iiS if U is
para o próprio ambiente. Outro
grave problema é a geração d a s jj S k G ü y s s a a a is SS-gft
chamadas “ondas estacionárias” ;;;'
(somatórias e subtrações entre o **•» » -

sinal principal e os sinais a tra sa d o s-l Quando as ondas de som se encontram,

refletidos), que criam regiões de
grande pressão sonora (som alto)
e outras de pequena pressão J y
sonora (som baixo). A figura 30,
| a somatória e subtrações das fases destas,
fíQura 3 0 formam regiões de grande pressão ou pequena
pressão sonora, causando prejuízos a recepção
do som pelos ouvintes
I------------

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MÓDULO 4 -

Assim, deve-se fazer tratamento

todas as caixas centradas em um
único ponto, m elhora a audição,
principalm ente para o público
posicionado no centro do teatro
■V'.
ar;>
- - ■: '
...\..Ó -.. . ...
© 3S«»SSa®ttSH
®wj 5 « wí?=isüíd y#w
tCÍ8*milÍI9f!9
©tesacasasisfe'
,r 'í?t
«iifseitii»!
iiliiiiftiQâ
ÜM NfiNI^
glcjH^ §§§§§|f|§|gmn n
os elementos de absorção mais eficientes são
as cunhas de 30cm de comprimento, construídas
^ em concreto ou material muito rígido
áàâéAÂAÂÂÂÂÀÂÂÂÂÂÂí i u
acústicos no ambiente, lembrando
que o chamado "Sonex" (material
de revestimento de paredes ou teto,
para absorção do som), tem pouca
eficácia para frequências abaixo de
1kHz. Para evitar reflexões de
graves deve-se fazer cunhas (bem
a g u d a s ) p r e f e r i v e l me n t e de
concreto e posicionadas na parede
(como mostradas nas paredes
,íírs'V laterais da figura 31).
Além disto, devemos destacar que a
sonorização ambiente para grandes
potências, deve ser projetada
£ preferivelmente para que tenhamos
um ponto único de liberação de
*« £ *» !? som, ou seja, o conjunto de falantes
(wooferis, mid-ranges e tweeter's
ou driveris) devem estar no mesmo
ponto.
Ter as caixas acústicas reunidas em
*£23.'íí/>$'•' .* * * um único ponto (figura 31),
?
diminuirá a incidência de ondas
estacionárias, e consequentemente
fig u r a 31 melhorará a qualidade da captação
sonora pelo ouvinte, considerando
os diversos pontos do ambiente em
i ■ui ...... . .. que o ouvinte poderá estar.
Após entendido o funcionam ento e a
WOOFER WOOFER vantagem do ponto único, na figura 32,
mostramos mais um sistema de ligação dos
amplificadores PA. Notem agora que estamos
utilizando um amplificador para cada banda de
frequência, ou seja, o "Power 1", trabalhará
excitando somente os alto-falantes woofer s; o
"Power 2" trabalhará excitando os falantes de
médios (mid-range) e o "power 3" excitará
somente os agudos ou baterias de tweeter's
ou driver's. A única diferença deste sistema de
ligações em relação à figura 29, é obter o
dobro de potência sonora. Finalmente na
figura 33, temos um sistema de PA, utilizando
seis amplificadores e um total de 12 falantes.
Devemos destacar que no sistema de ligação
em PONTO ÚNICO, deve-se colocar um
mínimo de 4 caixas (como mostrou a figura 31)

POWER 1 WOOFER WOOFER POWER 1 WOOFER WOOFER

122) FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MÓDULO 4 -

para que o sinal acesse os ouvintes em um ângulo de mais cornetas (driver s) para cobrir todo o ângulo (180°).
180°. Apesar da propagação angular dos sinais graves Para saber, basta consultar nos detalhes técnicos de
ser ampla, a dos agudos será mais direcional e com cada fabricante, o ângulo de cobertura de cada falante
ângulo reduzido. Assim, pode ser necessário cinco ou

O SOM AMBIENTE - LINHA DE 70 E 210 VOLTS

O sistema de som ambiente,
diferentemente do sistema SISTEMA LINHA DE 70V - EXEMPLO DE UMA INSTALAÇÃO: figura 34
PA, necessita de pequenas
potências em cada um dos AMPLIFICADOR DE 300 WATTS RMS POR CANAL E 12 CAIXAS DE SOM
pontos de execução de som O limite máximo é de 12 caixas nesta configuração.
(d e 1 W à 2 W em
A M P L IF IC A D O R - S A ÍD A 4 OU 8 ohm s
funcionamento normal e no
POTÊNCIA NOMINAL 300 WATTS RMS POR CANAL
máximo 25W), apesar de
que, na somatória de todas Potência de cada caixa = 25W
as caixas, podemos atingir
centenas ou até milhares de n M |I=N f f f r l Í M | gq] f f f l f í M p t l j g ^
watts.
TT 1 - T R A N S F O R M A D O R T R O N C O T IP O = SA 7 / 3 0 0 -A S S IN A L A D O A C IM A P E L O C IR C U L O
O sistema é monofônico, ou TRANSFORMADOR DE UNHA TIPO S725*
seja, em uma única caixa, -------- O 7 0 V = BR ANC 0
12W = M A R R 0 M O -
temos todas as informações PRIMÁRIO SECUNDARIO PRIMÁRIO SECUNDARIO
do sinais que estariam no 8 0 = LARANJA (
25W = B R A N C O O - - 0 8 0 = LARANJA
canal L e R (mesmo modo
4 0 = AMARELO <
de trabalho para o sistema • 4 0 = AMARELO
0 = PRETO O- -Ç C = PRETO
PA). 0 =PRETOO- - O O = PRETO
O transformador tronco deverá ser ligado ao amplificador q s transformadores de linha deverão ser ligados na linha de 70V
O grande problema da através dos terminais preto - amarelo para saída de 4 Z através dos terminais 0 - 25W do primário ( terminais preto e branco)
sonorização ambiente é a Preto - laranja '
para amplificadores com saída de 8 Z.
r
. .
Os alto falantes deverão ser ligados nos secundários dos
..
transformadores S 725*.
extensão dos fios que ligam 0 - 8 Z - terminais preto e laranja - Para alto falantes de 8 Z.
o amplificador às caixas 0 - 4 Z - terminais preto e amarelo - Para alto falantes de 4 Z
acúst i cas, chegando à
centenas de metros. Disto, podemos concluir que se em transformador de pequenas dimensões que vai
uma dada metragem de fio, existe uma determinada transformar o sinal da linha de 70V ou 21 OV em um sinal
resistência, centenas de metros multiplicará esta de impedância de 4 ou 8 ohms.
resistência centenas de vezes, criando não só um A figura 34, nos dá a noção exata de como o sistema é
problema de impedância para a saída do amplificador, simples e eficaz. No exemplo de instalação vemos 12
com distorções de sinal (saída de som feita para 4 ou 8 caixas de no máximo 25W, possuindo cada uma um
ohms, que dependendo da distância dos fios encontrará pequeno transformador casador de impedância, sendo
cerca de 50 ohms ou mais), mas também com respeito à todas ligadas em paralelo e estas ligadas à saída do
excitação final das caixas, visto que elas receberão transformador elevador de impedância, que por sua vez
pouco mais de 10% de potência do amplificador (perda vai ligado ao amplificador de potência. Cada uma das
de potência nos próprios fios). caixas posicionadas no ambiente, poderá receber
Isto foi resolvido com a instalação de um transformador potenciômetros de fio para ajuste da potência individual
elevador de tensão, também
chamado de linha de 70V ou T R A N S F O R M A D O R S 7 /1 0 0 - E X E M P L O DE U M A IN S T A L A Ç Ã O :
21OV, cujo primário funciona A M P L IF IC A D O R D E 100 W A TT S R M S P O R C A N A L E 6 C A IX A S DE SO M
como se fosse um alto- figura 35 E s ta fo lh a m o s tra u m siste m a m o n o o la d o d e u m s is te m a e s té re o
t

falante, com impedância de 4

A M P L IF IC A D O R - S A ÍD A 4 O U 8 Z
ou 8 ohms sendo que na T F LA N S F O R M A D O R T R O N C O S 7/10 0

saída, temos uma P O T Ê N C IA A P L IC A D A A C A D A C A IX A : W A M P L IF IC A D O R / Q U A N T ID A D E C A IX A

impedância muito maior,

onde o sinal de saída é
convertido em tensão, mas
com baixa corrente, evitando
assim as perdas que temos
nos longos fios. Os falantes
utilizados em cada uma das
caixas ambientes, são de 4 8Q = LARANJA
ou 8 ohms e considerando 4Q = AMARELO I
agora que estão recebendo
um s i n a l d e m é d i a
impedância, proveniente do
amplificador, necessitaremos
de um redutorde impedância,
s n
LIG A ÇÃ O ESPECIAL TIPO SÉR IE DISPENSANDO
O TRANSFO RM ADO R DE LINHA
CAIXAS DE 8Z
QUANTIDADE 4 A 8 CAIXAS
1 0 = PRETO OU BRANCO
C A IXA DE 4Z
Q UANTIDADE DE 9 A 15 CAIXAS
0 = PRETO O -
O prim áno do transform ador tronco d ev erá ser ligado a o am plificador RESTRIÇÕES:
através do s term inais preto - am are lo p ara sa ld a de 4 Z
O UTRO S TR ANSFO RM ADO RES POSSUEM CAFtACTERISTICAS
Preto - laran ja p ara am plificadores co m sa ld a d e 8 Z
DIFERENTES NÃO TENTE USA-LOS
ESTE S ISTEM A NÃO PERMITE P O TÊNC IO M ETR O S E NEM DESLIG AR
yyu UM ALTO FALANTE

que nada mais é do que um

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

©
APOSTILA MÓDULO 4 -

que é entregue a cada um dos falantes. problemas maiores. Caso um dos falantes tenha sua
Já na figura 35, vemos uma outra forma de ligar os bobina interrompida, nenhum dos falantes do sistema
falantes do ambiente - em série - sem a utilização dos funcionará. Também não há a possibilidade de fazer
transformadores abaixadores de impedância. É um ajuste de volume individual, utilizando potenciômetros.
sistema que apesar de feitura mais econômica, introduz Apresentamos na figura 36, uma tabela para montagem
f igura 36_______ » ,t _ de sistemas de som ambiente (70V) com os
TABELA PRÁTICA transform adores Keletron-Fontat. Esta tabela é
AMPLIFICADOR
ALTO FALANTES
TRANSFORMADOR TRANSFORMADOR
DERIVAÇÃO fundamental para um dimensionamento básico desses
QUANTIDADE POTÊNCIA
WATT/CANAL RMS
MÁX IMA TRONCO
LINHA
W RMS sistemas de som.
50 2 S 750* S 725* 25W
50 4 S 750* S 725* 12W Alinha de 210V
50 5 S 750* S 7/10 10W
50 10 S 750* S 7/10 5W Todas as considerações feitas para a linha de 70V são as
50 10 S 750* S 7/5 5W mesmas para a linha de 210V. Apesardisto, esta linha de
100 20 S 7/100 S 7/5 2,5W saída de maior impedância permite que sejam feitas
100 25W ligações superiores a 100m, sem gerargrandes perdas.
4 S 7/100 S 725*
Na figura 37, mostramos um sistema de som utilizando
100 8 S 7/100 S 725* 12W amplificador de 250Wrms, acionando 25 caixas de 10W
100 10 S 7/100 S 7/10 10W cada. Para isto utilizamos um transformador tronco S
100 20 S 7/100 S 7/10 5W 2/250 e 25 caixas com transformadores S 2/10 com 10W
100 20 S 7/100 S 7/5 5W cada.
100 40 S 7/100 S 7/5 2,5W Na figura 38, mostramos a tabela completa para
180 25W sistemas de som ambiente, sendo que podemos utilizar
7 SA 7/180 S 725*
uma potência de até 1200W, com até 240 caixas com
180 15 SA 7/180 S 725* 12W
potência de 10W cada (fonte: Keletron-Fontat).
180 18 SA 7/180 S 7/10 10W
180 36 SA 7/180 S 7/10 5W Regras básicas (Keletron-Fontat)
180 36 SA 7/180 S 7/5 5W
300 12 SA 7/300 S 725* 25W 1 - o transformador tronco (utilizado na saída do
300 15 SA 7/300 12W amplificador convencional) deverá ter potência igual ou
S 225*
superior à do amplificador (por canal) em RMS. Use
300 30 SA 7/300 S 7/10 10W
sempre as potências RMS e não PMPO, pois não existe
300 60 SA 7/300 S 7/10 5W uma conversão oficial de um padrão para outro. As
300 60 SA 7/300 S 7/5 5W diferenças poderão chegar de 4 a 40 vezes.
300 120 SA 7/300 S 7/5 2,5W 2 - A soma das pot ênci as dr enadas pel os
V___ __y transformadores de linha não deverá superar mais de

SISTEMA LINHA DE 210V- amplificador

de 250W com 25 caixas de 10W
figura 37
Potência de cada caixa = 10W

TRANSFORMADOR TRONCO TRANSFORMADOR RAMAL

--------- O 210V = VERMELHO

8 Q = LARANJA C ) 8 Q = LARANJA

4Q = AMARELOC > 4 0 = AMARELO

0 = P R E TO C ) 0 = PRETO

-O 0 =PRETO

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MÓDULO 4 -

20% do amplificador (porcanal) em RMS. \

3 - Alguns transformadores de linha de 70 volts

possuem derivações que rebaixam pela metade
A M P LIFIC A D O R ALTO-FALANTES D E R IVAÇÃO
a potência drenada, permitindo dobrar a W A TT/C AN AL QUANTIDADE
TRANSFORMADOR TRANSFORMADOR
P O TÊNC IA
TRONCO UNHA
quantidade de alto-falantes. Exemplo: em uma RMS MÁXIMA W RMS
amplificador de 100 W pode se ligar até 10 alto- 50 5 S 2/50 S 2/10 10W
falantes através do transformador S 7/100
drenando cada um deles 10 W. Se preferir até 20 50 10 S 2/50 S 2/5 5W
alto-falantes usar a derivação de 5 W. 100 4 S 2/100 S 2/25 25W
4 - Transformadores de potências diferentes
100 6 S 2/100 S 2/15 15W
poderão ser ligados na mesma linha, desde que a
soma dessas potências não ultrapasse a do 100 10 S 2/100 S 2/10 10W
amplificador. A potência assinalada nos terminais 100 20 S 2/100 S 2/5 5W
é o que o transformador transfere ao alto-falante
5 - A linha de 70 volts deverá ser bem isolada, 250 5 S 2/250 S 2/50 50W
pois poderá ocasionar choques, se tocada sem a 250 10 S 2/250 S 2/25 25W
devida isolação. 250 16 S 2/250 S 2/15 15W
6 - A instalação de sistemas de som ambiente,
usando transformadores devem ser precedidos 250 25 S 2/250 S 2/10 10W
de uma criteriosa avaliação efetuado por 250 50 S 2/250 S 2/5 5W
técnicos com experiência em cálculos, projetos e
escolha correta de materiais para linhas de som. 600 12 S 2/600 S 2/50 50W
Para cada caso deve ser efetuados cálculos 600 24 S 2/600 S 2/25 25W
separadamente. 600 40 S 2/600 S 2/15 15W
7 - A linha de 70 V é destinado a pequenas e
médias distâncias. Não é aconselhável seu uso 600 60 S 2/600 S 2/10 10W
em fiações superiores a 100 m. Para distâncias 600 120 S 2/600 S 2/5 5W
maiores opte pela linha de 210 V.
8 - Atualmente os transformadores de linha de 70 1200 24 S 21KV2 S 2/50 50W
volts são fabricados apenas para reposições ou 1200 48 S 21KV2 S 2/25 25W
ampliações e sistemas antigos já existentes.
1200 80 S 21KV2 S 2/15 15W
Para novos projetos opte pelo atual sistema de
linha de som de 210 V de custo semelhante e de 1200 120 S 21KV2 S 2/10 10W
maioralcance. 1200 240 S 21KV2 S 2/5 10W
f ig u r a 3 8 X _____________________________________ 7

PROCESSAMENTO DE ÁUDIO DIGITAL

Muitos equipamentos, como DVD, microsystems digitais
e amplificadores, trabalham com processamento de
áudio digital. Estes equipamentos utilizam-se de
codificação MPEG, para obter um sinal de áudio digital
de grande qualidade e com até oito canais.
Na figura 39, podemos ver o sinal de áudio digital,
chegando a um equipamento que vai processá-lo, até
que alcance níveis para excitação do alto-falante.
Comparando o funcionamento de uma amplificador
analógico, podemos dizer que o áudio digital passará
pelo seu processamento, até que possa ser convertido
novamente para analógico (DAC: Digital Analog-
Converter). Após o sinal de áudio passar pelo
amplificador de potência analógico, excitará o alto-
falante ou caixas acústicas.
O processamento DDX (Direct Digital Amplification), ou
Amplificação Digital Direta, trabalha com o mesmo áudio
digital, que entrando no processador irá gerar os diversos
canais ainda em forma digital. Após, entrará no
dispositivo de potência DDX (em duas vias), indo a um
filtro de alta frequência, podendo assim, excitar o alto-
falante.
Anteriormente, quando falamos do amplificador classe
D, notamos que seu objetivo era melhorar a eficiência da
saída de som (em termos de dissipação de calor), mas o
sinal em sua entrada era o analógico convencional. No
sistema DDX, todo o processamento é completamente
digital, até chegar ao alto-falante.
Na figura 40, temos um pouco mais de detalhes sobre o
sinal de áudio digital entrando no DDX controller. Como o
sinal vem na codificação PCM (modulação por códigos
de pulsos), este código, trará informações de comando,
bem como, os diversos sinais de áudio que foram
gerados pela fonte de sinais. Após a recomposição dos
diversos sinais de áudio (sinal ainda digital), deverão
criar sinais variando em PWM ( modulação por largura de
pulso), que entrarão no dispositivo de potência DDX,
excitando os diversos transistores FET s da salda de
som. Como na saída do circuito temos uma frequência de
chaveamento muito alta, deveremos filtrá-las para aí sim,
excitar o alto-falante.
Para entender o funcionamento dessa saída de som, que
é muito interessante e eficaz, vamos observar a figura 41.
Quando temos o semiciclo positivo do sinal de áudio,
teremos a chaves SW1 e SW4 fechadas (figura 90a),
permitindo uma circulação de corrente pelo alto-falante.
Estas duas chaves, abrirão e fecharão muito
rapidamente, ficando mais tempo fechadas, quando
houver maior amplitude do sinal de áudio, e menos
tempo fechadas, à medida que o sinal de áudio diminui
de amplitude.
Quando o sinal de áudio chegar praticamente ao nível

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

©
APOSTILA MÓDULO 4 -

PCM to Logic Levei DDX PWM Logic to Power DDX PWM Carrier

PCM = Pulse Code Modulation (Modulação por Código de Pulsos)

PWM = Pulse Width Modulation (Modulação por Largura de Pulsos)

fig u r a 41

Sw2

Sw4

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MÓDULO - 4

Binário ou classe D DDX Damped Ternary

Sinais usados para manter

zero, essa saída de som ficará como mostrado na figura tanto positivos como negativos, que são comuns no
41b, ou seja, com a chaves SW1 e SW2, abertas amplificador classe D convencional. Como em um
enquanto as chaves SW3 e SW4, ficarão fechadas. Com amplificador DDX não temos a conexão ao +B e -B
isto, mantemos a carga (alto-falante), sem corrente simultaneamente, haverá um menor consumo, como
circulante e sem incidência de força contra eletromotriz também a redução nos valores dos componentes
induzida. utilizados no filtro de alta frequência.
Quando começar o novo ciclo do sinal de áudio, ou seja, Notamos na figura 43b, que existe uma indicação
o semiciclo negativo, haverá agora o chaveamento em "damped" que significa "conectado", ou seja, apesar da
alta frequência das chaves SW2 e SW3, que se chave que liga o alto-falante ao nível positivo, naquele
manterão mais tempo fechadas, à medida que o sinal de instante estar aberta, o alto-falante será conectado ao
áudio alcança maior amplitude negativa. nível negativo da tensão de alimentação, tanto de um
Na figura 42 e 43, podemos
ver a comparação entre o
trabalho de saída de potência
de um amplificador classe D
f ig u r a 4 4 Vantagens da Eficiência do DDX
(figura 42) e um amplificador
DDX (figura 43). Em um 100
a m p lific a d o r c la s s e D
convencional, a saída de som
fica chaveando co nsta n ­ ^ 80
temente entre a alimentação
de +B e -B, como mostramos
E
na figura 42a e 42b, onde ® 60
destacamos 3 semiciclos 03
(figura 42a), muito próximos 'o
ao nível zero do sinal de C 40
áudio. <(D
Já figura 43, podemos ver que O
no mesmo período de tempo, 20
h a ve rá a e x c ita ç ã o do LU
amplificador a nível positivo, e
no momento em que o sinal de o
áudio estaria se aproximando 0 0,2 0,4 0,6 0,8 1
do zero volt, não seriam
utilizados os chaveamentos, Saída em potência
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
APOSTILA MÓDULO 4 -

lado como de outro.
A figura 44, mostra um gráfico comparativo entre os
amplificadores de potência analógico, classe D e DDX.
Vemos que em baixa potência, o amplificador DDX
chega apresentar uma eficiência maior que 90%,
enquanto que o amplificador classe D, se mantém em
uma faixa de 80% de eficiência; os amplificadores
analógicos apresentam somente 40% de eficiência nas
baixas potências.
Na figura 45, vemos um amplificador DDX, com saída
em ponte, onde podemos notar que não há
realimentação negativa, como existe para o amplificador
classe D. Isto se deve ao fato de que, com o sinal de
áudio zerado, não há de variações no PWM de saída
com semiciclo idêntico.
Montagens e circuitos integrados utilizados na
configuração DDX, podem ser encontrados no site
www.st.com

fig u r a 4 5

Atenção: após a leitura e/ou estudo detalhado desta aula, parta para a feitura dos
blocos de exercícios M 4-33 à M 4-36. Não prossiga para a aula seguinte sem ter
certeza que seu resultado nos blocos é acima de 85%. Lembre-se que o verdadeiro
aprendizado, com retenção das informações desta aula, somente será alcançado com
todos os exercícios muito bem feitos. Portanto, tenha paciência pois será no dia-a-dia
da feitura dos blocos alcançará um excelente nível em eletrônica.

128) FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MODULO 4 -

ELETRÔNICA DIGITAL 1
Sistem as de numeração decimal e binário
Conversão Binário-decim al-binário
Códigos binários B C D - Binário Gray
Código A S C II e tabela A S C II
BIT - BYTE e sua relação
Sistem a Num érico Hexadecim al
INTRODUÇÃO A ELETRÔNICA DIGITAL
Wikipedia: A palavra digital deriva de dígito, que por sua computador eletrônico pode ser chamado de digital
vez procede do latim digitus, significando dedo (veja a porque trabalha com o sistema binário, que é
figura 1). simbolizado por uma sequência finita de zeros e uns,
qualquer que seja o tipo de dados.
Hoje em dia, porém, não se consegue desvincular a
palavra "digital" do sistema informático e de tecnologias
ligadas à computação, como, por exemplo, "transmissão
digital".
A introdução da tecnologia digital na radiodifusão é vista,
potencialmente, por especialistas como uma verdadeira
revolução, que irá criar um novo meio de comunicação.
"A TV digital pode quebrar todos paradigmas existentes
na comunicação", diz Gustavo Gindre, coordenador
geral do Instituto de Estudos e Projetos em Comunicação
Desde que a humanidade desenvolveu o processo de e Cultura (Indecs) e integrante do Coletivo Intervozes.
contagem, os dedos foram os instrumentos mais simples Já a eletrônica digital é hoje a parte que mais evolui na
e eficientes para contar pequenos valores. O sistema de eletrônica desde os anos 70. Hoje, quase a totalidade
numeração indo arábico, o mais usado atualmente, é um dos aparelhos eletrônicos tem comandos digitais e
sistema de base dez, pois são dez os dedos das duas controle remoto. Já estamos chegando a digitalização
mãos dos seres humanos. Muitos outros sistemas de dos eletrodomésticos como geladeiras e ferros de passar
numeração usam a base decimal, pois serviam para roupa.
simbolizar a contagem com os dedos. Podemos ver na Devido a todos estes fatores, se torna imprescindível
figura 2, os símbolos que os egípcios utilizavam para a para o técnico em eletrônica ter conhecimento das
contagem. técnicas digitais.
Normalmente com os dedos só é possível contar valores Neste módulo 4, faremos um estudo básico do sistema
inteiros. Por causa dessa característica, a palavra digital digital e suas portas lógicas aplicadas a eletrônica, bem
também é usada para se referir a qualquer objeto que como seus principais circuitos e aplicações.
trabalha com valores discretos. Ou seja, entre dois
valores considerados aceitáveis existe uma quantidade SISTEMAS DE NUMERAÇÃO
finita de valores aceitáveis.
Digital não é sinônimo de eletrônico: por exemplo, o Um numeral é um símbolo ou grupo de símbolos que
f ig u r a 2 representa um número em um determinado instante da
evolução do homem. Tem-se que, numa determinada
Símbolo Descrição do 0 número na escrita ou época, os numerais diferenciaram-se dos
Egípcio símbolo nossa notação números do mesmo modo que as palavras se
diferenciaram das coisas a que se referem. Os símbolos
I bastão 1 "11", "onze" e "XI" (onze em latim) são numerais
n calcanhar 10 diferentes, representativos do mesmo número, apenas
escrito em idiomas e épocas diferentes.
? rolo de corda 100 Um sistema de numeração (ou sistema numeral) é um
sistema em que um conjunto de números são
i flor de lótus 1000 representados por numerais de uma forma consistente.
Pode ser visto como o contexto que permite ao numeral
(7 dedo a apontar 10000 "11" ser interpretado como o numeral romano para dois, o
numeral binário para três ou o numeral decimal para
e x peixe 100000 onze.
Em condições ideais, um sistema de numeração deve:
- Representar uma grande quantidade de números úteis
homem 1000000 (ex.: todos os números inteiros, ou todos os números
reais);

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MODULO 4 -

- Dar a cada número representado uma única descrição Se pensarmos um pouco, poderemos concluir que em
(ou pelo menos uma representação padrão); nossa vida, quase tudo pode ser resumido em “dois
- Refletir as estruturas algébricas e aritméticas dos estados de coisas”; temos o CERTO e o ERRADO, SIM e
números. NÃO, ACESO e APAGADO, SOBE ou DESCE, e assim
Por exemplo, a representação comum decimal dos vai; a partir disto fica mais claro porque podemos utilizar
números inteiros fornece a cada número inteiro uma um sistema numérico binário.
representação única como uma sequência finita de
algarismos, com as operações aritméticas (adição,
subtração, multiplicação e divisão) estando presentes
como os algoritmos padrões da aritmética. Contudo,
quando a representação decimal é usada para os
números racionais ou para os números reais, a
representação deixa de ser padronizada: muitos
números racionais têm dois tipos de numerais, um
padrão que tem fim (por exemplo 2,31), e outro que
repete-se periodicamente (como 2,30999999...).Ou se
não você pode usar como ex:2.309999999999999...de
uma vez só.
No sistema DECIMAL que predomina no mundo, George Boole, matemático britânico que viveu no século
consiste como já sabemos, em representar um número XIX, criou a álgebra “booleana”, baseada no sistema
por dígitos consecutivos, que são chamados de binário e suas aplicações à lógica. Desde então, o
unidades, dezenas, centenas e etc.; cada dígito pode ter sistema binário criou forças e lentamente foi introduzido
na eletrônica, possibilitando os “sinais” digitais.
“dez" símbolos diferentes, por isso é chamado de sistema
decimal. Estes símbolos ou números, são neste caso o O rdem T eorem as O rdem T e o rem a s
“0”, “1”, “2”, “3”, “4”, “5”, “6”, “7”, “8” e “9”. 1 A + 0= A ii A . B + A .B ’ = A
Para representarmos grandezas numéricas maior que
i "> A + 1= 1 12 ( A + B ) . ( A + B ') = A
“nove” devemos utilizar dois ou mais dígitos, já que
possuímos apenas aqueles símbolos distintos. Fazendo \5 A + A = A 13 A + A '. B = A + B

uma contagem a partir do “zero”, teremos para o sistema 4 A + A’ = 1 14 A . (A ‘ + B ) = A . B

decimal a sequência abaixo: 5 A . 1= A 15 A + B . C = (A + B ) . (A + C )

Esta sequência começa do “000” que representa o “zero”

o

6 16 A . (B + C ) = A . B + A . C
II

ou a falta de valor, e em seguida Í7 A .A = A 1' A . B + A ' . C = (A + C ) . (A ' + B )

teremos a unidade “001” que s A . A' = 0 IS (A + B ) . { A ' + 0 = A . C + A '. B

000 000 representa uma só coisa, seguindo 9 A +A .B = A 19 A . B + A ’ .C + B .C = A . B + A ‘ .C

então até “009”. À partir daí não
000 001 temos mais símbolos para colocar
10 A . ( A + B) = A 20 ( A + B ) . ( A ’ + C ) . <B + C ) = ( A + B ) . ( A ' + C )

000 002 na casa (dígito) das unidades,

O sistema numérico binário é muito parecido com o
000 003 sendo necessário voltarmos para o sistema decimal, mudando apenas na quantidade de
000 004 “0” e mudarmos o símbolo da casa símbolos por dígito. No sistema decimal temos dez
das dezenas. Nesta casa das
000 005 dezenas antes tínhamos o “0” e
símbolos para um dígito, e o sistema binário possui
000 006 apenas dois; normalmente são usados os números “1” e
agora passaremos a ter o “1”, que irá “0” como símbolos binários, mas também podemos usar
000 007 se combinando com a casa das o “H” e “L”, do inglês High e Low (alto e baixo).
000 008 u n id a d e s fo rm a n d o n o s s o s Usando a mesma lógica do sistema decimal vamos fazer
000 009 números decimais (010, 011, etc.); o uma contagem a partir do zero para o sistema binário
mesmo irá acontecer com os outros comparando com o decimal:
000 010 dígitos como centena, milhar, etc.
000 011 Parece b rin c a d e ira e sta rm os
000 012 falando desta forma, já que isto nós BINÁRIO DECIMAL
000 013 aprendemos desde “criancinha”; 0000 000
mas por a p re n d e rm o s estes 0001 001
conceitos desde a tenra idade é que
não percebemos o mecanismo que 0010 002
existe por trás do nosso sistema numérico (o decimal). 0011 003
Mas é claro que existem outros sistemas numéricos, 0100 004
como o de “doze”, “dezesseis”, “dois”, etc Cada um
destes sistemas foram criados para facilitar a
0101 005
representação numérica. O sistema de “doze” 0110 006
(duodecimal) não é mais usado, mas deixou seus 0111 007
vestígios nas grandezas da dúzia, grosa, feet (pés), etc.
1000 008
SISTEMA NUMÉRICO BINÁRIO 1001 009
1010 010
O sistema de “dois” ou binário foi criado para representar 011
numericamente e de forma muito simples, nossas
1011
grandezas ou estado das coisas que nos rodeiam. 1100 012
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
APOSTILA MÓDULO 4 -

Podemos ver na tabela acima que o mesmo mecanismo

de contagem aplicado no decimal foi usado no binário, as SIMULAÇÃO DE UM CIRCUITO ELÉTRICO DE COMPUTADOR
duas primeiras linhas traz os dois símbolos binários em
sequência (0000 e 0001), mas na terceira linha não
temos mais símbolos para acrescentar no último dígito, sistema decimal—>16 0 0 2 0
então devemos voltar para o símbolo “0” e mudarmos o ii ii ti ii d

próximo dígito para “1”, como foi feito na sequência da sistema binário —> 1 0 0 1 0
segunda para a terceira linha (0001 para 0010).
Ainda na tabela acima temos a equivalência numérica
entre o sistema binário e o decimal; por exemplo o
número zero ( 000 ) em decimal é igual a 0000 também
em binário, porém a igualdade termina por aí, já o nove
18 W W V
/ / / / z.
(009) decimal em binário será 1001, ou o “sete” (007) / / / / /
decimal é representado por 0111 em binário e assim por fig u r a 3 sim não não sim não
diante, como mostra a tabela. Na figura 3, temos uma
representação decimal do número 18.

CONVERSÃO BINÁRIO - DECIMAL - BINÁRIO

CONVERSÃO BINÁRIO - DECIMAL
Muitas vezes temos um número decimal e precisamos
representá-lo em binário, uma maneira simples seria
fazer uma tabela crescente dos números binários com
sua equ iva lê ncia em decim al, com o fizem os
anteriormente; se o número decimal for de valor
“pequeno” esta tarefa será rápida e fácil, mas se o
número decimal tiver dois ou três dígitos, esta tarefa
pode ser exaustiva e demorada. Portanto vamos achar
um método bem mais rápido de fazermos esta
conversão.
Primeiro vamos entender matematicamente o que é a
base de um sistema numérico. O sistema decimal tem
como base o “10” então podemos escrever qualquer
número decimal assim:
203 = 2x102+ 0x101+ 3x10°
A primeira parcela será igual a 2x100, onde o 100
representa a casa das centenas; a segunda parcela será
0x10, onde o 10 representa a casa das dezenas e a
última parcela será 3x1, onde o 1 representa a casa das
unidades. O sistema decim al (dez) pode ser
representado por potências de 10, daí o nome de
sistema de base “10” (dez).
Aplicando a mesma propriedade para o sistema binário,
teremos um sistema de base “2” (dois), então um número
binário qualquer “ABCD”, poderá ser representado na
base dois da seguinte maneira:
ABCD = Ax23+ Bx22+ Cx21+ Dx2°
Como exemplo vamos pegar o número binário “1010”,
que vaificarassim:
Vamos converter agora um número decimal em binário;
para isso vamos partir da representação do número na
base “2”. Um número binário quando representado na
base “2” se torna um número decimal, onde o número
que irá multiplicar as potências de “2” serão os próprios
dígitos binários; podemos então escrever um número
decimal como sendo:
Ax23+ Bx22+ Cx21+ Dx2°, ou
Ax8 + Bx4 + Cx2 + Dx1
onde as letras ABCD formam o número binário
equivalente; rearranjando a soma acima teremos:
2x(Ax4 + Bx2 + Cx1) + D,
Portanto se dividirmos o número decimal por 2 teremos
como resto da divisão o último dígito binário (D).
Arrumando novamente o resultado desta divisão
ficaremos com:
2x(Ax2 + Bx1) + C;
Podemos então dividir novamente este resultado por 2, e
teremos agora como resto o próximo dígito binário (C); e
assim sucessivamente até “extrairmos” todos os dígitos
binários.
Vamos pegar como exemplo o número 13 (decimal) e
vamos aplicar esta regra de conversão.
Primeiro devemos pegar o número decimal e dividi-lo
sucessivamente por 2 até obtermos um resultado igual
a “0”, como mostra a figura 4.

10 10 = 1x23+ 0x22+ 1x21+ 0x2°

Fazendo as contas teremos: 1x8 + 0x4 + 1x2 + 0x1 = 8 +
0 + 2 + 0 = 1 0 (em decimal). Com isto já descobrimos
como converter um número binário em número decimal,
basta para isso apenas representarmos o número
binário na base “2”; como no exemplo do número binário
1010 = 10(decimal).

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA
Nesta figura podemos vero número decimal “13" sendo
dividido sucessivamente por dois; isto resultou no
número binário “1101”, que é gerado a partir dos restos
das divisões. Devemos salientar que a ordem dos dígitos
binários é a inversa das divisões sucessivas, como
mostra a seta na figura 3.
Estas regras de conversão de números binários para
decimal ou de número decimal para binário, também
poderá ser aplicada para qualquer outro sistema
numérico, seja ele de base 2,8,12,16, etc.
Podemos ver outro exemplo da conversão de decimal
para binário na figura 5.
EXERCÍCIOS
1) Converta para decimal o binário: 01001101.
2) Converta para binário o número decimal: 251.
Antes do aluno olhar a solução dos exercícios ele deverá
tentar resolvê-los, de acordo com as técnicas abordadas
neste capítulo; caso ele sinta dificuldade deverá reler
este capítulo.
SOLUÇÃO:
1) Neste exercício devemos fazer a conversão de um
número binário para decimal, isto deverá ser feito através
CÓDIGOS BINÁRIOS (BCD)
Como vimos anteriormente um número binário
representa diretamente um valor numérico decimal,
podemos dizer então que a equivalência decimal em um
número binário é uma codificação, ou um código de
equivalência. Este código binário-decimal (BCD) é
chamado de “ BCD 8421” , devido a equivalência se dar
através de potências de “2” que tem nos últimos dígitos o
produto por “8”, “4”. “2” e “1” (23 , 22, 21 e 20), como
mostra a tabela da figura 5:
Nesta tabela temos a equivalência decimal dos números
binários utilizando o código BCD 8421.
Para convertermos os números binários em decimais de
acordo com a tabela, basta escrever o número binário em
potências de “2”, como mostra a tabela e a soma destas
parcelas dará nosso número decimal equivalente como
já fizemos em exercícios anteriores.
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MÓDULO 4 -
da representação do binário em parcelas de potências de
“2”; o último dígito binário será o multiplicador da
potência zero ( 20 ), o penúltimo da potência “1” ( 21 ), e
assim sucessivamente. Para obteremos o número
decimal final, devemos apenas somar estas parcelas.
Voltando ao nosso exercício vamos representar o binário
0100 1101 em potências de 2:
0x27 + 1x26 + 0x25 + 0x24 +1x23 + 1x22 + 0x21 +1 x20
Simplificando a expressão chegaremos a:
0x128 + 1x64 + 0x32 + 0x16 + 1x8 + 1x4 + 0x2 +
1x1
Resultando então em:
0 + 64 + 0 + 0 + 8 + 4 + 0 + 1= 77 (decimal)
2) O segundo exercício pede para convertermos
um número decimal em binário; para isso
devemos dividir sucessivamente este número
por 2, que é a base do sistema numérico para o
qual queremos converter. Vamos então dividir o
número 251 sucessivamente por2, como mostra
a figura 6:
Nesta figura podemos ver que o número 251 ao
ser dividido por 2 foi deixando os restos, que
formarão na ordem inversa o nosso número
binário: 1111 1011.
Outro código BCD é o código GRAY, que também é
conhecido como código de minimização de erros, pois
ele foi criado pensando-se em evitar erros na contagem
binária. O código 8421 durante a contagem troca vários
dígitos ao mesmo tempo, e isso pode acarretar erros em
suas operações.
O código Gray utiliza uma sequência diferente do “8421”
trocando apenas um dígito de cada vez numa contagem
sequencial Na tabela da figura 6 temos os primeiros
números binários na codificação Gray e sua equivalência
em decimal.
Pela tabela podemos ver que a codificação Gray não é
nenhum pouco parecida com a “8421”, ela também não
tem nenhuma proporcionalidade com a base “2”, e a sua
conversão para o número decimal deverá ser feita
através da construção da tabela acima seguindo a
APOSTILA MODULO 4 -

codificação Gray é nas entradas e saídas digitais de

BINÁRIO DECIMAL dispositivos eletrônicos e também na área de controle
23 22 2 1 2° industrial (elevadores, máquinas automatizadas, etc ).
Existem muitas outras codificações dos números
0 0 0 0 000 binários, de menor uso no meio digital, que não serão
0 0 0 1 001 abordadas neste curso.
0 0 1 0 002
0 0 1 1 003
0 1 0 0 004 CÓDIGO ASCII
0 1 0 1 005
0 1 1 0 006 Veremos agora a codificação binária mais usada nos
0 1 1 1 007 microcomputadores e em aparelhos que possuem
1 0 0 0 008 teclados “alfanuméricos”. A codificação American
Standard Code for Information Interchange (ASCII) foi
1 0 0 1 009
padronizada nos Estados Unidos para representar
1 0 1 0 010 através de números binários todos os caracteres
1 0 1 1 011 (números, letras e símbolos gráficos) usados na escrita
1 1 0 0 012 ocidental (baseando-se na escrita americana).
1 1 0 1 013 Isto foi necessário para que os computadores e
1 0 014 impressoras pudessem desempenhar papel semelhante
1 1
aos das máquinas de escrever manuais.
1 1 1 1 015 Este código abrange números binários de 7 dígitos
0 0 0 0 016 variando de 000 0000 até 111 1111, conforme a tabela da
0 0 0 1 017 figura 7. Nesta tabela temos nas primeiras linhas uma
equivalência binária a códigos de 3 letras (NUL, SOH,
sequência até chegar no número desejado. Neste tipo de etc.); estes códigos representam funções específicas
codificação também não pode ser usado as operações que o equipamento em questão possa fazer.
matemáticas básicas para números digitais, pois a teoria
matemática binária foi construída para números binários 000 0000 NUL 011 0000 0 110 0000
SOH 011 0001 1 110 0001 a
na codificação padrão “8421”. 000 0001
000 0010 STX 011 0010 2 110 0010 b
As maiores aplicações dos números binários na 000 0011 ETX 011 0011 3 110 0011 c
000 0100 EOT 011 0100 4 1100100 d
000 0101 ENQ 011 0101 5 1100101 e
BINÁRIO GRAY DECIMAL 000 0110 ACK 011 0110
011 0111
6
7
1100110 f
000 0111 BEL 110 0111 9
000 1000 BS 011 1000 8 110 1000 h
000 1001 HT 011 1001 9 110 1001 í
0 0 0 0 000 000 1010 LF 011 1010 110 1010 1
000 1011 VT 011 1011 1101011
0 0 0 1 001 000 1100 FF 011 1100 < 1101100
k
1
0 0 1 1 002 000 1101 CR 011 1101 = 1101101 m
000 1110 SO 011 1110 > 110 1110 n
0 0 1 0 003 000 1111 SI 011 1111 ? 110 1111 0
100 0000
0 1 1 0 004 001 0000 DLE
100 0001
@
A
111 0000 p
001 0001 DC1 111 0001 q
0 1 1 1 005 001 0010 DC2 100 0010 B 111 0010 r
001 0011 DC3 100 0011 C 111 0011 s
0 1 0 1 006 001 0100 DC4 100 0100 D 111 0100 1
0 1 0 0 007 001 0101 NAK 100 0101 E 111 0101 ü
001 0110 SVN 100 0110 F 111 0110 V
1 1 0 0 008 001 0111 ETB 100 0111 G 111 0111 w
001 1000 CAN 100 1000 H
1 1 0 1 009 001 1001 EM 100 1001 I
111 1000
111 1001
X
y
1 1 1 1 010 001 1010 SUB 100 1010 J 111 1010 z
001 1011 ESC 100 1011 K 111 1011 {
1 1 1 0 011 001 1100 FS 100 1100 L 111 1100
100 1101 M
1 0 1 0 012 001 1101 GS
100 1110 N
111 1101 }
001 1110 RS 111 1110
1 0 1 1 013 001 1111 US 100 1111 O 111 1111 DEL
010 0000 SP 101 0000 p
1 0 0 1 014 010 0001 I 101 0001 Q
"
1 0 0 0 015 010 0010 101 0010 R

1
1
1
1
1
1
0 0
0 0
0 1
0
1
1
016
017
018
010 0011
010 0100
010 0101
010 0110
010 0111
#
$
%
8
101 0011
101 0100
101 0101
101 0110
101 0111
s
T
U
V
W
TABELA
ASCII
0101000 ( 101 1000 X
1 1 0 1 0 019 010 1001 j 101 1001 Y
101 1010 Z
1 1 1 1 0 020 010 1010
4- 101 1011
010 1011 1
1 1 1 1 1 021 010 1100 101 1100 \
010 1101 - 101 1101 1
1 1 1 0 1 022 A fig u r a 7
010 1110 101 1110
010 1111 1 101 1111

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS • ELETRÔNICA DIGITAL

©
APOSTILA MÓDULO 4 -

A seguir daremos a especificação de cada código com RS = Gravação separada (Record separator)
sua função correspondente: US = Unidade separada (Unit separator)
SP = Espaço em branco (Space)
NUL = Nulo(Null) DEL = Apagar (Delete)
SOH = Início de leitura (Startof heading)
STX = Início de texto (Startof text) Esta codificação por usar muitos dígitos gerou problemas
ETX = Fim de texto (End of text) de erro, pois bastava haver a alteração de um dígito para
EOT = Fim de transmissão (End of transmission) que a instrução estivesse completamente alterada. Para
ENQ= E(Enquiry) resolver este problema e garantir que a instrução não
ACK = A(Acknowledge) contivesse erros, foi utilizado um dígito a mais no código
BEL = Campainha ou alarme (Bell) ASCII; passaremos a ter então 8 dígitos nolugarde7.
BS = Retrocesso (Backspace) Este dígito extra é chamado de paridade; existem dois
HT = Tabulação horizontal (Florizontal tabulation) tipos de paridade utilizada para detectar erros: a
LF = Pular linha (Line feed) paridade ímpare a paridade par.
VT = Tabulação vertical (Vertical tabulation) Na paridade par o oitavo dígito será “0” se a quantidade
FF = F (Form feed) de “1” no código binário for par, ou este será “1” se a
CR = “Retorno de carro” (Carriage retum) = ENTER quantidade de dígitos “ 1” for ímpar. Por exemplo o código
5 0 = C de saída (Shift out) “100 1001”, na paridade par tem dígito de paridade igual
51 = C de entrada (Shift in) a “1”.
DLE = Sairdos dados (Data link escape) Já na paridade ímpar será o oposto, o oitavo dígito será
DC1,2... = Controle livre 1 (Device control 1) “0” se a quantidade de “1” no código binário for ímpar, ou
NAK = C negativo (Negative acknowledge) será “ 1” se a quantidade de dígitos “ 1" for par. Por
SYN = Sincronismo n (Synchronous idle) exemplo o mesmo código “100 1001”, na paridade ímpar
ETB = Final do bloqueamento da transmissão terá dígito de paridade igual a “0”.
(End of transmission block) Chegamos então a configuração final do código ASCII,
CAN = Cancelar (Cancel) que terá obrigatoriamente 8 dígitos binários, sendo 7 de
EM = Fim da (End of médium) codificação e 1 de paridade para detectar erros.
SUB = Substituir (Substitute) Na tabela mostrada na figura 8, temos o comparativo
ESC = Sair, escapar (Escape) entre vários sistemas de numeração, começando pelo
FS = Separação de arquivo (File separator) decimal, e após indo para o hexadecimal, octal, FITML
GS = Separação de grupo (Group separator) (linguagem para WEB) e os caracteres ASCII.

figura 8 TABELA DE VÁRIOS SISTEMAS DE NUMERAÇÃO

Dec H x Oct Char Dec H x Oct Html Chr Dec H x Oct Html C hr Dec H x Oct Html Chr

0 0 000 H U L (null) 32 20 0 40 £ #32; S p a c e 64 40 100 £ #64; 0 96 60 140 £#96;

1 1 001 SOH ( s t a r t of h e a d i n g ) 33 21 041 £ #33; 1 65 41 101 £ # 6 5 ; A 97 61 141 £#97; a
2 2 002 STX ( s t a r t of text) 34 22 042 £ #34; rr 66 42 1 02 £ # 6 6 ; B 98 62 142 £#98; b
3 3 003 E T X (end of text) 35 23 043 £ #35; # 67 43 1 03 £ # 6 7 ; C 99 63 143 £#99; c
4 4 004 E O T (end of transmission) 36 24 0 4 4 £ #36; 5 68 44 1 0 4 £ #68; D 100 64 144 £#100; d
5 5 005 E N Q (enq u i r y ) 37 25 045 £ #37; % 69 45 105 £ # 6 9 ; E 101 65 1 45 £#101; e
6 6 006 A C K (acknowledge) 38 26 046 £ #38; & 70 46 1 06 £ # 7 0 ; F 1 02 66 1 46 £#102; f
1
7 7 007 B E L (bell) 39 27 047 £ #39; 71 47 107 £ # 7 1 ; G 1 03 67 1 47 £#103; g

8 8 010 B S (backspace) 40 28 050 £ #40; ( 72 48 110 £ # 7 2 ; H 104 68 1 50 £#104; h

9 9 011 T A B (horizontal tab) 41 29 051 £ #41; ) 73 49 111 £ # 7 3 ; I 105 69 1 51 £#105; i
* £#106;
10 À 012 L F (NL l i n e feed, new line) 42 2A 052 £#42; 74 4A 112 £ # 7 4 ; J 106 6A 1 52 j

11 B 013 V T (vertical tab) 43 2B 053 £ #43; + 75 4B 113 £ # 7 5 ; K 107 6B 1 53 £#107; k

12 C 014 FF (NP f o r m f e e d , n e w p a g e ) 44 2C 0 5 4 £ #44; 76 4C 114 £#76; L 108 6C 154 £#108; 1
13 D 015 CR (carriage return) 45 2D 0 55 £ #45; - 77 4D 115 £ # 7 7 ; II 109 6D 1 55 £#109; m
14 E 016 SO ( s h i f t out) 46 2E 0 56 £ #46; . 78 4E 116 £ # 7 8 ; N 110 6E 1 56 £#110; n
15 F 017 SI ( s h i f t in) 47 2F 057 £ #47; / 79 4 F 117 £ # 7 9 ; 0 111 6 F 157 £#111; 0
16 10 020 D L E (data link escape) 48 30 0 60 £ #48; 0 80 50 120 £ # 8 0 ; P 112 70 160 £#112; p
17 11 021 D C 1 (device control 1) 49 31 0 61 £ #49; 1 81 51 121 £ # 8 1 ; Q 113 71 161 £#113; q
18 12 022 D C 2 (device control 2) 50 32 0 62 £ #50; 2 82 52 122 £ # 8 2 ; R 114 72 162 £#114; r
19 13 023 D C 3 (device control 3) 51 33 0 63 £ # 5 1 ; 3 83 53 1 23 £ # 8 3 ; S 115 73 163 £#115; s
20 14 024 D C 4 (device control 4) 52 34 064 £ # S 2 ; 4 84 54 1 2 4 £ # 8 4 ; T 116 74 1 6 4 £#116; t
21 15 025 N A K (negative acknowledge) 53 35 0 65 £ #53; 5 85 55 125 £ #85; U 117 75 165 £#117; u
22 16 026 SYN (synchronous idle) 54 36 0 66 £ #54; 6 86 56 126 £ # 8 6 ; V 118 76 166 £#118; V
23 17 027 E T B (end of trans. block) 55 3? 0 67 7 87 57 127 £ # 8 7 ; ¥ 1 19 77 167 £#119; w
24 18 030 C A N (cancel) 56 38 0 70 £ #56; 8 88 58 130 £ # 8 8 ; X 120 78 1 70 £#120; X
25 19 031 E H (end o f m é d i u m ) 57 39 071 £ #57; 9 89 59 131 £ #89; Y 121 79 1 71 £#121; Y
26 IA 032 S U B (substitute) 58 3 A 072 £ #58; 90 SA 132 £ #90; Z 122 7A 1 72 £#122; z
27 1B 033 E S C (escape) 59 3B 073 £ #59; ; 91 5B 1 33 £ # 9 1 ; [ 1 23 7B 1 73 £#123; {
28 1C 0 3 4 FS (file s e p a r a t o r ) 60 3C 0 7 4 £ #60; < 92 5C 134 £#92; \ 124 7C 1 7 4 £#124; 1

29 1D 035 GS ( g roup separator) 61 3D 075 £ #61; = 93 SD 135 £ # 9 3 ; ] 125 7D 1 75 £#125; }

30 1E 036 R S (record separator) 62 3E 076 £ #62; > 94 5E 136 £ #94; A 126 7E 1 76 £#126;
31 1F 037 U S (unit separator) 63 3 F 077 £ #63; 95 5F 137 £ #95; 127 7F 1 77 £#127; DEL

134) FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MODULO 4 -

BIT - BYTE
Na eletrônica, bem como em muitas áreas profissionais quantidade da memória ou da capacidade de
os termos em inglês predominam, ocorrendo o mesmo a r m a z e n a m e n t o de um c o m p u t a d o r ,
para a área digital. Portanto, vamos entender dois termos independentemente do tipo de dados armazenados.
que são básicos no sistema digital. A codificação padronizada de byte foi definida como
Bit (simplificação para dígito binário, "Blnary digiT" em sendo de 8 bits. O byte de 8 bits é, por vezes, também
inglês) é a menor unidade de informação que pode ser chamado de octeto, nomeadamente no contexto de
armazenada ou transmitida. Usada na Computação e na redes de computadores e telecomunicações.
Teoria da Informação. Um bit pode assumir somente 2 A uma metade de um byte, dá-se o nome de nibble ou
valores, por exemplo: 0 ou 1, verdadeiro ou falso semioctecto.
Embora os computadores tenham instruções (ou Para os computadores, representar 256 números
comandos) que possam testar e manipular bits, binários é suficiente Por isso, os bytes possuem 8 bits.
geralmente são idealizados para armazenar instruções Basta fazer os cálculos Como um bit representa dois
em múltiplos de bits, chamados bytes. No princípio, byte valores (1 ou 0) e um byte representa 8 bits, basta fazer 2
tinha tamanho variável mas atualmente tem oito bits. (do bit) elevado a 8 (do byte) que é igual a 256.
Bytes de oito bits também são chamados de octetos. Note que um byte nada tem de especial, é apenas um
Existem também termos para referir-se a múltiplos de número binário de oito algarismos. Sua importância na
bits usando padrões prefixados, como kilobit (kb),
megabit (Mb) e gigabit (Gb). De notar que a notação para
bit utiliza um "b" minúsculo, em oposição à notação para Múltiplos á o byte
byte que utiliza um "B" maiúsculo (kB, MB, GB). Prefixo binário (IEC) Prefixo do SI
Fisicamente, o valor de um bit é, de uma maneira geral,
Nome Símbolo M últiplo Nome Símbolo Múltiplo
armazenado como uma carga elétrica acima ou abaixo
de um nível padrão em um único capacitor dentro de um byte B 2o byle 3 10 °

dispositivo de memória. Mas, bits podem ser kiblsyte(quilobyte) Kl 8 2 ^^ Kilobyte KB 103

representados fisicamente por vários meios. Os meios e mebibyte(megabyte) MiB 220 megabyte MB 10e>
técnicas comumente usados são: Pela eletricidade,
flilMbyte(gigatryte) GiB 2 $® gtgabyíe GB 10 ®
como já citado, por via da luz (em fibras ópticas, ou em
leitores e gravadores de discos ópticos por exemplo), por tebibyte<terabyte) TiB 2 40 terabyte TB 1 0 '2
via de ondas eletromagnéticas (rede wireless), ou peôibyte{petabyte) PiB 2&0 peta byte P0 1 0 1S
também, por via de polarização magnética (discos
exbibyte{exabyte) EiB 2m exabyte EB 1 0 1S
rígidos).
ZiB 270 zettabyte ZB
Telecomunicações ou volume de tráfego em redes de zeí>i&yte(zettafeyte) 1021
computadores são geralmente descritos em termos de yobibytefrottabyte) YiB 2 ®® yottabyte YB 1024
bits por segundo. Por exemplo, "um modem de 56 kbps é
capaz de transferir dados a 56 kilobits em um único
segundo" (o que equivale a 6,8 kilobytes (kibibyte), 6,8 informática deriva apenas do fato do código ASCII haver
kB, com B maiúsculo para mostrar que estamos nos adotado números de oito bits, além de razões
referindo a bytes e não a bits. Ethernet transfere dados a meramente construtivas ou operacionais. Por exemplo:
velocidades que variam de 10 megabits por segundo a 1 os códigos enviados a impressoras para controlar a
gigabit por segundo (de 1,19 a 119 megabytes(mebibyte) impressão têm oito bits, os valores trocados pelos
por segundo). No Sistema Internacional (SI), os prefixos modems entre computadores também, assim como
kilo-, mega-, etc às vezes têm o significado modificado diversas outras operações elementares de intercâmbio
quando aplicados a bits e bytes (até bits toleram cálculos de informações. Além disso, memórias costumam ser
decimais pois é pontual ou é 0 ou é 1, já bytes não pois se organizadas de tal forma que as operações de leitura e
fala dos dados agrupados): escrita são feitas com quantidades de um byte ou de um
múltiplo de bytes (oito, dezesseis, trinta e dois, sessenta
BYTE: Um byte, frequentemente confundido com bit, é e quatro ou cento e vinte e oito bits - o que corresponde a
um dos tipos de dados integrais em computação. É um, d o is , q u a tro , o ito e d e z e s s e is b y te s,
usado com frequência para especificar o tamanho ou respectivamente).

Miftipios de bÊs
Prefixo do SI Prefixo binário
Nome Símbolo Múltiplo Nome Símbolo Múltiplo
bit b 10° bit b 2°
quilobrt kb 103 KlbfDít Kib 2 10
megabit Mb 10® mebibit Mib 220

gigabit Gb 109 gtDibii Gib 230

terabit Tb 101í tebibi! Tib 2 *°

petabit Pb 10>5 pebibit Pib
exabít Eb 1016 exbibít Eib 200

zettabíi Zb 102' zebibil Zib 270

yottabit Yb 1024 yobibit Yíb 280

Forma m ais comum de contagem d e múíbpkn d e b * s ainda « pelos prefixos d a SI, po is o s dados sã o tratados pontuatmenle, ou s e ja , ou * O ou é 1.

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

 APOSTILA MODULO 4 -

Byte (B) 1 073 741 824 KB Zettabyte (ZB)

1 Byte = 8 bits 1 099 511 627776 (240) Bytes 1 024 EB
8 796 093 022 208 Bits 1 048 576 PB
Kilobyte(KB) 1 073741 824 TB
1 Kbyte = 1024 Bytes (210) Bytes. Petabyte(PB) 1 099511 627 776GB
1 024 Byte = 8 192 Bits 1 024 TB 1 125899 906 842 624 MB
1 048 576 GB 1 152 921 504 606 846 976 KB
Megabyte (MB) 1 073 741 824 MB 1 180 591 620 717 411 303 424 (270) Bytes
1 024 KB 1 099 511 627 776 KB 9 444 732 965 739 290 427 392 Bits
1 048 576 (220)Bytes 1 125 899 906 842 624 (250) Bytes
8 388 608 Bits 9 007199 254 740 992 Bits Yottabyte (YB)
1 024 ZB
Gigabyte(GB) Exabyte(EB) 1 048 576 EB
1 024 MB 1 024 PB 1 073 741 824 PB
1 048 576 KB 1 048 576 TB 1 099 511 627 776 TB
1 073 741 824(230) Byte 1 073741 824 GB 1 125 899 906 842624 GB
8 589 934 592 Bits 1 099 511 627 776 MB 1 152 921 504 606846 976 MB
1 125 899906 842624 KB 1 180 591 620 717 411 303424 KB
Terabyte(TB) 1 152 921 504 606 846 976 (260) Bytes 1 208 925 819 614 629 174 706 176 (280) Bytes
1 024 GB 9 223 372 036 854 775 808 Bits 9 671 406 556 917 033 397 649 408 Bits
1 048 576 MB

SISTEMA NUMÉRICO HEXADECIMAL

A partir da utilização de 8 bit s (byte) como uma nova unidade, criou-se uma BINÁRIO H EXAD ECIM AL DEC IM AL
nova realidade nos números binários; cada grupo de 8 bit s deveria ser 0000 0 000
expresso em decimal separado do outro grupo, então o número binário “0000 0001 1 001
0001 0000 0000 “ não podia ser convertido no decimal “256", ele teria que ser 0010 2 002
expresso em dois decimais o “1”para o primeiro grupo de 8 bit’s (0000 0001...) e 0011 3 003
“0" para o segundo grupo (... 0000 0000). 0100 4 004
Este tipo de necessidade deu origem a um novo sistema numérico, o sistema na 0101 5 005
base “16”ou HEXADECIMAL; pois para cada grupo de 4 bit’s teremos um único 0110 6 006
símbolo equivalente, já que 4 bit s formam 16 possibilidades de equivalência 0111 7 007
desde o “0000" até o “1111 1000 8 008
Surgiu um novo problema, um sistema de 16 símbolos por dígitos não pode ser 1001 9 009
expressado apenas com números, pois só temos dez números diferentes (do 0 1010 A 010
ao 9); padronizou-se então utilizar para os símbolos faltantes (seis) as primeiras 1011 B 011
letras do alfabeto: A, B, C, D, E, F (maiúsculas). 1100 C 012
Temos abaixo uma tabela em ordem crescente em hexadecimal com seu 1101 D 013
correspondente decimal: 1110 E 014
Pela tabela, se quisermos representar os números decimais de 1 a 10 iremos 1111 F 015
precisar de 4 bit’s binários, só que 4 bit s irão gerar 16 possibilidades e não dez;
1 0000 10 016
então o sistema hexadecimal irá harmonizar o sistema decimal e binário. No
1 0001 11 017
sistema hexadecimal 4 bit’s binários podem representar os dez números
1 0010 12 018
decimais (0 a 9) e ainda mais 6 possibilidades (letras de Aaté F).
Este sistema tem aplicação direta nos H„»deeimai .o o.v.r^n Tab,«
computadores (compatível com a
codificação ASCII e 8421), no 8 7 6 5 4 3 2 1
comando de display’s (de segmentos), HEX DEC HEX DEC HEX DEC HEX DEC HEX DEC HEX DEC HEX DEC HEX DEC
etc. 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
Existem outros sistemas numéricos, 1 268,435,456 1 16,777,216 1 1,048,576 1 65,536 1 4,096 1 256 1 16 1 1
mas eles não são mais usados em 2 536,870,912 2 33,554,432 2 2,097,152 2 131,072 2 8,192 2 512 2 32 2 2
3 805,306,368 3 50,331,648 3 3,145,728 3 196,608 3 12,288 3 768 3 48 3 3
eletrônica digital, como o sistema 4 1,073,741,824 4 67,108,864 4 4,194,304 4 262,144 4 16,384 4 1,024 4 64 4 4
OCTAL por exemplo, e portanto não 5 1,342,177,280 5 83,886,080 5 5,242,880 5 327,680 5 20,480 5 1,280 5 80 5 5
1,610,612,736 6 100,663,296 6 6,291,456 6 393,216 6 24,576 6 1,536 6 96 6 6
serão abordados neste curso. A 67 1,879,048,192 7 117,440,512 7 7,340,032 7 458,752 7 28,672 7 1,792 7 112 7 7
conversão do sistema hexadecimal 8 2,147,483,648 8 134,217,728 8 8,388,608 8 524,288 8 32,768 8 2,048 8 128 8 8
para decimal ou binário é muito fácil de 9 2,415,919,104 9 150,994,944 9 9,437,184 9 589,824 9 36,864 9 2,304 9 144 9 9
A 2,684,354,560 A 167,772,160 A 10,485,760 A 655,360 A 40,960 A 2,560 A 160 A 10
ser feita através de tabelas simples ou B 2,952,790,016 B 184,549,376 B 11,534,336 B 720,896 B 45,056 B 2,816 B 176 B 11
ainda pelo método utilizado no começo C 3,221,225,472 C 201,326,592 C 12,582,912 C 786,432 C 49,162 C 3,072 C 192 C 12
D 218,103,808 D 13,631,488 D 851,968 D 53,248 D 3,328 D 208 D 13
deste capítulo para números binários. DE 3,489,660,928
3,758,096,384 E 234,881,024 E 14,680,064 E 917,504 E 57,344 E 3,584 E 224 E 14
Como exemplo vamos converter o F 4,026,531,840 F 251,658,240 F 15,728,640 F 983,040 F 61,440 F 3,840 F 240 F 15
hexadecimal “1 2 F”em binário:
Como sabemos cada dígito
hexadecimal representa 4 dígitos binário, ficando fácil a solução. O primeiro dígito é o“1” que será equivalente a “0001” binário; o
segundo dígito é o “2”que será igual a “0010”; e finalmente o dígito “F”será igual a “1111”binário. Então o número hexadecimal 12F
= 0001 0010 1111 em binário. Se quisermos passar para decimal, basta escrever na base “16” (a letra F = 15); teremos :1x162+
2x161+ (15)x16o= 256 + 32+15 = 303 em decimal.
Atenção: após a leitura elou estudo detalhado desta aula, parta para a feitura dos
blocos de exercícios M 4-37 à M4-40. Não prossiga para a aula seguinte sem ter
certeza que seu resultado nos blocos é acima de 85%. Lembre-se que o verdadeiro
aprendizado, com retenção das informações desta aula, somente será alcançado com
todos os exercícios muito bem feitos. Portanto, tenha paciência pois será no dia-a-dia
da feitura dos blocos alcançará um excelente nível em eletrônica.

(l36) FONTES • AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS • ELETRÔNICA DIGITAL

APOSTILA MÓDULO - 4

ELETRÔNICA DIGITAL - 2
O sistem a b in á rio em eletrôn ica digital
A s portas ló gic a s A N D - O R - IN V E R T E R
A s portas ló gic a s X O R - N A N D - N O R - X N O R
F lip-F lops com portas ló gic a s e o C L O C K
R egistrad ores - registrador p a ra le lo

SISTEMA BINÁRIO UTILIZADO EM ELETRÔNICA DIGITAL

Quando o sistema binário foi desenvolvido e criou-
se uma álgebra específica para esse novo sistema
(álgebra booleana), criou-se também as operações
lógicas adaptadas para o formato.
Na matemática temos várias operações lógicas,
mas nós não estamos interessados na álgebra
booleana e nem nos seu inúmeros teoremas,
queremos aplicar a álgebra booleana diretamente
na eletrônica digital, portanto vamos logo para a
parte prática desta álgebra
Aplicando-se o sistema binário na eletrônica, foi
criado a eletrônica digital; ela se baseia num
sistema que pode possuir apenas dois níveis de
saída (sinal), estes níveis na eletrônica serão
representados por dois níveis de tensão
previamente estabelecidos. Criou-se assim a
eletrônica digital, cujos sinais só poderíam ter dois
níveis (alto ou baixo) que ficou padronizado como H
e L (High e Low) representando o “1” e o “0” binário.
Na figura 1, temos um exemplo de um sinal digital,
que tem como nível alto (H) 5 volts, representando
o “1” binário; e seu nível baixo (L), que representa o
”0” binário será de 0 volt.
São geralmente usadas em circuitos eletrônicos,
por causa das situações que os sinais deste tipo de
circuito podem apresentar: presença de sinal, ou
"1"; e ausência de sinal, ou "0". As situações
"Verdadeira" e "Falsa" são estudadas na Lógica
Matemática ou Lógica de Boole; origem do nome
destas portas. O comportamento das portas lógicas
é conhecido pela tabela verdade que apresenta os
estados lógicos das entradas e das saídas.
História: Em 1854, o matemático britânico George
Boole (1815 - 1864), através da obra intitulada An
Investigation of the Laws of Thought (Uma
Investigação Sobre as Leis do Pensamento),
apresentou um sistema matemático de análise
lógica conhecido como álgebra de Boole.
No início da era da eletrônica, todos os problemas
eram resolvidos por sistemas analógicos, isto é,
sistemas lineares.
Apenas em 1938, o engenheiro americano Claude
Elwood Shannon utilizou as teorias da álgebra de
Boole para a solução de problemas de circuitos de
telefonia com relés, tendo publicado um trabalho
denominado Symbolic Analysis of Relay and
Switching, praticamente introduzindo na área
tecnológica o campo da eletrônica digital.
Esse ramo da eletrônica emprega em seus
sistemas um pequeno grupo de circuitos básicos
padronizados conhecidos como Portas Lógicas.

ov PORTA AND(E)

fig u r a 1 Níveis L ( 0 ) A operação lógica E, que é conhecida por AND, tem

A eletrônica digital tem seu fundamento no sistema
binário, portanto seus circuitos são baseados em
operações lógicas binárias; surgiu assim as portas
lógicas digitais, que irão realizar operações lógicas
através de circuitos eletrônicos.
PORTAS LÓGICAS
Portas lógicas ou circuitos lógicos, são dispositivos
que operam um ou mais sinais lógicos de entrada
para produzir uma e somente uma saída,
dependente da função implementada no circuito.
sua base na ação lógica simultânea condicional; a
sua saída estará em nível alto (lógica positiva)
apenas quando as duas entradas também
estiverem em nível alto ao mesmo tempo.
Comparando com nossa realidade, podemos
exemplificar dizendo que o trabalho só estará
correto (nível H) se os dois alunos, André e Pedro,
fizerem o trabalho; ou seja isto estará certo só se
“André” E “Pedro” estiverem certos; caso um deles
erre, a resposta estará errada. A mesma lógica se
aplica a assinatura dos cheques, quando consta a
letra e em contas conjuntas, indicando que para o

FONTES • AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MÓDULO 4 -

cheque valer um cliente E o outro cliente deverão diodos. Se imaginarmos

ÇC 1 0 V
assinar o cheque, fazendo constar obrigato­ que um dos diodos está
riamente as duas assinaturas. colocada no potencial
Na figura 2a, temos o desenho da simbologia da n e g a tiv o , a ten são
porta lógica AND, com duas entradas (A e B) e sua resultante em seu anodo dmos- in-m-b ;
saída (S); ao lado, na figura 2b, temos sua tabela será nível baixo, ou 0,6V,
verdade, onde estará especificado a saída binária não importando se os N I
para todas as possibilidades de entrada. demais recebem +5V no b m y
catodo. Somente quando
figura 2b todos estiverem • \à ,
figura 2a TABELA VERDADE recebendo nível alto nos
A B S
E ou AND tensões dos anodos
0 0 0 destes subirão para nível c
0 1 0 alto. J3
1 0 0 Podemos ver na figura 5, a diagramação interna do
1 1 1 integrado CMOS 4082, e seu aspecto real ao lado.
Esta é uma forma muito comum de apresentar as
Pela tabela confirmamos a função lógica “E”, que portas lógicas mais básicas, dentro de um circuito
levará a saída para nível H (1) apenas quando as integrado, tendo três ou mais portas, que podem ser
duas entradas também estiverem em nível H (1) e utilizadas de forma independente.
nos demais casos a saída permanecerá em nível L
( 0 ).
Na verdade, a simbologia utilizada para representar
as portas, possuem atualmente duas vertentes,
sendo a mais usada a A N S I - American National
Standards Institute (Instituto de Padronização
Nacional Americana). Mas também encontraremos
em algumas representações a IEC - International
E le c tro te c h n ic a l C om m ission (C om issão
Eletrotécnica Internacional), como mostra a figura
3, que compara as duas.
sistema ANSI sistema IEC P O R TA O R (O U )

OUt A operação lógica OU, mais conhecida por OR (do

inglês), tem sua base na ação lógica individual e
acumulativa (soma). A lógica desta porta é inversa
figura 3
da porta “E” ou seja basta uma das entradas ir para
Na figura 4, temos um diagrama elétrico ilustrativo nível alto (1), que a saída (S) já irá para nível alto (1).
mostrando uma possibilidade de implementarmos a Neste caso, a saída só terá nível baixo (0) se as
porta lógica AND a partirde 3 transistores. duas entradas (Ae B) estiverem em nível baixo (0).
Enquanto a entrada A ou a entrada B, estiverem Usando a mesma comparação do talão de cheques,
com 0 volt (nível L) um dos transistores T1 ou T2, podemos dizer que nas contas conjuntas que
permanecerá cortado, mantendo T3 saturado (via constar a palavra ou basta um cliente OU o outro
R3), mantendo a saída cliente assinar o cheque para este valer, não sendo
S com 0 volt (nível L); necessário constar as assinaturas de ambos no
q u a n d o A e B cheque.
estiverem com 5 volts, Na figura 7a temos o desenho da simbologia da
ao mesmo tempo, T1 e figura 7b
T2 saturarão e farão figura 7a TA B E LA V E R D A D E
T3 cortar, levando a
saída para 5 volts A B s
(nível H). OU ou OR 0 0 0
Ainda na figura 5,
podemos ver uma 0 1 1
f o r m a de
im plem entação da 1 0 1
função “E” à partir de 1 1 1

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MODULO 4 -

porta lógica OR, com duas entradas (A e B) e sua Na figura 10, podemos ver uma implementação de
saída (S); ao lado, na figura 7b, temos sua tabela porta OU com diodos, onde vemos que qualquer um
verdade, onde estará especificado a saída binária deles que receber nível alto no anodo, produzirá
para todas as possibilidades de entrada. queda de tensão sobre o resistor de 10k e com isso
Pela tabela confirmamos a função lógica “OU”, que elevará a tensão (nível alto).
levará a saída para nível L (0) apenas quando as Na figura 11, podemos ver o aspecto real do
duas entradas também estiverem em nível L (0) e integrado CMOS CD4071 ou HEF4071 e ao lado a
nos demais casos a saída permanecerá em nível H diagramação interna do mesmo. Veja que este
d) . possui internamente, 4 portas OU independentes.
Na figura 8, podemos ver a representação
simbólica das portas E, no sistema ANSI e IEC. f ig u r a 11
Novamente frisamos que o Brasil tem tido mais
contado com a representação ANSI.
fig u r a 8
sistema ANSI sistema IEC

Na figura 9, temos um diagrama elétrico ilustrativo

mostrando uma possibilidade de implementarmos a
porta lógica OR a partir de 3 transistores.
O transistor T3 permanecerá cortado enquanto
qualquer dos dois transistores T1 ou T2
permanecer saturado, mantendo assim a saída
com 5 volts (1); para que T1 e T2 cortem ao mesmo
tempo só se as duas entradas tiverem com 0 volt
(0), levando a saída também para 0 volt (0).
PORTA INVERSORA (NOT)
A função lógica INVERSORA ou NOT, é muito
simples e não requer muitas explicações, podemos
dizerque ela apenas inverte o nível de entrada. Se a
entrada estiver em nível baixo (0) a saída irá para
nível alto (1) e o oposto para a entrada com nível
alto (1), que levará a saída para nível baixo (0),
como mostra a tabela da figura 12b.
Nesta figura também temos o desenho da
simbologia (figura 12a) da porta inversora, que é
muito parecida com o amplificador BUFFER,
diferenciando apenas pela “bolinha” na saída.

f ig u r a 1 2a f ig u r a 1 2 b
TABELA VERDADE
INVERSOR
ou NOT A S
0 1
1 0

Temos na figura 13, a comparação das simbologias

utilizadas pelo sistema ANSI e pelo IEC.
fig u r a 1 3
sistema ANSI sistema IEC

Esta porta pode ser implementada apenas com 1

transistor, como mostra a figura 18. Nela podemos
ver que se a entrada for para 5 volts o transistor
saturará e levará a saída para 0 volts; caso a
entrada tenha 0 volt o transistor corta e a saída vai
para 5 volts.
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
APOSTILA MÓDULO 4 -

Foram construídos transistores de comando, ou figura 19a figura 19b

simplesmente inversores, chamados de DTC
(Digital Transistor NPN) ou DTA (Digital BINÁRIO DECIMAL
Transistor PNP), que podem ser ligados
vai 1
diretamente à dois integrados de entrada e saída, 1 0 1 0 1 0
pois possuem internamente resistores, que em
série com a base, limitam a corrente por esta junção +1 0 0 1 + 9
e tendo também outro resistor entre emissor e base, 1 0 0 11 1 9
evitam que interferências possam levar a
polarizações indevidas. A figura 15, mostra o Para podermos efetuar esta soma através de
formato destes transistores circuitos (ou portas) digitais deveremos efetuar esta
figura 16 na forma convencional. soma dígito a dígito, como é feito nos números
Na figura 16, vemos um decimais, portanto somando os 2 últimos dígitos
transistor digital no invólucro teremos “0” + “1” = “1”; o próximo dígito será “1" + “0”
SMD (dispositivo montado = “1” os segundos dígitos somarão “0” + “0” = “0” e
em superfície) ou mais os primeiros fazem “1” + “1” = “0" e “vai um’’ para um
e s p e c ific a m e n te SM T dígito extra precedente, como pode ser confirmado
(Surface Mounted Transistor pela figura 19a.
- transistor montado em Podemos então criar uma tabela de soma para 2
figura 1 7 superfície). entradas binárias, onde a coluna “S” se refere a
Na figura 17, podemos ver os soma real de A+ B.
J3 0 — S transistores digitais dentro Comparando esta tabela da soma (figura 20a) com
de um integrado de apenas 6 a tabela da nossa porta lógica OU (figura 20b),
55 terminais.
Na figura 18, podemos ver o
podemos ver que são quase iguais, diferenciando
apenas na última linha (1 +1 = 0).
m integrado CD4009 na versão
T T ^ SMD, e ao lado dele o
diagrama das conexões TABELA DA SOMA
OR
internas. TABELA VERDADE
A B A+B A B S
figura 18
0 0 0 0 0 0
0 1 1 0 1 1
1 0 1 1 0 1
1 1 0 1 1 1
figura 20a figura 20b

PORTA OU EXCLUSIVO (XOR)

Estas portas lógicas, como o nome diz, executam Para poder executar corretamente a soma, foi
operações lógicas, mas será que elas conseguem criada a porta OU EXCLUSIVO, que é uma porta
efetuar uma operação aritmética dos números OU exclusiva para a soma, esta porta é mais
binários. Vamos verificar por exemplo a operação conhecida porXOR (Exclusive Or).
de soma de 2 números binários. Na figura 21a, temos o desenho da simbologia da
Vamos somar o número “1010” com o número porta lógica XOR, com duas entradas (A e B) e sua
“1001”, em binário teremos: saída (S); ao lado, na figura 21b, temos sua tabela
Na figura 19a temos a soma binária dos números
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
APOSTILA MÓDULO 4 -

verdade, onde estará especificado a saída binária f ig u r a 2 4

para todas as possibilidades de entrada.
14 Vdd
fig u r a 2 1 a fig u r a 2 1 b
13 A4
TABELA VERDADE 12 B4
OU EXCLUSIVO
A B s n Q4
ou XOR 10 Q3
0 0 0 9 B3
0 1 1 8 A3
1 0 1
1 1 0 Temos na figura 24, o integrado CD4070, que
possui internamente 4 portas XOR totalmente
Pela tabela confirmamos a função lógica “OU independentes, permitindo a implementação de
EXCLUSIVO”, que terá na saída sempre a soma de vários projetos básicos.
A+ B, e na última linha a soma deA+ B está correta
levando a saída a “0”. Para realmente obtermos a W ikipedia: A função primária de um dos, etc, é
soma de A + B, deveriamos criar um segundo enfatizar a indiferença de duas ou mais coisas ou
circuito com portas lógicas para implementar o “vai cursos. Mas a função secundária é enfatizar a
um”. exclusividade mútua = um dos dois, mas não
Na figura 22, temos o comparativo entre a ambos.
diagramação da porta XOR na versão ANSI e IEC. Seguindo esta intuição de senso comum sobre
fig u r a 2 2
"ou", as vezes é discutido que em muitas
linguagens naturais, inclusive inglês, a palavra "ou"
sistema ANSI sistema IEC tem um sentido "exclusivo". A disjunção exclusiva
de um par de proposições (p, q), deve significar que
p é verdadeiro ou que q é verdadeiro, mas não
ambos. Por exemplo, discute-se que a intenção
normal de uma declaração como "Você pode tomar
café ou chá" é para estipular que exatamente uma
das condições pode ser verdadeira. Certamente em
Na figura 23, temos um diagrama elétrico ilustrativo muitas circunstâncias, uma sentença como a desse
mostrando uma possibilidade de implementarmos a exemplo deveria ser entendida como a proibição da
porta lógica XOR a partir de 2 transistores, 2 possibilidade de alguém aceitar as duas opiniões.
zener's e dois resistores de mesmo valor colocados Mesmo assim, existe uma boa razão para supor
estrategicamente na entrada do circuito. que esse tipo de sentença não é disjuntiva. Se nós
Podemos verificar no diagrama que a tensão da sabemos tudo sobre uma disjunção e ela é
entrada A será somada com a entrada B; caso as verdadeira, não podemos ter certeza de qual das
tensões sejam diferentes a soma das tensões não proposições são verdadeiras. Por exemplo, se uma
polarizará os zener's mantendo T1 cortado e T2 mulher soube que o amigo dela está ou na
também cortado, gerando uma saída com 5 volts. lanchonete ou na quadra de tênis, ela não pode
Caso as duas entradas estejam com nível alto ZD2 validamente inferir que ele está na quadra de tênis.
será polarizado saturando T2 levando a saída a 0 Mas se o garçom dela lhe diz que ela pode pedir
volt; o mesmo acontecerá com a saída se A e B café ou chá, ela pode validamente inferir que ela
receberem 0 volt polarizando T1 que por sua vez pode tomar chá. Nada classificadamente pensado
polarizará T2 levando-o a saturação. como de uma disjunção tem essa propriedade. É
tão óbvio que ela pode razoavelmente entender
como se o garçom dela tivesse lhe negado a
possibilidade de tomar ambos café e chá.
Há ainda duas boas razões gerais para supor que
palavra nenhuma em qualquer linguagem natural
poderia adequadamente ser representada pelo
exclusivo binário "ou" da lógica formal. Primeiro, o
"ou" exclusivo é verdadeiro se e somente se, este
tenha um número ímpar de entradas verdadeiras.
Mas parece que ainda que nenhuma palavra em
alguma linguagem natural que possa juntar-se a
uma lista de duas ou mais opções tem essa
propriedade geral. Segundo, como apontado pela
Barrett e Stenner em um artigo de 1971 "O Mito do

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MÓDULO 4 -

'Ou' exclusivo", nenhum autor produziu um Podemos ver na figura 27, a diagramação do
exemplo de uma sentença na língua inglesa que integrado CD7400 (lógica TTL) que ainda é usado,
parece ser falsa porque ambas de suas entradas apesar de ter sido em muitas aplicações substituído
são verdadeiras. Certamente há muitas sentenças pela linha CMOS com a codificação CD4011.
como "A lâmpada está ligada ou desligada", na qual
figura 2 7
é óbvio que ambas disjunções não podem ser
verdadeiras. Mas não é óbvio que isso se deve a
natureza da palavra "ou" ao invés de fatos
particulares sobre o mundo.

PORTA NAND (NÃO E)

As portas lógicas poderão ser associadas entre si,

criando novas portas lógicas. Associando uma
porta AND com uma porta NOT teremos o circuito
da figura 25a, onde após a saída da porta AND
teremos uma inversora, gerando uma nova saída S,
podemos então criar uma nova porta lógica que terá
a saída inversa da porta AND, e por isso será
chamada de NAND ou “NÃO E” . O Símbolo desta Na figura 28, podemos ver o integrado mencionado,
porta NAND é mostrado na figura 25b, e equivale às sendo usado como um circuito oscilador, com
2 portas da figura 25a, a bolinha na saída da porta poucas peças utilizadas.
indica que ela está sendo invertida, e tem o mesmo figura 28
significado da barra sobre a letra “S” que indica que
a sua saída é invertida.

figura 25a
S figura 25c
A Saída
TABELA VERDADE
B
A B s s
PORTA NOR (NÃO OU ou NEM)
figura 25b 0 0 0 1
0 1 0 1
O NEM é um operador booleano lógico que é
1 0 0 1
resultado da negação do OU. Então, para NEM que
1 1 1 0
é verdadeiro se, e somente se, ambos forem falsos,
daí este conectivo também é conhecido como o
Na figura 25c temos a nova tabela verdade desta conectivo da negação conjunta. No idioma inglês, a
porta NAND, onde estamos indicando também a palavra correspondente é NOR. O operador NEM
saída “S” antes de ser invertida. Para também é conhecido como Flecha de Peirce
implementarmos esta porta, basta acrescentar um (expresso pelo símbolo), chamado assim devido ao
transistor inversor na saída da porta AND. fato que Charles Peirce demonstrou que qualquer
Na figura 26, podemos ver a simbologia da porta conectivo lógico poderia ser expressado através do
NAND, nas versões ANSI - American National NEM. Assim como o NOU, o NEM também é
Standards Institute (Instituto de Padronização funcionalmente completo, isto é, é capaz de definir
Nacional Americana), e também na versão IEC - todos os demais operadores lógicos.
International Electrotechnical Commission Esta nova porta será criada a partir da associação
(Comissão Eletrotécnica Internacional). Voltamos a figura 29a
afirmar ao aluno que se familiarize com as duas S
representações simbólicas. figura 29c

figura 26 TABELA VERDADE

A B s s
sistema ANSI sistema IEC 0 0 0 1
0 1 1 0
1 0 1 0
1 1 1 0

FONTES - AMPLIE DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MÓDULO 4 -

da porta OR com a porta inversora semelhante ao Na figura 33, podemos ver a comparação entre as
caso da porta NAND. Na figura 29a temos a diagramações utilizadas pela ANSI e IEC.
associação das duas portas lógicas, que é Olhando com atenção a tabela verdade da porta
equivalente a porta lógica NOR, que é mostrada na XNOR, podemos ver que existe uma característica
figura 29b; já na figura 29c temos a tabela verdade muito importante nesta porta, quando suas
desta porta com a saída S também. Para entradas são iguais (00 ou 11) sua saída é “1”, e
implementarmos esta porta e todas as outras quando suas entradas são diferentes (01 ou 10) sua
associações com portas inversoras, também saída é “0”; devido a esta coincidência ela passou a
bastará acrescentarmos um transistor inversor na ser conhecida como porta lógica COINCIDÊNCIA,
saída (ou entrada quando for o caso) da porta. já que ela indicará também quando as entradas são
Atenção: essa expressão NEM, foi a melhor iguais.
tradução obtida para o português. Ainda é uma figura 33
linguagem nova, mas que será muita usada em sistema ANSI sistema IEC
países de lingua portuguesa.
Podemos ver na figura 30, a diagramação da porta
NOR, NOUou NEM, no sistema ANSI e IEC.
figura 30

sistema ANSI sistema IEC

Outras portas também poderão ser implementadas,
associando a porta inversora agora na entrada,
como mostra a figura 34.
Na figura 34a temos o circuito lógico e na figura 34b
a porta lógica com a bolinha indicando onde está
associada a porta inversora.
Na figura 31, podemos ver a diagramação interna
do integrado CD4001.

figura 31

Vdd

Poderemos criar infinitas portas lógicas a partir de

funções matemáticas lógicas ou aritméticas; vamos
destacar aqui também as portas lógicas AND e OR
com 3 ou mais entradas, onde a função lógica é
mantida, mudando apenas o número de entradas,
como exemplifica a figura 35.
PORTA XNOR (NÃO OU EXCLUSIVO)
figura 35b A B c D s
Seguindo este mesmo raciocínio teremos a porta TABELA 0 0 0 0 0
“Exclusive Nor” (XNOR) que em português será VERDADE 0 0 0 1 0
NÃO OU EXCLUSIVO. Sua simbologia pode ser 0 0 1 0 0
vista na figura 32b, e seu circuito lógico na figura 0 0 1 1 0
32a, na figura 32c temos sua tabela verdade. 0 1 0 0 0
figura 35a 0 1 0 1 0
figura 32a
figura 32c 0 1 1 0 0
S 0 1 1 1 0
AND
TABELA VERDADE 1 0 0 0 0
1 0 0 1 0
A B s s
1 0 1 0 0
0 0 0 1 1 0 1 1 0
0 1 1 0 1 1 0 0 0
1 0 1 0 1 1 0 1 0
1 1 0 1 1 1 1 0 0
1 1 1 1 1

FONTES - AMPLIE DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MODULO 4 -

Na figura 35a temos a porta lógica AND de 4
entradas e ao lado na figura 35b sua tabela
verdade; confirmando a função lógica “E” podemos
ver pela tabela que a saída só terá nível alto (1)
quando todas entradas forem nível alto ao mesmo
tempo (E).
O aluno NÃO deverá decorar as tabelas verdade
das portas lógicas e sim entender suas funções e aí
conseguir ele mesmo fazer a tabela verdade
quando necessário.
FLIP-FLO P COM PORTAS LÓ G ICAS
Em eletrônica e circuitos digitais, o flip-flop ou
multivibrador biestável é um circuito digital pulsado
capaz de servir como uma memória de um bit. Um
flip-flop tipicamente inclui zero, um ou dois sinais de
entrada, um sinal de clock, e um sinal de saída,
apesar de muitos flip-flops comerciais proverem
adicionalmente o complemento do sinal de saída.
Alguns flip-flops também incluem um sinal da
estes circuitos a partir de portas lógicas.
Os biestáveis são pela própria definição circuitos
binários, e portanto tem aplicação direta na
eletrônica digital. Vamos exemplificar com o flip-flop
tipo RS.
Na figura 36a temos o flip-flop RS implementado a
partir de portas lógicas, e na figura 36b, sua tabela
verdade para as possíveis entradas. Devemos
lembrar que no flip-flop RS a entrada 1 e 1 é
proibida, e a entrada 0 e 0 mantém a última saída.
A entrada R (reset) quando recebe nível 1 leva a
saída Q a nível 0; e a entrada S (set) leva para a
saída Q o nível 1 quando recebe este mesmo nível
( 1).
f ig u r a 3 6 a f ig u r a 3 6 b
TABELA VERDADE
R s Q Q
0 0
Qa Qa

entrada clear, que limpa a saída atual. Como os flip- 0 1 1 0

flops são implementados na forma de circuitos 1 0 0 1

integrados, eles também necessitam de conexões 1 1 X X

de alimentação. A pulsação ou mudança no sinal do Qa= Q anterior

clock faz com que o flip-flop mude ou retenha seu
sinal de saída, baseado nos valores dos sinais de
entrada e na equação carecterística do flip-flop. Na figura 37 temos na parte superior o desenho do
De forma geral podemos representar o flip-flop FLIP-FLOP, representado por um retângulo, com
como um bloco onde temos 2 saídas: Q e Q' (Q suas entradas RS e suas saídas Q e Q(barra)
linha), entrada para as variáveis e uma entrada de
controle (Clock). Asaída Q será a principal do bloco.
Este dispositivo possui basicamente dois estados
de saída. Para o flip-flop assumir um destes estados
é necessário que haja uma combinação das
variáveis e do pulso de controle (Clock). Após este
pulso, o flip-flop permanecerá neste estado até a
chegada de um novo pulso de clock e, então, de
acordo com as variáveis de entrada, mudará ou não
de estado.
Quatro tipos de flip-flops possuem aplicações
comuns em sistemas de clock sequencial: estes
são chamados o flip-flop T ("toggle"), o flip-flop S-R
("set-reset"), o flip-flop J-K e o flip-flop D ("delay");
5V
veremos cada um destes detalhadamente nas
aulas seguintes. R: T I 0V
O comportamento de um flip-flop é descrito por sua
equação característica, que prevê a "próxima" S:
(após o próximo pulso de clock) saída, Qnext, em
termos dos sinais de entrada e/ou da saída atual, Q.
O primeiro flip-flop eletrônico foi inventado em 1919 Q: 1
por William Eccles e F. W. Jordan. Ele foi
inicialmente chamado de circuito de disparo Eccles-
Jordan. O nome flip-flop posterior descreve o som (inverso de Q); na parte de baixo temos um exemplo
que é produzido em um alto-falante conectado a de sinais de entrada R e S e sua correspondente
uma saída de um amplificador durante o processo saída Q.
de chaveamento do circuito. O mesmo princípio de construção do circuito, com
No módulo anterior, estudamos os circuitos portas lógicas, aplicada ao flip-flop RS também
biestáveis (com dois níveis de saída), em particular pode ser aplicado aos outros flip-flops, como o JK,
os Flip-Flops, vamos ver como podemos construir D, Teetc.

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MÓDULO 4 -

O SINAL DE CLOCK
GERADOR DE CLOCK
Um dos grandes problemas do sinal digital é saber
quando começa um nível e quando ele termina, pois
se temos o número binário 1001, e quisermos
transmiti-lo através de um sinal digital teremos:
figura 38
1 0 0 1 figura 40
5 V ......------- r—
S IN A L
D IG ITAL
com suas duas entradas ligadas juntas.
0 V .....--------------------- Nas figuras seguintes (figura 41), podemos ver uma
seria talvez: 1 1 0 0 0 1 1
série de circuitos, onde destacamos o gerador de
clock, responsável por criar o passo básico de
processamentos dos sinais. Podemos observar nos
Podemos ver pela figura 38 que o “sinal” digital circuitos que estes possuem um cristal, para que a
correspondente ao número binário 1001 é um sinal geração em frequência do sinal de clock, seja a
retangular variando como 0V ou 5V, mas este “sinal” mais precisa possível.
poderia ser interpretado erroneamente como sendo
outro número binário: o 1100011 (como mostra a
figura); portanto um “sinal” digital pode ser
interpretado como vários números binários
diferentes. Para garantirmos a correta transmissão
e interpretação do “sinal” digital, devemos associar
a este um segundo “sinal” digital, que fornecerá a
frequência de transmissão de dados; seria uma
espécie de relógio que marcaria o intervalo de
tempo entre um dado e outro.
Este novo “sinal” digital é chamado de RELÓGIO ou
CLOCK (CLK ou CK); e é ele que informará o tempo
exato para leitura dos “dados” no sinal digital, como
é mostrado na figura 39b.
Na figura 39a temos o mesmo sinal digital
transmitido na figura 38, só que agora temos um
segundo sinal (figura 39b) que garantirá a leitura
correta dos dados. Enquanto este sinal de clock
estiver em nível baixo, nenhum dado estará sendo
lido, mas quando ele mudar para nível alto, teremos
um nível lógico digital que corresponderá a um dado
ou bit; fornecendo assim um único número binário:
1001.

5V
fig. 39a SINAL
DIGITAL
0V
1 0 0 1 --- ►número binário
associado
5V
fig. 39b . SINAL
ov I Z ÍU L U L - CLOCK

Para criarmos este clock, devemos ter um sinal

constante, com uma frequência bem definida e que
seja também digital.
Na figura 40, temos uma amostra de um circuito
gerador de clock, como exemplo.
Nela podemos ver um oscilador que gerará um sinal
senoidal com uma frequência bem definida para o
clock e consequentemente definirá a velocidade de
transmissão dos dados, como o sinal é senoidal,
devemos passar por um Schmitt-Trigger, que neste
caso é formado a partir de uma porta lógica AND

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA
F L IP -F L O P S ÍN C R O N O
Voltando ao nosso FLIP-FLOP RS, devemos agora
alterar o seu funcionamento, para que ele possa
trabalhar conjuntamente com este novo sinal de
clock; teremos então um novo FLIP-FLOP RS, que
trabalhará de acordo com o clock. Estes flip-flops
que trabalham sincronizados com o sinal de clock
são chamados de FLIP-FLOPS SÍNCRONO, como
o próprio nome já explica ele trabalhará de acordo
com o clock.
Podemos implementar através das portas lógicas
este novo flip-flop, como mostra a figura 42a. Nela
podemos ver que agora o flip-flop possui 3 entradas
: R, S e CK; esta última é que permitirá o
funcionamento do flip-flop.
Na figura 42b temos a tabela verdade deste flip-flop,
mostrando que ele manterá sua saída inalterada
enquanto o clock permanecer em “0”, e quando o
clock for para “1” sua saída obedecerá as entradas
R e S normalmente como o flip-flop RS assíncrono
(normal sem clock).
TABELA VERDADE
CK R s Q
1 0 0 Qa
1 0 1 1 figura 42b
1 1 0 0
1 1 1 X
- -
0 Qa
Mesmo com o sinal sincronizado pelo clock ainda
podem restar alguns erros nas transmissões do
sinal digital pelas portas lógicas. Devemos lembrar
que entre o sinal polarizar as entradas das portas e
até as portas mudarem suas saídas existe um
tempo finito diferente de zero, ou seja existe um
atraso no sinal que será acrescido em cada porta
lógica; este atraso normalmente é da ordem de
nanossegundos
Este atraso fará com que a porta mude de estado no
meio da transmissão, dependendo da “largura” do
pulso de clock (nível alto); para minimizareste erro o
pulso de clock deveria ser instantâneo, fato
impossível!
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MÓDULO 4 -
Para contornar este novo problema foi criado outro
tipo de flip-flop, os FLIP-FLOPS SENSÍVEIS A
BORDA OU A RAMPA; estes flip-flops síncronos
não funcionarão mais quando o clock estiver em
nível alto e sim apenas no instante que ele estiver
mudando de nível baixo para nível alto (na rampa).
Na figura 43 temos um exemplo de sinal digital
sincronizado com clock de disparo na rampa
(variação do nível “0” para “1”).
Na figura 43a temos o sinal digital, sincronizado
pelo clock da figura 43b; podemos ver que no
instante da subida do sinal de clock é que será o bit
de informação, gerando o número binário 1001.
5V
SINAL
figura 43a DIGITAL
0V
5V CLOCK
figura 43b de rampa
0V 1 0 0 1 número binário
associado
Para criar circuitos que funcionem com esta nova
característica foram criados os FLIP-FLOPS
Mestre-Escravo (Master-Slave) que além de
possuírem a entrada de clock, só permitem o
funcionamento do flip-flop no instante da rampa
ascendente do clock, como exemplifica a figura 44.
Neste circuito temos dois flip-flops RS ligados em
série, sendo o primeiro, chamado de MESTRE, que
comanda o segundo, chamado de ESCRAVO.
O primeiro flip-flop (mestre) funciona normalmente
enquanto o clock estiver em nível baixo, mas o
segundo flip-flop permanecerá sem funcionar
mantendo sua saída inalterada; no instante em que
o clock mudar de nível (0 para 1) a saída do flip-flop
mestre irá ficar travada mantendo o nível exato do
instante em que o clock mudou de nível; agora é o
segundo flip-flop que funciona (escravo) mudando
sua saída de acordo com a saída do flip-flop mestre
e assim permanecerá enquanto o flip-flop mestre
não mude sua saída, obedecendo os sinais da
figura 43.
Então o conjunto de flip-flop mestre-escravo
funcionará como um único flip-flop RS síncrono
sensível a borda. A maioria dos flip-flops do
mercado são sensíveis a borda de subida, como o
da figura 44.
figura 44
MESTRE ESCRAVO
APOSTILA
REGISTRADORES
Nos circuitos digitais é muito comum existir um fluxo
muito grande de informações; os sinais digitais
correspondem a dados de entrada, processamento
de rotinas de cálculos ou de comparação de dados.
Com tantas informações quase simultâneas é
necessário armazenarmos alguns dados (ou sinais)
durante algum tempo para depois voltarmos a usá-
los; só que os circuitos eletrônicos normais não
permitem que isso seja possível, já que os sinais
processados não param no tempo.
fig u r a 4 5
Os registradores são circuitos digitais, geralmente
formados a partir de flip-flops (tipo D) que irão
armazenar (registrar) um dado (ou sinal) pelo tempo
que for “programado”. Podemos dizer que os
registradores são pequenas “memórias” de uso
instantâneo; eles também são chamados de
BUFFER.
Em eletrônica digital existe dois modos de
transmitirmos uma informação ou dado binário. O
primeiro modo é através de varias vias paralelas,
onde cada uma delas corresponderá a um bit; então
um sistema de vias (BUS) de 16 bits pode transmitir
dados correspondentes a números binários de até
16 dígitos). Apesar deste sistema ser muito eficiente
e rápido, tem sua grande dificuldade no custo da
construção de muitos fios ou trilhas para
comunicação, além do espaço físico muito maior
que ocupa.
Os circuitos que operam com este sistema de
transmissão de vários bits simultâneos são
chamados de entradas ou saídas PARALELAS;
estas entradas (ou saídas) operam em números
múltiplos de 8 bits (8, 16, 24, etc.). Na figura 45
temos um exemplo de comunicação em 8 bits
paralelos.
Podemos ver nesta figura que o circuito 1 se
comunica com o circuito 2 através de 8 vias
simultâneas, podendo transmitir números binários
ou códigos de 8 bits. Poderiamos dizer que o
circuito 1 seria a CPU do computador e o circuito 2
seria a impressora; pois geralmente as impressoras
se comunicam com o computador através de
entradas paralelas aumentado a rapidez de
transmissão de dados e velocidade de impressão.
O segundo modo de transmissão de dados é
através de uma única via (mais uma de referência);
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MODULO 4 -
então os dados (sinais) deverão ser enviados
serialmente, um bit após o outro formando um único
sinal em relação ao tempo.
Este sistema é muito mais lento, mas em
compensação é barato, não ocupa grandes
espaços físicos e pode ser adaptado a qualquer
outro dispositivo eletrônico como: linha de telefone,
controle remoto, ondas de RF, dispositivos ópticos,
etc.
Este sistema é chamado de SERIAL é o mais usado
em transmissão de dados digitais como: mouse do
computador, internet, transmissão de celular digital,
TV a cabo digital, etc. Na figura 46 temos a
transmissão de dados serial do circuito 1 para o
circuito 2.
Registradores de dados são utilizados para
armazenar valores, tais como inteiros e pontos
flutuante. Em algumas UCPs antigas e mais
baratas, é um registrador de dados especial,
conhecido como acumulador, e é utilizado
im plicitam ente em muitas operações. O
acumulador funciona como um recipiente onde são
colocados e somados valores de cálculos e
comparações.
Registradores de base são registradores que
recebem o endereço-base de um dado objeto. Este
tipo de registrador oferece aos programadores um
subterfúgio para a criação de "ponteiros" (variáveis,
contendo o caminho para um endereço no
software). Imagine-se da seguinte forma:
Um programa que, tendo dois números, recebe de
um outro programa outros valores. Então, o que se
faz é criar "atalhos" (path) que indicam qual valor
será usado. Assim, havendo somente uma imagem
do valor, podem ser usados os valores, sem alterá-
los diretamente.
f ig u r a 4 6
CIRCUITO ÍLTULTI
CIRCUITO
1 2
------------1----------
i
Exemplos de registadores:
EAX: Registador acumulador expandido de
arquiteturas 8086
EBX: Registador de base estendido de arquiteturas
8086
ECX: Registador de laços de repetição em
arquiteturas 8086
EDX: Registador estendido de "contas" com
palavras de arquiteturas 8086
Voltando aos nossos registradores, teremos então
dois tipos de registrador: o registrador para dados
paralelos e o registrador para dados serial
APOSTILA MODULO 4 -

R E G IS T R A D O R P A R A L E L O
figura 47b i i k. i k

'
Vamos pegar um circuito formado por 4 flip-flops SAÍDAS
tipo D síncronos, como mostra a figura 47.
Nesta figura podemos ver que os dados entrarão
por dO, d 1, d2 e d3, formando um número binário R E G IS T R A D O R
(sinal) de 4 bits (dO d1 d2 d3); ele não passará para • CK PARALELO
a saída (SO a S3) enquanto o pulso de clock não for
enviado.
Quando o pulso de clock for enviado o sinal que ENTRADAS
existir nas entradas dO a d3 passarão para as
saídas SO a S3 e assim permanecerá registrado até ô ó o o
o próximo pulso de clock. Este sinal armazenado
poderá ser utilizado por vários outros circuitos,
dando prosseguimento ao processamento dos
sinais digitais.
Na figura 47b temos o símbolo esquemático
resumido de um registrador paralelo de 4 bits e na
figura 47c, uma esquematização mais prática de
outro registrador.
Os registradores servem também como pequenas
memórias auxiliares; este sistema é muito utilizado
em microcomputadores e calculadoras.

figura 47
S 3 (M S B ) S2 S1 SO (L S B )

(M S B ) (L S B )

Atenção: após a leitura elou estudo detalhado desta aula, parta para a feitura dos
blocos de exercícios M4-41 à M 4-44. Não prossiga para a aula seguinte sem ter
certeza que seu resultado nos blocos é acima de 85%. Lem bre-se que o verdadeiro
aprendizado, com retenção das informações desta aula, somente será alcançado com
todos os exercícios muito bem feitos. Portanto, tenha paciência pois será no dia-a-dia
da feitura dos blocos alcançará um excelente nível em eletrônica.

148) FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MÓDULO 4 ~

ELETRÔNICA DIGITAL - 3
Registrador de deslocamento - LSB e M SB
Conversor série-paralelo - preset e clear
Conversor paralelo-série - família TTL
características TTL - tabela de integrados TTL
Família C M O S - características e montagem
Relação de integrados C M O S
Análise de defeitos em circuitos digitais
Contadores - Multiplexadores - Demultiplexadores

para a saída Q do F/F3 e finalmente o 3° bit passa

Vamos agora verificar como podemos construir um para a saída Q do F/F4. No 4° clock (e último) o 10bit
registrador para dados seriais. Em primeiro lugar, já passa para a saída Q do F/F1, o 2° bit passa para
devemos saber quantos bits há em nosso sinal a saída do F/F2, o 3o bit passa para a saída Q do
serial; depois, devemos ter o registrador com o F/F3 e o último bit (4) do sinal passa para o F/F4,
mesmo número de saídas equivalente ao número encerrando um ciclo de dados.
de bits do nosso sinal. Então, ficamos com 4 bits do sinal nas saídas dos
Caso tenhamos um sinal de 8 bits, devemos ter um flip-flops de forma constante ou memorizada; sendo
registrador de 8 bits de saída. Devemos também o 1o bit no F/F1, o 2° bit no F/F4 e assim por diante,
lembrar que para termos um sinal completo teremos gerando uma saída paralela que irá conter o sinal
que ter 8 pulsos de clock para cada sinal (8 bits). digital completo para ser processado por outros
Na figura 1, temos 4 flip-flops interligados, circuitos. Caso precisemos manter o sinal em série
exemplificando como podemos construir um basta pegar a saída serial que está presente na
registrador série a partir de Flip-Flops tipo D, em saída Q do F/F4
uma leitura chamada de destrutiva, pois os bit s são Pudemos perceber que durante o ciclo de clock, os
deslocados e se não forem armazenados acabam bits do sinal foram se deslocando de flip-flop em flip-
sendo perdidos. flop, passando do F/F4 até o F/F1, por isso este
Nesta figura, podemos ver a entrada de dados
serial, uma saída serial pelo Flip-Flop 4, e as saídas figura l a
S3 (MSB) S2 S1 S0 (LSB)
paralelas formada pelas saídas Q de cada flip-flop.
SAIDA,*
O objetivo aqui será armazenar os 4 bit s seriais
recebidos, de forma que fiquem armazenados,
SERIAL* 1
SAÍDAS PARALELAS
sendo que o comando ou informação que deve ser
executado, não se perca.
Quando temos o 1o clock, o 1o bit do sinal passa J U L REGISTRADOR DE
para a saída Q do F/F (flip-flop) 4; os outros CK
DESLOCAMENTO
permanecem com a saída Q em “0". No 2oclock o 10
bit que estava na saída Q do F/F4 passa para a
ENTRADA SERIAL
saída Q do F/F3 e em seguida o 2o bit passa para a
saída Q do F/F4. No 3o clock o 1o bit passa agora
_ J L J IX L

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MODULO - 4
circuito é mais conhecido como REGISTRADOR binário que mais tem valor, que localiza-se mais
DE DESLOCAMENTO. para a esquerda do código.
Na figura 1a, temos o símbolo resumido do Veja que na forma de onda 1b, onde está a entrada,
registrador de deslocamento com uma entrada indica que o BIT MENOS SIGNIFICATIVO, estará à
serial e suas saídas série e paralela; e na figura 1b direita e o BIT MAIS SIGNIFICATIVO, à esquerda.
temos os sinais que entram no registrador e que Assim, nos sinais seriais, o BIT MENOS
saem do mesmo a cada pulso de clock. Podemos SIGNIFICATIVO, virá primeiro, vindo logo em
ver que o sinal digital entra no registrador e a cada seguida os demais. No armazenamento dos Flip-
pulso de clock os bits vão sendo “extraídos” do sinal Flops da figura 38, vemos que o 1o BIT, deverá ser
e se deslocando de flip-flop em flip-flop até formar o deslocado de Flip-Flop em Flip-Flop, até chegar ao
código binário equivalente. É muito importante que Flip-Flop 1, ficando memorizado na saída SO (LSB).
se observe nas formas de onda da figura 1b, o
sentido de início (ou entrada) das variações que são Registradores de deslocamento - TIPOS
figura lb sentido da entrada Os registradores de deslocamento podem possuir
MSB 1 1 0 1 LSB uma combinação de entradas e saídas seriais e
paralelas, incluindo as configurações entrada
serial, saída paralela (SIPO) e entrada paralela,
saída serial (PISO). Existem outra configurações
possuindo ambas as entradas serial e paralela e
outra com saídas serial-paralela. Existem também
registradores de deslocamento bi-direcionais, os
quais permitem que se varie a direção do
deslocamento da informação. As entradas e saídas
seriais de um registrador podem ser conectadas
juntas, de modo a formar um registrador de
deslocamento circular. Poderíam também ser
desenvolvidos registradores de deslocamento
multi-dimensionais, os quais podem realizar
processamentos mais complexos.

Entrada serial, saída serial (SISO)

Que pode ser visto na entrada e saída do Flip-Flop 4
da figura 1.
Leitura destrutiva
Este é o tipo mais simples de registrador de
deslocamento (figura 1). O conjunto de dados é
inserido em 'Data In-entrada serial', e é deslocado
LSB = Least significant Bit ou Bit menos significativo
para a direita em um estágio cada vez que o 'Data
mostradas da direita para a esquerda. Dizemos que Advance' é colocado em nível alto. Acada avanço, o
a mudança dos estados de saída dos Flip-Flop s bit da extrema esquerda, o 'Data In', é deslocado
ocorrerão quando houver a rampa acendente do para a saída do primeiro flip-flop. O bit na extrema
respectivo CLOCK, mas a impressão que temos é direita, o 'Data Out', é deslocado e então perdido.
que esta mudança está ocorrendo na rampa
0 0 0 0
descendente. Seria assim, se considerássemos
1 0 0 0
que a onda é interpretada da esquerda para a
direita; mas, considerando que é da direita para a 1 1 0 0 figura 2
0 1 1 0
esquerda, a rampa ascendente será no lado direito
1 0 1 1
de cada pulso de CLOCK.
último deslocamento sem perda de dados
0 1 0 1
Existe também outra padronização chamada de
LSB e MSB, como mostra abaixo: a partir daqui o dado da direita é perdido

Os dados são armazenados em cada flip-flop, na

LSB = Least Significant Bit ou Bit menos
significativo, que no código binário fica no lado saída 'Q', de modo que existem quatro "espaços"
direito, permitindo a leitura do código da direito para para arm azenam ento disponíveis nestas
a esquerda. configuração, sendo desta forma um registrador de
MSB = Most Significant Bit ou Bit mais deslocamento de 4 bits.
Esta configuração realiza uma leitura destrutiva,
significativo, que corresponde à leitura do código
visto que os dados são perdidos ao serem
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
APOSTILA
D? 02 D!
deslocados saindo do bit da extrema direita.
Leitura não-destrutiva: A leitura não-destrutiva
pode ser obtida utilizando-se a configuração
mostrada na figura 2. Outro pino de entrada é
adicionado, o controle de Escrita/deslocamento.
Quando este está em nível alto (write) então o
registrador de deslocamento se comporta
normalmente, avançando a entrada de dados em
uma posição para cada ciclo de clock, e os dados
podem ser perdidos no fim do registrador.
Entretanto, quando o controle W/S é colocado em
nível baixo (read), qualquer dado deslocado na
entrada, na ocorrência do clock vai para a saída de
cada um dos registradores, mas não para a entrada
do seguinte, sendo assim mantido no sistema.
Deste modo, enquanto o controle W/S estiver em
nível baixo, nenhum dado pode ser perdido do
sistema.
Assim, em resumo, com a entrada extra W/S em
nível baixo, os dados serão armazenados nos Flip-
Flop-Flops e quando a entrada W/S for para nível
alto, haverá o deslocam ento dos dados
armazenados na saída serial (último Flip-Flop).
CONVERSOR SÉRIE-PARALELO (SIPO)
Já sabemos que podemos transmitir e processar os
sinais digitais de modo serial ou paralelo. Apesar
disso, muitas vezes teremos que transmitir dados
em série e depois processá-los em paralelo ou vice-
versa; para isso teremos que converter dados
seriais em paralelo, sendo assim criados circuitos
digitais que convertem uma sequência de dados em
fig u r a 3
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MODULO 4 -
W
um conjunto de bit's que existem ao
mesmo tempo.
Acabamos de estudar o registrador de
deslocamento, que recebe dados
seriais e registra em sua saída os
mesmos dados em paralelo que podem
ser e 4 bit's (usado em nosso exemplo
anterior), mas também 8, 16, 24 bits,
etc. Portanto, a partir de um registrador
de deslocamento podemos construir
um C O N V E R S O R S É R IE IN-
PARALELO OUT (SIPO). Vamos ver o
funcionamento deste a partir do
diagrama da figura 3.
Neste, temos uma entrada E serial, que trás
informações dos comandos ou funções que devem
ser realizadas (chamada de DADOS). Este sinal
será distribuído em cada uma das saídas no
registrador de deslocamento e após completado
todo o ciclo, as informações são passadas para o
registrador paralelo, que ficam memorizadas em
um conjunto de 4 bits; como o sinal serial não para
no tempo, devemos armazenar este primeiro
conjunto de 4 bits num registrador paralelo, para
que este dado possa ser processado pelos demais
circuitos. Este circuito forma um conversor série-
paralelo (SIPO) de 4 bits.
O sinal de clock utilizado para os dados seriais não
poderá ser usado para os dados paralelos, já que
precisamos de 4 pulsos de clock para a formação do
conjunto de 4 bit's na saída do registrador de
deslocamento; portanto devemos criar um clock
submúltiplo do clock serial, para servir como um
novo clock para o processamento em paralelo. Na
figura 3a, temos este circuito em mais detalhes do
que o mostrado na figura 3.
O clock principal é gerado a partir de um oscilador,
que determinará a frequência de transmissão dos
dados binários, gerando assim o sinal digital,
devemos lembrar que a frequência do clock de
processamento do sinal, deverá ser a mesma do
clock que gerou o sinal digital. Já o clock de
processamento deverá ser uma divisão da
frequência do clock principal (serial) no mesmo
número de vezes da quantidade de bits paralelos do
conversor; se o conversor paralelo for de 8 bits o
clock deverá ser dividido por 8 e assim por diante.
fig u r a 3 a n n
CJ |
____|
fig u r a 3 b B _J | f [__J ]__
a _ n _ n _ n _ n _ n _ jn _
APOSTILA MÓDULO 4 -

O oscilador (VCO ou VXO) irá gerar um sinal entradas. Na prática esta

geralmente senoidal que deverá passar por um entrada determ ina o
Schmitt Trigger para torná-lo digital; no circuito da estado inicial da saída do
figura 3a, temos uma porta AND fazendo este papel. flip-flop (ou outro circuito
A partir daí já temos um “sinal” de clock, que irá digital); quando iniciamos
sincronizar todo o processamento dos sinais o funcionamento do flip-
seriais. flo p não s a b e m o s
Para gerarmos o clock dos sinais processados em exatamente o estado de i l3 ura 4
paralelo devemos dividir o primeiro clock por 4 sua saída (Q), se desejarmos com certeza que
(número de bits em paralelo), e para isso, inicialmente esta saída tenha o nível alto (1)
normalmente utilizamos flip-flops tipo T, já que eles devemos levar a entrada PRESET para nível alto e
dividem a frequência do sinal de entrada por 2 em depois a mantermos em nível baixo, para que o Flip-
suas saídas. Flop funcione com suas características normais.
Associando 2 flip-flops tipo T teremos um divisor por Outro comando importante é o CLEAR, que
4; pois na saída do Schmitt Trigger (ponto A) significa limpar. Teoricamente, a entrada clear
teremos um sinal retangular de frequência igual a deveria limpar toda a saída do circuito deixando-a
do oscilador, que é o primeiro clock; após o 1o F/F no estado inicial (reset); na prática quando levamos
teremos um sinal com metade da frequência do a entrada CLEAR a nível alto estamos forçando a
oscilador (ponto B); finalmente no ponto C teremos saída do circuito a ficar com nível baixo (0). Durante
o segundo clock que é metade da frequência do o uso normal a entrada clear deverá permanecer
sinal em B e 1/4 da frequência do primeiro clock, em nível baixo.
como é mostrado na figura 3b. Na figura 4 temos um flip-flop tipo D com entradas
Solicitamos ao aluno revisar as informações da Clear (CL) e Preset (PR), e na figura 5 o integrado
apostila de módulo 3, que fala detalhes do Flip-Flop 7474 com dois F/F D preset-clear.
tipo T. É muito comum
utilizarmos circuitos Íf4| O I ÍT2l ÍTH ITÕI Í91 Í81
PRESETECLEAR de partida para
aplicarmos um pulso
Existem duas entradas nos circuitos digitais e em no C L E A R ou
particular nos flip-flops que são de grande utilidade PRESET, de acordo
para pré programar estes mesmos circuitos, com a necessidade
quando eles iniciam uma rotina ou ciclo. do circuito, ou então L il L2J [3J Lil [6J [7J
O comando PRESET, significa pré aprontar ou usá-los para gerar
fig u r a 5 7474
deixar inicialmente pronto; esta entrada quando u m a s a í d a
Dua I D Flip-Flop
recebe um nível alto (1) deixa a saída Q do circuito específica através with Preset and Clear
em nível alto, independente dos níveis das outras de portas lógicas.
CONVERSOR PARALELO-SÉRIE (PISO)
Depois de estudar o conversor de dados seriais em para converter dados paralelos (poderiamos dar
dados paralelos, vamos ver agora o oposto disto, ou como exemplo dados armazenados em memórias)
seja, um circuito que converte dados paralelos em para sinais seriais, que por sua vez podem ser
sinais seriais, ou seja, dados paralelos de entrada transmitidos ou processados. A figura 2, já
(PI) e dados seriais de saída (SO), onde cria a analisada anteriormente é um conversor paralelo-
palavra PISO; este tipo de circuito é necessário série (com leitura não destrutiva).
fig u r a 6 Mas, na f'9ura 6 vamos
a n a l i s a r u ma o u t r a
S3 configuração de conversor
PARALELA
paralelo-série (PISO). Temos
um circuito formado por 4 flip-
flops tipo D que converterão
dados binários de 4 bits
-------- ^Pr) ------- 1
— l p7 --------- 1 -------- V r) --------- 1 -------- V V --------- 1 (paralelo) num sinal digital
(o )” ] (o > -| © n (q serial.
Flip Flop 1 J |___(> Flip Flop 2 ] |___ ( f vv Flip Flop 3 j |___ ( ■T\ Flip Flop 4 7
d JL Sf D JL SY d JL s f D JL Os flip-flops estão numa
® © © configuração de registrador
de deslocamento, e como a
entrada D do 1o F/F está
JU L ÍU L ' ligada ao nível L (0 volt)
Cleari z iíü u l d :
clo c k
p ara le lo |---------
teremos um deslocamento
' < ... — 4- 4 osc CK de níveis 0 a cada pulso de
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
APOSTILA
clock (serial), fazendo com que todas as saídas dos
F/F fiquem com nível 0 depois de 4 clock’s (1 ciclo).
O sinal paralelo entrará pelas portas NAND, sendo
que na outra entrada destas entrará o sinal do clock
paralelo. No pulso deste clock teremos nas
entradas Preset (PR) um nível baixo apenas
quando o bit também for alto (1); isto forçará a saída
deste flip-flop a ficar com nível 1, independente do
deslocamento dos zeros. Então no pulso do clock
serial teremos o nível 1 nas saídas Q dos F/F
correspondentes aos bits 1 da entrada e 0 para os
outros (bits 0) devido ao deslocamento do 0; isto
garantirá que no inicio de deslocamento do ciclo,
todos os F/F estejam com os bits correspondentes à
FAMÍLIA TTL
A eletrônica digital, foi a área que mais avançou
nestes últimos anos, principalmente na parte de
informática (computadores); ela é baseada
integralmente nos circuitos biestáveis e portas
lógicas, que estamos estudando. Estes circuitos
digitais se apresentam na forma de circuitos
integrados como pudemos observar na figura 7a.
No início da eletrônica digital, as portas lógicas
eram discretas e implementadas com ajuda de
chaves mecânicas e solenoides, com o surgimento
das válvulas e posteriormente do transistor, as
portas lógicas começaram a se tornar eletrônicas e
surgiu as primeiras calculadoras; inicialmente elas
eram enormes (do tamanho de uma casa), mas
pouco a pouco elas foram reduzidas até surgirem as
calculadoras de bolso e depois as científicas, que
podiam executar cálculos mais complexos (seno,
coseno, etc.), até chegarmos aos microcompu­
tadores de bolso.
Como dissemos, a eletrônica digital correu a passos
largos e em menos de 20 anos já estávamos com os
circuitos integrados e com eles, as portas lógicas
integradas num único componente. Para essa
integração foram usados semicondutores básicos,
onde inicialmente eram usados diodos e alguns
transistores, surgindo daí a família de integrados
DTL (Lógica Diodo-Transistor). Com melhor
capacidade de integração, surgiu uma outra família
mais avançada e de melhor desempenho, que era a
FONTES • AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MÓDULO 4 -
entrada paralela.
Depois de iniciado o ciclo, o registrador de
deslocamento irá deslocar para a saída serial bit a
bit paralelo e recolocando 0 nas saídas dos flip-
flops, até terminar o ciclo e reiniciar outro ciclo com
um novo pulso de clock paralelo.
Este circuito fará a operação inversa do conversor
série-paralelo, mas o princípio do funcionamento
dos sinais de clock será o mesmo; o clock paralelo
deverá ter sua frequência como uma divisão de N
vezes a frequência do clock serial, onde a saída ou
entrada paralela tem N bits.
Todos os circuitos digitais apresentados neste
capítulo são vendidos já integrados em uma
pastilha única, os chamados CIRCUITOS
INTEGRADOS; eles podem ter vários invólucros
diferentes ou até mesmo serem do tipo SMD
(Surface Mounted Device - dispositivo montado em
superfície). Mas, em qualquer caso podemos
encontrar estes circuitos ou portas lógicas já
prontos, sem precisarmos implementá-los através
de componentes discretos como transistores,
resistores, diodos, etc.
Na figura 7a, temos o aspecto físico mais comum de
alguns integrados; e na figura 7b sua diagramação
interna, que neste caso é de 2 flip-flops tipo D com
codificação 7474 da família TTL.
família TTL (Lógica Transistor-Transistor) que
rapidamente dominou o mercado da eletrônica
digital e ainda é largamente usada nos dias de hoje.
Transistor Transistor-Logic (TTL) é uma classe de
circuitos digitais construídos a partir de transistores
de junção bipolar (BJT) e resistências. Ele é
chamado de “Lógica Transistor-Transistor” porque a
lógica para as funções das portas ou amplificação
são realizadas por transistores (contraste com a
RTLeDTL).
A família TTL foi amplamente usada em muitas
aplicações, tais como computadores , controles
industriais, equipamentos de teste e instrumen­
tação, produtos eletrônicos, sintetizadores, etc. A
designação TTL é por vezes utilizado para significar
níveis compatíveis f i 8
com a lógica TTL, + 5V
mesmo quando não
a s s o c i a d o
diretamente com
circuitos integrados
TTL, por exemplo,
como um rótulo
sobre as entradas e
s a í d a s de
instrumentos
e le trô n ic o s . Na
figura 8, temos uma
Ç
porta clássica TTL.
©
APOSTILA
História
A técnica TTL foi inventada em 1961 por James L.
Buie da TRW, "particularmente adequado para o
circuito integrado recém desenvolvimento com
tecnologia de projetos", e era originalmente
chamado transistor-transistor acoplado a lógica
(TCTL). O primeiro dispositivo comercial com
circuitos integrados TTL foram fabricados pela
Sylvania, em 1963. A Sylvania chamou de “Família
Lógica Universal deAlto Nível” (Suhl).
Esses dispostivos da Sylvania, foram utilizados nos
controles do míssil Phoenix.
A técnica TTL tornou-se popular com os sistemas
em projetos eletrônicos quando a Texas
Instruments apresenta a série 5400 de circuitos
integrados, com aplicações militares em 1964. Mais
tarde, em 1966, seria lançada a série 7400, com
componentes menos críticos e com embalagens de
plástico barato.
A família 7400 da Texas Instruments, tornou-se um
padrão da indústria. Peças compatíveis foram feitas
pela Motorola, AMD, Fairchild, Intel, Intersil,
Signetics, Mullard, Siemens, Thomson-GV e
National Semiconductor, e muitas outras empresas,
mesmo no bloco do Leste Europeu (União
Soviética, Alemanha Oriental, Polônia, Bulgária).
O termo "TTL" é aplicado a várias gerações de
lógica bipolar, com melhorias graduais na
velocidade e consumo de energia durante cerca de
duas décadas. O mais recente dispositivo
introduzido na família, 74AS/ALS Advanced
Schottky, foi introduzida em 1985.
Um computador Motorola 68000, baseado em
vários chips TTL montados em uma proto-board
À partir de 2008, a Texas Instruments continuou a
fornecer os chips para aplicações gerais, com a
indicação OBSOLETO, embora a preços maiores.
Normalmente, os chips TTL integram mais de
algumas centenas de transistores cada. Soluções
dentro de um único pacote, geralmente variam de
a l g u ma s por t as l ógi c as para até um
microprocessador. A lógica TTL também se tornou
importante, pois seu baixo custo possibilitou
FONTES • AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MÓDULO 4 -
técnicas digitais economicamente viáveis, para a
execução das tarefas anteriormente realizadas por
métodos analógicos.
Um relógio de tempo real de 1979 com chips TTL.
O Kenbak-1, o pri mei ro ancestral dos
computadores pessoais, utilizava lógica TTL em
sua CPU em vez de um microprocessador de chip,
que não estava disponível em 1971.
TTL é um sucessor natural de DTL, uma vez que é
baseado no mesmo conceito fundamental - a
implementação da função porta lógica usando
junções de emissor-base de um transistor com
emissores múltiplos, substituindo elementos como
diodos nos integrados na tecnologia DTL. Esta
estrutura no IC é funcionalmente equivalente a
múltiplos transistores, onde as bases e os coletores
são interligados. A saída da porta TTL é
complementada por um amplificador com emissor
comum, como na técnica DTL.
Como a maioria dos circuitos integrados do período
1965-1990, os dispositivos TTL eram geralmente
embalados DIL (Dual-ln-Line) em pacotes com
entre 14 e 24 fios de chumbo, geralmente feita de
resina sintética (PDIP) ou às vezes de cerâmica
(CDIP).
A técnica TTL é particularmente adequada para os
circuitos integrados, pois as entradas de uma porta
podem ser integradas em uma região única de base
para formar um transistor de emissor múltiplo. Esse
componente altamente personalizado, pode
aumentar o custo de um circuito onde cada
transistor é em um pacote separado, mas,
combinando vários pequenos componentes on-
chip em um dispositivo maior, reduz o custo de
implementação de um IC.
Vamos ver algumas características básicas da
família TTL:
1) Todo integrado tem seu código de fabricação
começado pelos número 74; como exemplo
podemos citar 7400, 74LS02, 74S121, 7486, etc.
APOSTILA MÓDULO 4 -

Apesar de todos terem a mesma codificação, eles
são fabricados por várias empresas diferentes
(Philips, Motorola, etc.).
Estas letras que aparecem logo após o número 74
indicam as características do circuito, como
velocidade de transmissão, potência máxima,
impedância, como veremos à seguir. Portanto o
primeiro número (74) indica a família; as letras
indicam as características elétricas do circuito; e os
números finais (de 00 a 999) indicam a função; por
exemplo 7400: família TTL (74) e porta NAND (00) e
como não possui letras esta porta será a básica,
sem características especiais.
2) Todos integrados tem a mesma tensão de
alimentação, que deverá serde 5 volts.
3) Os níveis lógicos são bem determinados, o nível
L (0) será entre 0 V e 0,6 V; o nível H (1) será entre
3,2 V e 5 V. Os demais níveis de tensão não serão
entendidos como nenhum nível lógico e poderá
ocasionar erros de lógica nos integrados TTL, esta
faixa proibida de tensão é chamada de TRI-STATE
(3oestado).
A família TTL ditou as primeiras normas da
eletrônica digital e por isso a maioria dos circuitos
digitais e principalmente os Microprocessadores
utilizam a alimentação de 5 volts.
Sucessivas gerações de tecnologias produziram
circuitos integrados com redução no consumo de
energia ou velocidade de comutação ampliada, ou
ambos. Após o código 74, encontramos uma ou
duas letras que mostram características do
integrado:
- (L) Baixa potência TTL, que trocou a velocidade de
comutação (33ns) para uma redução no consumo
de energia (1 mW) (agora essencialmente
substituído pela lógica CMOS)
- (H) TTL de alta velocidade, com a mais rápida
m u d a n ç a de p a d r ã o TTL ( 6ns) , mas
significativamente maior dissipação de potência (22
mW)
- (S) Schottky TTL, introduzida em 1969, que usou
diodos Schottky nas entradas da porta, para evitar o
armazenamento de carga e melhorar o tempo de
comutação. Estes portas operavam em (3ns), mas
tinham o poder de dissipação maior (19 mW)
- (LS) Baixa potência Schottky TTL - usando valores
maiores de resistência de TTL de baixa potência e
os diodos de Schottky para fornecer uma boa
combinação de velocidade (9.5ns) e consumo
reduzido de energia (2 mW). Provavelmente, o tipo
mais comum de TTL, estas foram utilizadas como
lógica em microcomputadores, essencialmente
substituindo sub-famílias H, Le S.
- (F) Rápido e (AS) Avançado-Schottky: variantes
do LS da Fairchild e TI, respectivamente, por volta
de 1985, com " Miller-killer "circuitos para acelerar a
alta ou baixa transição.
- (LVTTL) TTL de baixa tensão para fontes de
alimentação de 3,3 volts e interface de memória.
A maioria dos fabricantes oferecem integrados
comerciais com largas faixas de temperatura: por
exemplo, a a série 7400 da Texas Instruments, vão
de 0 a 70°C, e 5.400 dispositivos de série militar vão
de -55 a 125°C. Componentes resistentes a
radiações são oferecidos para aplicações
espaciais.
Na sequência, temos uma série de chips TTL, com
seus códigos básicos, desde portas lógicas
simples, até circuitos mais complexos.

TABELA BÁSICA DE INTEGRADOS TTL (TRANSISTOR-TRANSISTOR-LOGIC)

7400 - 04 portas NAND 7401 - 04 portas NAND 7402 - 04 portas NOR

de 02 entradas de 02 entradas de 02 entradas

7403 - 04 portas NAND de 02 7404 - 06 portas INVERSORAS 7405 - 06 portas INVERSORAS

com saídas em coletor aberto

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL ( l5 5 .

APOSTILA MODULO 4 -

7406 - 06 portas INVERSORAS 7407 - 06 portas BUFFERS/DRIVERS 7408 - 04 portas AND

Buffers/Drivers com saídas com saídas em coletor aberto de 02 entradas
em coletor aberto

7409 - 04 portas AND de 02 entradas 7410 - 03 portas NAND de 03 entradas 74 ^ _ 03 p0rtas AND de 03 entradas
com saídas em coletor aberto

7412 - 03 portas NAND de 03 7413 - 02 portas NAND de 7414 - 06 portas INVERSORAS

entradas com saídas em coletor aberto 04 entradas Schmitt-Triggers Schmitt-Triggers

M M FH Rõ] fõãl [õs] Ril RH [12I [TI Rõl [õã] [õs] F i] [13] Rã] fiT| Rõl [õã| [õs]
Vcc V cc V cc
_______U = J p J _______

GND GND G 1 \ 1 GND

"[m] [02] [õi] [m] [05] [oe] [õtJ 1m| [02] [03] [m] [oj] [oe] [õtT ] m] [m] [o|] [m] [m] [oe] [õt]"

7420 - 02 portas NAND 7421 - 02 portas AND de 04 entradas 7425 - 02 portas NOR de
de 04 entradas 04 entradas com Strobe

7427 - 03 portas NOR 7430 - 01 porta NAND 7432 - 04 portas OR

de 03 entradas de 08 entradas de 02 entradas

156) FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

 APOSTILA MODULO 4 -

7433 - 04 portas NOR de 7437 - 04 portas NAND 7438 - 04 portas NAND de 02 entradas
02 entradas com saídas de 02 entradas Buffer com saídas em coletor aberto
em coletor aberto

7440 - 02 portas NAND 7451 - 02 portas AND/NOR 7473 - 02 FLIP FLOPS JK

de 04 entradas com saídas de 04 entradas com entradas de Clear
em coletor aberto

7474 - 02 FLIP FLOPS D com 7475 - 04 LACTCHES BIESTÁVEIS 7486 - 04 portas XOR de 02 entradas
entradas de Preset e Clear

7488 - MEMÓRIA de apenas leitura de 7489 - MEMÓRIA de escrita e leitura 7490 - CONTADOR de década
256 BITs com saídas em coletor aberto

7491 - SHIFT REGISTER de 08 BITs 7495 - SHIFT REGISTER de 04 BITs 74125 - 04 BUFFER TRI STATE

74126 - 04 BUFFER TRI STAT 74138-01 DECODER 3 TO 8 74139 - 02 DECODER 2 TO 4

^ tC J A Ç ^ T ' Fo n TES - AMPLIE DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA
FAMÍLIA C-MOS
Com o passar dos anos surgiram novas famílias de
integrados digitais, onde podemos destacar a
família C-MOS. Esta família de integrados é bem
mais versátil que a TTL, pois admite tensão de
alimentação de 4 a 15 volts, dependendo do
integrado. Seus níveis lógicos dependem da
porcentagem da tensão de alimentação, já que esta
pode variar.
Sua codificação começa normalmente pelo número
4, como: CD4071, CA4083, HEF4040B, etc. Na
codificação aparecem 2 ou 3 letras inicias, que
indicam o fabricante, por exemplo CD = fabricado
pela RCA; outro detalhe é a letra final do código que
indica as características elétricas do circuito.
Devido à sua versatilidade, os integrados da família
C-MOS tiraram pouco a pouco o domínio da família
TTL e hoje é a mais usada na eletrônica digital,
apesar da família TTL ainda ter uma boa fatia de
mercado.
Sua tecnologia baseia-se na integração de
semicondutores com óxido de metais, que deu o
nome a esta integração C-MOS: Complement-
Metal Oxido Semicondutor. Estes circuitos podem
ser polarizados com baixíssimas tensões, não
sendo aconselhado induzir tensão estática em seus
terminais (por a mão em seu terminais por
exemplo), sob risco de danificarmos seus circuitos
internos, apesar de na prática, serem muito raras
estas ocorrências.
O aspecto externo dos integrados C-MOS é idêntico
aos da família TTL, como já foi mostrado na figura
7a Os integrados C-MOS na maioria dos casos,
são compatíveis com circuitos da família TTL,
aumentando sua versatilidade; apesar disso, os
integrados TTL dificilmente se adaptam a
circuitos que utilizam integrados C-MOS.
Detalhes da Tecnologia
Complementary metal-oxide-semiconductor
(CMOS): é uma tecnologia para a construção de
circuitos integrados. A tecnologia CMOS é utilizado
em microprocessadores, microcontroladores, RAM
estática, e outros circuitos com lógica digital. A
tecnologia CMOS também é utilizada para vários
circuitos analógicos, como os sensores de imagem,
conversores de dados, e transceptores altamente
integrados, para muitos tipos de comunicação.
CMOS é também por vezes referido como simetria
complementar-metal-oxide semiconductor (ou
COS-MOS). As palavras "simetria complementar"
referem-se ao fato de que o estilo de design digital
típico com CMOS usa pares simétricos
complementares de tipo P e tipo N com transistores
construídos com semicondutores feitos de óxido de
metal e com Transistores de Efeitos de Campo -
FET, surgindo então a palavra MOSFETs, muito
usados para funções lógicas. Como mostra a figura
9.
158) FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MODULO 4 -
Duas características importantes dos dispositivos
CMOS são a alta imunidade a ruídos de estática e
baixo consumo de energia. Dissipação de potência
no componente é apenas mensurada quando os
transistores estão entre o tempo de comutação
entre ligado e desligado. Por conseguinte, os
dispositivos CMOS não produzem tanto calor como
outras formas de lógica, por exemplo, a lógica
transistor-transistor (TTL) ou lógica NMOS, que usa
transistores com canal N. CMOS também permite
uma alta densidade de funções lógicas em um chip.
Foi basicamente isso que a tecnologia CMOS
venceu a corrida na década de 80 e se tornou a
tecnologia mais usada para ser implementada em
chips VLSI (Very Large Scale Integration) ou
integração em muito larga escala, onde em um chip,
pode haver mais bilhões de transistores.
f ig u r a 9
A expressão "metal-oxide semiconductor" é uma
referência à estrutura física de alguns transistores
de efeito de campo, com o terminal da porta (gate)
de metal posicionado no topo de um isolante de
óxido, que por sua vez está em cima de um material
semicondutor. Alumínio foi muito usado, mas agora
o material é polisilício (silício policristalino).
Detalhes técnicos
“CMOS" refere-se a um estilo particular de design
de circuitos digitais, sendo a família dos processos
usados para implementar esse circuito em circuitos
integrados (chips). Circuitos CMOS dissipam
menos calor do que as famílias lógicas com cargas
resistivas. Essa vantagem aumentou e tornou mais
importante, os processos de CMOS e suas
variantes passaram a dominar, assim, a grande
maioria dos circuitos integrados fabricados na
indústria. Desde 1976 até o ano de 2010, os
processadores com o melhor desempenho por watt
tem sido construídos com a tecnologia CMOS.
APOSTILA MÓDULO - 4
Embora a lógica CMOS possa ser implementada figura 9, mostra a conexão da entrada ligada a
com dispositivos discretos, os produtos típicos ambas portas (gates).
CMOS são circuitos integrados compostos por Em suma, as saídas dos transistores PMOS e
milhões (ou centenas de milhões) de transistores NMOS são complementares, de tal forma que
dos dois tipos em um pedaço retangular de silício de quando a entrada é baixa, a saída é alta, e quando a
10 a 400mm2. Estes dispositivos são comumente entrada é alta, a saída é baixa. Devido a esse
chamados de "chips", embora dentro da indústria comportamento oposto da entrada e saída, a saída
são também referidos como "die" (singular) or dos circuitos CMOS é chamada de inversor.
"dice", "dies", or"die" (plural).
Dualidade
Composição Uma característica importante »
O principal princípio por trás de circuitos CMOS, de um circuito CMOS é a ■ « ■ »
que lhes permite implementar portas lógicas é o uso dualidade que existe entre os
de transistores de efeito de campo do tipo-P e tipo-N transistores PMOS e NMOS.
óxido semicondutor, para ligações que conectam a Um circuito CMOS é criado
saída ao potencial positivo ou negativo (ou terra). para permitir que sempre
exista um caminho para ligar a ■ ■ .
PMOSeNMOS saída à fonte de alimentação
Um transistor MOSFET consiste em um substrato ou à massa.
de material semicondutor dopado no que, mediante Na figura 10, temos a estrutura
técnicas de difusão de dopantes, se criam duas de ligação (interna nos Cl 's) do METAU NDIPr,
ilhas de tipo oposto separadas por uma área sobre a CHIP CMOS vista de cimae na POL i P OIFFU5IO

qual se faz crescer uma capa de dielétrico coberta figura 11, a vista lateral.
por uma capa de condutor. Os transistores
MOSFET se dividem em dois tipos fundamentais NMOS PMOS

dependendo de como se tenha realizado a

dopagem:
Tipo NMOS: Substrato de tipo P e difusões de tipo
N.
Tipo PMOS: Substrato de tipo N y difusões de tipo P.
As áreas de difusão se denominam fonte (S ou
source) e dreno (D ou drain), e o condutor entre eles
é a porta (Gougate).

InversorCMOS
Circuitos CMOS são construídos de forma que
todos os transistores PMOS deve ter uma entrada a
partir da fonte de tensão ou de outro transistor
PMOS. Da mesma forma, todos os transistores
NMOS deve ter uma entrada a partir de terra ou de
outro transistor NMOS. A composição de um
transistor PMOS cria baixa resistência entre dreno e
fonte quando uma baixa tensão é aplicada em seu
gate, e claro, uma alta resistência entre dreno e
fonte quando uma tensão mais alta é aplicada em
seu gate. Por outro lado, a composição de um
transistor NMOS cria alta resistência entre dreno e
fonte quando uma baixa tensão é aplicada em seu
gate e baixa resistência entre dreno e fonte, quando
uma tensão mais alta é aplicada em seu gate.
A tecnologia CMOS obtém redução de corrente,
quando ambas portas (gates) são ligadas em
conjunto, o mesmo ocorrendo para os dois
terminais dreno. Uma tensão alta nas portas, fará
com que o nMOSFET sature e o pMOSFET corte;
uma baixa tensão nas portas faz o inverso. Durante
o tempo de comutação, como a tensão passa de um
estado para outro, os dois MOSFETs serão
polarizados em um tempo muito curto. Este arranjo
reduz o consumo de energia e a geração de calor. A
Tabela dos integrados C-MOS
4002 - Dual 4-input NOR gate
4006 -1 8 stage Shift register (4,4,4+1,4+1) 2.5MHz
4007 - Dual Complementary Pair Plus Inverter
4008-4 bitadder
4009 - Hex inverting buffer
4010 - Hex non-inverting buffer
4011 - Buffered Quad 2-lnput NAND gate
4012 - Dual 4-input NAND gate
4013-Dual D-typeflip-flop
4014 - 8-stage shift register
4015 - Dual 4-stage shift register
4016 - Quad bilateral switch
4017 - Divide-by-10 counter (5-stage Johnson counter)
4018 - Presettable divide-by-n counter
4019 - Quad 2-input multiplexer (data selector)
4020 - 1 4-stage binary counter
4021 —8-bit static shift register
4022 - Divide-by-8 counter (4-stage Johnson counter)
4023 —Triple tri-input NAND
4024 - 7-Stage Binary Ripple Counter
4025-Triple tri-input NOR gate
40257 - Quad 2-line-to-1 -line
4026 - BCD counter with decoded 7-segment output
4027 - Dual JKflip-flop
4028 - BCD to decimal (1 -of-10) decoder
4029 - Presettable up/down counter, binary or BCD-decade
4030 - Quad exclusive-OR
4031 —64-Bit Static Shift Register
4032 - triple serial adder

pontes - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA
4033 - BCD counter + 7 seg decoder w/ripple blank
4034 - 8-stage bidirectional parallel or serial input/parallel
output
4035 - 4-stage parallel-in/parallel-out (PIPO) with J-K input
and true/complement output
4038 - triple serial adder
4040 - 1 2-stage binary ripple counter
4041 -Quad true/complement buffer
4042 - Quad D-type latch
4043-Quad NOR R/S latch
4044 - Quad NAND R/S ((tristate) outputs)
4 04 5 - 21 -Stage Counter
4046- PLL with VCO
4047 - Monostable/Astable Multivibrator
4048 - Multifunctional expandable 8-input ((tri-state) output)
4049 - Hex inverter/buffer (NOT gate)
4050 - Hex buffer/converter (non-inverting)
4051 - Analogue multiplexer/demultiplexer (1-of-8 switch)
4052 - Analogue multiplexer/demultiplexer (Dual 1-of-4
switch)
4053 - Analogue multiplexer/demultiplexer (Triple 1-of-2
switch)
4054 - Seven-segment display decoder/LCD driver
4055 - BCD-to-7-segment decoder/driver with “display-
frequency” output
4056 - BCD-to-7-segment decoder/driver with strobed latch
function
4059 - Programmable divide-by-”N”; counter
4060 - 1 4-stage binary ripple counter and oscillator
4062 - Logic dual 3 majority gate
4063 - 4-bit magnitude comparator
4 0 6 6 -Quad Analog switch (Low“ON” Resistance)
4066 - Quad Bilateral Switch
4067 - 16-channel analogue multiplexer/demultiplexer (1-of-
16 switch)
4068-8-input NAND gate
4069 - Hex inverter
4070 - Quad exclusive-OR
4071 - Quad 2-input OR gate
4072 - Dual 4-input OR gate
4073-Triple tri-input AND gate
407 5 - Triple tri-inputOR gate
4076- Quad D-type registerwith tristate outputs
4077 - Quad 2-input EXLUSIVE-NOR gate
4078 - 8-input NOR gate
4081 - Quad 2-input AND gate
4082 - Dual 4-input AND gate
4085 - Dual 2-wide, 2-input AND/OR invert (AOI)
4086 - Expandable 4-wide, 2-input AND/OR invert (AOI)
4089 - Binary rate multiplier
4093 - Quad 2-input Schmitt trigger NAND gate
4094 - 8-stage shift-and-store bus
4095 - Gated “J-K” (non-inverting)
4096 - Gated “J-K” (inverting and non-inverting)
4097 - D iffere nt ial 8-channel analog
multiplexer/demultiplexer
4098 - Dual one-shot
4099 - 8-bit addressable latch
4104 - Quad Low-to-High Voltage Translator with tri-State
Outputs
4502 - Hex inverting buffer ((tri-state))
4503 - Hex non-inverting buffer with tristate outputs
4504 - Hex voltage levei shifter forTLL-to-CMOS or CMOS-
to-CMOSoperation
4508 - Dual 4-bit latch with tristate outputs
4510 - Presettable 4-bit BCD up/down counter
4511 - BCD to 7-segment latch/decoder/driver
4512 - 8-input multiplexer (data selector) with tristate output
4 5 1 4 - 1-of-16 decoder/demultiplexer HIGH output
4 5 1 5 - 1-of-16 decoder/demultiplexer LOW output
4516 - Presettable 4-bit binary up/down counter
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MODULO - 4
4517 - Dual 64-Bit Static Shift Register
4518 - Dual BCD up counter
4519 - Quad 2-input multiplexer (data selector)
4520 - Dual 4-bit binary up counter
4521 -24-stagefrequency divider
4522 - Programmable BCD divide-by-”N" counter
4526 - Programmable 4-bit binary down counter
4527 - BCD rate multiplier
4528 - Dual Retriggerable Monostable Multivibrator with
Reset
4529 - Dual 4-channel analog
4532 - 8-bit priority encoder
4536 - Programmable Timer
4538 - Dual Retriggerable Precision Monostable Multivibrator
4541 - Programmable Timer
4543 - BCD to 7-Segment Latch/Decoder/Driver with Phase
Input
4555 - Dual 1-of-4 decoder/demultiplexer HIGH output
4556 - Dual 1-of-4 decoder/demultiplexer LOW output
4557 - 1-to-64 Bit Variable Length Shift Register
4560-NBCD adder
4566 - Industrial time-base generator
4572 - Hex gate: quad NOT, single NAND, single NOR
4585 - 4-bit magnitude comparator
4724 - 8-bit addressable latch
4750 - Frequency synthesizer
4751 - Universal divider
4794 - 8-Stage Shift-and-Store Register LED Driver
4894 - 1 2-Stage Shift-and-Store Register LED Driver
4938 - Dual Retriggerable Precision monostable multivibrator
with Reset
4952 - 8-channel analog multiplexer/demultiplexer
40100 - 32-bit left/right Shift Register
40101 - 8 bit BCD down counter
40102 - Presettable 2-decade BCD down counter
40103 - Presettable 8-bit binary down counter
40104 - 4 bit bidirectional Parallel-in/Parallel-out PIPO Shift
Register (tri-state)
40105- 4-bit x 16 word Register
40106- Hex Inverting Schmitt-Trigger-(NOT gates)
40107 - dual 2-input NAND buffer/driver
40108- 4*4-bit (tri-state) synchronous triple-port register file
40109- levei shifter
40110 - Up/Down Counter-Latch-Decoder-Driver
40116 - 8-bit bidirectional CMOS-to-TTL levei converter
40117 - Programmable dual 4-bit terminator
40147-10-line to 4-line BCD priority encoder
40160 - Decade counter/asynchronous clear
40161 - Binary counter/asynchronous clear
40162 4-bit synchronous decade counter with load, reset, and
ripple carry output
40163 4-bit synchronous binary counter with load, reset, and
ripple carry output
40174- Hex D-typeflip-flop with reset; positive-edgetrigger
40175- Quad D-type flip-flop with reset; positive-edge trigger
40181 4-bit 16-function arithmetic logic unit (ALU)
40192 - Presettable 4-bit BCD up/down counter
40193 - Presettable 4-bit binary up/down counter
40194 - 4-bit universal bidirectional with asynchronous
master reset
40195 4-bit universal shift register
40208 4*4-bit (tri-state) synchronous triple-port register file
40240-Buffer/Line driver; Inverting (tri-State)
40244-Buffer/Line Driver; Non-inverting (tri-State)
40245 - Octuple bus transceiver; (tri-state) outputs,
40257 8-to-4 line (tri-sta te ) noninverting data
selector/multiplexer
40373-Octal D-TypeTransparent latch (tri-State)
40374 - Octal D-type flip-flop; positive-edge trigger ((tri­
state))
APOSTILA MÓDULO - 4
ANÁLISE DE DEFEITOS EM
CIRCUITOS DIGITAIS
Os circuitos digitais são muito fáceis de serem
analisados, pois possuem apenas dois níveis de
tensão, e normalmente não precisamos de quase
nenhuma instrumentação especial para isso, como
osciloscópio e até mesmo o voltímetro.
O instrumento mais usado na análise de circuitos
digitais é a sonda lógica, como a mostrada na figura
12.

Como exemplo, vamos resolver o exercício abaixo,

onde temos parte de um circuito digital com defeito.
O aluno deverá localizar qual porta lógica está
defeituosa, antes de olhar a solução do exercício:
CIRCUITO NÃO FUNCIONA CORRETAMENTE,
ENCONTRE O COMPONENTE DEFEITUOSO
A PARTIR DAS TENSÕES MARCADAS:

E sta sonda n o rm a lm e n te é fa b ric a d a

especificamente para uma única família de
integrados, ou é TTL ou é C-MOS. Seu circuito
interno é baseado em portas lógicas, para isolarmos
o nível de tensão de acordo com o nível lógico da
família analisada; normalmente ela deverá ser
alimentada pelo próprio circuito, para não
ocorrerem erros de níveis lógicos. Seu display é
formado por LED's que indicarão o nível lógico,
curtos circuitos ou erro de alimentação.
Na falta de uma sonda lógica o aluno poderá
construir uma, utilizando projetos básicos de fácil
acesso em revistas especializadas ou na internet
veja o link:
http://hotbit.blogspot.com/2007_01_01_archive.ht
ml;
ou ainda poderá utilizar o voltímetro, já que
podemos analisar os circuitos digitais com a mesma
lógica empregada em qualquercircuito eletrônico.
Na figura 13 e 14, podemos ver mais dois tipos de
sondas lógicas para análise de defeitos.
SOLUÇÃO
Neste exercício temos parte de um circuito digital
formado por portas lógicas básicas, o enunciado
apenas indica que o circuito está com defeito e
portanto não temos como saber exatamente qual é
o seu funcionamento, mas por se tratar de portas
lógicas, sua análise se torna simples.
Vamos começar nossa análise do fim para o
começo; a última porta é a porta XNOR G e tem na
entrada os níveis 0 (OV) e 1 (5V), e na sua saída o
nível 0, indicando que ela está funcionando
(aparentemente). Voltando, temos a porta NAND F
com entradas 1 e 1 e saída 1 (5V) o que não é
compatível com uma porta NAND, já que para as
entradas 1 e 1 deveriamos ter nível 0 na saída, isto
já nos identificou a porta defeituosa; para concluir,
poderiamos verificar as outras portas (A, B, C, D e E
) que podemos ver que possuem níveis em suas
saídas compatíveis com a lógica da porta e níveis
de entrada. Ficamos então com o defeito na porta F
(NAND).
Pudemos ver com este exemplo, que a análise de

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

©
APOSTILA
circuitos digitais é muito simples e como dissemos
anteriormente, pode ser feita apenas com uma
sonda lógica identificada por LED s.
CONTADORES DIGITAIS
Outro tipo de circuito lógico muito utilizado são os
CONTADORES, pois eles gerarão uma sequência
de combinações binárias em ordem crescente (ou
decrescente); eles geralmente são implementados
a partir de flip-flops tipo T ligados em “série”, numa
configuração parecida com o registrador de
deslocamento. Estes contadores podem ser vistos
na figura 15 como produtos finais.
Para exemplificar o circuito elétrico, temos na figura
16 um contador de 4 bits que irá contar de 0000 até
1111 .
Inicialmente, poderemos posicionar as entradas
Clear e Preset para introduzirmos um número
inicial, caso não quisermos contar a partir de 0000.
Depois, à partir dos pulsos de clock, o 1o F/F, que
corresponde ao último bit, irá mudar sua saída Q de
0 para 1, e a saída “Q barra” passará de nível 1 para
0, mantendo assim o 2o F/F inalterado. Mas, no
próximo pulso de clock a saída do 1° F/F volta para
0 e sua saída “Q barra” passa para nível 1 gerando
um pulso na entrada T do 2o F/F, fazendo-o mudar
de estado na sua saída (de 0 para 1) e assim
sucessivamente, como mostra a figura 16b.
Nesta figura, temos as saídas S0, S1, S2 e S3 que
corresponderão ao número binário S3 S2 S1 S0
(ordem invertida); podemos ver que a cada 2 pulsos
de clock o 2o F/F muda de estado e a cada 4 pulsos
de clock o 3o F/F muda e finalmente a cada 8 pulsos
figura 16
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MÓDULO - 4
de clock o 4° F/F muda de estado, fazendo com que
sua saída forme uma sequência crescente de
números binários. Este circuito contador está
naturalmente sincronizado com o clock, já que sua
contagem é feita diretamente por ele.
figura 16b
F in a l d a c o n t a g e m
in íc io d a c o n ta g e m
(MSB) f 1
S3: 0 0 0 0 1
S2: 0 0 0
S1: 0 1 1 0
(LSB)
SO:
Fazendo algumas pequenas alterações no circuito,
podemos fazer o contador contar em ordem
decrescente (de 1111 a 0000); ou ainda usando
algumas portas lógicas, podemos fazer com que ele
contede 1 até 10(decimal), porexemplo.
Os circuitos contadores são muito utilizados nas
ULAs (Unidades Lógicas Aritméticas), nos
conversores A/D (Analógico/Digital), circuitos com
relógio, etc.
MULTIPLEXADOR
Os MULTIPLEXADORES (MUX) são circuitos
digitais de comutação entre dados, poderiamos
dizer que é uma chave de múltiplas posições
formada a partir de portas lógicas. Vamos supor que
temos 2 vias de dados digitais, e temos um circuito
que deverá pegar estas informações por partes um
pouco de uma via e depois um pouco de outra, com
apenas uma entrada; teríamos que ter um circuito
intermediário que comutaria as 2 vias de um circuito
em uma única via para o outro, através de um
comando de seleção (S).
Na figura 17, temos um multiplexador de 1 bit com 2
APOSTILA MÓDULO - 4
entradas (Ae B) e uma saída comutada através da B2) multiplexadas para uma
TABELA VERDADE
seleção S. única saída de 2 bits, de
acordo com a seleção S. s saídas
Pela figura, podemos ver que 0 A1 A 2
são exatamente 2 MUX
1 B1 B 2
idênticos ao da figura 17.
Neste caso também podemos figura 18b
construir uma tabela verdade
para representar as saídas paralelas de 2 bits, como
na figura 18b.
Existem multiplexadores de 4 e 8 entradas sendo
estas de 1 a 8 bits cada; para construirmos
multiplexadores de 2 ou mais entradas devemos ir
associando vários multiplexadores em paralelo (1
Neste circuito podemos ver que a entrada de para cada 2 entradas), e em seguida devemos
seleção S habilitará apenas uma porta AND porvez, multiplexar as saídas pré multiplexadas até
se S = 0 a porta AND de cima receberá o nível 1, já restarem apenas 1 saída. Como exemplo temos o
que sua entrada é invertida, habilitando sua saída circuito da figura 19, onde temos um MUX de 4
para a entrada “A”. Enquanto isto, a porta AND de entradas de 1 bit multiplexadas numa única saída
baixo, permanecerá desabilitada com 0 na entrada; de 1 bit.
quando a seleção S for igual a 1 a porta AND de
figura 19
cima é que permanecerá desabilitada, enquanto a ? +B

de baixo fica habilitada para a entrada “B”. A porta

OR levará para a saída do MUX a entrada
correspondente “A” ou “B” habilitada pelas portas
AND’s.
Podemos então construir
TABELA VERDADE uma tabela verdade a
partirdo funcionamento do
s saída m u ltip le x a d o r, com o
mostra a figura 17b. Este
0 A multiplexador irá comutar
1 B a saída entre as entradas A
e B de acordo com o
figura 17b comando de 1 bit na
entrada S. Podemos ver neste circuito as 4 entradas (A, B, C e
Se precisarmos multiplexar entradas de 2 ou mais D) multiplexadas 2 a 2 (MUX 1 e 2) e suas saídas
bits deverem os a sso cia r dois ou mais passarão por outro multiplexador (MUX 3) que irá
multiplexadores em paralelo e unificando a seleção selecionar entre as 2 primeiras entradas (A ou B) e
S em um único comando; para exemplificar vamos as 2 últimas entradas (C ou D).
ver o circuito da figura 18 onde temos um TABELA VERDADE
O p rim e iro c o n ju n to de
multiplexador de 2 bits com 2 entradas (A1 A2 e B1 multiplexadores (MUX 1 e 2) S2 S1 saída
será comandado por uma única 0 0 A
entrada de seleção S1, gerando 0 1 B
o 1o bit de comando o último 1 0 C
multiplexador será comandado 1 1 D
por outra entrada de seleção S2, figura 19b
gerando o 2o bit de comando;
teremos neste caso uma entrada de seleção de 2
bits (S1 S2) gerando 4 combinações possíveis (00 a
11). Cada uma das combinações estará associada
a uma entrada, portanto, para solicitarmos uma das
entradas na saída basta endereçarm os
corretam ente a seleção com os 2 bits
correspondentes, como mostra a tabela verdade da
figura 47b.
Podemos formar vários tipos de multiplexadores,
basta associarmos os MUX’s de modo apropriado,
sendo que na maioria dos casos já os encontramos
dentro de um único circuito integrado.

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL Çl 63,

APOSTILA
DEMULTIPLEXADOR
Muitas vezes precisamos fazer a operação inversa
do multiplexador, ou seja, temos uma entrada digital
e queremos endereçá-la a vários circuitos
diferentes de acordo com a necessidade do sinal;
e s t e s c i r c u i t o s s ã o c h a m a d o s de
DEMULTIPLEXADORES (DEMUX), e trabalham de
maneira semelhante aos MUX’s funcionando
também como chaves múltiplas digitais.
Na figura 20 temos um DEMUX de 1 entrada de 1bit
com 2 saídas de 1bit cada, implementado a partir de
portasAND.
Neste circuito, temos uma entrada que pode ser um
sinal digital serial (por exemplo); a entrada S irá
direcionar a entrada para a correspondente saída.
Quando S=0 a porta AND de cima ficará habilitada
devido o inversor na entrada endereçando a entrada
para a saída de cima; quando S=1 porta AND de
baixo ficará habilitada, direcionando agora a
entrada para a saída de baixo.
MÓDULO - 4
lógicas na entrada. Na figura 21, temos como
exemplo um DEMUX de 4 saídas de 1 bit. Neste
DEMUX precisamos também de 2 bits de controle
(S1 e S2) para codificar o endereçamento de 4
saídas (00 a 11) para uma única entrada. Já na
figura 21b, temos a tabela correspondente ao
DEMUX da figura 21.
Existem inúmeros circuitos digitais que podem ser
implementados a partir de portas lógicas. Nesta
aula, tivemos uma noção básica destes circuitos
aplicados na eletrônica digital. Todos os outros
circuitos podem ser deduzidos a partir dos
princípios estudados até aqui.

TABELA VERDADE Podemos então formular a

tabela da figura 20b, mostrando
saídas
s a codificação do comando S de
1 2 a c o r d o com as s a í d a s
0 X
correspondentes.
1 X
Podemos montar um DEMUX de
fig u ra 2 0 b várias saídas com 1 ou mais bits
cada, bastando para isso
associarmos de modo conveniente as portas

Atenção: após a leitura e/ou estudo detalhado desta aula, parta para a feitura dos
blocos de exercícios M 4-45 à M4-48. Não prossiga para a aula seguinte sem ter
certeza que seu resultado nos blocos é acima de 85%. Lembre-se que o verdadeiro
aprendizado, com retenção das informações desta aula, somente será alcançado com
todos os exercícios muito bem feitos. Portanto, tenha paciência pois será no dia-a-dia
da feitura dos blocos alcançará um excelente nível em eletrônica.

164) FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MÓDULO - 4

ELETRÔNICA DIGITAL - 4
C o n versor D ig ita l-A n a ló g ic o e A n a ló g ic o -D ig ita l
A q u an tid ad e de b i t 's e a taxa de am ostragem
R esolu ção, A lia sin g , Dither, O v ersam p lin g
C o m p a ra d o r D ig ita l (C D 4 0 6 3 ) - C A F D ig ita l
M u ltip lic a d o re s e D iv iso res de Frequência
D e fa sa d o r digital de 9 0 °
CONVERSOR DIGITAL-ANALÓGICO
Aeletrônica digital tornou-se a base para um grande memórias (chamado de registrador paralelo).
avanço tecnológico e de grande ajuda no Esses códigos paralelos (SO, S1, S2 e S3) são
processamento e transmissão de sinais. O grande transferidos ao conversor DA (Digital-Analógico),
problema é que em nosso dia a dia, todos os que pode ser representando pela montagem M1-3,
sentidos humanos e campos eletromagnéticos que onde os códigos na entrada do circuito,
nos rodeiam, são analógicos e portanto não podem determinarão que os resistores assumam valores
ser processados corretamente por circuitos digitais. tais que colocarão uma realimentação ao
A solução para este problema foi criar circuitos que operacional e com isso, será determinada uma
transformem os sinais analógicos em sinas digitais tensão de saída, que poderá variar em 16
e também circuitos que transformem os sinais possibilidades. Após o conversor DA, teremos que
digitais novamente em sinais analógicos, que ter o filtro final (low-pass-filter) para que as
possam ser “compreendidos” pelos seres humanos variações entre os 16 patamares de tensão possam
ou máquinas de diversos tipos. Vamos começar ser as mais suaves possíveis.
com os Conversores Digitais-Analógicos (D/A). Na figura 3, temos a diagramação em blocos de um
circuito conversor digital-analógico.

A simbologia utilizada para o conversor DAC

(Conversor Digital-Analógico), pode ser vista na CONVERSOR SÉRIE-PARALELO: Este 1o bloco
figura 1, enquanto a simbologia para o conversor representa um circuito conversor de sinais seriais
ADC (Conversor Analógico-Digital), pode ser vista numa saída de dados digitais paralelos (registrador
na figura 2. de deslocamento), que foi estudado anteriormente
na aula 12. Podemos imaginarque este bloco seja o
fig u ra 2 mesmo circuito da figura 1, aula 12.
OSCILADOR CLOCK E DIVISOR: Na figura 3a e
3b (aula 12) tínhamos o circuito de clock formado a
partir de um oscilador e posteriormente um circuito
de divisão para gerar o clock do sinal paralelo, cuja
frequência deve ser um submúltiplo do clock; esta
divisão será tantas vezes quanto for o número de
bits da saída paralela.
Fizemos um estudo anterior onde vimos que os REGISTRADOR PARALELO: responsável por ter
sinais digitais série quando processados, podem em sua entrada uma série de variações ou
ser convertidos em código paralelo. Assim, o deslocamento de bit's, cujas variações serão
primeiro passo será transformar os sinais digitais passadas e memorizadas para a saída, até que
seriais em códigos binários paralelos (conversor novo pulso de clock mude a saída. O circuito pode
série-paralelo ou registrador de deslocamento); ser visto na figura 47 da aula 11.
depois devemos criar um segundo clock (clock CONVERSOR A/D: O conversor Digital-Analógico
paralelo) que deverá ser uma divisão do clock serial propriamente dito pode ser visto na figura 4, sendo
pelo número de bits do sinal paralelo, visando este baseado em tensões discretas geradas a partir
armazenar o código paralelo em outro conjunto de
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
APOSTILA
de divisores de tensão.
Inicialmente os dados binários irão chavear
transistores (1 para cada bit) que formarão um
divisor resistivo com R15 (R1, R2, R3 e R4); este
divisor resistivo irá determinar o ganho do 1o
Amplificador, quanto menor o resistor equivalente
entre R1 a R4 maior será o ganho do amplificador e
consequentemente maior será a tensão de saída
(sinal analógico).
MÓDULO - 4
FILTRAGEM: ainda na figura 3 (página anterior)
teremos um capacitor na saída do circuito que
filtrará (LPF) as altas frequências geradas pelo sinal
digital, integrando o sinal analógico.
Teremos então na saída um sinal analógico cuja
amplitude dependerá da codificação binária da
entrada digital. Este sinal normalmente é serial,
mas os conversores comerciais, geralmente
possuem apenas entrada paralela, sendo
necessário o circuito conversor série paralelo
compatível com o clock serial e com uma saída
paralela com o mesmo número de bits da entrada
do conversor D/A.
Na figura 5, podemos ver o conversor Digital-
Analógico, montado no módulo 1 (M1-3), que
mostra de forma muito simples, como dados
paralelos, colocados nas chaves (aqui serão níveis
de tensão de 12V ou OV) SW1, SW2, SW3 e SW4,
serão combinados de forma a gerar uma tensão DC
em 16 níveis diferentes que após deverá serfiltrada.

CONVERSOR ANALÓGICO-DIGITAL
Vamos ver como poderemos converter os sinais (tensão)
analógicos numa codificação binária digital para ser
processado ou transmitido por circuitos digitais.
Vamos pegar como exemplo de um sinal analógico, uma
senoide como mostra a figura 6.

Na saída do 1o amplificador já teremos um sinal

digital convertido em sinal analógico; o
potenciômetro P1 ajustará a tensão de referência
do am plificador (entrada não-inversora),
determinando a tensão de 1/2 Vcc da saída do
amplificador (nível DC do sinal analógico).
BUFFER: Na figura 3, temos um segundo
amplificador, que servirá de reforço para o sinal
analógico, dando ganho em corrente e ajustando Este sinal analógico pode ter infinitos valores entre o pico
sua amplitude.
máximo e o pico mínimo (amplitude do sinal). O primeiro
passo será determinar quantos bits terá nossa saída digital;
quanto mais bits maior será a resolução e
qualidade do sinal digital. Estes bits
gerarão um número de combinações,
determinando os níveis discretos de
tensão; como exemplo vamos fixar a
saída digital em 4 bits. Estes 4 bits
determinarão uma saída com 16 níveis
de tensão.
Como no nosso exemplo temos 3 Vpp
vamos supor que a amplitude máxima
seja 5V e a mínima OV permitindo sinais
de até 5 Vpp. Dividindo 5V em 15
intervalos (16 níveis) teremos 5V/15 =
0.333V por nível, formando os níveis
discretos como mostra a figura 7.
O próximo passo é determinar a
frequência do clock serial que irá
determinar a qualidade de preservação
do sinal analógico em códigos digitais;
quanto maior a frequência mais pontos
de a m o s t r a g e m t e r e m o s e
consequentemente melhor fidelidade do

166) FONTES - AMPLIE DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA
sinal digital comparado com o sinal analógico.
fig u ra 7
NÍVEIS ANALÓGICOS QUANTIZADOS
5V ----------------------------------------------------------------- 1111
16 NÍVEIS /
PARA 4 B ITS ' 1V
0,66V ■
0.33V
0V
Por outro lado qual deverá ser a frequência mínima de
amostragem (clock) para representarmos um sinal
analógico. Podemos voltar ao nosso exemplo da figura 6, e
pegarmos uma frequência de amostragem qualquer e
olharmos o sinal quantizado a partir desta amostragem,
como nos mostra a figura 8.
fig u ra 8
SINAL ANALÓGICO
COM PONTOS DE AMOSTRAGEM
Podemos ver que para as baixas frequências o sinal
quantizado ainda representa o sinal analógico, mas nas
altas frequências o sinal quantizado descaracterizou
completamente o sinal analógico.
Como o sinal analógico pode ser genericamente
representado por um ciclo acendente (semiciclo positivo) e
outro decendente (semiciclo negativo) teremos que ter no
mínimo dois pontos de amostragem no mesmo ciclo do sinal
analógico; como a frequência é dada por ciclos em
segundos teremos que ter no mínimo uma frequência de
amostragem igual ao dobro da maior frequência do sinal
analógico (figura 9).
fig u ra 9
SINAL ANALÓGICO SINAL ANALÓGICO
COM PONTOS DE AMOSTRAGEM COM PONTOS DE AMOSTRAGEM
Existe um teorema matemático que prova que a taxa
mínima de amostragem digital para mantermos a
representação de um sinal analógico é de 2,3 vezes a maior
frequência do sinal amostrado; mas na prática os
conversores comerciais utilizam a taxa mínima de apenas 2
vezes.
Se nosso exemplo da figura 6 for um sinal de áudio
podemos prever que a maior frequência audível para o ser
humano é 20kHz portanto neste caso a menor frequência
de amostragem deverá ser de 46 kHz (clock mínimo); é
claro que se pudermos utilizar um clock com frequências
superiores a esta, teremos uma melhoria no sinal nas altas
frequências
Agora que escolhemos também a frequência do clock (taxa
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MODULO - 4
de amostragem) devemos retirar do sinal analógico as
amostras analógicas e finalmente quantizarmos o sinal
analógico em níveis discretos pré-fixados (16 níveis para 4
DIGITAL
bits); transformando o sinal analógico num sinal
quantizado, como mostra a figura 10.
fig u ra 1 0
0011
0010
0001
0000
SINAL QUANTIZADO
PELOS PONTOS
ÚNICA AMOSTRAGEM
Depois podemos passar os níveis do sinal para o código
binário correspondente, através de um arranjo de várias
portas lógicas gerando o respectivo código binário para
cada nível, gerando um sinal digital de 4 bits paralelos,
como mostra o diagrama em blocos da figura 1 1 .
Este diagrama representa todo o “tratamento” necessário
para transformarmos um sinal analógico em níveis binários
digitais.
LPF e BUFFER : O LPF serve, como já comentado, para
limitar a máxima frequência digitalizada dependendo da
frequência de amostragem e normalmente é formado por
capacitores e indutores; o BUFFER é o circuito reforçador
formado basicamente por transistores amplificadores ou
operacionais.
CHAVE SAMPLE & HOLD : Esta chave serve para retirar
uma amostragem (sample) e fazer a retenção (hold) do
mesmo para o circuito de quantização.
CIRCUITO QUANTIZADOR: Ele transformará as amostras
do sinal analógico em níveis discretos de acordo com a
frequência de amostragem e número de bits.
CONVERSOR A/D : Este circuito é o que realmente
transforma os níveis quantizados numa combinação
binária, ele é formado por comparadores de tensão,
geralmente implementados com operacionais, e depois sua
codificação binária é gerada pela associação de portas
lógicas, como ilustra a figura 1 2 .
OSCILADOR: Este pode ser gerado a partir de astáveis ou
osciladores a cristais subdivididos até gerar a frequência de
amostragem e o clock digital (paralelo).
Estes tipos de conversores Analógico-digital foram
utilizados em quase todos os tipos de aparelhos eletrônicos;
mas com a evolução digital/eletrônica foram criados novos
tipos de conversores mais eficientes, baseado em
contadores e comparadores. Estes novos conversores
APOSTILA MÓDULO - 4
figura 12 contador continuará gerando combinações digitais até
coincidir com o nível analógico; quando ocorrer esta
coincidência o circuito comparador irá resetar o contador e
disparar o registrador mandando para a saída do nosso
conversor A/D a combinação binária correta.
Temos ainda o oscilador que irá determinar a taxa de
amostragem deste conversor através do clock do contador e
também irá gerar através de subdivisão o clock digital do
sinal paralelo.
Este conversor aumentará a qualidade do sinal digitalizado
e também poderá ser implementado apenas com circuitos
digitais diminuindo o uso de componentes analógicos como
capacitores, indutores e diodos. Na figura 14 temos um
exemplo de um conversor analógico digital baseado neste
diagrama em blocos.
Neste circuito temos um conversor A/D de 4 bits com uma
entrada analógica e uma saída digital paralela (4 bits). Para
entender o circuito temos como exemplo uma entrada
analógica com 13V de tensão.
estão baseados no diagrama em blocos simplificado da O circuito contador está funcionando através dos pulsos de
figura 13. clock cuja frequência deverá ser bem maior que a
figura 13 frequência do sinal analógico (mínimo 2,3 vezes); quando a
saída do contador chegar a combinação binária 110 1 , o
conversor D/A irá gerar na entrada inversora do operacional
uma tensão um pouco maior que 13V, fazendo a saída deste
ir para nível baixo, bloqueando os pulsos de clock do
contador, mantendo-o na combinação 1101. Ao mesmo
tempo através do inversor os F/F’s (registrador) receberão
um pulso de clock, mandando esta combinação binária
(1101) para a saída do conversor. Na figura 15, temos uma
foto de um integrado conversor digital analógico.

Neste diagrama podemos ver o sinal analógico entrando

também no circuito através do LPF e logo após um buffer ou
reforçador; daí, o sinal analógico vai para um comparador
para identificar a combinação binária correspondente ao
sinal analógico e mandá-la para o registrador e daí para a
saída digital.
O circuito contador irá criar as combinações binárias a partir
do zero até chegar a todos os bits com nível 1 , passando
necessariamente pela combinação binária correspondente
ao nível analógico. Na saída do contador temos um
conversor D/A que passará esta combinação binária em
nível analógico, e este será comparado com o nível
analógico que está saindo do booster.
Caso os níveis sejam diferentes nada ocorrerá e o circuito

figura 14

1 (MSB)

1
bit's
> correspon­
dentes
0 a 13V

1 (LSB)
/

168) FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MÓDULO - 4
APÊNDICE - CONVERSORES DIGITAIS ANALÓGICOS - CONCEITOS
Resolução Resolução do ADC é de 14 bits: 2 14 = 16384 níveis
A resolução do conversor, indica o número de de quantização (códigos)
valores discretos capaz de produzir toda a gama de ADC resolução tensão é,Q = (10V-(-10 V)) /16384
valores analógicos. Os valores são normalmente = 20V/V16384 ««0,00122 1,22mV.
armazenados eletronicamente de forma binária,
portanto, a resolução é normalmente expressa em 111 ~
bits . Em consequência, o número de valores
discretos disponíveis, ou "níveis", normalmente é 110 -
uma potência de dois. Por exemplo, um ADC 101 1.5C?
(Conversor Analógico-digital) com uma resolução
0)
de 8 bits pode codificar uma entrada analógica para T)
O 100 -
256 diferentes níveis, desde 28 = 256. Os valores
podem representar a variação de 0 a 255 (ou seja, Q ou -j
inteiro sem sinal) ou de -128 a 127 (ou seja, inteiro
com negativo e positivo), dependendo da aplicação. oio -
Re s o l u ç ão t amb é m pode ser def i ni da
eletricamente, e expressa em volts . A variação 001 -
mínima de tensão necessária para garantir uma
mudança no nível de código de saída é chamado o
0 j 0.25 0.5 0.75 1.0
LSB (bit menos significativo, uma vez que esta é a
tensão representada por uma mudança na LSB). A (^ In — ^R e fLo )/^F S R
resolução Q da ADC é igual à variação de tensão
LSB. A resolução da tensão de um ADC é igual à sua
gama de medição de tensão global, dividido pelo Exemplo 3
número de intervalos discretos de tensão: Esquema de codificação como na figura 3
faixa de medição completa = escala 0 a 7 volts
Alguns exemplos: Resolução do ADC é de 3 bits: 2 3 = 8 níveis de
quantização (códigos)
Exemplo 1 ADC resolução tensão é, Q = ( 7 V - 0 V ) / 7 = 7 V / 7 =
Esquema de codificação como na figura 1 1 V=1000mV
Escala completa gama de medida = 0 a 10 volts
Resolução do ADC é de 12 bits: 2 12 = 4096 níveis
de quantização (códigos)
ADC resolução da tensão, Q = (10 V - 0 V) / 4096 =
10 V /4 0 9 6 - - 0,00244 V 2,44 mV.

l l l - ....... T-.....—-------------------------- — ... ......... ]

110 - | j— —

101 J i ____

o ico - ; ------

&
q ou H ; —i
0.5 0.75
LSB
010 - ; ---- I^RefLo)/ -C^FSR
001 - j—— •

000 -j— — , ................[................ |.................|.................| |................j

Na maioria das ADCs, o código de saída menor ("0"
0 LS B 0.25 0.5 0.75 1.0 em um sistema sem assinatura) representa uma
(V jn — V fte fL o )/ E FSR faixa de tensão que é 0,5 Q , ou seja, metade da
resolução da tensão ADC (Q). O maior código
representa um intervalo de 1,5 Q como na figura 2
(se isso fosse 0,5 Q , também, o resultado seria
Exemplo 2
como na figura 3). Os outros N - 2 códigos são todos
Esquema de codificação como na figura 2
iguais em largura e representa a resolução da
faixa de medição completa = escala de -10 a 10
tensão ADC ( Q ), calculado acima. Fazendo isso,
volts
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL ( l 69
APOSTILA
os centros de código em uma tensão de entrada que
representa o M a divisão da faixa de tensão de
entrada. Esta prática é chamada de operação "mid-
tread".
A exceção a esta convenção é usada no
processador Microchip PIC, onde todos os passos
M são de igual largura, como mostrado na figura 1.
Esta prática é chamada operação de "Mid-Rise com
Offset".
MODULO - 4
Erro de quantização
Erro de quantização (ou ruído de quantização) é a
diferença entre o sinal original e o sinal digitalizado.
Assim, a magnitude do erro de quantização no
instante de amostragem é entre zero e metade de
um LSB. O erro de quantização ocorre devido à
resolução finita da representação digital do sinal, e
é uma imperfeição inevitável em todos os tipos de
ADCs.

Na prática, a resolução útil de um conversor é Não-linearidade

limitada pela melhor relação sinal/ruído (SNR), que Todos os ADCs sofrem de erros de não-linearidade,
pode ser alcançado por um sinal digitalizado. causados por suas imperfeições físicas, causando
em sua saída um desvio na função linear (ou
tipo de resposta alguma outra função, no caso de um ADC não-
linear, propositalmente) de sua entrada. Às vezes,
ADCs Lineares estes erros podem ser atenuados por calibração, ou
A maioria dos ADCs são de um tipo conhecido como evitado através de testes.
lineares. O termo linear implica que na gama de Parâmetros importantes para a linearidade são
valores de entrada tem uma relação linear com o “não-linearidade integral” (INL) e “não-linearidade
valor de saída diferencial” (DNL). Estes parâmetros “não-
linearidades” reduzem a gama dinâmica dos sinais
ADCs Não-lineares que podem ser digitalizados pelo ADC, reduzindo
Se a função densidade de probabilidade de um sinal também a resolução efetiva da ADC.
a ser digitalizado é uniforme, então a relação sinal-
ruído em relação ao ruído de quantização é o Erro de abertura
melhor possível. Mas, isso não é frequentemente o Imagine que estamos digitalizando uma onda
caso, pois é comum para passar o sinal através da senoidal x ( t ) = A sin (2õ f 0 t ) . Desde que a
sua função de distribuição cumulativa (CDF), antes amostragem de tempo real de incerteza devido ao
da quantização. Isto é bom porque as regiões que clock jitter é Ã t , o erro causado por este fenômeno
são mais importantes sejam quantizadas com uma pode ser estimada como.
melhor resolução. No processo de-quantização O erro é zero para a DC, pequeno em baixas
(retirar a quantização), o CDF inverso é necessário. frequências, mas significativa quando as
Este é o mesmo princípio por trás do compressores frequências altas têm grandes amplitudes. Este
utilizado em alguns gravadores de fitas magnéticas efeito pode ser ignorado se for afogada pela erro de
e outros sistemas de comunicação, e está quantização . requisitos Jitter pode ser calculado
relacionada com a entropia de maximização. através da seguinte fórmula:, Onde q é um número
Por exemplo, um sinal de voz tem uma distribuição de bits ADC.
Laplaciano. Isto significa que a região em torno dos
níveis mais baixos, perto de 0, tem mais informação ADC-Resolução
do que as regiões com maior amplitude. Devido a A tabela da página seguinte, mostra que não vale a
isso, ADCs logarítmicas são muito comuns em pena usar um preciso ADC de 24 bits para
sistemas de comunicação de voz para aumentar o gravação de som, se não houver um clock com jitter
alcance dinâmico dos valores representáveis, (tremulação) ultra baixo. Deve-se considerar, tendo
mantendo a fidelidade granular fina na região de em conta este fenômeno antes de escolher um
baixa amplitude. ADC.
Precisão O jitter de clock é causada por ruído de fase. A
Os ADC's tem várias fontes de erros. Erro de resolução de ADCs com uma largura de banda de
Quantização (supondo que o dispositivo está digitalização entre 1 MHz e 1 GHz é limitada pela
destinado a ser linear) e não-linearidade são instabilidade.
intrínsecos a qualquer conversão analógica-digital. Quando a amostragem de sinais de áudio é de 44,1
Há também o chamado erro de abertura que é feito kHz, o filtro anti-aliasing deve ter eliminado todas as
quando um jitter (variação rápida) de clock é frequências acima de 22kHz. A frequência de
mostrada na digitalização de um sinal com variação entrada (neste caso, 22 kHz), com a frequência de
de tempo (não é um valor constante). clock do ADC, é o fator determinante no que diz
Esses erros são medidos em uma unidade respeito à instabilidade de desempenho.
chamada LSB, que é uma abreviação de bit menos
significativo. No exemplo acima de um conversor de Taxa de amostragem
8bit's, um erro de um LSB é 1/256 da gama O sinal analógico é constante em um tempo, sendo
completa de sinal, ou cerca de 0,4%. necessário converter isso em um fluxo de valores
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
APOSTILA MÓDULO - 4
ADC
Se os valores digitais
r e s o lu tio n in p u t fr e q u e n c y
produzidos pelo ADC
in b it são, em alguma fase
1 Hz 4 4 .1 k H z 192 kH z 1 MHz 10 M H z 1 0 0 M H z 1 G H z posterior do sistema,
8 1243 ps 2 8 .2 n s 6 .4 8 n s 1 .2 4 n s 124 ps 1 2 .4 ps 1 .2 4 p s convertido novamente
10 311 ms 7 .0 5 n s 1 .6 2 n s 311 p s 3 1 .1 p s 3.11 p s 0 .3 1 p s para valores
12 7 7 .7 ps 1 .7 6 ns 4 0 5 ps 7 7 .7 p s 7 .7 7 ps 0 .7 8 ps 0 .0 8 p s
analógicos por um
14 1 9 .4 ps 441 ps 101 ps 1 9 .4 ps 1 .9 4 ps 0 .1 9 ps 0 ,0 2 p s
0 .0 5 ps -
conversor digital para
16 4 .8 6 ps 11 0 ps 2 5 .3 ps 4 .8 6 ps 0 .4 9 ps
18 1.21 ps 2 7 .5 p s 6 .3 2 p s 1.21 p s 0 .1 2 ...
ps
analógico ou DAC, é
20 3 0 4 ns 6 .8 8 p s 1 .5 8 p s 0 .1 6 p s desejável que a saída
24 1 9 .0 n s 0 .4 3 ps 0 .1 0 ps - - - - do DAC ser uma
32 7 4 .1 ds - - - representação fiel do
sinal original. Se o sinal
digitais. Por conseguinte, é necessário definir a taxa de entrada está mudando muito mais rápido que a
em que novos valores digitais são recolhidos a partir
taxa de amostragem, então este não será o caso, e
do sinal analógico. A taxa de novos valores é
sinais espúrios chamados “aliasing” serão
chamada de taxa de amostragem ou frequência de
produzidos na saída do DAC. A frequência do sinal
amostragem do conversor. “alias” é a diferença entre a frequência do sinal e a
Um sinal de banda li mi tada, var i ando taxa de amostragem. Por exemplo, uma onda
continuamente podem ser amostrados (isto é, os senoidal de 2kHz sendo amostrada a 1,5 kHz seria
valores do sinal em intervalos de tempo T, o tempo reconstruído como uma onda senoidal 500Hz. Este
de amostragem, são medidos e armazenados) e, problema é chamado de aliasing .
em seguida, o sinal original pode ser exatamente Para evitar “aliasing”, a entrada de um ADC deve ter
reproduzido a partir dos valores discretos no tempo
um low-pass-filter (filtro passa baixa) para remover
por uma fórmula de interpolação. A precisão é
frequências acima da metade da taxa de
limitada pelo erro de quantização. No entanto, a
amostragem. Este filtro é chamado de “anti-
reprodução fiel só é possível se a taxa de
aliasing”, e é essencial para a prática do sistema
amostragem for superior ao dobro da maior
CAD, que é aplicada em sinais analógicos com uma
frequência do sinal. Este é basicamente o que se
frequência de teor maior.
consubstancia no teorema de amostragem de
Embora o “aliasing” na maioria dos sistemas é
Nyquist-Shannon.
indesejável, deve também ser observado e
Na prática não é possível fazer uma conversão
explorado para fornecer “down-mistura” ou
instantânea, sendo o valor de entrada mantido
batimento para baixo, de um número limitado de
constante durante o tempo que o conversor faz a
alta frequência na banda do sinal (veja
conversão (chamado de tempo de conversão). Um
Undersampling e misturador de frequência).
circuito de entrada chamado de amostragem e
retenção executa esta tarefa, na maioria dos casos
Dither
(como foi visto anteriormente), usando um capacitor
Nos AD conversores, o desempenho geralmente
para armazenar a tensão analógica na entrada, e
pode ser melhorado através de pontilhamento. Esta
um interruptor eletrônico ou porta para desconectar
é uma pequena quantidade do ruído aleatório (ruído
o capacitor de entrada. Muitos circuitos integrados
branco), que é adicionado à entrada antes da
ADC incluem o “sample & hold” (amostragem e
conversão. Sua amplitude é ajustada para ser o
retenção) internamente.
dobro do valor do bit menos significativo. Seu efeito
é fazer com que o estado da LSB oscile
Aliasing
aleatoriamente entre 0 e 1, na presença de muito
Todo o trabalho por amostragem nas entradas
baixos níveis na entrada, ao invés de criar um valor
ADCs, são feitos em intervalos distintos de tempo.
digital fixo. Ao invés de simplesmente fazer o sinal
Sua produção é, portanto, uma visão incompleta do
cortar completamente a este nível baixo (que só
comportamento da entrada. Não há nenhuma
estão sendo quantizados para uma resolução de 1
maneira de saber, olhando para a saída, que a
bit), que estende o alcance efetivo dos sinais que
entrada estava fazendo entre um instante de
um conversor pode converter, mas à custa de um
amostragem e no próximo. Se a entrada é
ligeiro aumento do ruído - efetivamente o erro de
conhecida por estar mudando lentamente em
quantização é difundida através de uma série de
comparação com a taxa de amostragem, então
valores de ruído que é muito menos desagradável
pode-se supor que o valor do sinal entre dois
do que um corte duro. O resultado é uma
instantes da amostra teve uma variação mínima
representação exata do sinal ao longo do tempo.
entre os dois valores amostrados. Se, no entanto, o
Um filtro adequado na saída do sistema pode,
sinal de entrada está mudando rapidamente em
assim, recuperaressa variação de sinal fraco.
comparação com a taxa de amostragem, então esta
Um sinal de áudio de nível muito baixo (em relação
premissa não é válida.
à profundidade de bits do ADC) da amostra, vai criar
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
APOSTILA MÓDULO - 4
sons extremamente distorcidos e desagradáveis. Velocidade relativa e precisão
Sem hesitar, o baixo nível pode levar o bit menos A velocidade de um ADC varia com o tipo. O ADC
significativo a "colar" em 0 ou 1. O verdadeiro nível Wilkinson é limitada pela velocidade do clock que é
de áudio pode ser calculado pela média das processável pelos atuais circuitos digitais.
amostras reais quantizados com uma série de Atualmente, as frequências até 300 MHz são
outras amostras que são registradas ao longo do possíveis. O tempo de conversão é diretamente
tempo. proporcional ao número de canais. Assim, para um
Um processo praticamente idêntico, também grande número de canais, é possível que a
chamado de pontilhamento ou dithering , é aproximação sucessiva ADC seja mais rápida do
frequentemente utilizado quando da quantificação que a Wilkinson. No entanto, as etapas mais lentas
de imagens fotográficas a um menor número de bits no W ilkinson são digitais, enquanto as
por pixel da imagem, torna-se mais ruidoso, mas ao aproximações sucessivas são analógicas.
olho, parece bem mais realista do que a imagem Considerando que o sistema analógico é
quantizada, que caso contrário torna-se unido. Este inerentemente mais lento do que digital, pois
processo análogo pode ajudar a visualizar o efeito aumenta o número de canais, o tempo exigido
de pontilhamento em um sinal de áudio analógico também aumenta. Flash ADCs são certamente o
que é convertido em digital. tipo mais rápido dos três. A conversão é realizada
O pontilhamento é usado também em integração de basicamente em uma etapa única paralela. Para
sistemas, tais como medidores de eletricidade. uma unidade de 8 bits, a conversão ocorre em
Como os valores são somados, o pontilhamento algumas dezenas de nanosegundos.
produz resultados que são mais exatos do que o Há, como esperado, uma espécie de "trade off" ou
LSB de digital-para-analógico. “ajuste” entre a velocidade e precisão. Flash ADCs
Note-se que o pontilhamento pode apenas têm desvios e incertezas associados com os níveis
aumentar a resolução de uma amostragem, não de comparação, o que leva à uniformidade pobre na
podendo melhorar a linearidade, precisão e, largura do canal. Flash ADCs têm um pobre
portanto, não necessariamente melhorar. linearidade resultante. Para aproximação
sucessiva dos ADCs, linearidade pobres também é
Oversampling aparente, mas menores do que para flash ADCs.
Geralmente, para a economia os sinais são Aqui, a não-linearidade gera acumulação de erros
amostrados a uma taxa mínima exigida, tendo nos processos de subtração. Os ADCs Wilkinson
como resultado ruído de quantização introduzida, são os melhores dos três. Estes têm melhor não-
que é igual ao ruído branco espalhado por toda a linearidade diferencial. Os outros tipos de exigem
banda passante do conversor. Se um sinal é canal de suavização, para atingir o nível de
amostrado a uma taxa muito superior à frequência Wilkinson.
de Nyquist e depois filtrado digitalmente para limitar
a largura de banda do sinal, existem as seguintes O princípio da escala móvel
vantagens: A escala móvel ou método de randomização podem
filtros digitais podem ter propriedades melhores ser empregados para melhorar significativamente a
(mais nítida fase de roll-off ) do que os filtros uniformidade da largura do canal e linearidade
analógicos. De forma mais nítida, o filtro anti- diferencial de qualquer tipo de ADC, mas, sobretudo
aliasing pode ser percebido e, em seguida, o sinal flash e ADCs de aproximação sucessiva. Em
de amostra pode ser baixado, dando um resultado condições normais, um pulso de uma amplitude
melhor. Um ADC de 20 bits pode ser feito para agir particular é sempre convertido para um certo
como um ADC de 24 bits com 256 x oversampling. número de canal. O problema reside em que os
A relação sinal-ruído, devido ao ruído de canais nem sempre são de largura uniforme, e a
quantização, será maior do que se a banda toda linearidade diferencial diminui proporcionalmente
disponível tivesse sido utilizada. Com esta técnica, com a divergência em relação a largura média. O
é possível obter uma resolução efetiva maior do que princípio da escala móvel usa um efeito médio para
a fornecida somente pelo conversor. superar este fenômeno. Uma aleatória, mas
A melhoria da SNR (relação sinal-ruído) é de 3 dB conhecida tensão é adicionada ao pulso de entrada.
(equivalente a 0,5 bits) por oitava de sobre- É então convertido para o formato digital, e a
amostragem (oversampling) que não é suficiente versão digital equivalente é subtraída, restaurando
para muitas aplicações. Portanto, oversampling é assim seu valor original. A vantagem é que a
geralmente associada a modelação do ruído (ver conversão ocorreu em um ponto aleatório. A
moduladores sigma-delta). Com a modelação do distribuição estatística de um número final de
ruído, a melhoria é 6L + 3dB por oitava, onde L é a canais é decidida por uma média ponderada sobre
ordem do filtro de loop usado para a modelação do uma região da escala da ADC.
ruído. Por exemplo - um ciclo de 2 a ordem filtro irá
proporcionar uma melhora de 15 dB / oitava.

172} FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS ■ ELETRÔNICA DIGITAL

APOSTILA
COMPARADOR DIGITAL
Um comparador digital ou comparador de
magnitude é um dispositivo eletrônico de hardware
que tem dois números como entrada no binário, e
determina se um número é maior, menor ou igual ao
outro número. Comparadores são utilizados em
unidades de processamento central (CPU) e
mi crocont rol adores. Como exempl os de
comparadordigital incluem o CMOS 4063 (veremos
adiante) e 4585 e o TTL 7485 e 74682-89.
O analógico equivalente do comparador digital é o
c o m p a r a d o r de v o l t a g e m Muitos
microcontroladores têm comparadores analógicos
em alguns de suas entradas que podem ser lidos
(transformar tensão em dados) ou provocar uma
interrupção por detecção de falha.
Os circuitos comparadores são muito importantes,
tanto para a eletrônica digital como para a
eletrônica analógica. Na aula 11, deste módulo,
estudamos as portas lógicas, e entre elas vimos a
porta XNOR (não ou exclusivo) que era a negação
da porta ou exclusivo, utilizada na soma binária.
Esta porta em particular era conhecida como porta
coincidência, já que ela mantinha em sua saída um
nível alto (1) quando suas entradas eram iguais.
Isto faz desta porta um comparador natural, e por
isso foram criados centenas de circuitos
comparadores a partir desta porta.
Vamos pegar o circuito da figura 15 e analisarmos
os sinais que estão entrando e saindo dele. Quando
as entradas A e B forem diferentes, as saídas Qa e
Qb permanecerão inalteradas, bloqueando os
sinais da entrada. Mas quando as entradas A e B
forem iguais (11 ou 00), a saída da porta lógica irá
para nível alto gerando um pulso de clock nos F/F’s
D e consequentemente as saídas Qa e Qb terão o
mesmo sinal das entradas A e B respectivamente.
Este circuito didático serve para mostrar uma
utilidade do circuito comparadordigital.
MÓDULO - 4
seu uso em circuitos analógicos foi muito difundido,
levando os comparadores digitais a circuitos
analógicos.
O COMPARADOR CD4063
Descrição
CD4063BMS é um comparador de magnitude de 4
bits projetado para uso na área de informática e
lógica que exige a comparação de duas palavras de
4 bits. Este circuito lógico, determina se uma
palavra de 4-bit (binário ou BCD) é "inferior",
"igual", ou "maior que " uma palavra de 4 bits
segundo. A descrição de seus pinos, pode ser vista
na figura 16 e descrição de funções na figura 17.
O CD4063BMS tem oito entradas de comparação
(A3, B3, atravésAO, B0), três saídas (A<B, A= B, A>
B) e três entradas em cascata (A <B, A = B, A> B)
que permitem aos projetistas de sistemas ampliar a
função do comparador a 8,12,16... Bits4N.
Quando um CD4063BMS é usado, as entradas são
conectadas em cascata como se segue: (A <B =
baixo, (A= B) = alta (A)> B) = baixa.
Para palavras com mais de 4 bits, os dispositivos
TOP VIEW
f ig u r a 1 6

Functional Diagram

Podemos aplicar este mesmo raciocínio e com

pequenas alterações criarmos circuitos de
segurança em linhas industriais, garantido que só
haverá funcionamento de algum equipamento, se
os padrões ou sensores estiverem sendo
obedecidos.
Outro uso muito importante da porta XOR é em
circuitos analógicos. Apesar de ser uma porta digital

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MODULO - 4
podem ser cascata CD4063BMS, ligando as saídas • Expansão para 8, 12, 16. . . 4N Bits por Unidade
do comparador menos significativo para as em Cascata.
entradas correspondentes em cascata na • Operação de velocidade média
comparação com o mais significativo (figura 18). - compara duas palavras de 4 bits em 250ns (Typ.)
Entradas em cascata (A <B, A = B e A> B) estão em 10V
ligadas a um ponto baixo, um nível elevado, e um • 100% testado para o corrente quiescente em 20V
nível baixo, respectivamente. • Características simétrica de saída padronizada.
Podemos ver todo o diagrama lógico interno do •5V, 10Ve 15V Avaliações paramétrico
integrado CD4063 na figura 19. • Entrada máxima de corrente de 1pA em 18V é o
alcance máximo do pacote de temperatura; 100nA
Características de 18Ve25°C
• Tipo de alta tensão (20V) • Margem de Ruído (Temperatura Full Package)
- 1Vem VDD = 5V
fig u r a 1 8 AO A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 -2VnaVDD = 10V
- 2.5V em VDD = 15V
• atende todos os requisitos da
Norma JEDEC.

Aplicações
• Controles para Motor Servo
• P r o c e s s a m e n t o de
BO B1 B2 B3 B4 BS B6 B7 B8 B9 B10B11
Controladores
tP TOTAL = tP (COMPARE INPUTS) + 2 x tP (C ASCADE INPUTS) AT VDD = 10V
(3 STAGES)

Logic Diagram f ig u r a 1 9

174) FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA
CAF DIGITAL
A primeira aplicação analógica dos comparadores
será em circuitos de Controle Autom ático de
Frequência (CAF); estes circuitos tem como função
manter a frequência de um oscilador constante de
acordo com uma amostra de um oscilador master.
Por exemplo, temos um oscilador master a cristal de
2MHz gerando um sinal com frequência e fase bem
definida para ser processado pelo circu ito l; o circuito
2 deverá ser processado com um oscilador VCO cuja
frequência deverá ser metade da frequência do
oscilador master, ou seja 1MFIz, mas sua fase deverá
ser a mesma do oscilador master, já que os sinais
processados no circuito 2 serão os mesmos do circuito
1. Para ilustrar o exemplo temos o circuito da figura 20.
0 oscilador master está funcionando livre, gerando
um sinal de 2 MFIz, cuja fase também é livre de acordo
com o oscilador; então o circuito 1 processa os sinais
de acordo com o oscilador master. Temos no mesmo
aparelho o circuito 2 que processará os mesmos
sinais vindos do circuito 1 , mas dependerá do
oscilador VCO que tem 1MHz (metade do oscilador
master).
Neste mesmo circuito temos um CAF que irá manter a
frequência do VCO em exatamente metade da
frequência do oscilador master, através do divisor de
frequência; o mesmo CAF manterá a fase do VCO
sincronizada com a fase do oscilador master,
permitindo ao circuito 2 processar os sinais do circuito
1 sem introduzir erros de processamento por
defasagem dos sinais. Neste circuito o CAF será feito
por portas digitais, como mostra a figura 2 1 .
s VCO, mantendo-o numa frequência constante e
Oscilador ----►
90° Saída do
CAF
B o------
Referência
f ig u r a 21
O circuito do CAF é composto basicamente por uma
porta XNOR que irá comparar as entradas A e B,
gerando em sua saída níveis digitais de acordo com as
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MÓDULO - 4
coincidências da entrada, depois C1 irá integrar estas
variações digitais, levando para a saída do CAF uma
tensão média analógica, que dependerá diretamente
das coincidências entre os sinais da entrada.
Vamos pegar nosso exemplo em que na entrada “A ”
temos uma amostra do próprio VCO, mas defasado
em 90°; na entrada “B” teremos uma amostra do
oscilador master (referência) mas já subdividido, para
ficar com a mesma frequência do VCO. Na figura 22,
temos as formas de onda nas entradas A e B, na saída
da porta lógica (ponto C) e também na saída S do CAF.
Neste gráfico temos na entrada B a referência do
oscilador master dividida por 2 , formando uma onda
de 1MHz; ao mesmo tempo temos na entrada A uma
amostra do VCO, que está defasada em 90°, caso o
VCO tenha a mesma fase do oscilador master a
entrada A deverá manter um defasamento constante
de 90° em relação a entrada B. j. 22
+5V
OSCILADOR VCO
A DEFASADO 90”
ov
+5V
REFERÊNCIA DO
B OSCILADOR MASTER
:2
ov
+5V s a íd a d a p o r t a l ó g i c a
c DOBRO DA FREQUÊNCIA
EM ESM A FASE
OV ...
+2,5V TENSÃO MÉDIA NA
s SAÍDA DO CAF
OV"
Na saída da porta lógica teremos a relação de
coincidência das duas entradas. Como elas estão
defasadas em 90°, a saída permanecerá metade do
semiciclo em nível alto (entradas coincidentes) e a
outra metade em nível baixo (não coincide); gerando
no ponto C uma onda “quadrada” com o dobro da
frequência das entradas. Pela figura 22, podemos
observar que estando as entradas sincronizadas e em
fase, no ponto C teremos uma onda simétrica e
realmente retangular.
Na saída do CAF teremos um capacitor que irá
integrar a onda “quadrada”, gerando uma tensão
“contínua média, que estando os osciladores
sincronizados será exatamente Vz Vcc da alimentação
do CAF, gerando neste caso (+B = 5V) uma tensão
média de 2,5V. Esta tensão média de 2,5 V,
equivalente a 1/2 Vcc não irá alterar a frequência do
sincronizada com o oscilador master.
Se o CAF sincroniza o VCO com o oscilador master
por que compará-lo a 90° e não a 0o ? Esta resposta
pode ser explicada olhando a figura 23, onde temos as
duas entradas A e B comparadas uma sobre a outra e
a saída correspondente da porta lógica.
Supondo as 2 entradas com a mesma fase e
frequência, teríamos uma saída sempre com nível
alto, fazendo o VCO aumentar sua frequência e não
conseguiriamos manter a estabilidade do VCO.
APOSTILA
figura 23 m esm a largura
do s p u lso s
gera n d o um a tensão
de m etade d o pico
Saída da
porta lógica
Defasando o VCO em 90° como mostra a figura 23,
teremos uma saída que divide os semiciclos em 2
partes; estas 2 partes só serão iguais se a frequência
das 2 entradas forem iguais e também se uma das
entradas estiver defasada exatamente em 90°.
Depois de integrada esta saída gerará uma tensão
média que será proporcional ao defasamento das
entradas; se o defasamento for exatamente 90° a
tensão será igual a metade da tensão de pico
(1/2Vcc), criando uma tensão de referência para o
VCO manter sua frequência (neste caso 2,5V). Caso o
defasamento (ou frequência) se altera a tensão média
irá mudar (maior ou menor que 2,5V) fazendo o VCO
aumentar ou diminuir sua frequência até voltar a
sincronizar com o oscilador de referência.
No gráfico da figura 24, temos as formas de onda no
CAF quando o VCO está com sua frequência
levemente menor que o oscilador de referência.
Na entrada B temos a amostra do oscilador master (:2)
que permanece inalterada, já que ele tem sua
referência a cristal. A entrada A está com a frequência
(e fase) menor que a normal (1MFIz) aumentando
assim seu período; sendo assim a saída da porta
lógica não mais vai gerar uma divisão de período
simétrica, fazendo o semiciclo positivo maior que o
semiciclo negativo. A tensão de saída do CAF será
consequentemente maior que 2,5V (em torno de 4V)
fazendo o oscilador VCO aumentar sua frequência e
assim ajustá-la também em fase com o oscilador
m a s te r. E s ta te n s ã o d e s a íd a irá s u b ir
momentaneamente até o oscilador voltar a frequência
normal e depois lentamente volta a tensão normal de
referência (2,5V).
figura 24
Tensão subiu,
c VCO aumenta
freqüência para
sincronizar com
oscilador master
4V
s ♦ 2 .5 V
OV
Outro caso possível é quando o VCO tem sua
frequência aumentada, causando uma diferença na
comparação do CAF, como é mostrado nos diagramas
da figura 25.
Novamente a entrada B permanece com 1MHz e em
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MÓDULO - 4
fase com o oscilador master; já a entrada A agora está
com uma frequência maior defasando o sinal em
relação a B menos que 90°, diminuindo seu período.
Isso fará com que a saída da porta lógica aumente o
tempo de permanência em 0 volt fazendo a tensão de
saída do CAF cair para cerca de 1 volt.
Neste caso o CAF irá forçar o VCO a diminuir sua
frequência para se ajustar a fase e frequência da
referência vinda do oscilador master pela entrada B.
figura 25
Tensão caiu,
c VCO diminui
freqüência para
sincronizar com
oscilador master
f£ ,S V
s 1V
ov
Com estes exemplos podemos concluir que o CAF
digital irá funcionar muito bem para sincronizar um
VCO de acordo com a amostra de um oscilador de
referência. Esta amostra deverá ter a mesma
frequência desejada do VCO, e por sua vez a amostra
do VCO deverá adentrar ao CAF defasada em 90°
para gerar uma tensão de referência média que
controlará o VCO; esta tensão de referência manterá o
V C O a um a fre q u ê n c ia “q u a s e ” c o n s ta n te
aumentando e diminuindo “levemente” a frequência
do VCO de acordo com suas entradas, para manter o
sincronismo entre as entradas.
O CAF é um circuito de realimentação negativa e
serve como o próprio nome diz para controlar
automaticamente a frequência de um “oscilador”,
geralmente um VCO ou VXO. Estes circuitos são
largamente usados em aparelhos de recepção de
sinais modulados, como: Rádio, Televisão, etc.
MULTIPLICADORES E DIVISORES
DE FREQUÊNCIA
É muito comum na eletrônica termos osciladores para
o correto funcionamento dos circuitos, só que muitas
vezes precisamos de várias frequências diferentes, e
não será muito lógico construirmos um oscilador para
cada frequência diferente necessária para um mesmo
circuito. Isso nos levou a construir circuitos auxiliares
que possam multiplicar ou dividir as frequências dos
osciladores, tornando possível com apenas um
oscilador (master) gerar dezenas de sinais com
frequências múltiplas ou submúltiplas.
Primeiro vamos ver como podemos multiplicar a
frequência de um oscilador. No módulo 3, no capítulo
APOSTILA
de osciladores, nós estudamos alguns multiplicadores
de f r e q u ê n c i a a n a l ó g i c o s b a s e a d o s em
amplificadores classe C sintonizados na frequência
múltipla. Agora pudemos ver que a porta XNOR
também pode m ultiplicardigitalmente uma frequência,
como na a figura 26.
Nela podemos ver na figura 26a a porta XNOR
configurada junto com um defasador de 90° para
funcionar como um dobrador de frequência; portanto
na sua saída S teremos um sinal cuja frequência será
o dobro do sinal que entra no ponto A, mas mantendo a
mesma fase. como mostra as formas de onda do
diagrama da figura 26b.
figura 27a
► OUT
A
IN O------
ju iii
fu m n n ji
figura 27b
FO R M A S
_r
DE O NDA
Associando em “série” várias portas XNOR podemos
fazer multiplicadores por 2 ,4, 8 , etc.; apesar que não é
comum multiplicarmos sinais além de 4 vezes, devido
aos erros introduzidos nestes processos; o mais
comum é termos um oscilador com frequência bem
alta e depois irmos dividindo esta frequência até
chegarm os as fre q u ê n cia s necessárias, este
processo diminui os erros e por isso é mais usado.
Para criarmos divisores de frequência podemos usar
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MÓDULO - 4
os F/F tipo T, que naturalmente estaremos dividindo a
frequência da entrada, como mostra a figura 27.
Na figura 27a temos o circuito divisor formado pelo
F/F, onde o sinal a ser dividido está na entrada “T", e na
saída Q teremos o sinal com uma frequência dividida
por 2; na figura 27b temos os diagramas das formas de
onda, a entrada (A) irá mudar a saída Q (ponto S) a
cada subida de rampa, funcionando como um clock
para o F/F, assim teremos na saída um sinal com
metade da frequência da entrada.
figura 28
Neste caso é muito comum associarmos em “série”
vários F/F’s para dividirmos por 2, 4, 8 , etc. Mas resta
ainda a divisão por número de vezes diferente das
potências de 2; já que se associando os F/F’s não
conseguiremos dividir por 3 ou por 6 , somente por
potências de 2 .
Para resolver este problema foram criados os
divisores baseados em contadores digitais; estes
divisores irão funcionar através da entrada de clock do
contador digital e sua saída será baseada na
associação de portas lógicas ligadas nas saídas do
contador.
Para exemplificar estes divisores vamos pegar um
divisor por 10, como mostra a figura 28. Nela temos
um contador binário de 4 bits, que normalmente conta
de 0 (0000) até 15 (1111) e depois retorna ao 0 e
recomeça a contagem, de acordo com os pulsos de
clock na sua entrada.
Como queremos um sinal com frequência 10 vezes
menor, seu período deverá ser 10 vezes maior, 5
vezes em nível baixo e 5 vezes em nível alto. Vamos
então dividir este circuito em duas partes: a primeira
dividirá em 5 e a segunda em 2 criando o semiciclo
positivo e negativo.
figura 29
SINAL DE
SAÍDA
SINAL DE
ENTRADA
0 1 2 3 4 5/0 1 2 3 4 5/0 1
A primeira parte será formada pelo contador (1 até 5);
para fazermos a contagem até 5 (0101) devemos
introduzir no circuito uma porta lógica que “reseta” o
contador ao atingir “0101”. Para isso não será
APOSTILA
necessário associarmos todos os bits da saída,
apenas aqueles que mudaram para 1 (1o bit e 3° bit),
como mostra a figura 28. Esta porta lógica irá gerar um
pulso de reset fazendo o contador pular de 5 (0101)
para 0 (0000) contando até 5.
Este mesmo pulso de reset irá disparar o flip-flop tipo T
fazendo uma segunda divisão, agora por 2 ; esta
segunda parte é importante para garantir a simetria do
sinal de saída (semiciclo positivo igual ao semiciclo
negativo). As formas de onda da entrada e de saída do
divisor estão na figura 29.
Pelo gráfico podemos ver que após 5 ciclos o F/F é
disparado, mudando o nível de saída do divisor,
gerando uma divisão total por 10 .
Associando-se corretamente os contadores com as
portas lógicas e F/F’s poderemos construir divisores
de qualquer valor.
MÓDULO - 4
servirá para uma série de aplicações. Caso
necessitemos da mesma frequência (500Hz), mas
defasada em 90° poderemos jogar a forma de onda
(B) em uma malha defasadora (RC) ou ainda aplicá-la
a uma porta OU EXCLUSIVO.
A m aneira m ais sim ples de co n se g u ir este
defasamento será aplicar a frequência de 1kHz e sua
divisão (500Hz) às entradas da porta XOR. A
resultante na saída desta porta será igual à frequência
menor mas com defasamento (atraso) de 90° (figura
30).

DEFASADOR DIGITAL DE 90°

Há alguns anos atrás, quando se falava em circuito

defasador logo se pensava em capacitores, bobinas,
resistores. Quando se queria atrasar algum a
frequência em 90°, deveriamos utilizar no mínimo um FORMAS
resistor em série e um capacitor em paralelo com a DE ONDA
fonte do sinal. Apesar da leve distorção introduzida,
conseguíamos fazer o defasamento em 90°.
Como já vimos em diversos circuitos anteriores, a f ig u r a 3 0
defasagem de 90° será fundam ental quando
quisermos comparar dois sinais e deles gerar uma
Com isto teremos um sinal na saída da porta XOR a
tensão de correção. Quando o circuito não possuir
mesma frequência da entrada (frequência menor),
controle de fase ou posicionamento, o defasamento
mas com diferença de fase de 90°. Se utilizarmos a
de 90° será obtido naturalmente na comparação de
porta XNOR (NÃO OU EXCLUSIVO) continuaremos
duas frequências iguais. Mas nos circuitos com
tendo um defasamento de 90° na resultante, mas
correção de fase haverá a necessidade do
defasamento de 90° em um dos sinais utilizados na
neste caso adiantada (defasamento de 270°).
Estes defasadores digitais, bem como os divisores e
comparação.
multiplicadores digitais são largamente utilizados em
Novamente, a porta OU EXCLUSIVO fará este
todos os aparelhos eletrônicos, sejam eles digitais ou
defasam ento sem a necessidade de circuitos
analógicos. Devido a estes novos circuitos digitais foi
“reativos” (indutores e capacitores). Na figura 29,
possível integrar em um único Cl circuitos imensos e
temos a porta OU EXCLUSIVO (XOR) onde entra a
deixarmos de utilizar as bobinas externas que
forma de onda (A) que é uma onda quadrada de 1 kHz.
necessitam de ajustes e causam grande dificuldade
Esta forma de onda também entrará no Flip-Flop que
para os técnicos de manutenção. Estas evoluções
mudará de estado somente quando o sinal de entrada
criaram os circuitos automáticos com realimentação
tiver uma rampa acendente como mostrado na figura
negativa, se auto ajustando e não sendo mais
30. Na saída deste Flip-Flop teremos a divisão da
necessário um enorme número de trim pofs de
frequência de entrada, ou seja, 500Hz. Este sinal de
ajustes.
500Hz passará a ser nossa referência (zero grau) e

Atenção: após a leitura e/ou estudo detalhado desta aula, parta para a feitura dos
blocos de exercícios M 4-49 à M 4-52. Não prossiga para a aula seguinte sem ter
certeza que seu resultado nos blocos é acima de 85%. Lembre-se que o verdadeiro
aprendizado, com retenção das informações desta aula, somente será alcançado com
todos os exercícios muito bem feitos. Portanto, tenha paciência pois será no dia-a-dia
da feitura dos blocos alcançará um excelente nível em eletrônica.

178) FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MÓDULO - 4

ELETRÔNICA DIGITAL - 5
A N Á L I S E D O K IT M 4 -0 2 R E L Ó G I O D IG IT A L
D iagratn ação em b lo c o s com in terligações
A n á lise d etalh ad a d o s integrados: C D 4 0 4 0
C D 4 0 2 9 - C D 4 0 5 3 - C D 4511 - C D 4 01 1 - 4077
A n á lise com plem en tar do diagram a elétrico
com pleto - com a larm e e chaveam ento

Introdução
Encerramos na aula anterior, os dispositivos utilizados em eletrônica digital, crendo que o aluno conseguiu
desenvolver habilidades específicas na área de técnicas digitais, com portas lógicas, multivibradores,
registradores de deslocamento e paralelo, multiplexadores, demultiplexadores, conversores digital-
analógico e analógico-digital. Fica claro que os exercícios nos blocos puderam levantar uma série de
dúvidas que foram sanadas durante as quatro aulas de técnicas digitais.
Nesta quinta aula, fechamos o assunto com a explanação detalhada do contador e relógio digital, onde
primeiramente, veremos seu diagrama simplificado, passando pelos detalhes de cada um dos integrados
utilizados e após a explanação detalhada utilizando o esquema elétrico completo.
Como é uma montagem altamente complexa e delicada, a possibilidade de não funcionamento, seja por
soldas frias ou componentes posicionados erradamente, possibilitarão ao aluno adentrar o mundo da
análise de defeitos em áreas digitais. Caso funcione perfeitamente, os blocos da sequência, exigirão
análise prática do circuito e medição de tensões, para uma série de respostas.

A DIAGRAMAÇÃO RESUMIDA DO CONTADOR

Podemos ver na página seguinte (figura 1), o minuto. Assim, se dividirmos os 60Hz por 1/60,
diagrama de ligações elétricas simplificadas, teremos o valor da divisão total em 3600, ou seja, a
permitindo ao aluno uma melhor assimilação do frequência da rede deve ser dividida por este valor
funcionamento do circuito. até que a variação ocorra exatamente em uma por
minuto.
TRANSFORM ADOR - R ETIFIC A D O R E Assim, o sinal senoidal é transformado em uma onda
FILTRAGEM: Vemos que o equipamento deve quadrada pelo integrado U27A e após pela
trabalhar ligado à rede elétrica, necessitando amplificação (inversão) do transistor Q12, entrando
portanto de um transformador de 9V+9V de no integrado U28, que possui várias saídas com
secundário, gerando uma tensão contínua de cerca várias divisões (detalhes do integrado mais adiante).
de+10à 11Vdc. A combinação das saídas resultará em um valor de
Antes da retificação e filtragem, uma amostra da 3600 divisões (poderiamos ter mais), que é levada
variação senoidal do secundário do transformador como CLOCK ao integrado U14. Ao mesmo tempo
(60Hz) será utilizado para a gerara a onda quadrada esta variação passa por uma malha de atraso e
de clock inicial para funcionamento do relógio. Vejam também entra no Master Reset do integrado U28,
que a rede elétrica possui uma precisão em que começa novamente seu trabalho de contagem. A
frequência muito boa, o que pode ser constatado frequência de referência será de 0,01666Hz ou seja,
pelos antigos rádio relógios, que mantinham uma haverá uma variação precisa de uma por minuto.
precisão no horário por meses.
Deste bloco inicial, temos a geração da tensão de DECODIFICADOR BCD - REGISTRADOR
alimentação para todo o circuito de +5V, feito através PARALELO: quando ligamos o circuito, as 4 saídas
de um integrado regulador U26. Podemos ver do registrador paralelo U14 estarão com níveis de
também a saída do sinal senoidal que segue para os saída em 0V (0 ou nível L). À medida que o clock
circuitos digitais. (0,0166Hz), vai variando na entrada de CLOCK,
haverá a mudança do pino LSB (bit menos
CIRCUITO GERADOR DE CLOCK PRINCIPAL: significativo) para nível alto ou “1”. Assim, teremos o
apesar de utilizarmos a rede elétrica como referência código na saída de 0001. Veja que o esquema está
para nosso relógio, podemos dizer que sua mostrando apenas uma dessas saídas, que vai a um
contagem é alterada (número do dígito) em um por chaveamento até chegar ao decodificador de 7

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

 APOSTILA
transistores integrado
Q8 à Q11 U26 display 1

m
(A

>
K tK fc
3
■
ro
5
O
m
■o
O
H
m>
z
o

c
r>
(A
■
0
■
m
o
1
0
5
z
>
<Ã
1
m
rm
H amostra
7> de 60Hz
O' quadrad;
Z
õ Q12
>
o 1)27/

MÓDULO -
õ

&
i
C ( ( ( ( ( ( ( ( ( ( ( ( ( ( ( ( ( C C ( ( ( ( ( ( ( ( ( ( ( ( C ( ( ( ( ( ( ( ( ( ( ( ( ( C (
APOSTILA MODULO - 4
segmentos. ou antes do meio-dia) e PM (Post Meridiem ou após o
A medida que o CLOCK apresenta uma rampa meio-dia).
acendente, as saídas do integrado U14, que Quando se faz a opção por AM/PM a contagem é feita
inicialmente eram de “ 0000”, tornam-se agora “ 0001 ” até 12 e isso significa que o integrado U 12 deverá
e após novo pulso de clock “ 0010 ” e assim por diante enviar um CLOCK via “C0” para o integrado U11,
até chegar ao número “ 10 0 1 ” que representará o quando mudar de 9 para zero. Quando mudar para
número “9” decimal. No próximo CLOCK, através da zero, vai ainda mudar para 1 (decimal) e na próxima
saída “C0” haverá o envio de um clock para o outro mudança para 2 , deverá zerar todos os dígitos de
integrado U13, que muda suas saídas de “ 0000” todos os integrados.
(decimal 0) para “0001 ” (decimal 1 ). É claro que nesta Caso a opção seja contagem em 24 horas, deverá
mudança do integrado U13, o integrado U14 volta ao haver uma conexão no número decimal 4 (0100), no
código inicial “ 0000 ”. integrado U 12 que na coincidência com o número
Com a variação do CLOCK que continua entrando no decimal “3 (0011)” do integrado U 11, criará o
U14, novamente haverá a variação do código de zeram ento de todos os números.
saída de “0000” à “1001” (contagem de 0 à 9 em
decimal) até que o próximo código gera a volta à AJUSTE DE MINUTOS E HORA NO MODO
“0000” na saída de U14 e agora a alteração para o RÁPIDO: Sabemos que o CLOCK de 0,01666Hz,
código “0010 (equivalente ao decimal 2). Assim, o que entra no integrado U14, faz a alteração dos
integrado U14 é o responsável pela casa da unidade minutos de minuto em minuto. Caso queiramos
enquanto que o integrado U13 é o responsável pela m udar tanto os minutos como as horas de forma
cada das dezenas. rápida, deverem os pre ssion a r as chaves de
Aqui temos um problema a enfrentar, pois o integrado “m inutos” ou “horas”. Caso pressionamento das
U13 não poderá contar de 0 à 9 ou “0000” à “ 1001” chaves haverá a mudança respectiva de minuto em
para poder enviar CLOCK ao integrado seguinte minuto ou de hora em hora. Veremos detalhes disso
(U 1 2 ), pois ele está habilitado a trabalhar com na análise do esquema principal.
minutos, podendo chegar no máximo até 60 minutos,
para que a casa da dezena e unidade sejam zeradas. AJUSTE DA HORA DO ALARME: os registradores
Assim, as saídas do integrado U13, deverão ser paralelos U15 à U18, são responsáveis por
monitoradas para detectar o número 6 enviando os mem orizar a hora do alarme. Estes circuitos não
n ív e is a lto s p a ra z e ra r o in te g ra d o U13. recebem CLOCK da rede e somente mudarão seus
Considerando que o número decimal 6 , corresponde códigos de saída, quando é pressionada a chave
ao binário “ 0 110 ”, deveremos pegar os pinos para SW 6 (hora/alarme) juntam ente com a chave minuto
levar a um circuito de coincidência que se incumbirá ou hora, sendo que estas chaves acabam levando
de gerar o CLOCK para o integrado U12. Para o pulsos de clock ao integrado U18 (minuto) ou ao
circuito detector de coincidência, utilizaremos o integrado U16 (hora).
integrado U26 e um dos transistores inversores (Q 8 à Podemos destacar aqui que o integrado U18, de
Q11). acordo com o CLOCK manual, gerará o código
Podemos afirm ar que o integrado U12 será o “ 0000” ao “ 10 0 1 ”, gerando o clock para o integrado
responsável pela representação da unidade das seguinte U17, que variará do decimal 0 ao 6 , ou seja,
horas, ou seja, de 0 à 9. Isto significa que o integrado do código binário “0000” ao “0101”. Quanto aos
poderá trabalhar com seu ciclo completo, ou seja, integrados U 16 e U 15, entrará o CLOCK baseado na
variação de “0000” à “ 1001”, enviando um CLOCK chave de “hora” que alterará o código de “ 0000” à
para o integrado seguinte U 1 1 , através de sua saída “ 1011”. As contagens destes integrados, deverão
“C0”. seguir a mesma lógica feita para U 11 e U 1 2 .

DECODIFICADOR DE 7 SEGMENTOS: podemos CÓDIGO COINCIDÊNCIA: Podemos dizer que após

ver que os códigos gerados pelos integrados U 11 e
U14, passarão por integrados chaveadores (no
resumo são chaves normais) chegando até os
integrados U1 ao U4. Estes integrados interpretarão
este código binário, transform ando-os em códigos
para acionar os displays de 7 segmentos. Como
exemplo, podemos dizer que o código “0000”, deverá
excitar os segmentos “a-b-c-d-e-f” . Já o código
“ 0001 ”, deverá excitar os segmentos “b-c”, e assim
por diante.
CONTAGEM DE 24 HORAS OU 12 HORAS AM/PM:
em muitos países a contagem de horas é feita em 24
horas em uma sequência, antes de zerar. Em outros,
a contagem muda no meio dia ou 12:00 onde uma
indicação no relógio nos diz se é AM (Ante Meridiem
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
arm azenado um determinado horário nos integrados
U15 à U18, eles permanecerão assim, sendo os
códigos levados à portas XNOR (mostramos um
resumo de U19A à U19B). Estes códigos também
serão levados aos integrados chaveadores para que
em caso de pressionar a chave SW 6 (hora-alarme) a
informação do ajuste memorizado nos integrados
apareça no display. Estas mesmas portas XNOR,
tam bém receberão os códigos equivalentes dos
integrados U11 à U14; quando houvera coincidência
de dados na comparação dos integrados U14 e U18,
U17 e U13, U16 e U12 e U15 e U 11, haverá o
acionamento do circuito de alarme, que ligará um
relê, propiciando a ligação de uma carga, que pode
ser uma lâmpada, sirene ou qualquer dispositivo que
seja ligado à rede elétrica.
( l8 j)
 APOSTILA MODULO - 4
ANÁLISE DOS INTEGRADOS UTILIZADOS NA MONTAGEM DO RELÓGIO
Descrição do CD4040 o pino começará a contagem em nível baixo e no
meio da contagem passará para o nível alto. Assim,
O CD4020BM/CD4020BC, CD4060BM/CD4060BC quando a contagem é concluída, passa novamente
possui 12 estágios de contadores binários, para nível baixo.
permitindo realizar uma contagem até 8190 Como exemplo no circuito de nosso relógio, temos
(utilizando todas as suas saídas). Um detalhe que dividir o clock de entrada por 3600 para que
importante é que ele realiza a contagem quando o haja uma mudança a cada minuto e para isso valor
clock apresentar rampa negativa. utilizar a saída com divisão maior do que
Na figura 2, podemos ver a diagramação básica da necessitamos que é o pino 1 (que divide por 4096);
divisão realizada por este contador, sendo que a como a variação para nível alto no pino se dará
saída Q1, pode contar até 2; a saída Q2 até 4 e quando a contagem estiver em 2048, utilizaremos
assi m por di ante, esta e outros pinos para chegar em 3600. Notem
Divide por: resultando na última que a contagem total do pino 15 é de 2048, mas este
ICt s a í d a , Q1 2 uma pino vai para nível alto na contagem de 1024. Assim,
contagem de até 4096. somando 2048 da contagem do pino 1 (metade),
Quando levamos as mais 1024 da contagem do pino 15 (metade),
saídas à portas AND teremos que utilizar o pino 14 que contará até 512
(E), somente quando (metade), resultando em uma somatória de 3584,
todas estiverem em faltando somente 16 divisões para chegarmos ao
nível alto é que ocorrerá valor de 3600 divisões. Assim, escolhemos o pino 3
o acionamento de uma que fará a divisão por 32, mas irá para nível alto
determinada carga ou quando contar até 16.
clock geral. Há de se Assim, uma divisão de 3600 utilizará os níveis altos
destacar que apesar da combinados dos pinos 1,15,14 e 3 deste integrado.
contagem ser feita até o Na figura 3, temos a diagramação interna do
má x i mo que está integrado CD4040, onde vemos os diversos Flip-
fig u r a 2 indicado em cada pino, Flop's de onde conseguimos as divisões. Ainda

4>\ nõ>

I_____ l,T
<p R
R R 4> R <t>R
RESET
— 1> —
C z T

fig u r a 3
j:..| [sj [3
JL J L T
R <p R R <P R R <p R 4’
12 11 10 9 8 7
4> £

m irsi 1141 1121 [i3i i4

CD4020BC

f ig u r a 4

(l82) FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS ■ELETRÔNICA DIGITAL

APOSTILA
CD4060BC
temos outro integrado divisor com a codificação
CD4020, que permite contar até 16.384, mas sem a
contagem por 4 e 8 (figura 4). Ainda outro integrado
com a mesma contagem de 16.384, mas com
divisões diferentes nos pinos de saída (figura 5).
De acordo com a quantidade de divisões poderá ser
escolhido o CD4040, CD4020 ou CD4060.
Temos na figura 6 todas as formas de onda, com
respectivas divisões do integrado.
Na figura 7, temos um projeto utilizando CD4063,
CD4040, CD4001, CD4069 e CD40110 sendo o
valor decimal das oito linhas de entrada é
apresentado em três displays de sete segmentos.
Apesar dos chips existirem para desempenhar essa
função para exposições individuais, nenhum inclui
a possibilidade de apresentar números maiores que
9. Ele opera utilizando dois contadores
sincronizados, que geram uma saída binária de 8
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MÓDULO - 4
bits, e uma segunda que leva ao circuito do display.
A tela é atualizada somente quando o contador
binário está no mesmo valor da entrada, sendo que
o display mostrará o valor decimal da entrada. IC4 é
o contador binário, IC6 ao IC8 os acionadores dos
displays. IC5a e IC5b formam oum multivibrador
astável. Os integrados IC1 e IC2 são comparadores
de 4 bits, agrupados para formar um comparador de
8 bits. Resistores R1 a R8 abaixam a impedância
de entrada dos integrados IC1 e IC2 evitando
entrada de ruídos. Quando as entradas de
comparação são iguais, o pino 6 do IC2 vai a nível
alto, provocando funcionamento do monoestável
(IC3ab), que gera um pulso rápido. Isso bloqueia o
valor dos contadores de exibição (IC6 a IC8) para a
exibição. Quando o IC4 chega ao valor de 256, a
ligação entre os pinos 11 e 12 faz o resetamento
geral dele e também dos displays.
seeKiu.com / —\
(l8 3)
APOSTILA MÓDULO - 4
Descrição do CD2029 contar para cim a ou para baixo, de acordo com a
tensão colocada em seu pino 10 (em nível alto,
O C D 4029B C - C D 4029BM é um contador contará para cima e nível baixo, contará para
presettable UP/DOW N (conta para cima ou para baixo).
baixo) tanto no modo binário com o em decimal, Na figura 7, tem os a indicação da pinagem utilizada
dependendo do nível de tensão aplicada na entrada pelo integrado. Na figura 8 , o diagram a de funções,
década/binário. com as entradas e saídas. Na figura 9, o diagram a
Assim , de acordo com elétrico interno do integrado, com a tabela de
fig u r a 7 CD4029BMS
TOP VIEW a entrada de CLOCK, algum as funções. Na figura 10, vem os com o é
PRESET r— ---------VJ--------- ser á f o r m a d o um possível a interligação em cascata e finalm ente na
ENABLE Li
Q4 [ 7
c ódigo binário, figura 1 1 , as form as de ondas detalhadas presentes
JAM 4 [ 7 variando de “ 0000 ” à nos pinos.
JAM 1 [ 7 “ 10 0 1 ” , referente ao
fig u r a 1 0
decim al “0” à “9”. Cascading Packages
CARRY IN [ 7
Parallcl Ctockimg
Q1 [6 Q u a n d o a e n tra d a
CARRY OUT [T d é c a d a /b in á rio e stá
VSS [ ¥ ]BINARY
DECADE
em nível lógico " 1 " o
c o n ta d o r c o n ta em
1QNÍKT

fig u r a 8 binário, caso contrário STMIE

PRESET
JAM INPUTS ele conta em decim al.
ENABLE
Podem os colocar as
CARRY IN
(CLOCK 1 entradas “J ” ou jam em
ENABLE) 5 6 Q1
níveis lógicos “ 1 ” ou
BINARY/ lQ2 (/) t-
3
“ 0 ” , se n d o q ue ao
DECADE 9 Q- resetar ou in icia r o
O trabalho, o contador
UP/DOWN 10
*Q
apresentará em suas 10 M XT

s a íd a s os n ív e is
CLOCK 15
a p r e s e n t a d o s nas
CARRY entradas “J ”.
OUT
Ele tam bém poderá DECAOE

CONTROL LOGIC
VDD CLOCK TE PE J Q Q INPUT LEVEL ACTION

“..... i X X 0 0 c 1 BIN/DEC 1 Binary Count

*ALL INPUTS ARE P R O TE C TE D (B/DJ 0 Decade Coünt
BY CM OS P ROTECTION
N ETW ORK 0 1 X Q Q UP/DOWN 1 Up Count
i 2: (U/O) 0 Down Count
t VSS X X 0 1 1 0 Preset Enaóle 1 Jam In
(PE) 0 No Jam
1 X Q Q 1 No Counter Advance at
CARRY IN (Cl) POS Cíock Transíiion
(CLOCK ENABLE) 0 Advance Counter at
POS Clock Transiüon
X 1 X Q Q
X *= DoíVt Care

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MÓDULO - 4

D escrição C D 4053 (axexo CD4051/C D 4052) CD4051BC é um multiplexador de 8 canais

individuais com três entradas de controle por código
Os multiplexadores CD4051BC, CD4052BC e
CD4053BC além de funcionar com sinais digitais, f ig u r a 13 CD4052BC
podem também trabalhar com sinais analógicos. IN /O UT 0 Ü T /|N IN/OUT
Podem ser controlados digitalmente ou por V qq 2x lx x 0* 3* A 6
interruptores analógicos, sendo que apresentam
correntes de fuga muito baixas. Controlam sinais
analógicos até 15Vpp e sinais digitais com
amplitudes de 3-15V. Como exemplo, se VDD = 5V,

fig u r a 1 2 CD4051BC
....... IN/O
.......UT.... ..... . ,
V DD 2 1 0 3 A B C

fig u r a 1 4 CD4053BC
DUT/IN IN/OUT

TOP V IEW

VSS = OV e VEE =-5V, os sinais analógicos poderão

variar de -5V a +5 V, já os sinais digitais poderão
variar de 0 à 5V. Os circuitos multiplexadores
dissipam muito baixa potência.
Quando uma lógica "1" está presente no terminal de
entrada de inibirtodos os canais estão "OFF".

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

©
APOSTILA MODULO - 4
binário A, B e C, e uma inibição de fig u r a 15 CHAwm iw o u r
entrada (1 pólo para 8 entradas). 7 6 5 4 3 2 1 0

A combinação binária, ligará um í - 9 9 9 9

12 9 ?u fu

dos 8 canais de entrada à saída H 3 J

comum que está localizada no
pino 3. >■
CD4052BC é um multiplexador
« D -"
diferencial de 4 canais com duas
entradas de controle digital, A e BIMARY
— 1 3 . COMM
ou i/ i
B, e uma inibição de entrada (2 LOGIC
LEVEL
TQ
1 OF 8
0EC00ER
polós para 4 entradas). Os CONVERSION
WITH >■
IMHIBIT
códigos de entrada controlarão
simultaneamente o posicio­
namento para os dois pólos.
CD4053BC são 3 multiple-
xadores de 2 entradas para uma t T.c I—1
saída comum com entradas de
controle digital, A, B e C (controle
separado), e uma inibição T
CD4052BC
entrada (3 pólos para 2
entradas). X CHANNEIS IW/OUT

Nas figuras 15,16 e 17, podemos fig u r a 1 6 2i r

9 9 9 9
ver a diagramação dos pinos dos
integrados CD4051, CD4052 e — I TG H
CD4053 (este último utilizado em
nosso relógio digital).

Descrição CD4511 >■

Jl COMMON X
OUT/IN
O BCD CD4511BM/CD4511 BC
com decodificador e driver de 7- BINAR Y
~1
_| j
^ CO M M O N Y
0UT/1N

segmentos é construído com LOGIC

IO
I OF 4
IfcVEi
transistores complementares CONVEflSION
DECOOER
WITH

MOS (CMOS) e dispositivos do IMHIBIT

tipo bipolar NPN-out colocados

em uma úni ca est r ut ur a jH ,G I
monolítica. ô 6 ò
O pino LT (lamp test) liga todos os , 0 1 2 3J
v r.MAMNFis fw/nnr
segmentos para testar o display.
O pino BL (blanking) permite que
fig u r a 1 7 CD4053BC
a intensidade do brilho do display
seja a l t e r a d a c o n f o r m e
polarização deste pino.
LE armazena a informação e
congela a indicação do display.
Tensão de alimentação mínima =
6V
Tensão alimentação máx. = 15V OUT/IN
} bx OR by
Corrente Máx. por saída = 15mA
Máxima velocidade de operação
= 5MHz
Afigura 18, mostra a disposição , OUT/IN
x OR cy
dos pinos do integrado e uma
tabela verdade das funções do
integrado. Nas figuras 19,
p o d e m o s v e r as v á r i a s
interligações possíveis do
integrado à vários tipos de
displays e na figura 20, uma simplificação da interligação do integrado a um display básico.

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MODULO - 4
Connection Diagram figura 18 T ru th T ab le
Dual-ln-Line Package

Top View
Order Number CD4511B

Light Emitting Diode (LED) Readout

Voo

Ti rGr«QQ1_<

Gas Discharge Readout Liquid Crystal (LC) Readout

Incandescent Readout Fluorescent Readout

voo voo

figura 19

TL/F/5991 - ê
’*A fiiament pre-warm resistor is recommantíeti to
reduce filam ent thermal shock and increase tha ei
fectíve cokl rassstance o< the fiiament.

DIAGRAMAÇÃO COMPLETA DO RELÓGIO DIGITAL

Vamos a partir de agora, estudar outros detalhes do esquema
completo do relógio digital. Acompanhe as explanações à
seguir pelo esquema elétrico completo.
FONTE DE ALIMENTAÇÃO: podemos ver no canto baixo
esquerdo do esquema, que o relógio será ligado à rede
elétrica de 110Vac ou 220Vac (não esquecer de mudar a
ligação do primário do transformador). O transformador
utilizado é de 9Vac e após a retificação e filtragem, teremos
uma tensão de cerca de +10Vdc que irá até o pino Vi do
integrado U29, que é um regulador de tensão. Sua saida é de
+5V (LM7805), mas como há o diodo D7 e seu pino 2 (terra),
sua saída sobe 0,6V ficando com +5,6V. Podemos ver pouco
mais à direita, que existe uma bateria com tensão de +6V, que
somente atuará quando faltar energia da rede elétrica.

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL (w )

APOSTILA
CLOCK PRINCIPAL DA REDE: A in da lig a d o ao
transformador, temos o resistor R30, que pegará uma amostra
da variação do transformador (cerca de 10Vpp) até a entrada
do integrado U27A, que transformará as variações em uma
onda quadrada em sua saída. Essa variação ainda passará de
base para coletor de Q12 até chegará entrada de CLOCK do
integrado U28.
Como dissemos anteriormente, este integrado fará a divisão
da frequência de 60Hz para exatos 0,0166666Hz (divisão por
3600 vezes), para que haja a mudança do número do display a
cada minuto. Para conseguir entender como é feita esta
divisão veja a explanação detalhada na descrição do
integrado CD4040.
Note que durante a contagem (antes de chegar em 3600), o
transistor Q15 ficará saturado. No instante que chegar à
contagem exata de 3600, haverá dois níveis altos na entrada
do U27D sendo que sua saída irá para nível baixo, levando ao
corte o transistor Q15. Quando isso é feito, a elevação do pino
11 do IC U28, zerará todas as saídas e a contagem reiniciará.
Sendo assim, novamente Q15 saturará, de uma forma muito
rápida, quase im perceptível se for observado pelo
osciloscópio e imperceptível pelo multímetro. A malha de
atraso, formada por R43 e C14, permite alargar um pouco
mais o pulso positivo que ocorre no coletor de Q15, caso
contrário, o pulso positivo no pino 11 (MR) do IC U28, poderia
zerar as tensões de saída antes que o pulso positivo do coletor
de Q15 conseguisse excitar a entrada de CLOCK, pino 15 do
ICU14.
Toda a sequência de acionamento do U14 e demais
integrados decodificadores BCD, já foi explanada no
diagrama resumido e também alguns detalhes específicos do
integrado CD 4029.
CHAVEAMENTO PARA HORA-ALARME: Podem os
observar que existe a chave SW6, posicionada logo acima do
circuito de alarme, que tem como função, quando
pressionada, levar um nível positivo para todos os comandos
A, B e C dos integrados U5 ao U10.
Estes integrados possuem pinos X (pino 14) que pode ser
ligado ao pino X0 (pino 12) ou X1 (pino 13). Como as entradas
de seleção A, B e C (pinos 11, 10 e 9) estão em nível baixo, a
conexão X estará ligada à X0, assim como as outras chaves Y
ficarão ligadas à saída Y0. Isto permitirá que as saídas dos
integrados contadores BCD U11 à U14 (pinos 6, 11, 14 e 2)
possam ser interligados (passando pelas chaves dos
integrados U5 à U10) às entradas BCD dos integrados U1 ao
U4, que são os decodificadores do display.
Voltando novamente à chave SW6, quando pressionada,
levará as informações armazenadas nos integrados U15 à
U18 ao displays, possibilitando a visualização do que foi
programado. Além disso, enquanto pressionamos a chave,
temos a possibilidade de alterar os minutos e horas que está
memorizado, pressionando as respectivas chaves, que
levarão em cada toque, pulsos de CLOCK para alterar os
minutos ou horas.
INTEGRADOS CHAVEADORES
U5: responsável por fazer a interligação das chaves SW4 às
entradas de clock dos integrados U14 (minutos-normal) U18
(minutos-alarme) e também a chave SW5 às entradas de
clock dos integrados U12 (horas-normal) U16 (horas-alarme).
Atenção: após a leitura e/ou estudo detalhado desta aula, parta para a feitura dos
blocos de exercícios M 4-53 à M4-56. Não prossiga para a aula seguinte sem ter
certeza que seu resultado nos blocos é acima de 85%. Lem bre-se que o verdadeiro
aprendizado, com retenção das informações desta aula, somente será alcançado com
todos os exercícios muito bem feitos. Portanto, tenha paciência pois será no dia-a-dia
da feitura dos blocos alcançará um excelente nível em eletrônica.
188) FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MÓDULO - 4
Como o integrado U14 já recebe o clock da rede dividido, ele
também receberá este, que fará com que os minutos sejam
adiantados até chegar ao ponto que nos interessa. Não
esquecer que o acesso ao conjunto U14 e U12 ou U18 e U16,
dependerá do posicionamento da chave SW6 (hora-
ALARME).
Ainda o integrado U5 - pino 15, será responsável em enviar o
dado armazenado “D” para o decodificador de display que
trabalha com a dezena de h o ra -d íg ito 1 ou 2
U6 ao U10: estes integrados serão responsáveis por receber
os códigos BCD s dos contadores dos relógio ou do
armazenamento para alarme, fazer a seleção de um ou outro e
enviar para os decodificadores BCD para 7 segmentos, os
integrados U1 aoU4.
CIRCUITO DE DISPARO DO ALARME: No canto direito
baixo, temos o circuito de coincidência, disparo e acionamento
referente ao processo de alarme do relógio. Podemos ver pelo
esquema geral que os integrados U19 ao U22 (portas XNOR),
farão a seleção da coincidência entre os decodificadores BCD
do relógio e do alarme, para que somente existe o
acionamento, quando todos os números binários dos dois
sistemas sejam iguais.
Assim, quando os integrados U23 e U24, receberem em suas
entradas níveis altos (portas NAND de 4 entradas cada), todas
suas saídas pinos 1 e 13 (ambos Cl s) estarão em nível baixo,
que não polarizarão os transistores Q1 ao Q4. Com isso, a
tensão de seus coletores subirá, levando este nível à outra
porta NAND de 4 entradas, resultando no pino 1 de uma
tensão de 0V, cortando Q5.
Com este transistor cortado, haverá polarização para Q6 que
irá polarizar o relé e também a base do transistor Q7, que
também produzirá corrente entre emissor e coletor, mantendo
constante a polarização para Q6, mantendo o alarme sempre
acionado. Para desligar o alarme, a chave SW3 deverá ser
pressiona. Mas, alertamos que durante pelo menos 1 minuto,
os códigos do alarm e e da hora serão os m esm os e o circuito
de coincidência continuará a acionar o circuito de alarme.
MODIFICAÇÃO DO RELÓGIO PARA CONTADOR DIGITAL:
O circuito em questão, possui circuitos de resetamento para
trabalhar na contagem de minutos e horas. Assim, os
integrados U14 e U18 trabalham com contagem BCD de 0 à 9
até que enviam CLOCK para os integrados U13 e U17, que
trabalharão com contagem de 0 à 5 (no máximo sessenta
minutos). Para que estes contem de 0 à 9, bastará desligar as
conexões que saem dos pinos 11 e 14 e vão para os
detectores de coincidência e resetamento. Ao mesmo tempo,
os pinos “C0” de U13 e U17 deverão ser ligados ao CLOCK
dos integrados U 12e U16.
Já, os contadores U11 e U15 contam até 2 (24 horas), sendo
que para contarem de 0 à 9 devem ter a ligação que sai dos
pinos 11 (de ambos integrados) e que segue para o integrado
U26, retirada.
É DE SUMA IMPORTÂNCIA QUE VOCÊ INVISTA TEMPO
NÃO SOMENTE NA MONTAGEM DO CIRCUITO E QUE
OBTENHA SEU FUNCIONAMENTO. MAS VÁRIAS
EXPERIÊNCIAS PODEM SER FEITAS COM O CIRCUITO, O
QUE LHE DARÁ SEGURANÇA PARA PROJETOS NA
ÁREA DE ELETRÔNICA DIGITAL.
APOSTILA MÓDULO - 4

CONVERSOR DC-DC (fontes chaveadas) - 1

O conceitos básicos da fonte chaveada
A grande eficiência da fonte chav eada e o efeito indutivo
Fonte chaveada série e fonte chaveada paralela
Com o “jum pear” fontes chaveadas séries e paralelas
Conversor step-down - step-up - Voltage Inverting Converter
O versátil integrado M C34063 (várias configurações)

TEORIA GERAL DE FONTES CHAVEADAS

Conceitos básicos
Apesar de existirem desde a década de 60, na década de
80 houve uma expansão muito grande destas para a
maioria dos equipamentos. Mais do que economia geral
de consumo, elas caracterizaram-se por desarmarem
nas incidências de curto-circuitos nos circuitos que
alim entam , evitando assim queim a de outros
componentes. Apesar desse grande recurso, trouxe
novos problemas para o técnico reparador que não
sabiam (ou ainda não sabem) definir se o defeito ocorre
na fonte de alimentação (por não apresentar tensões de
saída) ou em algum ponto à frente desta. fig u r a 1
Na figura 3, podemos ver uma tensão de entrada de 100
volts, sendo que necessitamos para a carga somente de
50 volts. Se temos uma tensão de entrada de 100 volts e
uma tensão de saída de 50 volts, fica claro que sobre o
transistor, cairá o restante da tensão, ou seja, 50 volts.
Considerando agora que pelo circuito há uma corrente de
1 A (um ampere), haverá uma dissipação de potência de
50 W na carga (RL), o mesmo ocorrendo para o transistor
Q1. Notem que a dissipação de potência na carga existe
para que se produza algo, como luz, calor, som, imagem,
etc, enquanto que a queda de tensão sobre o transistor
Q1, dissipará somente calor (perda de energia), gerando
uma eficácia para o circuito de somente 50%.
V cm, fig u r a 3
VQ1 =50V
► •« Q1
>---------- 1 1---------- 1

L 1=1A
RL Vout
100V 50V
T

As fontes chaveadas, como nome já diz, trabalham no

princípio de chaveamento, ou seja, corte saturação de
um transistor chamado chaveador, buscando entregar na
saída uma tensão DC "convertida" para baixo ou para
cima com a mínima perda de potência.
Nos equipamentos mais antigos utilizava-se o regulador
de tensão à transistor, trabalhando como um simples
resistor, para conseguir o efeito de redução de tensão. A
figura 1 , mostra um circuito de fonte de alimentação
regulada, onde temos normalmente um transistor
chamado de regulador da fonte que deverá segurar parte
da tensão, deixando o restante para carga (RL).
A figura 2, mostra-nos que a queda de tensão sobre o
transistor, será igual à tensão de entrada menos a
Na figura 4, podemos ver um regulador dos mais
simples, onde temos o capacitor C1 que faz o filtro da
entrada, o transistor Q1 (regulador), o d iodozenerZ D I, o
resistor R1 (criará juntamente com o zener a tensão de
referência), um capacitor C2 de saída e finalmente a
carga RL.
Considerando que o circuito proposto na figura 5, possui
uma tensão de entrada de 20 volts, e que necessitamos
de uma tensão de saída de 5 volts, já podemos afirmar
que sobre o transistor Q1, cairá uma tensão de 15 volts;
também já podemos definir a tensão de ZD1, que será de
5,6 volts. Com uma tensão de queda sobre o transistor 13

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA
vezes maior que sobre a carga, dizemos que circuito terá
uma eficiência muito baixa, em tomo de 25%.
15V
baixa eficiência (25%) = muita tensão sobre o transistor
regulador, logo muito dissipação de calor sobre ele;
potência essa que apesar de consumida não é entregue
à carga.
Considerando agora figura 6 , se entramos com uma
tensão de 8 volts e na saída necessitamos dos mesmos 5
volts do exemplo anterior, dizemos que sobre o transistor
Q1, haverá uma queda de 3 volts, resultando em uma
eficiência para o circuito de 65%.
alta eficiência (65%) = pouca tensão sobre o transistor
regulador, logo pouca dissipação sobre ele.
A grande eficiência da fonte chaveada
A figura 7, mostra-nos um circuito muito simples de fonte
chaveada. Podemos dizer que na composição mais
básica, é formada por um indutor ou "chopper"
(comutador), o transistor que fará o trabalho de corte
ti
TR1
\JO^KAAJ~
n
✓ ---------------
'—
CONTROLES
◄----------------------------
saturação e um filtro final (capacitor), de alta capacitância
e de acordo com a tensão de saída.
A lógica da fonte chaveada, como o nome já diz, é fazer
com que o transistor chaveie, ou seja, sature ou corte
(chave fechada ou aberta), para evitar que se tenha no
transistor tensão aplicada por corrente circulante,
ocorrendo simultaneamente em determinado período de
tempo. Assim, em um dado período de tempo, o transistor
está saturado, ou seja, não haverá tensão entre coletor
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MÓDULO - 4
emissor, mas haverá corrente circulante (figura 8a).
Quando temos o transistor cortado, teremos uma grande
tensão entre coletor-emissor; em contrapartida não
figura 5 haverá circulação de corrente (figura 8b), gerando uma
potência teórica dissipada de zero watt.
Um dos problemas da fonte chaveada é no tempo de
saturação do transistor, que geraria aparentemente uma
alta corrente circulante. Mas, devido a reatância indutiva
(alta resistência no início da variação de corrente), não
teremos uma corrente alta no início da saturação, mas
que aumentará à medida que o tempo passa.
O efeito indutivo
O transistor chaveador deverá ficar em série com um
transformador chamado de "chopper" ou comutador, com
mostramos na figura 7 Na saturação do transistor (figura
8b), haverá uma circulação de corrente que tenderá
inicialmente a ser pequena devido à força contra
eletromotriz induzida do transformador TR1 sobre ele
mesmo. Na formação do campo (provocada pela
corrente circulante) haverá uma alta reatância (alta
resistência) do indutor, gerando inicialmente uma baixa
c o r r e n t e c i r c u l a n t e . Co m i st o c a r r e g a m o s
paulatinamente C2, sem provocar corrente excessivas
figura 6 pelo transistor
figura 8a
^ T V A A A A M T'
^ X “
I
figura 8b
+ TR1
+ +
VAAAA2J
I
A medida que o tempo passa, o campo eletromagnético
vai se formando e a reatância indutiva vai caindo,
possibilitando um aumento proporcional da corrente
circulante, que se não for interrompida poderá destruir o
transistor chaveador.
Deste modo, o transistor chaveador deverá ser cortado
f ig u r a 7 (chave aberta) como vemos na figura 8b, impedindo que
a corrente que aumentava paulatinamente venha
^
T— C2
queimá-lo. Neste ponto, outro problema surge, pois o
campo criado no indutor pela grande circulação de
corrente não pode simplesmente desaparecer, devendo
decrescer, até chegar a zero. Nesse decréscimo, haverá
a criação de um potencial muito positivo do lado
esquerdo do transform ador TR1 (força contra
eletromotriz induzida), que também poderá levar a
queima o transistor T1 por tensão excessiva. Devido a
isto, será necessária a colocação de um capacitor de
"amortecimento" (C3 como mostrado na figura 9, que
ficará em paralelo (coletor-emissor) com transistor
chaveador e evitará tensões excessivas, pois absorverá
parte do potencial positivo gerado no corte dele.
Assim, forma-se o circuito de conversão que irá
transformar determinada tensão DC em outra tensão DC,
no caso menor, e quase sem perdas de energia.
APOSTILA
Fonte chaveada série
A fonte de alimentação mostrada na figura 9, caracteriza-
se por levar a tensão de alimentação para carga de modo
série, ou seja, o transistor chaveador e o transformador
chopper estarão em série com a carga. Neste tipo de
fonte o transistor chaveador tem seu emissor amarrado à
tensão de saída, e todo o controle de chaveamento
também fica preso a esta tensão.
figura 9
MODULO - 4
de saída horizontal excitado pela fonte, cria-se a
necessidade de que a fonte trabalhe completamente
sincronizada com os sinais de sincronismo da emissora.
Voltaremos a falar sobre esta fonte mais adiante.
Fontes paralelas
Outro tipo de fonte utilizada, principalmente em
televisores de grandes polegadas e em praticamente
todos aparelhos vendidos nos dias de hoje, será a fonte
paralela isolada, onda a tensão retificada e filtrada da
rede é aplicada em uma carga formada pelo
transformador chopper de TR1 e transistor chaveador
T 1 , como mostramos na figura 1 2 .

Existem outros tipos de fontes chaveadas série, como

mostramos na figura 10 , onde podemos ver que o coletor
do transistor chaveador recebe tensão retificada e
filtrada da rede (150 ou 300Vdc), sendo que o
transformador chopper fica ligado ao emissor do
transistor. Assim o lado direito do chopper fica preso a
tensão de saída filtrada pelo capacitor C2, enquanto o
lado esquerdo deste é levado a um potencial mais
positivo de entrada (na saturação do transistor T1). Isso
significa que o efeito da força contra eletromotriz induzida
agora se inverte. Considerando que lado esquerdo de
TR1 vai a um potencial mais positivo (saturação de T1), O controle das tensões de saída deste tipo de fonte
no corte do transistor chaveador, o lado esquerdo desse (estabilização da tensão de saída), é feito a partir de uma
transformador fica muito negativo, edaí odiodo D1 fará o tensão retirada do secundário, que entra no circuito de
papel de grampeador do chopper (TR1) para a massa. controle e ajusta o tempo de saturação do transistor
Com isto e evita-se a queima de T 1 por tensão excessiva chaveador.
e ainda retifica-se o retorno do campo, aproveitando-o O objetivo principal da fonte paralela é isolar a retificação
para fazer uma retificação em "onda completa" para o e filtragem feita diretamente da rede elétrica, para uma
capacitor C2. malha com terra totalmente isolado. Apesar dos pontos
negativos dos capacitores C2, C3 e C4 serem comuns
(massa ou chassi), o negativo o capacitor C1 é comum ao
T1
+ TR1
emissor do transistor chaveador, mas totalmente isolado
O— do chassis do televisor. Na figura 13, mostramos outro
C1
X
YAAÀAAF
X C2 tipo de fonte chaveada paralela, com um controle tensão
mais preciso. Nesta, amostras das tensões de saída (do
lado isolado da rede) são levadas até uma somatória de

figura 10 TR1
+110V

Uma fonte série muito semelhante à anterior é mostrada

na figura 1 1 , diferindo na excitação do transistor de saída
horizontal, que é feita aproveitando a variação de +15V
corrente no transformador chopper. Podemos dizer que a
saída horizontal, além da excitação da bobina de
deflexão horizontal, também é responsável pela geração
de alta tensão. No exemplo, sendo a base do transistor +8V

C1
X

figura 11 figura 13
F O TO ACOPLAD OR

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA
tensões para excitação de um LED que fica dentro de um
foto acoplador, que acenderá mais, conforme sejam
maiores as tensões de saída Assim, será feito uma
realimentação para o primário do transformador TR1,
visando corrigir qualquer pequena variação que
tenhamos nas tensões de saída.
Finalmente, temos a fonte chaveada paralela chamada
de fly-back (pulsos de retorno), mostrada na figura 14.
Esta fonte possui uma retificação e filtragem baseada na
rede elétrica, cuja tensão contínua chega até o primário
de TR1, sendo que o circuito se fecha via T1, até chegar
ao negativo de C1. No instante da saturação de T1, a
tensão de coletor é a mesma do emissor, ou seja, zero
volt, se tomarmos como referência negativo capacitor
C1. No instante que o transistor corta, haverá geração da
força contra eletromotriz induzida e haverá uma tensão
no coletor muito maior que a gerada na entrada do
transformadorTRI. Com isto, osdiodos D4, D3, D2 e D1,
retificarão essas tensões mais positivas, sobre os
capacitores C5, C4, C3 e C2 respectivamente.
Notem que no referencial massa, está o potencial
positivo do capacitor C1, sendo que as tensões de saída
serão sempre maiores que a tensão medida no positivo
de C1 (em relação ao negativo do mesmo).
Atenção: apesar de ser uma fonte paralela, criando
tensões de saída no corte do transistor chaveador T1,
todas as tensões de saída serão geradas a partir do
próprio primário do transformador TR1, logo ela não é
isolada da rede.
Como provocar o funcionamento do aparelho sem
sua fonte chaveada
A lâmpada em série e os chamados "jumper's" serão
nossas principais armas para fazer funcionar um
determinado aparelho quando está inoperante, e não
sabemos se o problema está na fonte de alimentação,
desarmes ou consumo excessivo após a fonte.
Notem que a lâmpada em série, deverá ter potência
variando de 25 a 485 W, para televisores que vão de 6 a
33 polegadas, o que poderá ser feito por cinco lâmpadas
(colocadas em paralelo) das seguintes potências: 25W,
60W, 100W e duas de 150W, fáceis de encontrar no
mercado.
Caso queira maior potência, as lâmpadas deverão ser
colocadas em paralelo e essas em série com
equipamento em teste. A lâmpada em série garante
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MODULO - 4
proteção para equipamento nos casos de sobrecarga ou
curtos.
a) Fontes chaveada série -saída de tensão a única
Considerando que temos uma fonte chaveada série,
como mostrado na figura 15, caso esteja inoperante, sua
entrada apresentará uma tensão de 150 e 300Vdc
(retificada e filtrada da rede) e sobre C1, nada ou perto
disto sobre C2, deveremos fazer um "jumper" como
mostrado na figura.
Antes de fazermos isto, deveremos nos certificar que a
tensão no coletor de T1, seja de apenas 150Vdc (tensão
da rede de 110Vac retificada e filtrada), pois em geral a
tensão sobre C2, deverá girar em torno de 100Vdc (50
volts a menos que a tensão retificada e filtrada da rede).
Utilizando-se uma lâmpada em série de duas a três
vezes o consumo do equipamento em teste, teremos
uma redução de tensão retificada e filtrada da rede (em
torno de 100Vdc), caso o aparelho comece a funcionar
Caso não funcione, a lâmpada acenderá e logo em
seguida apagará completamente, indicando que houve a
carga do capacitor eletrolítico de filtragem da rede.
Ainda poderá ocorrer o não funcionamento do
equipamento, mas com grande acendimento da lâmpada
em série, indicando que há algo em curto na retificação e
filtragem ou mesmo no primário da fonte chaveada.
Atenção: nunca faça este "jumper" sem a lâmpada em
série, pois a tensão da rede de 150Vdc (rede de 11OVac),
não será reduzida, levando a queima imediatamente
componentes no circuito horizontal.
Notem que a tensão sobre C1, deverá ser de 150 Vdc,
que é obtida pela retificação normal da rede de 110 Vac.
Aparelhos que possuem chaves de mudança de tensão e
não possuem transformador de rede (mudança de
tensão), utilizam a técnica de dobrador de tensão;
portanto, na rede de 110Vac como na de 220Vac teremos
320Vdc sobre C1. Para evitar isto, coloca-se a chave de
voltagem em 220 volts e ligamos o aparelho à lâmpada
em série e esta ligada à rede de 110 volts.
O no caso de dobradores automáticos, retira-se a
atuação destes para que na rede de 110 Vac não se
obtenha os 300Vdc, e sim apenas 150 Vdc.
Voltando a figura 9, e fazendo todos itens mencionados,
podemos dizer que teremos tensão forçada na saída da
fonte chaveada, permitindo interpretar melhor o defeito.
APOSTILA
Afigura 15b, também uma fonte chaveada série, m aséo
transformador “chopper” TR1, que está recebendo agora
a tensão retificada e filtrada da rede. Também neste caso
bastará "jumpear" do capacitor C1 para a C2, como no
exemplo anterior, levando alimentação para o circuito
horizontal.
Nosso aluno pode estar indagando, porque não aplicar
este "jumper" diretamente entre coletor-emissor do
transistor chaveador (figura 16)? Na verdade, esse
procedimento deve ser evitado, pois caso haja curto na
saída da fonte chaveada, este "jumper" provocará uma
corrente contínua atravessando o transformador
chopper, podendo causar danos a este.
Fonte chaveada - comando fonte horizontal.
A fonte chaveada utilizada em alguns televisores da
Philips mais antigos, poderá ser "jumpeada" como
mostra a figura 17. Isto causará a falta de corrente
circulante pelo transformador chopper, não permitindo a
excitação da base-emissor do transistor de saída
horizontal T2, que fica inoperante.
Com isto não serão geradas as tensões do secundário
do TSH e o televisor não funcionará.
Apesar disto, "jumpear" esta fonte é muito importante,
pois em caso de curto do transistor de saída horizontal, a
fonte chaveada não funcionaria, dando inclusive a
impressão que o defeito seria nela. Aplicado o "jumper"
como mostrado na figura, teremos um grande
acendimento da lâmpada, indicando
que existe algum curto, podendo ser o figura 19
transistor de saída horizontal, o
próprio TSH ou ainda o capacitor C2.
Caso tenhamos um gerador com
saída de baixa impedância (corrente
de 1 a 2A), e frequência igual ao
circuito horizontal, poderemos fazer
funcionar o transistor e assim verificar
o funcionamento do equipamento
com o um tod o (sem a fon te
chaveada).
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MODULO 4 -
Fonte chaveada série com mais de uma tensão de
saída
Nas fontes chaveadas série com mais de uma tensão de
saída (figura 18), devemos lembrar que, ao "jumpea-la"
(curto do ponto positivo do capacitor C1 para C2), não
mais teremos as tensões secundárias que saem do
transformador chopper TR1. Assim, faz-se necessário
aplicar uma fonte ajustável, de acordo com a tensão de
saída desta fonte secundária, colocando-a sobre o
capacitor C3. Feito isto, teremos a tensão principal a
partir da lâmpada em série e o "jumper", aplicado via
C1/C2, e também a tensão secundária, aplicando uma
tensão sobre C3.
figura 18 D1
Fonte chaveadas paralelas
Executar um "jumper" em uma fonte chaveada paralela
é um pouco mais complicado, pois em geral essa fonte
chaveada é isolada, ou seja, o ponto comum ou massa
(terra), será um para a fonte que trabalha ligada à rede e
outro após o transform ador chopper. Para o
“jum peam ento” colocar um fio do primário do
transformador para os secundário, não seria suficiente,
pois teríamos que interligar o polo negativo do capacitor
da fonte ao ponto negativo do chassis.
Há uma forma mais rápida de trabalhar com "jumper's"
em fontes paralelas, é fazer o circuito mostrado na figura
19a, onde vemos um cabo de força ligado a uma ponte
de diodos e estes a um capacitor eletrolítico que poderá
ser de 220 ou 470 uF, com tensão de isolação mínima de
250 volts. O circuito equivalente elétrico é mostrado na
figura 19b.
Com este circuito e a lâmpada em série e ligada à rede,
podemos aplicar uma tensão de 70 até 140 Vdc em
qualquer ponto do circuito, bastando controlar a potência
da lâmpada em série que está sendo utilizada (em caso
de dúvida de qual o consumo do aparelho, começar
utilizando uma lâmpada em série de baixa potência,
aumentando até no máximo 2 vezes a potência do
aparelho. Um exemplo da aplicação do dispositivo
APOSTILA
mencionado, pode ser vista na figura 20 , onde temos o
capacitor C2, da fonte de alimentação, recebendo a
tensão de nossa "fonte especial". Notem que o circuito
só poderá ser utilizado em locais onde as tensões
indicadas estão acima de 70 e no máximo até 140 volts,
MÓDULO - 4
onde iremos alimentar a entrada do TSH para a geração
das tensões secundárias. Mas, para que o oscilador
horizontal funcione, será necessário criar também uma
tensão para esta área que será feita por aquela fonte
ajustável, já mostrada para fonte chaveada série.

figura 20

Conversores DC-DC - Teoria Geral

A figura 21, mostra-nos um circuito dos mais simples e de entrada (12 volts), fará o diodo D1 conduzir, criando uma
básicos de um conversor DC-DC, que utiliza nada mais tensão (60 volts do exemplo), maior que na entrada.
nada menos, que quatro componentes: o transistor Afigura 22 , mostra-nos as variações de tensão que ocorrem
chaveador Q1, o transformador- indutor chopper L1, o diodo no coletor do transistor Q1, que serão analisadas com
retificador D1 e o capacitor de filtro C1. O objetivo de detalhes a seguir.
circuito, normalmente gerar uma tensão maior que da O período de tempo marcado como "figura 22 a", diz
entrada (step-up), circuito muito chamado de fly-back. respeito ao tempo em que o transistor está cortado, ou seja,
Afigura 21a, mostra nos, que com o transistor Q1 cortado, a tensão em seu coletor fica estável em 12 volts; o período
haverá uma carga estática para o capacitor C1, que é feita de tempo "figura 22 b", mostra que o transistor entrou em
pelo diodo D1, mantendo a tensão do capacitor com cerca saturação, ou seja, a tensão em seu coletor foi levada a 0
de 11,4 volts. Afigura 21b, mostra nos quando o transistor volt. Finalmente, o período de tempo da "figura 22c",
Q1 está saturado, fazendo mostra-nos o que ocorre durante o corte do transistor, onde
podemos ver uma tensão ou um pico de tensão, bem maior
+12V figura 2 com que o lado de baixo
do indutor L1 seja levado à do que a tensão da fonte (chegando aos 60 volts); vemos
massa; com isto, inicia-se também que essa alta tensão gerada, permanece por um
L1 TR1 uma corrente circulante curto período de tempo, caindo abaixo de zero volt e logo
D1
por L1, que inicialmente é após subindo pouco acima de 12 volts. Esta "oscilação" de
—►
baixa devido à alta tensão, devido ao indutor ter um lado preso a tensão de 12
C1 reatância indutiva, mas volts e o outro lado ficar "solto", funciona como uma mola,
Q1 que aos poucos vai que foi pressionada para um lado e logo em seguida solta,
aumentando, à medida criando uma vibração que diminui até zerar. No caso do
que a reatância indutiva indutor, a tensão do lado de baixo dele não zerará, mas
vai caindo. Ao mesmo tempo cria-se um campo entrará na estabilidade de 12 volts.
eletromagnético que está em expansão. Na sequência da forma de onda "figura 22b", vemos
No momento que o transistor Q1 está saturado, nada novamente o transistor Q1 saturado, criando nova
acontece com a carga do capacitor C1, a não ser uma perda circulação de corrente pelo indutor L1, gerando novamente
de tensão devido a um consumo normal. A figura 21c, o campo em expansão. Na sequência, podemos observar o
mostra-nos o momento em que o transistor Q1 corta, corte do transistor Q1, e novamente a criação do grande
tornando agora o lado de baixo do indutor L1 altamente pico positivo de tensão.
positivo, devido a energia armazenada no indutor. A tensão Isto vai se repetindo periodicamente, até se formar uma
que aparece do lado de baixo do indutor será tantas vezes carga constante sobre o capacitor C1. Na figura 23, vemos o
maior quanto o tempo de saturação de Q1 (período que acontece com a tensão sobre o capacitor C1;
anterior). Este pico positivo de tensão, maior que a tensão inicialmente ela é pouco menos de 12 volts, durante a figura
23a e 23b, sendo
+12V figura 21c que na figura 23a o
+12V figura 21a figura 21b +12V
tra n s is to r está
cortado, permitindo
|L1 L1 que a tensão de 12
D1 11,4V D1 D1 60V
volts passe por L1
-N -
H f » e D1, mantendo
«=!= C1 C1 uma c a rg a no
Q1 Q1 ■T c a p a c it o r . No
1 1 p e r í o d o

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

 APOSTILA MODULO - 4

figura 22

, figura 22a figura 22b figura 22c figura 22b figura 22c figura 22b figura 22c

tempo em que o tempo em que o

tempo em que o transistor transistor
transistor tempo em que o transistor tempo em que o transistor
tempo em que o transistor chaveador satura, chaveador satura,
tempo em que o chaveador satura, chaveador corta, elevando a tensão chaveador corta, elevando a tensão
chaveador corta, elevando a tensão levando a tensão a levando a tensão a
transistor chaveador em seu coletor muitas vezes a em seu coletor muitas vezes a
levando a tensão a em seu coletor muitas vezes a zero volt. Notem zero volt Notem
está inoperante tensão da fonte. Neste tempo, o tensão da fonte. Neste tempo, o
zero volt Notem tensão da fonte Neste tempo, o que na saida. o que na saida. o
Temos na onda de que na saida, o diodo D l, levará novamente o pico capacitor C'l. diodo D I , levará novamente o pico
diodo D I , levará o pico de tensão capacitor C l.
cima, I2V e na onda de tensão que é de 60V, para o
O de baixo, 1l,4 V
capacitor C l, continua a
descarregar
de tensão que é de 60V, para o continua a
capacitor C l , elevando novamente a descarregar capacitor C I , elevando novamente a
i— começa a
O ▲ descarregar lentamenle tensão para 60V sobre ele lentamente tensão para 60V sobre ele
mantendo-se poucoi mantendo-se pouco
õ abaixo de 60V abaixo de 60V
03 6 0 V -
Q. -T r
03
O
O
0 40V- figura 22a figura 22b figura 22c figura 22b figura 22c figura 22f> figura 22c
i_
JD
O
</)
O
*03
(/)
C
12V-s
£ 10V ~

figura 23
: figura 23a figura 23b figura 23c figura 23b figura 23c figura 23b

tempo em que o
tempo em que o estamos agora transistor chaveador
satura, levando a
transistor chaveador observando um maior
No corte de Q I , haverá uma geração tensão a zero volt. No corte de Q l, haverá uma geração
está inoperante tempo que o
de maior tensão em seu coletor, Notem que na saída, o de maior tensão em seu coletor,
Temos na onda de transistor Q l satura,
devido a um m aior campo gerado capacitor C l, continua devido a um m aior campo gerado
cima, I2 V e na onda levando a um
a descarregar sobre o indutor L l Neste tempo, o
de baixo, I l,4 V aumento da corrente sobre o indutor L I Neste tempo, o
lentamente mantendo- diodo D l, levará o pico de tensão
geral e do campo diodo D I , levará o pico de tensão
A que é de 74V, para o capacitor C I .
se pouco abaixo de
que é de 74V, para o capacitor C I .

r
74V- Notem que na saida, 74V
o capacitor C l,
70V-
começa a descarregar
o
i—
■*O
—»
O
CD
Q_
CD
O 4 °v- figura 23a figura 23b figura 23c figura 23b figura 23c figura 23b figura 23c
O
0
_Q
O
(/)
O 12V-
«CD
(/) 10V -
£=
,0

^ICTAÇ^ FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MODULO 4 -

compreendido pela "figura 23b" podemos ver uma pequena eletromagnético também aumenta. Considerando agora a
queda na tensão de carga do capacitor C1. figura 24c, podemos dizer que no corte do transistor Q2,
No período de tempo "figura 23c", podemos ver que o haverá a soltura do lado de cima do indutor, e como ele
capacitor C1, se carregará com uma grande tensão (muito havia sido levado anteriormente a um potencial mais
próxima a 60 volts). Como o pico que carregou o capacitor positivo, será criado agora potencial negativo bem maior
C1 é de curta duração, haverá um pequeno decréscimo da que a referência do outro lado do indutor (massa ou terra).
tensão armazenada em C1 do período de tempo mostrado Assim, a tensão cairá bem abaixo da massa, possibilitando
nas "figura 21c" e "figura 23b", até que chega novo pico de a circulação de corrente via diodo D2 e a carga do capacitor
tensão positiva (devido ao corte do transistor e a energia C2 e, com um potencial aproximado de -45 volts.
acumulada em L1), carregando novamente o capacitor C1. Na figura 25, podemos ver as variações de tensão no
Com a frequência de trabalho desta fonte chaveada ou coletor do transistor Q2. No período de tempo "fig. 25a",
conversor DC-DC, é muito alta, haverá um pequeno ripple, podemos ver que no corte do transistor, a tensão de coletor
na tensão armazenada sobre C 1 . será de zero volt. Logo em seguida, no período de tempo
"fig. 25b", podemos ver que o transistor saturado, leva o
Como determinar a tensão de saída potencial de coletor para 12 volts, gerando assim corrente
circulante pelo indutor L2. Quando entramos no período de
Observando agora a figura 22 em relação à figura 23, tempo "fig.25c" vemos que haverá o corte do transistor Q2,
notamos que são praticamente iguais, diferindo no aspecto e a geração de um grande pico negativo de tensão, que
que a tensão pico-a-pico aumentou na figuras 23. Vamos durará um espaço de tempo, passando logo após para uma
observar abaixo como isso aconteceu, o que determinará ondulação acima da massa, e novamente abaixo da massa
aumento ou diminuição na tensão de saída da fonte. (reduzindo de amplitude); isto ocorrerá até que a energia
Observando agora o período de tempo "figura 23b", acumulada no indutor acabe, indo a zero volt, pois o lado do
notamos que a saturação do transistor Q 1 , se dará por um indutor está preso à
tempo maior. Isto fará com que a corrente circulante pelo massa.
indutor L1 aumente consideravelmente, aumentando Na sequência da forma +12V
também o campo eletromagnético; isso significa dizer que d e o n d a , m a i s figura 24
no corte do transistor, haverá muito maior energia p r e c i s a m e n t e o
acumulada no indutor L1, provocando com isso um período de tempo "fig.
potencial ainda mais positivo no lado de baixo deste 25b", o transistor Q2
componente. voltará a saturar, e o
O período de tempo da "figura 23c", mostra claramente que ciclo se repetirá.
o pico de tensão chega aos 74 volts, onde logo em seguida A figura 25c, mostra-
cai abaixo de zero volt. Na figura 23, vemos que a tensão nos o que ocorrerá com
armazenada sobre o capacitor C1 será de praticamente 74 a carga ou tensão
volts, começando uma pequena queda logo depois que o sobre capacitor C2.
pico desaparece (esta pequena queda compreende o C o n s i d e r a n d o os
período "figura 23c" e "figura 23 b"). períodos de tempo "fig.
Podemos concluir assim, que o tempo de saturação do 25a" e fig. 25b", vemos que não há a carga do capacitor C2
transistor chaveador Q1, determinará o quanto será a mantendo zero volt na saída. Na ocorrência do pulso de alta
tensão de saída; quanto maior o tempo de saturação do intensidade negativo, haverá a polarização do diodo D2 e a
transistor Q1, maior será a energia acumulada no indutor carga de C2, fazendo com que seja acumulada uma tensão
L1, e maior será a tensão entregue para o capacitor C1. de -45 volts. Vemos também que após cessar o pulso
negativo, haverá uma pequena descarga do capacitor C2,
Conversor de inversão de tensão (Voltage Inverting até que venha novo pulso de alta intensidade negativo,
Converter) carregando-o novamente.
A figura 25, é muito semelhante à figura 26. O que difere
Afigura 24, mostra-nos um conversor DC-DC, utilizado para entre elas é o tempo de saturação do transistor Q2, que na
inverter a tensão de saída em relação a entrada. Trata-se figura 26 é maior que na figura 25b. O maior tempo de
também de um conversor fly-back, mas disposto de forma a saturação do transistor, criará uma maior corrente circulante
criar uma tensão negativa na saída. Vamos analisar pelo indutor L2, gerando consequentemente maior campo e
detalhadamente seu comportamento nas linhas seguintes. maior energia armazenada, gerando com isso um pico
Na figura 24a, vemos que o transistor Q2 está cortado, negativo de maior intensidade.
mantendo a tensão em seu coletor com zero volt (seu A figura 26, no período de tempo "fig. 26c" mostra que a
emissor recebe tensão de alimentação de 12 volts). Isso tensão armazenada no capacitor C2, aumentou para -60
significa dizer que a tensão sobre o capacitor C2, também é volts, com um pequeno ripple.
de zero volt. Na figura 24b, podemos ver a saturação do
transistor Q2, levando o potencial de seu coletor para 12
volts, começando a
gerar uma corrente
c ir c u la n t e pelo
indutor L 2 . L2V figura 24a +1 figura 24b +1>2V figura 24c
Inicialmente essa
corrente circulante é
I Q2
< L
]<
pequena, devido a >
reatância indutiva de °2 ov D2 OV Q2 .1 D2 -45V
L2. A corrente vai
a u m e n t a r
k --------- N---------t--------- ► H ---------T--------- ► * L. y».. “ H ---------T--------

proporcionalmente, a
medida que o campo
L2 X C2 L2 X C2 L2 X C2

196 FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

 ) ;> ) ) ) ) ) ) ) )

o
m
■o
O
H
m>
z
o
) ) ) ) ) ) ) .) ) ) ) ) ) ) ) ) )

APOSTILA
-AOS-

MÓDULO ■
APOSTILA
CONVERSOR 12 VOLTS PARA +70 E -70 VOLTS
Um grande problema enfrentado pelos projetistas de
"CAR AUDIO" ou aparelhos de som para automóveis é
quanto ao amplificador de potência, que para ser
considerado “bom” deve ter potências acima de
300Wrms.
Apesar disto, teoricamente não conseguimos passar de
40 Wrms por canal. Isto se deve a tensão de alimentação
ser muito baixa, fixada em 12 volts (tensão da bateria).
Considerando que temos uma alimentação de 12 volts e
um alto-falante de 4 ohms, podemos afirmar que a
corrente máxima circulante é de somente três amperes, o
que limita em muita potência sonora final.
+ 12V
fig u r a 2 8
Podemos dizer que o amplificador em ponte, produz a
melhor performance quanto ao quesito potência
(incluindo resposta de baixas frequências), mas é neste
tipo de saída que conseguimos a potência máxima
mencionada acima. Caso o amplificador suporte,
poderemos utilizar cargas menores de 4 ohms, onde
teremos potências que podem chegar próximas a 60 ou
80 Wrms.
A forma de aumentar a potência sonora, mantendo
qualidade de som, é criar um circuito conversor, que
possa gerar a partir dos 12 volts da bateria, tensões
acima de 50 volts e simétricas (>+50 volts e -50 volts).
Veremos a seguir um conversor DC-DC, muito simples,
capaz de gerar as tensões mencionadas acima.
Step-Up converter
O circuito da figura 27, é um conversor elevador de
tensão, que a partir de 12 volts, gerará na saída uma
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MODULO 4 -
tensão superior a 50 volts. Quando transistor Q1 satura,
começa a ser formado um campo em TR1, que vai
expandindo, até quê o transistor Q1 corta, gerando um
potencial muito positivo do lado de baixo de TR1. O diodo
D1 se incumbirá de retificar e o capacitor C1, filtrar a
tensão de saída.
Para que a tensão de saída deste conversor não se
eleve demasiadamente, haverá um circuito de controle e
a estabilização, que controlará o tempo de corte
saturação do transistor Q1.
Para que possamos entender melhor o circuito, vamos
analisar a figura 28; considerando na saída da fonte uma
tensão de + 70 volts, caberá calcular o divisor resistivo
formado por R1, P1 e R2; o cálculo deverá ser tal, que
gere uma tensão aproximada de 6 volts na saída do
cursor de P1, tensão esta que irá atuar na entrada
"in v e rs o ra " do a m p lific a d o r o p e ra cio n a l IC 1
Considerando agora que temos uma dente-de-serra
proveniente do circuito oscilador, haverá a formação de
uma onda quadrada na saída do operacional IC1. Aonda
quadrada irá fazer o transistor Q1 saturar e cortar, e com
isto gerar a tensão de saída de + 70 volts. Caso a tensão
de alimentação tenda a subir, também subirá a tensão de
6 volts, fazendo com que essa tensão comparada dente-
de-serra, gere na saída uma onda quadrada, cuja largura
de pulso positivo acaba sendo menor; assim o transistor
Q1 ficará menos tempo saturado, gerando uma menor
tensão na saída da fonte, mantendo-a estabilizada.
Voltage Inverting Converter
Na figura 29, temos um inversor de tensão,
baseado no transistor Q2, transformador TR2,
diodo D2 e capacitor C2. O objetivo será levar o
lado de cima do transformador TR2 até a
alimentação positiva de 12 volts fazendo circular
corrente por ele e gerando um campo
eletromagnético. No corte do transistor Q2, a
energia acumulada no indutor TR2 (potencial
bem negativo - abaixo da massa) será retificado
por D2, indo carregar o capacitor C2 com tensão
aproximada de -70 volts. Uma referência da
tensão de saída será levada ao circuito de
controle e estabilização que atuará no oscilador,
para fazer a correção e a estabilização da tensão
de saída.
Na figura 30, podemos ver como funciona o
circuito de realimentação negativa que controlará a
tensão de saída em -70 volts. Uma amostra da tensão de
APOSTILA MÓDULO 4 -

-70 volts, irá passar pelo resistor R1, P1 e

R2, chegando à fonte de 12 volts. Assim, + 12V
teremos no cursor de P1 tensão de 6 volts
(a tensão do divisor resistivo é calculada a
partirda tensão de +12V indo até a tensão
de -70V), que acabará entrando na
entrada "inversora" do amplificador
operacional (IC2). Essa tensão será
com parada com a dente-de-serra
proveniente do oscilador que gera na
saída do operacional a onda quadrada de
corte-saturação do transistor Q2. Caso a
fonte de -70 volts aumente (torne-se mais
negativa), haverá uma diminuição na
tensão de 6 volts de referência do
p o te n c iô m e tro P1, c a u s a n d o na
comparação com a dente-de-serra uma
maior largura do pulso positivo; essa
maior largura, manterá Q2 mais tempo
cortado do que saturado, fazendo com que a tensão de - Considerando agora a tensão negativa de -70 volts, no
70 volts caia. catodo do diodo ZD2, teremos a tensão de -23 volts;
ca lculando assim as quedas de tensões no
Circuito completo do conversor de + 70 volts e -70 volts potenciômetro P2 e R9, teremos no cursor de P2, a
tensão de 6 volts.
Como dissemos anteriormente, as figuras 28 e 30, Poderemos utilizar o mesmo oscilador, para excitar com
mostra-nos o que seria um conversor DC-DC que irá a dente-de-serra tanto o IC1 quanto o IC2. Os diodos D3
transformar a tensão de entrada de 12 V (da bateria) para e D4, tem como objetivo evitar que as tensões
+ 70 volts e -70 volts. Para isso, utilizaremos os circuitos provenientes da saída da fonte, ultrapassem as tensões
mencionados, tanto na figura 28 como na figura 30. de polarização da etapa de processamento de sinal. O
É importante notar que o diodo ZD1, estará polarizado, mesmo ocorre para os diodos D5 e D6 .
ou seja, teremos em seu anodo, 23 volts (resultado da É importante observar que os transformadores TR1 e
subtração de 47 volts do zener com a tensão de TR2, possuem poucas espiras, que indica que o circuito
alimentação + 70 volts). A utilização do zener se faz trabalha numa frequência muito alta. Outro dado prático
necessária para melhorar a resposta de correção da muito importante é a bitola do fio utilizado (muito grosso)
estabilização da fonte, ou seja, caso haja variação de 1 devendo suportar em alguns casos, de 10 a 30 amperes,
volt na tensão de + 70 volts teremos também a mesma o que geraria uma potência total em torno de 700 Wrms.
variação de 1 volt no anodo do zener. Desta forma temos Quando nos referimos a uma corrente tão alta, fica claro
certeza que a tensão do cursor do potenciômetro P 1 será que os transistores Q 1 e Q2 devem suportar a referida
de 6 volts. corrente, bem como os diodos D1 e D2.
APOSTILA
O VERSÁTIL INTEGRADO MC34063
Afigura 32, mostra-nos o integrado MC34063, que apesar
de possuir somente 8 pinos, poderá ser utilizado nas mais
diversas aplicações de conversão de tensão É composto
de um circuito oscilador e capacitor gerador de rampa
situado no pino 3. Este oscilador pode ser desarmado
através do sensor de pico de corrente (Ipk - 1 peak) situado
no pino 7. A tensão de referência que deverá entrar no
integrado pelo pino 5, controlará a largura do PWM, ou
seja o tempo em que o transistor chaveador interno Q1
ficará saturado.
MÓDULO - 4
Configurações Gerais de utilização do integrado
MC34063
Este integrado pode ser utilizado para trabalhar em
Step-Up converter (conversor de tensão acima da
entrada), Step-Down converter (conversor de tensão
abaixo da entrada) e também em Voltage Inverting
Converter (conversor para tensão inversa à da entrada -
tensão negativa). Veremos a seguir uma série de
ligações externas utilizando este circuito integrado.

figura 32 Step-Up converter

Switcn Afigura 34, mostra-nos um projeto muito simples de um

Colleclor
u iK -e
Switch
Emitter
Timing
Capacitor
Vcc
GND
SO-8 Comporotor
Inverting
Input
Temos no pino 8, polarização independente para o coletor
do transistor driver Q2. No pino 6, entrará a tensão de
alimentação que poderá ser de 3V até 40 volts.
Quando ligamos o circuito, a tensão na saída do
comparador será de nível alto, fazendo com que a porta
“E” funcione de acordo com o nível de tensão presente na
outra entrada. Considerando que a carga do capacitor C3,
é baseada em um resistor (interno) que vem da saída do
comparador, formará uma tensão dente-de-serra que irá
gerar o funcionamento normal do Flip-Flop RS. Com o
aumento da tensão de saída, haverá elevação do
potencial no pino 5 e obviamente a queda de tensão na
saída do comparador. Esta queda de tensão fará com que
conversor de tensão para cima. A tensão de entrada
mencionado no circuito de 12 volts, entra no pino 6 do
integrado alimentando circuitos internos. Essa tensão
passa pelo resistor de segurança (Rsc), indo até o
indutor L1, chegando até o coletor do transistor
chaveador interno (pino 1 do integrado). É importante
verificar que o emissor do transistor chaveador é ligado à
massa. Com isto, toda vez que o transistor satura, o lado
direito do indutor L1 é levado um potencial negativo;
quando este transistor chaveador corta, o lado direito do
indutor L1 é levado a um potencial muito positivo, cuja
tensão é retificada pelo diodo D1 e filtrada no capacitor
C1. A tensão de saída gerada deste modo, sempre será
maior que a da entrada (no caso será de 28
volts/175mA).
figura 34 Step-Up Converter
170/iH
«3
DRC SWC
i8on
Ip k SWE
o,
BYV10-40

a dente-de-serra demore mais a subir, fazendo com que o

Vcc TC
acionamento do pino "set" seja retido por um tempo,
diminuindo o tempo de saturação do transistor Q1 e
consequentemente diminuindo ou controlando a tensão v IN O - Cll GND
12V VOUT
de saída da fonte. c2 E
100/xF
M C 3 4 0 6 3 A /E _ l_ C3 2 8 V /t7 5 m A
1.5nF
figura 33
PIN CONNECTIONS
CONNECTION DIAGRAM (top view) *2
Pin No Symbol Name and Function T I3 -
1 SWC Switch Collector «7KÍ1

2 SWE Switch Emitter 3 30«F

3 TC Timing Capacitor
4 GND Ground
5 Cll Comparator Inverting Input
6 Vcc Voltage Supply
7 Ipk Ipk Sense Observando ainda a figura, vemos o divisor resistivo
8 DRC Voltage Driver Collector formado por R2 e R1, que dividindo a tensão de saída de
28V pela proporção de (22x) teremos a tensão de 1,25V,
Afigura 33, nos dá detalhes (em inglês) de como os pinos que é a mesma da tensão de referência interna do
são identificados. É importante ressaltar a necessidade de comparador. Isso significa dizer que, quando a tensão de
dom inar- mesmo que parcialmente - o idioma inglês, pois saída da fonte chegar a 28 volts, haverá a estabilização
as pesquisas feitas via internet, de materiais de eletrônica da mesma.
(ou outras áreas), virão escritas em inglês, mesmo O resistor de segurança (Rsc) terá como função limitar a
provenientes de países que não utilizam normalmente corrente máxima (pico) em 3 amperes. Esta corrente não
esta língua. A pesquisa, para obter maiores detalhes deste é de consumo normal, mais sim pico máximo para a
integrado, poderá ser feita nositewww.st.com. saturação do chaveador.

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

 APOSTILA MODULO - 4
Step-down converter potencial negativo, gerado pelo próprio conversor. Assim
teremos o resistor R2 e R1 ligados a uma diferença de
A figura 35, mostra-nos também um projeto muito potencial de 12 volts (quando o conversor estiver em
simples de conversor redutor de tensão. Vemos que na
entrada há uma tensão de 25 volts, tensão esta que Voltage Inverting Converter
passa pelo resistor de segurança (Rsc) indo até o coletor
do transistor chaveador interno (pino 1 do integrado). O figura 36
emissor do transistor chaveador, ligado ao pino 2 do 8
DRC SWC
1
integrado, estará ligado ao indutor e finalmente à tensão Li
de saída. Quando transistor chaveador saturar, levará o 7 2
Ip k SWE
pino do indutor à tensão de entrada de 25 volts, fazendo
uma carga positiva sobre C1. Quando o transistor cortar,
M
0 .2 2 0 M

6 3
a energia armazenada no indutor, fará surgir um Vcc TC
potencial negativo no pino 2 do integrado levando D1 à V IN
4.5 to 6V
0,
condução; isto fará com que o lado de baixo do indutor O------- 5
Cll GND
4 BYV10-40

fique positivo, tensão aproveitada para manter a carga do =±= c3

M C 3 4 0 6 3 A /E
capacitorC I. 100*i F 1.5nF

Ri
Step-Down Converter -cm - -o V OUT
9 53 0 I 2 V / 10OmA
= Cl
* 1000/xF
figura 35

DRC SWC
funcionamento); como valor do R2 é 8,6 vezes maior que
R1, teremos a tensão de 12 volts dividida por 9,6 vezes
BYV10 —40 que resultará em 1,25 volts acima da tensão de -12 volts.
r,°n
0 .3 3 0 M
Ipk SWE

Aplicações para maiores correntes

Vcc TC
Apesar do integrado MC34063, ser muito versátil e
L possuir um chaveador interno, seu poder de corrente é
Cll GND 22 0 n H
limitado, podendo ser utilizado nas mais diversas
c2E M C 3 4 0 6 3 A /E _—c3
25V
ioomF 470pF funções não ultrapassando a potência de 3W. Assim, nos
circuitos seguintes, mostraremos como aumentar o
poder de corrente para a carga.
-O VouT
5 V /0 .5 A
- C, Elevador de tensão com transistor NPN externo
4 7 0 MF

o circuito da figura 37, funciona exatamente como

Considerando que a tensão de saída é de 5 volts, e
temos o divisor resistivo formado por R2 e R1, sendo R2
três vezes maior do que o valor de R1, dividiremos a
tensão de saída por 4, onde encontramos 1,25 volts que
entra pelo pino 5 do integrado. Isto significa dizer, de
acordo com os valores dos resistores, que ao chegar a 5
volts na saída, esta ficará estabilizada.
mostramos no circuito Step-Up converter, sendo que
agora, utilizaremos um transistor externo, permitindo
alcançar correntes de saída maiores (entre 1 e 2 amperes
médios). O funcionamento baseia-se em levar o lado
direito do indutor à massa, gerando um campo
eletromagnético, que no corte do transistor, gerará
elevação de tensão acima da tensão de entrada. Essa
tensão será retificada e filtrada, sendo uma amostra dela

Voltage Inverting Converter

Step-up With Externai NPN Switch figura 37
A figura 36, mostra-nos um conversor de inversão de
tensão, ou seja entramos com a tensão positiva que no
caso é de 4,5 a 6 volts e temos na saída uma tensão
negativa d e -12 volts.
Atensão de alimentação positiva será levada até o pino 1
do integrado, ou seja, o coletor do transistor chaveador,
sendo o pino 2 (emissor do transistor) ligado ao indutor
L1 que por sua vez é conectado à massa. Com a
saturação do transistor chaveador, o lado esquerdo do
indutor é levado ao potencial positivo; quando transistor
corta o lado esquerdo do indutor cai para uma tensão
muito abaixo da referência massa, carregando capacitor
C1 com uma determinada tensão negativa (via D1). Para
que o circuito possa funcionar adequadamente, o pino 4
integrado (GND ou ground) deve ser conectado ao

^ICJAC ^ FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

©
 APOSTILA MÓDULO - 4
levada ao divisor de tensão, que está ligado ao pino Step-down With Externai PNP Switch
5 do integrado. A tensão de saída dependerá dos
valores desses resistores.

Redutor de tensão utilizando um transistor PNP

externo

O circuito mostrado na figura 38, é um conversor

Step-Down, ou redutor de tensão, que trabalha na
mesma forma indicada anteriormente, sendo a
diferença, o transistor externo que poderá fornecer
uma corrente média de 1 a 2 amperes. O divisor de
tensão ligado ao pino 5 do integrado, determinará a
tensão de saída.
Voltage Inverting With Externai PNP Saturated Switch

Circuito complementares

A figura 39, mostra um conversor de inversão de

tensão, ou seja, gerará uma tensão de saída
negativa. Funciona exatamente como já havia sido
comentado anteriormente, destacando-se aqui
que o transistor PNP externo poderá gerar uma
corrente de saída entre 1 e 2 amperes.
Na figura 40, vemos o integrado excitando um
transformador chopper, com saída utilizando
center-tap. Após a tensão retificada e filtrada,
teremos +12 volts estabilizados. Uma amostra da
tensão de saída deverá ser realimentada para que
haja controle do tempo de corte e saturação do
transistor e assim, manter a tensão de saída
estabilizada.
A tensão de saída de -12 volts não será
estabilizada, pois temos o transistor chaveador
“puxando” a corrente em um sentido, sendo que no
sentido oposto, dependerá de componentes
complementares. Assim, a tensão de saída poderá
variar consideravelmente de acordo com consumo
(detalhes sobre conversores geradores de fonte
simétrica, foram comentados anteriormente).
Na figura 41, vemos uma configuração de fonte fly-
back, ou seja, irá gerar tensões no secundário do
transformador, no momento de corte do transistor
FET.
Higher Output Power, Higher Input Voltage
Podemos ver que a tensão de entrada, será a da
rede, retificada e filtrada (150Vdc ou 300Vdc),
sendo que para a alimentação do integrado,
deverá haver um resistor limitador de corrente e um
diodo zener que estabilizará a tensão. Esta tensão
de polarização, será utilizada tanto para
polarização do circuito oscilador, desarme e Flip-
Flop, quanto para o driverechaveadorde saída.
Uma amostra da tensão de saída deverá ser
realimentada para o pino 5 do integrado, que
manterá estabilizadas as tensões no secundário
do transformador chopper.

Atenção: após a leitura e/ou estudo detalhado desta aula, parta para a feitura dos
blocos de exercícios M 4-57 à M4-60. Não prossiga para a aula seguinte sem ter
certeza que seu resultado nos blocos é acima de 85%. Lem bre-se que o verdadeiro
aprendizado, com retenção das informações desta aula, somente será alcançado com
todos os exercícios muito bem feitos. Portanto, tenha paciência pois será no dia-a-dia
da feitura dos blocos alcançará um excelente nível em eletrônica.

2 02 ) FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL 5^

APOSTILA MODULO - 4

CONVERSOR DC-DC (fontes chaveadas) - 2

Conversor Step-Down auto-oscilante com diodo retificador
Conversor Step-Down com booster de enrolamento secundário
Controle e Estabilização do conversor auto-oscilante
A realimentação negativa com acoplador óptico
Fonte de alimentação para o Personal Computer (PC)
Fonte de alimentação de 12V-4A com integrado VIPer 100

CONVERSOR DC-DC STEP-DOWN AUTO OSCILANTE

Os primeiros conversores DC-DC que entraram no Brasil no fim da + Vlr Qi '+ vii T1 O
década de 70, eram conversores step-down e auto oscilantes -O—K> AAAÀÁÀÂAC
* ►
Normalmente trabalhavam com a tensão retificada e filtrada da rede
(alguns com dobradores de tensão automáticos) com cerca de 300 fia - Ia C1
Vdc com objetivo de abaixar a tensão de saída para 120 Vdc. D1
A figura 1, mostra-nos como é este conversor DC-DC step-down.
Vemos que na entrada há uma tensão de 300 Vdc, e na saída uma
tensão estabilizada de 120 Vdc.
Para que o circuito possa funcionar, necessitará de um enrolamento Q1
+ V:r ■0,6V Q T1 ©
secundário do transformador T 1, resistorRI, diodo D2 ecapacitor V * o V Á À A À A A kJ
C3.
Vamos observar inicialmente a figura 1a, momento em que o fia - i b r«
transistor chaveador Q1 satura, levando o lado esquerdo do

PARTIDA
D1
T

transformador T1 ao potencial positivo; isto criará uma corrente

circulante internamente no transformador T1. Quando o transistor
Q1 corta (figura 1b), o lado esquerdo do transformador T1 acaba
gerando um potencial muito negativo (abaixo da massa), fazendo
diodo D1 conduzir, amarrando este pino do transformador à massa.
Como o outro lado do transformador está positivo, esta tensão é
aproveitada para carregar o capacitor C1, criando um efeito parcial
de retificação em onda completa (condução de Q1 e aproveitamento
da energia armazenada no transform adorH ).
Afigura 2a, mostra como o transistor Q1 é polarizado inicialmente
via R1, somente após conseguir carregar parcialmente o capacitor
C3. Com isto haverá uma corrente circulante pelo transformador T1.
A figura 2b, mostra-nos agora que o secundário do transformador
T 1 , receberá um potencial positivo (ponto da fase), fazendo com que
o capacitor C3 tenha seu lado negativo elevado acima da referência
do emissor, começando assim sua descarga, via base-emissor do
transistor Q1, levando-o à saturação completa (figura 2c). Como a
corrente circulante de descarga via base
e emissor é alta, a carga no capacitor
não será suficiente para manter Q1 ©
• UAÁÀÀKT
saturado, sendo que começará o
processo de corte, o que inverterá a D2- - O RL
tensão induzida no enrolamento onde
está ligado o capacitor C3, permitindo ^ ü l- 1
-- C3
agora que D2, possa carrega-lo, como é D1
mostrado na figura 2 d. fia - 2 d

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL (2Õ3)

 APOSTILA MODULO - 4
A medida que o potencial induzido no secundário de T1
desaparece, a carga acumulada no capacitor C3 será
utilizada para polarizar novamente o transistor Q1, como
mostra a figura 2 e. O circuito trabalhará assim
indefinidamente, até que de alguma forma, possamos
interromper o trabalho de oscilação.

Circuito de controle e estabilização - auto oscilante

A figura 3, mostra-nos a introdução do transistor Q2

(circuito de controle), cujo coletor é ligado a base do
transistor Q1, e o emissor deste ligado ao emissor do
transistor Q1. É importante notar que o transistor Q2 está
colocado entre base-emissor do transistor chaveador, ou
seja, ele irá controlar a corrente que é enviada do
capacitor C3 para a base do transistor Q1, permitindo
assim, que C3 seja descarregado mais rapidamente ou
menos, permitindo menor ou maior tempo de saturação
do transistor Q1.
A figura 4, mostra-nos, que enquanto o terminal inferior
do transformador T1, está recebendo um potencial
negativo, haverá a carga do capacitor C3 via diodo D2. A
figura 5, mostra que após a carga do transform adorH se
estabilizar, haverá a descarga do capacitor C3 tanto pela
base-emissor do transistor Q1 quanto pelo transistor Q2
(controle). Caso a resistência interna de Q2, seja muito
baixa, haverá uma descarga muito rápida do capacitor
C3, e consequentemente o transistor Q1 ficará menos
tempo saturado. Mas, se a resistência interna do
transistor Q2, for alta, a carga do capacitor C3 se escoará
somente via base-emissor do transistor Q1, permitindo
assim que este fique maior tempo saturado.
Na figura 6 , vemos que o transistor Q2, terá sua
resistência interna coletor-emissor controlada pelo
circuito de controle e estabilização (circuito este que
veremos mais adiante). Além disto, ainda na figura 6 ,
podemos ver que foi introduzido o diodo D4, e uma parte
do enrolamento do TSH, cujo terminal inferior do
enrolamento, tem como referência o emissor do
transistor Q1. Este circuito (enrolamento do TSH e o
diodo D4), visa sincronizar a frequência da fonte
chaveada junto ao circuito horizontal (esta forma de
sincronização foi muito utilizada em televisores da
década de 70 até 90).
Um dos problemas que complica a análise desta fonte
mencionada acima, é que todo o controle da fonte de
alimentação, utiliza referência do emissor do transistor
chaveador (Q1); o problema se refere ao fato que, na
saturação do transistor, a tensão de emissor vai para 300
volts (em relação à massa) e no corte cai para -0,6 volt.
Portanto há uma grande variação de tensão no circuito
de controle, sendo que todas as medições de tensão do
circuito de controle, deverão ter como referência
(colocação das pontas de medição) o terminal emissor
do transistor chaveador.

Fonte série com reforço induzido

A figura 7, mostra-nos uma configuração muito

semelhante à anterior, sendo que agora temos o chopper
ou indutor T1 ligado à tensão de entrada (300 Vdc); o
iguais (L1 e L2), que trabalharão nas fases indicadas
transistor chaveador Q1 fica em série com o indutor,
pelos "pontos pretos".
tendo seu emissor amarrado na tensão de saída.
Na figura 7a, podemos ver que quando transistor Q1
Esta figura na verdade é uma complementação da figura
satura, o terminal direito do indutor L1 é levado a um
9 da aula 3 do módulo 4.
potencial mais baixo, ocorrendo no secundário L2 uma
O transformador chopper, possui dois enrolamentos

(2 0 4 ) FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MÓDULO 4 -

indução imediata e de mesma amplitude, mas que não é chaveador Q1, fica saturado durante um tempo máximo,
aproveitada, porque o lado esquerdo do enrolamento significando que há um grande consumo de corrente.
secundário acaba ficando com potencial positivo, Já a figura 10a, mostra-nos a forma de onda no coletor do
levando o diodo D1 ao corte. Assim o enrolamento L2,
ficaria inoperante momentaneamente.
Na figura 7b, mostramos o ponto em que o transistor Q1
corta, onde vemos que acaba ocorrendo elevação de
tensão (acima da tensão de fonte), que acaba sendo
absorvida pelo enrolamento L2, que recebendo a mesma
fase de indução, fará o diodo D2 conduzir, sendo que o
potencial positivo do lado direito de L2, manterá o
capacitorCI sendo carregado.

transistorQI quandooconsum oém enorenafigura 10b,

a corrente circulante pelo indutor L1
A figura 11, mostra os componentes básicos que
permitirão a auto-oscilação desta fonte chaveada. O
resistor R1, será responsável pela partida da fonte; ele
permitirá uma pequena corrente circulante pela base-
emissor do transistor Q1; esta pequena corrente fará
circular uma corrente um pouco maior pelo primário do
transformador T1, induzindo um potencial negativo no
pino 5 e positivo no pino 3, mantendo o diodo D1
completamente cortado. Já o pino 4 deste transformador
ficará mais positivo que o pino 5, permitindo assim a
excitação do transistor Q1, para a completa saturação.
Quando a carga em C3 se estabilizar, haverá uma
fig u r a 9
Condução Contínua
©
100V
® + 1 50 Vdc

50V
t

Afigura 8 , mostra-nos o circuito básico em que as formas

de onda seguintes serão apresentadas e na figura 9,
vemos a variação da forma de onda no coletor do
transistor Q1.
Quando transistor Q1 está inoperante, a tensão em seu
coletor é de 150 Vdc e quando satura, a tensão de coletor
acaba sendo a mesma da saída, ou seja, 100 volts (50
volts a menos que a referência de entrada). Quando
acontece o corte do transistor Q1, a tensão em seu
coletor sobe para aproximadamente 100 volts acima da redução de corrente base-emissor de Q1, diminuindo a
tensão de referência de entrada, ou seja, 250 volts (em corrente circulante pelo transformador T1, invertendo a
relação à massa), como mostra a figura 9a. polaridade induzida no secundário. Dessa forma, o pino
A figura 9b, mostra a variação de corrente em L1, e a 4 do transformador, fica mais negativo que o pino 5,
figura 9c mostra a variação de corrente em L2. forçando a carga do capacitor C3, via diodo D2, o que
Afigura 10, destaca o funcionamento da fonte chaveada leva o transistor Q1 completamente ao corte (sua tensão
em máximo consumo, ou seja, quando transistor de base fica 0,6 volts abaixo da tensão do emissor).

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MÓDULO 4 -

Realimentação negativa, controle e

estabilização

Ainda podemos ver na figura 11, o

transistor Q2, que está representado
como um resistor variável. Este resistor
será responsável pelo controle da tensão
de saída da fonte de alimentação.
Observando agora a figura 12, vemos
como o transistor Q2 é polarizado.
Considerando que temos uma tensão de
saída em torno de 120 volts (neste caso
específico), haverá um divisor de tensão
formado por R5, P1 e R6. Caso a tensão
na saída esperada esteja correta, com o
cursor de P1 no centro, haverá pouco
mais de 12,6 volts neste ponto. Isto
p e rm itirá uma corre nt e r esidual
circulante pelo transistor Q3, criando a
polarização para o transistor Q2. O diodo
zener ZD1 (12 volts), servirá como
referência de tensão para este circuito
comparador (tensão de referência do
zener no emissor do transistor Q3 com a
tensão de referência da saída da fonte na
base de Q3). Caso a tensão de saída por
algum motivo suba, haverá uma maior
p ol a r i z a ç ã o do t r a n s i s t o r Q3 e
c o n s e q u e n t e m e n t e u ma m a i o r
polarização para o transistor Q2, que
trabalhará na descarga do capacitor C3
de uma forma mais rápida, ficando
menos tempo o transistor Q1 saturado.
Com isto, como dissemos que a fonte por
algum motivo subiria, na verdade o
transistor chaveador Q1, fará com que ela se mantenha diminuição do tempo de saturação do transistor Q1.
estável. Afigura 13, mostra um resumo de como as tensões de
Pelo circuito ainda pode-se ajustar a tensão de saída, saída dos conversores DC-DC, são ajustadas ou
alterando o posicionamento do cursor de P1. Finalmente controladas. Uma amostra da tensão de saída é levada a
temos a destacar o diodo D3, que ligado ao TSH, irá levar um circuito de controle e estabilização, permitindo assim
pulsos positivos à base de Q1, fazendo-o saturar. controlar o tempo de saturação do transistor chaveador,
Normalmente este pulsos fazem com que a frequência mantendo com isto a tensão de saída estável. Afigura 14,
da fonte aumente, o que poderia ocasionar um aumento mostra-nos em destaque os vários circuitos que compõe
de tensão na saída; mas o que ocorre na verdade, é que desde o controle até a realimentação do conversor DC-
junto com o aumento da frequência, também há a DC.

DRIVER DE CONTROLE
FINAL DO TEMPO DE
SATURAÇÃO E CORTE
DO CHAVEADOR

Q2 l
'j
MR5
'
«<
1 Nr -
i
![j |R4
i 1
R2

i 1
3L_ 1 i 1
t i *HJ pi D IV IS O R DE
TENSÃO. PARA
i 1 GER AR UMA
AMOSTRA DA
_i 1 T E N S Ã O DE
1 SAÍDA

R3

206) FONTES - AMPLIE DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MÓDULO 4 -

AS FONTES PARALELAS ISOLADAS E A REALIMENTAÇÃO NEGATIVA

Na figura 15, vemos um circuito muito comum, transistor, abaixando sua tensão de coletor e
utilizado na maioria dos equipamentos eletrônicos aumentando a intensidade de luz do LED interno ao
atuais. Trata-se de uma fonte paralela isolada da integrado. Haverá então uma maior polarização
rede, que trabalha no processo step-down. Seu para o transistor interno ao IC1, produzindo uma
funcionamento está baseado na saturação e corte queda em sua tensão de coletor.
do tra n s is to r Q1, que cria os cam pos A forma de onda da figura 16c, mostra esta
eletromagnéticos, para que haja indução tanto para diminuição da tensão média que entra na entrada
enrolamento secundário da direita como da "não inversora" do amplificador operacional. Com
esquerda. isto podemos observar que a onda de saída do
Pela primeira vez, vemos a excitação de uma fonte operacional terá uma menor largura positiva e
chaveada, que dependerá de um circuito oscilador e consequentemente mantendo menos tempo o
um comparador de tensão, gerando uma onda transistor Q1 saturado, tendendo a gerar menor
quadrada que irá excitar o transistor Q1. Temos tensão de saída e mantendo a fonte estabilizada.
também a geração de uma tensão de TR1 D1
alimentação que é retificada por D2 e
filtrada em C3, para alimentação tanto do
circuito oscilador como do operacional.
Para que a tensão da fonte possa ser
estabilizada, haverá necessidade de
retirarmos uma amostra da tensão de
saída, para que chegue até o operacional
OP1, cujo funcionamento veremos na
figura 16.
O circuito terá como base um oscilador
gerador de rampa dente-de-serra, cuja
saída, entrará no amplificador operacional
"Op1"; neste mesmo operacional estará
entrando uma média de tensão,
proveniente da condução do transistor
interno ao acoplador óptico IC1 e R3. Na
figura 16a, podemos ver a forma de onda
dente-de-serra da saída do oscilador que
entra no operacional e ao mesmo tempo
uma tensão média proveniente da
condução do transistor (interno ao
operacional) e o resistor R3.
O operacional funcionará da
seguinte maneira: enquanto a
fig u r a 1 6
tensão da rampa, está abaixo da
tensão de referência, a saída do
operacional se manterá em nível
alto, que produzirá a saturação
do transistor Q1. Com a tensão
de rampa aumentando, chega
um ponto de ultrapassar a tensão
de referência que entra na
en tr a d a "não in ve rs o ra ",
produzindo uma queda na
tensão de saída do operacional,
que levará ao corte transistor
chaveadorQI.
Caso haja uma diminuição de
consumo na carga, a tensão de
saída da fonte tenderá a subir,
provocando imediatamente uma
elevação da tensão de base do
transistor Q2 e com isto uma
maior polarização para esse

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MÓDULO 4 -

FONTE DE ALIMENTAÇÃO PARA PC

As fontes de alimentação para microcomputador, se A figura 19, apresenta os transistores chaveadores
tornaram bastante comuns e até certo ponto de custo principais Q1 e Q2, sendo que o coletor de Q1 é
acessível para montagens de computadores. Trabalham posicionado na fonte de + 150 Vdc, enquanto que o
normalmente com a rede elétrica de 110 ou 220 volts, transistor Q2, tem seu emissor conectado a fonte de -150
normalmente utilizando uma chave seletora de tensão Vdc. Considerando que o pino comum no transformador
para escolha da rede. Estas fontes tem como objetivo, TR1 está conectado a referência, os transistores são
ligados ao outro lado do transformador por um capacitor
gerar saídas de baixas tensões, de 3,3 volts a 12 volts
(inclusive tensões negativas). A figura 17, mostra-nosde 1uF x250V.
uma série de conectores utilizados nestas fontes de O objetivo será fazer com que os transistores saturem
alimentação, com respectivas cores e tensões. Existe alternadamente, mantendo-se determinado tempo
uma padronização geral com respeito esta as cores nessa condição, que dependerá da largura do PWM de
como segue abaixo: saída do integrado excitador. O transformador TR3, será
o responsável pela excitação das bases
- amarelo (yellow): +12 volts 18Amáx. 9A 216Wmáx 100Wmédios dos transistores Q1 e Q2 (em contra-fase).
- vermelho (red): + 5 volts 15Amáx. 7A 100Wmáx 60Wmédios A corrente circulante pelo primário do
- branco (white): - 5 volts 1Amáx. 0,5A 4Wmáx. 2Wmédios transformador TR1 passará pelo primário
- azul (blue): -12 volts 1Amáx. 0,5A 12Wmáx. 5Wmédios do transformador TR2 que induzirá uma
- laranja (orange): +3,3 volts 15Amáx. 7A 75Wmáx. 35Wmédios tensão no secundário, visando gerar o

Podemos dizer que nestas fontes haverá um BLACK (GND1

consumo de pico de cerca de 500Wmáx. f ig u r a 1 7 BLACK (GND)
KRED
f c U ((+5V) \\
enquanto que o consumo médio será de 200W 1 +5VJ

WHITE (-5V) RED (+6V) \\ VELLOW (+12V)

A figura 18, mostra as saídas desta fonte de
alimentação, onde destacamos as tensões de BLACK (GND) \ RED (+5V) \ \ 'v \
+ 3 volts, +5 volts e +12 volts, não podem ser
usados reguladores de tensão, pois os BLUE (-12V)

circuitos posteriores drenam correntes YELL0WÍ+12V)

superiores a 10 amperes (correntes médias). RED (+5V) \ 5,25” Drives

0RANGE
Poderemos utilizar o regulador de tensão de -5
volts para a respectiva saída.
É obrigatório que a retificação das fontes de
alta corrente seja feita em onda completa, para
que não haja desbalanceamento das tensões
armazenadas nos capacitores de filtro de rede,
quando ligados na tensão de 220 volts AC.
0.1 uF
\ *
3.5” Drives
Motherboard #2
Motherboard #1
controle do PWM da fonte, e ainda
observar o equilíbrio entre as
correntes em um sentido como em
outro sentido, que circula pelo
transformadorTRI.
A figura 20, mostra-nos a entrada
da rede elétrica e a retificação em
onda completa que é feita. Na rede
de 110 Vac o ponto comum entre os
capacitores vai ligado a um dos
pólos da rede, sendo gerado +150
volts sobre o capacitor C10 e -150
volts sobre o capacitor C11. Na
rede de 220 volts a chave será
mudada para esta posição, que
desligará o ponto comum dos
capacitores, da rede elétrica. Com
isto, carregaremos os capacitores
com a tensão de 300 volts de pico
(rede de 220Vac), sendo que cada
capacitor receberá 150 volts de
carga. Esta forma de trabalho na
rede de 220 volts só poderá ser
feito, quando o consumo da tensão
positiva for igual ao consumo da
tensão negativa.
Esta fonte de alimentação será
controlada basicamente pelo
integrado mostrado na figura 2 1 a,

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MODULO - 4
onde temos a forma de SMD e
também convencional Na figura
2 1 b, mostramos as conexões dos
pinos do integrado, facilitando sua
visualização e na figura 22 os
valores de tensões, correntes e
temperaturas máximas que este
integrado pode suportar.
O diagrama completo interno do
integrado pode ser visto na figura
23. É um integrado produzido pela
Motorola, cujo código é TL494
(apesar deste código básico,
e x i s t e m d e z e n a s de o ut ro s
fabricantes e codificações
diferentes, mas com pinagem
idênticas ao integrado mostrado).
Este integrado possui o circuito
oscilador baseado no pino 6 e 5,
trabalhando com frequência em
torno de 40 kHz. A dente-de-serra
do oscilador ainda entrará em dois
amplificadores operacionais para
que seja formada a onda quadrada
que entra em uma porta “OU”
criando o clock para excitação do
Flip-Flop tipo D. temos assim
e x ci t ad os a l t e r n a d a m e n t e os
transistores Q1 e Q2 internos ao
integrado.
A tensão de realimentação para a
correção da tensão da fonte, entrará
pelo pino 2 do integrado sendo esta
comparada a tensão de 2,5 volts
presente no pino 1. Este integrado
possui ainda travamento por tensão
excessiva de saída e também de
corrente excessiva. Mais detalhes
do funcionamento desse integrado,
será passado na revista da CTA
eletrônica número 38, quando
t r a t a r e m o s e uma f on t e de
alimentação para microcomputador
Intel Pentium 4 ou AMD Athlon K7 &
Sempron.
A f i g u r a 24, m o s t r a uma
e s q u e m a t i z a ç ã o bási ca para
funcionam ento desta fonte de
alimentação utilizando o integrado
TL494. As saídas de excitação para
os transistores driver ocorrerão
pelos pinos 8 e 1 1 , que excitarão
alternadamente os transistores Q3 e
Q4, na configuração de push-pull. O
transformador TR3 receberá em seu
primário a tensão de 12V, indo esta
ao coletor de Q3 e Q4 (através dos
dois enrolament os primários). haja uma retificação do funcionamento (captação das
Assim, quando o transistor Q3 satura, haverá circulação correntes circulantes em um e outro sentido) dos dois
de corrente em um sentido por um dos enrolamentos de ciclos do PWM, que são levados até o circuito de controle
TR3 excitando no secundário, um dos transistores de do integrado TL494.
saída. Quando o transistor Q4 satura, haverá a O transistor Q5, será responsável pela mixagem das
saturação do outro transistor de saída. tensões provenientes de diversas fontes, atuando na
Uma amostra do PWM que excita a fonte (corrente tensão de controle geral. Observando que a base do
circulante pelo transformador TR1) passará também transistor Q5 está na massa, podemos dizer que a
pelo primário de TR2, fazendo que em seu secundário tensão de emissor dele estará com -0,6V, já que temos

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

 APOSTILA MÓDULO - 4
uma malha formada por R8, R7 e R6 ligados ao Valores máximos permitidos
potencial de -12V. Vemos também que temos o diodo Rating S ym bol TL494C TL494I Unit
D8, que grampeará a tensão em seu catodo em -5,6V,
Power Supply Voltage V cc 42 V
e também controlará a polarização do transistor Q5.
Collector Output Vbltage 42 V
Caso a tensão de -5V caia, haverá a diminuição da V c i,
VC2
tensão de catodo e consequentemente maior
Collector Output Current <C1. *C2 500 mA
polarização para o transistor Q5, onde por ele circulará (Each transistor) (Note 1)
uma maior corrente e por conseguinte cairá a tensão de Amplifier Input Vbltage Range - 0 3 to +42 V
V|R
catodo, fazendo com que as fontes gerais sejam
Power Dissípation @ T/\ ? 455C Pd 1000 mW
ajustadas para mais.
Thermal Resistance, Roja 80 SC/W
A correção para a fonte de +5 volts será feita a partir do Junction-to-Am bient
divisor de tensão presente no pino 1 do integrado, onde
Operating Junction Têmperature Tj 125
entra 2,5 volts. Assim caso haja uma queda nesta
Storage Temperature Range Tstg -5 5 to +125 5C
tensão, haverá uma elevação no tempo de saturação
Operating Ambient Temperature Range 5C
dos transistores chaveadores e consequente aumento Ta
0 to +70
TL494C
das fontes gerais. TL494I - 2 5 to +85

Derating Ambient Têmperature ta 45

fig u r a 2 3 NOTE: 1 Maximum tharm al lim its m ust be observed.
fig u r a 2 2
TL494
O transistor Q6, trabalhará na função de
SOFT-START, permitindo que no momento
que ligamos o circuito, o trabalho de
saturação dos transistores de saída seja
feito em um tempo mais curto, permitindo
uma carga lenta dos capacitores de saída e
evitando assim sobrecarga geral.
Aconselham os aos alunos, baixar o
datasheet completo do integrado TL494 e
visualizar mais utilizações e detalhes
referente ao circuito de controle de fonte
chaveadapush-pull.
Feedback PWM
Comparator Irpui
O dispositivo contém 46 transistores ativos

,210) FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA MODULO - 4
FONTE DE ALIMENTAÇÃO 12 VOLTS - 4 AMPERES COM VIPerlOO
Mostraremos aqui um circuito prático para montagem inversora" tenha 13 volts de forma estabilizada, enquanto
muito interessante, projeto da ST mícroelectronics que na entrada "inversora" a tensão também terá 13 volts
utilizando um circuito integrado VIPerlOOB. Entre suas (quando Vdd chegar a 13,2 volts), fazendo a tensão de
características está seu baixo custo e pouca quantidade saída do comparador cair para assim realizar o controle
de componentes utilizados. Antes do leitor iniciar esta das tensões de saída da fonte. Este controle tem uma
montagem, aconselhamos pesquisar a existência do estabilização das tensões de secundário na faixa de 5%,
integrado VIPerlOO e também o transformador chopper sendo que ao utilizarmos a realimentação pela entrada
L5. "comp" poderemos ter uma estabilização com cerca de
Na figura 25, mostramos o aspecto real do integrado 1 %.
sendo oferecido em três configurações fig u r a 2 5
distintas. Notem que a versão PENTAWATT
HV, necessita de um dissipador físico, de
VIPerlOOB
alumínio convencional, enquanto a versão VIPerlOOBSP
Power SO-10, utiliza-se de um dissipador X
que é feito no próprio cobre da placa de
circuito impresso. PENTAWATT HV
♦ PENTAWATT HV
Ainda na figura 25, most ramos as (022Y)
características principais deste integrado, ou PowerSO-10
5 7
seja, poderá trabalhar com tensão de dreno a
source de 400 volts, sendo que a corrente
máxima será de 6 amperes. Ainda teremos TYPE V dss In R D S(on)
como característica principal, a resistência
de 1,1 ohmsquandoo FET estiver saturado. V IP e rI 00B/BSP 400V 6A 1.1 n
Na figura 26, podemos ver o que significa
cada um dos terminais deste componente. Quando houver a realimentação feita pela entrada
Na versão Power SO-10, temos quatro terminais para "comp", a tensão de Vdd, deverá ficar abaixo de 13 volts
conexão do source, que internamente estão no mesmo (12 volts aproximadamente) permitindo assim o o
ponto, enquanto que o terminal dreno (drain), servirá não controle pela entrada "comp".
só como dissipador, como também receberá tensão O controle do tempo de saturação e corte do transistor
principal via chopper. Na versão PENTAWATT, o chaveador, funcionará baseado na tensão de "comp" que
dissipador também será o dreno. vem de OP3 ou da entrada "comp". Esta tensão irá até o
Na figura 27, vemos a diagramação interna do integrado. Op1, sendo comparada com a tensão de 0,5 volt de
Começamos pela tensão de alimentação, +Vdd, que referência na entrada "não inversora". Quando não
aparecerá quando o circuito de chaveamento ou o FET houver consumo, a tensão será de 0,5 volt e com
de saída for polarizado pela tensão retificada e filtrada da consumo, haverá incrementos de 0,5 volt a cada ampere
rede. Antes de surgir essa tensão, haverá necessidade circulante pelo transistor FET.
de haver alimentação no circuito, que é feita pela chave Mesmo que a tensão de Vdd não seja usada para
ON-OFF que está ligada ao drain ou dreno, e através controle e estabilização, ainda continuará detectando a
deste ponto são polarizados os circuitos gerais, interno tensão do secundário e caso suba muito, acima de 13
ao integrado. Quando a fonte chaveada funcionar e gerar volts, tentará controlar a tensão via "op3" e caso não
as tensões de secundário, haverá também a entrada consiga, haverá o desarme do circuito.
tensão de Vdd, que substituirá a tensão anterior.
Afigura 28, mostra as diversas tensões aplicadas sobre
Após o funcionamento da fonte secundária (entrada de o integrado, com suas respectivas corrente geradas. Já a
tensão pelo Vdd), o circuito integrado receberá uma figura 29, mostra a configuração básica do oscilador, com
amostra desta tensão na entrada do "op3". Caso não os cálculos de tempo para o resistor Rt e o capacitor Ct.
haja tensão de controle de realimentação entrando via Baixando o datasheet completo do integrado, mostrará
entrada "comp" do integrado, a tensão de Vdd subirá até como ele será utilizado em uma fonte paralela isolada, no
pouco mais de 13 volts, fazendo com que na entrada "não sistema de Fly-back.

CONNECTION DIAGRAMS (Top View) fig u r a 2 6

PENTAWATT HV PENTAWATT HV (022Y) PowerSO-10

FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL [211

APOSTILA MÓDULO 4 -

BLOCK DIAGRAM

MONTAGEM DA FONTE DE 12 VOLTS POR 4 AMPERES.

Afigura 30, mostra uma foto real da fonte de alimentação
de 12V-4A, que poderá ser montada pelos leitores que
tem intimidade com montagens gerais. Novamente
alertamos com respeito a obtenção dos componentes
como o integrado VIPerlOO e o transformador chopper
L5, que deverão ser encontrados antes de fazer toda a
preparação para o projeto.
Na figura 31, destacamos o desenho da placa de circuito
impresso, que como podemos ver é de face simples e
fácil traçado. Na figura 32, temos o desenho da
disposição de componentes.
Na figura 33, mostramos o desenho esquemático da
fonte de alimentação isolada de 12 volts por 4 amperes,
onde abaixo destacaremos alguns aspectos práticos.
O filtro de linha L2, apesar de possuir um código da
Siemens, poderá ser utilizado um filtro de linha qualquer
(consumo final de 50W) ou 0,5A na rede de 110Vac.
Atentar para o desenho da placa de circuito impresso
quanto ao encaixe do componente, caso seja utilizado
outro filtro.
O mesmo podemos dizer para o R3, que é um NTC de 33
ohms, que visa controlar a corrente inicial até que os
capacitores de saída se carreguem e haja estabilização
no consumo. Novamente alertamos para a compra de um
componente equivalente, com respeito aos pinos de
fixação na placa.
Finalmente, destacamos a obtenção do transformador
chopper L5, que também deverá ter seus pinos fixados à

fig u ra 2 8 fig u ra 2 9

CURRENT AND VOLTAGE CONVENTIONS

too to
For RT > 1.2KQ:

F SW = R t Q t d m ax

D 550
MAX Rt _ 150
Recommended DMAX values:
10OKHz: > 80%
200KHz: > 70%

212) FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

APOSTILA
placa de circuito impresso. Caso o leitor consiga um
transformador com primário variando de 130Vdc até
350Vdc 0,4A (médio) e com secundários de 12V- 4A e
outro de 12V- 0,5A (alimentação do Vdd do VIPerlOO),
poderá utilizá-lo.
A relação de componentes pode ser vista na figura 34, e
caso o leitor queira maiores informações sobre cada um
dos componentes, poderá acessar:
www.datasheetcataloq.com
f ig u r a 31
Printed Board -C o p p e rs id e (Scale 1:1)
FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL
MODULO 4 -
ALERTAMOS AOS ALUNOS QUE AINDA EXISTEM
FONTES DE COR R E N T E MUI TO MAI ORES,
TRABALHANDO NO PROCESSO DE RETIFICAÇÃO EM
O N D A C O M P L E T A E P O N T E . A L É M DOS
CHAVEAMENTOS UTILIZADOS PARA NO-BREAK E
INVERSORES DE FREQUÊNCIA. A CTA DISPONIBIZA O
CURSO SÁTÉLITE DE FONTES CHAVEADAS, PARA OS
INTERESSADOS EM APROFUNDAR OS PROCESSOS
COMENTADOS ACIMA.
f ig u r a 3 2
 APOSTILA MODULO - 4

D E V IC E P IT C H (m m ) TYPE D E S C R IP T IO N
C1 15 0 1 MF 4 0 0 V Film
C2 10 10 0 |j F 4 0 0 V E lectrolitic.hígh v o lta g e .h ig h te m p
C3 15 O .ljiF 4 0 0 V Film
C4 5 1 0 0 0 m F 16V E lectrolitic, lo w ESR
C5 5 10OOpF 16V E lectrolitic, lo w ESR
C6 7.5 1n F 4 0 0 V C e ra m ic high v o lta g e - C lassY
C7 2 2 2 p F 16V E le c tro litic
C8 5 4,7nF F ilm .W Y M A
C9 5 4 7nF C e ram ic
C10 5 100nF C e ra m ic
D1 8x5 1A /600V DIL d iodes bridge
D2 9 BY T 11-400
D3 5 B Y W 81/1 00
D4 9 B Z W 5 0 -1 80
D5 7 B Z X 55C 10 Z en er
D6 4 G R E E N LED
D7 7 1N 4448
F1 23 2 A FU S E
IS 0 1 5x8 4 N 25
J1 5 2 c o n ta c ts s c re w PC B con n e c to r
J2 5 2 c o n ta c ts s c re w PC B con n e c to r
L1 5 100uH in ductor 1A rated
L2 n B 8 2 7 3 1 -R 2 8 0 1 -A 3 0 r*)
L4 5 100 uH in ductor 1A rated
PO T1 4 +3 1KQ PO T 3/4 tu rn ,h o riz o n ta l,m in ia tu re
R1 10 3.9 KQ 0,25 W
R2 10 3 9 KQ 0 ,25 W
R3 7.5 3 3 0 NTC LC C
R4 10 2 KQ 0 ,25 W
R5 10 4 7 KQ 0 ,25 W
R6 10 10 Q 0 ,25 W
R7 10 3.9 KQ 0,2 5 W
R8 10 5,1 KQ 0,2 5 W
L5 n O R E G A 10543330-P I n

(*) L5 w a s s p e c ific a lly d e v e lo p e d fro m O R E G A (T H O M S O N T E L E V tS lO N C O M P O N E N T F R A N C E ) fo r

th is d e m o b o a rd .
<**) L2 is a S IE M E N S M A T S U S H IT A c o m p o n e n t.

Atenção: após a leitura e/ou estudo detalhado desta aula, parta para a feitura dos
blocos de exercícios M4-61 à M 4-64. Não prossiga para a aula seguinte sem ter
certeza que seu resultado nos blocos é acima de 85%. Lembre-se que o verdadeiro
aprendizado, com retenção das informações desta aula, somente será alcançado com
todos os exercícios muito bem feitos. Portanto, tenha paciência pois será no dia-a-dia
da feitura dos blocos alcançará um excelente nível em eletrônica.

.214 , FONTES - AMPLIF. DE POTÊNCIA - VALVULAS - OPERACIONAIS - ELETRÔNICA DIGITAL

 --------------------------------------------------------------------------------------------------------------------------------------------- -
r

M4-1 D ETEC TO R DE DEFEITO S IN TER M ITEN TES

8 resistores 1k ohms 1/4W 1 capacitores elet. 10uFx16V ou mais

14 resistores 10k ohms 1/4W 9 diodos 1N4148
7 resistores 100k ohms 1/4W 7 diodos LEDs 5 mm
2 resistores 1M ohms 1/4W 4 diodos 1N4007
4 resistores 2,2k ohms 1/4W 8 transistores Bc546 (Bc548 ou Bc547)
1 resistor 100 ohms 1/4W 3 transistores Bc556 (Bc558 ou Bc557)
1 potenciômetro 500k ohms linear 1 transistores Bc337 (Bc338)
3 potenciômetro 10k ohm linear 1 transistores Bc327 (Bc328)
6 capacitores de poliester 100k (100nF) 1 integrado LM324
6 capacitor cerâmico/poliester 1kp 1 integrado Lm7809
2 capacitores elet. 1.000uFx16V ou mais 1 integrado Lm7909
3 capacitores elet. 100uFx16V ou mais 2 chaves liga-desliga
1 capacitores elet. 4,7uFx16V ou mais 1 placa de circuito impresso M4-1

R35
secundário

primário: 110 ou 220 secundário: 12V+12V 200mA

 \ r

KIT M4-0
fENTES
Kit para montagem semanal
jFx 16V ou mais
1 diodo zener 9V1 1n757 1/2W
2 resistor 100 ohms 1/4W 1 integrado LM 324
1 resistor 180 ohms 1/4W 1 integrado SN74HC00 ou SN74LS00
Bc548 ou Bc547) 1 resistor 330 ohms 1/4W 1 integrado SN74HC02 ou SN74LS02
Bc558 ou Bc557) 1 resistor 1,8kohms 1/4W 1 integrado SN74HC04 ou SN74LS04
Bc338) 1 resistor 2,2k ohms 1/4W 1 integrado SN74HC86 ou SN74LS86
Bc328) 1 resistor 8,2k ohms 1/4W 1 capacitor elet. 1uF x 40V ou mais
1 resistor 47k ohms 1/4W 2 soquetes para circuito integrado 14p
1 transistor BD137 ou BD135 ou BD139 1 PCI padrão

iresso M4-1
\
\
K IT M 4-2 Relógio Digital
12 resistores 1k ohms 1/4W
1 resistor 2,2k ohms 1/4W
3 resistores 10Ok ohms 1/4W
12 resistores 10k ohms 1/4W
12 resistores 4,7k ohms 1/4W
12 resistores 47k ohms 1/4W
2 capacitores 470uF x 25V eletrolitico
3 capacitores 10n x 100V poliester
9 diodos 1N4007
8 capacitores de 10Ok poliester
8 diodos 1N4148 £
16 transistores BC 546 ou 547 ou 548 J*
1 transistor BC 556 ou557 ou558 >
4 display SD 560 7segmentos C
1 LM 7805 2
4 circuitos integrados 4511
4 circuitos integrados 4077
8 circuitos integrados 4029
3 circuitos integrados 4012
2 circuitos integrados 4011
1 circuito integrado 4040
6 circuitos integrados 4053
1 PCI do relógio digital
4 chaves de toqúe mini 5,2mm
1 relé de 12V 10A
1 dissipador para LM7805
V__________ ___________/
M4-2 RELÓGIO

GND