QUESTÃO: Os registradores de controle e estado da máquina de von Neumann são

utilizados no funcionamento e organização do processador e estão ocultos do usuário, ficando

apenas disponíveis para acesso do sistema operacional. Além dos registradores de controle e
estado, a máquina de von Neumann possui outra categoria de registradores, que estão
disponíveis para todos os usuários da máquina. Qual é o nome dado para essa categoria de
registradores?

A) Registradores de memórias.

B) Registradores de propósito geral.

C) Registradores de uso emergencial.
D) Registradores de memória principal.
E) Registradores de sincronismo.

QUESTÃO: Os primeiros computadores modernos foram desenvolvidos em meados do

século XX, mais precisamente entre os anos de 1930 e 1940, nos EUA, Inglaterra e Alemanha.
Inicialmente, o computador foi projetado como uma ferramenta de auxílio na execução de
problemas matemáticos complexos ou mesmo cálculos repetitivos. Com base na história da
evolução dos computadores, é possível afirmar que os transistores foram primeiramente
utilizados em qual geração de computadores?

A) Quarta geração
B) Quinta geração
C) Primeira geração
D) Terceira geração
E) Segunda geração

QUESTÃO: Um hazard ou bolha de pipeline pode ser definido como um evento onde a
próxima instrução de pipeline não poderá ser executada no ciclo de clock seguinte,
ocasionando um atraso (bolha) na execução geral dos processos. Isso ocorre devido a alguma
parte dele precisar parar de executar sua tarefa original e ter que atender algum desvio, como
uma interrupção, por exemplo. Os hazards de pipeline são subdivididos em categorias, como
hazards de dados, hazards de recursos e hazards de controle. Em se tratando
especificamente dos hazards de controle, assinale a alternativa que está correta em
afirmar que:

A) Ocorrem quando duas ou mais instruções que estão no pipeline necessitam do mesmo
recurso, resultando que as instruções precisarão ser executadas em série em vez de paralelo.
B) Ocorrem quando duas instruções escrevem dados ou instruções na mesma posição
(memória ou registrador).
C) Ocorrem quando o pipeline toma uma decisão errada ao prever algum tipo de
desvio, trazendo instruções para dentro do pipeline, que precisarão ser descartadas na
sequência.
D) Ocorrem quando uma instrução lê o conteúdo de um registrador ou posição da
memória e uma instrução subsequente é escrita nessa posição.
E) Ocorrem quando uma instrução modifica o conteúdo de um registrador ou de uma
posição da memória principal, de modo que uma instrução subsequente lê os dados dessa
posição.

QUESTÃO: O processamento paralelo baseado no pipeline de instruções pode ser definido

como uma técnica que envolve não somente o hardware do computador, mas também o
software. Essa técnica permite que o processador realize uma busca antecipada de uma ou
mais instruções que seriam executadas de forma sequencial, e as processe paralelamente,
durante um ou mais ciclos de instruções. Algumas penalidades podem ocorrer durante esse
evento de busca e execução antecipada no pipeline. Desta forma, indique a alternativa que
contém uma dessas penalidades que envolvem a diminuição do suposto "ganho" obtido ao
utilizar a técnica de pipeline.

A) Redução de tempo no processamento durante o pipeline.

B) Diminuição do número de estágios de pipeline.

C) Atrasos possíveis entre os estágios do pipeline.
D) Perda de dados durante o processo de pipeline.
E) Acúmulo de instruções no início do pipeline.
Comentário: No pipeline de dois estágios, o estágio de busca de instrução seguinte poderá
ser executado em paralelo, juntamente à primeira parte do estágio, que irá realizar a
operação execução/memória. Porém, o estágio que realiza a execução/memória da segunda
instrução deverá ser atrasado, até que a primeira instrução possa esvaziar o segundo estágio.
Mesmo com essa penalidade, o pipeline de dois estágios pode aumentar em até duas vezes a
taxa de execução, se comparado com um sistema de execução sequencial.
Devido a esses problemas mencionados, o pipeline ainda pode ser melhorado, permitindo, por
exemplo, dois acessos simultâneos à memória para cada estágio. Isso resultará na situação em
que três instruções poderão ser sobrepostas, obtendo um melhoramento com fator 3
(pipeline de três estágios). Da mesma forma, se alguma instrução de desvio entrar no pipeline,
ocorrerá que a aceleração máxima nunca seja alcançada. Além disso, algumas dependências
de dados também poderão afetar esse circuito. Se alguma instrução necessitar alterar algum
operando obtido da instrução anterior, ocorrerá um atraso, de forma que, novamente, uma
instrução adicional será inserida no pipeline

QUESTÃO: Em 1965, o co-fundador da empresa Intel (Gordon Moore) publicou um artigo

na revista Eletronic Magazine que teve um grande impacto para projetistas de computadores.
Esse artigo tratava de uma hipótese que hoje vemos como vemos como verdadeira, onde
Moore afirmava que a estimativa do aumento anual do número de transistores no
processador e que está diretamente associado ao aumento da capacidade do desempenho de
processamento do computador, era de:

A) 30%
B) 50%
C) 60%
D) 80%
E) 90%
QUESTÃO: A execução de uma instrução geralmente envolve um ou mais operandos lidos
da memória e, se algum outro endereçamento for utilizado, então acessos adicionais à
memória serão necessários. Nessas situações, um tipo diferente de endereço será
considerado como um estágio a mais no ciclo de instrução. Esse endereço adicional do ciclo
de instrução está presente em qual modelo de ciclo?

A) Ciclo de instrução alternado

B) Ciclo de instrução sem acesso a memória
C) Ciclo de instrução indireto
D) Ciclo de instrução paralelo
E) Ciclo de instrução direto

QUESTÃO: Ao se considerar o número de ciclos necessários para executar um dado

conjunto de instruções, geralmente tem-se a percepção de que a técnica de pipeline não
melhora o desempenho de execução de um processador. É certo que ao se projetar um
pipeline, aumenta-se o número de ciclos de clock necessários para executar um dado
programa, pois algumas funções ficam aprisionadas no pipeline aguardando que as instruções
que geram suas entradas sejam executadas. A partir do tempo de duração de uma máquina
baseada no uso de pipeline, indique qual das alternativas NÃO corresponde a um dos
fatores que causarão uma dependência no ciclo de pipeline.

A) Divisão de tempo de duração de cada lacuna entre estágios inicial e final do pipeline.
B) Duração do ciclo de clock.
C) Latência dos latches (registradores encarregados de armazenar dados temporários).
D) Homogeneidade na divisão de tarefas entre os estágios do pipeline.
E) Número de estágios do pipeline.

QUESTÃO: Os computadores modernos possuem características de funcionamento e

funcionalidades que são separados em estágios. Essa separação em estágios foi introduzida
principalmente para separar os diferentes níveis de abstração e organização para o
tratamento de dados e instruções em um computador. Na atualidade, são aceitos
basicamente seis níveis ou estágios, que vão do nível 0 até o nível 5. De acordo com o livro-
texto, assinale qual alternativa denota a que se refere o nível 2 de uma máquina
multinível.

A) Nível de arquitetura de conjunto de instruções

B) Nível lógico digital
C) Nível do sistema operacional da máquina
D) Nível de linguagem orientada a problemas
E) Nível de mocroarquitetura

QUESTÃO: O processador Intel 8086, desenvolvido em 1976, possui diversos registradores

para uso geral, além dos registradores específicos de controle e estado, acessados pelo
sistema operacional e utilizados para operarem com blocos de memória de 64 Kbytes. Em se
tratando especificamente dos registradores de controle e estado do Intel 8086, eles eram
classificados como:
A) Registrador de memória, registrador de uso emergencial, registrador de sincronismo e
Registrador de propósito geral.
B) Registrador de segmento de código, registrador de segmento de dados, registrador
de segmento de pilha e registrador de segmento extra de dados.
C) Registrador de buffer de memória, registrador de endereço de memória, registrador de
instrução e registrador contador do programa.
D) Registrador de dados, registrador de instrução, registrador de controle e registrador de
armazenamento.
E) Registrador de portas lógicas, registrador de operações aritméticas, registrador de
operações em ponto flutuante e registrador de controle.

1. Registrador de segmento de código (code segment – CS): usado para apontar para uma
área de memória que contém o código do programa que está sendo executado.
2. Registrador de segmento de dados (data segment – DS): usado para apontar para um
segmento de memória que será utilizada no armazenamento de dados do programa em
execução.
3. Registrador de segmento de pilha (stack segment – SS): utilizado na identificação do
segmento que será utilizado como pilha (stack), com o objetivo de armazenar os dados
temporários do programa em execução.
4. Registrador de segmento extra de dados (extra segment – ES): utilizado para determinar
um segmento extra de dados, como no armazenamento e acesso da memória de vídeo.

QUESTÃO: Um computador moderno possui uma hierarquia com vários níveis,

constituídos por componentes de hardware que se inter-relacionam desde os níveis mais
baixos de sua estrutura e que são essenciais em um projeto de computador, até os níveis mais
altos na camada de software. Cada nível hierárquico dependerá somente de uma função local
para que funcione plenamente. Em relação às funções de um computador, qual delas será
responsável por receber dados externos e processá-los internamente?
A) Análise de dados.

B) Movimentação de dados.
C) Armazenamento de dados.
D) Controle.
E) Processamento de dados.

1. Processamento de dados: O processamento de dados é o processo que consiste na

extração de informações de forma ordenada, resultando em uma combinação de novos
resultados a serem utilizados por um sistema computacional. O processamento de dados
é subdividido em três etapas: entrada, processamento e saída.
2. Armazenamento de dados: Um computador deve ser capaz de armazenar dados mesmo
que temporariamente, tornando o armazenamento de dados e instruções dinâmico.
3. Movimentação de dados: Um computador deve ser capaz de movimentar dados gerados
internamente para dispositivos externos. Dessa forma, ele será capaz de receber dados
externamente e processá-los internamente.
4. Controle: Controle diz respeito a operações realizadas pelo processador, fornecendo
instruções para a realização das três funções descritas anteriormente (processamento de
dados, armazenamento de dados e movimentação de dados). O gerenciamento dessas
funções é realizado pela unidade de controle (UC).
QUESTÃO: A memória principal ou memória RAM (Random Access Memory - memória
de acesso aleatório) é caracterizada por ser uma memória do tipo volátil, ou seja, os
dados/instruções ficam armazenados temporariamente em seus endereços enquanto houver
energia elétrica para alimentá-la. A memória RAM é subdividida em duas categorias: DRAM -
dynamic RAM e SRAM - Static RAM, de acordo com a tecnologia envolvida em sua
fabricação. As memórias SRAM são os dispositivos de memória mais complexos do
computador, e são constituídos pelos mesmos elementos lógicos encontrados em um
processador. A partir da memória SRAM, assinale a alternativa correta que contém o
nome desses elementos lógicos.
A) Válvulas.

B) Resistores.
C) Flip-flops.
D) Relés.
E) Indutores.

Comentário: A principal aplicação de uma memória SRAM é como memória cache em um

processador. Diferentemente da memória DRAM, a RAM estática é um dispositivo mais
complexo, como pode ser observado na figura a seguir, e contém os mesmos elementos
lógicos encontrados em um processador. O dispositivo básico de armazenamento dos estados
nesse tipo de memória é o flip-flop, que se trata de um dispositivo estático, ou seja, os bits
ficarão armazenados enquanto houver energia elétrica sendo fornecida ao dispositivo.

QUESTÃO: A máquina de von Neumann, também conhecida como computador IAS que se
refere ao departamento de pesquisa onde foi criada, foi intelectualmente desenvolvida pelo
matemático húngaro John von Neumann em meados de 1952. O objetivo da criação desse
computador foi o de melhorar o desempenho do computador ENIAC, cujo funcionamento
possuía algumas lacunas, como o fato de ser uma máquina que operava em base decimal
(base 10) ao invés de utilizar a base binária (base 2) aceita mundialmente nos dispositivos
eletrônicos digitais atuais. Além dessa melhoria, assinale a alternativa que contém outra
melhoria fundamental, introduzida na máquina de von Neumann.

A) Um computador deveria obter suas instruções lendo-as diretamente de endereços

da memória.
B) Um computador deveria processar os dados contidos em endereços específicos do
pendrive.
C) Um computador deveria movimentar suas instruções para locais onde não fosse
reservado para dados.
D) Um computador deveria inserir instruções diretamente na ULA sem a necessidade de
passar pela UC.
E) Um computador deveria analisar todos dados e instruções antes de enviar para algum
endereço logico.

Comentário: As tarefas de processamento e armazenamento de dados no Eniac eram

extremamente enfadonhas. Von Neumann verificou que a programação poderia ser facilitada
se o programa fosse representado de forma adequada para a realização do armazenamento
na memória junto com os dados. Assim, um computador poderia obter suas instruções
lendo-as diretamente da memória, e um programa poderia ser criado ou alterado através de
endereços da memória, de forma que essa ideia ficou conhecida como conceito de programa
armazenado (STALLINGS, 2010).

QUESTÃO: As memórias somente de leitura (ROM - read only memory) são fabricadas a
partir de materiais semicondutores (silício) e são não voláteis, ou seja, não perdem seus
dados/instruções ao serem desligadas. As memorias ROM possuem desempenho semelhante
aos das memorias de leitura/escrita e são seguras permitindo apenas a leitura de seu
conteúdo através de determinados programas. O tipo mais básico de memória ROM e a
programada por mascara, nome dado devido ao processo de fabricação e escrita de bits nesse
modelo. Os bits que fazem parte do programa de usuário são gravados no interior dos
elementos da memória durante o processo de fabricação, conhecido como hardwired, em que
cada um já é gravado no endereço de célula correspondente. Assinale a alternativa que
determina uma das principais características da memória do tipo ROM.

A) Após a fabricação, a ROM estará pronta para ser utilizada e nenhum tipo de
software será capaz de modificar os bits nela gravados.
B) Após a fabricação, a ROM não fica pronta para ser utilizada e nenhum tipo de software
será capaz de modificar os bits nela gravados.
C) Após a fabricação, a ROM estará pronta para ser utilizada e qualquer tipo de software
será capaz de modificar os bits nela gravados.
D) Após a fabricação, a ROM não estará pronta, mas qualquer tipo de software será capaz
de gravar novos dados.
E) Após a fabricação, a ROM estará pronta para ser utilizada e somente algum tipo de
software específico do usuário será capaz de modificar os bits nela gravados.

Comentário: ROM programada por máscara é o tipo mais básico de memória ROM é a
programada por máscara, nome dado devido ao processo de fabricação e escrita de bits nesse
modelo. Os bits que fazem parte do programa de usuário são gravados no interior dos
elementos da memória durante o processo de fabricação, conhecido como hardwired, onde
cada um já é gravado no endereço de célula correspondente (MONTEIRO, 2019). Após sua
fabricação, a pastilha ROM estará pronta para ser utilizada e nenhum tipo de software
será capaz de modificar os bits nela gravados

QUESTÃO: A execução de uma instrução geralmente envolve um ou mais operandos lidos

da memória e, se algum outro endereçamento for utilizado, então acessos adicionais à
memória serão necessários. Nessas situações, um tipo diferente de endereço será
considerado como um estágio a mais no ciclo de instrução. Esse endereço adicional do ciclo
de instrução está presente em qual modelo de ciclo?

A) Ciclo de instrução alternado

B) Ciclo de instrução sem acesso a memória
C) Ciclo de instrução indireto
D) Ciclo de instrução paralelo
E) Ciclo de instrução direto
Comentário: A execução de uma instrução geralmente vai envolver um ou mais operandos
lidos da memória; e, se algum endereçamento indireto for utilizado, então, acessos adicionais
à memória serão necessários. Nessas situações, um endereço indireto será considerado como
um estágio a mais no ciclo de instrução, conforme pode ser observado na figura a seguir.

QUESTÃO: Na transmissão serial, um periférico é conectado ao módulo de controle ou

interface de E/S através de uma linha única para realização da transmissão de dados. A
transferência de dados é realizada um bit de cada vez, mesmo que o controlador tenha
capacidade de ser conectado ao processador/memória principal através do barramento,
constituído de diversas linhas de transmissão e com grande largura de banda para realizar
essa tarefa. As comunicações em série também são subclassificadas como síncronas e
assíncronas. A partir da subclassificação das comunicações em série, assinale a alternativa
que indica o funcionamento de operação serial assíncrona.

A) Possui a capacidade de enviar um grupo de bits de cada vez, em que cada bit é enviado por
uma linha separada de transmissão
B) A sincronização de RX é realizada e cada novo caractere transmitido, de modo que antes
de a transmissão ser iniciada, cada caractere será acrescido de dois pulsos, um no início
e outro no final do pulso.
C) Os bits enviados podem não chegar ao destino exatamente no mesmo instante no qual
foram programados para chegar.
D) Possuem diferenças de comprimento de cabos entre os canais de comunicação.
E) Os dados são transmitidos de uma só vez por blocos de caracteres, sem a necessidade de
intervalos entre eles e sem a necessidade de um pulso indicando o início ou o fim da
transmissão.

Comentário: As comunicações em série ainda podem ser subclassificadas como síncronas e

assíncronas.
1. Nas transmissões assíncronas, o processo de sincronização de RX é realizado e cada novo
caractere transmitido, de modo que, antes de a transmissão ser iniciada, cada caractere
será acrescido de dois pulsos, um no início e outro no final do pulso.
A transmissão síncrona é considerada uma forma moderna de comunicação, se comparada
com a assíncrona, pois nesse caso os dados são transmitidos de uma só vez por blocos de
caracteres sem a necessidade de intervalos entre eles e sem a necessidade de um pulso
indicando o início ou o fim da transmissão.

QUESTÃO: Um processador superescalar é definido como aquele que possui múltiplos e

independentes pipelines de instruções. Uma das grandes vantagens da implementação
superescalar é o aumento no nível de paralelismo de instruções, o que possibilita que
múltiplos fluxos sejam processados simultaneamente. Entretanto, devido ao aumento da
quantidade de dados e instruções ocorrendo de forma simultânea, alguns problemas podem
ocorrer. Assinale a alternativa que indica um dos possíveis problemas que ocorrem na
implementação de um processador superescalar. A) Processamento dos dados em série.

B) Armazenamento das instruções de forma desordenada.

C) Entrada de alguma operação dependente da saída da instrução anterior.
D) Acesso desordenado aos endereços da memória.
E) Saída de resultados incompletos.

Comentário: Um processador superescalar possui como tarefa buscar múltiplas instruções

simultaneamente, realizando, na sequência, uma tentativa de localização das próximas
instruções, para que, independentemente, possa executá-las em paralelo. Entretanto, assim
como em um sistema de pipeline comum, se a entrada de alguma operação dada por uma
instrução for dependente da saída da instrução anterior, então a instrução seguinte não
poderá completar a execução da tarefa ao mesmo tempo ou mesmo antes da instrução
anterior. Uma forma de contornar tal problema seria o processador eliminar algum tipo de
dependência de dados ou instruções desnecessárias, utilizando-se para isso de registradores
adicionais, renomeando assim as referências obtidas dos registradores no código original.

QUESTÃO: O barramento é um conjunto de fios de cobre, que possuem como função

realizar um "caminho" elétrico entre os dispositivos internos ou externos do computador. Os
barramentos geralmente são diferenciados de acordo com sua finalidade, como para o
transporte de dados entre a ULA e a UC, ou entre a CPU e a memória principal, ou mesmo
entre outros dispositivos periféricos. Geralmente, os barramentos necessitam de muitas linhas
de endereços para transmitir os dados. O problema disso é que barramentos muito largos
necessitam, obrigatoriamente, de mais espaço físico, mesmo utilizando fios estreitos, além de
necessitarem de conectores maiores. Existem basicamente duas maneiras básicas para
aumentar a largura de banda de transmissão, sendo que uma delas será:

A) Redução no tamanho do barramento, possibilitando uma maior quantidade de dados

serem transportados.
B) Redução na quantidade de caminhos por onde os dados devem trafegar para
alcançarem seus objetivos.
C) Redução do tempo para realizar a transmissão de dados, implicando em mais
transferências por segundo.
D) Redução do tamanho da memória cache, facilitando com que os dados sejam
transportados e processados mais rapidamente.
E) Redução no tempo de leitura dos dados recebidos pela memória RAM e enviados
diretamente ao disco rígido.

Comentário: Existem duas maneiras básicas para aumentar a largura de banda para
transmissão de dados no barramento:
1. Redução do tempo para realizar a transmissão de dados, o que implicaria mais
transferências por segundo.
Aumento da largura de dados, possibilitando mais bits em cada transferência

QUESTÃO: O pipeline de instruções pode ser comparado a um processo de linha de

montagem em uma fábrica. Um produto na linha de montagem passa por vários estágios, que
podem ser manufaturados ou de forma serial ou em paralelo. Assim, novas entradas serão
aceitas em um lado da linha de fabricação antes mesmo que itens mais antigos" na linha
tenham seus processos de manufatura finalizados. O processamento paralelo, utilizando a
técnica de pipeline, possui, em geral, 6 estágios. A partir dos estágios clássicos de pipeline,
indique qual alternativa implica na função dedicada ao estágio "Escrever operandos".

A) Determina o código de operação e a especificação dos operandos.

B) Calcula o endereço de cada operando.
C) Executa a operação indicada após a obtenção dos operandos.
D) Lê a próxima instrução esperada em um buffer.
E) Armazena o resultado da operação na memória principal.

Comentário: Um sistema de pipeline padrão é constituído de seis estágios, divididos em:

1. Buscar instrução (fetch instruction – FI): estágio que tem como função ler a próxima
instrução esperada em um buffer.
2. Decodificar instrução (decode instruction – DI): estágio responsável por determinar o
código da operação (opcode) e a especificação dos operandos.
3. Calcular operandos (calculate operand – CO): estágio responsável pelo cálculo do
endereço de cada operando. Essa operação pode envolver o endereçamento por
deslocamento, endereçamento indireto por registrador, endereçamento indireto pela
memória e outros tipos de endereçamento.
4. Obter operandos (fetch operands – FO): estágio que obtém cada operando da memória
principal. Nesse caso, os operandos que estão nos registradores não precisarão ser lidos da
memória.
5. Executar instrução (instruction execution – IE): excuta a operação indicada após a
obtenção dos operandos e armazena o resultado em algum local específico.
6. Escrever operandos (write operands – WO): estágio responsável pelo armazenamento
do resultado da operação na memória principal.

QUESTÃO: Um dispositivo de memória é considerado um "depósito" para o

armazenamento dos dados / instruções de um computador. Da mesma forma que um
deposito deve ter suas prateleiras organizadas, a memória também deve identificar e otimizar
o armazenamento desses dados para que assim seja facilitado seu acesso e processamento.
Dessa forma, além dos parâmetros intrínsecos da memória como capacidade de
armazenamento e velocidade de transferência de dados, as memórias também podem ser
subdivididas em diferentes meios de acesso. Baseado nisso, assinale a alternativa que indica o
tipo de acesso à memória em que uma palavra será recuperada da memória baseado em
um pedaço de seu conteúdo, em vez do seu endereço.

A) Acesso sequencial.
B) Acesso aleatório.
C) Acesso interpretativo.
D) Acesso associativo.
E) Acesso direto.

Comentário: Acesso associativo é uma variação do acesso aleatório, porém nesse tipo de
endereçamento uma palavra será recuperada da memória baseada em um pedaço de seu
conteúdo, em vez do seu endereço.
Acesso aleatório: nesse tipo de acesso à memória, cada local endereçável possuirá um
sistema de endereçamento exclusivo, que está fisicamente interligado.
Acesso sequencial: as memórias são organizadas em unidades chamadas registros. O acesso
em algumas memórias é realizado em uma sequência linear específica. Acesso direto: de
forma semelhante ao acesso sequencial, esse geralmente envolve um esquema compartilhado
para realizar a leitura/escrita. Nesse tipo de acesso, os registros individuais ou blocos de
registros possuem um endereço exclusivo em algum local físico da memória.

QUESTÃO: No ano de 1993, algumas das principais empresas de tecnologia se reuniram

para desenvolver um padrão de conexão de baixo custo e que facilitasse a conexão entre
diferentes dispositivos eletrônicos como computadores, celulares, tablets, smart TVs e
sistemas embarcados em geral. Após seu lançamento em 1998, esse padrão resultante foi
amplamente utilizado mundialmente. Qual foi o nome dado para esse tipo de conexão de
dispositivos?

A) ISA (industry standard architecture).

B) USB (universal serial bus).
C) PCI (peripheral interconnect).
D) AGP (accelerated graphics port bus).
E) PCI Express

Comentário: Embora os barramentos PCI e PCIe sejam muito eficientes e rápidos para anexar
dispositivos de alto desempenho, eles são muito caros para ser empregados em dispositivos
de E/S, que operam a baixa velocidade. Para resolver pendências relacionadas ao
desempenho, em 1993 sete empresas de tecnologia (Compaq, DEC, IBM, Intel, Microsoft, NEC
e Northern Telecom) se juntaram para buscar uma solução de unificação para a anexação de
uma gama variada de dispositivos de E/S. O padrão resultante dessa pesquisa em conjunto foi
lançado em 1998 e ficou conhecido como USB (universal serial bus – barramento serial
universal).

QUESTÃO: Todo computador oferece algum mecanismo para que operações que envolvam
alguma comunicação com a memória, como o processador ou algum dispositivo de E/S,
possam ser interrompidas em algum momento de sua operação. Embora possa parecer ao
usuário comum que uma máquina trabalhe melhor sem ser interrompida, as interrupções na
verdade garantem uma operação otimizada do computador. As interrupções também podem
ser agrupadas em simples e múltiplas, de acordo com a quantidade em que aparecem durante
o ciclo de instruções. Em se tratando especificamente das interrupções múltiplas, qual tipo de
interrupção possui como característica permitir que uma interrupção de maior
prioridade possa ter um tratamento de interrupção distinto do tratamento de interrupção
de menor prioridade?

A) Interrupção aninhada.
B) Interrupção paralela.
C) Interrupção horizontal
D) Interrupção vertical.
E) Interrupção sequencial.

Comentário: Em uma segunda técnica (interrupção aninhada), definem-se as prioridades de

interrupção a fim de permitir que uma interrupção de maior prioridade possa ter um
tratamento de interrupção distinto ao de menor prioridade, inclusive ocasionando a pausa
deste último.

Comentário: Há pelo menos uma década o uso de chips com um único processador atingiu o
seu limite de desempenho e de execução de instruções em paralelo. Através do
desenvolvimento da arquitetura multicore foi possível explorar e melhorar o processamento
multithreading em vários núcleos do processador. Assim, fica claro que o uso de uma
arquitetura que oferece vários núcleos em vez de um único também aumentará o número de
níveis de memória cache, aumentando com isso o desempenho geral de processamento.

QUESTÃO: Uma abordagem alternativa para permitir um número maior de paralelismo

(processamento paralelo) se comparada com os esquemas superescalar ou superpipeline, é
conhecida como multithreading. No multithreading, os vários ciclos de instruções são
divididos em ciclos menores, também conhecidos como threads, em que cada thread poderá
ser executado em paralelo. O multithreading é subdividido entre implícito e explícito, onde o
multhreading implícito é caracterizado por:

A) Disponibilização de um contador de programa (program counter – PC), para que cada

thread em execução possa ser executado concorrentemente.
B) Sistema paralelo sem dependência, em que as instruções podem ser executadas
simultaneamente sem nenhum tipo de atraso.
C) Atraso em um ciclo de clock, aguardando a obtenção do resultado da primeira
instrução.
D) Desvio de instruções que deverão ser executadas primeiramente, deixando o fluxo para
execução das instruções atrasadas.
E) Uma execução concorrente de vários threads retirados de um único programa que
estava sendo executado de forma sequencial.
Comentário: Na abordagem de multithreading explícito é de suma importância que o
processador disponibilize um contador de programa (program conter – PC), para que cada
thread em execução possa ser executado concorrentemente.

Já o multithreading implícito se refere a uma execução concorrente de vários threads

retirados de um único programa, que, originalmente, estava sendo executado de forma
sequencial. Dessa forma, os threads implícitos também podem ser definidos de maneira
estática pelo próprio compilador do software utilizado, ou de forma dinâmica pelo hardware
do computador.

QUESTÃO: O disco rígido magnético é constituído de uma ou mais superfícies circulares,

denominados pratos, onde cada superfície é coberta por um material metálico magnetizável,
que possibilita o armazenamento dos dados. Cada superfície do disco é organizada em áreas
circulares concêntricas e são divididas em partes menores de tamanho fixo, que servem de
parâmetro de unidade de armazenamento. Os setores do disco rigido possuem um campo
inicial destinado à sincronizacão da cabeca antes do processo de leitura/gravação. Esse
campo inicial do setor é conhecido como:

A) Preâmbulo.

B) Trilha.
C) Lacuna entre setores.
D) Lacuna entre trilhas.
E) Cilindro.

Comentário: Os setores possuem um campo inicial, que se inicia antes dos bytes destinados
para dados, e que é conhecido como preâmbulo. O preâmbulo contém elementos necessários
para sincronizar a cabeça antes de cada leitura/gravação.

Questões não encontradas no PDF de compilação,

mas que caíram nas provas:
Questão 3: Na década de 1980 foram desenvolvidos seis tipos de organizações
que definiram o funcionamento em paralelo dos discos rigidos a fim de melhorar
sua confiabilidade e desempenho. Essa técnica ficou conhecida como RAID
(Redundant Array of Inexpensive Disks ou arranjo redundante de discos baratos)
e auxiliou no armazenamento de dados em massa em servidores. Uma das
configurações de RAID consiste na implementação de paridade que não se
restringe a apenas uma unidade de disco, mas a toda matriz de discos, de forma
distribuida. Qual das opções a seguir indica o sistema de RAID que possui essa
caracteristica?
A) RAID 2.

B) RAID 5.

C) RAID 3.

D) RAID 1.

E) RAID 4.

Questão 7: As memórias do tipo cache têm como objetivo principal obter

velocidades similares às das memórias mais rápidas do computador como, por
exemplo, os registradores, porém disponibilizando maior capacidade de
armazenamento se comparadas aos registradores. No geral, os computadores
possuem tendència operacional de realizar o endereçamento de
dados/instruções na memória principal, assim, a memória cache acessa esses
endereços de forma mais rápida, aumentando o desempenho do processador e
guardando fragmentos dos acessos já realizados para facilitar novas buscas na
memória. As memórias cache também possuem diferentes modos de
endereçamento. Assim, a partir dos modos de endereçamento da cache,
assinale a alternativa que indica o tipo de endereçamento em que cada endereço
só poderá ser armazenado em uma posição da memória.
A) Caches com mapeamento direto.
B) Caches interativas.
C) Caches distributivas.
D) Caches normalizadas.
E) Caches associativas.

Questão 10: A arquitetura de computador tipo RISC (reduced instruction set

computer ou computador com um conjunto reduzido de instruções) foi um grande
avanço no desenvolvimento dos processadores modernos Essa arquitetura
trouxe novas questões em seu projeto, como um conjunto de instruções menor,
execução otimizada da chamada de funções, modos de execução baseados no
uso de pipeline, execução de cada instrução em um ciclo de clock e menor
quantidade nos modos de endereçamento. Alem dessas caracteristicas, qual
outra caracteristica relevante possui a arquitetura RISC?
A) Redução no tamanho do processador.
B) Redução na quantidade de transistores no processador.
C) Redução na quantidade de portas lógicas do processador
D) Redução na quantidade total de espaço em disco rigido.
E) Redução na complexidade do compilador ou decodificador de
instruções.

Questão 3: Há pelo menos uma década o uso de chips com um único

processador atingiu o seu limite de mento e de execução de instruções em
paralelo. Assim, outro tipo de tecnologia precisou ser implementado pa suportar
a quantidade de dados executados em paralelo surgindo os processadores do
tipo multicore Os processadores multiprocessados ou multicore são aqueles que
utilizam mais do que um núcleo para melhor processar dados/instruções. Os
primeiros processadores multicore foram implementados no início do século XXI
e foram capazes de reduzir o tempo total de execução de tarefas excetuando-as
em paralelo pelos seus vários núcleos A partir dos processadores multicore,
assinale a alternativa que indica uma das principais variáveis envolvidas nesse
tipo de a organização de processadores.
A)Numero de nivéis de memória caches
B)Quantidade de endereços utilizados no disco rigido
C)Quantidade de acessos à memoria RAM
D) Numero variáveis disponíveis para programação.
E) Quantidade de espaços livres na memória ROM