INSTITUTO MÉDIO INDUSTRIAL DE

BENGUELA
 

SIMINÁRIO DE CAPACACITAÇÃO DE PROFESSORES

 
Data 25/9/2020
O facilitador Eng.º Gabriel Capessa Martins
Duração da sessão 90 minutos.
Material de apoio Laboratório Virtual, protoboard, componentes discretos, Multímetro,
jumpers, PC, retroprojetor, quadro branco marcadores e manual de apoio de autoria de
Gabriel Martins
metodológia: participaticiva
pré-requisitos: Partindo do princípio de que, os participantes já têm o conhecimento da
estrutura de Matéria dos semicondutores.
 OBJETIVOS GERAIS

1 conhecer o díodo semicondutor e a sua relação na construção de

fabricação de transístores BJT.
2.conhecer as portas lógicas fundamentais dos sistemas Lógicos.
OBJETIVOS ESPECÍFICOS

1. identificar o tipo de transístor (NPN OU PNP)

2. identificar os terminais emissor, base e coletor de
qualquer transístor.
3. Polarização de transístor BJT NPN.
4. conceito de Pull Up e PULL Down como gerador de
um bit lógico.
5. aplicar os transístores como comutador e construtor de
portas lógicas fundamentais de sistemas Lógicos.
6. Implementação virtual de tabelas de verdade e portas
lógicas com transístores BJT BC 547:
PRÉ- REQUISITOS OU FUNDAMENTOS TEÓRICOS
 CARACTERIZAÇÃO DO TRANSÍSTOR BJT BC547

Características electricas Valor

Tipo de encapsulamento TO-92
Tipo de transístor NPN
Corrente máxima do coletor (I C ): 100mA
Tensão máxima do coletor-emissor (V CE ): 45V

Tensão máxima da base do coletor (V CB ): 50V

Tensão máxima da base do emissor (VEBO): 6v

Dissipação máxima do coletor (Pc): 500 miliWatt

Ganho de corrente CC mínimo e máximo (h FE ): 110 - 800

Fonte: https://components101.com/bc547-transistor-pinout-datasheet
 IDENTIFICAÇÃO DA PINAGEM DO BJT BC 547

Fonte: https://components101.com/bc547-transistor-pinout-datasheet
 TRANSÍSTOR COMO CHAVE

• Região de Saturação • Região de corte

Quando o transístor está totalmente polarizado,
ele pode permitir que um máximo de 100mA
flua através do coletor e do emissor. Este
estágio é chamado de Região de Saturação.
Quando a corrente de base é removida, o
transístor é totalmente desligado, este estágio é
chamado de região de corte.

Fonte: https://components101.com/bc547-transistor-pinout-datasheet
 Um transístor atuará como uma chave aberta durante a polarização direta e como uma chave fechada
durante a polarização reversa, essa polarização pode ser obtida fornecendo a quantidade necessária de
corrente ao pino da base.

Conforme mencionado, a corrente de polarização deve ser de no máximo 5mA. Qualquer coisa acima de
5mA matará o transístor; portanto, um resistor é sempre adicionado em série com o pino de base. O valor
deste resistor (R B ) pode ser calculado usando as fórmulas abaixo.

R  = V   / I 
B   BE B

Onde, o valor de V   deve ser 5V para BC547 e a corrente de base (I   depende da corrente de coletor
BE B

(I   ). O valor de I   não deve exceder mA.

C B

Fonte: https://components101.com/bc547-transistor-pinout-datasheet
 PRÁTICA

7.1 porta lógica Identidade, 7.2 porta lógica Not 7.3 porta lógica OR
7.4 porta lógica NOR, 7.5 porta lógica AND e 7.8 porta lógica
NAND
8. prática na protoboard dos itens 7.1 e 7.2
 PORTA LÓGICA IDENTIDADE
Tabela de verdade da porta lógica identidade

ENTRADA SAÌDA

0 0

1 1
 ESQUEMA DE IMPLEMENTAÇÃO ELÉCTRICA
Problema 1
U1
PORTA IDENTIDADE(BUFFER)
+5 BUFFER

IN
R2 Q1
BC547
1k

R3
220R

R1
10k

OUT
LED-YELLOW
ITEN 7.1 IMPLEMENTAÇÂO PRÀTICA NA PROTOBOARD
ITEN 7.2 PORTA LÓGICA NOT

• Tabela de verdade da porta lógica NOT

ENTRADA SAÍDA
0 1
1 0
 +9

U1
PORTA LÓGICA INVERSORA (NOT)

NOT

Problema 2 R1
1k

R3
220R

IN
R2 Q1
BC547
2k
OUT
LED-GREEN
 ITEN 7.3 PORTA LÓGICA OR

• Tabela de verdade da porta lógica OR

ENTRADA A ENTRADA B SAÍDA
0 0 0
0 1 1
1 0 1
1 1 1
 +12

PORTA LÓGICA OR DE DUAS ENTRADAS

U1
ENT B
R4 Q1
BC547
2k
OR

ENT A
R3 Q2
BC547
2k

R2
220R

R1 SAÍDA
10k
 ITEN 7.4 PORTA LÓGICA NOR

• Tabela de verdade da porta lógica OR

ENTRADA A ENTRADA B SAÍDA Q
0 0 1
0 1 0
1 0 0
1 1 0
ITEN 7.5 PORTA LÓGICA AND

• Tabela de verdade da porta lógica AND

ENTRADA A ENTRADA B SAÍDA Q
0 0 0
0 1 0
1 0 0
1 1 1
 ITEN 7.6 PORTA LÓGICA AND

• Tabela de verdade da porta lógica NAND

ENTRADA A ENTRADA B SAÍDA Q
0 0 1
0 1 1
1 0 1
1 1 0