TÉCNICO DE GESTÃO DE

EQUIPAMENTOS INFORMÁTICOS
Mód-5:Introdução à lógica programável 2
Introdução à Logica Programável
 Revolucionado os comandos e controles industriais desde
seu surgimento na década de 70.
 Antes do surgimento dos CLP's (Controlador Lógico Programável) as

tarefas de comando e controle de máquinas e processos

industrias eram feitas por relés eletromagnéticos(Dispositivo
eletromecânico, com inúmeras aplicações possíveis em comutação de contatos elétricos,
servindo para ligar ou desligar dispositivos).

Os sistemas de controle passaram a necessitar cada vez
mais de confiabilidade, eficiência e agilidade para atender
os requisitos das aplicações a serem controladas.

Mód-5:Introdução à lógica programável 4

 Este equipamento foi batizado nos Estados Unidos
como PLC ( Programable Logic Control ), em
português CLP ( Controlador Lógico Programável ) e
este termo é registrado pela Allen Bradley ( fabricante
de CLP’s).

Mód-5:Introdução à lógica programável 5

 fácil e rápida programação ou reprogramação .
de operação em ambiente industrial.
 Hardware ocupando espaço reduzido e baixo

consumo de energia.
 Monitoração do estado e operação

(computadores).
 Custo de compra e instalação competitivo.

Mód-5:Introdução à lógica programável 6

 automação da manufatura, de processos contínuos,
eléctrica, predial, entre outras.

Mód-5:Introdução à lógica programável 7

 Máquinas industriais ( injectoras de
plástico, têxteis, calçados);
 Equipamentos industriais para processos
( siderurgia, papel e celulose, petroquímica,
química, alimentação, mineração, etc. );
 Equipamentos para controle de energia
( demanda, fator de carga);
 Aquisição de dados de supervisão em:
fábricas, prédios inteligentes, etc.;
 Bancadas de teste automático de
componentes industriais;

Mód-5:Introdução à lógica programável 8

Mód-5:Introdução à lógica programável 9
 As principais diferenças em relação a um computador
comum estão relacionadas a qualidade da fonte de
alimentação, que possui características óptimas de
filtragem e estabilização, interfaces de E/S imune a
ruídos e um invólucro específico para aplicações
industriais.

Mód-5:Introdução à lógica programável 10

 leitor de fitas magnéticas, leitor de disco
magnético, leitor de cartão perfurado, leitor de
fita perfurada, teclado, painel de chaves,
mouse, scanner, etc.
 Estes dispositivos tem por função a

transformação de dados em sinais elétricos

codificados para a unidade central de
processamento.

Mód-5:Introdução à lógica programável 11

 O terminal de programação é um dispositivo
(periférico) que conectado temporariamente ao CLP,
permite introduzir o programa do usuário e
configuração do sistema.
 Software que transforma um computador pessoal em

um programador.

Mód-5:Introdução à lógica programável 12

 Linguagem de Programação
◦ Linguagem de Baixo Nível
◦ Linguagem de Alto Nível

Mód-5:Introdução à lógica programável 13

 Quando um microcomputador utiliza uma linguagem
de alto nível, é necessário a utilização de compiladores
e interpretadores para traduzirem este programa para a
linguagem de máquina.

Mód-5:Introdução à lógica programável 14

 Elaboração de programa em tempo menor,
não necessitando conhecimento da
arquitetura do microprocessador.

 Tempo de processamento maior do que em

sistemas desenvolvidos em linguagens de
baixo nível.

Mód-5:Introdução à lógica programável 15

 Uma das grandes vantagens da transmissão
digital da informação é a possibilidade de
regeneração dos dados.
 Para que esta regeneração seja realizada com

o menor número de erros possível os dados

recebidos deverão ser amostrados no
instante óptimo, isto é, no instante em que a
relação sinal/ruído é máxima.

Mód-5:Introdução à lógica programável 16

 A abordagem tradicional ao problema da
recuperação de relógio tem-se baseado na
existência de um componente espectral à
frequência de relógio no espectro do sinal
recebido.
 Este componente espectral pode ser introduzida
no transmissor, através da utilização de códigos
de linha adequados (código Manchester) ou
criada no receptor, através da aplicação de uma
não linearidade ao sinal recebido (detector de
transições).

Mód-5:Introdução à lógica programável 17

 Com o aumento crescente dos ritmos de transmissão,
a integração de circuitos analógicos de recuperação de
relógio em receptores digitais torna-se cada vez mais
problemática e introduz um custo elevado nos
sistemas.
 Assim, têm sido desenvolvidas novas arquitecturas
totalmente digitais de recuperação de relógio que
possibilitam a integração da recuperação de relógio
com outras funções lógicas do receptor, num único
circuito digital.

Mód-5:Introdução à lógica programável 18

 Um circuito integrado (CI) é uma coleção de portas lógicas
produzidas num único chip.
 Os CIs podem ser classificados, de acordo com o seu tamanho,

em:
 SSI (small scale integration): de 1 a 10 portas -lógicas

- Operadores Booleanos ANDs, ORs, NOTs(E, OU e NÃO ).

 MSI (medium scale integration): 10 a 100 portas lógicas

- descodificadores, registos, contadores.

 LSI (large scale integration): 100 a 1000.000 portas lógicas

- memórias de capacidade reduzida, PLDs simples.

 VLSI (very large scale integration): > 1 milhão de transistores

- microprocessadores, memórias, PLDs complexas.

-Exemplo: o Pentium4 tem 42 milhões de transistores.

Mód-5:Introdução à lógica programável 19

 Alguns CIs permitem que a sua
funcionalidade lógica seja programada no
próprio chip após terem sido fabricados.

 A maior parte destes CIs pode mesmo ser

reprogramada, o que permite que alguns
erros sejam corrigidos sem ter que o
substituir ou retirar.

Mód-5:Introdução à lógica programável 20

 PLDs: possuem uma estrutura a dois-níveis, com
portas AND e OR, e ligações programáveis pelo
utilizador.
 CPLDs (PLDs complexos) e FPGAs (Field
Programmable Gate Arrays): foram idealizados
com o intuito de implementarem sistemas de
maior dimensão.
 A utilização de HDLs e das respectivas
ferramentas permite que um projecto seja
compilado, sintetizado e descarregado para o
dispositivo em menos tempo.

Mód-5:Introdução à lógica programável 21

 PLA- Array lógico programável (PLA) é um FPD relativamente
pequeno que contém dois níveis de lógica, um nível AND e um
nível OR, onde ambos os níveis são programáveis.
 PAL*- Programmable Logic Array (PAL) é um FPD relativamente
pequeno que tem um nível AND programável seguido por um
nível OR fixo.
 *PAL é uma marca registrada dos Advanced Micro Devices.
 SPLD- refere-se a qualquer tipo de PLD simples, geralmente um
PLA ou um PAL.

Mód-5:Introdução à lógica programável 22

 CPLD- um PLD mais complexo que consiste num arranjo de
múltiplos blocos SPLD num único chip. Nomes alternativos algumas
vezes adoptados para este estilo de chip são Enhances PLD (EPLD),
Super PAL, Mega Pal, e outros.
 FPGA- Field-Programmable Gate Array é um FPD caracterizando
uma estrutura geral que permite altíssima capacidade lógica.
Considerando os recursos lógicos característicos do CPLDs com um
amplo número de entradas (nível AND), FPGAs oferece mais
recursos lógicos. FPGAs também oferece maior número de flip-flops
do que os CPLDs.
 HCPLDs –PLDs de alta capacidade: um acrônimo que se refere tanto
a CPLDs quanto a FPGAs. Este termo tem sido adoptado na literatura
comercial para providenciar uma forma fácil de se referir a ambos
os tipos de dispositivos.

Mód-5:Introdução à lógica programável 23

Mód-5:Introdução à lógica programável 24
 Os GAL tal como os PAL são constituídas por um array de
portas AND programável e um array de portas OR fixo com
saídas lógicas programáveis.
 Os dispositivos GAL são reprogramáveis (array de portas AND
reprogramável) e possuem configurações de saída
programáveis. Podem ser reprogramados inúmeras vezes uma
vez que utilizam a tecnologia E2CMOS(Electrically Erasable
CMOS).
 Os GAL são muito úteis no estágio de prototipagem de um
projecto, quando alguns erros logicos podem ser corridos pela
reprogramação

Mód-5:Introdução à lógica programável 25

 É um circuito com uma saída especial que permite
lógica multinível, tem poucos pinos, no máximo
32 e é muito simples. Possuem menos
flexibilidade, mas são bem mais baratos, a
estrutura básica de um PAL é:
8 entradas
8 saídas
produtos de 8 entradas
 Após a MMI ter êxito com a PALs de 20 pinos, a
AMD introduziu a PAL de 24 pinos 22V10 com
funcionalidades adicionais. Após comprar MMI EM
1987, a AMD consolidou a operação com Vantis, e
este negócio foi comprado por Lattice
Semiconductor em 1989.

Mód-5:Introdução à lógica programável 26

 Também conhecida como:
 Diagrama de relés;
 Diagrama escada;
 Diagrama “ladder”.

Mód-5:Introdução à lógica programável 27

Mód-5:Introdução à lógica programável 28
Mód-5:Introdução à lógica programável 29
 Organização:
◦ Princípio de funcionamento dos DLP
◦ Arquitetura de um componente típico: A 22V10
◦ Metodologia de projeto com o PALASM
◦ A aplicação PALASM
◦ Um dado electrónico

Mód-5:Introdução à lógica programável 30

 O princípio de funcionamento dos DLP
baseia-se numa matriz programável de
termos de produto
A B C D

é uma representação simplificada de:

F (que valor apresenta

a saída F, para o
caso apresentado?)
Mód-5:Introdução à lógica programável 31
 A título de exemplo,
A B C D


quantas ligações
seria necessário
interromper para
criar um mux de
2:1? (entradas de
dados A e B, entrada F

de controlo C)

Mód-5:Introdução à lógica programável 32

 A presença de um FF D a jusante do termo de
soma permite a implementação de circuitos
sequenciais (o plano AND / OR realiza a
geração do estado seguinte)
A B C D

5 F
D Q
3
CLK
6
Q

Mód-5:Introdução à lógica programável 33

 CLK / I0

 A flexibilidade da 22V10
destaca-a entre os DLP de uso
comum CLK / I0 I1 a I11 8 10

11
1

Fila de E programáveis
Programmable AND array
Reset Macro- Macro-
(44 x 132) Célula Célula
Lógica de Lógica de
Saída Saída
8 10 12 14 16 16 14 12 10 8

Reset Macro- Macro- Macro- Macro- Macro- Macro- Macro- Macro- Macro- Macro-
Célula Célula Célula Célula Célula Célula Célula Célula Célula Célula
Lógica de Lógica de Lógica de Lógica de Lógica de Lógica de Lógica de Lógica de Lógica de Lógica de
Saída Saída Saída Saída Saída Saída Saída Saída Saída Saída

Preset

I/O 0 I/O 1

I/O 0 I/O 1 I/O 2 I/O 3 I/O 4 I/O 5 I/O 6 I/O 7 I/O 8 I/O 9

Mód-5:Introdução à lógica programável 34

 A propósito da arquitectura da 22V10,
repare-se que:
◦ Pode dispor de até 10 saídas, em simultâneo com
as 12 entradas, podendo no limite suportar até 22
(21) entradas
CLK / I0 I1 a I11

11
1

– O controlo de estado
dos buffers de saída
Fila de E programáveis
Programmable AND array

(44 x 132)

é feito através de um
8 10 12 14 16 16 14 12 10 8

termo de produto Reset Macro-

Célula
Lógica de
Saída
Macro-
Célula
Lógica de
Saída
Macro-
Célula
Lógica de
Saída
Macro-
Célula
Lógica de
Saída
Macro-
Célula
Lógica de
Saída
Macro-
Célula
Lógica de
Saída
Macro-
Célula
Lógica de
Saída
Macro-
Célula
Lógica de
Saída
Macro-
Célula
Lógica de
Saída
Macro-
Célula
Lógica de
Saída

(permitindo pinos
Preset

bidireccionais) I/O 0 I/O 1 I/O 2 I/O 3 I/O 4 I/O 5 I/O 6 I/O 7 I/O 8 I/O 9

Mód-5:Introdução à lógica programável 35

 Ainda a propósito da arquitectura da 22V10:
◦ Todas as saídas são realimentadas para o plano de
AND
CLK / I0 I1 a I11

11

– Existe um limite
1

máximo de entre 8 Fila de E programáveis

Programmable AND array

e 16 termos de produto,
(44 x 132)

8 10 12 14 16 16 14 12 10 8

por saída
– Cada saída é precedida Reset Macro-
Célula
Lógica de
Saída
Macro-
Célula
Lógica de
Saída
Macro-
Célula
Lógica de
Saída
Macro-
Célula
Lógica de
Saída
Macro-
Célula
Lógica de
Saída
Macro-
Célula
Lógica de
Saída
Macro-
Célula
Lógica de
Saída
Macro-
Célula
Lógica de
Saída
Macro-
Célula
Lógica de
Saída
Macro-
Célula
Lógica de
Saída

por uma macro-célula

Preset

I/O 0 I/O 1 I/O 2 I/O 3 I/O 4 I/O 5 I/O 6 I/O 7 I/O 8 I/O 9

Mód-5:Introdução à lógica programável 36

 A estrutura da macro-célula lógica de saída,
disponível em cada pino, permite diversas
configurações de funcionamento:

10

AR
Reset 11
assíncrono

D Q 00
I/O n

CLK /Q 01
CLK S1 S0 Configuração de saída
SP
Preset S1 S0
síncrono 0 0 Registada / Activa a 0

0 1 Registada / Activa a 1
0
1 0 Combinatória / Activa a 0
1
1 1 Combinatória / Activa a 1

Mód-5:Introdução à lógica programável 37

 As quatro configurações possíveis para a
macro-célula lógica de saída são as
seguintes:

AR

D Q

CLK /Q S0=0
CLK S0=0 S1=1
S1=0
SP

AR

D Q

CLK /Q
S0=1
CLK S0=1 S1=1
S1=0
SP

Mód-5:Introdução à lógica programável 38

 A metodologia de projecto segue as mesmas
etapas já nossas conhecidas (especificação,
síntese, verificação de projecto,
implementação e validação), mas com
existem aspectos específicos do PALASM
 Esta aplicação recebe como entrada uma

descrição funcional do circuito pretendido,

com os respectivos vectores para a simulação
lógica, e realiza (quase-) automaticamente as
etapas pós-especificação

Mód-5:Introdução à lógica programável 39

  O fluxo de dados associado a esta aplicação
de apoio ao projectoN o mée .po
ds
seguinte:
P DS (especifica çã o de
en t r a da )

P ALAS M

XP T J ED RP T HS T TRF LOG

N o m e .x p t N o m e .je d N o m e .rp t N o m e .h s t N o m e .trf P a la s m .lo g

(m a pa dos (fich eir o (fich eir o com o (t odos os (r esu lt a dos da (r ela t ór io
fu síveis a J E DE C pa r a r ela t ór io da r esu lt a dos de sim u la çã o n os pr odu zido pelo
in t er r om per ) pr ogr a m a çã o) u t iliza çã o de sim u la çã o) sin a is a P ALASM)
r ecu r sos visu a liza r )
in t er n os)

Mód-5:Introdução à lógica programável 40

 Secção declarativa:

;---------------------------------- Declaration Segment ------------

TITLE exemplo.pds
PATTERN A
REVISION 1.0
AUTHOR JM Martins Ferreira / SD da LEIC
COMPANY FEUP/DEEC
DATE Junho 1998
CHIP exemplo PAL22V10

PIN 1 CLOCK COMBINATORIAL ; INPUT

PIN 2 A COMBINATORIAL ; INPUT
PIN 3 B COMBINATORIAL ; INPUT
PIN 4 C COMBINATORIAL ; INPUT
PIN 5 D COMBINATORIAL ; INPUT
PIN 6 E COMBINATORIAL ; INPUT
PIN 12 GND
PIN 14 F1 COMBINATORIAL ; OUTPUT
PIN 15 F2 REGISTERED ; OUTPUT
PIN 24 VCC

Mód-5:Introdução à lógica programável 41

 Secção funcional:
;---------------------------------- Equations Segment ------------
EQUATIONS

F1 = /A + B + C + D*E
F2:= /A + B + C + D*E

(esta secção recorre a comandos com baixo

nível de abstracção para efectuar a descrição
funcional do circuito pretendido)

Mód-5:Introdução à lógica programável 42

 Secção de simulação (para a verificação de
projecto):
;---------------------------------- Simulation Segment ------------
SIMULATION

TRACE_ON CLOCK A B C D E F1 F2

SETF /A /B /C /D /E
SETF A
CLOCKF CLOCK
SETF /A B
CLOCKF CLOCK
SETF /B C
CLOCKF CLOCK
SETF /C D
CLOCKF CLOCK
SETF /D E
CLOCKF CLOCK
SETF /E
CLOCKF CLOCK

TRACE_OFF
Mód-5:Introdução à lógica programável 43
 Menu File:

Mód-5:Introdução à lógica programável 44

 Menu Edit:

Mód-5:Introdução à lógica programável 45

 Menu Run:

Mód-5:Introdução à lógica programável 46

 Menu View:

Mód-5:Introdução à lógica programável 47

 Simulação
(View /
Waveforms)
:

Mód-5:Introdução à lógica programável 48

 Menu Help:

Mód-5:Introdução à lógica programável 49

 Help:
Exemplo
para o caso
do
comando
FOR

Mód-5:Introdução à lógica programável 50

 LE D 1 LE D 5

LE D 2 LE D 6

LE D 3 LE D 7

Pretende-se simular o funcionamento de um

LE D 4
 VCC

dado electrónico com as seguintes

características:
◦ Visualização por 7 LEDs (quantas saídas são precisas?)
OUT[x]

◦ Funcionamento em ciclo permanente a centenas de Hz

◦ Deve existir um botão de paragem para fixar o
resultado do “lançamento”
◦ Deve existir um botão de batota para aumentar a
probabilidade associada a resultados pré-
especificados

Mód-5:Introdução à lógica programável 51

 S TOP

Diagrama de transição
E ST1

/S TOP

de estados: S TOP E ST2

/S TOP

S TOP E ST3

/S TOP

S TOP E ST4

/S TOP

S TOP E ST5
/S TOP
/S TOP */B AT
/S TOP

/S TOP /S TOP *B AT
E ST4B E ST4A E ST6

S TOP S TOP S TOP

Mód-5:Introdução à lógica programável 52

 VCC

 Organização das saídas:

OUT[x]

O
UT[
0]     
O
UT[
1] 
O
UT[
2]   
O
UT[
3]   
(
 =
0
)

Mód-5:Introdução à lógica programável 53


;
Ficheiro dado.pds: Secção declarativa
circuito que simula o funcionamento de um dado com e sem batota
;-------------------------------------------------------------------;

;---------------------------------- Declaration Segment ------------

TITLE dado.pds
PATTERN A
REVISION 1.0
AUTHOR JM Martins Ferreira
COMPANY FEUP/DEEC
DATE Maio 1998
CHIP dado PAL22V10

PIN 1 CLK COMBINATORIAL ; INPUT

PIN 2 STOP COMBINATORIAL ; INPUT
PIN 3 BAT COMBINATORIAL ; INPUT
PIN 12 GND
PIN 14 OUT[0] COMBINATORIAL ; OUTPUT
PIN 15 OUT[1] COMBINATORIAL ; OUTPUT
PIN 16 OUT[2] COMBINATORIAL ; OUTPUT
PIN 17 OUT[3] COMBINATORIAL ; OUTPUT
PIN 24 VCC

Mód-5:Introdução à lógica programável 54

  Secção funcional:
STATE ;OUTPUT EQUATIONS
MOORE_MACHINE
START_UP := POWER_UP -> EST1
EST1.OUTF = OUT[0]* OUT[1]* OUT[2]*/OUT[3]
; TRANSITION EQUATIONS EST2.OUTF = /OUT[0]* OUT[1]* OUT[2]* OUT[3]
EST3.OUTF = /OUT[0]* OUT[1]* OUT[2]*/OUT[3]
EST1 := SIGA -> EST2 EST4.OUTF = /OUT[0]* OUT[1]*/OUT[2]* OUT[3]
+-> EST1 EST5.OUTF = /OUT[0]* OUT[1]*/OUT[2]*/OUT[3]
EST2 := SIGA -> EST3 EST6.OUTF = /OUT[0]*/OUT[1]*/OUT[2]* OUT[3]
+-> EST2 EST4A.OUTF = /OUT[0]* OUT[1]*/OUT[2]* OUT[3]
EST3 := SIGA -> EST4
+-> EST3 EST4B.OUTF = /OUT[0]* OUT[1]*/OUT[2]* OUT[3]
EST4 := SIGA -> EST5
+-> EST4 CONDITIONS
EST5 := SIGA -> EST6
+-> EST5 SIGA = /STOP
EST6 := SIGASBAT -> EST1 SIGASBAT= /STOP*/BAT
+ SIGACBAT -> EST4A
+-> EST6 SIGACBAT= /STOP* BAT
EST4A := SIGA -> EST4B
+-> EST4A
EST4B := SIGA -> EST1
+-> EST4B
Mód-5:Introdução à lógica programável 55
 Secção de simulação:
;---------------------------------- Simulation Segment ------------
SIMULATION

TRACE_ON CLK STOP BAT OUT[0..3]

SETF /STOP
FOR I:=1 TO 8 DO
BEGIN
CLOCKF
END
SETF BAT
FOR I:=1 TO 8 DO
BEGIN
CLOCKF
END
SETF STOP
FOR I:=1 TO 4 DO
BEGIN
CLOCKF
END

TRACE_OFF

Mód-5:Introdução à lógica programável 56

 Resultados
da
simulação:

Mód-5:Introdução à lógica programável 57

 Objectivo principal do capítulo: Introduzir os
princípios do projecto de sistemas digitais
com base em dispositivos lógicos
programáveis
 Pistas para a continuação do estudo:

◦ Sistemas de apoio ao projecto (e.g. Altera e Xilinx)

◦ Arquitectura e recursos dos dispositivos de média e
elevada complexidade

Mód-5:Introdução à lógica programável 58