Saber Eletronica 472

2013 I Agosto I SABER ELETRNICA 472 I 3
editorial
Editora Saber Ltda.
Diretor
Hlio Fittipaldi
Associada da:
Associao Nacional das Editoras
de Publicaes Tcnicas, Dirigidas
e Especializadas
Atendimento ao Leitor: atendimento@sabereletronica.com.br
Os artigos assinados so de exclusiva responsabilidade de seus autores. vedada a reproduo total ou parcial dos textos
e ilustraes desta Revista, bem como a industrializao e/ou comercializao dos aparelhos ou ideias oriundas dos textos
mencionados, sob pena de sanes legais. As consultas tcnicas referentes aos artigos da Revista devero ser feitas exclu-
sivamente por cartas, ou e-mail (A/C do Departamento Tcnico). So tomados todos os cuidados razoveis na preparao do
contedo desta Revista, mas no assumimos a responsabilidade legal por eventuais erros, principalmente nas montagens, pois
tratam-se de projetos experimentais. Tampouco assumimos a responsabilidade por danos resultantes de impercia do montador.
Caso haja enganos em texto ou desenho, ser publicada errata na primeira oportunidade. Preos e dados publicados em
anncios so por ns aceitos de boa f, como corretos na data do fechamento da edio. No assumimos a responsabilidade
por alteraes nos preos e na disponibilidade dos produtos ocorridas aps o fechamento.
Editor e Diretor Responsvel
Hlio Fittipaldi
Conselho Editorial
Joo A. Zufo
Redao
Rafaela Turiani
Reviso Tcnica
Eutquio Lopez
Designers
Carlos C. Tartaglioni,
Diego M. Gomes
Publicidade
Caroline Ferreira,
Marileide de Oliveira
Colaboradores
Andy Radosevish,
Arlete Vieira da Silva,
Bill Messner,
Dawn Tilbury,
Eutquio Lopez,
Guilherme Kenji Yamamoto,
Gustavo G. L. Peixinho,
Jason Kridner,
Mrio Marcos de Brito Horta,
Renan Airosa Machado de Azevedo,
Tiago Almeida de Oliveira,
Vitor Amadeu Souza
www.sabereletronica.com.br
Saber Eletrnica uma publicao bimestral
da Editora Saber Ltda, ISSN 0101-6717. Redao,
administrao, publicidade e correspondncia: Rua
Jacinto Jos de Arajo, 315, Tatuap, CEP 03087-020,
So Paulo, SP, tel/fax (11) 2095-5333.
Capa
Arquivo Editora Saber
Impresso
EGB Grfca e Editora
Distribuio
Brasil: DINAP
Portugal: Logista Portugal tel.: 121-9267 800
ASSINATURAS
www.sabereletronica.com.br
fone: (11) 2095-5335 / fax: (11) 2098-3366
atendimento das 8:30 s 17:30h
Edies anteriores (mediante disponibilidade de
estoque), solicite pelo site ou pelo tel. 2095-5330, ao
preo da ltima edio em banca.
twitter.com/editora_saber
Submisses de Artigos
Artigos de nossos leitores, parceiros e especialistas do setor sero bem-vindos em nossa revista. Vamos analisar cada
apresentao e determinar a sua aptido para a publicao na Revista Saber Eletrnica. Iremos trabalhar com afinco em
cada etapa do processo de submisso para assegurar um fluxo de trabalho flexvel e a melhor apresentao dos artigos
aceitos em verso impressa e online.
A eletrnica embutida (embedded electronic), de que ulti-
mamente muito se fala, nada mais do que uma expres-
so nova para algo que sempre foi feito sem esta defnio.
O que ns acostumamos foi v-la aplicada em mquinas,
eletrodomsticos, automveis, e tantas outras coisas. Ela
ganhou tantos adeptos pelo mundo afora que temos at
novos formatos de feiras organizadas sob a bandeira da
eletrnica embutida, ou, como dizem os portugueses e
espanhis: embebida.
Aqui, temos a ESC Brazil 2013, que se realizar nos dias 27
e 28 de agosto de 2013, no Transamrica Expo Center, em So Paulo, e ser o maior
encontro da comunidade de desenvolvimento de projetos eletrnicos do Brasil. A
comunidade de engenharia, os especialistas, os fabricantes, e os fornecedores desta
rea tero, alm da feira, um programa de conferncias com muita qualidade.
Entre as diversas atraes, a Texas Instruments trar o engenheiro Jason Kridner,
gerente de arquitetura de software da empresa, que apresentar o novo Beagle-
Bone Black: um poderoso computador de arquitetura aberta Linux, com o proces-
sador Sitara AM335x ARM Cortex-A8 de 1GHz.
Ele muito rpido em relao s verses anteriores, e duas vezes e meia mais rpido
em comparao ao concorrente mais prximo, sendo ideal para o desenvolvimento
de impressoras por deposio de plstico para construir peas em 3D, submarino
telerobtico, telas de toque LCD, aeronaves teleguiadas, automao residencial,
sinalizao digital inteligente, robots, e no cho de fbrica (nas mquinas).
Estamos desenvolvendo um projeto prtico com o BeagleBone Black para a publi-
cao em uma das prximas edies da revista Saber Eletrnica.
Se o leitor ainda no visitou nosso novo portal www.sabereletronica.com.br, ir
admirar-se com o novo design e a rapidez de acesso. O mecanismo de busca fcou
muito melhor e mais rpido. As imagens e fotos, agora, possuem zoom dando con-
dio de ver at pequenos detalhes em alta resoluo. Infelizmente, no consegui-
mos alterar todas as fguras e fotos no contedo mais antigo.
Hlio Fittipaldi
PARA ANUNCIAR: (11) 2095-5339
publicidade@editorasaber.com.br
4 I SABER ELETRNICA 464 I Setembro/Outubro 2012
ndice
22
Editorial
Acontece
03
06
Curso Saber ..................................................... 05
Circuit Design .................................................... 07
Macnica ................................................................ 09
Tato .................................................................... 11
Mecatrnica Atual ............................................. 15
Patola .................................................................. 15
Renesas ................................................................... 17
Texas Instruments ...................................................... 17
Telit ....................................................................... 27
Mouser .............................................................. 2 Capa
ESC ......................................................................... 3 Capa
CIKA ....................................................................... 4 Capa
ndice de anunciantes
06 ABB Fornece Equipamentos para Parque Elico
da Eletrosul
06 Texas Instruments traz Especialista em Solues
para Sistemas Embarcados para a ESC Brasil 2013
07 SmartCore traz ao Mercado a SARA-G3xx: Nova
Famlia de Modems GSM/GPRS u-blox
08 Participe do Kinetis L MCU Brazil Challenge e
Concorra a um Vaga para Assistir ao FTF 2014 em
Dallas, Texas, Em Abril de 2014
08 Leef Technology Apresenta Bridge, o Pendrive
para Smartphones e Tablets
09 Estudantes Podem Desenvolver Sistemas
Sofsticados em um Semestre, com o NI myRIO
10 Rel de Monitoramento de Sequncia e Falta de
Fase, tipo 70,62, da Finder
10 Reguladores TinyBuck de ltima Gerao
11 Philips Lana Lmpada LED para Uso Residencial
com Custo Reduzido
Instrumentao
12 Por que Trocar seu Instrumento Tradicional para uma
Plataforma Modular PXI?
18 Teste de Semicondutores: Validao Paramtrica DC
de Semicondutores com NI PXI
Desenvolvimento
22 BeagleBone Black
28 Aplicando o MOSFET de Forma a Reduzir Indutncias
e Capacitncias Parasitas em Dispositivos Eletrnicos
Parte Final
Componentes
35 Gerao de Onda Senoidal com o DDS AD9835
40 Regulador Micromodular e Supercapacitor para
Fonte de Alimentao Reserva
42 Como Projetar um Sistema de Controle: Mtodo de
Projeto Usando Espao de Estados para Sistemas de
Controle Parte 5
28
35
A ABB, lder em tecnologias de energia
e automao, fechou um contrato da
ordem de R$ 4 milhes para o forneci-
mento de 38 filtros ativos, modelo PQFM,
incluindo servios de comissionamento
e materiais para instalao, para os par-
ques elicos localizados em Sant'Ana do
Livramento, no Estado do Rio Grande do
Sul, que tm participao da Eletrosul. Os
equipamentos devem ser instalados no
segundo semestre deste ano.
Os filtros ativos sero instalados dentro das
torres dos aerogeradores para realizar a
correo de harmnicas, ou seja, frequ-
ncias distorcidas da rede, que afetam
o nvel de tenso no ponto de conexo
do parque elico ao Sistema Interligado
Nacional, controlado pelo ONS Ope-
rador Nacional do Sistema. Eles tm a
capacidade de monitorar a corrente de
linha em tempo real, analisando a frequ-
ncia distorcida e injetando uma corrente
em frequncia oposta com a finalidade de
cancelar o efeito harmnico.
Essas distores so causadas por cargas
eltricas no lineares que podem afetar
o desempenho de outros equipamentos,
alm de causar superaquecimento de
ABB fornece equipamentos
para parque elico da Eletrosul
cabos, motores e transformadores, danos
a equipamentos sensveis e envelheci-
mento precoce da instalao. O filtro
flexvel, podendo se adaptar facilmente s
mudanas da rede atravs de configura-
es do seu software. O diferencial est
na capacidade de realizar filtragem de
at 20 harmnicas simultneas, interface
verstil com o usurio e caractersticas
de filtragem programveis.
A Texas Instruments Incorporated,
empresa global lder na fabricao
de semicondutores, traz ESC Brazil
(Embedded System Conference), de 27
a 28 de agosto de 2013, Jason Kridner,
o criador da BeagleBone Black e es-
pecialista em Sistemas Embarcados da
Texas Instruments, que ensinar como
trabalhar com plataformas abertas de
maneira mais eficaz.
Segundo Carobrezzi, Diretor Geral da TI
para Amrica do Sul, trazer Jason Kridner
(membro snior do Corpo Tcnico da TI
e criador da BeagleBone) uma grande
conquista e faz parte da estratgia de
possibilitar ao nosso mercado embarcar
aplicaes que permitam o lanamento
de produtos mais rapidamente.
Na edio de 2013, a TI apresentar seu
portflio completo de processadores
embarcados que vai desde os novos
microcontroladores MSP430 de baixo
custo com maior capacidade de mem-
ria, dispositivos com LCD e conversores
AD de alta resoluo, ideais para apli-
caes de baixo custo, alta integrao
e performance; as ferramentas grficas
de desenvolvimento SMARTRF Studio
e TouchPRO GUI, que possibilitam r-
pido desenvolvimento de bibliotecas de
radiofrequncia e touch para interfaces
com o mundo real; a famlia TIVA de
microcontroladores ARM Cortex M4
com a biblioteca de desenvolvimento
TivaWARE, ampliando a conectividade
e versatilidade de sua aplicao final; os
Texas Instruments traz especialista em
Solues para Sistemas Embarcados para a ESC Brazil 2013
MCUs da famlia C2000 Insta SPIN com
bibliotecas integradas em ROM para
controle vetorial de motor; a famlia
dual core Hercules (para as reas de
medicina, transporte e industrial)... at a
linha de MPUs Sitara Cortex A8 e seus
respectivos kits de desenvolvimento, en-
tre eles, a to esperada BeagleBone Black,
o sistema mais integrado e de mais baixo
custo disponvel no mercado, garantindo
inclusive longevidade de produo que
permite um rpido time to market,
propiciando agilidade na concepo do
produto.
Alm disso, a empresa apresentar solu-
es para as reas mdica e de energia
vindas da National Semiconductors, que
foi adquirida por ela.
Segundo Joo Pimenta, Coordenador de
Vendas para o Centro de Qualidade
de Energia da ABB no Brasil, esse for-
necimento foi muito significativo, pois
se trata de uma soluo inovadora.
Nosso objetivo oferecer solues
eficientes que proporcionem melhor
desempenho da rede, com mais segu-
rana e alta confiabilidade, ressalta
Pimenta.
6 I SABER ELETRNICA 472 I Agosto I 2013
acontece
Os novos mdulos de comunicao celular
u-blox 2G (LEON), 3G (LISA) e 4G LTE
(TOBY) permitem criar um layout de PCB
para que no momento da montagem voc
escolha qual tecnologia ir utilizar .
Apresentam tamanho reduzido, baixo con-
sumo (< 0,90 mA standby) e temperatura
automotiva (-40 C a +85 C). Com stack
TCP/IP, HTTP, FTP, SMTP e outros, facili-
tam o desenvolvimento de seu projeto.
Alm da porta UART, possuem uma porta
I2C para conexo ao GPS u-blox, permi-
tindo que, atravs de uma nica porta
UART, seu microcontrolador controle o
modem e o GPS.
A nova antena multibanda da Taoglas, mo-
delo PCS.07, apresenta montagem SMD,
alta eficincia e baixo custo. Produtos que
demandem aplicao de comunicao ce-
lular 2G e 3G podem se beneficiar deste
produto que possui apenas 35 mm x 7 mm.
As novas placas CM-T335 Compulab so
mini-PC / Computer on Module que
ocupam 68x30 mm. Baseado no proces-
SmartCore traz ao mercado a SARA-G3xx,
nova famlia de modems GSM/GPRS u-blox
sador Cortex-A8 AM335x, permitem uma
grande gama de interfaces como UART,
WiFi, Bluetooth, GPIO, SPI, CAN, I2C,
audio, Gigabit Ethernet etc.
A nova famlia de GPS/GNSS u-blox 7
suporta constelaes e apresenta baixo
consumo (9 mW) e suporta constelaes
GPS, Glonass e outras. Alm da porta
UART possuem porta I2C para fcil in-
tegrao aos mdulos 2G/3G/4G LTE
u-blox. O recurso AssistNow Autonomous
faz a projeo da constelao, reduzindo
o time to first fix do GPS.
Os mdulos ZigBee ETRX357 Telegesis
esto no padro ZigBee PRO. Possuem
todo stack embarcado, de forma que voc
no precisa se preocupar com a camada
de comunicao ZigBee.
A integrao com seu microcontrolador
fcil e feita por comandos AT. So compac-
tos (20x25 mm), soldveis SMD, e operam
de -40 a + 85 C.
acontece
Crie uma aplicao focada em uma das
tendncias de mercado: Health & Sa-
fety, Net Effect ou Going Green,
usando a Plataforma de Desenvolvimen-
to Freescale Freedom (FRDM-KL25Z)
para os microcontroladores Kinetis L.
Cadastre-se e envie sua inscrio antes
de 1 de Outubro de 2013. Conhea os
detalhes e as regras do concurso: www.
community.freescale.com/docs/
doc-94960
A seleo do ganhador ser durante o De-
signing with Freescale Seminar Series em
So Paulo, no dia 24 de Outubro de 2013.
Veja alguns dos projetos feitos com
a Plataforma de Desenvolvimento
Freedom no blog, como este exemplo
que a utiliza como um USB Mouse:
mcuoneclipse.com
Participe do "Kinetis L MCU Brazil Challenge" e concorra
a uma vaga para assistir ao FTF 2014 em Dallas, Texas, em Abril de 2014
acontece
Produtos
A Leef Technology acaba de anunciar
o produto Leef BridgeTM, o flash
drive USB para compartilhamento de
arquivos entre smartphones e tablets
com plataformas Android, Mac e PC. O
Leef Bridge um pen drive simples
e inovador que permite aos usurios
transferir facilmente arquivos para
outros dispositivos sem necessidade
de cabos, servios de computao
em nuvem, Wi-Fi ou qualquer tipo de
conexo de dados.
Atravs de conexo USB, o Leef Bridge
permite que os usurios compartilha-
rem contedo, fotos, vdeos, msicas e
documentos para qualquer dispositivo
compatvel. A memria utilizada dentro
do Leef Bridge possui velocidades de
leitura e escrita bastante rpidas
para garantir excelente reproduo
de vdeos e msicas diretamente do
drive USB, sem as interrupes ou
atrasos que acompanham produtos
com flash drive USB de baixa qua-
lidade. Projetado na Califrnia pela
equipe de design da Leef, o Bridge
Leef Technology apresenta Bridge, o pendrive
para smartphones e tablets
se destaca tambm pelo seu design
exclusivo, apresentando uma bandeja
slide-and-lock (desliza e trava), que
permite ao usurio trocar facilmente
para o conector USB apropriado para
conexo de seus dispositivos.
O Leef Bridge uma importante reali-
zao tcnica, afirmou Jonny Anderson,
scio e diretor de design de produtos da
Leef. Como todos os nossos produtos,
queremos que ele seja um objeto de
desejo para as pessoas, algo que o usu-
rio queira possuir por sua funcionali-
dade, design e estilo. O Leef Bridge torna
o gerenciamento de contedo em um
telefone to simples quanto conectar
um pendrive. realmente um produto
revolucionrio, completa.
acontece
A National Instruments anunciou o NI
myRIO, um dispositivo de hardware
embarcado que capacita os estudantes a
desenvolverem sistemas complexos de en-
genharia com maior rapidez do que nunca.
Com a mesma poderosa tecnologia da
popular plataforma NI CompactRIO, o NI
myRIO menor e de uso mais fcil para
o estudante que seu equivalente industrial.
O NI myRIO traz a tecnologia Zynq
de system-on-a-chip (SoC) inteiramente
programvel, que combina um processador
dual-core ARM Cortex-A9 e um FPGA
com 28.000 clulas lgicas programveis.
Usando o poder do ambiente grfico de
programao NI LabVIEW, os estudantes
podem programar o FPGA e expandir
os seus sistemas em tempo real, dando a
eles a flexibilidade de fazer rapidamente as
interaes entre projeto e prototipagem.
Nick Morozovsky, estudante de ps-
-graduao e pesquisador da Universidade
da Califrnia, em San Diego, afirmou: O
tamanho compacto do NI myRIO, combi-
Estudantes podem desenvolver
sistemas sofisticados em um semestre, com o NI myRIO
nado com o poder e flexibilidade do FPGA
integrado, tornam a controladora ideal para
aplicaes embarcadas de robtica.
O NI myRIO tambm possui dez entradas
analgicas, seis sadas analgicas, canais de
E/S de udio e at 40 linhas de E/S digitais.
Ele contm Wi-Fi integrado, um acelerme-
tro triaxial e vrios LEDs programveis em
um invlucro robusto.
Se eu fizesse uma lista de tudo que gostaria
que houvesse em um dispositivo de E/S
portvel, ela seria quase exatamente a lista
de especificaes do NI myRIO, disse o
instrutor de engenharia da Universidade
da Flrida, Dan Dickrell III.
A incluso do NI myRIO arquitetura de
E/S reconfigurveis do LabVIEW aumenta
ainda mais a capacidade da NI de forne-
cer ferramentas para todos os nveis de
usurios.
Garantindo a adaptao sala de aula e
ao laboratrio, o NI myRIO fornecido
com material didtico gratuito, que pode
ser baixado da internet. Alm disso, esse
produto compatvel com todos os NI
miniSystems e pode ser conectado a
muitos sensores e atuadores de terceiros.
Alm do ecossistema cada vez mais amplo
de hardware disponvel para o NI myRIO,
o dispositivo pode ser programado em
muitos ambientes, incluindo LabVIEW e
C/C++, possibilitando que os professores
o incorporem aos seus cursos atuais de
controle, robtica, mecatrnica e sistemas
embarcados.
Ns estamos empolgados com o fato de
os alunos terem acesso mesma tecnolo-
gia que eles usaro aps se formarem, e
Dave Wilson, diretor de marketing para o
setor acadmico da NI, disse: Queremos
garantir que alunos e seus futuros empre-
gadores estejam prontos para a inovao
a partir do momento em que comearem
a trabalhar juntos.
O NI myRIO comea a ser entregue a partir
do incio de setembro.
Veja mais informaes sobre o NI myRIO
em ni.com/myrio
acontece
Os rels Srie 70, da Finder, so ideais para
monitorar a tenso de alimentao de
mquinas, equipamentos e instalaes
eltricas, onde sua falha ou variao fora
dos limites aceitveis pode resultar em
danos materiais, risco vida, interrupo
de processos ou procedimentos crticos
e perigosos.
A empresa expandiu a sua gama de pro-
dutos para monitoramento de tenso,
com o lanamento do novo rel Tipo
70.62 para o monitoramento de sequ-
ncia e falta de fase. O novo tipo possui
2 contatos de sada com capacidade de
comutao de 8 A em 250 VAC e ten-
Rel de Monitoramento de Sequncia e
Falta de Fase, tipo 70.62, da Finder
so nominal de 208...480 VAC (50/60
Hz), com campo de funcionamento de
170...520 VAC . O cdigo do Tipo 70.62
completo 70.62.8.400.0000.
Principais caractersticas tcnicas:
Tenso nominal de 208... 480 VAC
(50/60 Hz), com campo de funcio-
namento de 170...520 VAC;
2 contatos reversveis com ca-
pacidade de comutao de 8A /
250 VAC;
Monitoramento de sequncia e
falta de fase;
Modular, largura de 22,5mm (como
a srie 83), com LED indicador.
Reguladores TinyBuck
de ltima Gerao
A famlia dos reguladores-buck sncronos
de ltima gerao TinyBuck, da Fairchild,
propicia um rendimento mais alto para o
sistema, o que auxilia os projetistas a en-
contrarem padres flexveis de energia e a
aumentarem o tempo de vida das baterias.
Os reguladores-buck sncronos permi-
tem aplicaes para o usurio final que
alcanam um rendimento superior a 96%
sobre um range muito grande de cargas.
Isso foi conseguido atravs de mltiplas
otimizaes:
Circuitaria com gate driver sin-
tonizado, com corrente e tempos
mortos otimizados para cada Part
Number especfco, oferecendo ren-
dimentos 2% mais altos;
Arquitetura on-time constante
com modulao de frequncia de
pulsos (PFM).
Otimizaes adicionais contriburam para
melhorar o desempenho trmico:
Um reduzido zumbido de switch
node e um largo duty cycle otimi-
zado so obtidos com a utilizao
dos MOSFETs Power Trench Fairchild
dotados de tecnologia Shielded Gate;
Uma avanada tecnologia de en-
capsulamento para minimizar as
indutncias e resistncias parasitas.
Esquema eltrico
com FAN23xx
acontece
A Philips do Brasil traz para o pas a ltima
inovao em lmpadas LED com custo
reduzido. Alm do preo, os diferenciais
da Philips LED Bulb so a economia de
energia (mais de 80%), a qualidade de luz
e a vida til de 15 anos, ou 15.000 horas,
o que equivale a 15 vezes a vida de uma
lmpada incandescente comum.
As lmpadas Philips LED Bulb substituem as
lmpadas incandescentes, pois seu forma-
to e tamanho so idnticos, permitindo o
uso em luminrias e soquetes existentes,
sem nenhum problema de encaixe.
Disponveis nas opes de luz branca e suave,
as LED Bulbs oferecem tima qualidade
de iluminao e representam uma escolha
sustentvel, porque tambm no contm
substncias nocivas ao meio ambiente.
A iluminao responde por quase 20% de
todo o consumo de energia eltrica no
pas. O uso dessa energia vem crescendo
rapidamente, representando um grande
desafio para a sustentabilidade do pla-
neta. De acordo com o Banco Mundial,
Philips lana lmpada LED
para uso residencial com custo reduzido
o Brasil o stimo pas em consumo
de energia. Medidas simples, como a
utilizao de uma iluminao eficiente,
podem ajudar na busca pelo equilbrio.
A LED Bulb chega justamente como uma
opo acessvel para o consumidor bra-
sileiro, ressalta Marina Steagall, diretora
de Marketing e Produtos da Philips LA.
A Philips investe globalmente 8% das de suas
vendas em pesquisa e desenvolvimento.
A executiva ainda avalia que, nos ltimos
anos, o mercado de LED tem crescido uma
mdia de 30% ao ano e que o avano tec-
nolgico tem proporcionado o aumento
da eficcia e reduo de custos.
As lmpadas LED Bulb possuem diversas
potncias que substituem os modelos de
incandescentes at 75 W, trazendo gran-
de economia de energia e diminuindo
o custo de manuteno sem qualquer
impacto na qualidade da luz. As LED
Bulbs so ideais para criar uma atmosfera
acolhedora, sendo uma tima opo para
aplicaes de iluminao residencial.
Instrumentao
O
s chassis PXI Express da Natio-
nal Instruments so compatveis
com mdulos PXI Express e
CompactPCI Express. Alm
disso, todos os chassis da National Ins-
truments trabalham com mdulos PXI
e CompactPCI. Nesta seo, conhea
melhor os recursos de projeto especfcos
da National Instruments que aumentam
o desempenho do resfriamento do chassi,
melhoram seu desempenho acstico e au-
mentam a confabilidade da sua fonte de
alimentao. Veja os modelos de Chassis
PXI e PXI Express na tabela 1.
Resfriamento
Os chassis da National Instruments
so projetados e validados para atender
ou exceder os requisitos de resfriamento
dos mdulos PXI de consumo de potncia.
A especifcao PXI requer uma potncia
mnima de 25 W disponvel em cada slot
de perifrico e que cada um desses slots
possa dissipar a quantidade de calor equi-
valente a essa potncia. A especifcao de
potncia do PXI Express aumentou esse
requisito em cerca de 20 %, estipulando
que o chassi deve fornecer uma potncia
mnima de 30 W e dissipar uma quanti-
dade de calor equivalente.
Os chassis projetados pela National
Instruments vo alm dos requisitos do
PXI e PXI Express, com capacidade de 30
W e 38,25 W de potncia e resfriamento
em cada slot de perifrico dos chassis
PXI e PXI Express, respectivamente. Com
esse aumento de potncia e resfriamento,
os mdulos de alto desempenho podem
utilizar recursos avanados, como digita-
lizadores, E/S digitais de alta velocidade
e mdulos de RF para aplicaes que
exigem aquisies contnuas ou testes em
alta velocidade. Veja a fgura 1.
Muitos chassis PXI da National Instru-
ments possuem um projeto patenteado de
ventoinha de resfriamento traseira, como
o mostrado na fgura 1, no qual o ar pro-
veniente da parte de trs do chassi (2)
forado a passar por uma hlice giratria e
distribudo de maneira uniforme por todos
os slots do mdulo (1). Esse sistema pro-
porciona maior resfriamento e um menor
nmero de pontos de estagnao do fuxo
de ar, quando comparado aos projetos de
chassi que tm as ventoinhas localizadas
diretamente abaixo dos mdulos. O po-
sicionamento das ventoinhas na parte de
trs do chassi tambm ajuda a proteger os
mdulos contra o efeito do rudo eltrico
causado pelos motores das ventoinhas.
A National Instruments tambm
oferece bloqueadores de slots - cartes
plsticos de preenchimento de mdulos
PXI, que podem ser instalados nos slots
no utilizados do chassi. O uso desses
cartes melhora o fuxo do ar nos slots
utilizados, reduzindo a sada do fuxo de
ar pelos slots vagos, o que resulta em uma
reduo do aumento da temperatura dos
componentes eletrnicos nos mdulos
instalados de at 20 por cento.
A tabela 2 mostra a diferena de res-
friamento obtida com esse projeto pelos
Por que trocar seu instrumento tradicional para uma
plataforma modular PXI?
A National Instruments tem uma ampla linha de poderosos chassis PXI e
PXI Express para aplicaes de medio e automao. Aqui voc encontrar
o chassi certo para a sua aplicao, seja um sistema porttil, de bancada, de
montagem em rack ou embarcado, ou um sistema com condicionamento
de sinais integrado.
Guilherme Kenji Yamamoto
Renan Airosa Machado de Azevedo
National Instruments
NI PXI Chassis NI PXI Express Chassis
PXI-1000B DC NI PXIe-1062Q
PXI-1031 (DC) NI PXIe-1065
PXI-1033 NI PXIe-1071
PXI-1036 (DC) NI PXIe-1073
PXI-1042 (Q) NI PXIe-1075
PXI-1056
T1. Opes de chassis PXI da
National Instruments.
F1. O NI PXIe-1062Q tem projeto patenteado de
ventoinha de resfriamento traseira.
chassis PXI da National Instruments em
comparao com o de outro fornecedor.
Essa diferena avaliada com base na
temperatura mdia dos componentes
instalados no chassi de um mdulo PXI.
O chassi NI PXIe-1075 pode oferecer o
mesmo resfriamento utilizando a velo-
cidade Auto da ventoinha, e um melhor
resfriamento na velocidade High.
Os chassis PXI Express da National
Instruments podem resfriar 38,25 W em
cada slot. muito importante observar
que essa especifcao vlida para um
chassi totalmente preenchido por mdu-
los, onde cada mdulo requer 38,25 W
de dissipao de potncia. O mesmo no
verdadeiro para os chassis oferecidos
por outros grandes fornecedores. Esses
fabricantes alegam poder fornecer potn-
cia e resfriamento superiores a 38,25W,
mas esse valor no obtido em todos os
slots, o que muitas vezes obriga o chassi
a trabalhar sob restries que limitam ou
difcultam o seu uso.
Por fm, como mostrado na tabela 2,
acima, com capacidade de resfriamento
de 38,25 W em cada slot, os chassis PXI
Express podem oferecer um melhor res-
friamento que os de outros fornecedores,
que especifcam um resfriamento superior
a 38,25 W. Dessa forma, podemos concluir
que um chassi PXI Express da National
Instruments pode ser confgurado para
oferecer uma capacidade de resfriamento
superior a 38,25 W.
Acstica
Apesar de sua alta capacidade de
resfriamento, os chassis PXI da National
Instruments so projetados para redu-
zir ao mnimo as emisses acsticas do
sistema. Essa uma caracterstica im-
portante, pois os sistemas PXI podem ser
usados em ambientes automatizados de
validao de teste que so montados em
rack e bancada, com diferentes requisitos
de emisses acsticas. Combinando o
controle da velocidade da ventoinha, o
tipo da ventoinha utilizada e o mtodo
de montagem da ventoinha, podemos
otimizar o resfriamento e minimizar o
rudo acstico emitido.
Vrios chassis PXI da National Ins-
truments permitem a seleo entre duas
velocidades de ventoinha, High ou Auto,
atravs de uma chave de seleo. Em
Auto, a velocidade da ventoinha do chassi
controlada de maneira proporcional
temperatura ambiente do ar, lida na
entrada da ventoinha no chassi. Com
leituras de temperatura abaixo de 30
C, o sistema de resfriamento do chassi
opera de forma a minimizar as emisses
acsticas. Se a temperatura ambiente
medida ultrapassar 30 C, a velocidade
da ventoinha de resfriamento do chassi
ser aumentada proporcionalmente. Se a
velocidade da ventoinha estiver em High,
o chassi fornecer o fuxo de ar mximo,
independentemente da temperatura am-
biente. Esse modo o mais apropriado
para aplicaes nas quais o rudo acstico
no problema. Nesses casos, voc pode
estender a vida til dos mdulos PXI do
sistema, aumentando o resfriamento.
Observe a tabela 3.
A National Instruments controla a
ventoinha por modulao de largura de
pulso (PWM) em muitos de seus chassis
PXI para reduzir as emisses acsticas,
quando comparado com o controle tra-
dicional das ventoinhas por tenso. O
controle de sinais PWM da ventoinha
permite que o projetista de chassis da
National Instruments use um maior n-
mero de valores de RPM, possibilitando
um ajuste fno das emisses acsticas e do
resfriamento do chassi.
Para cumprir (e ultrapassar) os requi-
sitos de resfriamento da especifcao PXI,
as ventoinhas selecionadas para serem im-
plantadas em um chassi PXI precisam ter
alta potncia. Muitos chassis da National
Instruments usam suportes de montagem
construdos com materiais que amortecem
as vibraes. Esses materiais evitam que
as vibraes mecnicas das ventoinhas
sejam transmitidas para a estrutura do
chassi, o que reduz ainda mais o rudo
acstico. Em muitos de nossos chassis
PXI esses suportes e suas ventoinhas so
colocados na parte traseira, o que ajuda a
reduzir ainda mais o rudo eltrico (EMI)
transmitido aos mdulos PXI.
Os chassis PXI da National Instru-
ments so projetados de forma a mini-
mizar as emisses acsticas do sistema
e oferecer uma excelente capacidade de
resfriamento. Na tabela 3, que compara
as especifcaes do NI PXIe-1075 com as
do produto do fornecedor A, voc pode
ver uma diferena de 12 dBA. impor-
tante observar que 10 dBA corresponde
a uma diferena de rudo percebida de
2x. Essa informao, em conjunto com
as vantagens do projeto de resfriamento,
indicam que o NI PXIe-1075 capaz de
fornecer mais resfriamento por slot, emi-
tindo menos rudo que um chassi similar
oferecido pelo fornecedor A.
Fontes de alimentao
A National Instruments proprietria
dos projetos das fontes de alimentao para
instrumentao usadas em muitos de seus
chassis PXI e PXI Express de 8 slots ou mais.
Como resultado, a empresa pode garantir
a disponibilidade a longo prazo dessas
fontes de alimentao e menos mudanas
em seus chassis impostas por mudanas
introduzidas por outros fabricantes em suas
fontes de alimentao. Outros fornecedores
de PXI, que contam somente com uma fonte
de alimentao padro para PC, tm pouco
ou nenhum controle sobre a qualidade de
suas fontes de alimentao.
As fontes de alimentao para ins-
trumentos implementadas no chassi PXI
da National Instruments so otimizadas
para atender os requisitos exclusivos de
alimentao do PXI, diferentemente das
fontes de alimentao ATX, projetadas
Average PXI Module Component Temps, NI Cooling Gauntlet, C
Fan Setting Vendor A NI PXIe-1075 Compare
Auto (23 C ambient) 45.3 45.4 -0.2%
High (55 C ambient) 90.7 81.4 11.4%
Sound Pressure Level (dBA)
Ambient Temperature (C) NI PXIe-1062Q NI PXIe-1082 NI PXIe-1075 Vendor A Chassis
0 43.6 43.6 45 57
30 43.6 43.6 45 57
55 62 62 63.3 68
T3. Compara-
o do nvel
de presso
sonora do
chassi.
T2. Compara-
o entre os
resfriamento
do chassi.
Instrumentao
para uso geral em computadores pes-
soais. Nossas fontes foram projetadas
especialmente para os chassis da National
Instruments e ultrapassam os requisitos
mnimos de potncia da especifcao PXI.
Com essas fontes de alimentao, o chassi
PXI Express da National Instruments
pode fornecer 38,25 W em todos os m-
dulos de um chassi totalmente ocupado.
Atente para a tabela 4.
Em sua documentao de produto, a
National Instruments especifca a potncia
total que a fonte de alimentao do chassi
coloca disposio dos mdulos. Outros
fornecedores especifcam somente a sada
da fonte de alimentao. Subtraindo a
potncia consumida pelos componentes
do chassi, como ventoinhas e backplane,
da potncia total fornecida pela fonte de
alimentao, teremos a potncia restante
disponvel para a controladora e os mdu-
los. Os manuais do chassi PXI da National
Instruments indicam claramente a corrente
em cada trilho de tenso e a dissipao
mxima de potncia por slot.
As especifcaes da plataforma PXI,
defnidas pela PXI Systems Alliance, exi-
gem que um chassi PXI Express fornea
650 W de potncia nos trilhos de 3,3 V
e +12 V do backplane para alimentar
os slots de controladora e o mdulo do
sistema. O NI PXIe-1075 vai alm desse
mnimo, fornecendo 791 W de potncia
ao backplane. Na comparao de chassis
PXI de diferentes fornecedores, impor-
tante usar a especifcao de potncia
fornecida ao backplane (ou similar),
no apenas a potncia total ou a potncia
por slot. A National Instruments sempre
defne suas especifcaes de potncia de
maneira realista e consistente, seja potncia
total, potncia fornecida ao backplane ou
potncia por slot. Outros fornecedores
muitas vezes divulgam especifcaes de
potncia que induzem ao erro e que no
podem ser obtidas em ambientes normais
de instalao/operao.
H uma demanda cada vez maior
nas novas aplicaes de sistemas PXI
pela operao em ambientes de altas
temperaturas (at 55 C). O chassi PXI da
National Instruments pode atender essa
demanda com mnima reduo de potn-
cia. Reduo de potncia refere-se perda
de potncia fornecida aos slots do chassi
quando colocados em operao em altas
temperaturas ou outras especificaes
ambientais extremas. Muitos chassis PXI
de outros fornecedores atendem a espe-
cificao PXI necessria para potncia
disponvel a temperaturas de operao
ambiente mais baixas (20 35 C), mas
podem se tornar instveis ou inoperantes
a temperaturas mais altas (> 40 C). Ob-
serve a fgura 2.
Os chassis PXI da National Instru-
ments utilizam fontes de alimentao
prprias para instrumentos; dessa forma,
podem fornecer a potncia mnima exi-
gida por toda a faixa de temperatura de
operao especifcada (0 50/55 C) sem
sofrer reduo de potncia. Vale a pena
lembrar: usando o chassi PXI da National
Instruments, voc pode operar um chassi
totalmente preenchido por mdulos na
temperatura mais alta especificada no
datasheet (veja as faixas de temperatura
de operao de cada modelo de chassi
PXI da National Instruments nos manuais
dos produtos).
O rudo eltrico gerado pelas partes
mecnicas mveis no chassi, especialmente
ventoinhas de resfriamento, pode degradar
a exatido da medio dos mdulos perif-
PXI Express Spec Minimum
Required Current
Current Provided by
NI PXI Express
5 V
System 9A 9A
Peripheral N/A N/A
Hybrid 2A 2.5A
PXI-1 2A 2.5A
3.3 V
System 9A 9A
Perpheral 3A 6A
Hybrid 3A 3A
PXI-1 2A 2A
+ 12 V
System 11A 11A
Perpheral 2A 3A
Hybrid 2A 3A
PXI-1 0.5A 0.5A
- 12 V
System N/A N/A
Perpheral N/A N/A
Hybrid 0.25A 0.25A
PXI-1 0.25A 0.25A
F2. O PXI da National Instruments fornece a potncia especifcada
ao backplane em toda a faixa de temperatura.
T4. Os chassis NI PXI
Express so projeta-
dos para ultrapassar
a especifcao PXI de
corrente mnima.
ricos do PXI e PXI Express. Para evitar esse
problema, muitos chassis da National Ins-
truments no apenas tm suas ventoinhas
de resfriamento na parte de trs do chassi
como tambm implementam uma fonte de
alimentao dedicada de 12 V. Essa fonte
alimenta as ventoinhas de resfriamento do
chassi, o slot da controladora do sistema
e, em alguns casos, as ventoinhas da fonte
de alimentao, de forma a evitar o aco-
plamento do rudo desses componentes
com os trilhos que alimentam os mdulos
de medio.
A maior parte dos chassis da National
Instruments tambm possui deteco
remota da tenso de sada dos trilhos de
potncia do backplane, para compensar
eventuais quedas de tenso. Esse recurso
do projeto importante para os chassis
PXI e PXI Express, particularmente em
aplicaes com mdulos de alta potncia,
por fornecer uma melhor regulao no
backplane na presena de variaes de
carga signifcativas.
Para os sistemas que tm a alta dispo-
nibilidade como preocupao, a National
Instruments projetou um conjunto remo-
vvel de fonte de alimentao e ventoinha
F3. Os recursos de temporizao e sincronizao do PXI
Express so vantagens importantes.
Instrumentao
F4. Compare o desempenho com clock de
referncia do PXI Express.
F5. Possvel arquitetura de monitoramento
com a API NI System Monitor LabVIEW.
de fcil substituio, que pode ser usado
na maior parte de seus chassis de 8 ou
mais slots, para o caso de haver falha na
fonte de alimentao. Esse conjunto pode
ser substitudo pela parte de trs do chas-
si. Para retirar o conjunto defeituoso, retire
os parafusos que prendem o conjunto de
fonte de alimentao e retire-o do chassi.
Para instalar o conjunto substituto, faa-o
deslizar para dentro do chassi e prenda
os parafusos que seguram o conjunto no
lugar. Esse projeto reduz o tempo mdio
de reparo (MTTR) da fonte de alimentao
a menos de cinco minutos. Se o chassi
estiver instalado em rack que permita
acesso pela parte de trs do chassi, voc
poder substituir o conjunto de fonte de
alimentao e ventoinha sem ter de remo-
ver mdulos ou reconectar qualquer E/S.
Qualidade de temporizao
e sincronizao
Uma grande vantagem de um siste-
ma PXI so seus recursos de integrao
de temporizao e sincronizao. Para
oferecer temporizao e sincronizao
avanadas, o chassi PXI contm um clock
de referncia de sistema dedicado de 10
E
MHz, barramento de trigger PXI, barra-
mento de trigger em estrela e barramento
local entre slots, enquanto que o chassi
PXI Express inclui um clock de sistema
diferencial de 100 MHz, sinalizao dife-
rencial e triggers diferenciais em estrela.
Atente para a fgura 3.
O rudo de fase e a estabilidade dos
clocks de referncia do sistema do ba-
ckplane so caractersticas importantes
do chassi PXI, pois eles indicam a con-
fiabilidade que voc pode esperar na
sincronizao de mdulos no sistema.
Com as opes de componentes e pro-
jeto de backplane do PXI da National
Instruments, o rudo de fase do clock do
sistema diferencial de 100 MHz do PXI
Express no chassi de 18 slots NI PXIe-1075
aproximadamente 1000x (30 dB) melhor
que a dos chassis da mesma categoria de
outros fornecedores.
Voc pode colocar os clocks de refe-
rncia do sistema de 10 MHz e 100 MHz
em uma malha de controle de fase (PLL)
para obter uma fonte de clock de maior
estabilidade do que a fornecida no back-
plane do chassi. Isso ajuda os mdulos
PXI com maiores taxas de amostragem a
alinhar melhor suas amostras entre vrios
instrumentos. Os circuitos eletrnicos de
PLL do chassi PXI da National Instru-
ments foram projetados para suprimir
uma maior quantidade de rudo quando
alinhados a uma referncia externa, per-
mitindo uma transmisso mais limpa da
fonte de clock de maior estabilidade. Nos
chassis de outros fornecedores, depen-
dendo do rudo de fase da fonte de clock
exigido pela aplicao, talvez voc precise
sincronizar o clock de referncia externo a
cada mdulo individualmente, em vez de
faz-lo para todo o sistema no backplane
do chassi, o que resulta em um aumento
da complexidade e custo do sistema.
Acompanhe na fgura 4.
Suporte ao monitoramento
do sistema
Em aplicaes que exigem alta dispo-
nibilidade do sistema PXI, importante
ser capaz de monitorar os diversos com-
ponentes do sistema. Com o software NI
System Monitor, disponvel em muitos
chassis PXI e PXI Express da National
Instruments, voc pode monitorar os
parmetros de operao dos chassis e
controladoras PXI de um sistema PXI por
meio de uma API, tanto pelo software
ANSI C quanto pelo NI LabVIEW. Com
essa API gratuita, voc pode coletar os
valores dos componentes de maneira pro-
gramtica, dando-lhe tambm a liberdade
de processar os valores necessrios para
diagnosticar a integridade do sistema.
O NI System Monitor monitora os
seguintes parmetros:
Temperatura de entrada no chassi;
Temperatura de exausto no chassi;
Velocidade da ventoinha no chassi;
Integridade da ventoinha no chassi;
Tenses da ventoinha no chassi;
Informaes do chassi;
Informaes da controladora;
Utilizao da CPU;
Utilizao da memria;
Temperatura da CPU da contro-
ladora.
Dessa maneira, voc ter tal fexibili-
dade no gerenciamento do sistema que
poder monitorar os recursos do sistema
enquanto desenvolve uma aplicao e, se
necessrio, ampliar o desenvolvimento
para ter maior estabilidade na operao
dos recursos. Veja a fgura 5.
Instrumentao
O
s testes estruturais garantem
que o chip foi construdo cor-
retamente. Os testes funcionais
determinam se o chip atende
s especifcaes do projeto e que funcio-
nar corretamente no seu ambiente fnal.
Os componentes de hardware listados
neste documento podem ser usados para
conduzir os testes estruturais para de-
terminar os parmetros DC em um chip
CMOS. Os projetos de referncia listados
abaixo incluem descries detalhadas das
instalaes de teste e tambm do cdigo-
-exemplo para realiz-lo.
Os testes so realizados atravs do
conhecimento dos circuitos internos do
chip sob teste. O conjunto de referncia
dos projetos nesta arquitetura foi escrito
para um chip CMOS padro como mos-
trado a seguir. O teste de curto-circuito
e circuito aberto, que normalmente o
primeiro teste realizado, testa a continui-
dade polarizando os diodos de proteo
no chip. Os testes de consumo de energia
verifcam a drenagem de corrente pelos
circuitos internos do chip em uma varie-
dade de estados lgicos. Finalmente, os
testes de vazamento e limiar de tenso
caracterizam o desempenho dos transis-
tores de entrada e sada do chip, conforme
mostra a fgura 1.
O que PXI?
O PCI Extensions para Instrumentao
(PXI) um robusto PC que oferece uma
alta performance, soluo de implantao
de baixo custo para medio e sistemas de
automao. O PXI combina o barramento
eltrico Peripheral Component Interconnect
(PCI) com os robustos barramentos de
sincronizao, como os mdulos me-
cnicos de embalagem Eurocard com o
CompactPCI, e ainda acrescenta recursos
especializados de software. O PXI tambm
Teste de semicondutores:
Validao paramtrica DC de semicondutores com NI PXI
A validao de semicondutores
geralmente segmentada em duas
partes: estrutural e funcional. Este
artigo discutir os componentes de
hardware de um sistema de teste
de validao paramtrica DC de
semicondutores.
Guilherme Kenji Yamamoto
Renan Machado de Azevedo
Gustavo G. L. Peixinho
F1. Circuitos internos
de um chip CMOS.
adiciona recursos mecnicos, eltricos e
ferramentas de software que complemen-
tam os sistemas de teste e medio, aqui-
sio de dados e aplicaes de produo.
Esses sistemas so aplicados em testes
de fabricao militar e aeroespacial, mo-
nitoramento de mquinas, automotivos
e testes industriais, como por exemplo,
teste de semicondutores.
Arquitetura de Hardware
Os sistemas PXI so compostos por
trs componentes bsicos: Chassi, Con-
trolador e Mdulos de Perifricos. Veja
a fgura 2.
As vantagens que a controladora
embarcada oferece ao projeto
Com as controladoras embarcadas
PXI da National Instruments, voc tem
disposio uma soluo com compu-
tador embarcado de alto desempenho e
tamanho compacto para o seu sistema
de medio PXI. Essas controladoras
embarcadas so fornecidas com recursos-
-padro, como E/S perifricas integradas,
Microsoft Windows e todos os drivers de
dispositivo j instalados.
Vantagens com relao a
temporizao e sincronizao
Com temporizao e sincronizao
compartilhada, voc pode melhorar con-
sideravelmente a exatido das medies,
aplicar esquemas avanados de trigger ou
sincronizar vrios dispositivos de forma
que eles atuem como um s em aplicaes
com quantidades extremamente grandes
de canais.
Opes para um armazenamento
de dados rpido e flexvel
A National Instruments oferece uma
ampla linha de dispositivos de data
streaming em alta velocidade, que inclui
desde produtos portteis e de montagem
em chassis at solues externas de mon-
tagem em rack, podendo ainda incluir
recursos para atender s necessidades
de aplicaes de maior complexidade,
como a gravao e reproduo de RF e o
streaming de FI ou banda-base.
Lderes em inovao
Desde a introduo da plataforma PXI
no mercado, em 1997, a National Instru-
ments tem criado paradigmas, tecnologias
e produtos inovadores para o mercado de
teste, medio e controle. Conceitos como
instrumentao virtual e projeto grfco
de sistemas e tecnologias (entre eles PCI
Express e FPGA) j ajudaram um nmero
incontvel de engenheiros e cientistas a
criar sistemas de alta capacidade e exce-
lente custo-benefcio para aplicaes, tais
como o teste automatizado da produo
e sistemas de controle industrial com loop
de controle de alta velocidade.
Componentes de hardware
necessrios para o teste de
semicondutores
A implementao do teste de circuito
aberto e curto-circuito em semiconduto-
res requer os dispositivos mostrados na
tabela 1.
A plataforma PXI adequada para a
validao paramtrica DC de semicon-
dutores. A sua ampla oferta de produtos
(mais de 1500 produtos) e arquitetura
modular adicionam escalabilidade e
fexibilidade ao sistema. A incorporao
de pontos de teste adicionais to fcil
quanto adicionar um mdulo de switch
em um slot disponvel. A reduo do
tempo de teste tambm possvel por
meio da adio de instrumentos como, por
exemplo, SMU ou um dispositivo digital
de alta velocidade, alm da realizao de
medies em paralelo.
Esse sistema de teste de validao DC
de semicondutores arquitetado usando
o chassi de 18 slots PXI-1045 e a controla-
dora embarcada dual core de 2.0 GHz
PXI-8105. O chassi de 18 slots particular-
mente til na construo de um sistema de
teste para validao de semicondutores,
pois pode abranger diversos instrumen-
tos, como placas de RF, digitalizadoras,
geradoras de forma de onda arbitrria e
produtos digitais de alta velocidade, que
tambm esto disponveis no formato PXI.
Esse sistema, que projetado para
testar os parmetros DC em 128 pinos
de um nico chip, usa trs componentes
principais, a Source Measure Unit PXI-
4130, o analisador/gerador de forma de
onda digital PXI-6552 e a matriz de chave-
amento FET de 544 pontos de cruzamento
PXI-2535.
A placa PXI-4130 da National Ins-
truments uma Source-Measure Unit
(SMU) programvel de alta potncia
em um mdulo PXI de um nico slot
3U. A placa NI PXI-4130 tem um nico
canal de SMU isolado que oferece uma
Componente Modelo Descrio
Chassi PXI PXI-1045 Chassi PXI de 18 slots 3U com fonte de alimentao CA universal
Controladora PXI PXI-8105 Controladora embarcada PXI Dual-core 2.0 GHz
SMU PXI-4130 Source Measure Unit
Switch PXI-2535 Matriz de chaveamento FET de 544 pontos de cruzamento
Digital de alta velocidade PXI-6552 Gerador/analisador de forma de onda digital de 100 MHz
Cabo do switch SHC68-68 Cabo de 68 pinos VHDCI para SCSI
Bloco terminal do switch TBX-68 Bloco terminal de 68 pinos externos
T1. Componentes de
hardware necessrios para
teste de circuito aberto e
curto-circuito em PXI.
F2. A plataforma PXI possui uma
arquitetura modular e escalvel.
Instrumentao
sada de 20 V de quatro quadrantes e
que incorpora sensoriamento remoto (4
fos). Esse canal capaz de fornecer at
40 W nos quadrantes I e III, e drenar at
3 W nos quadrantes II e IV. Com cinco
faixas de corrente disponveis oferecen-
do resoluo de medio de 1 nA, essa
fonte de preciso ideal para aplicaes
que requerem varredura e fornecimento
programtico, alm de medies de alta
preciso, como aquelas necessrias para
testes de validao de semicondutores.
Observe a fgura 3.
A placa PXI-6552 da National Instru-
ments um gerador/analisador de forma
de onda digital de 100 MHz. Ela possui 20
canais com nveis de tenso programveis
e controle de direo por ciclo de clock e
por canal. O mdulo contm memria
onboard com trigger e sequenciamento de
padres. Ele usado para programar o
chip CMOS para um estado conhecido.
Atente para a fgura 4.
A placa matriz de chaveamento FET
de alta densidade PXI-2535 da National
Instruments possui 544 pontos de cruza-
mento em um formato compacto, de um
slot 3U PXI. Ela confgurada como uma
matriz 4x136 de um fo. Devido ao fato
da placa PXI-2535 usar a tecnologia de
chaveamento com transistor de efeito de
campo (FET), ela oferece benefcios ni-
cos como tempo de vida mecnico ilimi-
tado, conexes simultneas de pontos de
cruzamento ilimitadas e velocidades de
chaveamento de 50000 pontos de cruza-
mento por segundo. Essas caractersticas
tornam este switch ideal para o teste de
dispositivos produzidos em massa como
chips semicondutores. Nesse sistema, a
placa PXI-2535 age como um front-end
para a Source Measure Unit PXI-4130.
Figura 5.
Outros componentes importantes des-
se sistema de teste incluem cabos e blocos
conectores que facilitam as conexes dos
sinais ao switch. As conexes placa
PXI-2535 podem ser feitas usando um
bloco conector externo e cabos VHDCI. Os
dois conectores de cima na matriz 4x136
PXI-2535 so usados para as conexes das
136 colunas. Voc precisar de dois cabos
VHDCI e dois blocos terminais TBX-68
para poder fazer conexes a todas as 136
colunas. O conector de baixo, na esquerda,
pode ser usado para conectar sinais s f-
leiras. Voc precisar de um cabo VHDCI
e um bloco terminal TBX-68 para fazer
essa conexo. Acompanhe na fgura 6.
O conector de baixo tambm fornece
acesso s fileiras da matriz e facilita a
expanso dela. A construo de grandes
matrizes com a placa PXI-2535 muito sim-
ples e pode ser feita ligando os conectores
de baixo de dois mdulos usando um cabo
VHDCI. Veja a fgura 7.
F3. Source Measure
Unit PXI-4130.
F4. O gerador/analisador de forma de
onda digital de 100 MHz PXI-6552.
F5. A matriz de chaveamento FET de 544
pontos de cruzamento PXI-2535.
F6. Conectando os sinais
placa PXI-2535.
F7. Construindo uma matriz 4x272 com dois
mdulos de matriz de FET PXI-2535.
E
Instrumentao
Desenvolvimento
E
ste artigo baseado em documen-
tao de Jason Kridner, gerente de
arquitetura de software da Texas
Instruments. Foi escrito para aque-
les desenvolvedores que costumeiramente
possuem diversas placas de avaliao e
kits para desenvolvimentos e com isto,
podem rapidamente implementar suas
ideias de novos produtos, ganhando um
tempo precioso para o lanamento no
mercado.
H um ano, na edio N 462, a re-
vista Saber Eletrnica publicou a matria
BeagleBone: Placa de desenvolvimento
de baixo custo apresentando esta pla-
taforma de prototipagem open source de
hardware aos desenvolvedores de lngua
portuguesa, para criarem projetos inova-
dores. O sucesso foi to grande que, em
pouco mais de um ms, tivemos mais
de 400.000 downloads desta edio em
nosso portal. Sua aplicao adequada
para rede de robs autnomos sem fo,
kits de educao eletrnica, sinalizao
digital inteligente, dispositivos de jogos,
automao residencial e muito mais. Veja
a fgura 1.
A BeagleBone Black a proposta
de ltima gerao do BeagleBoard.org,
que torna mais fcil a inovao para os
desenvolvedores de todos os nveis de
habilidade. Uma das melhores coisas a
respeito do BeagleBone Black a expe-
rincia imediata. Os desenvolvedores
tm tudo que precisam para tirar a placa
da caixa e comearem a desenvolver em
menos de cinco minutos.
Podemos simplesmente conectar a
placa no computador por meio do cabo
USB (includo na caixa) e comear a de-
senvolver usando o navegador do Google
Chrome.
Depois que a BeagleBone Black for
conectada, o PC reconhecer a placa e
iniciar o processo com uma interface de
desenvolvimento.
Os usurios com experincia podero
usar o cliente ssh baseado na Web para
efetuar logon na placa e obter acesso a fer-
ramentas de baixo nvel imediatamente.
Novos desenvolvedores podem seguir
o tutorial no navegador para saber a
respeito dos recursos da placa atravs da
biblioteca do JavaScript, bem como exa-
BeagleBone Black
O BeagleBone Black um compu-
tador de arquitetura aberta de 1 GHz,
pronto para uso, que est disponvel
em BeagleBoard.org - uma comuni-
dade iniciada por algumas pessoas
interessadas em criar dispositivos
incorporados(embedded), abertos e
avanados.
Jason Kridner
Gerente de arquitetura de
software da Texas Instruments
F1. A BeagleBone Black, proposta de ltima gerao do BeagleBone.org, torna fcil
e divertida a inovao para desenvolvedores de todo os nveis de habilidade.
minar a biblioteca para desenvolver uma
compreenso mais profunda dos sistemas
Linux embedded .
Depois que obter xito ao conectar no-
vos hardwares de computao fsica para
entender e controlar o mundo em volta,
podero recortar e colar exemplos no IDE
baseado na Web e em programas de arrastar
e colar na pasta de execuo automtica.
rpido
A BeagleBone Black quebra os limites
de velocidade dos computadores Beagle-
Board antigos e executa duas vezes mais
rpido a velocidade do concorrente mais
prximo, graas ao poder do processador
Sitara AM335x ARM Cortex-A8 da
Texas Instruments (TI).
Oferece cerca de 2.000 Dhrystone
MIPS a 1 GHz, e alm de processar de for-
ma mais rpida, apresenta MMC (eMMC)
incorporado de 8 bits on-board para um
armazenamento mais rpido e econmico.
A placa tambm apresenta 512 mega-
bytes de RAM DDR3L de baixo consumo,
dobrando o tamanho e a velocidade da
memria voltil, e garantindo a execuo
mais rpida do software.
Fcil conexo
Interfaces perifricas de alta veloci-
dade como USB, Ethernet e HDMI na
BeagleBone Black, do tamanho de um
carto de crdito, permitem praticamente
que qualquer dispositivo perifrico seja
conectado a esses computadores rpidos
de baixo consumo.
As interfaces de usurios aprimora-
das facilitam a conexo com dispositivos
como um teclado, mouse ou uma tela LCD
HD. Observe a fgura 2.
A BeagleBone Black oferece alto
desempenho e diversas opes de co-
nectividade. Alm dos vrios dispositivos
perifricos em circulao que so com-
patveis com as interfaces da BeagleBone
Black, uma variedade de placas de plug-in
denominadas capes esto disponveis para
a comunidade.
As capes podem ser adicionadas ao
sistema, conectando uma ou mais capes
em cabeotes de expanso da placa.
At quatro capes podem ser empilha-
das na parte superior para permitir que os
fabricantes estendam a funcionalidade da
placa e criem uma variedade ainda maior
de projetos inovadores.
Os desenvolvedores podem criar pro-
ttipos dos sistemas com as impressoras
3D, um controlador de iluminao DMX,
um contador Geiger, um submarino teler-
robtico, telas de toque LCD, e muito mais,
sem gastar tempo demasiado e energia ao
integrar esses dispositivos perifricos.
Essas capes tm fornecido projetos
que so pura diverso, como uma cme-
ra com um bigode, luzes de LED e sons,
computadores pequenos com sensores
que cabem na palma da mo e fantasias
de super-heris em tempo real.
Elas tambm forneceram projetos
profssionais, como as impressoras 3D,
robs autnomos subaquticos, aeronaves
teleguiadas, sinalizao digital inteligen-
te, domtica e muito mais.
Mais de 30 capes esto disponveis
hoje e muitas mais estaro disponveis
no futuro. Muitas capes esto dispon-
veis para expandir a funcionalidade do
BeagleBone Black. Atente para a fgura 3.
Cdigo-fonte aberto
Um benefcio adicional do BeagleBone
Black que ele realmente oferece hardwa-
re e software com cdigo-fonte aberto.
F2. A BeagleBone Black oferece alto desempenho e
diversas opes de conectividade.
Desenvolvimento
Todos os componentes da placa,
como o processador Sitara AM335x da
TI, esto disponveis comercialmente,
mesmo em pequenas quantidades.
Isso permite aos desenvolvedores irem
alm da criao de prottipos e para o
Kickstarter.
Para acelerar o desenvolvimento e dar
novo nimo ao processo de inovao, o
BeagleBone Black vem pr-carregado com
a distribuio ngstrm Linux e o IDE
Cloud9 - um ambiente de desenvolvimento
online para aplicativos Javascript baseados
em Node.js, bem como HTML, CSS, PHP,
Java, Ruby e outras 23 linguagens - em
um eMMC.
Isso tambm libera o slot do carto
microSD da placa para o armazenamento
adicional.
O software Linux foi otimizado, per-
mitindo que at os novos usurios do
Linux incorporado desenvolvam solues
criativas.
Com um ecossistema que inclui livre
acesso documentao, cdigo de exem-
plo e suporte recente para kernel Linux F4. A biblioteca BoneScript permite a
simplicidade com o Arduno.
F3. Muitas capes esto disponveis para
expandir a sua funcionalidade.
para outras distribuies, como Ubuntu,
Android e Fedora, o BeagleBone Black
permite que os usurios com experincia
criem prottipos funcionais do sistema
mais rapidamente e forneam produtos
inovadores para o mercado em pouco
tempo.
O suporte est disponvel nas co-
munidades TI, Linaro e Ubuntu e Yocto
Project.
Devido flexibilidade do kernel e
do driver do BeagleBone Black, os novos
hardwares e drivers podem ser integra-
dos rpida e perfeitamente. A biblioteca
BoneScript - inicialmente criada para o
BeagleBone original - tambm compatvel
com o BeagleBone Black.
BoneScript uma biblioteca baseada
em node.js e otimizada para computao
fsica no Linux incorporado com suporte
para o BeagleBone Black. Ela usa funes
como Arduino escritas em JavaScript para
simplifcar tarefas de computao fsica.
A biblioteca BoneScript permite que os
desenvolvedores aproveitem totalmente o
potencial do processador Sitara AM335x
de 1 GHz e a funcionalidade de alto nvel
oferecida pelo Linux, enquanto simplifca
e documenta a funcionalidade complexa
do programador.
O recurso de mensagens oferecido pela
biblioteca node.js socket.io permite que os
programas com JavaScript executados no
navegador utilizem as funes da biblio-
teca BoneScript, oferecendo ambientes
de tutoriais interativos para conhecer a
biblioteca e como conectar vrios compo-
nentes de hardware de computao fsica.
A biblioteca BoneScript permite sim-
plicidade como o Arduino. Alm disso, o
setor de TI criou o site www.arowboat.org
para os desenvolvedores das plataformas
do BeagleBoard.org e processadores ARM
da TI.
Os recursos do site se estendem aos
recursos Android, incluindo o cdigo-
-fonte compartilhado.
Com o Android, os desenvolvedores
podem executar jogos, como o Fruit Ninja
e o Angry Birds, bem como outros aplica-
tivos Android.
Comunidade do
cdigo-fonte aberto do
BeagleBoard.org
O BeagleBoard.org a chave para des-
bloquear todo o potencial do BeagleBone
Black. Trata-se de uma comunidade de
cdigo-fonte aberto em grande expanso que
torna fcil e divertido o processo de inovao
e desenvolvimento, e algo de que os fabri-
cantes do mundo todo querem fazer parte.
Qualquer pessoa que deseje interagir
com outros desenvolvedores para apren-
der, responder a perguntas e compartilhar
ideias pode participar utilizando as mentes
brilhantes e contribuies dos desenvolve-
dores do cdigo-fonte aberto.
H fruns para desenvolvedores de
todos os nveis de habilidade e experin-
cia, desde estudantes at desenvolvedores
profssionais. Verifque os fruns para ver
se algum j respondeu sua pergunta. H
tambm mais de 300 projetos registrados
pelos desenvolvedores no beagleboard.
org/project, muitos dos quais so projetos
de cdigo-fonte aberto direcionados para
o BeagleBone Black.
F5. Cmera BeagleStache
coloca bigode na pessoa.
F6. Ajuda a regular a temperatura da
cerveja no projeto BeagleBone Beer.
Desenvolvimento
Os desenvolvedores esto aceitando
contribuies para expandir ou aprimorar
seus projetos.
Novos desenvolvedores podem des-
cobrir informaes de contatos desses
desenvolvedores por meio da pgina de
registro de projetos e participando dos
projetos existentes que os estimulam.
Projetos inovadores nas re-
as do BeagleBoard Black
A BeagleBone original estimula ex-
celentes inovaes, como o submarino
OpenROV - um rob de explorao e
aventura subaqutica - e os Ninja Blo-
cks - dispositivos pequenos que podem
conectar, monitorar e controlar as portas,
janelas e outros dispositivos em uma resi-
dncia para permitir que ela se torne uma
verdadeira Internet das coisas.
Com maior desempenho, mais funcio-
nalidades e menor preo que o BeagleBone
original, a BeagleBone Black tambm
permitir uma tima variedade de desen-
volvedores.
Muitos projetos baseados no Beagle-
Bone Black j foram desenvolvidos. O
primeiro desses a cmera BeagleStache.
A cmera captura a imagem de uma pessoa
e adiciona um lindo bigode.
A alegria normalmente toma conta!
Figura 5.
A BeagleBone Black ativa a cmera
BeagleStache e coloca um lindo bigode
na pessoa.
A demonstrao do BeagleBone Beer
ajuda a produo de cerveja, controlando
o trocador de calor e a bomba de gua para
manter a temperatura constante durante
o processo de fermentao. necessrio
manter essa temperatura constante duran-
te a fermentao para evitar que surjam
sabores indesejados na cerveja.
Para manter a temperatura constante,
uma bobina de metal por onde a gua cor-
rer inserida na cerveja. A gua corrente
envolvida por uma troca de calor a fm de
refrigerar a gua, conforme ela circula no
sistema. O calor removido da cerveja por
meio da bobina e, em seguida, removido
da bobina atravs do trocador de calor de
ar para lquido.
Todo o sistema controlado pelo Be-
agleBone Black, que mede a temperatura
da cerveja, controla o trocador de calor e a
bomba de gua. Os dados so conectados
ao banco de dados MySQL para que a tem-
peratura possa ser acompanhada online.
A temperatura desejada e as substitui-
es manuais tambm podem ser contro-
ladas online por meio do servidor da
Web instalado no BeagleBone Black. Veja
na fgura 6.
O BeagleBone Black ajuda a regular
a temperatura da cerveja no projeto do
BeagleBone Beer.
Outra iniciativa do projeto do Beagle-
Bone Black o rob SpiderBot fabricado
com uma impressora 3D baseada no
BeagleBone.
Esta impressora 3D foi criada usando a
cape BeBoPr, que oferece todas as E/S (I/O)
necessrias para controlar os componentes
mecnicos da impressora 3D Mendel/
Reprap. O BeagleBone Black oferece a
velocidade para aprimorar as rotinas de
movimento da impressora, que cria todos
os componentes do SpiderBot. Depois de
montado, o SpiderBot poder danar em
qualquer ritmo. Observe a fgura 7.
O rob SpiderBot dana com ritmo
graas ao BeagleBone Black. Com o cres-
cimento da popularidade das impressoras
3D, provvel que muito mais impressoras
3D sejam fornecidas pelo BeagleBone Black
no futuro.
Uma desvantagem ao criar sua prpria
impressora 3D, at hoje, que voc pre-
cisa ter um laptop ou outro computador
dedicado impressora, uma vez que ela
consome muitos recursos. O BeagleBone
Black, que oferece 1 GHz de desempenho
de processamento e 512 MB de memria
DDR, permite que os projetos sejam pro-
cessados on-board sem a necessidade de
outro computador.
Ao conectar o BeagleBone Black a um
BeBoPr ou placa de plug-in cape Repli-
cape, os desenvolvedores podem criar de
forma rpida e fcil suas prprias esta-
es da impressora 3D. O co-processador
grfco 3D integrado permite que a placa
fornea perspectivas dinmicas de pr-
-visualizao.
Uma vez que a BeagleBone Black tem
Ethernet, a placa tambm poder interagir
de forma fcil e direta com os servidores
Web, como o Thingiverse, ou com redes de
amigos no trabalho para compartilhar pro-
jetos. Esses esto entre os primeiros proje-
tos a serem desenvolvidos no BeagleBone
Black. Falta conhecer as incrveis inovaes
que sero criadas nessa plataforma.
A BeagleBone Black j est venda
no mercado e mais de mil so enviadas
diariamente para os clientes. Se deseja sa-
ber mais sobre a nova BeagleBone Black e
tudo que pode ser feito, visite o site www.
beagleboard.org para obter as informaes
mais recentes. E
F7. O rob Spider-bot dana no ritmo
graas ao BeogleBone Black.
Desenvolvimento
F1. Circuito Inversor com
Indutncia parasita.
Resultados e Discusso
Nesta discusso foram enfatizados os
efeitos da indutncia parasita em circui-
tos lgicos digitais. Assim, supondo-se
que temos o circuito da fgura 1 onde
h um inversor e um longo caminho
na conexo entre a sada v
o
e o dreno
do MOSFET fgura 1a. Dessa forma,
esta conexo grande o sufciente para
ser modelado por um indutor conforme
mostra a fgura 1b e ter-se seu circuito
eltrico equivalente representado na
fgura 1c.
Ento, supondo-se uma entrada em
degrau 0 Vs neste circuito no instante t
o

= 0 s, em que o indutor estaria carregado
e como a chave est aberta no haveria
meios de se descarregar a energia armaze-
nada no indutor e se em algum momento
esta chave fechasse (a entrada retornasse
a 0 V), o circuito digital poderia ser se-
riamente danifcado pela descarga desta
energia armazenada.
Analisando a fgura 1 percebe-se que
se deve, em circuitos lgicos digitais,
evitar conexes que possam ocasionar
indutncias parasitas, sob pena de danif-
car o MOSFET com Foras Eletromotrizes
Induzidas.
Equacionando delays em chavea-
mento e escolhendo o MOSFET cor-
reto para frequncia de operao
O principal objetivo deste tpico
foi demonstrar os parmetros que
envolvem os delays (atrasos de propa-
gao) em chaveamentos com MOSFET
e chegar aos principais fundamentos
que devem ser observados em projeto
a fm de se minimizar ao mximo os fe-
nmenos que ocasionam atrasos nestas
comutaes, e se escolher o MOSFET
correto para a frequncia de operao
de forma que os atrasos de propagao
sejam desprezveis.
Assim, retomando o exemplo de dis-
cusso: dois inversores em cascata na fgu-
ra 6 (apresentada no outro artigo). Deve-se,
ento calcular o atraso de propagao t
pd
,
01 (relativo ao delay nos terminais de
sada de um inversor quando em seus
terminais h uma subida dos nveis lgicos
de 0 para 1) e t
pd
, 01 (relativo ao delay nos
terminais de sada de um inversor quando
em seus terminais h uma descida dos
nveis lgicos de 1 para 0).
O atraso de propagao t
pd
resulta
de uma quantidade fnita de tempo em
que nos terminais de sada demora entre
Aplicando o MOSFET
de forma a reduzir indutncias e capacitncias
parasitas em dispositivos eletrnicos
Este artigo d continuidade ao
desenvolvimento da anlise do
MOSFET abordando suas principais
caractersticas em diversas situaes.
Alm disso, ele desvenda as princi-
pais causas e natureza do problema
abordado, possibilitando a preven-
o e meios de evit-lo.
Tiago Almeida de Oliveira
Mrio Marcos de Brito Horta
Arlete Vieira da Silva
P
a
r
t
e
F
i
n
a
l
F2. Modelo de circuito RC de dois inversores em
cascata a) com vIN 1 vr e b) vIN 1 < vr.
F3. Circuito RC equivalente da resposta de
dois inversores em cascata quando.
um nvel de tenso lgico e o outro. E a
transio demorada entre estes nveis
atribuda aos efeitos da constante de tem-
po RC. Portanto, a anlise deste circuito
inversor se d em duas situaes: quando
aplicada nos terminais de entrada uma
tenso v
IN

1
maior ou igual a v
r
(tenso
limiar, que a diferena de potencial
mnima aplicada na porta do MOSFET
Intensifcao para que haja uma condu-
o entre a Fonte e o Dreno) e quando v
IN

1
menor que v
r
.
Assim, na primeira situao tem-se o
primeiro inversor em seu estado ligado
e na sada v
OUT

1
uma tenso referente
ao nvel lgico 0, e na segunda situao
tem-se o primeiro inversor em seu estado
desligado e na sada v
OUT

1
uma tenso
referente ao nvel lgico 1.
Os circuitos RC equivalentes destas
duas situaes esto representados na
fgura 2, na qual est includo um resistor
de carga R
L
e o resistor R
ON
- que uma
representao da pequena resistncia re-
lativa entre o Dreno e a Fonte, quando o
MOSFET est em seu estado Ligado, uma
fonte V
S
e um modelamento da capacitn-
cia C
GS
na porta dos inversores.
Desta forma, para que o dado circui-
to tenha um comportamento esperado,
duas condies devem ser satisfeitas. A
primeira que R
ON
>> R
L
para que v
OUT1

seja um valor pequeno o suficiente para
que quando o inversor estiver em seu
estado ligado, ele assuma o estado lgi-
co 0 (baixo), e a segunda que a cons-
tante de tempo RC tem que ser muito
menor que o perodo do chaveamento
para que no haja grandes atrasos de
propagao.
Assim, ao se enfatizar na primeira si-
tuao da fgura 2, cujo v
IN 1
v
r
, no circui-
to dentro da caixa pontilhada desta fgura
e em sua resposta v
OUT

1
tem-se o circuito
equivalente da fgura 3 com os teoremas
de Norton e Thevenin permitindo, portan-
to, analisar quantitativamente o problema
como um circuito RC de primeira ordem.
Desta forma, continuando a anlise,
ao se considerar a segunda situao da
fgura 2, onde no v
IN 1
< v
r
circuito dentro
da caixa pontilhada desta fgura e em sua
resposta v
OUT

1
tem-se o circuito equivalen-
te da fgura 4. Portanto, pode-se fazer uma
anlise quantitativa como um circuito RC
de primeira ordem.
P
a
r
t
e
F
i
n
a
l
Calculando t
pd
, 01
Este clculo se aplica quando v
IN 1
v
r
,
tendo, portanto, seu circuito equivalente
de acordo com a fgura 3. E assume-se
para o restante do clculo que o nvel de
tenso lgico equivalente ao 0 mximo v
OL

1volt e que o nvel de tenso equivalente
ao 1 mnimo v
OH
4 volts, R
on
1 k, a
tenso limiar v
T
1 volt, o resistor de carga
R
L
10 k e a tenso CC V
S
5 volts.
Assim, considerando este circuito
em regime permanente, o capacitor C
GS2

estar carregado com sua tenso em 5 V.
Ento, precisa-se calcular t
pd
, 01 que
o tempo necessrio para que a tenso
F4. Circuito RC equiva-
lente da resposta de dois
inversores em cascata
quando vIN 1 < vr.
Desenvolvimento
caia de 5 para 1 volt. Assim, fazendo esta
anlise a partir da equao 9 (do artigo
anterior) e a fgura 3 (deste artigo) tem-se
a seguinte equao:
Tem-se a equao abaixo.
Assim, quando a entrada v
IN 1
vai para
o nvel lgico 0, o capacitor C
GS2
j estava
carregado com uma tenso V
CO
que
determinada pela equao:
Como o objetivo saber o atraso de
propagao t
pd
, 01, a equao acima
deve satisfazer a condio proposta na
prxima equao.
Aps isolar o t, resulta na equao:
Como
Agora, supondo-se que C
GS2
= 100 fF,
encontra-se a equao:
Assim, tem-se o clculo e resultado do
tempo de atraso de propagao t
pd
, 01.
t
pd
, 01 = 0,1928 ns
Calculando t
pd
, 01
Este clculo se aplica quando v
IN 1
<
v
T
, tendo, portanto, seu circuito equiva-
lente de acordo com a fgura 4. E, como
assume-se que para o restante do clculo
o nvel de tenso lgico equivalente ao
0 mximo v
OL
1volt, e que o nvel de
tenso equivalente ao 1 mnimo v
OH

4 volts, R
ON
1 k, a tenso limiar v
T

1volt, o resistor de carga R
L
10 k e a
tenso CC V
S
5 volts.
O objetivo aqui foi verifcar o tempo
gasto para que a tenso no capacitor se
eleve at V
OH
= 4 volts. Assim, novamente
utilizando a equao 9 do artigo anterior,
o resultado est representado na seguinte
equao.
Logo, para esta equao satisfazer o
objetivo, tem-se:
Que aps isolar o t, resulta em:
Cujo resultado representado por: t >
-10 x 10
3
x 100 x 10
-15
ln(11/50)
Encontrando-se o valor de atraso de
propagao: t
pd ,1 O
= 1,5141 ns
Calculando t
pd
Segundo Argawal e Lang (2005), o
atraso de propagao da porta t
pd
o
maior valor entre os delays de subida
e descida, sendo representado por: t
pd
=
max(t
pd, O 1
,t
pd, 1O
)
Portanto, neste exemplo t
pd
= 1,5141ns.
Aps os clculos de atraso de propa-
gao, quando o nvel lgico de entrada
alto e baixo, e posteriormente, calculando
o maior delay entre estes se chegou a duas
consideraes.
A primeira considerao consiste em
que o perodo de chaveamento T o inver-
so de sua frequncia f. Portanto, suponha-
-se que o mximo de delay tolervel seja
de 10%. Assim, pode-se mensurar a mxi-
ma frequncia de processamento que este
MOSFET pode ser submetido, de acordo
com a equao: 0,1T > t
PD
= 1,5141 x 10
-9
s
F5. Conexo de dois inversores
em cascata.
F6. Conexo de dois inversores em cascata
com Indutncia e Capacitncia Parasitas.
F7. Circuito Equivalente em inversores com
capacitncia e indutncia parasitas.
Sintetizando esta equao tem-se: T >
0,15141ns. Portanto: f
max
6,6 GHz
Esta frequncia aplicvel maioria
das frequncias utilizadas na atualidade.
A segunda considerao se faz ao ve-
rifcar o tempo de atraso de propagao,
onde se conclui que t
PD
R
L
C
GS 2
. Sendo,
XT > t
pd
R
L
C
GS
.
Pode-se entender que:
A fgura 6 ilustra os inversores com
capacitncia e indutncia parasitas en-
quanto que a fgura 7 mostra o circuito
eltrico equivalente nesta situao.
Assim, para a fgura 7, se tem os se-
guintes valores:
R
L
= 900
R
ON
= 100
V
S
= 5 V
C
GS 2
= 0,1 pF
L
1
= 100 nH
vc = vin2
Supe-se uma entrada na forma de
uma onda quadrada entre 0 e 5 V. Tm-se,
ento, dois circuitos eltricos equivalen-
tes: circuito eltrico relativo ao transiente
de descida (entrada em 0 V) e o relativo ao
tempo de subida (entrada em 5 V). Desta
forma, para a primeira situao espera-se
um circuito equivalente semelhante ao da
fgura 8a e para o segundo caso espera-se
um circuito equivalente da fgura 8b.
Assim sendo, para as duas situaes da
fgura 8 tm-se dois circuitos equivalentes
de Thevenin distintos. Contudo, para os
dois casos tem-se um modelamento de cir-
cuito semelhante ao da fgura 9, que repre-
senta um circuito RLC de segunda ordem.
Portanto, como um circuito que possui duas
fontes de armazenamento de energia, um
indutor e um capacitor, deve ser analisado
como um circuito de segunda ordem.
As duas complicaes que o exemplo
da fgura apresenta que, primeiramen-
te, apresenta valores de R
TH
diferentes
para valores de transiente de subida e
de descida e, em segundo lugar, tambm
apresenta valores de V
TH
no variando
para 0 V, mas 0,5V.
Para simplifcar os clculos, pode-se
dividir V
TH
em duas partes. Como V
TH

varia entre 0,5 V e 5 V, pode-se dizer que
em V
TH
tem uma parte constante que per-
manece em 0,5 V e outra que varia entre 0
e 4,5 V. O motivo que torna possvel esta
diviso que o circuito da fgura linear.
Assim, chama-se a primeira de V
TH
que
permanece em 0,5V de -V
TH
e a parte que
varia de ~V
TH
. Esta diviso ilustrada na
fgura 10.
Portanto, a equao abaixo resulta
em uma funo onde se pode escolher
o MOSFET de acordo com frequncia
de processamento adequada e por
meio da capacitncia C
GS 2
que tambm
especificada em Folha de Dados do
fabricante.
Onde C
GS (MAX)
a capacitncia mxi-
ma aceitvel, X a tolerncia mxima de
delay, f a frequncia de chaveamento e
R
L
a resistncia da carga.
A importncia da expresso grande,
pois pode auxiliar qual MOSFET deve ser
escolhido de acordo com sua frequncia
de trabalho.
Equacionando os efeitos de cir-
cuitos de 2 ordem em circuitos
lgicos
O objetivo deste tpico foi demonstrar
os efeitos de sistemas de 2 ordem em cir-
cuitos lgicos, enfatizando a importncia
de se prevenir este fenmeno. Assim,
a Capacitncia e Indutncia Parasitas
em Chaveamentos com MOSFET, e o
exemplo de dois inversores em cascata
representado na fgura 5, supe-se, en-
to, que a capacitncia de entrada C
GS

passa a ser signifcativa neste exemplo e
que na ligao entre a sada do primeiro
inversor e a entrada do segundo inversor
seja sufciente para se considerar uma
indutncia parasita.
Nessa situao tem-se, portanto, uma
Indutncia e Capacitncia Parasitas,
fazendo com que o circuito se comporte
como um circuito de segunda ordem.
F8. Circuito equivalente de dois
inversores em cascata.
F9. Circuito equivalente de dois
inversores em cascata.
F10. Diviso de VTH
em duas fontes.
Desenvolvimento
Transiente de descida
Nesta situao, tem-se uma resposta
natural de um circuito de segunda ordem
onde se admite que V
TH
permaneceu
5 V por um longo tempo, desde que o
capacitor e o indutor, respectivamente,
se comportam como um circuito aberto
e um curto-circuito depois de um longo
perodo de tempo e a sada vc 5 V e iL =
0 A. Portanto, para a componente variante
de V
TH
tem-se as equaes a seguir:
Assim, tambm se podem determinar
os outros parmetros para defnir o com-
portamento da resposta vc do circuito,
que ser subamortecido, superamortecido
ou criticamente amortecido atravs das
prximas equaes.
Como <
0
, o circuito subamorte-
cido e, ento, a resposta devido a com-
ponente variante de V
TH
, ~vc e ~iL ter a
seguinte resposta:
A resposta total vc do circuito, soman-
do componente variante e constante do
circuito, representada nos seguintes
resultados e ilustrada na fgura 11.
Transiente de subida
Nesta situao, tem-se uma resposta
de um circuito de segunda ordem onde
se admite que V
TH
permanece em 0,5 V
por um longo tempo, desde que o ca-
pacitor e o indutor, respectivamente, se
comportem como um circuito aberto e
um curto-circuito depois de um longo
perodo de tempo e a sada vc 0,5 V e iL
0 A. Portanto, para a componente variante
de V
TH
tem-se como resultado:
Assim, tambm se podem determinar
os outros parmetros para defnir o com-
portamento da resposta vc do circuito e
ser subamortecido, superamortecido ou
criticamente amortecido.
F11. Resposta de transiente de
descida com Repique.
F12. Resposta de Transiente
de Subida.
Como <
0
, o circuito subamorte-
cido e, ento, a resposta devido a com-
ponente variante de V
TH
, e ~vc ~iL ter a
seguinte resposta:
indutncia parasitas em circuitos lgicos.
Outra possvel soluo detectada que
em uma situao que fosse impossvel se
evitar este fenmeno seria a aplicao de
fltros RC para se eliminar os efeitos da
resposta subamortecida.
Teste prtico: apurando o atraso
de propagao
No dia 19/04/2013, no laboratrio de
Circuitos Eltricos do UNI-BH, foram
realizados experimentos prticos para
apurar o atraso de propagao (delay) em
chaveamentos com MOSFET. Alm disso,
verifcou-se a efcincia da equao 12,
que pode ser usada no dimensionamento
do MOSFET adequado de acordo com
frequncia de operao e a tolerncia de
delay aceitvel.
Os materiais utilizados no experimento
foram: 1 Transistor MOSFET 2SK2129; 1
Transistor MOSFET 2SK2043; 1 Resistor
10 k; 2 Resistores 5 k; 1 Osciloscpio
TEKTRONIX; 1 Fonte Vcc; 1 Gerador de Si-
nais; 1 Protoboard; e 1 Multmetro FLUKE.
O presente experimento trata-se de
dois inversores em cascata com cargas
de 10 k, 15 k e 20 k . Na entrada do
primeiro inversor tem-se uma entrada em
onda quadrada que varia entre 0 e 10 V.
Tem-se, tambm uma fonte Vcc de 10 V
e a capacitncia de entrada do MOSFET
2SK2129 (do segundo inversor) de 730 pF.
O diagrama deste circuito demonstrado
na fgura 13.
Foram testadas cargas com valores de
10 k, 15 k e 20 k a fm de se verifcar
A resposta total vc do circuito, soman-
do a componente variante e constante do
circuito tem como resultado os dados a
seguir, sendo ilustrada na fgura 12.
Aps os clculos de transientes de
subida e de descida, verifcou-se que os
efeitos de circuitos de segunda ordem
em circuitos lgicos podem ser muito
prejudiciais. Pois, ao analisar a fgura 11,
percebe-se que os nveis lgicos de sada
podem variar uma srie de vezes entre 0
e 1 num mesmo perodo onde deveria ha-
ver estabilidade e o atraso de propagao
tambm existe. Assim, tm-se dois srios
problemas: o atraso e o chamado repique,
que o efeito de resposta subamortecida
na sada do circuito lgico.
Pode-se perceber tambm que a situa-
o mais crtica no transiente de descida.
Mas isto esperado, pois no circuito equi-
valente deste caso tem uma resistncia
equivalente R
TH
dez vezes menor que o
transiente de subida e como esta resistn-
cia o elemento dissipativo da energia
armazenada no indutor e capacitor. Ou
seja, quanto menor esta resistncia, maior
ser o efeito subamortecido e o valor de Q
(que o nmero de oscilaes que ocorre
no circuito antes da resposta se estabilizar)
na sada vc do circuito.
Este valor de R
TH
alto, pois o ideal era
que este valor fosse zero para se ter uma
sada em 0 V nesta situao. O valor de R
TH

no MOSFET 2SK2043 de, no mximo,
4,3 . Este no circuito acima seria desas-
troso, aumentando em muito o valor de
Q e o efeito do subamortecimento. Assim,
deve-se evitar ao mximo, capacitncia e
os atrasos obtidos com cada uma delas.
A fgura 14 mostra o circuito da fgura 13
montado em laboratrio.
O objetivo primordial desta prtica
consistiu em verifcar a efcincia e viabili-
dade prtica da equao 12. Assim, no pri-
meiro clculo foi verifcada a frequncia de
operao no Transistor MOSFET para que
se tenha um atraso de propagao de no
mximo 10% do perodo de chaveamento.
Desta forma, tm-se os seguintes valores:
X = 0,1
C
GS
= 730 pF
R
L
= 10 k
Realizando os clculos por meio da
equao 12 tem-se como resultado:
F13. Diagrama de Circuitos de
Experimento prtico.
Assim, tambm se pode calcular a
mxima frequncia de operao para R
L

= 15 k e R
L
= 20 k , que resultam res-
pectivamente em: f (15 k) 9,13 kHz; f
(20 k) 6,85 kHz
Analisando os resultados para uma
carga R
L
= 10 k obteve-se as curvas das
fguras 15, 16, 17 e 18 relativas, respectiva-
mente, as frequncias de 5 kHz, 10 kHz, 15
kHz e 53 kHz. Nessas fguras, a curva na
parte de cima do osciloscpio diz respeito
tenso de entrada, enquanto a de baixo
diz respeito curva de sada.
Pode-se observar o atraso de propaga-
o progressivo de acordo com o aumento
de frequncia. Para cargas de 15 k e 20
Desenvolvimento
k obteve-se curva semelhante fgura
17, com frequncias de 10 kHz e 7,5 kHz,
respectivamente.
Analisando os resultados obtidos
confrmou-se a veracidade da equao
12, pois para frequncia de 13,7 kHz
esperava-se um atraso de 10% em relao
ao perodo da onda de entrada, enquanto
na fgura 17, se apresentou uma sada
relativa a uma frequncia de 15 kHz com
uma inclinao relativa ao atraso de pro-
pagao esperado.
Outras observaes tambm so
interessantes. O atraso de propagao
progressivo evidenciou a capacitncia pa-
rasita na entrada do MOSFET 2SK2129. E
os resultados obtidos para cargas de 15 k
e 20 k indicaram que o delay depende
apenas da carga, pois a capacitncia de
entrada no MOSFET no varia.
Concluso
Foram abordados aspectos e fen-
menos que envolvem a utilizao do
MOSFET em chaveamentos de frequn-
cias diversas. E dentre estes fenmenos,
se analisou, de uma forma profunda, a
Capacitncia e Indutncia Parasitas nestas
comutaes. Investigou-se seus efeitos
negativos atravs pesquisas bibliogrfcas
e experimentos prticos, culminando-se
em um modelamento matemtico e em
diagrama de circuitos eltricos que repre-
sentaram o problema a fm de trat-lo e de
investigar suas solues atravs da anlise
de circuitos RC, RL (ambos, circuitos de
primeira ordem) e RLC (circuitos de se-
gunda ordem).
No que diz respeito Capacitncia
Parasita, no h como retir-la da entrada
do transistor MOSFET, pois este transistor
de Efeito de Campo FET, logo essa ca-
pacitncia em sua entrada um parmetro
fundamental para seu funcionamento.
Assim, o que se pode fazer conhecer
os fundamentos que a envolvem para
se escolher o MOSFET com capacitncia
de entrada adequada para determinada
frequncia de operao.
Esta equao foi muito til, pois se
conseguiu dimensionar o MOSFET ade-
quado a partir da carga , R
L
da frequncia
de operao f e da tolerncia de atraso
de propagao aceitvel X. Assim, esta
equao passou a ser um resultado rele-
vante neste trabalho e para sua veracidade
foram feitos experimentos prticos, onde
se obteve resultados aceitveis.
J a Indutncia Parasita pode ser
minimizada de acordo com as conexes
realizadas entre circuitos lgicos. Assim,
foi demonstrado que h necessidade de
se aperfeioar ao mximo estas conexes
para se evitar a indutncia parasita, pois
esta pode danifcar o circuito pela energia
potencial magntica armazenada.
No caso em que se tem a Capacitncia
e Indutncia Parasitas em um mesmo cir-
cuito lgico, o mesmo est sujeito a sofrer
fenmenos de repique ocasionando erros
nos nveis lgicos e atrasos de propaga-
o. Deve-se, tambm, otimizar ao mxi- E
mo as conexes de dispositivos eletrnicos
para se inibir a ocorrncia deste fenmeno.
Mas, uma vez que no se consiga evitar,
se devem procurar outras solues e uma
delas a utilizao de Filtros LC, onde se
atenua sinais de repique com frequncias
superiores a de operao.
Portanto, conclui-se que conhecer os
fenmenos que envolvem o uso do MOS-
FET em comutaes muito importante.
Pois, a partir dos estudos e experimentos
demonstrados neste trabalho constatou-
-se que, se no tratados os efeitos da
Capacitncia e Indutncia Parasitas, o
desempenho dos circuitos lgicos pode
ser comprometido.
F14. Dois inversores em cascata:
experimento prtico.
F16. Resposta do circuito inversor
a uma frequncia de 10 kHz.
Componentes
P
ara demonstrar o funcionamento
do experimento foi utilizado o kit
didtico Cerne DDS, que mostra-
do na fgura 1.
O DDS AD9835
Um DDS (Direct Digital Synthesis) cor-
responde a uma tecnologia de sintetizador
de frequncias usado para gerar sinais
atravs de uma frequncia de referncia.
Diversas aplicaes podem ser utilizadas
com ele, tais como geradores de sinal,
osciladores locais, geradores de funo,
moduladores, sintetizadores de som e
PLL (Phase Locked Loop). Diversos chips
que esto disponveis no mercado im-
plementam esta tecnologia, porm neste
artigo o modelo adotado o AD9835 da
Analog Devices.
Este componente permite gerar sinais
senoidais entre 0 MHz e 10 MHz e possui
uma porta de comunicao SPI de forma
que um microcontrolador possa controlar
o seu funcionamento. A pinagem deste
componente apresentada na fgura 2.
Suas principais caractersticas esto des-
critas na tabela 1.
Aplicaes tpicas que fazem uso deste
componente esto presentes em geradores
de funo, onde a frequncia de sada
pode ser ajustada atravs de chaves sele-
toras, por exemplo. A tabela 2 descreve o
funcionamento da pinagem do AD9835.
O oscilador utilizado tem a aparncia
da fgura 3, na qual diversas frequncias
podero ser utilizadas at o limite de 50
MHz.
Gerao de Onda Senoidal
com o DDS AD9835
Veja, neste artigo, a aplicao de um gerador de onda
senoidal com o circuito integrado AD9835 a partir da
tecnologia DDS.
Vitor Amadeu Souza
vitor@cerne-tec.com.br
Caractersticas
Pode gerar sinais senoidais de at 10 MHz
Alimentao de 5 V
Resoluo de 10 bits
Faixa de operao de -40C a 85C
Encapsulamento de 16 pinos TSSOP
F3. Aspecto do oscilador
com sada digital
F2. Pinagem de
um AD9835.
T1. Princi-
pais carac-
tersticas.
F1. Kit Didtico
Cerne DDS.
Componentes
Eles so alimentados normalmente
em 5 V e possuem o pino de sada com
a frequncia especifcada para o mesmo.
Na experincia proposta neste artigo, a
frequncia usada foi de 10 MHz. A gera-
o do sinal senoidal ser proporcional
ao clock de entrada, sendo cinco vezes
menor. Ao usar um clock de 50 MHz, o
AD9835 poder gerar um sinal senoidal
de at 10 MHz. No nosso caso que em-
prega uma frequncia de entrada de 10
MHz, a frequncia senoidal mxima ser
de 2 MHz.
Esquema eltrico
O hardware bsico para o funciona-
mento do AD9835 pode ser visualizado
na fgura 4.
Os pinos que fazem a comunicao
com o microcontrolador so os pinos
SCLK, SDATA e CS (FSYNC). No pino
IOUT, ou seja, no pino 14, teremos a sada
do sinal senoidal onde poderemos acoplar
um AOP (amplifcador operacional) com
ganho determinado para aumentar o sinal
de sada. Os outros pinos sero adotados
para alimentar o DDS e conectar resistores
e capacitores que o mesmo precisa para
funcionar. Acompanhe nas prximas
fguras alguns sinais retirados em diver-
sas frequncias do sinal de sada do DDS
atravs de um osciloscpio: a fgura 5
mostra um sinal de 1 MHz obtido na sada
do DDS. J a fgura 6 ilustra um sinal com
frequncia de 500 kHz.
A fgura 7 apresenta o hardware do
microcontrolador que fcar conectado
ao AD9835.
A ideia do exemplo proposto ser de
gerar duas frequncias, neste caso de 500
kHz e 1 MHz de acordo com o boto que
estiver pressionado (note que no esquema
h dois botes). Para isso, assim que um
dos botes for pressionado, ser enviado
um comando para o AD9835 de modo a
ajustar sua frequncia de sada.
Fluxograma
O fuxograma com o algoritmo para
este experimento pode ser visto na fgura 8.
Comandos do DDS
Conforme informado, a frequncia
mxima que o AD9835 ir gerar nesta
aplicao ser de 2 MHz, j que o clock
utilizado no mesmo de 10 MHz. H um
Pino Funo
1 FS ADJUST
Determinar a tenso de sada do DAC. Tipicamente, um resistor de 3,9 k ligado em
srie para GND.
2 REFIN Pino de entrada de referncia. Tipicamente, este pino fica conectado ao pino REFOUT.
3 REFOUT
Pino de sada de referncia. Tipicamente, este pino fica conectado ao pino REFIN com
um capacitor de 10 nF em srie para GND.
4 DVDD Entrada de alimentao de 5 V com capacitor de 100 nF conectado a GND.
5 DGND Entrada de GND.
6 Entrada de
Clock
Atravs deste pino iremos conectar uma fonte de clock de at 50 MHz que determina-
r a mxima frequncia de operao do DDS.
7 SCLK
Entrada de clock da comunicao serial, onde cada bit transmitido na borda de
descida de SCLK.
8 SDATA Pino de entrada de dados.
9 FSYNC
o pino de seleo da comunicao, ou seja, sempre que quisermos transmitir uma
informao deveremos deix-lo em nvel baixo.
10 FSELECT Entrada de seleo de frequncia. Tipicamente este pino fica conectado a GND.
11 PSEL1 Pino de seleo de frequncia. Tipicamente este pino fica conectado a GND.
12 PSEL0 Pino de seleo de frequncia. Tipicamente este pino fica conectado a GND.
13 AGND Entrada de GND.
14 IOUT
Sada de sinal senoidal. Como a sada de corrente, devemos conectar um resistor
tipicamente de 300 e um capacitor de 50 pF a este pino - ambos ligados a GND.
15 AVDD Entrada de alimentao de 5 V.
16 COMP Pino de compensao. Capacitor de 10 nF fica conectado a 5 V.
Palavra de 32 bits
Byte MSBH Byte MSBL Byte LSBH Byte LSBL
Palavra de 32 bits
Byte MSBH Byte MSBL Byte LSBH Byte LSBL
0x3F 0xFF 0xFF 0xFF
T2. Funcionamento
da pinagem.
T3. Com-
posio
de 32 bits.
T4. Organiza-
o de 32 bits.
F4. Esquema de conexo
do AD9835.
registrador de 32 bits que permite conf-
gurar a frequncia na qual o AD9835 ir
gerar. Desta forma, para encontrarmos o
valor a ser carregado no registrador de
32 bits com a frequncia a ser ajustada
no DDS, deveremos recorrer ao clculo
apresentado a seguir:
FREQ0
Nome Endereo em binrio
MSBH 0011
MSBL 0010
LSBH 0001
LSBL 0000
Comandos
Nome Comando em binrio
Escrita de 8 bits no registrador buffer 0011
Escrita de 16 bits no registrador buffer 0010
Onde 0xFFFFFFFF refere-se ao valor
de 32 bits, f
DES
a frequncia desejada e
f
MAX
a frequncia mxima em que o DDS
est funcionando (no nosso caso 2 MHz ou
2x10
6
Hz). Digamos que a frequncia es-
perada no DDS seja de 1 MHz, neste caso
o valor a ser confgurado no mesmo seria:
Como o esperado gerar frequn-
cias de 500 kHz e 1 MHz, os valores a
serem carregados so 0x3 FFFFFFF e 0x7
FFFFFFF respectivamente.
Um valor de 32 bits composto por
4 de 8 bits separadamente, como est
indicado na tabela 3.
Ou seja, o valor referente a 500 kHz
(0x3 FFFFFFF) poderia ser organizado
de acordo com a tabela 4.
Esta anlise importante, pois
precisaremos enviar 4 bytes, cada um
com o respectivo byte da palavra de 32
bits para confgurarmos a frequncia
de sada do AD9835. Iremos utilizar o
registrador de sada FREQ0 (interno ao
AD9835) onde os bytes MSBH, MSBL,
LSBH e LSBL esto alocados nos ende-
reos vistos na tabela 5.
H tambm 4 bits de comando que
permitem escrever nestes registradores.
No momento, estamos interessados
apenas em 2, que so os apresentados
na tabela 6.
Desta forma, a palavra de 16 bits
utilizada para atualizar o registrador de
frequncia ser organizada da maneira
apresentada na tabela 7.
Sempre que formos atualizar o
registrador MSBH ou LSBH, iremos
utilizar o comando 0011 que atualizar
F5. Sinal senoidal
de 1 MHz.
F6. Sinal senoidal
de 500 kHz.
T5. Endereos dos
registradores.
T6. Endereos
de escrita.
Componentes
Palavra de 16 bits
4 bits de comando 4 bits de endereo FREQ0
8 bits referentes a frequncia a ser ajustada (MSBH,
MSBL, LSBH e LSBL).
Registrador de Power Down, Reset e Limpeza
D15 D14 D13 D12 D11 10-0
1 1 SLEEP RESET CLR 0
Box 1: Cdigo-fonte principal
#include var.h
#define BT1 PORTA.RA0
#define BT2 PORTA.RA1
void main (void)
{
dds_inic();
//Inicializa DDS
while(1)
{
if(BT1==0)
//Boto pressionado?
{
set_dds(0x7FFFFFFF);
//Seta DDS para 1 MHz
while(BT1==0);
//Aguarda soltar o boto
}
if(BT2==0)
//Boto pressionado?
{
set_dds(0x3FFFFFFF);
//Seta DDS para 500 kHz
while(BT2==0);
//Aguarda soltar o boto
}
}
}
apenas o bufer, ao passo que quando
formos atualizar o registrador MSBL
ou LSBL, usaremos o comando 0010 que
permitir escrever os 16 bits referentes
aos dados recebidos e os que esto no
bufer no registrador FREQ0. Alm des-
tes registradores, temos um registrador
adicional que permite fazer o controle
do modo de operao do AD9835 e ser
empregado ao carregar uma nova frequ-
F7. Hardware de conexo do
microcontrolador.
F8. Fluxograma do
experimento.
T7. Formatao do registra-
dor para atualizar o DDS.
T8. Regis-
trador de
controle.
Box 2: Cdigo-fonte do DDS
#include var.h
#define SCLK PORTB.RB5 // Pino de SCLK
#define SDATA PORTB.RB4 // Pino de MOSI
#define CS PORTB.RB3 // Pino de HOLD
void dds_inic(void)
{
CS=1;
SCLK=1;
SDATA=1;
TRISB.F5=0;
TRISB.F4=0;
TRISB.F3=0;
ADCON1=7; //Desliga o AD
}
void set_dds(unsigned long dado)
{
envia_dds(0xF800); //Coloca em modo SLEEP
envia_dds(0x3300 | ((dado>>24)&0xFF)); //Parte MSBH
envia_dds(0x2200 | ((dado>>16)&0xFF)); //Parte MSBL
envia_dds(0x3100 | ((dado>>8)&0xFF)); //Parte LSBH
envia_dds(0x2000 | (dado&0xFF)); //Parte LSBL
envia_dds(0xC000); //Retira do modo SLEEP
}
void envia_dds(unsigned int dado)
{
unsigned int aux=0x8000;
CS=0;
delay_us(10);
do
{
if(aux & dado)
SDATA=1;
else
SDATA=0;
delay_us(1);
SCLK=0;
delay_us(1);
SCLK=1;
delay_us(1);
aux=aux>>1;
}
while(aux);
CS=1;
SDATA=1;
SCLK=1;
}
ncia no mesmo. Na tabela 8 observa-se
o registrador de controle de Power Down,
Reset e Limpeza do componente.
Os bits D15 e D14 fcam em 1 para
identifcar o comando. O bit D13 tem a
funo de SLEEP, ou seja, quando fcar
em 1 o chip estar desligado enquanto
quando estiver em 0 ele estar ligado (em
operao). Quando atualizar uma nova
frequncia no AD9835, desligue-o nesse
instante e em seguida volte a lig-lo.
O bit RESET permite resetar o acu-
mulador de fase quando estiver em 1, e
o bit CLR caso esteja em 1 reinicializa o
sincronismo do CI. Os bits de 10 a 0 no
so utilizados, fcando assim em 0. Desta
forma, antes de atualizar a frequncia
preciso enviar esta palavra de confgu-
rao com os bits de SLEEP, RESET e
CLR em 1, e ao trmino da atualizao
mandar a mesma palavra, porm, com
os mesmos bits em 0.
Cdigo-fonte
Nos boxes 1 e 2 esto expostos os
cdigos-fonte do experimento feito
em C baseado no compilador mikroC
DEMO, que podem ser baixados atra-
vs do endereo www.mikroe.com. O
cdigo tomou como base o esquema
eltrico apresentado anteriormente.
Note que o programa fica em loop lendo
constantemente o estado dos botes,
onde ao ser detectado que um deles est
pressionado, chamada uma funo
que envia para o AD9835 a frequncia
desejada de operao. Para facilitar a
leitura h dois cdigos em C, sendo o
do box 1 o principal e o apresentado no
box 2 a rotina referente comunicao
com o AD9835.
Concluso
Geradores de sinais senoidais so
muito utilizados em projetos industriais,
sensoriamento, no-breaks, instrumenta-
o cientfca entre outros. Neste artigo
procuramos desenvolver uma aplicao
do DDS AD9835 com o microcontrolador
PIC programado em C, para confgurar a
sua frequncia de sada atravs de uma
interface serial sncrona. Com o auxlio
de um osciloscpio, o leitor poder
verifcar a frequncia de sada a fm de
comprovar se a mesma corresponde ao
boto pressionado. E
Componentes
O
CI LTM8001 um regulador de
tenso micromodular (Module
Regulator) formado por um
regulador chaveado de 5 A
e cinco LDOS de 1,1 A cada, de baixo
rudo. O regulador chaveado acionado
para regular a corrente de sada tpica
em 5,6 A, de modo a fornecer um limite
de corrente que esteja acima da corrente
mxima de sada (5,0 A). O nvel da cor-
rente regulada pode ser abaixado com
facilidade. As entradas para trs dos
cincos LDOS so fsicamente ligadas na
sada do regulador chaveado enquanto
as entradas dos dois restantes so livres
(no dedicadas) de forma que possam ser
ligadas ao regulador de chaveamento, ou
a outra parte do circuito.
As entradas de polarizao dos LDOs
esto separadas em duas partes: a primei-
ra para o banco de trs deles ligados no
regulador chaveado, e a segunda para o
banco restante de dois LDOs. As sadas
dos LDOs podem funcionar separada-
mente, ou um paralelo (no caso de cor-
rentes de sada mais elevadas).
Regulador com duas sadas,
usando supercapacitor de
passagem para alimentao
A fgura 1 mostra o LTM8001imple-
mentado em uma aplicao com duas
sadas: 3,3 V/1,0 A e 2,5 V/0,5 A. Nessa con-
fgurao um supercapacitor carregado
e sua tenso puxada para cima de modo a
sustentar as duas sadas, no caso de uma
falha da alimentao de entrada.
A frequncia de chaveamento de
600 kHz e a tenso de sada do regulador
chaveado de 5,0 V, quando o supercapa-
Regulador micromodular
e supercapacitor para fonte de alimentao reserva
Aplicao do regulador LTM8001, da Linear Technologies, na imple-
mentao de uma fonte de alimentao auxiliar com supercapacitor para
situaes de falha de energia
Andy Radosevich
Traduo: Eutquio Lopez
F1. CI LTM8001 fornecendo 3,3 V/1 A e 2,5 V/0,5 A regulados ao carregar
um supercapacitor para uma fonte de alimentao reserva.
E
citor est totalmente carregado. A tenso
de entrada est na faixa de 9 V a 15 V, e
o CI carrega o supercapacitor com uma
corrente tpica de 5,6 A.
O divisor resistivo no pino RUN
programa o circuito para ligar com 9
V ou mais, mas tambm garante que o
regulador de chaveamento permanea
desligado (OFF) quando realimentado pelo
supercapacitor, no caso de ocorrer uma
interrupo na alimentao de entrada.
A fgura 2 ilustra a curva de polarizao
de sada do LDO: Bias-to-Output Dropout
Voltage (V) x Output Current (mA). De
acordo com essa fgura, a polarizao da
tenso mais alta (sada 3,3 V/1 A do LDO)
deve ser 1,5 V maior que 3,3 V, ou seja, igual
a 4,8 V para uma regulao adequada. Isso
signifca que as tenses do LDO permane-
cem reguladas durante o intervalo em que
a tenso do supercapacitor cai 100 mV, isto
, de 4,9 V para 4,8 V.
Lembrando que a resistnciasrie
equivalente (ESR) do supercapacitor
PM-5ROV155-R vale 0,07 , ela diminui
a tenso disponvel nesse componente
de 5,0 V para 4,9 V enquanto ele fornece
1,5 A aos LDOs. Se o supercapacitor
de 1,5 F e a corrente total de sada de
1,5 A, ento, o tempo de reteno (holdup
time) para a sada de 3,3 V calculado
conforme segue:
em paralelo de modo a distribuir o calor e
abaixar as temperaturas de operao.
O tempo de holdup mais longo
quando o supercapacitor prov polarizao
aos LDOs, se comparado com as bias
fornecidas por capacitores convencionais
para a mesma fnalidade. Isso evita efeitos
prejudiciais no carregamento direto de um
capacitor grande com a tenso de entrada.
A fgura 3 revela que o tempo de holdup
da sada 3,3 V excede os 100 ms, quando
o supercapacitor carregado em 5 V e as
sadas LDO so de 3,3 V/1 A e 2,5 V/0,5 A.
Concluso
O CI LTM8001 facilita o projeto de re-
guladores de tenso com mltiplas sadas,
caractersticos de fontes de alimentao
reserva com supercapacitor.
Ele possibilita atingir um tempo de
reteno signifcativo sem a necessidade
de adicionar capacitncias grandes e
indesejveis diretamente na alimentao
de entrada.
Acesse www.linear.com/LTM8001
para consultar os data sheets, demo boards e
outras informaes desta aplicao.
Tanto a polarizao do LDO quanto a
sua alimentao de entrada esto ligadas
aos 5 V do supercapacitor. Embora 5 V
no seja um valor timo com relao
dissipao de potncia, ele maximiza o
tempo de reteno no caso de falha da
alimentao de entrada.
A perda de potncia minimizada
pelo funcionamento do LDO com as
entradas que, justamente, cumprem, e
no excedem, os requisitos de queda de
polarizao do LDO de 3,3 V. No entan-
to, a tenso do supercapacitor deve ser
maior que a especifcada para a queda da
alimentao de entrada para satisfazer os
requisitos de queda da polarizao e de
reteno (holdup).
Para mitigar esse aumento na dissipa-
o de potncia, o LTM8001 coloca LDOs
F2. Curva LDO V
BIAS
-to-output dropout
voltage x output current.
F3. O sistema de alimentao reserva com supercapacitor
sustenta a sada de 3,3 V por bem mais que 100 ms.
Projetos
Equaes no espao
de estados
H vrias maneiras diferentes de des-
crever um sistema de equaes diferen-
ciais lineares. A representao em espao
de estados dada pelas equaes a seguir:
Para introduzir o mtodo de projeto
usando espao de estados, ns usaremos
a bola suspensa magneticamente como
um exemplo. A corrente atravs da bobi-
na induz uma fora magntica que pode
equilibrar a fora da gravidade e fazer
com que a bola (que feita de um material
magntico) seja suspensa no ar. A mode-
lagem desse sistema foi estabelecida em
muitos livros de controle, veja a fgura 1.
As equaes para o sistema so dadas por:
Como projetar um
Sistema de Controle:
Mtodo de projeto usando espao
de estados para sistemas
de controle
P
a
r
t
e
5
Este artigo mostra o mtodo de projeto que usa o espao de estados
para sistemas de controle atravs do LabVIEW e do mdulo LabVIEW
Control Design and Simulation. O link para download do software NI
LabVIEW, do mdulo Control Design and Simulation e dos VIs pode ser
encontrado no final deste tutorial.
Prof Dawn Tilbury
Prof Bill Messner
Guilherme K. Yamamoto
Gustavo G. L. Peixinho
Renan A. M. de Azevedo
Nessas equaes, (clculo-vetor)
um vetor n por 1 representando o esta-
do (normalmente as variveis posio e
velocidade em sistemas mecnicos), u
um escalar representando a entrada
(normalmente uma fora ou torque em
sistemas mecnicos) e y um escalar re-
presentando a sada. As matrizes A (n por
n), B (n por 1) e C (1 por n) determinam
as relaes entre o estado e a varivel
de entrada e sada. Note que existem n
equaes diferenciais de primeira ordem.
A representao no espao de estados
tambm pode ser usada para sistemas
com mltiplas entradas e sadas (MIMO -
multiple inputs and outputs), mas somente
usaremos sistemas de nica entrada e
nica sada (SISO - single-input, single-
output) neste artigo.
Nessas equaes, h a posio vertical
da bola, i a corrente no eletrom, V a
tenso aplicada, M a massa da bola, g
a gravidade, L a indutncia, R a resis-
tncia e K um coefciente que determina
a fora magntica exercida sobre a bola.
Por simplicidade, ns escolheremos
valores M=0,05 kg; K=-0,0001; L=0,01 H;
R = 1 ohm; g=9,81 m/s. O sistema est
em equilbrio (a bola est suspensa no
ar) sempre que h=Ki/Mg (ponto no qual
dh/dt=0).
Faa o download do software NI LabVIEW, do
mdulo Control Design and Simulation e dos
VIs utilizados neste tutorial por meio do link:
http://brasil.ni.com/saber-eletronica
Ns linearizamos as equaes no
ponto h=0,01 m (onde a corrente nominal
cerca de 7 A) e obtemos as equaes no
espao de estados:
Abordagem hbrida
grfica/ MathScript
Para usar esse sistema no LabVIEW,
crie um novo VI e insira um MathScript
Node (da paleta Structures).
Insira as matrizes do sistema, usando
o cdigo a seguir:
Encontrando os
polos do sistema
Uma das primeiras coisas que voc
quer fazer com a equao de estados
encontrar os polos do sistema. Estes so
os valores de s onde det (sI A)=0, ou os
autovalores da matriz A.
Abordagem hbrida
grfica/ MathScript
Para fazer isso usando a abordagem
hbrida de programao grfca/MathS-
cript, adicione o VI CD Pole-Zero Map
ao seu diagrama de blocos (da sesso
Dynamic Characteristics da paleta Control
Design).
Crie uma sada para o modelo de
espao de estados do seu MathScript
Node, e use-a como a entrada do VI CD
Pole-Zero Map.
Crie um indicador para as sadas Pole-
Zero Map e Poles do VI CD Pole-Zero, assim
voc pode visualizar os polos no painel
frontal. Observe a fgura 2.
Neste sistema:
o conjunto de variveis de estado
para o sistema (um vetor 3x1), u a
tenso de entrada (delta V) e y (a sada)
delta h.
Abordagem com
LabVIEW MathScript
Alternativamente, voc pode abrir
a janela MathScript (Tools MathScript
Window). Insira as matrizes do sistema,
usando o cdigo a seguir:
A = [ 0 1 0 980 0 -2.8 0 0 -100];
B = [0 0 100];
C = [1 0 0];
A = [ 0 1 0 980 0 -2.8 0 0 -100];
B = [0 0 100];
C = [1 0 0];
F1. Modelo da bola suspensa
magneticamente.
F2. Encontre os polos
de um sistema.
F3. Condio inicial
no nula.
Projetos
Abordagem com
LabVIEW MathScript
Alternativamente, se voc estiver
usando a janela MathScript, insira o co-
mando a seguir:
Ns observaremos o sistema usando
uma entrada nula, com um incremento
de tempo de 0,01 segundos ao longo de
um tempo de simulao de 2 segundos
(200 pontos de entrada). Atente para a
fgura 3.
Abordagem com
LabVIEW MathScript
Alternativamente, voc pode fazer
isso na janela MathScript adicionando as
seguintes linhas ao cdigo anterior:
Lembre-se de que o polinmio caracte-
rstico para este sistema de malha fechada
o determinante de (sI (A BK)). Uma vez
que as matrizes A e BK so matrizes 3 por
3, haver 3 polos para o sistema. Usando
realimentao full-state, ns podemos
posicionar os polos em qualquer lugar que
quisermos. Podamos usar a funo acker
do MathScript para encontrar a matriz de
controle, K, que nos dar os polos desejados.
Antes de tentar esse mtodo, vamos
decidir onde queremos que os polos de
malha fechada estejam. Suponha que os
critrios para o controlador sejam tempo de
estabelecimento menor que 0,5 segundos e
overshoot menor que 5%. Ns poderamos
ento tentar posicionar os dois polos domi-
nantes em -10 +/- 10i (em zeta = 0,7 ou 45
graus com sigma = 10 > 4,6x2). Poderamos
posicionar o terceiro polo em -50 para co-
mear, e troc-lo depois dependendo do
comportamento de malha fechada.
Abordagem hbrida
grfica/ MathScript
Para encontrar o comportamento em
malha fechada com esses polos, adicio-
ne o cdigo a seguir no seu MathScript
Node (usando o sistema que ns criamos
anteriormente):
Resultado: Voc deve encontrar que
o sistema possui polos em -100; 31,305 e
-31,305. Um dos polos est no plano da
direita, o que signifca que o sistema fca
instvel em malha aberta.
Abordagem hbrida
grfica/ MathScript
Para verifcar o que acontece a este
sistema instvel quando h uma condio
inicial no nula, ns podemos usar o VI
CD Linear Simulation (da sesso Time Res-
ponse da paleta Control Design).
poles = eig(A).
Resultado: A linha verde no grfco da
fgura 4 nos mostra que a distncia entre a
bola e o eletrom vai para o infnito, mas a
bola provavelmente encontra a mesa ou o
cho primeiro (e tambm provavelmente
vai para fora da faixa onde a nossa linea-
rizao vlida).
Projeto de controle usando
posicionamento de polos
Vamos construir um controlador para
este sistema. O esquemtico de um siste-
ma de realimentao full-state o seguinte
(na fgura 5).
t = 0:0.01:2;
u = 0*t;
x0 = [0.005 0 0];
sys = ss(A,B,C,0);
[y,t,x] = lsim(sys,u,t,x0);
plot(t,x)
Adicione o VI CD Linear Simulation
para observar o comportamento em malha
fechada. Figura 6.
Abordagem com
LabVIEW MathScript
Alternativamente, insira o cdigo a
seguir se voc estiver usando a janela
MathScript:
p1 = -10 + 10i;
p2 = -10 - 10i;
p3 = -50;
K = acker(A,B,[p1 p2 p3]);
sys_cl=ss(A-B*K,B,C,0);
p1 = -10 + 10i;
p2 = -10 - 10i;
p3 = -50;
sys_cl=ss(A-B*K,B,C,0);
[y,t,x] = lsim(sys_cl,u,t,x0);
plot(t,y)
F4. Resposta de malha aberta a
condio inicial no nula.
F5. Sistema de realimentao
Full-State.
Resultado: Repare que o overshoot
muito grande (h tambm zeros na funo
de transferncia que podem aumentar o
overshoot; voc no v os zeros na formu-
lao de espao de estados).
Experimente posicionar os polos mais
para a esquerda para ver se a resposta
transitria melhorada (isso tambm
deve tornar a resposta mais rpida). Aten-
te para a fgura 7.
Abordagem hbrida
grfica/ MathScript
Para fazer isso, utilize o cdigo a
seguir no MathScript Node em lugar do
cdigo que usamos anteriormente:
Abordagem com o
LabVIEW MathScript
Alternativamente, voc pode inserir
o seguinte cdigo na janela MathScript:
p1 = -20 + 20i;
p2 = -20 - 20i;
p3 = -100;
sys_cl = ss(A-B*K,B,C,0);
p1 = -20 + 20i;
p2 = -20 - 20i;
p3 = -100;
[y,t,x] = lsim(sys_cl,u,t,x0);
plot(t,y)
F6. Comportamento em malha fechada
com posicionamento de polos.
F7. Posio da bola (m)
versus tempo (s).
F8. Posio da bola (m) versus tempo (s)
Novo posicionamento de polos.
Projetos
Resultado: Desta vez o overshoot
menor. Compare o esforo do controle ne-
cessrio (K) em ambos os casos. Em geral,
quanto mais longe voc move os polos,
maior o esforo de controle necessrio.
Introduzindo a entrada
de referncia
Agora, pegaremos o sistema de con-
trole como defnido acima e aplicaremos
uma entrada de degrau (ns escolhemos
um valor pequeno para o degrau, assim
permanecemos na regio onde a lineari-
zao vlida).
Abordagem hbrida
grfica/ MathScript
Remova as condies iniciais e altere
o sinal de entrada para ter um valor
constante de 0,001, conforme mostra a
fgura 9.
Abordagem com o
LabVIEW MathScript
Alternativamente, voc pode inserir
o cdigo a seguir na janela MathScript:
Resultado: O sistema absolutamente
no acompanha bem o degrau no so-
mente a magnitude no igual a um, mas
negativa em vez de positiva! Observe a
fgura 10.
Lembre-se de que no esquemtico aci-
ma, no comparamos a sada referncia,
em vez disso, ns medimos todos os esta-
dos, multiplicamos pelo vetor de ganhos
t = 0:0.01:2;
u = 0.001*ones(size(t));
[y,t,x] = lsim(sys_cl,u,t);
plot(t,y)
F9. Sistema de controle com
entrada de degrau.
F10. Posio da bola (m) versus tempo (s)
com entrada de referncia.
F11. Sistema com
entrada escalada.
K e ento subtramos esse resultado da
referncia. No h motivo para esperar
que K.x seja igual sada desejada.
Para eliminar este problema, podemos
escalar a entrada de referncia para torn-
-la igual a K*x_steadystate. Este fator de
escala normalmente chamado de Nbar-
ra, ele introduzido como mostrado no
esquemtico da fgura 11.
Ns podemos calcular Nbarra usando
a funo customizada r_scale. Note que
esta funo no nativa do LabVIEW
MathScript. Voc ter de fazer o download
do arquivo m para us-la.
A seguir, abra a janela MathScript
(Tools MathScript Window). Selecione
File Load Script, e selecione o arquivo
r_scale.m.
Finalmente, selecione File Save and
Compile Script. Voc agora pode usar essa
funo customizada como um comando
no MathScript.
Uma vez que queremos encontrar a
resposta para o sistema sob realimenta-
o de estados com esta introduo da
referncia, ns simplesmente notamos o
fato de que a entrada multiplicada por
este fator, Nbarra.
Abordagem hbrida
grfica/ MathScript
Usando o VI da fgura 9, adicione a
linha de cdigo a seguir:
F12. Diagrama de blocos para sistema com
entrada de referncia escalada.
F13. Resposta do sistema
com Nbarra.
F14. Sistema com
observador.
Projetos
Crie uma sada do MathScript Node
para Nbar, e multiplique o sinal de entra-
da por este fator de escala. Veja a fgura 12.
Abordagem com
LabVIEW MathScript
Alternativamente, voc pode ter o
mesmo resultado usando a janela MathS-
cript. Adicione o cdigo a seguir ao que
voc inseriu anteriormente:
Projeto de observador
Quando ns no conseguimos medir
todos os estados x (como normalmente
o caso), podemos construir um observa-
dor para estim-los enquanto medimos
somente a sada y = Cx. Para o exemplo
da bola magntica, ns adicionaremos ao
sistema novos trs estados estimados. O
esquemtico consta na fgura 14.
O observador basicamente uma c-
pia da planta, ele possui a mesma entrada
e quase a mesma equao diferencial. Um
termo extra compara a sada real medida
y sada estimada , isso far com que os
estados estimados x se aproximem aos
valores dos estados reais x.
A dinmica do erro do observador
dada pelos polos de (A L.C).
Primeiro, ns precisamos escolher
um ganho do observador L. Uma vez que
queremos que a dinmica do observador
seja muito mais rpida que o sistema em
si, ns precisamos posicionar os polos no
mnimo cinco vezes mais para a esquerda
do que os polos dominantes do sistema.
Colocaremos os polos do observador
em -100.
Abordagem com LabVIEW
MathScript ou hbrida
grfica/ MathScript
Adicione as linhas a seguir ao seu
cdigo do MathScript:
Nbar=r_scale(sys_cl,K);
Nbar=r_scale(sys_cl,K)
[y,t,x] = lsim(sys_cl,Nbar*u,t);
plot(t,y)
Resultado: Um degrau agora pode
ser seguido razoavelmente bem. Observe
a fgura 13.
op1 = -100;
op2 = -100;
op3 = -100;
Por conta da dualidade entre controla-
bilidade e observabilidade, ns podemos
empregar a mesma tcnica usada para
encontrar a matriz de controle, mas subs-
tituindo a matriz B pela matriz C e tirando
as transpostas de cada matriz.
F15. Diagrama de blocos para
sistema com observador.
As equaes no diagrama de blocos
acima so dadas para ^x. convencional
escrever as equaes combinadas para o
sistema mais observador usando o estado
original x mais o estado de erro: e=x - ^x.
Ns utilizamos como realimentao de
estados u= - K ^x.
Com um pouco de trabalho algbrico
(consulte um livro-texto para mais deta-
lhes), podemos chegar s equaes de esta-
do e erro combinados com a realimentao
Full-State e um observador.
L = acker(A,C,[op1 op2 op3]);
At = [A - B*K B*K
zeros(size(A)) A - L*C];
Bt = [B*Nbar
zeros(size(B))];
Ct = [C zeros(size(C))];
F16. Simulao linear
com observador.
F17. Diagrama de blocos para grfco de trajetria
de estados (State Trajectory Graph).
Projetos
Ns assumimos, tipicamente, que o ob-
servador comea com condio inicial nula,
^x=0. Isso nos d que a condio inicial para
o erro igual condio inicial do estado.
Abordagem hbrida
grfica/ MathScript
Para ver com o que a resposta se parece
a uma condio inicial no nula sem entra-
da de referncia, insira a linha a seguir no
MathScript Node:
Alm disso, crie uma constante para
o terminal Initial Conditions. Estabelea
o valor dessa constante para [0.005 0 0].
Abordagem com
LabVIEW MathScript
Alternativamente, voc pode adicionar
as seguintes linhas janela MathScript:
sys=ss(At,Bt,Ct,0);
Resultado: Lembre-se de que lsim nos
d x e e; para obtermos ^x ns precisamos
calcular x-e. Veja na fgura 16.
Abordagem hbrida
grfica/ MathScript
Ns podemos traar respostas para todos
os estados visualizando o grfco de trajetria
de estados (State Trajectory Graph). Crie um
indicador para a sada State Trajectory Graph
do VI CD Linear Simulation. Figura 17.
Abordagem com o
LabVIEW MathScript
Alternativamente, voc pode usar o
comando plot na janela MathScript para
obter o grfco de t versus x:
sys=ss(At,Bt,Ct,0);
[y,t,x] = lsim(sys,zeros(size(t)),t,[x0 x0]);
plot(t,y)
Resultado: Voc deve visualizar um
grfco que se parece com o que est sendo
mostrado na fgura 18.
plot(t,x)
axis([0,.3,-2,5])
Abordagem hbrida
grfica/ MathScript
No painel frontal do seu VI, d um duplo
clique nos limites do eixo y no painel frontal
para digitar novos valores. Altere o limite
superior para 0,2 e o limite inferior para -0,2.
Abordagem com
LabVIEW MathScript
Insira o comando a seguir na janela
MathScript:
Resultado: Voc deve ver um grfco
semelhante ao da fgura 19. Neste grfco, a
linha azul representa a resposta da posio
da bola, h.
A linha verde representa a resposta
da velocidade da bola h e a linha roxa
representa o estado estimado h. A linha
vermelha representa a resposta da corrente
i e a linha azul claro (no eixo x) representa
o estado estimado i.
Ns podemos ver que o observador es-
tima os estados rapidamente e acompanha
os estados razoavelmente bem no regime
estacionrio.
axis([0,.3,-.2,.2])
F18. Todos os estados
e estimativas.
F19. Todos estados e estimativas,
com zoom.
E

Saber Eletronica 472

Enviado por

Dados do documento

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

Saber Eletronica 472

Enviado por

Direitos autorais:

Formatos disponíveis

2013 I Agosto I SABER ELETRNICA 472 I 3

Você também pode gostar