Escolar Documentos
Profissional Documentos
Cultura Documentos
ELETRNICA DIGITAL
So Leopoldo
2009
SUMRIO
2 SISTEMAS DE NUMERAO
correspondente multiplicado pela base (no exemplo 10) elevada por um ndice
conforme o posicionamento do algarismo no nmero.
0000
10
1010
0001
11
1011
0010
12
1100
0011
13
1101
0100
14
1110
0101
15
1111
0110
16
10000
0111
17
10001
1000
18
10010
1001
19
10011
23 22 21 20
16 8
23
22
21
20
8+
0+
2+
0=
10
10
11
11
10
12
11
13
12
14
13
15
14
16
15
17
16
20
10
17
21
12
Vamos usar um nmero octal qualquer, por exemplo, 278. A regra consiste em
transformar cada algarismo diretamente no correspondente em binrio,
respeitando-se o nmero padro de bits do sistema, sendo para o octal igual
a trs (23 = 8, base do sistema octal). Assim sendo, temos:
13
11
22
16
12
23
17
13
24
18
14
25
19
15
26
1A
16
10
27
1B
17
11
28
1C
18
12
29
1D
19
13
30
1E
20
14
31
1F
10
21
15
32
20
14
160
3 x 161 F x 160
3F16 = 6310
Da mesma forma que nos casos anteriores, esta converso se faz atravs de
divises sucessivas pela base do sistema a ser convertido. Para exemplificar vamos
transformar o nmero 100010 em hexadecimal:
100010 = 3E816
15
100110002 = 9816
3 ARITMTICA BINRIA
Este ltimo caso ocorre quando os dois bits em uma dada posio so iguais
a 1 e existe um vai- um da posio anterior. Aqui temos exemplos da adio de dois
nmeros binrios:
0 1 1 (3)
1 0 0 1 ( 9)
+ 1 1 0 (6)
+ 1 1 1 1 (15)
1 0 0 1 (9)
1 1 0 0 0 (24)
17
Nmero
Complemento de 1
Soma-se 1
Complemento de 2
10110110
01001001
+1
01001010
18
Subtrao Normal
Subtrao em complemento de 2
Minuendo
1100
Minuendo
Subtraendo - 1001
Complemento de 2
Diferena
Soma
0011
1100
+ 0111
0011
4 FUNES LGICAS
O estado 0 (zero) e
O estado 1 (um).
20
uma varivel que pode assumir apenas dois valores e pode ser proveniente
de uma chave, sensores etc. So injetadas no circuito para serem processadas. So
representadas por letras maisculas.
Tambm pode assumir apenas dois valores lgicos. resultado das variveis
de entrada processadas pelo circuito lgico. So representadas por letras
minsculas.
Um circuito lgico deve processar os valores lgicos fornecidos por suas
entradas e acionar a sada, dependendo das combinaes das variveis de entrada.
Estas combinaes so demonstradas em uma tabela chamada tabela verdade.
Cada linha desta tabela corresponde a uma das possveis combinaes das
variveis de entrada. Para determinar o nmero de combinaes possveis, com
determinado nmero de variveis de entrada, utilizamos a seguinte equao:
C = 2n
Onde:
C = nmero de combinaes
n = nmero de variveis de entradas
Exemplo: em um circuito com trs variveis de entrada, ser possvel 23,
combinaes.
C = 23 = 8
21
A B C y
0
22
23
23 = 8.
4.3 FUNO OU OU OR
24
4.3.2 Porta OU ou OR
25
26
Pela tabela da verdade, podemos notar que esta funo o inverso da funo
E.
27
28
A porta NOU o bloco lgico que executa a funo NOU. Sua representao
simblica vista na figura.
A funo que ele executa, como o prprio nome diz, consiste em fornecer 1
sada quando as variveis de entrada forem diferentes entre si.
29
A funo que ele executa, como seu prprio nome diz, a de fornecer 1
sada quando houver uma coincidncia nos valores das variveis de entrada.
Vamos, agora, montar sua tabela da verdade:
30
31
5 LGEBRA DE BOOLE
5.1 POSTULADOS
A+0=A
A+A=A
A+1=1
A+=1
A.0=0
A.A=A
A.1=A
A.=0
33
1 A + (A . B) = A
1A + A . B = A . (1 + B) = A . 1 = A
A B S
0
2 A . (A + B) = A
A . A + A .B = A + A . B = A
A B S
0
3 A . ( + B) = A . B
A.+A.B=0+A.B=A.B
A B S
0
4 A + ( . B) = A + B
(A + ) . (A + B) = 1 . (A + B) = A + B
A B S
0
34
5 (A + B) . (A + C) = A + B . C
A.A + A.C + A.B + B.C = A + A.C + A.B + B.C = A (1 + B + C) + B.C =
A.1 + B.C = A + B.C
A B C S
0
1 (A . B) = +
A B S
A B S
2 (A + B) = .
A B S
A B S
35
S= ABC + A + A
Evidenciando o termo A:
S= A(BC + + )
Aplicando a propriedade associativa:
S= A [BC + ( + )]
Aplicando o teorema de De Morgan, temos:
S = A [BC + (BC)]
Chamando BC de Y, logo (BC) = Y, temos ento:
S = A (Y + Y)
Como Y + Y = 1, logo: S = A . 1 = A
36
ADIO
MULTIPLICAO
0+0=0
0.0=0
A=0=1
0+1=1
0.1=0
A=1=0
1+0=1
1.0=0
1+1=1
1.1=1
IDENTIDADES
COMPLEMENTAO
A=
ADIO
MULTIPLICAO
A+0=A
A.0=0
A+1=1
A.1=A
A+A=A
A.A=A
A+=1
A.=0
PROPRIEDADES
COMUTATIVA:
ASSOCIATIVA:
DISTRIBUTIVA:
ADIO: A + B = B + A
MULTIPLICAO: A . B = B . A
ADIO: A + (B + C) = (A + B) + C = A + B + C
MULTIPLICAO: A . (B . C) = (A .B) . C = A . B .C
A . (B + C) = A . B + A . C
TEOREMA de DE MORGAN
1 TEOREMA
(A . B) = ( + )
2 TEOREMA
(A + B) = .
IDENTIDADES AUXILIARES
A+A.B=A
A+.B=A+B
(A + B) . (A + C) = A + B . C
1 uma varivel
2 duas variveis
B
3 trs variveis
4 quatro variveis
B
A
B
A
A
C
38
Y1 = A
+
Y2 = B
Y1 = A .B
+
Y2 = A .B
A +B
A . B +A . B = A +B
39
S =B
+
S = A +B
S =A
A B C S
0
POR MINITERMOS:
B
A
S = A+C
POR MAXITERMOS: = .
- Utilizando o teorema de De Morgan temos: = A+C
S = A+C
S=A+C
40
a)
b)
(a)
(b)
(c)
(d)
c)
d)
CASO A B
0
Caso 0 Caso 1
00
01
Caso2
Caso3
10
11
41
a)
Quadra
B
Quadra: S=1
b)
Pares
B
c)
Termos isolados
Termo AB
Termo AB
42
B
A
A
C
a)
b)
A
C
c)
d)
A
C
e)
f)
43
CASO A B C
0
a)
Oitava
B
B
A
1
Oitava: S = 1
1
C
1
C
Caso 0
Caso 1
Caso 3
Caso 2
000
001
011
010
Caso 4
Caso 5
Caso 7
Caso 6
100
101
111
110
1
C
44
b) Quadras
B
C
Quadra A.
C
Quadra B.
B
A
C
Quadra C.
c) Pares
B
B
A
C
C
C
Par AC (est localizado na interseco das regies A e C)
d) Termos isolados
B
B
A
C
Termo A B C
Termo A B C
Termo A B C
45
B
A
B
A
B
A
B
A
B
D
a)
b)
B
A
B
A
B
A
B
A
B
D
c)
B
D
d)
46
B
A
B
A
B
A
B
A
B
D
e)
f)
B
A
B
A
B
A
B
A
B
D
g)
a) regio onde A = 1.
b) regio onde = 1 (A = 0).
c) regio onde B = 1.
d) regio onde = 1 (B = 0).
e) regio onde C = 1.
f) regio onde = 1 (C = 0).
g) regio onde D = 1.
h) regio onde = 1 (D = 0).
B
D
h)
47
CASO
Caso 0
Caso 1
Caso 3
Caso 2
0000
0001
0011
0010
Caso 4
Caso 5
Caso 7
Caso 6
0
0100
0101
0111
0110
Caso 12
Caso 13
Caso 15
Caso 14
1100
1101
1111
1110
Caso 8
Caso 9
Caso 11
Caso 10
1000
1001
1011
1010
B
7
10
11
12
13
14
15
48
a) Pares
C
C
1
Par A B D
B
A
1
B
D
Par B C D
b) Quadras
C
1
C
1
B Quadra B D
A
1
A
B
1
D
1
D
Quadra B D
B
1
D
D
Quadra B D
49
c) Oitavas
B
A
Oitava D
B
A
A
1
D
Oitava B
B
D
Exemplo:
A B C S
0
B
A
Quadra A B
Quadra C
VIN
VOUT
TpHL
TpLH
51
aquele causado pela troca do estado lgico 0 para o estado lgico 1 e viceversa.
Ttlh
Tthl
Fan out: indica o nmero mximo de entradas de outras portas que podem
ser ligadas na sada de uma porta lgica.
52
um termo designado para indicar o mximo rudo (em mV) que uma porta
lgica suporta em sua entrada sem degenerar o sinal.
Este grupo de famlias lgicas caiu em desuso por ter sido superada pelo
segundo grupo.
Cada
famlia
lgica
possui
caractersticas
peculiares,
por isto
sua
classificao importante.
A tecnologia de concepo e produo dos CIs est em constante evoluo,
o que faz com que uma famlia seja substituda por outra aps alguns anos em
evidncia.
55
em relao CMOS.
56
Desvantagens:
menor
nmero
de
portas
de
sada,
custo
elevado,
sincronismo: as sadas podem ser conectadas juntas desde que s uma delas esteja
habilitada a cada instante.
Os
circuitos
CMOS
so
construdos
por
transistores
MOS-FET
57
10 CDIGOS NUMRICOS
BCD
DECIMAL
BCD
DECIMAL
0000
0101
0001
0110
0010
0111
0011
1000
0100
1001
1000 0111
59
3 bits
MSB
b7
b6
b5
4 bits
b4
b3
b2
b1
LSB
60
CDIGO
ASC II
b7 0
0 1
b6 0
1 0
b5 0
1 0
DLE
SP 0 @ P
b4 b3 b2 b1
0
NUL
SOH DC1
1 A
STX
DC2
2 B
ETX
DC3
3 C
EOT
DC4
4 D
ENQ NAR %
5 E
ACK
SYN &
6 F
BEL
ETB
7 G
W g
BS
CAN (
8 H
HT
EM
9 I
LF
SUB *
VT
ESC +
FF
FS
< L
CR
GS
= M
m }
SO
RS
> N
SI
US
? O
DEL
61
Parte do cdigo binrio acrescido na primeira linha da tabela com o valor trs.
convertido, normalmente, para o decimal.
A B C D DECIMAL
0
0 1 1 1
0100
62
DECIMAL
CDIGO GRAY
A
DECIMAL
CDIGO GRAY
A
10
11
12
13
14
15
11 CODIFICADORES E DECODIFICADORES
64
Atravs da tabela, conclumos que a sada A valer 1 quando Ch8 ou Ch9 for
acionada. A sada B quando Ch4, Ch5, Ch6 ou Ch7 for acionada. A sada C quando
65
Ch2, Ch3, Ch6 ou Ch7 for acionada. A sada D quando Ch1, Ch3, Ch5, Ch7 ou Ch9
for acionada.
Usaremos para a construo do circuito, uma porta NE em cada sada, pois
esta fornece nvel 1 quando qualquer uma de suas entradas assumir nvel 0,
situao compatvel com a conveno adotada para o conjunto de chaves. A ligao
das entradas de cada porta ser feita, conforme a anlise efetuada, s chaves
responsveis pelos nveis 1 de cada sada.
Pela figura, notamos que a chave Ch0 no est ligada a nenhuma das
entradas das portas, sendo irrelevante o seu acionamento, pois a sada tambm
ser igual a 0 (A = B = C = D = 0) quando nenhuma das chaves for acionada.
66
O cdigo BCD 8421 no possui nmeros maiores que 9, logo, tanto faz o
valor assumido nas possibilidades excedentes, visto que, quando passarmos do
cdigo BCD 8421 para o cdigo decimal estas no iro ocorrer.
67
68
69
70
a) A + C + B D
b) + C D
c) B + + D
d) A + + C + C + B D
e) + C
f) A + + B + B
g) A + B C + C
71
12 CIRCUITOS ARITMTICOS
para
construir
ULA
(Unidade
Lgica
Aritmtica)
dos
Aps essa breve introduo, vamos montar uma tabela da verdade da soma
de 2 nmeros binrios de 1 algarismo:
73
S=AB
Ts = AB
74
75
76
Para efetuar a soma dos bits A0 e B0 dos nmeros (1 coluna), vamos utilizar
um Meio Somador, pois no existe transporte de entrada, mas para as outras
colunas utilizaremos Somadores Completos, pois necessitaremos considerar os
transportes provenientes das colunas anteriores. O sistema montado visto na
figura.
77
78
79
80
81
13.1 FLIP-FLOPS
83
Notamos que estes elos de realimentao fazem com que as sadas sejam
injetadas juntamente com as variveis de entrada, ficando claro, ento, que os
estados que as sadas iro assumir dependero de ambas.
Para analisarmos o comportamento do circuito, vamos construir a tabela da
verdade, levando em considerao as 2 variveis de entrada (S e R) e a sada Q
anterior (Qa) aplicao das entradas:
84
A entrada S denominada Set, pois quando acionada (nvel 1), passa a sada
para 1 (estabelece ou fixa 1), e a entrada R denominada Reset, pois quando
acionada (nvel 1), passa a sada para 0 (recompe ou zera o flip-flop). Estes termos
so muito usuais na rea de eletrnica digital, sendo provenientes do idioma ingls.
Este circuito ir mudar de estado apenas no instante em que mudam as
variveis de entrada. Veremos em seguida, como o circuito de um flip-flop RS que
tem sua mudana de estado controlada pela entrada de clock.
Para que o flip-flop RS bsico seja controlado por uma seqncia de pulsos
de clock, basta trocarmos os 2 inversores por portas NE, e as outras entradas
destas portas, injetarmos o clock. O circuito, com estas modificaes visto na
figura.
85
86
13.1.3 Flip-Flop JK
87
88
89
a)
b)
O crculo na entrada de clock, indica que o clock ativo quando passa de 1 para 0.
90
Este flip-flop obtido de um JK Mestre-escravo com as entradas J e K curtocircuitadas (uma ligada outra), logo quando J assumir valor 1, K tambm assumir
valor 1, e quando J assumir valor 0, K tambm assumir valor 0. Obviamente, no
caso desta ligao, no iro ocorrer nunca entradas como: J = 0 e K = 1; J = 1 e K
=0. A figura mostra a ligao e o bloco representativo do flip-flop tipo T obtido.
91
92
93
Como exemplo, vamos aplicar a informao srie I = 1010 (I3 I2 I1 I0) entrada
srie do registrador e analisar as sadas Q0, Q1, Q2 e Q3, aps os pulsos de clock.
Deve-se ressaltar que estes flip-flops atuam como mestre-escravo e tm sua
comutao no instante da descida do pulso de clock. Assim sendo, temos:
94
95
13.3 CONTADORES
96
97
98
Este contador poder ser utilizado como divisor de freqncia por 10 para
uma onda quadrada aplicada entrada clock, pois possui 10 estados de sada.
99
que
haja
mudanas
de
estado,
devemos
ento
estudar
comportamento das entradas J e K dos vrios flip-flops, para que tenhamos nas
sadas, as seqncias desejadas.
Para estudarmos os contadores sncronos devemos sempre escrever a tabela
da verdade, estudando quais devem ser as entradas J e K dos vrios flip-flops, para
que estes assumam o estado seguinte. Para isso, vamos utilizar a tabela da verdade
do flip-flop JK.
100
101
Podemos construir um contador que gere uma seqncia qualquer. Para isso,
basta estabelecermos a seqncia e seguirmos o mtodo j conhecido, ou seja, o
da determinao das entradas J e K. os estados que no fizerem parte da seqncia
devero ser considerados como condies irrelevantes, ou ser encadeados
objetivando atingir o estado inicial.
Para exemplificarmos, vamos construir um contador que gere a seguinte
seqncia: 0 1 2 3 10 13 0.
O loop que o contador deve efetuar para acompanhar a seqncia visto no
diagrama de estados visto na figura.
102
14.1 MULTIPLEX
104
que
possamos
conectar
aleatoriamente
entradas
sada,
Variveis de Seleo:
Situao na Sada:
105
106
107
108
14.2 DEMULTIPLEX
Entende-se por demultiplex como sendo o bloco que efetua a funo inversa
ao multiplex, ou seja, a de enviar informaes contidas em um canal a vrios canais
de sada. A figura mostra um bloco demultiplex genrico.
109
110
111
112
LINHA DE TRANSMISSO
LINHA DE TRANSMISSO
113
114
REFERNCIAS