INSTITUTO FEDERAL DE EDUCAO,

CINCIA E TECNOLOGIA DO AMAZONAS

CAMPUS MANAUS DISTRITO INDUSTRIAL

ARTOMILSON ROCHA DA SILVA

PROPOSTA DE TREINAMENTO DE FPGA

PARA ENSINO TCNICO DE NVEL MDIO

MANAUS/AM
2012

ARTOMILSON ROCHA DA SILVA

PROPOSTA DE TREINAMENTO DE FPGA

PARA ENSINO TCNICO DE NVEL MDIO

Trabalho de Concluso de Curso apresentada banca

examinadora do Instituto Federal de Educao, Cincia
e Tecnologia do Amazonas IFAM, como requisito
parcial para a obteno da graduao de Tecnlogo em
Sistemas Eletrnicos.

Orientador: Prof. MSc.Vanderson de Lima Reis

MANAUS/AM
2012

Ficha Catalogrfica
CMDI- IFAM
S586p

Silva, Artomilson Rocha da

Proposta de Treinamento de FPGA para ensino Tcnico de
Nvel Mdio/ Artomilson Rocha da Silva. -Manaus, AM: CMDI/
IFAM, 2012.
57 p. : il. Color. ; 30 cm.
Monografia (Graduao em Tecnologia em Sistemas
Eletrnicos). Campus Manaus Distrito Industrial, IFAM, 2012.
Orientador: Prof. MSc. Vanderson de Lima Reis
1. Eletrnica Digital. 2. PLD - FPGA. 3. Treinamento Aprendizagem. 4. Quartus II - ModelSim. I. Ttulo.
CDD
CDU

ii
ARTOMILSON ROCHA DA SILVA

PROPOSTA DE TREINAMENTO DE FPGA

PARA ENSINO TCNICO DE NVEL MDIO

Defesa em
Manaus, _____ de ______________ de 2012.

BANCA EXAMINADORA

_____________________________________________
Presidente: Orientador: Prof. MSc. Vanderson de Lima Reis (CMDI/IFAM)
_____________________________________________
1 Examinador: Prof MSc. Lvia Souza Camura Lima (CMDI/IFAM)
_____________________________________________
2 Examinador: Prof. MSc. Ricardo Brando Sampaio (CMDI/IFAM)

MANAUS/AM
2012

iii

Dedico este trabalho para minha Famlia que

sempre

me

caminhada.

apoio

durante

toda

esta

iv
AGRADECIMENTOS

Para elaborao e apresentao deste trabalho vrias pessoas me ajudaram e me

apoiaram de forma incondicional, e agradecer o mnimo que eu posso fazer para demonstrar
minha gratido. Ento, agradeo primeiramente a Deus, por estar sempre comigo me dando a
fora necessria para seguir sempre pelo caminho correto e honesto da vida.
A minha famlia, pelo incentivo e dedicao permanente;
Em especial ao professor e amigo MSc. Vanderson de Lima Reis pela dedicao, alto
senso profissional e preciso com que seus conselhos e orientao me conduziram;
A minha namorada Janaina Damasceno, que muito me incentivou e me deu foras
em todos os momentos;
Aos admirveis professores do Curso Superior em Tecnologia em Sistemas
Eletrnicos, o meu respeito e gratido;
Aos colegas de curso que no pouparam esforos para juntos, nos dedicarmos nesta
proveitosa caminhada;
Aqui agradeo as pessoas externas, principalmente ao coordenador do laboratrio o
Sr. Jos Maria e Edmar Castro pelo suporte e por me apoiarem na realizao deste trabalho e
a todos queles que, apesar de no citados, contriburam de alguma forma para a consolidao
deste trabalho.

AGRADEO

v
RESUMO
Neste trabalho descreve-se uma proposta de treinamento da tecnologia FPGA que um tipo
de Dispositivo Lgico Programvel (PLD), com objetivo de apresentar aos alunos de ensino
tcnico de nvel mdio as caractersticas da tecnologia de hardware reconfigurvel e ensinar
como descrever o seu hardware utilizando o modo esquemtico. Para alcanar os objetivos
foi desenvolvido um treinamento para que os alunos pudessem aumentar o grau de
conhecimento nessa tecnologia. Como recurso didtico elaborou-se uma apostila chamada de
Projetos em FPGA no modo esquemtico, com uma linguagem prtica e tcnica na qual os
alunos pudessem acompanhar e compreender. A apostila composta de partes tericas onde
faz-se um resumo da tecnologia, e em partes prticas com experimentos utilizando-se o Kit
Educacional DE2-115. Este Kit composto por um componente FPGA da fabricante Altera.
Para a definio do sistema, edio, sntese (compilao), simulao, programao e
validao da prototipagem utilizou-se os softwares de desenvolvimento Quartus II da Altera e
ModelSim da Menthor Graphics. O treinamento ocorreu no laboratrio de Indstria IV do
CMDI/IFAM com carga horria de doze horas, dividas em trs dias, no qual participaram seis
alunos. Os tpicos principais foram apresentados atravs do recurso didtico slides, e em
paralelo os alunos acompanhavam com a apostila. Para diagnosticar os conhecimentos dos
alunos em FPGAs foram aplicados duas vezes o mesmo questionrio, sendo um antes e o
outro aps o treinamento para avaliar o grau de aprendizagem dos alunos. Com os resultados
das notas obtidas nas avaliaes obteve-se um aumento percentual na mdia de 45,16 % em
relao s notas anteriores. Com este resultado foi verificado a eficcia do treinamento e dos
recursos didticos utilizados, e pde-se confirmar que os alunos conseguiram aprender sobre
esta tecnologia.
Palavras-chave: FPGA. PLD. Treinamento. Quartus II. ModelSim. Kit DE2-115.

vi
LISTA DE FIGURAS
Figura 1 - Arquitetura dos PLDs - Fonte: (MAXFIELD, 2004, p.29). ................................... 4
Figura 2 - Tecnologia a Fusvel no programada .................................................................... 5
Figura 3 - Tecnologia a Fusvel programada- Fonte: (MAXFIELD, 2004, p.27).................... 5
Figura 4 - Tecnologia a Antifusvel programada Fonte: (MAXFIELD, 2004, p.13)............ 6
Figura 5 - Arquitetura da PROM programada Fonte: (MAXFIELD, 2004, p.48)................... 8
Figura 6 - Arquitetura de uma PLA programada Fonte: (MAXFIELD, 2004. p.34)............... 9
Figura 7 - Arquitetura de uma PAL Programada Fonte: (MAXFIELD, 2004. p.36)............ 10
Figura 8 - Arquitetura GAL- Fonte: (FLOYD, 2007, p.39)..................................................... 11
Figura 9 - Interface entre computador e ProgramadorFonte: (MAXFIELD, 2004, p.40)...... 12
Figura 10 - Arquitetura Genrica do CPLD- Fonte: (MAXFIELD, 2004, p.39)..................... 13
Figura 11 - Estrutura interna de FPGA- Fonte: (FLOYD, 2007, p.647).................................. 14
Figura 12 - Estrutura interna do CLB Fonte: (MAXFIELD, 2004, p.51)............................. 15
Figura 13 - FPGA baseada em SRAM Fonte: (MAXFIELD, 2004, p.373)............................. 16
Figura 14 - Ano em que as tecnologias PLDs surgiram (MAXFIELD, 2204, p.25)............... 17
Figura 15 - Capacidade de portas lgicas do FPGA - Fonte: (BROWN, 1996, p.44)............. 17
Figura 16 - Fluxo de Projetos................................................................................................... 18
Figura 17 - Porta AND editada em VHDL-Fonte: (FLOYD, 2007, p.245)............................. 21
Figura 18 - Porta AND no modo Esquemtico Fonte: (Tela Quartus II).................................
22
Figura 19 - Tela do ambiente principal do Quartus II.............................................................. 24
Figura 20 - Tela principal do ambiente do ModelSim Fonte: Tela principal ModelSim......... 25
Figura 21 - A simulao Funcional de um flip-flop no ModelSim.......................................... 26
Figura 22 - Componente Cyclone IV EP4CE115F29C7N- Fonte: Placa DE2-115................. 27
Figura 23 - Descrio do Cyclone IV EP4CE115F29C7N Fonte: (ALTERA, 2010).......... 27
Figura 24 - Kit DE2-115 de Desenvolvimento da Terasic - Fonte (TERASIC, 2010)............ 28
Figura 25 - Leiaute do Kit de Programao DE2-115 - Fonte (TERASIC, 2010)................... 31
Figura 26 - Aluno respondendo o Questionrio Fonte: Treinamento sobre FPGA............... 36
Figura 27 - Slides sendo apresentados- Fonte: Treinamento obre FPGA................................ 36
Figura 28 - Aluno fazendo experimento com FPGA no Kit DE2-115..................................... 37
Figura 29 - Grfico de coluna - Evoluo das notas nas avaliaes........................................ 41

vii
Figura 30 - Melhoria do nvel de conhecimento dos alunos em FPGA................................... 43
LISTA DE TABELAS
Tabela 1 Notas dos alunos na avaliao antes do treinamento.............................................. 38
Tabela 2 Notas dos alunos na avaliao ps o treinamento.................................................. 39
Tabela 3 Processamento das Notas Antes e Ps o Treinamento........................................... 39
Tabela 4 Resultado final da evoluo de conhecimento dos alunos em FPGA.................... 42

viii
LISTA DE ABREVIATURAS E SIGLAS
ABNT Associao Brasileira de Normas Tcnicas
AHDL Altera Hardware Description Language
AMD American Micro Devices
API Application Programming Interface
ASIC Application Specific Integrated Circuits
BGA Ball Grid Array
BDF Block Design Files
CAD Computer Aided Design
CI Circuito Integrado
CD Compact Disc
CLB Configuration Logical Block
CMDI Campus Manaus Distrito Industrial
CMOS Complementary Metal Oxide Semiconductor
CPLD Complex Programmable Logic Device
DDR Double Data Rating
DSP Digital Signal Processing
EECMOS Electrically Erasable CMOS
EEPROM Electrically Erasable PROM
EPLD Erasable Programmable Logic Device
EPROM Erasable Programmable Read Only Memory
FPGA Field Programmable Gate Array
FBGA Fine Ball Grid Array
GAL Generic Array Logic
HCPLD High Capacity Programmable Logic Device
HDL Hardware Description Language
IEEE Institute of Electrical and Electronics Engineers
IFAM Instituto Federal de Educao, Cincia e Tecnologia do Amazonas
IR Infra Red
IOB Input/Output Block
ISP In System Programming
JTAG Joint Test Action Group

ix
LAB Logic Array Block
LE Logic Element
LED Light Emitting Diode
LUT Look-Up Tables
MOS Metal Oxido Semiconductor
OTP One-Time Programmable
PAL Programmable Array Logic
PCI Placa de Circuito Impresso
PIA Programmable Interconnect Array
PIM Polo Industrial de Manaus
PIM Programmable Interconnect Array
PLA Programmable Logic Array
PLD Programmable Logic Device
PROM Programmable Read Only Memory
RAM Random Access Memory
RTL Register Transfer Level
TTL Register Transfer Level
SD Secure Digital
SDRAM Synchronous Dynamic Random Access Memory
SMA SubMiniature version A
SOF Sram Object File
SOPC System-On-a Programm Chip
SoC System on Chip
SPLD Simple Programmable Logic Device
SRAM Static Random Access Memory
USB Univesal Serial Bus
UV Ultra Violeta
VGA Video Graphics Array
VHDL VHSIC Hardware Description Language
VHSIC Very High Speed Integrated Circuit

x
SUMRIO
1 INTRODUO................................................................................................................... 1
1.1 PROBLEMTICA...................................................................................................... 1
1.2 OBJETIVOS................................................................................................................ 2
1.3 JUSTIFICATIVAS...................................................................................................... 2
1.4 HIPTESE................................................................................................................... 3
2 FUNDAMENTAO TERICA...................................................................................... 4
2.1 EVOLUO TECNOLOGICA DOS PLDs............................................................. 4
2.2 A TECNOLOGIA DO FPGA..................................................................................... 13
2.3 FLUXO DE PROJETO............................................................................................... 18
2.4 DESCRIO DO HARDWARE PARA O FPGA.................................................. 20
2.4.1 LINGUAGEM DE DESCRIO DE HARDWARE....................................... 20
2.4.2 MODO DIAGRAMA ESQUEMTICO........................................................... 22
3 SOFTWARES E HARDWARES UTILIZADOS............................................................. 23
3.1 FERRAMENTAS DE DESENVOLVIMENTO....................................................... 23
3.1.1 SOFTWARE QUARTUS II................................................................................ 23
3.1.2 SIMULADOR MODELSIM............................................................................... 25
3.2 DISPOSITVIVO FPGA EP4CE115F29C7N............................................................ 26
3.3 KIT DE DESENVOLVIMENTO DE2-115............................................................... 28
4 METODOLOGIA DE ENSINO APLICADA.................................................................. 32
4.1 ELABORAO DA APOSTILA SOBRE FPGA.................................................... 33
4.2 O TREINAMENTO SOBRE A TECNOLOGIA FPGA.......................................... 34
5 ANLISE DOS DADOS..................................................................................................... 38
6 DISCUSSO DOS RESULTADOS................................................................................... 42
7 CONCLUSES................................................................................................................... 44
REFERNCIAS..................................................................................................................... 46
APNDICE A QUESTIONRIO DE AVALIAO..................................................... 47
APNDICE B PLANO DE ENSINO................................................................................. 55
APNDICE C APOSTILA DE TREINAMENTO........................................................... 57