Aula 13

A Lgica Acoplada pelo Emissor - ECL

A lgica acoplada pelo emissor (emitter coupled logic ECL) a famlia de circuitos lgicos mais rpida. A alta velocidade o obtida pela operao de todos os transistores fora da regio de saturao, evitando, portanto, atrasos devidos a cargas acumuladas e pela manuteno do sinal lgico com excurso relativamente baixa (em torno de 0,8 V ou menos), reduzindo, assim, o tempo necessrio para a carga e descarga das vrias capacitncias envolvidas (parasitas e de carga). A saturao na ECL evitada pelo uso de um par diferencial de transistores bipolar como uma chave de corrente. (Estudar o captulo 7 do Sedra somente a parte que trata de amplificador diferencial bipolar) Antes de apresentar as famlias ECL, faremos aqui um rpido resumo da operao de um par diferencial.

O par diferencial (amplificador diferencial)

A principal funo desta configurao amplificar a diferena (e somente a diferena) de dois sinais de entrada. Esta configurao largamente utilizada em projetos de circuitos integrados analgicos e digitais. A figura A.12.1 mostra a configurao de um par diferencial utilizando transistores bipolares. Esta consiste de dois transistores de entrada, uma fonte de corrente que polariza este par e dois resistores de carga.

Esta configurao permite que dois transitores do mesmo tipo sejam conectados de tal forma que uma tenso difenrencial ou no na sada seja proporcional a diferena de duas tenses aplicadas.
VCC

RC

RC

IC1

V01

v01

v02

V02

IC2

Ve1 Q1 ve1

Ve2 Vx vx Q2 ve2

I0

-VEE

Figura A.13.1 Configurao do par diferencial bipolar Antes de analisarmos esta configurao vamos definir alguns conceitos. A principal caracterstica do amplificador diferencial e a sua capacidade de amplificar a diferena dos sinais de entrada sem amplificar o sinal de modo comum. Estes sinais so definidos abaixo.

Sinal diferencial de entrada Ve = ved = ve1 ve2 Sinal de modo comum de entrada vec = (ve1+ve2)/2 Sinal diferencial de sada V0 = v0d = v01 v02 Sinal de modo comum de sada v0c = (v01+v02)/2 Estes sinais so relacionados entre si pelos seguintes parmetros. Ganho diferencial Ad = v0d /ved Ganho de modo comum Ac = v0c /v0d Razo de rejeio de modo comum CMRR = Ad /Ac

Existem outros parmetros que relacionam as entradas, diferencial e modo comum com as sadas, diferencial e modo comum. Como por exemplo, o ganho diferencial-comum (Adc = v0d/vec ) e o ganho comumdiferencial Acd = v0c /ved ),mas se o amplificador for simtrico estes ganhos sero iguais a zero.

O par diferencial merece uma ateno especial tendo em vista a sua larga aplicao, principalmente, em projetos de circuitos integrados analgicos e tambm em porta lgicas ECL. Para isto vamos dividir a nossa anlise deste amplificador em uma anlise para grandes sinais e uma anlise para pequenos sinais.

 Anlise para grandes sinais (Caracterstica de transferncia DC) Usaremos a expresso que relaciona a corrente de coletor com a tenso vbe do transistor bipolar. Alm disso, vamos supor que os transistores so idnticos. Assim,

IC = IS expVBE /VT ou VBE = VT ln IC /IS Da figura A.13.1 temos, VBE1 = Ve1 Vx = VT ln (IC1 /IS) e VBE2 = Ve2 Vx = VT ln (IC1 /IS) Combinando (A.13.1) com (A.13.2), resulta (A.13.2) (A.13.1)

IC1 /IC2 = exp (Ve1 - Ve2)/VT = expVed /VT Onde, Ved = Ve1 - Ve2 Temos ainda, IE1 +IE2 = I0 =1/DC[IC1 +IC2}

(A.13.3)

(A.13.4)

Combinando as equaes (A.13.3) e (A.13.4):

IC1 = DC I0 /[1+exp(-Ve1/ VT)] e IC2 =DC I0 /[1+exp(Ve2/VT)]

(A.13.5)

(A.13.6)

A voltagem de sada V0 = V02 - V01 pode ser encontrada, desde que,

V02 = VCC RC IC2 V01 = VCC RC IC1

Ento

V0 = DC I0 RC tanh Ved/VT

(A.13.7)

As figuras A.13.2 e A.13.3 abaixo mostram a dependncia IC1 , IC2 e V0 com Ved.

IC1, IC2

DC I0

DC I0 /2

-4VT

-3VT

-2VT

-VT

VT

2VT

3VT

4VT

Ved

Figura A.13.2 Correntes de sada em funo da tenso diferencial de entrada

V0d

DC I0RC

-4VT

-3VT

-2VT

-VT

VT

2VT

3VT

4VT

Ved

Regio linear 50mV -DC I0RC

Figura A.13.3 Voltagem de sada em funo da tenso diferencial de entrada

Dois fatores so importantes notar aqui. 1. 2. Somente uma faixa de 50mV da tenso entrada linear; Quando a tenso diferencial de entrada zero a sada zero.

 Anlise para pequenos sinais

Com o objetivo de mostrar que importante explorar uma caracterstica particular de um certo circuito faremos a anlise do amplificador explorando a simetria do circuito e utilizando o conceito de meio circuito. Antes de realizarmos esta anlise vamos mostrar que quaisquer dois sinais podem ser expresso em funo de suas componentes diferencial e comum, ou seja, um sinal diferencial e um de modo comum. Se no vejamos. Como vimos anteriormente o sinal de modo diferencial (ou simplesmente, diferencial) de entrada expresso por: ved = ve1 ve2 E o sinal de modo comum de entrada expresso por: vec = (ve1+ve2)/2 Estas equaes podem ser invertidas para expressarmos ve1 e ve2 em funo de ved e vec. ve1 = ved /2 + vec e ve2 = -ved /2 + vec Da mesma forma as voltagens de sadas podem ser expressa por: v01 = v0d /2 + v0c e v02 = -v0d /2 + v0c

O significado fsico destas variveis pode ser entendido redesenhando o circuito do amplificado diferencial e mostrado abaixo. Note que o ved a diferena entre as duas entradas, enquanto v0c mdia das duas entradas. Todas estas variveis esto relacionadas por: v0d = Ad ved + Ac-d vec e v0c = Ad-c ved + Ac vec

Onde Ad o ganho modo diferencial, Ac-d o ganho modo comum-diferencial, Ad-c o ganho modo diferencial-comum e Ac o ganho modo comum. A simetria do circuito causa Ac-d = Ad-c = 0. Assim, v0d = Ad ved e v0c = Ac vec
VCC

RC

Eixo de simetria

RC

IC1 -v0d /2 v0c Q1 ved /2 v0d /2

IC2

Q2 -ved /2

vec

2REE

I0

2REE REE = 2REE //2REE Representa a impedncia de sada da fonte de corrente I0

-VEE

Figura A.13.4 Amplificador diferencial com os sinais de entrada e sada, decompostos em suas componentes, diferencial e de modo comum.

Dada a simetria deste circuito podemos determinar as respostas (ganhos) do circuito para um sinal puramente diferencial e puramente de modo comum separadas, e superpor os resultados. Resumindo, para calcular os ganhos diferencial, Ad e de modo comum, Ac, vamos inicialmente aplicar uma entrada puramente diferencial assim, vec =0 e portanto v0c = 0 Em seguida aplicamos uma entrada puramente de modo comum, ou seja, ved =0 e portanto v0d = 0

Para calcular o ganho diferencial redesenhamos a figura A.13.4 do amplificador diferencial e substitumos os transistores pelos seus modelos. Assim

RC

RC

ic1 -v0d /2 Q1
r02 re2

ic2 v0d /2 Q2

r01

ved /2

re

re1

re2

vee iee=0 ie2

-ved /2

ie1 2REE

2REE

A corrente de polarizao I0 dividida igualmente entre os dois transistores, portanto re1 = re2 = 2VT /I0 r01 = r02 =2VA /I0

Figura A.13.5 Circuito equivalente para pequenos sinais do amplificador diferencial para sinais puramente diferenciais Note que dado a simetria a corrente ie1 igual e no mesmo sentido da corrente ie2, portanto, iee = 0 Como conseqncia a tenso sobre os resistores REE no varia, isto , vee = 0V

Desta forma podemos conectar os emissores dos transistores no ponto comum e redesenhar apenas a metade do amplificador diferencial como mostra a figura A.13.6 abaixo.

RC

-v0d /2 Q1

r01

ved /2

re1

re1

Figura A.13.6 Circuito equivalente para pequenos sinais da metade esquerda do amplificador diferencial para sinais puramente diferenciais.

Ora, este circuito j conhecido, um amplificador emissor comum, cujo ganho de tenso, Av dado por: Av = -v0d /2 ved /2 = -v0d ved = - Ad = -Z0/re1 Portanto, Ad = Z0/re1 (A.13.8)

onde Z0 = RC //r01 Ou seja, o ganho diferencial do amplificador diferencial igual ao ganho (em mdulo) de um amplificador emissor comum. Para calcular o ganho de modo comum, agora vamos aplicar um sinal puramente de modo comum na entrada do amplificador como mostrado na figura A.13.7 abaixo.

RC

RC

ic1 0v Q1
r01

ic2 0v v0c Q2
r02

re

re1

iee =0 ie ie

re2

re2

ie1= ie ve 2REE

ie2 = ie

2REE

re1 = re2 = 2VT /I0 r01 = r02 =2VA /I0

Figura A.13.7 Circuito equivalente para pequenos sinais do Amplificador diferencial para sinais puramente de modo comum.

Note que dado a simetria a corrente ie1 igual e em sentido contrrio a corrente ie2, portanto iee = 0 Como conseqncia as duas metades do amplificador diferencial podem ser separadas do eixo de simetria. A metade do lado esquerdo mostrada na figura A.13.8 abaixo.

RC

v0c Q1

r01

re1

re1

vec 2REE

Figura A.13.8 Circuito equivalente para pequenos sinais da metade esquerda do Amplificador diferencial para sinais puramente de modo comum.

Ora, este circuito tambm j conhecido, um amplificador com resistor no emissor, cujo ganho de tenso, Av dado por (desprezandose r02) Av = v0c / vec - RC /(2REE +re1) portanto, Ac -RC /(2REE +re1 ) (A.13.9)

Ou seja, o ganho de modo comum do amplificador diferencial igual ao ganho (em mdulo) de um amplificador com resistor de emissor. A razo de rejeio de modo comum, CMRR dada por: CMRR = Ad/Ac= [RC //r01] RC /(2REE +re1 ) CMRR 1+2REE / re1 se RC >> r01

(A.13.10)

A equao (A.13.10) diz que quanto maior a impedncia de sada da fonte de corrente I0 maior a rejeio de modo comum do amplificador.

Princpio bsico da porta ECL

A lgica acoplada por emissor baseia-se no uso do par diferencial operando como uma chave de corrente. Apenas para comodidade repetiremos na figura A.13.9 o par diferencial como elemento bsico da famlia ECL.

Figura A.13.9 O elemento bsico da famlia ECL um par diferencial, e VR uma tenso de referencia e vI uma entrada da porta. Do ponto de vista lgico, o par diferencial executa uma funo de inverso em vO1 e no inverso em vO2. Os nveis lgicos de sada so VOH = VCC e VOL = VCC RCI e, portanto, a excurso lgica de sada de RCI.

Algumas observaes podem ser feitas neste circuito tendo em vista a reviso feita anteriormente. 1. A caracterstica diferencial nesse circuito o faz menos suscetvel a rudos. Observe que um sinal de rudo ou uma interferncia, normalmente, tende a afetar igualmente ambos os lados do par diferencial e, portanto, no resulta em um chaveamento indesejado. Essa a propriedade de rejeio de modo comum do par diferencial. 2. A corrente drenada da fonte de alimentao permanece constante durante o chaveamento. Logo, diferente das portas CMOS e TTL estudadas adiante, no ocorrem picos de corrente no barramento de alimentao de um circuito ECL, eliminando-se uma fonte de rudo extremamente nociva em circuitos digitais. Essa uma vantagem muito importante, visto que circuitos ECL operam com baixas excurses de sada, e assim, possuem baixas margens de rudo. 3. Ambos os nveis de sada so definidos em relao a VCC e podem ser feitos efetivamente estveis impondo-se VCC = 0, ou em outras palavras, utilizando uma fonte negativa de tenso, com VCC conectado ao terra. Nesse caso, VOH = 0 e VOL = -RCI. 4. De alguma forma, devem-se fazer os nveis de sada compatveis com os nveis de entrada, possibilitando uma porta acionar a outra. Como veremos adiante, portas ECL empregam um circuito de deslocamento de nvel que faz os nveis de sada centrarem em torno de VR. 5. A disponibilidade de sadas complementares simplifica consideravelmente o projeto lgico com ECL.

As famlias ECL
H atualmente duas formas populares de ECL chamadas ECL 10K e ECL 100K. A ECL 100k tem por caracterstica um tempo de atraso da ordem de 0,75 ns e dissipa cerca de 40 mW/porta, com um produto atraso-potncia de 30 pJ. Embora sua dissipao de potncia seja relativamente alta, a srie 100K tem o menor tempo de atraso de porta disponvel. A srie ECL 10K ligeiramente mais lenta; tem por caracterstica um tempo de atraso na propagao de 2 ns e uma dissipao de 25 mW, com um produto atraso-potncia de 50 pJ. Embora o valor DP seja maior que o obtido com a srie 100K, a srie 10K mais fcil de ser usada. Isso se deve ao fato de os tempos de subida e de descida dos sinais de pulso (slew rate) serem feitos deliberadamente maiores, reduzindo, portanto, o acoplamento entre sinais de conexes adjacentes (conhecidos como crosstalk). A ECL 10K tem uma velocidade de borda de cerca de 3,5 ns; compare com a ECL 100K, que tem aproximadamente 1 ns.

O circuito da porta bsica

O circuito da porta bsica da famlia ECL 10K mostrado na figura A.13.10. Esse circuito consiste em trs partes. A malha, composta por Q1, D1, D2, R1, R2 e R3, gera uma tenso de referncia VR cujo valor temperatura ambiente -1,32 V. Como ser mostrado, o valor dessa tenso de referncia acompanha a variao da temperatura de modo predeterminado, mantendo assim quase constante as margens de rudo. Alm disso, a tenso de referncia VR relativamente insensvel s variaes na tenso da fonte de alimentao VEE. A segunda parte, e principal, o amplificador diferencial formado por QR e por QA ou QB. Esse amplificador diferencial no polarizado com uma fonte de corrente constante, como foi feito na figura A.13.9, mas com um resistor RE conectado ao terminal negativo da fonte de alimentao VEE. A terceira parte do circuito composta por dois seguidores de emissor (coletor comum), Q2 e Q3. Os seguidores de emissor no tm cargas no chip onde est a porta, desde que em muitas aplicaes de circuitos lgicos de altas velocidades, a porta de sada aciona uma linha de transmisso terminada em outro chip (ou pelo menos noutro pino do mesmo chip), como indicado na figura A.13.11. Os seguidores de emissor tm duas funes. Primeira, deslocar o nvel dos sinais de sada por uma queda VBE. Estes nveis esto centrados em torno do nvel de referncia (VR = -1,32 V), o que significa que uma porta pode acionar outra.

A segunda funo dos seguidores de emissor deixar a porta com uma baixa impedncia de sada e com uma corrente alta de sada, necessria para a carga das capacitncias.

Figura A.13.10 Circuito bsico de uma porta lgica da famlia ECL 10K.

Figura A.13.11 A forma correta de conectar portas lgicas de alta velocidade como a ECL.