PROJETO 01 SOMADOR CARRY LOOKAHEAD (CALA) DE 4 BITS NO LTSPICE UTILIZANDO SUBCIRCUITOS LUCAS H. S. DE SOUZA 10/0111891 FELIPE D.

. MACHADO 10/0010741 MAINARA S. DE OLIVEIRA 10/0113290 Universidade de Braslia Faculdade do Gama Caixa Postal 8114 CEP 72405-610 Gama DF - Brasil lucashssouza@outlook.com felipe.duarte.machado@gmail.com mainara.11@hotmail.com

Projeto de Circuitos Integrados e Digitais

.

1 Objetivo Objetivo geral Este projeto visa a aplicao de conceitos bsicos do modelamento de um somador Carry LookAhead (CLA) em duas diferentes topologias no intuito de observar qual topologia apresenta o menor atraso, alm da utilizao do simulador LTSpice. Objetivos especficos Projetar e implementar um somador Carry LookAhead, utilizando o simulador LTSpice. 2 Introduo O somador CLA - Carry Look ahead Adder baseia-se principalmente na lgica de propagate e generate utilizada no PPA; entretanto, modifica o mtodo de juno dos operadores bolinha a fim de aumentar a eficincia do somador, diminuindo o atraso causado na propagao do sinal atravs desses operadores. Observa-se, desde agora, que para isso sero utilizadas grandes quantidades de unidades lgicas no circuito, mas um sacrifcio a ser pago em busca do melhor tempo. O CLA consegue ser mais rpido, pois modifica o mtodo de juno dos operadores bolinha, ou seja, ele possui um circuito de melhor performance para a formao dos sinais de Gi,0 e Pi,0. Para a construo de tal circuito utilizamse as seguintes equaes: P3,0 = P3*P2*P1*P0 P2,0 = P2*P1*P0

G2,0 = G2 + P2*G1 + P2*P1*G0 G1,0 = G1 + P1*G0 Com base nessas equaes desenvolveu-se um bloco denominado por opcla. Conectando esses blocos entre si observou-se uma maneira mais eficiente para encontrar Gi,0 e Pi,0 que ser utilizada no desenvolvimento do CLA. Essas conexes entre os opcla foram armazenadas em um bloco que receber como entrada os valores de Gi e Pi e devolver, como sada, os valores de Gi,0 e Pi,0. Esse novo bloco foi denominado auxcla.

Figura 1 - Circuito "opcla"

Figura 2 - Simbolo do "opcla" P1,0 = P1*P0 G3,0 = G3 + P3*G2 + P3*P2*G1 + P3*P2*P1*G0

= = = Figura 3 - Circuito do "auxcla" = () = + = Sendo H = fan-out ou esforo eltrico, G = esforo lgico, F = atraso de esforo, N = nmero de estgios, P = atraso parasitrio, B = ramificao. Em seguida, com a topologia selecionada, tal escolha proveniente dos clculos, iniciada a simulao no software LTSpice no intuito de verificar o funcionamento do projeto. A implementao do projeto no LTSpice foi realizada usando a metodologia de subcircuitos, onde projetou-se bloco a bloco a nvel de transistores, depois feito as devidas conexes. Figura 4 - Smbolo do "auxcla" Si = Pi Cini, sendo Cini = Cout(i-1) Cout = Gi,0, ou seja, Si = Pi Gi-1,0 4 Projeto e implementao Com as topologias definidas, foram feitos os clculos necessrios para definir a melhor topologia a ser implementada no LTSpice. a) NAND2, NOR2, XOR2 e NOT H=1 B = 16 G = 97,55 N = 17 F = 1560,8 = 1,54 P = 28 D=54,18 b) PORTAS COMPOSTAS H=1 B = 16 G = 64 N=5 F = 1024 =4 P = 18,67 D=38,67 c) XOR2 e NAND2 H=1 B = 16 G = 39,95 N=9 F = 639,2 f = 2,05 P = 20 D=38,45
1

Figura 5 - Circuito do somador carry lookAhead ou CLA. 3 Metodologia Para implementao do projeto em um primeiro momento, desenvolveu-se trs somadores carry LookAhead cada somador com uma topologia diferente: uma utilizando portas NAND2, NOR2, XOR2 e NOT, outra usando portas compostas e outra utilizando apenas portas XOR2 e NAND2. Aps a escolha das topologias, foram calculados os atrasos de cada configurao no intuito de verificar qual possua um atraso menor. O atraso calculado atravs das seguintes formulas:

A partir dos clculos realizados, em relao a atraso, a melhor topologia, ou seja, a que proporciona um menor atraso foi a topologia que utiliza apenas portas XOR2 e NAND2 com um atraso de 38,45. 5 Simulao Foi simulado no LTSpice o circuito ilustrado na figura 03, o somador carry LookAhead de 4 bits usando apenas portas XOR2 e NAND2. Cada porta foi implementada a nvel de transistor e depois foram utilizadas como subcircuitos no somador carry LookAhead. Porta NAND2 implementada no LTSpice

Somador LTSpice.

Completo

implementado

no

Figura 9 - Somador carry lookAhead 6 Anlise dos resultados O objetivo deste projeto mensurar, entre outros objetivos, atravs de uma simulao o atraso que as portas lgicas proporcionam a um projeto de circuitos integrados digitais e como afetam no resultado final do mesmo. No caso deste projeto implementou-se um somador de 4 bits com carry antecipado, ou somador carry LookAhead, e verificou-se um atraso pequeno, na casa dos nano segundos, embora hoje com a velocidade dos processadores e da tecnologia existente fica claro como esse atraso interfere no funcionamento esperado de certos circuitos lgicos.

Figura 6 - NAND2 a nvel de transistores. Porta XOR2 implementada no LTSpice

A figura 10 mostra o atraso de subida do somador implementado, sendo que este atraso medido como o tempo que a resposta leva a chegar mais ou menos a 50 % do valor eficaz utilizado, no caso deste projeto utilizou-se 1.2V como valor eficaz. Utilizou-se os cursores do simulador para mensurar o atraso.

Figura 7 - XOR2 a nvel de transistores Bloco meio somador implementado com postas NAND2 e XOR2.

Figura 8 - Bloco meio somador

Figura 10 - Atraso de subida, simulado.

O atraso total a mdia aritmtica do atraso de subida e descida: 3,40761 2,13622 2 O atraso do somador simulado de 1,27139 ns. = 7 Concluso A implementao do projeto 1 permitiram, aos operadores, o aperfeioamento de conceitos na anlise de atraso de portas lgicas e como a topologia utilizada interfere no atraso final do projeto. Tais conceitos tem relevante importncia no desenvolvimento de um projeto de circuitos integrados digitais otimizados, no que tange ao custo e desempenho. Referncias Bibliogrficas WESTE, N.H.E. CMOS VLSI Design A Circuits and Systems Perspective. Third Edition, Person Education, 2005. KELSCH, M. Creating Subcircuits and Hierarchical Blocks in LTspice. 2007.

Figura 11 - Atraso medido, usando cursor. A figura 12 mostra o atraso de descida do somador implementado.

Figura 12 - Atraso de descida, simulado.

Figura 13 - Atraso medido, usando o cursor.