Escolar Documentos
Profissional Documentos
Cultura Documentos
MODELAGEM DE
CONVERSORES CC-CC
EMPREGANDO MODELO MDIO
EM ESPAO DE ESTADOS
IVO BARBI
EDIO DO AUTOR
Ivo Barbi
MODELAGEM DE
CONVERSORES CC- CC
EMPREGANDO MODELO
MDIO EM
ESPAO DE ESTADOS
Florianpolis
Edio do Autor
2015
Ivo Barbi
Internet: http://www.ivobarbi.com
E-mail: ivobarbi@gmail.com
II
MODELAGEM DE
CONVERSORES CC- CC
EMPREGANDO MODELO
MDIO EM
ESPAO DE ESTADOS
III
CDU: 621.314.22
Catalogao na publicao por: Onlia Silva Guimares CRB14/071
IV
AGRADECIMENTOS
Ao Eng. Andreas M. P. Correa, por sua dedicao na
preparao desta edio, digitando o texto, editando figuras,
formatando e diagramando a edio final.
VI
BIOGRAFIA DO AUTOR
Ivo Barbi nasceu em Gaspar, Santa Catarina, Brasil,
em 1949. Formou-se em Engenharia Eltrica pela Universidade
Federal de Santa Catarina em 1973. Obteve o ttulo de Mestre
em Engenharia Eltrica pela Universidade Federal de Santa
Catarina em 1976 e o ttulo de Doutor em Engenharia Eltrica
pelo Institut National Polytechnique de Toulouse, Frana, em
1979.
Fundou a Sociedade Brasileira de Eletrnica de
Potncia(SOBRAEP), o Instituto de Eletrnica de Potncia da
Universidade Federal de Santa Catarina (INEP-UFSC) e o
Congresso Brasileiro de Eletrnica de Potncia (COBEP).
Pesquisador 1A do CNPq e Fellow IEEE.
Foi Editor Associado na rea de Conversores Estticos
de Potncia do peridico internacional IEEE Transactions on
Industrial Electronics. e Editor Associado Convidado para
Edies Especiais do peridico IEEE Transactions on Power
Electronics.
Desde o ms de maro de 2015, professor visitante
do Departamento de Automao e Sistemas (DAS) da
Universidade Federal de Santa Catarina.
VII
VIII
IX
PREFCIO
Os conversores estticos de energia eltrica, para serem
teis nas mais diversas aplicaes, devem ter suas variveis
eltricas, tais como tenses, correntes e potncias, devidamente
controladas.
Para escolher os controladores adequados e seus
parmetros, o projetista do conversor precisa conhecer os
modelos de planta do estgio de potncia do conversor, que
geralmente apresentam-se sob a forma de funes de
transferncias. Essas funes de transferncia so obtidas a
partir de equaes diferenciais lineares, que resultam da
linearizao de equaes no lineares, em torno de pontos de
operao especficos, nos quais o conversar dever operar.
Geralmente os conversores operam com frequncias de
comutao elevadas, da ordem de vrias dezenas de quilohertz. No entanto, as dinmicas envolvidas na troca de potncia
entre as fontes e as cargas, ocorrem em baixas frequncias, da
ordem de dezenas de hertz.
Uma das peculiaridades dos conversores estticos cc-cc
o fato de que em um perodo de operao, eles assumem
diversos estgios topolgicos, cujos circuitos equivalentes so
lineares, representados por equaes diferenciais de primeira
ou segunda ordem. Porm, o comportamento macroscpico, em
escala de tempo de suas respostas naturais do ponto de vista de
valores mdios quase instantneos, quase sempre no linear.
Das diversas tcnicas j propostas para a obteno dos
modelos matemticos dos conversores estticos cc-cc, duas se
tornaram populares: (a) emprego do conceito de modelo mdio
em espao de estado, proposto por Midlebrook e Cuk em 1976
[1], e (b) conceito de chave PWM, proposto por Vorprian em
1990 [4].
Cada uma das tcnicas tem vantagens e desvantagens em
relao outra. Porm, o mtodo que utiliza modelo mdio em
espao de estado atualmente o mais aceito e utilizado pela
XI
XII
Sumrio
PREFCIO ..................................................................................................... XI
SUMRIO ..............................................................................................XIII
CAPTULO 1
1.1
INTRODUO. .................................................................................. 17
1.2
1.3
1.4
ANLISE DE UM CIRCUITO COM APENAS RESISTORES E
CAPACITORES .............................................................................................. 27
CAPTULO 2
CAPTULO 3
CAPTULO 4
CHAVEADO
CAPTULO 5
CAPTULO 6
CAPTULO 7
CAPTULO 8
CAPTULO 9
9.1
INTRODUO. .................................................................................. 81
9.2
9.3
9.4
9.5
XIII
9.6
OBTENO DA FUNO DE TRANSFERNCIA PARA O CONTROLE DA
TENSO DE CARGA. ..................................................................................... 93
9.7
CAPTULO 10
10.1
11.2
11.3
11.4
12.2
13.2
14.4
14.5
15.2
15.3
15.4
16.1
16.2
XVI
CAPTULO 1
ANLISE DE CIRCUITOS LINEARES
1.1
INTRODUO.
diL
R iL vC v
dt
(1.1)
dvC
iL
dt
(1.2)
v
diL
R
v
iL C
dt
L
L L
(1.3)
dvC iL
dt C
(1.4)
dvC
dt
R
L
1
C
1
1
0 v
L iL
L
v
vC
0
0 0
(1.5)
i
X L
vC
diL
dt
X
dvC
dt
R
L
A
1
1
L
(1.6)
(1.7)
(1.8)
18
B L
0 0
(1.9)
v
U
v
(1.10)
(1.11)
(1.12)
(1.13)
Y CX DU
(1.14)
19
1.2
(1.15)
(1.16)
(1.17)
Mas,
20
(1.18)
(1.19)
(1.20)
(1.21)
Assim:
Portanto:
1
X (s) s I A X (0)
1
(1.22)
X(s)
(1.23)
s I A 1 X (0)
(1.24)
X (t)
X (t)
21
X (t)
s I A 1 X (0)
(1.25)
s 0 L
s I A
0 s 1
C
R
s L
s I A
1
C
R
s L
1
s I A
1
1
L
1
L
1
L
(1.26)
(1.27)
(1.28)
LRs
1
s I A LRs RCs 1
L
2
LRs RCs 1
LRs RCs 1
C (R Ls)
LRs2 RCs 1
2
(1.29)
22
Seja
R
2L
(1.30)
02
1
LC
(1.31)
2 02 2
(1.32)
(s )2 2
1
1/C
(s )2 2
1 / L
2
2
(s )
(2 s)
(s )2 2
(1.33)
Deste modo:
sIL 0
(s )2 2
1
s I A X (0)
IL 0 / C
(s )2 2
VC 0 / L
(s )2 2
(1.34)
(2 s)VC 0
(s )2 2
23
t
e t sen(t )
e
cos(
t
)
I
L
L0
X(t ) t
e sen(t )
V
e t cos(t ) C 0
(1.35)
(1.36)
IL 0
X (0) Estado inical
VC 0
(1.37)
I (t )
X (t ) L Vetor de estado
vc (t )
(1.38)
onde
t
e cos(t )
(t ) t
e sen(t )
e t sen(t )
t
e cos(t )
(1.39)
1.3
(1.40)
vC (t ) e t L0 sen(t ) VC 0 cos(t )
C
(1.41)
EXEMPLO NUMRICO.
C 20F ;
IL 0 10 A;
VC 0 200V
R 10
Portanto:
R
100 / H
2L
1
0
1000 rad /s
LC
02 2 995 rad /s
L 49,8
C 0,02 Siemens
25
Desse modo,
100 t
cos(995t ) 4,02e 100t sen(995t ) IL 0
iL (t ) 10e
100 t
sen(t ) 200e 100t cos(t ) VC 0
vC (t ) 502,5e
Figura 1-4. Tenso nos terminais do capacitor, para o circuito da Figura 1.2.
26
1.4
27
iC 1
V V1 V1 V2
R
R
(1.42)
V1 V2 V2
R
R
(1.43)
iC 2
Mas,
iC 1 C
dv1
dt
(1.44)
iC 2 C
dv2
dt
(1.45)
Portanto,
RC
dv1
2V1 V2 V
dt
(1.46)
dv2
V1 2V2
dt
(1.47)
RC
28
Seja
RC
(1.48)
Portanto,
v 2
1
v2 1
1 v1 v
2 v2 0
(1.49)
Ou ainda,
v1 2 /
v2 1 /
1 / v1 v /
2 / v2 0
(1.50)
Desse modo,
V A V B U
(1.51)
v
V 1
v2
(1.52)
v
V 1
v2
(1.53)
onde,
2 /
A
1 /
1 /
2 /
(1.54)
29
v /
B U
(1.55)
V V1
R
(1.56)
i2
V1 V2
R
(1.57)
Portanto,
0 v1 V / R
i1 1 / R
i2 1 / R 1 / R v2 0
(1.58)
i
i 1
i2
(1.59)
0
1 / R
C
1 / R 1 / R
(1.60)
V / R
D U
(1.61)
Seja
30
Portanto:
i C V D U
(1.62)
V A V B U
(1.63)
i C V D U
(1.64)
(1.65)
Desse modo:
(1.66)
(1.67)
Ou ainda:
1
31
2
s
(1.68)
Portanto,
s 2
2
1
s 2 1
s I A
s 2 2 1
V
B U(s) s
2
s 2 1
s 2
2
s 2 1
(1.69)
(1.70)
Assim,
V s 2
2
s s 2 1
1
s I A B U(s)
V
s s 2 2 1
(1.71)
32
Desse modo,
V s 2
V1 (s) s s 2 1
V
V2 (s)
s s 2 2 1
(1.72)
V (t)
V (s)
(1.73)
Desse modo,
V1 (t )
t
3t
3
e
(1.74)
V t
V2 (t ) e 1 e 2
6
(1.75)
i C V D U
(1.76)
33
Portanto,
0 v1 (t ) V / R
i1 (t ) 1 / R
i2 (t ) 1 / R 1 / R v2 (t) 0
(1.77)
Assim,
V v1 (t )
R
(1.78)
v1 (t ) V2 (t )
R
(1.79)
i1 (t )
i2 (t )
i1 (t )
t
3t
3
e
6R
V
i2 (t ) 1 3e
3R
(1.80)
(1.81)
V
, como era
3R
esperado.
Sejam os seguintes parmetros, escolhidos a ttulo de
ilustrao:
34
V 100V
C 1000 F
R 10
As correntes i1(t) e i2(t), em funo do tempo, encontramse representadas na Figura 1-7, para esses parmetros.
35
CAPTULO 2
CIRCUITO RC CHAVEADO
O interruptor ideal
representado na Figura 2-2.
comandado
pelo
sinal
Desse modo,
S 1 no intervalo 0, DTS
S 0 no intervalo DT ,TS
A varivel D, definida por (2.1), denominada razo
cclica.
D
t1
T
(2.1)
ic t
(2.2)
VC 0 t
e
R
(2.3)
dvc (t ) vc (t )
0
dt
R
(2.4)
37
dvc (t ) vc (t )
0
dt
R
(2.5)
dvc (t )
0
dt
(2.6)
38
D C
dvc (t)
v (t )
D c 0
dt
R
(2.7)
dvc (t )
0
dt
(2.8)
dvc (t ) D
vc (t ) 0
dt
R
(2.9)
1 D C
Portanto:
C
R
D
(2.10)
eq Req C
eq
R C
D
(2.11)
(2.12)
Ou ainda,
eq
(2.13)
CAPTULO 3
CIRCUITO RC CHAVEADO
(3.1)
dvc 2 (t )
i
dt
(3.2)
vC 1 (t ) vC 2 (t )
R
R
(3.3)
dvc1 (t )
v (t ) v (t )
C1 C2
dt
R
R
(3.4)
dt
R
R
(3.5)
C1
C2
Portanto,
C1
C2
b) Segundo Estgio: DT t T
C1
dvc1 (t )
0
dt
(3.6)
C2
dvc 2 (t )
0
dt
(3.7)
42
DC1
dvc1 (t )
D
D
vC 1 (t ) vC 2 (t )
dt
R
R
(3.8)
dvc 2 (t ) D
D
vC 1 (t ) vC 2 (t )
dt
R
R
(3.9)
DC2
1 D C1
dvc1 (t )
0
dt
(3.10)
1 D C2
dvc 2 (t )
0
dt
(3.11)
dvC 1 (t )
D
D
vC 1 (t ) vC 2 (t )
dt
R
R
(3.12)
dvC 2 (t ) D
D
vC 1 (t ) vC 2 (t )
dt
R
R
(3.13)
43
C1
dvC 1 (t )
D
D
vC 1 (t ) vC 2 (t )
dt
R
R
(3.14)
C2
dvC 2 (t ) D
D
vC 1 (t ) vC 2 (t )
dt
R
R
R
D
(3.15)
Ento,
C1
dvC 1 (t )
v (t ) v (t )
C1 C2
dt
Req
Req
(3.16)
C2
dvC 2 (t ) vC 1 (t ) vC 2 (t )
dt
Req
Req
R
D
(3.17)
Req C
(3.18)
C1 C 2
C1 C 2
(3.19)
onde
VC 10 t
i(t )
e
Req
(3.20)
45
vC 1 (t )
t
VC 10
e
1 2
C1 C 2
(3.21)
t
C1 VC 10
C1 C 2
(3.22)
vC 2 (t )
VC10 C1
C1 C2
(3.23)
CAPTULO 4
COVERSOR CC-CC ABAIXADOR A
CAPACITOR CHAVEADO
47
v1 vC 1 vC 2
R1 R1 R1
vC 2 v1 vC 1 vC 2
Ro R1 R1 R1
(4.1)
(4.2)
C1
dvC 1
iC 1
dt
(4.3)
C2
dvC 2
iC 2
dt
(4.4)
dvC 1
v
v
v
C1 C2 1
dt
R1 R1 R1
(4.5)
49
C2
1 1 v
dvC 2
v
C 1 vC 2 1
dt
R1
Ro R1 R1
(4.6)
R1 R1
(4.7)
vC 2 vC 1 vC 2
Ro R1 R1
(4.8)
C1
dvC 1
iC 1
dt
(4.9)
C2
dvC 2
iC 2
dt
(4.10)
dvC 1
v
v
C1 C2
dt
R1 R1
(4.11)
1 1
dvC 2 vC 1
vC 2
dt
R1
Ro R1
(4.12)
iC 1
iC 2
Portanto,
C1
C2
50
dvC 1 1
C1 dt R1
1
dv
C
C2
2
dt R1
v1
vC 1 R1
1 1 vC 2 v1
R
1
Ro R1
dvC 1 1
C1 dt R1
C dvC 2 1
2
dt R1
1
R1
vC 1
1 1 vC 2
Ro R1
1
R1
(4.13)
(4.14)
K1 X A1 X B1U
(4.15)
K2 X A2 X B2U
(4.16)
v
X C1
vC 2
(4.17)
onde,
51
1
R
1
A1
1
R1
R1 Ro
R1 Ro
(4.18)
1
R
1
A2
1
R1
R1 Ro
R1 Ro
(4.19)
1
R1
1
R1
1 0
B1
0 1
(4.20)
B2 0
(4.21)
v1
R
U 1
v1
R
1
(4.22)
(4.23)
(1 D)K2 X (1 D)A2 X
(4.24)
0 DA1 X DB1U
(4.25)
0 (1 D)A2 X
(4.26)
R1 Ro
R1Ro
1
1
Dv1
R
R1
1
R1 0
(1 D)
1
R Ro Dv1
1
R1Ro R1
R1
(4.27)
Portanto:
1
R
1
D
1
R1
1
R1
1
1
D
R1 Ro
1 R
o
1
1
D v1
(1 D)
R1 Ro
0
1 R D v1
o
(4.28)
53
Assim:
D
D
D D R1 Ro
Ro
(1 D)
(1 D)
D v1
R1 Ro
0
(1
D
)
(1
D
)
Ro
(4.29)
vC 1 (1 2D) vC 2 D v1 0
R1 Ro
vC 2 D v1 0
Ro
1 2D vC 1
(4.30)
(4.31)
v1 R1 Ro
2
1 2D
Ro
(4.32)
v1
(4.33)
54
v0 0,5 Ro
v1 Ro Req
(4.34)
55
v1 R1 Ro
2
1 2D
Ro
(4.35)
Req
R1
4(D D2 )
(4.36)
Req
1
4(D D2 )
(4.37)
Ou ainda,
R1
TS R1 C1
(4.38)
1
R1 C1
(4.39)
ou ainda
fS
57
CAPTULO 5
CIRCUITO RL CHAVEADO
58
diL
0
dt
(5.1)
diL
R iL 0
dt
(5.2)
diL
0
dt
diL
(1 D) R iL 0
dt
(5.3)
(5.4)
diL
(1 D) R iL 0
dt
(5.5)
59
Seja,
Req (1 D)
(5.6)
diL
Req iL 0
dt
(5.7)
Assim:
L
iL (t ) ILoe
(5.8)
L
L
Re q (1 D) R
(5.9)
Onde,
60
CAPTULO 6
CIRCUITO LLR CHAVEADO
61
diL1
V
dt
(6.1)
diL2
V
dt
(6.2)
L2
V RiL1 RiL2
(6.3)
Portanto,
L1
diL1
R iL1 R iL2
dt
(6.4)
diL2
R iL1 R iL2
dt
(6.5)
L2
diL1
0
dt
(6.6)
62
L2
diL1
0
dt
(6.7)
L diL2 R R iL2
2
dt
(6.8)
diL1
L1 dt 0
L diL2 0
2
dt
(6.9)
(1 D) L1 dt (1 D) R (1 D) R iL1
(6.10)
(1 D) L diL2 (1 D) R (1 D) R iL2
2
dt
diL1
D L1 dt 0
D L diL2 0
2
dt
(6.11)
63
L diL2 (1 D) R (1 D) R iL2
2
dt
(6.12)
Ou ainda:
L1
diL1
(1 D) R iL1 (1 D) R iL2
dt
(6.13)
diL2
(1 D) R iL1 (1 D) R iL2
dt
(6.14)
L2
Seja,
Req (1 D) R
(6.15)
Assim:
L1
diL1
Req iL1 Req iL2
dt
(6.16)
diL2
Req iL1 Req iL2
dt
(6.17)
L2
64
e
1 2
IL1 (t ) IL1o
L1 L2
t
1 e
IL2 (t ) IL1o L1
L1 L2
IR (t ) IL1o e
(6.18)
(6.19)
(6.20)
onde,
Leq
Req
(6.21)
65
Req (1 D) R
Leq
L1 L2
L1 L2
(6.22)
(6.23)
1 = 10 .
2 = 10 .
1
1 +2
1
1 +2
(6.26)
(6.27)
66
CAPTULO 7
CIRCUITO LC CHAVEADO
diL
0
dt
(7.1)
dvC
0
dt
(7.2)
diL
vC
dt
(7.3)
dvC
iL
dt
(7.4)
68
diL
L dt
C dvC
dt
0 0 iL
0 0 vC
(7.5)
diL
L dt
C dvC
dt
0 1 iL
1 0 vC
(7.6)
Multiplicando-se (7.5) por D, (7.6) por (1-D) e somandose, obtm-se as equaes (7.7) e (7.8).
L
diL
(1 D) vC
dt
(7.7)
dvC
(1 D) iL
dt
(7.8)
69
vC
(1 D)
iLdt
C
(7.9)
diL (1 D)2
iLdt
dt
C
(7.10)
Seja,
C eq
C
(1 D)2
(7.11)
Assim,
diL 1
iLdt
dt C eq
(7.12)
diL
iLdt
dt
(7.13)
Ou ainda,
L C eq
Portanto:
d 2iL
L C eq 2 iL
dt
(7.14)
(7.15)
(1 D)
vC dt
L
(7.16)
diL
Portanto,
iL
dvC (1 D)2
C
vC dt
dt
L
(7.17)
71
Portanto:
C L d 2vC
vC
(1 D)2 dt 2
(7.18)
Seja,
Leq
L
(1 D)2
(7.19)
d 2vC
vC
dt 2
(7.20)
Portanto:
C Leq
1
LC
(7.21)
1 D
Portanto:
1 D
LC
(7.22)
Seja,
1
LC
(7.23)
Portanto,
1 D o
(7.24)
73
CAPTULO 8
CIRCUITO VLR CHAVEADO
74
di
v
dt
(8.1)
di
v R i(t )
dt
(8.2)
di
D v
dt
di
(1 D) v (1 D) R i
dt
(8.3)
(8.4)
di
v (1 D) R i
dt
(8.5)
75
V
R
i(t ) 1 e eq
R
(8.6)
onde:
Req (1 D)R
(8.7)
76
Z (1 D) R j L
(8.8)
di
v (1 D) R i
dt
(8.9)
D Do D
(8.10)
i IO i
(8.11)
d
IO i v R 1 Do D IO i
dt
(8.12)
77
dIO
d i
L
v R (1 Do ) D IO i
dt
dt
(8.13)
Assim,
dIO
d i
L
v R (1 Do ) IO R (1 Do ) i
(8.14)
dt
dt
D IO R D i R
Seja D i 0 . Assim:
L
d i
R (1 Do ) i R D IO
dt
(8.15)
(8.16)
Portanto,
L s R (1 Do ) i(s) D(s) R IO
(8.17)
R IO
i(s)
D(s) s L R (1 Do )
(8.18)
Assim:
78
Desse modo,
RIO
i(s)
R (1 Do )
D(s)
s
(8.19)
Seja,
D(s)
D
s
(8.20)
Portanto,
i(s)
D R IO
R (1 Do )
s L s
(8.21)
Assim,
t
i(t )
IO 1 e
(1 Do )
(8.22)
sendo
L
R (1 Do )
(8.23)
Io
V
R (1 Do )
(8.24)
Mas
79
Portanto
i(t )
t
V D
R (1 Do )2
(8.25)
80
CAPTULO 9
MODELAGEM DO CONVERSOR BUCK
9.1
INTRODUO.
As no idealidades so as seguintes:
RS Resistncia do interruptor S
VD Queda de tenso no diodo
RL Resistncia do indutor L
9.2
diL
RS iL RL iL vC v1
dt
(9.1)
dvC
v
iL C
dt
Ro
(9.2)
C dvC
dt
R R
L
S
1
iL v1
1
vC 0
Ro
(9.3)
D L dt
1
dv
D C C
dt
9.3
D R R
D
L
S
iL D v1
D
D
vC 0
Ro
(9.4)
diL
RL iL vC vD
dt
(9.5)
83
dvC
v
iL C
dt
Ro
(9.6)
C dvC
dt
R
L
1
iL vD
1
vC 0
Ro
(9.7)
(1 D)L dt
(1 D)C dvC
dt
(1 D)R
L
(1 D)
(1 D)
iL
(1 D)
v
Ro C
(9.8)
(1 D)vD
D L dt
D C dvC
dt
diL
(1 D) L dt
(1 D) C dvC
dt
diL
L dt
C dvC
dt
(9.9)
84
Obtm-se,
diL
L dt
C dvC
dt
D R R
S L D (1 D) RL
D
D
(1 D)
Ro
(1 D)
iL
(1 D)
v
Ro C
D v1 (1 D) vD
(9.10)
Manipulando-se a equao (9.10) obtm-se (9.11).
diL
L dt
C dvC
dt
D R R
S
L
1
iL
1
vC
Ro
(9.11)
D v1 (1 D) vD
diL
D RS RL iL vC D v1 (1 D) vD
dt
dvC (t )
v
iL C
dt
Ro
(9.12)
(9.13)
85
Onde,
V D v1 (1 D) vD
(9.14)
R D RS RL
(9.15)
dvC
diL
0 e
0 . Desse modo,
dt
dt
o circuito equivalente para operao em regime permanente
para valores mdios encontra-se representado na Figura 9-5.
Em regime permanente,
86
D v1 (1 D) vD
D RS RL Ro
(9.16)
Desse modo,
Vo Ro Io
(9.17)
e
Vo
Ro D v1 (1 D) vD
D RS RL Ro
(9.18)
Vo
V1
(9.19)
87
v
Ro D (1 D) D
v1
G
D RS RL Ro
(9.20)
G D
(9.21)
Vo
Io
(9.22)
RS Io
V1
(9.23)
RL
RL
RS
(9.24)
VD
VD
V1
(9.25)
Ro
Io
88
G D (1 D) vD D (1 RL ) Io
(9.26)
G D
(9.27)
F (S )
IL (s)
D(s)
(9.28)
diL
D RS RL iL vC D v1 (1 D) vD
dt
(9.29)
D Do D
(9.30)
IL ILo iL
(9.31)
Desse modo,
90
Portanto:
L
dILo
d iL
L
D RS RL Io D RS RL iL
dt
dt
D RL Io D v1 (1 D) vD
(9.32)
D (v1 vD )
diL
D RS RL iL D RS Io D (v1 vD )
dt
(9.33)
(9.34)
Desse modo,
s L D RS RL iL (s) v1 vD RS Io D(s) (9.35)
Portanto:
iL (s) v1 vD RS Io
D(s) s L D RS RL
(9.36)
91
Mas,
D v1 vD D RS Io vo
(9.37)
Portanto:
v1 vD RS Io
Vo
D
(9.38)
D(s) D s L D RS RL
(9.39)
iL (s)
D(s)
(9.40)
Ou ainda,
Vo
D RS RL
L D s
Seja,
L
D RS RL
(9.41)
92
Portanto,
iL (s)
D(s)
Vo
1
LD s
(9.42)
V
iL (s)
o
D(s) L D s
Mas
(9.43)
Vo
V1 . Ento,
D
iL (s) V1
D(s) L s
(9.44)
X A1 X B1 U
(9.45)
X A2 X B2 U
(9.46)
93
(9.47)
(9.48)
d Dd
(9.49)
(9.50)
xx
(9.51)
Mas X 0 . Portanto:
(9.52)
A1 D d A2 1 D d X x
A1 D A2 1 D X A1 A2 d X
(9.53)
A1 D A2 1 D x A1 A2 d x
Mas A1 A2 d x 0
Portanto,
X A1 D A2 1 D X
B1 D B2 1 D U
(9.54)
A1 D A2 1 D X
B1 D B2 1 D U 0
(9.55)
(9.56)
Desse modo,
P B1 D B1 d B2 1 D B2 d U
(9.57)
95
Portanto,
P B1 D B2 1 D U
B1 d B2 d U
(9.58)
x A1 D A2 1 D x
A1 A2 X d B1 B2 U d
(9.59)
iL
L
1
vC
1
v
L iL 1
L
1 vC
0
Ro C
(9.60)
96
RL
iL L
1
vC
C
1
(1 D) vD
L iL
L
1 vC
Ro C
(9.61)
1
L
Ro C
(9.62)
B2 0
(9.63)
v1
B1 L
0
(9.64)
x A1 x B1 U d
(9.65)
97
(9.66)
x (s) s A1 B1 U d (s)
(9.67)
x (s) s A1 B1 U d (s)
(9.68)
ou ainda,
1
Mas,
RL
s L
s A1 1
C
1
s
Ro C
1
L
(9.69)
Portanto:
s A1
C Ro
1 L (1 C Ro s)
(9.70)
L Ro
Ro C (RL L s)
M(s)
Sendo,
M(s)
1
Ro RL L s C Ro RL s L C Ro s2
(9.71)
98
e
v d (s)
B U d (s) L
(9.72)
iL (s)
1 V (1 C Ro s) d (s)
M
(
s
)
V
(
s
)
C
V Ro d (s)
(9.73)
Portanto:
VC (s)
V Ro d (s)
M(s)
(9.74)
Desse modo,
VC (s)
R
V o
d (s)
M(s)
Ro
M(s)
1
R 1 Ro RL
L C s2 s
L
C Ro L L C Ro
(9.75)
(9.76)
Seja Ro RL .
99
Portanto:
VC (s)
d (s)
1
R 1
L C s2 s
L
C Ro L L C
(9.77)
1
L C
1
R
L
C Ro L
2 o
(9.78)
(9.79)
Assim:
VC (s)
V o2
2
d (s) s 2 o s o2
(9.80)
VD RS 0 .
101
9.7
EXERCCIO PROPOSTO.
102
CAPTULO 10
MODELAGEM DO CONVERSOR BOOST
10.1 INTRODUO.
103
diL
RL Rs iL V1
dt
(10.1)
dvC
V
C
dt
Ro
(10.2)
As mesmas equaes, na
representadas pela expresso (10.3).
RL Rs
iL
L
VC
0
forma
matricial,
i 1
L L V1
1 VC
0
C Ro
so
(10.3)
104
diL
RL iL V1 VD VC
dt
(10.4)
dvC
V
iL C
dt
Ro
(10.5)
Portanto:
iL
RL
V V v
iL 1 D C
L
L
L
(10.6)
v
iL
C
C C Ro
(10.7)
vC
iL L
1
vC
C
1
1
L iL
L V1 VD
1 vC
0
C Ro
(10.8)
i
x L
vC
(10.9)
105
i
x L
vC
RL Rs
L
A1
RL
L
A2
1
C
Podemos
topolgicos:
ento
(10.10)
C Ro
0
(10.11)
1
L
C Ro
(10.12)
B1 L
0 0
(10.13)
1
1
B2 L
L
0
0
(10.14)
V
U 1
VD
(10.15)
escrever
para
os
dois
estgios
x A1 x B1 U
(10.16)
x A2 x B2 U
(10.17)
106
D x A1 D x B1 D U
(10.18)
1 D x A2 1 D x B2 1 D U
(10.19)
x A1 D A2 1 D x
B1 D B2 1 D U
(10.20)
Seja,
A A1 D A2 1 D
(10.21)
B B1 D B2 1 D
(10.22)
x A x B U
(10.23)
Portanto:
107
0 A x B U
(10.24)
A A1 D A2 1 D
(10.25)
Portanto,
D RL Rs
L
A
RL 1 D
0
L
D 1 D
CRo
C
1 D
L
1 D
CRo
(10.26)
Assim,
D Rs RL
L
L
A
1 D
1 D
L
1
C Ro
(10.27)
B B1 D B2 1 D
(10.28)
108
D
B L
1D
0
L
0 0
1 D
L
0
(10.29)
Desse modo,
1
BL
1 D
L
0
(10.30)
D Rs RL
0
L
1
D
0
1 D
L
1
C Ro
i
L
vC
(10.31)
1
1 D V
1
L
L
VD
0
0
1 D v V1 1 D V
D Rs RL
iL
C
D (10.32)
L
L
L
L
0
v
1D
iL C
C
C Ro
(10.33)
109
Ou ainda:
V1 1 D VD D Rs RL iL 1 D vC
(10.34)
0 vC Ro 1 D iL
(10.35)
V1 1 D VD D Rs RL iL R0 1 D iL (10.36)
2
110
D Rs RL i R 1 D i
V1
VD
L
1 D
1 D L 0
(10.37)
ou ainda,
DRs RL 1 D i R 1 D i (10.38)
V1
VD
L 0
L
2
1 D
1 D
A equao (10.38) representa o circuito equivalente
mostrado na Figura 10-5.
Figura 10-5. Circuito equivalente do conversor Boost visto pelo lado da carga.
111
VD RS RL 0
Desse modo,
V1
(1 D)
(10.39)
Vo
1
V1 (1 D)
(10.40)
Vo
ou ainda,
Vo 1 VD
(1 D)
D RS RL R
o
(1 D)2
(10.41)
Ou ainda,
Vo 1
Ro (1 D)2
V
D
(10.42)
V1 (1 D) V1 D RS RL Ro (1 D)2
112
RL 1;
RS 0,5;
V1 100V .
113
(10.43)
D RS RL
iL
L
1D
vC
V1 (1 D) VD
(1 D)
L iL
1 vC
C Ro
(10.44)
114
diL
DRS RL iL (1 D)Vo V1 (1 D)VD (10.45)
dt
(10.46)
D Do d
(10.47)
115
diL
dI
L L Do RS RL IL d RS IL
dt
dt
Do RS RL iL d RS iL (1 D) VC
(10.48)
d VC (1 D) VD d VD
Mas,
d RS iL 0
(10.49)
dIL
0
dt
(10.50)
(10.51)
Portanto:
L
diL
Do RS RL iL Vo VD d d RS IL (10.52)
dt
(10.53)
Desse modo:
Vo VD RS IL
iL (s)
d (s)
s L Do RS RL
(10.54)
116
V
iL (s)
o
d (s)
s L
(10.55)
vo (s)
F (s)
d (s)
(10.56)
(10.57)
A A1 D A2 1 D
(10.58)
x A x A1 A2 X B1 B2 U d
(10.59)
Seja
Portanto:
Portanto,
Desse modo,
x (s)
1
s I A A1 A2 X B1 B2 U (10.62)
d (s)
onde
iL (s)
x (s) d (s)
d (s) vc (s)
d (s)
(10.63)
Definindo:
F1 (s)
iL (s)
d (s)
(10.64)
F2 (s)
vc (s)
d (s)
(10.65)
Obtm-se
x (s) F1 (s)
d (s) F2 (s)
(10.66)
119
L
A
1
1 D
L
1
C Ro
(10.67)
Portanto:
D Rs RL
s
L
s I A
1 D
C
Rs
L
A1 A2
1
1 D
1
s
C Ro
(10.68)
1
L
(10.69)
0 V1
B1 U L
VD
0 0
(10.70)
1
1
V1
B2 U L
L
VD
0 0
(10.71)
120
Portanto,
VD
B1 B2 U L
0
(10.72)
I
X Lo
VCo
(10.73)
Portando:
Rs
L
A1 A2 X
1
1
L ILo
V
0 Co
(10.74)
Ou,
Rs ILo VCo
L L
A1 A2 X
ILo
(10.75)
121
Desse modo:
RsILo VCo VD
L L L
A1 A2 X B1 B2 U
ILo
(10.76)
DR RL
s s
F1 (s)
L
D
F
(
s
)
2
C
1 D
L
1
s
CRo
Rs ILo VCo VD
L L L
ILo
(10.77)
F1 (s)
1 Vo ILoRo DIoRo CRoVo s Ro
(10.78)
Onde:
(10.79)
122
Portanto:
F2 (s)
1 D VCo RL sL Io
RL (1 D)2 Ro (L CRoRL )
s CLs2
Ro
Ro
(10.80)
1 D VCo s L ILo
v o (s)
d(s) C L s2 L s (1 D)2
Ro
(10.81)
VCo
(1 D) Ro
(10.82)
1 D VCo
s L VCo
(1 D) Ro
v o (s)
d(s) C L s2 L s (1 D)2
Ro
(10.83)
123
Portanto,
v o (s)
d(s)
s L VCo (1 D)
(1 D)2 Ro
L
C L s2 s (1 D)2
Ro
1 D VCo
(10.84)
VCo
s L
1
2
1 D Ro (1 D)
v o (s)
C L
L
d(s)
s2
s 1
2
(1 D)
Ro (1 D)2
(10.85)
VCo
V1
1 D 1 D 2
(10.86)
Mas,
Portanto:
V1
v o (s)
2
d(s) 1 D
sL
1
2
Ro (1 D)
CL
L
2
(1 D)2 s R (1 D)2 s 1
o
(10.87)
124
Seja
Leq
L
(1 D)2
(10.88)
1
C Leq
(10.89)
R
o Leq
(10.90)
o2
Portanto:
s L
1
2
Ro (1 D)
V1
v o (s)
d(s) 1 D s2
s
2 1
o
o
(10.91)
Wz
Ro (1 D)2
L
(10.92)
125
Portanto,
fz
Ro (1 D)2
2 L
(10.93)
Ro
2 Leq
(10.94)
Ou ainda,
fz
s
1
Z
v o (s)
G 2
s
d (s)
s
2 1
o
o
(10.95)
Onde,
G
V1
1 D
(1 D)2 Ro RL
L
(10.96)
(10.97)
126
1 D
L C
RL
1 D
(1 D)2 Ro RL
o (C Ro RL L)
Ro
(10.98)
(10.99)
fz
Ro
2 Leq
(10.100)
127
V 1 100V
D 0,5
Ro 50
fS 20kHz
L 200mH
L
Leq
800mH
2
1 D
fz
Ro
10Hz
2 Leq
129
CAPTULO 11
MODELAGEM DO CONVERSOR
BUCK BOOST
11.1 INTRODUO.
131
diL
(Rs RL ) iL V1
dt
(11.1)
dvC
V
C
dt
Ro
(11.2)
diL
Rs iL VC VD
dt
(11.3)
dvC
V
iL C
dt
Ro
(11.4)
iL
i V
L
L 1
1 VC 0
vC
0
C Ro
(11.5)
132
RL
iL L
1
vC
C
1
L iL VD
1 VC 0
C Ro
(11.6)
x A1 x B1 u
(11.7)
x A2 x B2 u
(11.8)
(Rs RL )
A1
1
C Ro
(11.9)
onde
RL
L
A2
1
C
1
L
C Ro
(11.10)
1 0 V1
B1 u
0 0 VD
(11.11)
0 1 V1
B2 u
0
0
VD
(11.12)
133
i
x L
vC
(11.13)
i
x L
vC
(11.14)
x A1D A2 1 D x B1D B2 1 D u
(11.15)
ou ainda
x A x Bu
(11.16)
A A1 D A2 1 D
(11.17)
B B1 D B2 1 D
(11.18)
onde
L
L
A
1
(1 D)
C
C Ro
(11.19)
134
D (1 D)
B
0
0
(11.20)
Portanto,
(D Rs RL ) (1 D)
iL
L
L iL
(1 D)
1 VC
vC
C
C Ro
(11.21)
D (1 D) V1
0 VD
0
11.3 ANALISE EM REGIME PERMANENTE.
0 (D Rs RL ) iL VC 1 D
V1 D VD 1 D
0 1 D iL
VC
Ro
(11.22)
(11.23)
V1 D VD 1 D (D Rs RL ) iL VC 1 D (11.24)
VC Ro 1 D iL
(11.25)
(11.26)
Portanto:
2
V1 D VD 1 D D Rs RL Ro 1 D iL (11.27)
136
D V1 1 D VD
D Rs RL Ro 1 D
Io 1 D IL
Io
(11.28)
(11.29)
1 D D V1 1 D VD
2
D Rs RL Ro 1 D
(11.30)
Como
Vo Ro Io
(11.31)
obtm-se
Vo
Ro 1 D D V1 1 D VD
D Rs RL Ro 1 D
(11.32)
137
Portanto:
Vo Ro 1 D D 1 D VD
2
V1
D Rs RL Ro 1 D
(11.33)
onde
VD
VD
V1
(11.34)
Vo
D
V1 1 D
(11.35)
V1D
RL
s
VD
R
o IL 1 D
2
2
1 D
1 D 1 D
(11.37)
138
circuito
VD RS RL 0 ,
equivalente
obtido
Vo
D
V1 1 D
evidencia
que
se
(11.38)
V1 100V
RS 0,5; RL 1
Portanto,
diL
(DRs RL )iL 1 D Vo
dt
V1D VD 1 D
(11.39)
140
Portanto:
diL
(DRs RL )iL 1 D Vo V1D VD 1 D (11.40)
dt
Seja,
d Dd
(11.41)
iL IL iL
(11.42)
(11.43)
Assim,
dIL
di
L L D Rs RL IL D Rs RL iL
dt
dt
(11.44)
d Rs IL d Rs iL 1 D Vo d Vo
D V1 d V1 1 D VD d VD
Seja d Rs iL 0 . Portanto:
diL
DRs RL iL dRsIL dVo V1 VD d
dt
(11.45)
141
(11.47)
Ou ainda,
iL (s) Vo V1 VD Rs IL
d(s)
s L D Rs RL
(11.48)
iS D iL d IL
(11.49)
Portanto:
iL
iS d
IL
D D
diL 1 diS IL dd
dt D dt D dt
(11.50)
(11.51)
diL V1 VD
d
dt L
(11.52)
1 diS IL dd V1 VD
d
D dt D dt L
(11.53)
iS (s) V1 Vo
d(s) s L
(11.54)
Desse modo,
Sabemos que
iS D iL
(11.55)
143
Portanto,
IS iS D d IL iL
(11.56)
diS V1 Vo
dd
D d
dt L
dt
(11.57)
(11.58)
iS (s) D V1 Vo s L IL
d(s)
s L
(11.59)
D V1 Vo Vo
(11.60)
iS (s) Vo s L IL
d(s)
s L
(11.61)
Assim:
Mas
Desse modo,
144
F (s)
vo (s)
d (s)
(11.62)
Onde:
x A x
A1 A2 X B1 B2 U d
(11.63)
onde
A A1 D A2 1 D
(11.64)
145
sendo
D Rs RL
L
A
1D
1 D
L
1
C Ro
(11.66)
Portanto,
D Rs RL
s
L
s I A
1 D
C
Rs
L
A1 A2 X
1
1 D
1
s
C Ro
1
L ILo
V
0 Co
1 1 V
B1 B2 U L L 1
VD
0 0
(11.67)
(11.68)
(11.69)
146
Portanto,
VCo
Rs
L ILo L V1 VD
A1 A2 X B1 B2 U
ILo
(11.70)
s I A
e fazendo-se a
Vo V1 (1 D) RL s L Io
v o (s)
(11.71)
d(s) C L s2 (L C Ro RL ) s RL (1 D)2
Ro
Ro
Para o caso particular em que RL 0 , obtm-se.
v o (s) Vo V1 (1 D) s L Io
d(s) C L s2 L s (1 D)2
Ro
(11.72)
2
Dividindo-se o numerador e o denominador por (1 D)
encontra - se:
Vo V1
s L Io
v o (s)
(1 D) (1 D)2
2
Ls
d(s) C L s
1
2
(1 D) Ro (1 D)2
(11.73)
147
N(s)
Vo V1
(1 D)
s L Io
(1 D)2
(11.74)
Mas,
Vo V1
1D
D
V1
1D
1 D
V1
(11.75)
Vo V1
V1
1 D 1 D 2
(11.76)
s L Io (1 D)
V V
N(s) o 1 1
2
1 D Vo V1 (1 D)
(11.77)
Como
Obtemos:
N(s)
s L Io
1
1 D Vo V1 (1 D)
V1
(11.78)
Sabemos que
Io
Vo
Ro
(11.79)
148
Portanto,
s L Io
Vo
s L
Vo V1 (1 D) Ro Vo V1 (1 D)
(11.80)
1D
V1
Vo
D
(11.81)
s L Io
s LD
Vo V1 (1 D) Ro (1 D)2
(11.82)
Mas,
Desse modo,
Portanto:
N(s)
s LD
1
1 D Ro (1 D)2
V1
(11.83)
s LD
1
Ro (1 D)2
V1
v o (s)
(11.84)
d(s) 1 D C L
Ls
2
(1 D)2 s R (1 D) 1
o
149
Seja
1 D
2
o
(11.85)
C L
Ro 1 D
o Q
L
(11.86)
R 1 D
Z o
LD
(11.87)
s
1
z
V1
v o (s)
2
2
d(s) 1 D s
s
2 Q 1
o
o
(11.88)
z
2
(11.89)
Ro (1 D)2
2 L D
(11.90)
fz
Assim:
fz
150
Seja
Go
V1
(11.91)
1 D
Portanto
s
1
Z
v o (s)
Go 2
s
d(s)
s
2 1
o
o
(11.92)
RL
2
1 D R
o
o2
L C
Go
(11.93)
(11.94)
(1 D)2 Ro RL
o (C Ro RL L)
(11.95)
V1 (1 D)2 Ro 2 D 1 RL Ro
(1 D)2 Ro RL
(11.96)
151
CAPTULO 12
CIRCUITO EQUIVALENTE DO
CONVERSOR CC-CC BIDIRECIONAL
EM REGIME PERMANENTE
12.1 INTRODUO.
153
154
diL
(R1 RS RL ) iL V1 V2
dt
(12.1)
diL
(RS RL ) iL V1 V2
dt
(12.2)
diL
D (R1 RS RL ) iL D V1 D V2
dt
(12.3)
diL
1 D (RS RL )iL
dt
1 D V1 1 D V2
(12.4)
1 D L
(12.5)
(12.6)
0 1 D (RS RL )iL 1 D V1 1 D V2
(12.7)
Portanto:
0 (D R1 RS RL ) iL D V1 D.V2
(12.8)
Portanto:
IL
D V1 V2
D R1 RS RL
(12.9)
V2
V1
(12.10)
Para D Do ,
IL 0 e < 0.
156
157
CAPTULO 13
MODELAGEM DO CONVERSOR
BIDIRECIONAL ZETA-SEPIC
13.1 INTRODUO.
di1
R i1 V1
dt
(13.1)
dvC
i2
dt
(13.2)
di2
R i2 VC
dt
(13.3)
L2
160
di1
R i1 VC V1 V2
dt
(13.4)
dvC
i1
dt
(13.5)
di2
R i2 V2
dt
(13.6)
L2
di1
D R i1 D V1
dt
(13.7)
dvC
D i2
dt
(13.8)
di2
D R i2 D VC
dt
(13.9)
D C
D L2
e
di1
1 D Ri1 1 D VC
dt
1 D V1 1 D V2
1 D L1
(13.10)
161
dvC
1 D i1
dt
(13.11)
di2
1 D R i2 1 D V2
dt
(13.12)
1 D C
1 D L2
Portanto
0 D R i1 D V1
(13.13)
0 D i2
(13.14)
0 D R i2 D VC
(13.15)
0 1 D Ri1 1 D VC 1 D V1 1 D V2
(13.16)
0 1 D i1
(13.17)
0 1 D R i2 1 D V2
(13.18)
e,
162
V1 R I1 1 D VC 1 D V2
(13.19)
0 D I2 1 D I1
(13.20)
D VC 1 D V2 R I2
(13.21)
I2
1 D I
D
(13.22)
D VC 1 D V2 R
1 D I
D
(13.23)
1 D D
D 1 D
(13.24)
1 D 2
1D
V1 V2
I1 R
1
D
D
(13.25)
163
onde
1 D 2
Re q R
1
D
(13.26)
Re q 2 R
(13.27)
1D
V1 V2
I1
1 D 2
R
1
D
(13.28)
164
i1 (s)
d(s)
(13.29)
i1 L
i2 0
v
C
0
0
R
L
1
0
V1
i
1 L
1
i2 0
C
0
vC
0
(13.30)
i1 L
i2 0
v
C
1
C
R
L
1
C i V V
1
1
2
0 i2 V2
vC 0
0
(13.31)
166
X A1 X B1 U
(13.32)
X A2 X B2 U
(13.33)
Onde:
R
L
A1 0
R
L
A2 0
0
R
L
1
R
L
1
C
(13.34)
1
C
(13.35)
L 0 0
B1 0 0 0
0 0 0
(13.36)
167
1
1
L L 0
B2 0
0
L
0 0 0
(13.37)
A A1 D A2 D
(13.38)
Seja:
Portanto:
R
L
A 0
1 D
0
R
L
D
1 D
L
D
L
0
(13.39)
Seja
B B1 D B2 1 D
(13.40)
168
Assim:
1
1 D 0
L
L
1 D
B 0
0
L
0
0
0
(13.41)
x A x A1 A2 X B1 B2 U d
(13.42)
Onde:
d Perturbao na razo ciclica
X Vetor de estado inicial
x Re sposta do vetor deestadoem torno do estado inicial
Desse modo:
I10
X I20
V
Co
(13.43)
169
A1 A2 0
1
C
0
0
1
C
1
L
1
L
(13.44)
0 L 0
B1 B2 0
0
L
0 0 0
(13.45)
VCo V2
L
L
V
V
A1 A2 X B1 B2 U Co 2
L
L
I10 I20
C
(13.46)
Portanto:
170
Mas,
R
s
L
s I A 0
1 D
1 D
0
s
L
D
L
R
L
D
C
(13.48)
Portanto:
R
s
L
i1 (s)
0
i2 (s)
v (s)
C 1 D
0
R
s
L
D
C
1 D
VCo V2
L
L
VCo V2
L L
IL10 IL20
C
(13.49)
VCo V2
L
L
D VCo V2
L
L
IL10 IL20
s
C
(13.50)
L
D
L
s
Assim:
i1 (s)
s
d (s)
i2 (s)
0
d (s)
vC (s) 1 D
L
d (s)
0
s
D
C
1 D
IL10 IL20 0
(13.51)
171
VCo V1
(13.52)
V2
D
V
1 D 1
(13.53)
V1
1D
(13.54)
Desse modo:
VCo V2
i1 (s)
V1
1D
d (s)
i2 (s)
1 V1
s I A
d
(
s
)
1D
0
vC (s)
d
(
s
)
(13.55)
CLs2 CRs D
i1 (s) V1
(13.56)
D 1 2D(1 D)
(13.57)
i1 (s) V1
1
d(s) 1 D R sL
(13.58)
Portanto:
173
174
CAPTULO 14
MODELAGEM DO CONVERSOR BOOST
EM CONDUO DESCONTNUA
14.1 INTRODUO.
O conversor Boost, a exemplo de outros conversores CCCC, pode operar tanto em conduo continua (MCC) quanto
em conduo descontnua (MCD). Quem determina a escolha
do modo de operao a aplicao do conversor.
No Captulo 11, apresentamos a modelagem do conversor
Boost operando em conduo contnua. Neste capitulo iremos
aplicar a tcnica do modelo mdio em espao de estados, para
esse conversor operando em conduo descontnua.
Seja o conversor Boost operando em conduo
descontnua, representado na Figura 14-1. Na Figura 14-2 so
mostradas a corrente e a tenso no indutor.
175
176
(14.1)
dvC
v
C
dt
R
(14.2)
b) Intervalo d1T , d1 d2 T
177
diL
V1 VC
dt
(14.3)
dvC
v
iL C
dt
R
(14.4)
c) Intervalo d1 d2 T , T
diL
0
dt
(14.5)
dvC
v
C
dt
R
(14.6)
(14.7)
dvC
d v
1 C
dt
R
(14.8)
d1 L
d1 C
diL
d2 V1 d2 VC
dt
(14.9)
d2 C
dvC
d v
d2 iL 2 C
dt
R
(14.10)
178
(14.11)
1 d1 d2 vC
dvC
dt
R
(14.12)
1 d1 d2
1 d1 d2 C
d1 L
(14.13)
Portanto:
L
diL
d2 VC d1 d2 V1
dt
(14.14)
d1 C
(14.15)
179
dVC
V
d2 iL C
dt
R
(14.16)
diL
d2 VC d1 d2 V1
dt
(14.17)
dVC
V
d2 iL C
dt
R
(14.18)
iL
iP d1 d2
2
(14.19)
180
iD iL
d2
d1 d2
(14.20)
VC
R
(14.21)
Portanto:
dVC
V
iD C
dt
R
(14.22)
dVC
V
d
iL 2 C
dt
d1 d2 R
(14.23)
Ou ainda,
V1
d1 T
L
(14.24)
d1 d2
2 iL
iP
(14.25)
181
d2
2 L iL
d1
V1 d1 T
(14.26)
diL
2 L iL VC
1 d1 VC
dt
V1 d1 T V1
(14.27)
dVC
d 2 T V1 VC
iL 1
dt
2L
R
(14.28)
diL
2 iL VC
1
dt
d1 T V1
d1 VC
dVC iL d12 T V1 VC
dt C 2 L C R C
(14.29)
(14.30)
182
diL dVC
0 . Portanto, a partir
dt
dt
das equaes gerais (14.17) e (14.18) obtemos as equaes
(14.31) e (14.32).
Em regime permanente,
2 IL f VC
1 D VC
D V1
0 IL
D2 V1 VC
2L f R
(14.31)
(14.32)
VC
V1
(14.33)
2 LL f VC
R
(14.34)
183
Portanto:
2 L f IL D2 V1
2 LL f VC
R
(14.35)
V
0 2 L f IL 1 C D2 VC
V1
(14.36)
VC 2 LL f VC 2 LL f
D2 0
R
R
V1
V1
Com G
(14.37)
VC
, obtemos:
V1
G2
2 LL f
2L f
G L D2 0
R
R
(14.38)
Desse modo,
G2 G
R
D2 0
2 LL f
(14.39)
1 1
2 D2 R
G
1
2 2
L f
(14.40)
IL
D V1 G
2 L f G 1
(14.41)
F (S )
iL (s)
d(s)
(14.42)
diL
2 iL VC
1
dt
d1 T V1
d1 VC
(14.43)
VC Vo
(14.44)
diL
2 iL Vo d1 Vo
1
dt
d1 T V1
L
(14.45)
Portanto:
Seja
G
Vo
V1
(14.46)
Desse modo:
diL
2 i
d V G
L 1 G 1 1
dt
d1 T
L
(14.47)
186
Seja
d1 D1 d1
(14.48)
iL ILo iL
(14.49)
diL 2 iL
V G
1 G d12 1
dt
T
L
(14.50)
Mas,
diL dIL diL
dt dt dt
Como
(14.51)
dIL
0 obtemos:
dt
diL diL
dt dt
(14.52)
Assim,
d1
diL
di
D1 d1 L
dt
dt
(14.53)
187
Seja d1
diL
0 . Portanto:
dt
d1
diL
di
D1 L
dt
dt
d12 D1 d1
(14.54)
(14.55)
(14.56)
D1
diL 2 1 G iL 2 D1 V1 G d1
dt
T
L
(14.57)
pois
2 L IL 1 G
D1 VC 0
D1 T
(14.58)
dt
D1T
L
(14.59)
2 1 G
2 V1 G
d1 (s)
s
iL (s)
D1 T
L
(14.60)
Assim:
iL (s) 2 Vo
1
d1 (s)
L 2 G 1
s
D1 T
(14.61)
D1 T
L IL
(14.62)
d1 (s)
2 Vo
D V
L s 1 o
L IL
(14.63)
dt
dvC
dt
i V
A L B 1
vC d
(14.64)
Com V1 constante, V1 0 .
As matrizes A e B so definidas pelas equaes (14.65) e
(14.66).
2 G 1
A D T
1
G2
L G 1
B
D2 T
2L C
2G
D R T
1
R C
(14.65)
2 G V1
D T V1
L C
(14.66)
X A X B U
(14.67)
s I A X (s) B U(s)
(14.68)
X (s) s I A B U(s)
(14.69)
i (s)
x(s) L
vC (s)
(14.70)
Portanto:
1
onde
2G 2
s DT
sI A
1
G2
L G 1
B U(s)
D2 T
2 L C
2G
DRT
1
s
RC
2 G V1
V (s)
L
1
D T V1 d(s)
L C
(14.71)
(14.72)
Como V1 0 , obtemos:
2 G V1
L
B U(s)
d(s)
D T V1
L C
(14.73)
191
Desse modo,
sI A
2CGR
1 DR 1 CRTS
(14.74)
2
2
DR T
R C 2G 2 DTS
onde
2 2G 2 2G 1
1
LC S 2 s
RC
DT
DT
DTRC
(14.75)
DTV1
s
VC (s)
D T
(14.76)
d(s)
2
1 2(G 1) 2 2G 1
LC S s
DT
DTRC
RC
Normalmente
2 2 G 1
1
T C
R C
(14.77)
192
Portanto:
2
K
s
VC (s)
D T
d(s)
2 G 1
2 G 1
s2
s
D T R C
D T
(14.78)
Sendo
K
D T V1
L C
(14.79)
f
D
(14.80)
193
CAPTULO 15
CONVERSOR CC-CC MEIA PONTE
MODULADO EM FREQUNCIA
15.1 INTRODUO.
194
Figura 15-2. Conversor CC-CC meia ponte ideal referido ao lado primrio do
transformador de isolamento, com modulao FM.
195
196
diL
vC V1
dt
(15.1)
dvC
v
iL C
dt
R
(15.2)
Durante
intervalo
de
tempo
d1T , T seu
197
diL
vC V1
dt
(15.3)
dvC
v
iL C
dt
R
(15.4)
diL
d1 vC d1 V1
dt
(15.5)
d1 C
dvC
d v
d1 iL 1 C
dt
R
(15.6)
d2 L
diL
d2 vC d2 V1
dt
(15.7)
d2 C
dvC
d v
d2 iL 2 C
dt
R
(15.8)
d1 d2 L
diL
d1 d2 vC d1 d2 V1
dt
(15.9)
d1 d2 C
dvC
v
d1 d2 iL d1 d2 C
dt
R
(15.10)
198
Onde,
d1 d2 1
(15.11)
diL
vC d1 d2 V1
dt
(15.12)
dvC
v
iL C
dt
R
(15.13)
d1 d2 1
(15.14)
d2 1 d1
(15.15)
d1 d2 2 d1 1
(15.16)
Como
Conclumos que
diL
vc 2 d1 1 V1
dt
(15.17)
199
dvC
v
iL C
dt
R
(15.18)
v 2 d1 1
diL
c
V1
dt
L
L
(15.19)
dvC iL
v
C
dt C R C
(15.20)
Portanto:
iP d1 d2
2
(15.21)
iP
2
(15.22)
V1 vC
d1 T
L
(15.23)
iL
Ou,
iL
Mas
iP
200
Sendo,
TS
2
(15.24)
V1 vC
d1 TS
2L
(15.25)
2L f
iL
V1 vC
(15.26)
Portanto:
iL
Desse modo,
d1
v 4 f iL 1
diL
C
V1
dt
L V1 vC L
(15.27)
dvC iL
v
C
dt C R C
(15.28)
v V
diL
4 V1
f iL C 1
dt V1 vC
L L
(15.29)
Ou ainda:
201
dvC iL
v
C
dt C R C
(15.30)
Em regime permanente,
diL dvC
0
dt dt
(15.31)
Portanto:
VC 4V1 fIL V1
L V1 VC L
IL VC
C R C
(15.32)
(15.33)
(15.34)
202
Portanto,
4 L f IL V1 VC V1 VC
V1
V1 V1
(15.35)
VC
V1
(15.36)
Desse modo,
4 L f IL
1 G 1 G
V1
(15.37)
Mas
IL
VC
R
(15.38)
Portanto,
4 L f VC
1 G 1 G
R
V1
(15.39)
4 L f
G 1 G 1 G
R
(15.40)
Ou ainda:
203
Desse modo,
4 L f
G 1 G2
R
(15.41)
Portanto:
G2
4 L f
G 1 0
R
(15.42)
2L f
4 L f
G
1
R
R
(15.43)
f 2 fs
(15.44)
4 L fs 2 2 L fs
G
1
R
(15.45)
Desse modo,
204
V 4 f iL 1
diL
o
V1
dt
L V1 Vo L
(15.46)
V V
diL 4 V1 f iL
1 o
dt
V1 Vo
L
(15.47)
Ou ainda:
Desse modo:
V V
diL
4
f iL 1 o
dt 1 G
L
(15.48)
205
f F f
(15.49)
iL IL iL
(15.50)
Portanto:
f iL F f IL iL
(15.51)
Seja:
f i 0
(15.52)
f iL F IL F iL f IL
(15.53)
(15.54)
Ento,
Como
dIL
0 , obtemos
dt
206
diL diL
dt dt
(15.55)
diL 4
IL f iL F 0
dt 1 G
diL
dt
4 4
F iL
IL f
1G
1G
(15.56)
(15.57)
(15.58)
Assim,
4 F
4 IL
s 1 G iL (s) 1 G f (s)
(15.59)
Desse modo:
4 IL
iL (s)
1G
f(s) s 4 F
1G
(15.60)
207
Mas,
4 IL 1 G V1
1G
LF
(15.61)
Portanto:
iL (s)
f(s)
1 G V1
4 F
LF s
1G
(15.62)
Normalmente,
4 F
2 f
1G
(15.63)
iL (s) 1 G (1 G) V1
4 L F2
f(s)
(15.64)
Desse modo:
208
CAPTULO 16
ANLISE DO ERRO COMETIDO AO SE
EMPREGAR O VALOR MDIO EM
ESPAO DE ESTADOS
d1 d2 1
(16.1)
209
d1 V1
d1 T I0
L
(16.2)
d2 V2
d2 T
L
(16.3)
I2 I1
Portanto:
I2
d1 V1
d V
d1 T 2 2 d2 T I0
L
L
(16.4)
210
Seja
i I2 I0
(16.5)
d V d V
i 1 1 2 2 d1 d2 T
L
(16.6)
V d1 V1 d2 V2
(16.7)
Portanto:
Mas,
V
T
L
(16.8)
212
I1
I2 I1 e
d1 T
V1
d2T
d2T
V2
1e
R
(16.9)
(16.10)
Portanto:
I2
d2T
d2T
d2T
V1
V
1 e e 2 1 e
R
R
(16.11)
214
T
d1 V1 d2 V2
1e
R
(16.12)
Ix I2
100%
I2
(16.13)
V1 100V
V2 100V
d1 0,7
L 10mH
R 10
(16.14)
L
R
(16.15)
217
REFERNCIAS BIBLIOGRFICAS
218