Você está na página 1de 220

ELETRNICA DE POTNCIA

MODELAGEM DE

CONVERSORES CC-CC
EMPREGANDO MODELO MDIO
EM ESPAO DE ESTADOS

IVO BARBI
EDIO DO AUTOR

Ivo Barbi

MODELAGEM DE
CONVERSORES CC- CC
EMPREGANDO MODELO
MDIO EM
ESPAO DE ESTADOS

Florianpolis
Edio do Autor
2015

Ivo Barbi
Internet: http://www.ivobarbi.com
E-mail: ivobarbi@gmail.com

II

MODELAGEM DE
CONVERSORES CC- CC
EMPREGANDO MODELO
MDIO EM
ESPAO DE ESTADOS

III

B236m Barbi, Ivo


Modelagem de conversores CC-CC empregando
modelo mdio em espao de estados / Ivo Barbi.
Florianpolis : [S. n.], 2014. 206 p. : il.
Inclui referncia
1. Eletrnica de potncia. 2. Circuitos eltricos lineares
Anlise.
3. Laplace, Transformadas de. 4. Conversores CC-CC. I. Ttulo.

CDU: 621.314.22
Catalogao na publicao por: Onlia Silva Guimares CRB14/071
IV

AGRADECIMENTOS
Ao Eng. Andreas M. P. Correa, por sua dedicao na
preparao desta edio, digitando o texto, editando figuras,
formatando e diagramando a edio final.

Ao Bruno Barbi, pela criao da capa.


Ao Diogo Duarte Luis, pelo apoio administrativo na
preparao desta edio.
Ao Prof. Cassiano Rech, da UFSM, pela sugesto do
ttulo.

VI

BIOGRAFIA DO AUTOR
Ivo Barbi nasceu em Gaspar, Santa Catarina, Brasil,
em 1949. Formou-se em Engenharia Eltrica pela Universidade
Federal de Santa Catarina em 1973. Obteve o ttulo de Mestre
em Engenharia Eltrica pela Universidade Federal de Santa
Catarina em 1976 e o ttulo de Doutor em Engenharia Eltrica
pelo Institut National Polytechnique de Toulouse, Frana, em
1979.
Fundou a Sociedade Brasileira de Eletrnica de
Potncia(SOBRAEP), o Instituto de Eletrnica de Potncia da
Universidade Federal de Santa Catarina (INEP-UFSC) e o
Congresso Brasileiro de Eletrnica de Potncia (COBEP).
Pesquisador 1A do CNPq e Fellow IEEE.
Foi Editor Associado na rea de Conversores Estticos
de Potncia do peridico internacional IEEE Transactions on
Industrial Electronics. e Editor Associado Convidado para
Edies Especiais do peridico IEEE Transactions on Power
Electronics.
Desde o ms de maro de 2015, professor visitante
do Departamento de Automao e Sistemas (DAS) da
Universidade Federal de Santa Catarina.

VII

VIII

Dedico este trabalho pequenino


ANTONIO BARBI,
nascido em 19/05/2015,
sua me
ADRIANA S. S. BARBI
e aos meus outros filhos
Bernardo Barbi
Bruno Barbi
Beatriz Barbi
Isadora Barbi

IX

PREFCIO
Os conversores estticos de energia eltrica, para serem
teis nas mais diversas aplicaes, devem ter suas variveis
eltricas, tais como tenses, correntes e potncias, devidamente
controladas.
Para escolher os controladores adequados e seus
parmetros, o projetista do conversor precisa conhecer os
modelos de planta do estgio de potncia do conversor, que
geralmente apresentam-se sob a forma de funes de
transferncias. Essas funes de transferncia so obtidas a
partir de equaes diferenciais lineares, que resultam da
linearizao de equaes no lineares, em torno de pontos de
operao especficos, nos quais o conversar dever operar.
Geralmente os conversores operam com frequncias de
comutao elevadas, da ordem de vrias dezenas de quilohertz. No entanto, as dinmicas envolvidas na troca de potncia
entre as fontes e as cargas, ocorrem em baixas frequncias, da
ordem de dezenas de hertz.
Uma das peculiaridades dos conversores estticos cc-cc
o fato de que em um perodo de operao, eles assumem
diversos estgios topolgicos, cujos circuitos equivalentes so
lineares, representados por equaes diferenciais de primeira
ou segunda ordem. Porm, o comportamento macroscpico, em
escala de tempo de suas respostas naturais do ponto de vista de
valores mdios quase instantneos, quase sempre no linear.
Das diversas tcnicas j propostas para a obteno dos
modelos matemticos dos conversores estticos cc-cc, duas se
tornaram populares: (a) emprego do conceito de modelo mdio
em espao de estado, proposto por Midlebrook e Cuk em 1976
[1], e (b) conceito de chave PWM, proposto por Vorprian em
1990 [4].
Cada uma das tcnicas tem vantagens e desvantagens em
relao outra. Porm, o mtodo que utiliza modelo mdio em
espao de estado atualmente o mais aceito e utilizado pela
XI

comunidade internacional de especialistas em eletrnica de


potncia.
O presente texto, despretensioso, incompleto e
certamente pleno de imperfeies, resultado das reflexes do
autor sobre problemas de modelagem de conversores estticos
cc-cc, devidamente amparadas por publicaes clssicas da
rea, de grande relevncia tcnica sobre o tema.
O texto pretende introduzir o assunto, de maneira simples
e resumida, atravs de exemplos, aos estudantes de engenharia
eltrica, sobretudo aos ps-graduandos da rea de eletrnica de
potncia e suas aplicaes. Por isso o autor espera que o
material possa ser til para essa comunidade. Espera tambm
que as imperfeies do texto no diminuam os benefcios que
ele possa trazer aos que desejam aprender a modelar e controlar
conversores estticos cc-cc.
Todo e qualquer comentrio, observao ou crtica que
possam contribuir para melhorar a qualidade do texto, sero
bem acolhidos pelo autor.
Florianpolis, agosto de 2015.

XII

Sumrio
PREFCIO ..................................................................................................... XI
SUMRIO ..............................................................................................XIII
CAPTULO 1

ANLISE DE CIRCUITOS LINEARES .................... 17

1.1

INTRODUO. .................................................................................. 17

1.2

SOLUO EMPREGANDO A TRANSFORMADA DE LAPLACE. ........... 20

1.3

EXEMPLO NUMRICO. ..................................................................... 25

1.4
ANLISE DE UM CIRCUITO COM APENAS RESISTORES E
CAPACITORES .............................................................................................. 27
CAPTULO 2

CIRCUITO RC CHAVEADO ...................................... 36

CAPTULO 3

CIRCUITO RC CHAVEADO ...................................... 41

CAPTULO 4
CHAVEADO

COVERSOR CC-CC ABAIXADOR A CAPACITOR


47

CAPTULO 5

CIRCUITO RL CHAVEADO ...................................... 58

CAPTULO 6

CIRCUITO LLR CHAVEADO.................................... 61

CAPTULO 7

CIRCUITO LC CHAVEADO ...................................... 67

CAPTULO 8

CIRCUITO VLR CHAVEADO ................................... 74

CAPTULO 9

MODELAGEM DO CONVERSOR BUCK ................ 81

9.1

INTRODUO. .................................................................................. 81

9.2

EQUACIONAMENTO DA PRIMEIRA ETAPA DE OPERAO. ............. 82

9.3

EQUACIONAMENTO DA SEGUNDA ETAPA DE OPERAO. ............. 83

9.4

ANALISE EM REGIME PERMANENTE. ............................................... 86

9.5

MODELO DE PLANTA PARA CONTROLE DA CORRENTE. .................. 89

XIII

9.6
OBTENO DA FUNO DE TRANSFERNCIA PARA O CONTROLE DA
TENSO DE CARGA. ..................................................................................... 93
9.7

EXERCCIO PROPOSTO.................................................................... 102

CAPTULO 10
10.1

MODELAGEM DO CONVERSOR BOOST .......... 103

INTRODUO. ................................................................................ 103

10.2 CIRCUITO EQUIVALENTE PARA OPERAO EM REGIME


PERMANENTE. ........................................................................................... 108
10.3 FUNO DE TRANSFERNCIA DO CONVERSOR PARA O CONTROLE
DA CORRENTE............................................................................................ 114
10.4 FUNO DE TRANSFERNCIA DO CONVERSOR PARA O CONTROLE
DE TENSO. ............................................................................................... 117
10.5 COMENTRIOS ADICIONAIS SOBRE A EXISTNCIA DE UM ZERO NO
SEMIPLANO DIREITO. ................................................................................ 127
10.6

EXERCCIO PROPOSTO.................................................................... 128

CAPTULO 11 MODELAGEM DO CONVERSOR


BUCK BOOST...................................................................................... 130
11.1

INTRODUO. ................................................................................ 130

11.2

OBTENO DAS EQUAES GENRICAS........................................ 132

11.3

ANALISE EM REGIME PERMANENTE. ............................................. 135

11.4

FUNO DE TRANSFERNCIA PARA O CONTROLE DA CORRENTE. 140

11.5 FUNO DE TRANSFERNCIA PARA O CONTROLE DA TENSO DE


SADA. 145
CAPTULO 12 CIRCUITO EQUIVALENTE DO CONVERSOR CCCC BIDIRECIONAL
EM REGIME
PERMANENTE .......................................................................................152
12.1

INTRODUO. ................................................................................ 152


XIV

12.2

OBTENO DO CIRCUITO EQUIVALENTE. ...................................... 154

CAPTULO 13 MODELAGEM DO CONVERSOR


BIDIRECIONAL ZETA-SEPIC........................................................... 158
13.1

INTRODUO. ................................................................................ 158

13.2

EQUAES GENRICAS. ................................................................. 160

13.3 CIRCUITO EQUIVALENTE PARA OPERAO EM REGIME


PERMANENTE............................................................................................ 162
13.4 FUNO DE TRANSFERNCIA PARA O CONTROLE DA CORRENTE DO
CONVERSOR ZETA-SEPIC BIDIRECIONAL. .................................................. 166
CAPTULO 14 MODELAGEM DO CONVERSOR BOOST EM
CONDUO DESCONTNUA ............................................................. 175
14.1

INTRODUO. ................................................................................ 175

14.2 EQUACIONAMENTO DO CONVERSOR BOOST OPERANDO EM


CONDUO DESCONTNUA. ..................................................................... 176
14.3

ANLISE EM REGIME PERMANENTE. ............................................. 183

14.4

MODELO DE PLANTA PARA CONTROLE DA CORRENTE NO INDUTOR.


185

14.5

FUNO DE TRANSFERNCIA PARA O CONTROLE DA TENSO. .... 189

CAPTULO 15 CONVERSOR CC-CC MEIA PONTE MODULADO


EM FREQUNCIA ................................................................................ 194
15.1

INTRODUO. ................................................................................ 194

15.2

MODELAGEM POR ESPAO DE ESTADOS. ..................................... 197

15.3

MODELO PARA OPERAO EM REGIME PERMANENTE. ............... 202

15.4

FUNO DE TRANSFERNCIA PARA O CONTROLE DA CORRENTE. 205

CAPTULO 16 ANLISE DO ERRO COMETIDO AO SE


EMPREGAR O VALOR MDIO EM ESPAO DE ESTADOS ...... 209
XV

16.1

FONTE DE TENSO ALIMENTANDO INDUTNCIA PURA. ............... 209

16.2

FONTE DE TENSO ALIMENTANDO CARGA RL. ............................. 213

REFERNCIAS BIBLIOGRFICAS .................................................. 218

XVI

CAPTULO 1
ANLISE DE CIRCUITOS LINEARES

1.1

INTRODUO.

Seja o circuito representado na Figura 1-1. Trata-se de


um circuito RLC srie. No instante t=0, o interruptor S
fechado.

Figura 1-1: Circuito RLC srie.

O comportamento do circuito definido pelas equaes


diferenciais (1.1) e (1.2). A corrente no indutor iL e a tenso no
capacitor vc so as variveis de estado do circuito.
L

diL
R iL vC v
dt

(1.1)

dvC
iL
dt

(1.2)

A partir de (1.1) e (1.2) obtm-se (1.3) e (1.4).


17

v
diL
R
v
iL C
dt
L
L L

(1.3)

dvC iL

dt C

(1.4)

As equaes (1.3) e (1.4) podem ser representadas na


forma matricial, de acordo com a expresso (1.5).
diL
dt

dvC

dt

R
L

1

C

1

1

0 v
L iL

L
v
vC

0
0 0

(1.5)

Sejam as definies descritas a seguir.

i
X L
vC
diL
dt
X
dvC

dt
R
L
A
1

1

L

(1.6)

(1.7)

(1.8)

18

B L

0 0

(1.9)

v
U
v

(1.10)

Desse modo, na forma matricial, obtm-se a equao


(1.11).
X AX BU

(1.11)

Podem ocorrer situaes em que as grandezas de sada


no sejam os estados, mas sim uma combinao deles.
Define-se ento a equao (1.12).
Y CX DU

(1.12)

onde Y um vetor definido pelas grandezas desejadas. C e D


so matrizes com termos constantes.
Agrupando as equaes (1.11) e (1.12) obtm-se as
equaes (1.13) e (1.14), conhecidas como equaes de estado
do sistema.
X AX BU

(1.13)

Y CX DU

(1.14)

Costuma-se representar em diagrama de blocos as


equaes de estado, de acordo com a Figura 1-2.

19

Figura 1-2. Representao das equaes de estado por diagrama de blocos.

1.2

SOLUO EMPREGANDO A TRANSFORMADA DE


LAPLACE.

Vamos, com o emprego da transformada de Laplace,


obter a soluo da equao de estados que representa o
comportamento do circuito. Vamos ignorar a equao (1.14).
Seja a equao (1.15).
X A X B U

(1.15)

Aplicando-se a transformada de Laplace, obtm-se a


equao (1.16).

X (s) A X (s) B U(s)

(1.16)

X (s) s I X (s) X (0)

(1.17)

Mas,

onde I a matriz identidade. O vetor X(0) representa o estado


inicial das variveis do circuito. Substituindo-se (1.17) em
(1.16) obtm-se (1.18).

20

s I X (s) X (0) A X (s) B U(s)

(1.18)

s I X (s) A X (s) X (0) B U(s)

(1.19)

s I A X(s) X(0) B U(s)

(1.20)

X (s) s I A X (0) s I A B U(s)

(1.21)

Assim:

Portanto:
1

Por razes didticas e para simplificar o problema, vamos


considerar nula a tenso de alimentao. Isto significa que o
vetor U=0. Portanto,

X (s) s I A X (0)
1

(1.22)

Resolve-se o sistema de equaes representado por (1.22)


aplicando-se a transformada inversa de Laplace. Assim:

X(s)

(1.23)

s I A 1 X (0)

(1.24)

X (t)
X (t)

Como o vetor X(0) formado por termos constantes,


podemos escrever:

21

X (t)

s I A 1 X (0)

(1.25)

Prosseguimos nossa anlise como segue.


R

s 0 L
s I A


0 s 1

C
R

s L
s I A
1

C
R
s L
1
s I A
1

1

L

1
L

1
L

(1.26)

(1.27)

(1.28)

Invertendo-se a matriz definida pela equao (1.28),


obtm-se:

LRs

1
s I A LRs RCs 1
L

2
LRs RCs 1

LRs RCs 1

C (R Ls)

LRs2 RCs 1
2

(1.29)

22

Seja

R
2L

(1.30)

02

1
LC

(1.31)

2 02 2

(1.32)

Com essas definies, aps manipulao algbrica


adequada, obtm-se:
s

(s )2 2
1

1/C

(s )2 2

1 / L

2
2
(s )

(2 s)
(s )2 2

(1.33)

Deste modo:

sIL 0

(s )2 2
1
s I A X (0)
IL 0 / C
(s )2 2

VC 0 / L
(s )2 2
(1.34)
(2 s)VC 0
(s )2 2

Vamos considerar o caso de um sistema pouco


amortecido, de modo que . Aplicando-se a transformada
inversa de Laplace, obtm-se:

23

t
e t sen(t )
e
cos(

t
)

I
L
L0
X(t ) t
e sen(t )
V
e t cos(t ) C 0

(1.35)

A expresso (1.35) pode ser reescrita como a expresso


(1.36).
X (t) (t) X (0)

(1.36)

IL 0
X (0) Estado inical
VC 0

(1.37)

I (t )
X (t ) L Vetor de estado
vc (t )

(1.38)

onde

t
e cos(t )
(t ) t
e sen(t )

e t sen(t )

t
e cos(t )

(1.39)

A matriz (t ) conhecida como matriz de transio de


estados.
Trata-se de um conceito muito importante, pois permite
conhecer os estados do sistema a qualquer instante, se as
condies iniciais forem conhecidas e se o sistema evoluir
livremente sem excitaes nem perturbaes.
24

A partir das expresses deduzidas com o emprego das


equaes de estado, podemos obter as expresses (1.40) e
(1.41).

1.3

iL (t ) e t IL0 cos(t ) C 0 sen(t )


L

(1.40)

vC (t ) e t L0 sen(t ) VC 0 cos(t )
C

(1.41)

EXEMPLO NUMRICO.

Vamos nesta seo apresentar um exemplo numrico e as


formas de onda resultantes.
Sejam os seguintes parmetros e condies iniciais:
L 50mH;

C 20F ;

IL 0 10 A;

VC 0 200V

R 10

Portanto:
R
100 / H
2L
1
0
1000 rad /s
LC

02 2 995 rad /s
L 49,8
C 0,02 Siemens
25

Desse modo,
100 t
cos(995t ) 4,02e 100t sen(995t ) IL 0
iL (t ) 10e


100 t
sen(t ) 200e 100t cos(t ) VC 0
vC (t ) 502,5e

As formas de onda resultantes, da corrente iL(t) e da


tenso vC(t), encontram-se representadas na Figura 1-3 e na
Figura 1-4 respectivamente.
Na Figura 1-5 mostrado o plano de fase, onde a
corrente iL(t) representada em funo da tenso vC(t).

Figura 1-3. Corrente em funo do tempo, para o circuito da Figura 1-2.

Figura 1-4. Tenso nos terminais do capacitor, para o circuito da Figura 1.2.

26

Figura 1-5. Plano de fase para as variveis de estado do circuito representado na


Figura 1-2.

1.4

ANLISE DE UM CIRCUITO COM APENAS


RESISTORES E CAPACITORES

Seja o circuito mostrado na Figura 1-6. Desejamos


encontrar as expresses das correntes i1(t) e i2(t).
V uma tenso constante e a chave S fechada no
instante t=0.
Todos os resistores, bem como os capacitores, so
idnticos entre si.
As tenses nos capacitores, vC1(t) e vC2(t), so as variveis
de estado do sistema.
Vamos estudar o caso particular em que as condies
iniciais sejam nulas. Por inspeo do circuito podemos escrever
as equaes (1.42) e (1.43).

27

Figura 1-6. Circuito com resistores e capacitores.

iC 1

V V1 V1 V2

R
R

(1.42)

V1 V2 V2

R
R

(1.43)

iC 2

Mas,
iC 1 C

dv1
dt

(1.44)

iC 2 C

dv2
dt

(1.45)

Portanto,
RC

dv1
2V1 V2 V
dt

(1.46)

dv2
V1 2V2
dt

(1.47)

RC

28

Seja
RC

(1.48)

Portanto,

v 2

1
v2 1

1 v1 v

2 v2 0

(1.49)

Ou ainda,

v1 2 /

v2 1 /

1 / v1 v /

2 / v2 0

(1.50)

Desse modo,
V A V B U

(1.51)

v
V 1
v2

(1.52)

v
V 1
v2

(1.53)

onde,

2 /
A
1 /

1 /

2 /

(1.54)

29

v /
B U

(1.55)

Tambm por inspeo pode-se escrever:


i1

V V1
R

(1.56)

i2

V1 V2
R

(1.57)

Portanto,

0 v1 V / R
i1 1 / R

i2 1 / R 1 / R v2 0

(1.58)

i
i 1
i2

(1.59)

0
1 / R
C

1 / R 1 / R

(1.60)

V / R
D U

(1.61)

Seja

30

Portanto:

i C V D U

(1.62)

Resumindo-se as expresses (1.51) e (1.61), obtm-se

V A V B U

(1.63)

i C V D U

(1.64)

que a forma geral da representao de estado.


Verificamos que nosso circuito, que um sistema de
segunda ordem linear e invariante no tempo, est sendo
descrito matematicamente por um sistema formado por duas
equaes diferenciais lineares com coeficientes constantes.
Vamos ento resolver essas equaes.
Aplicando-se a transformada de Laplace na equao
(1.63) obtm-se a equao (1.65).

sV (s) V (0) A V (s) B U(s)

(1.65)

Desse modo:

s I A V (s) V (0) B U(s)

(1.66)

V (s) s I A V (0) s I A B U(s)

(1.67)

Ou ainda:
1

31

Seja V (0) 0 , nossa hiptese inicial. Assim:


Mas,
2
s
1
s I A
1

2
s

(1.68)

Portanto,

s 2

2
1
s 2 1
s I A

s 2 2 1

V
B U(s) s

2
s 2 1
s 2
2
s 2 1

(1.69)

(1.70)

Assim,
V s 2

2
s s 2 1
1
s I A B U(s)
V

s s 2 2 1

(1.71)

32

Desse modo,
V s 2

V1 (s) s s 2 1

V
V2 (s)

s s 2 2 1

(1.72)

Aplicando-se a transformao inversa de Laplace na


equao (1.67) obtm-se a equao (1.73).

V (t)

V (s)

(1.73)

Desse modo,

V1 (t )

t
3t

3
e

(1.74)

V t
V2 (t ) e 1 e 2
6

(1.75)

Nosso objetivo encontrar as correntes I1(t) e I2(t).


A partir da expresso (1.64), obtemos:

i C V D U

(1.76)

33

Portanto,

0 v1 (t ) V / R
i1 (t ) 1 / R

i2 (t ) 1 / R 1 / R v2 (t) 0

(1.77)

Assim,
V v1 (t )
R

(1.78)

v1 (t ) V2 (t )
R

(1.79)

i1 (t )

i2 (t )

Substituindo as expresses (1.74) e (1.75) em (1.78) e


(1.79) obtemos:

i1 (t )

t
3t

3
e

6R

V
i2 (t ) 1 3e
3R

Observar-se que para t i1 () i2 ()

(1.80)

(1.81)

V
, como era
3R

esperado.
Sejam os seguintes parmetros, escolhidos a ttulo de
ilustrao:
34

V 100V
C 1000 F
R 10

As correntes i1(t) e i2(t), em funo do tempo, encontramse representadas na Figura 1-7, para esses parmetros.

Figura 1-7. Evoluo das correntes do circuito representado na Figura 1-6.

35

CAPTULO 2
CIRCUITO RC CHAVEADO

Seja o circuito representado na Figura 2-1.

Figura 2-1- Circuito RC Chaveado.

O interruptor ideal
representado na Figura 2-2.

comandado

pelo

sinal

Figura 2-2. Sinal de comando do interruptor S.

O interruptor S encontra-se fechado quando S 1 e


aberto quando S 0 . O perodo de funcionamento TS.
36

Desse modo,

S 1 no intervalo 0, DTS
S 0 no intervalo DT ,TS
A varivel D, definida por (2.1), denominada razo
cclica.
D

t1
T

(2.1)

Vamos supor que o capacitor C esteja inicialmente


carregado e que sua tenso inicial seja VC0.
Se S permanecer fechado continuamente (D=1), a tenso
vc(t) e a corrente ic(t) sero representadas pelas expresses (2.2)
e (2.3).
vc t VC 0 e

ic t

(2.2)

VC 0 t
e
R

(2.3)

A expresso (2.2) a soluo da equao diferencial


linear de primeira ordem representada por (2.4).
C

dvc (t ) vc (t )

0
dt
R

(2.4)

37

Com essas informaes desejamos obter a expresso da


tenso do capacitor em funo do tempo, para o interruptor S
operando com D 1.
Durante um ciclo de operao, o circuito assume dois
estados topolgicos mostrados na Figura 2-3.

Figura 2-3. Estados topologicos do circuito.

Durante o intervalo de tempo t1 , S encontra-se fechado


e parte da energia armazenada no capacitor dissipada em R.
Os dois estgios topolgicos mostrados na Figura 2-2 so
representados pelas equaes diferenciais lineares de primeira
ordem (2.5) e (2.6) respectivamente.
C

dvc (t ) vc (t )

0
dt
R

(2.5)

dvc (t )
0
dt

(2.6)

Vamos multiplicar todos os termos de (2.5) por D e todos


os termos de (2.6) por (1-D). Em seguida vamos somar as duas
equaes.
Assim:

38

D C

dvc (t)
v (t )
D c 0
dt
R

(2.7)

dvc (t )
0
dt

(2.8)

dvc (t ) D
vc (t ) 0
dt
R

(2.9)

1 D C
Portanto:
C

A expresso (2.9) representa o circuito mostrado na


Figura 2-4

Figura 2-4. Circuito equivalente.

Seja o resistor equivalente definido pela expresso (2.10).


Req

R
D

(2.10)

Observe que o valor da resistncia equivalente Req


inversamente proporcional razo cclica D.
Desse modo, o efeito do chaveamento um aumento da
resistncia aparente do resistor do circuito.
39

A constante de tempo do circuito com chaveamento

eq Req C
eq

R C
D

(2.11)
(2.12)

Ou ainda,

eq

(2.13)

Podemos interpretar o efeito do chaveamento como o


aumento da constante de tempo do circuito.
Assim, como D 1 , eq .
Com o emprego da tcnica descrita, obtm-se um nico
circuito linear, para um valor dado de D , que representa os
dois estados topolgicos do circuito, associados aos dois
estados de conduo do interruptor. Dito de outra forma, o
circuito original, chaveado, passa a ser representado por um
circuito sem interruptor, com variveis contnuas.
Cada estado topolgico, para D constante,

representado por um circuito linear, descrito por uma equao


diferencial linear.
O circuito equivalente tambm linear, onde as variveis
(estados) so valores mdios quase instantneos. O mtodo
empregado contem aproximaes e introduz erro. O erro
tanto menor quanto menor for o perodo de chaveamento em
relao constante de tempo original do circuito.
T
Simulaes realizadas mostram que para S 0,10 o

erro cometido menor que 1%.


40

CAPTULO 3
CIRCUITO RC CHAVEADO

Seja o circuito representado na Figura 3-1.

Figura 3-1. Circuito RC chaveado.

O capacitor C1 encontra-se inicialmente carregado e sua


tenso inicial VC10. C2 encontra-se descarregado. t
S aberto e fechado com alta frequncia de valor
constante. A razo cclica D considerada constante.
Ao longo do tempo, parte da energia inicialmente
acumulada em C1 transferida para C2, e parte dela
transformada em calor no resistor R.
Desejamos encontrar as expresses que representem os
valores mdios quase instantneos das tenses vC1(t) e vC2(t).
Em um perodo de operao, o circuito possui dois
estgios topolgicos representados na Figura 3-2.

Figura 3-2. Estados topolgicos do conversor: (a) intervalo DT e (b) intervalo


( 1 D ) T.
41

Vamos equacionar cada um desses estgios topolgicos.


a) Primeiro Estgio: 0 t DT
dvc1 (t )
i
dt

(3.1)

dvc 2 (t )
i
dt

(3.2)

vC 1 (t ) vC 2 (t )

R
R

(3.3)

dvc1 (t )
v (t ) v (t )
C1 C2
dt
R
R

(3.4)

dvc 2 (t) vC 1 (t) vC 2 (t)

dt
R
R

(3.5)

C1

C2

Portanto,
C1

C2

b) Segundo Estgio: DT t T

C1

dvc1 (t )
0
dt

(3.6)

C2

dvc 2 (t )
0
dt

(3.7)

Vamos multiplicar (3.4) e (3.5) por D. Assim:

42

DC1

dvc1 (t )
D
D
vC 1 (t ) vC 2 (t )
dt
R
R

(3.8)

dvc 2 (t ) D
D
vC 1 (t ) vC 2 (t )
dt
R
R

(3.9)

DC2

Do mesmo modo, vamos multiplicar (3.6) e (3.7) por


(1-D). Assim,

1 D C1

dvc1 (t )
0
dt

(3.10)

1 D C2

dvc 2 (t )
0
dt

(3.11)

Adicionando (3.6) com (3.10) obtemos (3.12).


C1

dvC 1 (t )
D
D
vC 1 (t ) vC 2 (t )
dt
R
R

(3.12)

Adicionando (3.8) com (3.11) obtemos (3.13).


C2

dvC 2 (t ) D
D
vC 1 (t ) vC 2 (t )
dt
R
R

(3.13)

Desse modo (3.12) e (3.13) formam um sistema de


equaes diferenciais de primeira ordem, representado pelas
equaes (3.14).

43

C1

dvC 1 (t )
D
D
vC 1 (t ) vC 2 (t )
dt
R
R
(3.14)

C2

dvC 2 (t ) D
D
vC 1 (t ) vC 2 (t )
dt
R
R

Seja o resistor equivalente definido pela expresso (3.15).


Req

R
D

(3.15)

Ento,

C1

dvC 1 (t )
v (t ) v (t )
C1 C2
dt
Req
Req
(3.16)

C2

dvC 2 (t ) vC 1 (t ) vC 2 (t )

dt
Req
Req

O sistema de equaes (3.16) representa o circuito


mostrado na Figura 3-3, contnuo, vlido para valores mdios
quase instantneos.

Figura 3-3. Circuito equivalente para valores mdios quase instantneos.


44

Verificamos que devido ao do chaveamento, o valor


da resistncia aparente modificado e representado pela
expresso (3.17).
Req

R
D

(3.17)

A constante de tempo do circuito resultante


representada pela expresso (3.18).

Req C

(3.18)

C1 C 2
C1 C 2

(3.19)

onde

Seja VC10 a tenso inicial no capacitor C1. O capacitor C2


encontra-se inicialmente descarregado.
Ento a corrente atravs do resistor equivalente durante o
regime transitrio dada pela equao (3.20).

VC 10 t
i(t )
e
Req

(3.20)

As tenses sobre os capacitores C1 e C2, em seus valores


mdios quase instantneos, so representadas pelas expresses
(3.21) e (3.22), respectivamente.

45

vC 1 (t )

t

VC 10

e
1 2

C1 C 2

(3.21)

t

C1 VC 10

C1 C 2

(3.22)

vC 2 (t )

O procedimento apresentado nos permitiu, a partir da


representao por equaes de estado de um circuito chaveado
com dois estgios topolgicos lineares, encontrar valores
mdios das variveis de estado, que por sua vez representam
um circuito equivalente no chaveado ou contnuo. Este o
princpio geral que iremos encontrar na modelagem dos
diversos circuitos que sero apresentados nos captulos
subsequentes deste texto.
A partir das equaes (3.21) e (3.22) podemos observar
que aps o perodo transitrio, quando a corrente do circuito se
anula, as tenses 1 e 2 tornam-se iguais entre si, com o
valor dado pela expresso (3.23).
VC1 VC 2

VC10 C1
C1 C2

(3.23)

Portanto, os valores das tenses finais nos capacitores


no dependem do valor do resistor R, nem da frequncia de
comutao ou da razo cclica. Dependem apenas do valor da
tenso inicial no capacitor C1 e das capacitncias de C1 e C2.
Porm a durao do perodo transitrio depende desses
parmetros.
46

CAPTULO 4
COVERSOR CC-CC ABAIXADOR A
CAPACITOR CHAVEADO

Seja o circuito representado na Figura 4-1. Trata-se de


um conversor CC-CC abaixador, empregando apenas
capacitores, interruptores e suas resistncias parasitas, portanto
sem o emprego de dispositivos magnticos, como indutores ou
transformadores. Nosso objetivo obter suas caractersticas
fundamentais, como ganho esttico e circuito equivalente,
empregando a tcnica de valores mdios em espao de estado.

Figura 4-1. Conversor CC-CC abaixador a capacitor chaveado.

Os interruptores, considerados ideais, so comandados de


acordo com os sinais mostrados na Figura 4-2.

47

Figura 4-2. Sinais de comando dos interruptores do circuito representado na


Figura 4-1.

Nosso objetivo encontrar um circuito linear


equivalente, vlido para valores mdios quase instantneos, que
permita determinar o comportamento do conversor.
Num ciclo completo de funcionamento, o conversor
assume dois estados topolgicos. Durante o intervalo de tempo
(0, DT), o circuito equivalente representado pela Figura 4-3.

Figura 4-3. Circuito equivalente para o primeiro estgio topolgico.

Durante o intervalo de tempo (DT,T), o circuito


equivalente representado pela Figura 4-4.
48

Figura 4-4. Circuito equivalente para o segundo estgio topolgico.

Vamos primeiramente obter as equaes que representam


o primeiro estgio de operao (Figura 4-3).
iC 1
iC 2

v1 vC 1 vC 2

R1 R1 R1

vC 2 v1 vC 1 vC 2

Ro R1 R1 R1

(4.1)

(4.2)

C1

dvC 1
iC 1
dt

(4.3)

C2

dvC 2
iC 2
dt

(4.4)

Substituindo a equao (4.1) em (4.3) e a equao (4.2)


em (4.4) obtemos (4.5) e (4.6):
C1

dvC 1
v
v
v
C1 C2 1
dt
R1 R1 R1

(4.5)

49

C2

1 1 v
dvC 2
v
C 1 vC 2 1
dt
R1
Ro R1 R1

(4.6)

A seguir, vamos equacionar o circuito representado pela


Figura 4-4.
vC 1 vC 2

R1 R1

(4.7)

vC 2 vC 1 vC 2

Ro R1 R1

(4.8)

C1

dvC 1
iC 1
dt

(4.9)

C2

dvC 2
iC 2
dt

(4.10)

dvC 1
v
v
C1 C2
dt
R1 R1

(4.11)

1 1
dvC 2 vC 1

vC 2
dt
R1
Ro R1

(4.12)

iC 1

iC 2

Portanto,
C1

C2

Vamos representar os modelos obtidos na forma


matricial, de acordo com as expresses (4.13) e (4.14) para os
intervalos de tempo (0, DT) e (DT,T) respectivamente.

50

dvC 1 1
C1 dt R1

1
dv
C
C2
2

dt R1

v1


vC 1 R1

1 1 vC 2 v1

R
1
Ro R1

dvC 1 1
C1 dt R1

C dvC 2 1
2

dt R1

1
R1

vC 1

1 1 vC 2

Ro R1
1
R1

(4.13)

(4.14)

As expresses (4.13) e (4.14), escritas na forma compacta


so representadas pelas expresses (4.15) e (4.16).

K1 X A1 X B1U

(4.15)

K2 X A2 X B2U

(4.16)

v
X C1
vC 2

(4.17)

onde,

o vetor de estado, sendo VC1 e VC2 os estados do circuito.

51

1
R
1
A1
1

R1

R1 Ro


R1 Ro

(4.18)

1
R
1
A2
1

R1

R1 Ro


R1 Ro

(4.19)

1
R1

1
R1

1 0
B1

0 1

(4.20)

B2 0

(4.21)

v1
R
U 1
v1
R
1

(4.22)

Vamos multiplicar as expresses (4.15) e (4.16) por D e


por (1-D) respectivamente.
Assim,

DK1 X DA1 X DB1U

(4.23)

(1 D)K2 X (1 D)A2 X

(4.24)

Vamos analisar a operao em regime permanente.


Portanto, X 0. Desse modo,
52

0 DA1 X DB1U

(4.25)

0 (1 D)A2 X

(4.26)

R1 Ro


R1Ro
1
1
Dv1
R

R1
1

R1 0
(1 D)
1
R Ro Dv1
1

R1Ro R1
R1

(4.27)

Portanto:
1
R
1
D
1

R1

1
R1

O sistema representado por (4.27) pode ser simplificado,


resultando na equao (4.28).

1
1

D
R1 Ro
1 R
o

1
1

D v1
(1 D)
R1 Ro
0
1 R D v1
o

(4.28)

53

Assim:
D
D

D D R1 Ro

Ro

(1 D)
(1 D)

D v1

R1 Ro
0
(1

D
)

(1

D
)

Ro

(4.29)

Aps as devidas manipulaes algbricas, obtm-se as


expresses (4.30) e (4.31).

vC 1 (1 2D) vC 2 D v1 0
R1 Ro
vC 2 D v1 0
Ro

1 2D vC 1

(4.30)
(4.31)

Manipulaes algebricamente se expresses (4.30) e


(4.31), obtemos a expresso (4.32).
vC 2
2D (1 D)

v1 R1 Ro
2

1 2D
Ro

(4.32)

Seja o caso particular em que D 0,5 . Portanto,


Ro
vC 2
R1 Ro

v1

(4.33)
54

A expresso (4.33) mostra que o ganho ideal do


conversor apresentado igual a 0,5. O valor real do ganho
ligeiramente menor que 0,5, devido queda de tenso no
resistor srie equivalente R1 .
A expresso (4.33) representa o circuito equivalente
mostrado na Figura 4-5.

Figura 4-5. Circuito equivalente do conversor CC-CC abaixador a capacitor


chaveado.

Para razo cclica diferente de 0,5 o circuito equivalente


encontra-se representado na Figura 4-6.

Figura 4-6. Circuito equivalente para D 0,5.

Desse modo, pode-se escrever a expresso (4.34).

v0 0,5 Ro

v1 Ro Req

(4.34)

55

Mas, como foi demonstrado anteriormente:


vo
2D (1 D)

v1 R1 Ro
2

1 2D
Ro

(4.35)

Igualando-se a expresso (4.34) com (4.35) e


manipulando-se algebricamente, obtm-se a expresso (4.36).

Req

R1
4(D D2 )

(4.36)

Req

1
4(D D2 )

(4.37)

Ou ainda,

R1

Na Figura 4-7 representado o valor de Req / R1 em


funo da razo cclica D.

Figura 4-7. Resistncia equivalente em funo da razo ciclica D.


56

Observa-se que o valor mnimo da resistncia equivalente


ocorre para D 0,5 . Por isso esses conversores geralmente so
projetados para operar com esse valor de D .
Pode-se tambm demonstrar que o valor de Req depende
da frequncia de chaveamento do circuito, alm da razo
cclica D . Para D 0,5 , o modelo obtido vlido se for
respeitada a restrio:

TS R1 C1

(4.38)

1
R1 C1

(4.39)

ou ainda
fS

Na anlise apresentada, foi considerada muito grande a


capacitncia do capacitor C2.
Na anlise apresentada a ttulo de exemplo, todos os
componentes foram considerados ideais, exceto o capacitor C1
cuja resistncia R1. Contudo, o procedimento pode ser
facilmente estendido para as situaes em que as demais no
idealidades sejam includas.
Essa anlise que acabamos de apresentar, serve para
mostrar a eficincia do mtodo do valor mdio em espao de
estado, na anlise dos conversores CC-CC a capacitor
chaveado, que de outra forma seria complexa e demorada.

57

CAPTULO 5
CIRCUITO RL CHAVEADO

Seja o circuito representado na Figura 5-1.

Figura 5-1. Circuito RL paralelo com interruptor.

O interruptor S ideal e opera com frequncia constante


e razo cclica D.
Em um ciclo de operao ocorrem dois estgios
topolgicos para os intervalos de tempo (0,DT) e (DT,T)
respectivamente, mostrados na Figura 5-2.

Figura 5-2. Estagios topolgicos para o circuito RL paralelo.

Os dois estgios so representados pelas equaes


diferenciais (5.1) e (5.2), respectivamente.

58

diL
0
dt

(5.1)

diL
R iL 0
dt

(5.2)

Vamos multiplicar (5.1) e (5.2) por D e (1-D)


respectivamente, obtendo (5.3) e (5.4).
D L
(1 D) L

diL
0
dt

diL
(1 D) R iL 0
dt

(5.3)

(5.4)

Somando (5.3) com (5.4) obtemos (5.5).


L

diL
(1 D) R iL 0
dt

(5.5)

A equao diferencial (5.5) representa o circuito


mostrado na Figura 5-3.

Figura 5-3. Circuito equivalente do circuito RL paralelo com interruptor.

59

Seja,

Req (1 D)

(5.6)

diL
Req iL 0
dt

(5.7)

Assim:
L

Seja ILo o valor da corrente inicial no indutor.


Resolvendo-se a equao diferencial (5.7) obtm-se a
expresso (5.8).
t

iL (t ) ILoe

(5.8)

L
L

Re q (1 D) R

(5.9)

Onde,

Verificamos ento que o chaveamento modifica e


controla o valor da resistncia equivalente e consequentemente
da constante de tempo do circuito.
A hiptese fundamental empregada na modelagem, mais
uma vez, o perodo de chaveamento ser muito menor que a
constante de tempo definida pelos parmetros do circuito, R e
L, como geralmente ocorre nos circuitos reais.

60

CAPTULO 6
CIRCUITO LLR CHAVEADO

Seja o circuito representado na Figura 6-1. So adotadas


as mesmas condies de operao do circuito estudado no
CAPTULO 5.
Seja IL1o a corrente inicial em L1 , com o sentido indicado
na Figura 6-1. Seja nula a corrente inicial em L2 .
Deseja-se obter o circuito equivalente que represente a
evoluo das grandezas mdias quase instantneas do circuito,
em funo do tempo, em regime permanente.

Figura 6-1. Circuito LLR em paralelo com interruptor.

Os dois estgios topolgicos, para os intervalos de tempo


(0, DT) e (DT, T) encontram-se representados na Figura 6-2.

61

Figura 6-2. Estgios topologicos do circuito LLR.

As equaes para o intervalo (DT, T) so:


L1

diL1
V
dt

(6.1)

diL2
V
dt

(6.2)

L2

V RiL1 RiL2

(6.3)

Portanto,
L1

diL1
R iL1 R iL2
dt

(6.4)

diL2
R iL1 R iL2
dt

(6.5)

L2

Para o intervalo (0, DT) so obtidas as equaes:


L1

diL1
0
dt

(6.6)

62

L2

diL1
0
dt

(6.7)

Na forma matricial, para os intervalos de tempo (DT, T) e


(0, DT), o circuito representado pelas equaes (6.8) e (6.9),
respectivamente.
diL1
L1 dt R R iL1


L diL2 R R iL2
2

dt

(6.8)

diL1
L1 dt 0


L diL2 0
2

dt

(6.9)

Multiplicando-se (6.8) por (1-D) e (6.9) por D obtm-se:


diL1

(1 D) L1 dt (1 D) R (1 D) R iL1

(6.10)
(1 D) L diL2 (1 D) R (1 D) R iL2

2
dt

diL1

D L1 dt 0


D L diL2 0

2
dt

(6.11)

63

Somando-se (6.10) com (6.11) obtm-se (6.12).


diL1
L1 dt (1 D) R (1 D) R iL1


L diL2 (1 D) R (1 D) R iL2
2

dt

(6.12)

Ou ainda:
L1

diL1
(1 D) R iL1 (1 D) R iL2
dt

(6.13)

diL2
(1 D) R iL1 (1 D) R iL2
dt

(6.14)

L2

Seja,

Req (1 D) R

(6.15)

Assim:
L1

diL1
Req iL1 Req iL2
dt

(6.16)

diL2
Req iL1 Req iL2
dt

(6.17)

L2

As expresses (6.16) e (6.17) representam o circuito


equivalente mostrado na Figura 6-3.

64

Figura 6-3. Circuito equivalente para o circuito original LLR.

Pode-se ento concluir que o chaveamento modifica o


valor da resistncia aparente do circuito, definida pela
expresso (6.15).
O circuito resultante representa os valores mdios quase
instantneos das tenses e correntes do circuito.
Resolvendo-se o sistema de equaes diferencias (6.16) e
(6.17) obtm-se as expresses seguintes.
t

e
1 2

IL1 (t ) IL1o
L1 L2
t

1 e

IL2 (t ) IL1o L1
L1 L2

IR (t ) IL1o e

(6.18)

(6.19)

(6.20)

onde,

Leq
Req

(6.21)
65

Req (1 D) R
Leq

L1 L2
L1 L2

(6.22)
(6.23)

Verifica-se que o valor final de IR (t ) igual zero.


Contudo, os valores finais de IL1 (t ) e IL2 (t ) so no nulos.
A partir da anlise das equaes (6.24) e (6.25), pode-se
concluir que aps o transitrio, ou seja, para um tempo muito
grande, as correntes nos dois indutores tornam-se iguais entre
si, com os valores definidos pelas equaes (6.26) e (6.27).

1 = 10 .

2 = 10 .

1
1 +2

1
1 +2

(6.26)

(6.27)

66

CAPTULO 7
CIRCUITO LC CHAVEADO

Seja o circuito representado na Figura 7-1, com todos os


seus componentes ideais.

Figura 7-1. Circuito LC chaveado.

A corrente inicial no indutor L ILo e a tenso inicial no


capacitor C VCo.
Os interruptores S1 e S2 so comandados de acordo com
os sinais representados na Figura 7-2.

Figura 7-2. Sinais de comando dos interruptores S1 e S2.


67

Os estgios topolgicos, para um ciclo de operao,


encontram-se representados na Figura 7-3.

Figura 7-3. Estgios toplogicos para um perodo de operao do circuito.

Durante o intervalo de tempo (0, DT) o circuito


representado pelas equaes (7.1) e (7.2).
L

diL
0
dt

(7.1)

dvC
0
dt

(7.2)

Durante o intervalo de tempo (DT, T) o circuito


representado pelas equaes (7.3) e (7.4).
L

diL
vC
dt

(7.3)

dvC
iL
dt

(7.4)

Os dois sistemas de equaes so representados na forma


matricial pelas equaes (7.5) e (7.6), respectivamente.

68

diL
L dt

C dvC

dt

0 0 iL


0 0 vC

(7.5)

diL
L dt

C dvC

dt

0 1 iL


1 0 vC

(7.6)

Multiplicando-se (7.5) por D, (7.6) por (1-D) e somandose, obtm-se as equaes (7.7) e (7.8).
L

diL
(1 D) vC
dt

(7.7)

dvC
(1 D) iL
dt

(7.8)

As equaes (7.7) e (7.8) representam o circuito


mostrado na Figura 7-4.

Figura 7-4. Circuito equivalente do circuito LC chaveado.

Manipulando-se a equao (7.8) obtm-se

69

vC

(1 D)
iLdt
C

(7.9)

Substituindo-se (7.9) em (7.7) obtm-se (7.10).

diL (1 D)2

iLdt
dt
C

(7.10)

Seja,

C eq

C
(1 D)2

(7.11)

Assim,

diL 1

iLdt
dt C eq

(7.12)

diL
iLdt
dt

(7.13)

Ou ainda,
L C eq

Portanto:

d 2iL
L C eq 2 iL
dt

(7.14)

A expresso (7.14) representa o circuito equivalente


mostrado na Figura 7-5.
70

Figura 7-5. Circuito equivalente final do circuito LLC chaveado.

Desse modo, podemos concluir que o chaveamento


produz um capacitor varivel, dependente da razo cclica.
Como 0 D 1 , ento Ceq C .
Encontramos assim uma maneira de obter um capacitor
cuja capacitncia maior que o valor da capacitncia do
capacitor fsico.
A partir da equao (7.7) possvel encontrar a equao
(7.15).
(1 D)
vC dt
L

(7.15)

(1 D)
vC dt
L

(7.16)

diL

Portanto,
iL

Substituindo-se (7.16) em (7.8) obtm-se.

dvC (1 D)2
C

vC dt
dt
L

(7.17)

71

Portanto:

C L d 2vC

vC
(1 D)2 dt 2

(7.18)

Seja,

Leq

L
(1 D)2

(7.19)

d 2vC
vC
dt 2

(7.20)

Portanto:

C Leq

O circuito equivalente representado pela equao (7.20)


mostrado na Figura 7-6.

Figura 7-6. Ciruito equivalente alternativo para o circuito LC chaveado.

Neste caso, podemos interpretar o efeito do chaveamento


como a modificao da indutncia equivalente do circuito
original.
A pulsao do circuito chaveado definida pela equao
(7.21).
72

1
LC

(7.21)

1 D

Portanto:

1 D
LC

(7.22)

Seja,

1
LC

(7.23)

Portanto,

1 D o

(7.24)

A expresso mostra o efeito da razo cclica sobre a


frequncia natural do circuito.
A anlise apresentada, mais uma vez, demonstra a
eficcia e a simplicidade que o mtodo de modelo mdio em
espao de estado proporciona, na anlise de circuitos eltricos
chaveados.

73

CAPTULO 8
CIRCUITO VLR CHAVEADO

Seja o circuito representado na Figura 8-1. O interruptor


ideal e opera com razo cclica D.

Figura 8-1. Circuito com resistor chaveado.

Os dois estados topolgicos para os intervalos (0, DT) e


(DT, T) encontram-se representados na Figura 8-2.

Figura 8-2. Estados topologicos para um perodo de operao do circuito VLR


chaveado.

Os dois estgios so representados pelas equaes (8.1) e


(8.2) respectivamente.

74

di
v
dt

(8.1)

di
v R i(t )
dt

(8.2)

Multiplicando-se (8.1) por D e (8.2) por (1-D), e


somando-se, obtm-se as expresses (8.3) e (8.4).
D L
(1 D) L

di
D v
dt

di
(1 D) v (1 D) R i
dt

(8.3)

(8.4)

Adicionando-se (8.3) e (8.4) obtm-se (8.5).


L

di
v (1 D) R i
dt

(8.5)

A equao (8.5) representa o circuito mostrado na Figura


8-3.

Figura 8-3. Circuito equivalente do circuito VLR chaveado.

75

A resposta a um degrau da tenso de entrada dada pela


equao (8.6).

V
R
i(t ) 1 e eq
R

(8.6)

onde:

Req (1 D)R

(8.7)

Deve-se observar que o circuito mostrado na Figura 8-3


genrico, sendo valido para tenso V com qualquer forma de
onda. tambm valido tanto para operao em regime
permanente quanto para transitrio.
O circuito equivalente em regime permanente para tenso
continua de entrada mostrado na Figura 8-4.

Figura 8-4. Circuito equivalente para tenso continua.

O circuito equivalente para alimentao senoidal


encontra-se representado na Figura 8-5.

76

Figura 8-5. Circuito equivalente para tenso alternada senoidal.

A impedncia Z definida pela expresso (8.8).

Z (1 D) R j L

(8.8)

Para razo cclica D constante, o circuito resultante da


anlise, mostrado na Figura 8-3, invariante no tempo.
possvel, a partir de um ponto de operao, introduzir
pequena perturbao na razo cclica D.
Seja a equao (8.9), obtida anteriormente.
Vamos introduzir uma perturbao muito pequena em D,
e obter a resposta no tempo.
L

di
v (1 D) R i
dt

(8.9)

D Do D

(8.10)

i IO i

(8.11)

Substituindo as equaes (8.10) e (8.11) em (8.9)


obtemos a equao (8.12).
L

d
IO i v R 1 Do D IO i
dt

(8.12)
77

Desenvolvendo-se (8.12) obtm-se (8.13).


L

dIO
d i
L
v R (1 Do ) D IO i
dt
dt

(8.13)

Assim,
dIO
d i
L
v R (1 Do ) IO R (1 Do ) i
(8.14)
dt
dt
D IO R D i R

Seja D i 0 . Assim:
L

d i
R (1 Do ) i R D IO
dt

(8.15)

Aplicando-se a transformada de Laplace, obtm-se:

L s i(s) R (1 Do ) i(s) D(s) R IO

(8.16)

Portanto,

L s R (1 Do ) i(s) D(s) R IO

(8.17)

R IO
i(s)

D(s) s L R (1 Do )

(8.18)

Assim:

78

Desse modo,
RIO
i(s)

R (1 Do )
D(s)
s

(8.19)

Seja,
D(s)

D
s

(8.20)

Portanto,
i(s)

D R IO
R (1 Do )

s L s

(8.21)

Assim,
t

i(t )
IO 1 e
(1 Do )

(8.22)

sendo

L
R (1 Do )

(8.23)

Io

V
R (1 Do )

(8.24)

Mas

79

Portanto

i(t )

t

V D

R (1 Do )2

(8.25)

A expresso (8.25) representa a resposta do circuito


diante de uma pequena perturbao na razo cclica D , em
torno de um ponto de operao inicial, definido pela razo
cclica inicial Do.

80

CAPTULO 9
MODELAGEM DO CONVERSOR BUCK

9.1

INTRODUO.

Neste captulo, vamos empregar a tcnica do modelo


mdio em espao de estado, para obter os modelos do
conversor CC-CC conhecido como conversor Buck, que
incluiro circuito equivalente, anlise em regime permanente e
funes de transferncia para o controle da corrente do indutor
e da tenso do capacitor ou da carga.
Seja o conversor Buck ideal alimentando carga resistiva,
mostrado na Figura 9-1.

Figura 9-1. Conversor Buck ideal.

O mesmo circuito com a introduo de algumas no


idealidades encontra-se representado na Figura 9-2.

Figura 9-2. Conversor Buck com componentes no ideais.


81

As no idealidades so as seguintes:
RS Resistncia do interruptor S
VD Queda de tenso no diodo
RL Resistncia do indutor L

Vamos estudar o caso em que o conversor esteja


operando em conduo continua e frequncia de chaveamento
constante.
Seja D a razo cclica. Os dois circuitos equivalentes para
os intervalos de tempo (0, DT) e (DT, T) encontram-se
representados na Figura 9-3.

Figura 9-3. Estados topolgicos do conversor Buck, para os intervalos de tempo


(1,DT) e (DT,T), respectivamente.

9.2

EQUACIONAMENTO DA PRIMEIRA ETAPA DE


OPERAO.

O primeiro estgio topolgico mostrado na Figura 9-3(a)


representado pelas seguintes equaes:
82

diL
RS iL RL iL vC v1
dt

(9.1)

dvC
v
iL C
dt
Ro

(9.2)

A representao matricial das equaes (9.1) e (9.2)


dada pela equao (9.3).
diL
L dt

C dvC

dt

R R
L
S

1
iL v1
1
vC 0
Ro

(9.3)

Multiplicando todos os termos da equao (9.3) por D


obtemos:
diL

D L dt
1

dv
D C C

dt

9.3

D R R
D
L
S
iL D v1

D
D
vC 0

Ro

(9.4)

EQUACIONAMENTO DA SEGUNDA ETAPA DE


OPERAO.

A segunda etapa operao, mostrada na Figura 9-3(b),


representada pelas equaes (9.5) e (9.6).
L

diL
RL iL vC vD
dt

(9.5)

83

dvC
v
iL C
dt
Ro

(9.6)

As equaes (9.5) e (9.6) representadas na forma


matricial so dadas pela equao (9.7)
diL
L dt

C dvC

dt

R
L

1
iL vD
1
vC 0
Ro

(9.7)

Multiplicando-se os termos da equao (9.7) por (1-D)


obtemos a equao (9.8).
diL

(1 D)L dt

(1 D)C dvC

dt

(1 D)R
L

(1 D)

(1 D)
iL
(1 D)

v
Ro C

(9.8)
(1 D)vD

Vamos ento somar a equao (9.7) com a equao (9.8).


Como,
diL

D L dt

D C dvC

dt

diL

(1 D) L dt

(1 D) C dvC

dt

diL
L dt

C dvC

dt

(9.9)

84

Obtm-se,

diL
L dt

C dvC

dt

D R R
S L D (1 D) RL

D
D
(1 D)

Ro

(1 D)
iL
(1 D)

v
Ro C

D v1 (1 D) vD

(9.10)
Manipulando-se a equao (9.10) obtm-se (9.11).
diL
L dt

C dvC

dt

D R R
S
L

1
iL
1
vC
Ro

(9.11)
D v1 (1 D) vD

Pode-se ainda representar o modelo por duas equaes de


primeira ordem, ou seja:
L

diL
D RS RL iL vC D v1 (1 D) vD
dt

dvC (t )
v
iL C
dt
Ro

(9.12)

(9.13)
85

As equaes (9.12) e (9.13) representam o circuito


mostrado na Figura 9-4,

Figura 9-4. Circuito medio equivalente do conversor buck.

Onde,

V D v1 (1 D) vD

(9.14)

R D RS RL

(9.15)

O circuito representado na Figura 9-4, obtido com o


emprego da tcnica de modelo mdio em espao de estados,
vlido para grandezas mdias quase instantneas, e
consequentemente tambm para operao em regime
permanente.
9.4

ANALISE EM REGIME PERMANENTE.

dvC
diL
0 e
0 . Desse modo,
dt
dt
o circuito equivalente para operao em regime permanente
para valores mdios encontra-se representado na Figura 9-5.

Em regime permanente,

86

Figura 9-5. Circuito equivalente para operao em regime permanente.

A corrente Io definida pela expresso (9.16).


Io

D v1 (1 D) vD
D RS RL Ro

(9.16)

Desse modo,

Vo Ro Io

(9.17)

e
Vo

Ro D v1 (1 D) vD
D RS RL Ro

(9.18)

Interessa-nos obter o ganho esttico G, definido pela


expresso (9.19).
G

Vo
V1

(9.19)

Manipulando-se algebricamente a equao (9.18), obtmse a equao (9.20).

87

v
Ro D (1 D) D
v1

G
D RS RL Ro

(9.20)

Para o conversor ideal, RS RL vD 0. Portando, a partir


da equao (9.20) obtm-se a equao (9.21).

G D

(9.21)

A expresso (9.20) representa o ganho em funo da


resistncia de carga Ro . Muitas vezes prefervel conhecer o
ganho esttico em funo da corrente de carga. Vamos ento
obter tal expresso, como segue.
Sejam as seguintes definies:

Vo
Io

(9.22)

RS Io
V1

(9.23)

RL

RL
RS

(9.24)

VD

VD
V1

(9.25)

Ro
Io

Substituindo-se (9.22), (9.23), (9.24) e (9.25) em (9.20),


obtm-se a expresso (9.26).

88

G D (1 D) vD D (1 RL ) Io

(9.26)

A expresso (9.26) representa a caracterstica


normalizada do conversor Buck no ideal em regime
permanente.
Para o conversor ideal VD 0 e Io 0 (pois RS 0 ).
Portanto,

G D

(9.27)

A equao (9.26) claramente indica que no conversor real


a tenso de sada varia com a corrente de carga, mesmo para
tenso de entrada constante. Por isso necessrio o emprego de
controle da tenso em malha fechada.
9.5

MODELO DE PLANTA PARA CONTROLE DA


CORRENTE.

Seja o sistema representado na Figura 9-6.

Figura 9-6. Controle da corrente do coversor buck.

O capacitor C e a resistncia de carga Ro foram


substitudos por uma fonte de tenso ideal 0 . Deseja-se
89

controlar o valor da corrente IL. A varivel de entrada a razo


cclica D.
Desejamos ento obter a funo de transferncia.

F (S )

IL (s)
D(s)

(9.28)

Seja Vo o valor da tenso da fonte utilizada como carga.


dVC
Portanto VC Vo e
0 . Com essas restries, a partir
dt
das equaes (9.12) e (9.13) obtm-se a equao (9.29).
L

diL
D RS RL iL vC D v1 (1 D) vD
dt

(9.29)

Como D varivel no tempo, estamos diante de uma


equao diferencial linear com coeficientes variveis. Para que
se possa obter a funo de transferncia desejada, deve-se obter
uma equao diferencial linear com coeficientes constantes.
Vamos ento introduzir uma pequena perturbao na
razo cclica D, definida pela equao (9.30), e obter a
resposta na corrente.

D Do D

(9.30)

IL ILo iL

(9.31)

Desse modo,

90

Portanto:
L

dILo
d iL
L
D RS RL Io D RS RL iL
dt
dt

D RL Io D v1 (1 D) vD

(9.32)

D (v1 vD )

admitindo-se que iLo D 0 .


Manipulando-se a equao (9.32) obtm-se a expresso
(9.33).
L

diL
D RS RL iL D RS Io D (v1 vD )
dt

(9.33)

Aplicando-se a transformada de Laplace em todos os


termos, obtm-se.
s L iL (s) D RS RL iL (s) RS Io D(s)
(v1 vD ) D(s)

(9.34)

Desse modo,
s L D RS RL iL (s) v1 vD RS Io D(s) (9.35)

Portanto:
iL (s) v1 vD RS Io

D(s) s L D RS RL

(9.36)
91

Mas,

D v1 vD D RS Io vo

(9.37)

Portanto:
v1 vD RS Io

Vo
D

(9.38)

Substituindo (9.37) em (9.36) obtm-se (9.39).


Vo
iL (s)

D(s) D s L D RS RL

(9.39)

iL (s)

D(s)

(9.40)

Ou ainda,
Vo
D RS RL
L D s

Seja,

L
D RS RL

(9.41)

92

Portanto,
iL (s)

D(s)

Vo
1

LD s

(9.42)

No caso de um conversor ideal a equao se torna

V
iL (s)
o
D(s) L D s
Mas

(9.43)

Vo
V1 . Ento,
D

iL (s) V1

D(s) L s

(9.44)

que uma expresso comumente encontrada na literatura.


9.6

OBTENO DA FUNO DE TRANSFERNCIA PARA


O CONTROLE DA TENSO DE CARGA.

Foi demonstrado que os dois estgios topolgicos para os


intervalos 0, DTs e DTs , Ts so representados pelas
equaes (9.45) e (9.46), respectivamente.

X A1 X B1 U

(9.45)

X A2 X B2 U

(9.46)
93

Foi tambm obtida expresso (9.47).


X A1 D A2 1 D X B1 D B2 1 D U

(9.47)

Vamos adotar as seguintes definies:


xXx

(9.48)

d Dd

(9.49)

onde X representa o vetor de estados e D representa a razo


cclica, para um ponto de operao. As variveis x e d
representam pequenas alteraes alternadas do vetor de
estados e da razo cclica em torno desse ponto de operao.
Portanto:
xXx

(9.50)

xx

(9.51)

Mas X 0 . Portanto:

Vamos substituir as expresses (9.48), (9.49) e (9.50) na


expresso geral (9.47), resultando na expresso (9.52).
X x A1 D d A2 1 D d X x
B1 D d B2 1 D d U

(9.52)

Vamos desenvolver cada membro separadamente. Assim.


94

A1 D d A2 1 D d X x

A1 D A2 1 D X A1 A2 d X

(9.53)

A1 D A2 1 D x A1 A2 d x

Mas A1 A2 d x 0
Portanto,

X A1 D A2 1 D X
B1 D B2 1 D U

(9.54)

Como X 0 , pode-se escrever a expresso (9.55).

A1 D A2 1 D X
B1 D B2 1 D U 0

(9.55)

Vamos desenvolver o segundo termo da equao (9.52),


definida pela expresso (9.56).
P B1 D d B2 1 D d U

(9.56)

Desse modo,

P B1 D B1 d B2 1 D B2 d U

(9.57)

95

Portanto,

P B1 D B2 1 D U
B1 d B2 d U

(9.58)

Combinando-se as expresses (9.52), (9.55) e (9.58)


obtm-se (9.59).

x A1 D A2 1 D x
A1 A2 X d B1 B2 U d

(9.59)

A expresso (9.59) representa um sistema de equaes


diferenciais, lineares e invariantes no tempo de 1 ordem e
descreve o comportamento do conversor para pequenas
componentes alternadas em torno do ponto de operao
definido por X e D .
Vamos em seguida utilizar essa expresso para a
obteno da funo de transferncia que estamos procurando.
Foram obtidas, no inicio do capitulo, as expresses (9.60)
e (9.61).
RS RL

iL
L

1
vC

1
v
L iL 1

L
1 vC

0
Ro C

(9.60)

96

RL

iL L
1
vC
C

1
(1 D) vD
L iL

L
1 vC

Ro C

(9.61)

Vamos admitir, para simplificar nossa analise, que


VD RS 0 .
Desse modo.
RL
L
A1 A2
1
C

1
L

Ro C

(9.62)

B2 0

(9.63)

v1
B1 L

0

(9.64)

Portanto, substituindo-se as equaes (9.62), (9.63) e


(9.64) em (9.59) obtm-se (9.65).

x A1 x B1 U d

(9.65)

Aplicando-se a transformada de Laplace em (9.65)


obtm-se a expresso (9.66).

97

s x (s) A1 x (s) B1 U d (s)

(9.66)

onde a matriz identidade. Portanto:

x (s) s A1 B1 U d (s)

(9.67)

x (s) s A1 B1 U d (s)

(9.68)

ou ainda,
1

Mas,
RL
s L
s A1 1

C

1
s
Ro C
1
L

(9.69)

Portanto:

s A1

C Ro

1 L (1 C Ro s)

(9.70)
L Ro
Ro C (RL L s)
M(s)

Sendo,
M(s)

1
Ro RL L s C Ro RL s L C Ro s2

(9.71)

98

e
v d (s)
B U d (s) L

(9.72)

Com as expresses (9.70) e (9.72) obtm-se (9.73).

iL (s)
1 V (1 C Ro s) d (s)

M
(
s
)
V
(
s
)
C
V Ro d (s)

(9.73)

Portanto:

VC (s)

V Ro d (s)
M(s)

(9.74)

Desse modo,

VC (s)
R
V o
d (s)
M(s)
Ro

M(s)

1
R 1 Ro RL
L C s2 s
L

C Ro L L C Ro

(9.75)

(9.76)

Seja Ro RL .
99

Portanto:
VC (s)

d (s)

1
R 1
L C s2 s
L

C Ro L L C

(9.77)

Sejam as seguintes definies:

1
L C

1
R
L

C Ro L

2 o

(9.78)

(9.79)

Assim:
VC (s)
V o2
2
d (s) s 2 o s o2

(9.80)

A funo de transferncia (9.80) relaciona a resposta na


tenso de carga, causada por uma pequena perturbao
alternada da razo cclica em torno de um ponto de operao.
Como o conversor Buck com interruptores ideais, do
ponto de vista dos valores mdios quase instantneos,
comporta-se linearmente, as condies iniciais no aparecem
na equao final obtida.
O mesmo resultado seria obtido atravs da anlise do
circuito equivalente deduzido anteriormente e reproduzido na
Figura 9-7.
100

Figura 9-7. Circuito equivalente do conversor Buck.

Se VD RS 0 , obtm-se o circuito equivalente mostrado


na Figura 9-8.
Devido prpria natureza do conversor Buck, nenhum
dos parmetros do circuito equivalente simplificado depende da
razo cclica, o que no acontece com muitos outros
conversores.

Figura 9-8. Circuito equivalente do conversor Buck para

VD RS 0 .

Com o emprego da equao (9.80), pode-se definir a


estrutura e os parmetros do controlador da tenso de sada ou
da carga.

101

9.7

EXERCCIO PROPOSTO.

O leitor convidado a obter a funo de transferncia


Vo (s)
, para o conversor Buck representado na Figura 9-9, onde
d (s)
adicionada a resistncia serie equivalente do capacitor de
filtragem, alm das demais no idealidades j mencionadas.

Figura 9-9. Conversor Buck no ideal com a incluso da resistncia do


capacitor.

O leitor dever concluir que a resistncia RC do capacitor


introduzir um zero na funo de transferncia F(s).

102

CAPTULO 10
MODELAGEM DO CONVERSOR BOOST

10.1 INTRODUO.

Neste captulo, iremos empregar a tcnica do modelo


mdio em espao de estados, para obter os circuitos
equivalentes, ganho esttico e funes de transferncia do
conversor Boost, representado na Figura 10-1.

Figura 10-1. Conversor Boost.

Na Figura 10-1, RL representa a resistncia do indutor L,


Rs representa a resistncia do interruptor S e VD representa a
queda de tenso no diodo D.
Vamos analisar o conversor operando em conduo
contnua (MCC). Durante um ciclo de operao o conversor
assume dois estados topolgicos, representados na Figura 10-2
para os intervalos de tempo (0, DTS) e (DTS, TS),
respectivamente.

103

Figura 10-2. Estados topolgicos do conversor Boost.

Durante o primeiro intervalo de tempo, representado na


Figura 10-2(a), o comportamento do circuito descrito pelas
equaes (10.1) e (10.2).
L

diL
RL Rs iL V1
dt

(10.1)

dvC
V
C
dt
Ro

(10.2)

As mesmas equaes, na
representadas pela expresso (10.3).
RL Rs
iL
L

VC
0

forma

matricial,

i 1
L L V1
1 VC

0
C Ro

so

(10.3)

104

O estgio topolgico mostrado na Figura 10-2(b)


descrito pelas equaes (10.4) e (10.5).
L

diL
RL iL V1 VD VC
dt

(10.4)

dvC
V
iL C
dt
Ro

(10.5)

Portanto:
iL

RL
V V v
iL 1 D C
L
L
L

(10.6)

v
iL
C
C C Ro

(10.7)

vC

com a representao matricial dada pela expresso (10.8).


RL

iL L
1
vC
C

1
1
L iL
L V1 VD
1 vC

0
C Ro

(10.8)

Sejam as seguintes definies:

i
x L
vC

(10.9)

105

i
x L
vC
RL Rs

L
A1

RL
L
A2
1
C

Podemos
topolgicos:

ento

(10.10)

C Ro
0

(10.11)

1
L

C Ro

(10.12)

B1 L

0 0

(10.13)

1
1

B2 L
L

0
0

(10.14)

V
U 1
VD

(10.15)

escrever

para

os

dois

estgios

x A1 x B1 U

(10.16)

x A2 x B2 U

(10.17)
106

Multiplicando a equao (10.16) por D e (10.17) por


(1 -D), obtemos as equaes (10.18) e (10.19),
respectivamente.

D x A1 D x B1 D U

(10.18)

1 D x A2 1 D x B2 1 D U

(10.19)

Adicionando-se as duas equaes, obtm-se:

x A1 D A2 1 D x
B1 D B2 1 D U

(10.20)

Seja,

A A1 D A2 1 D

(10.21)

B B1 D B2 1 D

(10.22)

x A x B U

(10.23)

Portanto:

A equao na forma matricial (10.23), formada por duas


equaes diferenciais lineares de primeira ordem, descreve o
comportamento do conversor, para grandezas mdias quase
instantneas.

107

10.2 CIRCUITO EQUIVALENTE PARA OPERAO EM


REGIME PERMANENTE.

Em regime permanente, x 0 . Portanto,

0 A x B U

(10.24)

Vamos inicialmente obter a matriz A.

A A1 D A2 1 D

(10.25)

Portanto,
D RL Rs

L
A

RL 1 D
0
L

D 1 D

CRo
C

1 D

L
1 D

CRo

(10.26)

Assim,

D Rs RL

L
L
A
1 D

1 D

L
1

C Ro

(10.27)

Em seguida vamos obter a matriz B.

B B1 D B2 1 D

(10.28)

108

D
B L

1D
0

L
0 0

1 D
L
0

(10.29)

Desse modo,
1
BL

1 D
L
0

(10.30)

Substituindo as expresses (10.27) e (10.30) em (10.24),


obtemos (10.31).

D Rs RL
0
L

1

D
0

1 D

L
1

C Ro

i
L
vC

(10.31)

1
1 D V

1
L
L

VD
0
0

Manipulando-se adequadamente a expresso (10.32),


obtm-se as expresses (10.32) e (10.33).

1 D v V1 1 D V
D Rs RL
iL
C
D (10.32)
L
L
L
L
0

v
1D
iL C
C
C Ro

(10.33)

109

Ou ainda:

V1 1 D VD D Rs RL iL 1 D vC

(10.34)

0 vC Ro 1 D iL

(10.35)

As equaes (10.34) e (10.35) representam o circuito


equivalente mostrado na Figura 10-3.

Figura 10-3. Circuito equivalente do conversor Boost.

Com as expresses (10.34) e (10.35) obtm-se a


expresso (10.36), que representa o conversor boost operando
em regime permanente.

V1 1 D VD D Rs RL iL R0 1 D iL (10.36)
2

A equao (10.36) representa o circuito equivalente


mostrado na Figura 10-4.
Pode-se tambm obter um circuito equivalente referido
para o lado da carga. Vamos dividir a equao (10.36) por
(1- D), resultando na equao (10.37).

110

Figura 10-4. Circuito equivalente do conversor Boost.

D Rs RL i R 1 D i
V1
VD

L
1 D
1 D L 0

(10.37)

ou ainda,

DRs RL 1 D i R 1 D i (10.38)
V1
VD
L 0
L
2
1 D
1 D
A equao (10.38) representa o circuito equivalente
mostrado na Figura 10-5.

Figura 10-5. Circuito equivalente do conversor Boost visto pelo lado da carga.
111

Se considerarmos o conversor ideal,

VD RS RL 0
Desse modo,

V1
(1 D)

(10.39)

Vo
1

V1 (1 D)

(10.40)

Vo
ou ainda,

que a expresso clssica do ganho esttico do conversor boost


ideal.
Vamos em seguida obter a expresso do ganho do
conversor a partir da anlise do circuito equivalente em regime
permanente mostrado na Figura 10-5.
Por inspeo, pode-se obter:
Ro
V

Vo 1 VD
(1 D)
D RS RL R
o
(1 D)2

(10.41)

Ou ainda,

Vo 1
Ro (1 D)2
V

D
(10.42)
V1 (1 D) V1 D RS RL Ro (1 D)2
112

Na Figura 10-6 so representadas curvas do ganho do


conversor boost em funo da razo cclica, tomando Ro como
parmetro.
Foram adotados os seguintes parmetros a ttulo de
exemplo:
VD 1V ;

RL 1;

RS 0,5;

V1 100V .

Foram traadas duas curvas, para Ro 100 e 0 =


50, respectivamente. Verifica-se que a curva do ganho, na
presena das no idealidades dos componentes do conversor,
afasta-se muito da curva ideal, para D 0,5 .

Figura 10-6. Ganho esttico do conversor Boost em funo da razo ciclica.

113

10.3 FUNO DE TRANSFERNCIA DO CONVERSOR PARA


O CONTROLE DA CORRENTE

O modelo completo, na forma de equaes de estados,


obtido anteriormente :
x A x Bu

(10.43)

Fazendo as devidas substituies, com o emprego dos


resultados anteriormente obtidos, encontramos a expresso
(10.44).

D RS RL

iL
L

1D
vC

V1 (1 D) VD

(1 D)

L iL

1 vC

C Ro

(10.44)

Normalmente a dinmica da corrente no indutor muito


mais rpida que a dinmica da tenso no capacitor. Por isso,
para a obteno da funo de transferncia para o controle da
corrente vamos admitir que VC Vo , portanto com valor
constante.
dvC
Consequentemente,
0.
dt
Desse modo, a expresso (10.44), adquire a forma da
equao (10.45).

114

diL
DRS RL iL (1 D)Vo V1 (1 D)VD (10.45)
dt

A equao (10.45) representa o circuito equivalente


mostrado na Figura 10-7.

Figura 10-7. Circuito equivalente do conversor Boost para tenso constante na


carga.

Vamos introduzir componentes alternadas de pequenas


amplitudes d e iL em torno do ponto de operao definido por
Do e IL. Desse modo:
iL IL iL

(10.46)

D Do d

(10.47)

Substituindo as equaes (10.46) e (10.47) em (10.45)


obtemos as expresso (10.48).

115

diL
dI
L L Do RS RL IL d RS IL
dt
dt
Do RS RL iL d RS iL (1 D) VC

(10.48)

d VC (1 D) VD d VD
Mas,
d RS iL 0

(10.49)

dIL
0
dt

(10.50)

DoRS RL IL (1 D)Vo (1 D)VC V1 0

(10.51)

Portanto:
L

diL
Do RS RL iL Vo VD d d RS IL (10.52)
dt

Aplicando a transformada de Laplace obtemos:

sL DoRS RL iL (s) Vo VD RSIL d (s)

(10.53)

Desse modo:

Vo VD RS IL
iL (s)

d (s)
s L Do RS RL

(10.54)
116

Para o caso particular de um conversor ideal,


VD RS RL 0 . Portanto,

V
iL (s)
o
d (s)
s L

(10.55)

que uma expresso muito conhecida e normalmente


empregada na definio da estrutura e dos parmetros dos
controladores de corrente do conversor Boost.
10.4 FUNO DE TRANSFERNCIA DO CONVERSOR PARA
O CONTROLE DE TENSO.

Seja a Figura 10-8, na qual se encontra includa uma


malha de controle da tenso da carga do conversor Boost.

Figura 10-8. Conversor Boost com controle de tenso.

Nosso objetivo controlar a tenso de sada v o do


conversor. Necessitamos, para definir a estrutura e os
parmetros do controlador, uma funo de transferncia que
117

relacione a razo cclica, que varivel de entrada, com a


tenso de carga.
Essa funo F (s) definida pela expresso (10.56).

vo (s)
F (s)
d (s)

(10.56)

d (s) perturbao da razo cclica, em torno de um


ponto de operao.
vo resposta da tenso de carga, na forma de pequena
componente alternada em torno de um ponto de operao.
Foi obtida anteriormente a equao (10.57).
x A1 D A2 1 D x
A1 A2 X B1 B2 U d

(10.57)

A A1 D A2 1 D

(10.58)

x A x A1 A2 X B1 B2 U d

(10.59)

Seja

Portanto:

Aplicando-se a transformada de Laplace obtm-se a


expresso (10.60).

sIx (s) Ax (s) A1 A2 X B1 B2 U d (s) (10.60)


118

Portanto,

x (s) sI A A1 A2 X B1 B2 U d (s) (10.61)


1

Desse modo,

x (s)
1
s I A A1 A2 X B1 B2 U (10.62)
d (s)

onde
iL (s)
x (s) d (s)

d (s) vc (s)
d (s)

(10.63)

Definindo:

F1 (s)

iL (s)
d (s)

(10.64)

F2 (s)

vc (s)
d (s)

(10.65)

Obtm-se

x (s) F1 (s)

d (s) F2 (s)

(10.66)
119

A matriz A , j obtida anteriormente, representada a


seguir, pela expresso (10.67).
D Rs RL

L
A
1

1 D

L
1

C Ro

(10.67)

Portanto:

D Rs RL
s
L
s I A
1 D

C

Rs
L
A1 A2
1

1 D

1
s

C Ro

(10.68)

1
L

(10.69)

0 V1
B1 U L

VD
0 0

(10.70)

1
1
V1

B2 U L
L

VD
0 0

(10.71)

120

Portanto,
VD
B1 B2 U L
0

(10.72)

A matriz X representa os estados iniciais, e definida


pela expresso (10.73).

I
X Lo
VCo

(10.73)

Portando:
Rs
L
A1 A2 X
1

1
L ILo

V
0 Co

(10.74)

Ou,

Rs ILo VCo
L L

A1 A2 X
ILo

(10.75)

121

Desse modo:
RsILo VCo VD
L L L

A1 A2 X B1 B2 U
ILo

(10.76)

Substituindo as expresses (10.76) e (10.68) na expresso


(10.62) , obtemos (10.77).

DR RL
s s

F1 (s)
L

D
F
(
s
)

2

C

1 D

L
1
s

CRo

Rs ILo VCo VD
L L L

ILo

(10.77)

Nosso objetivo encontrar a funo F2 (s) . necessrio


para isso inverter a primeira matriz e a multiplicarmos pela
segunda.
Para tornar menos penosa tal manipulao algbrica,
vamos admitir que VD RS 0 , ou seja, estamos considerando
os interruptores ideais e concentrando todas as perdas na
resistncia RL do indutor.
Desse modo,

F1 (s)
1 Vo ILoRo DIoRo CRoVo s Ro

(10.78)

F2 (s) M(s) 1 D VCo RL sL Io

Onde:

M(s) RL (1 D)2 Ro (L CRoRL )s RoCLs2

(10.79)
122

Portanto:
F2 (s)

1 D VCo RL sL Io
RL (1 D)2 Ro (L CRoRL )

s CLs2
Ro
Ro

(10.80)

que a expresso que estvamos procurando.


Em muitas aplicaes pode-se ignorar o efeito da
resistncia do indutor e assumir que RL 0 . Sob essa hiptese,
a partir da expresso (10.80) encontramos a expresso (10.81).

1 D VCo s L ILo
v o (s)

d(s) C L s2 L s (1 D)2
Ro

(10.81)

Os valores iniciais VCo , D e ILo no so independentes


entre si, ou seja,
ILo

VCo
(1 D) Ro

(10.82)

Substituindo a expresso (10.82) em (10.81) obtemos


(10.83).

1 D VCo

s L VCo
(1 D) Ro

v o (s)

d(s) C L s2 L s (1 D)2
Ro

(10.83)

123

Portanto,

v o (s)

d(s)

s L VCo (1 D)
(1 D)2 Ro
L
C L s2 s (1 D)2
Ro

1 D VCo

(10.84)

Dividindo todos os termos da equao (10.84) por


(1 D)2 obtemos (10.85).

VCo
s L
1
2
1 D Ro (1 D)
v o (s)

C L
L
d(s)
s2
s 1
2
(1 D)
Ro (1 D)2

(10.85)

VCo
V1

1 D 1 D 2

(10.86)

Mas,

Portanto:

V1
v o (s)

2
d(s) 1 D

sL
1
2
Ro (1 D)
CL

L
2
(1 D)2 s R (1 D)2 s 1
o

(10.87)

124

Seja

Leq

L
(1 D)2

(10.88)

1
C Leq

(10.89)

R
o Leq

(10.90)

o2

Portanto:

s L
1
2
Ro (1 D)
V1
v o (s)

d(s) 1 D s2
s
2 1
o
o

(10.91)

Uma importante caracterstica do conversor Boost


aparece na equao (10.91), ou seja, a existncia de um zero no
semiplano direito, caracterstica de sistemas de fase no
mnima. De acordo com a expresso (10.91), a pulsao de
ocorrncia do zero mencionado representada pela expresso
(10.92).

Wz

Ro (1 D)2
L

(10.92)

125

Portanto,

fz

Ro (1 D)2
2 L

(10.93)

Ro
2 Leq

(10.94)

Ou ainda,
fz

onde fz representa a frequncia de ocorrncia do zero.


Recomenda-se que o leitor, tendo a compreenso
adequada do funcionamento do conversor, interprete
fisicamente a origem desse zero no semiplano direito.
Para situaes em que RL 0 , a funo de transferncia
em questo, tem a forma da expresso (10.95).

s
1

Z
v o (s)
G 2
s

d (s)
s
2 1
o
o

(10.95)

Onde,
G

V1

1 D

(1 D)2 Ro RL
L

(10.96)

(10.97)
126

1 D
L C

RL

1 D

(1 D)2 Ro RL
o (C Ro RL L)

Ro

(10.98)

(10.99)

Desse modo a equao (10.91) torna-se um caso


particular da equao (10.95) quando RL 0 .
Recomenda-se que o leitor deduza a expresso (10.95) a
titulo de exerccio.
10.5 COMENTRIOS ADICIONAIS SOBRE A EXISTNCIA
DE UM ZERO NO SEMIPLANO DIREITO.

Os resultados obtidos indicam a existncia de um zero no


semiplano direito cuja frequncia dada pela expresso
(10.100).

fz

Ro
2 Leq

(10.100)

Esta expresso mostra que para uma resistncia de carga


dada, a frequncia fz diminui com o aumento da indutncia
equivalente Leq .
Ento, o impacto desse zero, tanto na dinmica, quanto
na estabilidade, maior para valores elevados de L .
Sejam os seguintes parmetros a ttulo de exemplo.

127

V 1 100V
D 0,5
Ro 50
fS 20kHz
L 200mH
L
Leq
800mH
2
1 D
fz

Ro
10Hz
2 Leq

Seja d 0,05 (degrau na razo cclica).


O resultado de uma simulao mostrado na Figura 10-9.
No instante t 0,3s , o degrau de razo cclica aplicado.
Verifica-se que a corrente no indutor L comea a crescer
imediatamente.
A tenso de sada, porm, primeiramente decresce, antes
de iniciar seu crescimento. Esse crescimento, que neste caso
particular significativo, causado pelo zero no semiplano
direito, que neste exemplo ocorre na frequncia de 10Hz .
10.6 EXERCCIO PROPOSTO.

O leitor convidado a modelar, empregando a tcnica de


espao de estados, o conversor boost representado na Figura
10-10, no qual introduzida a resistncia RC , srie equivalente
do capacitor. Poder ser constatado atravs da analise, que RC
v (s)
introduz um zero na funo de transferncia
, porem no
d (s)
semiplano esquerdo. Esse zero, porm, normalmente ocorre
128

com frequncia alta e tem pouco efeito na estabilidade e na


dinmica do conversor, podendo quase sempre ser ignorado.

Figura 10-9. Resposta transitria de uma perturbao na razo cclica.

Figura 10-10 Conversor Boost com a incluso da resistncia do capacitor.

129

CAPTULO 11
MODELAGEM DO CONVERSOR
BUCK BOOST

11.1 INTRODUO.

Neste capitulo, iremos empregar a tcnica do modelo


mdio em espao de estados, para modelar o conversor CC-CC
no isolado, abaixador-elevador, conhecido como conversor
buck-boost
Seu circuito ideal, portanto sem nenhuma perda,
encontra-se representado na Figura 11-1.

Figura 11-1. Conversor buck-boost ideal.

O mesmo circuito com a incluso de algumas no


idealidades encontra-se representado na Figura 11-2.
130

Figura 11-2. Conversor buck-boost com no idealidades.

Os dois estados topolgicos para os intervalos de tempo


(0, DTS ) e (DTS , TS ) , para a operao em conduo continua,
encontram-se representados na Figura 11-3.

Figura 11-3. Estgios topolgicos do conversor Buck-boost operando em


conduo continua.

131

11.2 OBTENO DAS EQUAES GENRICAS.

Durante o intervalo de tempo (0, DTS ) o conversor


descrito pelas expresses (11.1) e (11.2).
L

diL
(Rs RL ) iL V1
dt

(11.1)

dvC
V
C
dt
Ro

(11.2)

Durante o intervalo de tempo (DTS , TS ) , o comportamento


do circuito representado pelas expresses (11.3) e (11.4).
L

diL
Rs iL VC VD
dt

(11.3)

dvC
V
iL C
dt
Ro

(11.4)

Vamos reescrever os dois sistemas de equaes


diferenciais lineares de primeira ordem representando-os na
forma matricial, de acordo com as expresses (11.5) e (11.6).
(Rs RL )

iL
i V
L
L 1

1 VC 0
vC
0

C Ro

(11.5)

132

RL
iL L
1
vC
C

1
L iL VD

1 VC 0

C Ro

(11.6)

Podemos representar estas equaes diferenciais da


forma compacta, de acordo com as equaes (11.7) e (11.8).

x A1 x B1 u

(11.7)

x A2 x B2 u

(11.8)

(Rs RL )

A1
1

C Ro

(11.9)

onde

RL
L
A2
1
C

1
L

C Ro

(11.10)

1 0 V1
B1 u

0 0 VD

(11.11)

0 1 V1
B2 u

0
0

VD

(11.12)

133

i
x L
vC

(11.13)

i
x L
vC

(11.14)

Seja a expresso (11.15), geral, j definida em captulos


anteriores.

x A1D A2 1 D x B1D B2 1 D u

(11.15)

ou ainda
x A x Bu

(11.16)

A A1 D A2 1 D

(11.17)

B B1 D B2 1 D

(11.18)

onde

Com o emprego da equao (11.17) obtemos a equao


(11.19).
(D Rs RL ) (1 D)

L
L

A
1
(1 D)

C
C Ro

(11.19)

134

Com o emprego da equao (11.18) obtemos a equao


(11.20).

D (1 D)
B

0
0

(11.20)

Portanto,

(D Rs RL ) (1 D)
iL
L
L iL

(1 D)
1 VC
vC

C
C Ro

(11.21)

D (1 D) V1


0 VD
0
11.3 ANALISE EM REGIME PERMANENTE.

Em regime permanente, iL vc 0 . Portanto, a partir da


expresso (11.21) obtm-se:

0 (D Rs RL ) iL VC 1 D
V1 D VD 1 D
0 1 D iL

VC
Ro

(11.22)

(11.23)

Rearranjando-se as equaes (11.22) e (11.23) obtm-se:


135

V1 D VD 1 D (D Rs RL ) iL VC 1 D (11.24)
VC Ro 1 D iL

(11.25)

As equaes (11.24) e (11.25) representam o circuito


equivalente mostrado na Figura 11-4.

Figura 11-4. Circuito equivalente para o conversor buck-boost em regime


permanente.

Manipulando-se adequadamente as expresses (11.24) e


(11.25) obtm-se a equao (11.26).

V1D VD 1 D (DRs RL )iL Ro 1 D iL


2

(11.26)

Portanto:
2
V1 D VD 1 D D Rs RL Ro 1 D iL (11.27)

A equao (11.27) representa o circuito equivalente


mostrado na Figura 11-5.

136

Figura 11-5. Circuito equivalente do conversor Buck-boost em regime


permanente.

A partir da Figura 11-5 obtm-se:


IL

D V1 1 D VD

D Rs RL Ro 1 D

Io 1 D IL
Io

(11.28)

(11.29)

1 D D V1 1 D VD
2
D Rs RL Ro 1 D

(11.30)

Como

Vo Ro Io

(11.31)

obtm-se

Vo

Ro 1 D D V1 1 D VD
D Rs RL Ro 1 D

(11.32)

137

Portanto:

Vo Ro 1 D D 1 D VD

2
V1
D Rs RL Ro 1 D

(11.33)

onde

VD

VD
V1

(11.34)

Para o conversor ideal RS RL VD 0 . Portanto:

Vo
D

V1 1 D

(11.35)

que a expresso mais difundida para o clculo do ganho do


conversor, vlida para o conversor ideal ou sem perdas.
O circuito mostrado na Figura 11-5 referido para o lado
da fonte de entrada. possvel, e muitas vezes conveniente,
referi-lo circuito para o lado da carga.
Vamos retomar a expresso (11.27), reescrita a seguir.
2
V1 D VD 1 D D Rs RL Ro 1 D IL (11.36)

Com o rearranjo adequado obtemos:


DR

V1D
RL
s
VD

R
o IL 1 D
2
2
1 D
1 D 1 D

(11.37)
138

A equao (11.37) representa o circuito mostrado na


Figura 11-6.

Figura 11-6. Circuito equivalente do conversor buck-boost em regime permante.

circuito
VD RS RL 0 ,

equivalente

obtido

Vo
D

V1 1 D

evidencia

que

se

(11.38)

Em um conversor ideal, o ganho depende apenas da razo


cclica. Em um conversor real, ele depende da razo cclica e
da resistncia de carga.
A ttulo de exemplo, na Figura 11-7, so representadas
curvas de ganho em funo de D, para diferentes valores de
resistncia de carga. Foram empregados os seguintes
paramentos:
VD 1V ;

V1 100V

RS 0,5; RL 1

Para o traado das curvas foi empregada a equao


(11.33).
139

Figura 11-7. Ganho esttico do conversor buck-boost em funo de D.

11.4 FUNO DE TRANSFERNCIA PARA O CONTROLE


DA CORRENTE.

Vamos admitir que a dinmica da corrente no indutor L


seja muito mais rpida que a dinmica da tenso de sada, ou
do capacitor de filtragem associado em paralelo com a
resistncia de carga.
Podemos ento admitir que a tenso VC seja constante,
para a obteno da funo de transferncia que relaciona a
corrente no indutor com a razo cclica.
dVC
0 . Seja VC Vo . Ento, a partir da
dt
equao (11.21) obtemos:

Portanto,

diL
(DRs RL )iL 1 D Vo
dt
V1D VD 1 D

(11.39)

140

Portanto:
diL
(DRs RL )iL 1 D Vo V1D VD 1 D (11.40)
dt

Seja,

d Dd

(11.41)

iL IL iL

(11.42)

Substituindo as expresses (11.41) e (11.42) em (11.40)


obtemos:
dIL
di
L L D d Rs RL IL iL
dt
dt
1 D d Vo D d V1 1 D d VD

(11.43)

Assim,
dIL
di
L L D Rs RL IL D Rs RL iL
dt
dt
(11.44)
d Rs IL d Rs iL 1 D Vo d Vo

D V1 d V1 1 D VD d VD

Seja d Rs iL 0 . Portanto:

diL
DRs RL iL dRsIL dVo V1 VD d
dt

(11.45)
141

Aplicando a transformada de Laplace obtemos:

sLiL (s) DRs RL iL (s) Vo V1 VD RsIL d(s) (11.46)


Ento,

sL DRs RL iL (s) Vo V1 VD RsIL d(s)

(11.47)

Ou ainda,
iL (s) Vo V1 VD Rs IL

d(s)
s L D Rs RL

(11.48)

Para o conversor ideal, onde RS RL VD 0 , a partir da


equao (11.48) obtm-se:

iS D iL d IL

(11.49)

Portanto:

iL

iS d
IL
D D

diL 1 diS IL dd


dt D dt D dt

(11.50)

(11.51)

A partir da equao (11.45), para RS RL VD 0


obtemos a expresso (11.52).
142

diL V1 VD

d
dt L

(11.52)

1 diS IL dd V1 VD

d
D dt D dt L

(11.53)

iS (s) V1 Vo

d(s) s L

(11.54)

Desse modo,

Em muitas aplicaes, como em retificadores com


correo ativa do fator de potncia, deseja-se controlar a
corrente de entrada, como mostra Figura 11-8.

Figura 11-8. Controle da corrente de entrada do conversor buck-boost.

Sabemos que

iS D iL

(11.55)
143

Portanto,

IS iS D d IL iL

(11.56)

diS V1 Vo
dd

D d
dt L
dt

(11.57)

Aplicando-se a transformada de Laplace, obtm-se:


V V
s.iS (s) 1 o D d(s) s IL d(s)
L

(11.58)

iS (s) D V1 Vo s L IL

d(s)
s L

(11.59)

D V1 Vo Vo

(11.60)

iS (s) Vo s L IL

d(s)
s L

(11.61)

Assim:

Mas

Desse modo,

144

Observa-se nesta funo de transferncia a existncia de


um zero no semiplano esquerdo, cuja frequncia de ocorrncia
depende do valor da corrente IL no indutor.
Recomenda-se ao leitor a obteno da funo de
i (s)
transferncia S com a incluso dos parmetros RS, RL e VD, a
d (s)
ttulo de exerccio.
11.5 FUNO DE TRANSFERNCIA PARA O CONTROLE
DA TENSO DE SADA.

Nosso objetivo obter a funo de transferncia

F (s)

vo (s)
d (s)

(11.62)

Onde:

d (s) Pequena perturbao da razo cclica, em torno


de um ponto de operao, e
vo Resposta na tenso de carga.
Seja a equao (11.63) obtida anteriormente.

x A x
A1 A2 X B1 B2 U d

(11.63)

onde

A A1 D A2 1 D

(11.64)
145

Aplicando-se a transformada de Laplace na expresso


(11.63) obtemos

x (s) sI A A1 A2 X B1 B2 U d (s) (11.65)


1

sendo
D Rs RL

L
A
1D

1 D

L
1

C Ro

(11.66)

Portanto,

D Rs RL
s
L
s I A
1 D

C

Rs
L
A1 A2 X
1

1 D

1
s

C Ro
1
L ILo

V
0 Co

1 1 V

B1 B2 U L L 1
VD
0 0

(11.67)

(11.68)

(11.69)

146

Portanto,
VCo
Rs

L ILo L V1 VD

A1 A2 X B1 B2 U
ILo

(11.70)

Para reduzir o tamanho das equaes, vamos admitir que


VD RS 0 e RL 0 .
Invertendo-se a matriz

s I A

e fazendo-se a

substituio na equao (11.64) obtm-se (11.71).

Vo V1 (1 D) RL s L Io
v o (s)
(11.71)

d(s) C L s2 (L C Ro RL ) s RL (1 D)2
Ro
Ro
Para o caso particular em que RL 0 , obtm-se.
v o (s) Vo V1 (1 D) s L Io

d(s) C L s2 L s (1 D)2
Ro

(11.72)

2
Dividindo-se o numerador e o denominador por (1 D)
encontra - se:

Vo V1

s L Io
v o (s)
(1 D) (1 D)2

2
Ls
d(s) C L s

1
2
(1 D) Ro (1 D)2

(11.73)

147

Seja N(s) o numerador da equao (11.73). Portanto:

N(s)

Vo V1
(1 D)

s L Io
(1 D)2

(11.74)

Mas,

Vo V1

1D

D
V1
1D
1 D

V1

(11.75)

Vo V1
V1

1 D 1 D 2

(11.76)

s L Io (1 D)
V V
N(s) o 1 1
2
1 D Vo V1 (1 D)

(11.77)

Como

Obtemos:

N(s)

s L Io
1

1 D Vo V1 (1 D)
V1

(11.78)

Sabemos que
Io

Vo
Ro

(11.79)

148

Portanto,

s L Io
Vo
s L

Vo V1 (1 D) Ro Vo V1 (1 D)

(11.80)

1D
V1
Vo
D

(11.81)

s L Io
s LD

Vo V1 (1 D) Ro (1 D)2

(11.82)

Mas,

Desse modo,

Portanto:

N(s)

s LD
1

1 D Ro (1 D)2
V1

(11.83)

Substituindo (11.83) em (11.73), obtemos (11.84).

s LD
1

Ro (1 D)2
V1
v o (s)

(11.84)

d(s) 1 D C L
Ls
2
(1 D)2 s R (1 D) 1
o

149

Seja

1 D

2
o

(11.85)

C L

Ro 1 D
o Q
L

(11.86)

R 1 D
Z o
LD

(11.87)

Pode-se ento escrever:

s
1
z
V1
v o (s)

2
2

d(s) 1 D s
s
2 Q 1
o
o

(11.88)

A exemplo do que j encontramos no conversor boost,


tambm neste caso temos um zero no semiplano direito, cuja
frequncia de ocorrncia dada pela expresso (11.89).

z
2

(11.89)

Ro (1 D)2
2 L D

(11.90)

fz

Assim:

fz

150

Seja
Go

V1

(11.91)

1 D

Portanto

s
1
Z
v o (s)
Go 2
s

d(s)
s
2 1
o
o

(11.92)

que a funo de transferncia que necessitamos para o


controle da tenso na sada ou na carga do conversor boost.
O leitor convidado a demonstrar que para RL 0 :
(1 D)2 Ro 2 D 1 RL
z
D L

RL
2
1 D R
o
o2
L C

Go

(11.93)

(11.94)

(1 D)2 Ro RL
o (C Ro RL L)

(11.95)

V1 (1 D)2 Ro 2 D 1 RL Ro
(1 D)2 Ro RL

(11.96)
151

CAPTULO 12
CIRCUITO EQUIVALENTE DO
CONVERSOR CC-CC BIDIRECIONAL
EM REGIME PERMANENTE

12.1 INTRODUO.

Neste captulo, empregando o modelo mdio em espao


de estados, vamos encontrar o circuito equivalente para o
conversor CC-CC bidirecional operando em regime
permanente. O conversor ideal mostrado na Figura 12-1(a).

Figura 12-1. Conversor CC-CC bidirecional ideal.


152

Os sinais de comando dos interruptores encontram-se


representados na Figura 12-1(b).
O mesmo circuito, com a incluso das resistncias
responsveis pelas perdas de conduo, encontra-se
representado na Figura 12-2.

Figura 12-2. Conversor CC-CC bidirecional com a incluso das resistncias


responsveis pelas perdas de conduo.

R1 Resistncia interna da fonte V1


RL Resistncia do indutor L mais resistncia interna da fonte V2
RS Resistncia dos semicondutores

Vamos considerar o conversor operando em regime


permanente. Para iL 0 , a potncia transferida da fonte V1
para a fonte V2 e vice-versa.
O valor da tenso V2 sempre menor, ou no limite terico
igual, a V1 .
Para valores constantes de V1 e V2 , a razo cclica D
quem define o valor e o sentido da corrente iL , portanto
tambm da potncia P.

153

12.2 OBTENO DO CIRCUITO EQUIVALENTE.

Nosso objetivo encontrar um circuito equivalente do


conversor, para operao em regime permanente, que nos
permita obter o valor mdio da corrente iL em funo da razo
cclica D.
Os dois estados topolgicos, para os intervalos de tempo
(0, DT ) e (DT , T ) encontram-se representados na Figura 12-3
(a) e (b), respectivamente.

Figura 12-3. Estgios topolgicos para o conversor CC-CC bidirecional.

Esses estgios topolgicos so representados pelas


equaes (12.1) e (12.2) respectivamente.

154

diL
(R1 RS RL ) iL V1 V2
dt

(12.1)

diL
(RS RL ) iL V1 V2
dt

(12.2)

Multiplicando-se a equao (12.1) por D e a equao


(12.2) por (1-D), obtm-se as equaes (12.3) e (12.4)
respectivamente.
D L

diL
D (R1 RS RL ) iL D V1 D V2
dt

(12.3)

diL
1 D (RS RL )iL
dt
1 D V1 1 D V2

(12.4)

1 D L

Como o circuito opera em regime permanente,


diL
0
dt

(12.5)

0 D(R1 RS RL )iL DV1 DV2

(12.6)

0 1 D (RS RL )iL 1 D V1 1 D V2

(12.7)

Portanto:

Somando-se a equao (12.5) com a equao (12.6),


obtm-se a equao (12.8).
155

0 (D R1 RS RL ) iL D V1 D.V2

(12.8)

A equao (12.8) representa o circuito equivalente


representado na Figura 12-4.

Figura 12-4. Circuito equivalente para o conversor CC-CC bidirecional em


regime permanente.

Portanto:
IL

D V1 V2
D R1 RS RL

(12.9)

O smbolo IL representa o valor mdio da corrente na


fonte V2 .
Para IL 0 , obtemos:
Do

V2
V1

Portanto, para D Do , IL 0 e > 0.

(12.10)

Para D Do ,

IL 0 e < 0.
156

A curva tpica que representa a corrente mdia IL em


funo de D mostrada na Figura 12-5, para tenses 1 e 2
constantes. Multiplicando-se a corrente IL pela tenso 2 , podese, com a mesma curva escalonada, representar a potncia
transferida da fonte 1 para a fonte 2 ou vice-versa.

Figura 12-5. Valor mdio da corrente na fonte V2 em funo da razo cclica D,


para o conversor CC-CC bidirecional.

157

CAPTULO 13
MODELAGEM DO CONVERSOR
BIDIRECIONAL ZETA-SEPIC

13.1 INTRODUO.

Seja o conversor representado na Figura 13-1.

Figura 13-1. Conversor bidirecional Zeta-Sepic.

Trata-se do conversor Zeta-Sepic bidirecional,


interligando duas fontes de tenso V1 e V2 . O sentido da
corrente iL1 , define o sentido do fluxo de potncia.
Para iL1 0 , a potncia P transferida da fonte V1 para a
fonte V2 e vice-versa.
A tenso da fonte V2 pode ser menor, igual ou superior
tenso da fonte V1 . Alm disso, L2 pode ser substitudo por um
transformador, o que proporciona isolamento entre as duas
fontes.
158

O sentido e o valor da potncia trocada entre as duas


fontes so controlados pela razo cclica.
Desejamos encontrar um circuito equivalente que nos
permita obter uma relao entre o valor mdio da corrente iL1 e
a razo cclica.
Vamos substituir o circuito representado na Figura 13-1
pelo circuito mostrado na Figura 13-2.
S representa um interruptor bidirecional ideal. R
representa a resistncia de cada um dos indutores. Vamos
admitir, para simplificar a anlise, que os dois indutores sejam
idnticos. As fontes V1 e V2 , e o capacitor C so considerados
ideais.
Os sinais de comando esto representados na Figura
13-3.

Figura 13-2. Conversor Zeta-Sepic bidirecional com a incluso das perdas de


conduo.

Figura 13-3. Sinais de comando dos interruptores do conversor bidirecional


Zeta-Sepic.
159

13.2 EQUAES GENRICAS.

Os dois estgios topolgicos que ocorrem durante um


perodo de operao encontram-se representados na Figura
13-4.

Figura 13-4. Estgios topolgicos do conversor Zeta-Sepic bidirecional: (a)


invervalo (0,DT) e (b) invervalo (DT,T).

As variveis de estado de nosso sistema so as correntes


nos indutores i1 e i2 , e a tenso no capacitor VC .
O estado topolgico para o intervalo de tempo (0, DTS)
descrito pelas equaes (13.1), (13.2) e (13.3).
L1

di1
R i1 V1
dt

(13.1)

dvC
i2
dt

(13.2)

di2
R i2 VC
dt

(13.3)

L2

160

O estado topolgico complementar, para o intervalo


(DTS, TS), descrito pelas equaes (13.4), (13.5) e (13.6).
L1

di1
R i1 VC V1 V2
dt

(13.4)

dvC
i1
dt

(13.5)

di2
R i2 V2
dt

(13.6)

L2

Vamos multiplicar as equaes (13.1), (13.2) e (13.3) por


D e as equaes (13.4), (13.5) e (13.6) por (1 D) . Obtemos
ento:
D L1

di1
D R i1 D V1
dt

(13.7)

dvC
D i2
dt

(13.8)

di2
D R i2 D VC
dt

(13.9)

D C
D L2

e
di1
1 D Ri1 1 D VC
dt
1 D V1 1 D V2

1 D L1

(13.10)

161

dvC
1 D i1
dt

(13.11)

di2
1 D R i2 1 D V2
dt

(13.12)

1 D C
1 D L2

13.3 CIRCUITO EQUIVALENTE PARA OPERAO EM


REGIME PERMANENTE.

Em regime permanente VL2 VL2 IC 0 .


di1 di2 dvC

0 . Desse modo podemos escrever:


dt dt
dt

Portanto

0 D R i1 D V1

(13.13)

0 D i2

(13.14)

0 D R i2 D VC

(13.15)

0 1 D Ri1 1 D VC 1 D V1 1 D V2

(13.16)

0 1 D i1

(13.17)

0 1 D R i2 1 D V2

(13.18)

e,

Somando (13.13) com (13.16), (13.14) com (13.17) e


(13.15) com (13.18) obtemos:

162

V1 R I1 1 D VC 1 D V2

(13.19)

0 D I2 1 D I1

(13.20)

D VC 1 D V2 R I2

(13.21)

onde I1 , I2 e VC , so valores mdios.


A partir da equao (13.20) obtemos:

I2

1 D I
D

(13.22)

Substituindo (13.22) em (13.21) obtemos:

D VC 1 D V2 R

1 D I
D

(13.23)

Com as expresses (13.19) e (13.23), aps manipulaes


algbricas apropriadas, obtemos:
V1
V
1 D
1
2 I1 R 2

1 D D
D 1 D

(13.24)

Multiplicando todos os termos da equao (13.24) por


(1 D) obtemos:

1 D 2
1D
V1 V2
I1 R
1
D
D

(13.25)
163

A equao (13.25) representa o circuito equivalente


mostrado na Figura 13-5,

Figura 13-5. Circuito equivalente do conversor Zeta-Sepic bidirecional em


regime permanente.

onde

1 D 2
Re q R
1
D

(13.26)

Para o caso particular em que D 0,5 obtm-se:

Re q 2 R

(13.27)

A partir da expresso (13.25) obtemos:

1D
V1 V2

I1
1 D 2
R
1
D

(13.28)

164

A equao (13.28) mostra que para valores dados de V1 ,

V2 e R , pode-se controlar o valor e o sentido da corrente I1 ,


agindo sobre a razo cclica D. Portando o valor da razo
cclica determina o valor e o sinal da potncia processada.
Seja o seguinte exemplo numrico:
V1 V2 100V
R 1

A curva mostrada na Figura 13-6 representa o valor da


corrente mdia I1 , na fonte V1 , em funo da razo cclica D .
Pode-se verificar que para D maior que 0,5, a potncia
positiva, portanto fluindo da fonte V1 para a fonte V2 . Alm
disso, verifica-se que nesse caso, h uma relao linear entre a
razo cclica D e a potncia processada.
Por outro lado, para D menor que 0,5, a potncia tornase negativa e flui de V2 para V1 . Observa-se, porm, que nessa
regio, a relao entre a razo cclica e a potncia processada
no linear. Alm disso, h uma razo cclica onde ocorre um
valor mximo para a potncia processada. Portanto, esse o
valor mnimo possvel para a razo cclica.

Figura 13-6. Valor mdio de

I1 em funo da razo cclica D .


165

13.4 FUNO DE TRANSFERNCIA PARA O CONTROLE


DA CORRENTE DO CONVERSOR ZETA-SEPIC
BIDIRECIONAL.

Nosso objetivo encontrar a funo de transferncia


(13.29) que relaciona componentes alternadas de pequenas
amplitudes.
F (s)

i1 (s)
d(s)

(13.29)

A partir da equao obtida no inicio deste capitulo,


podemos escrever para o intervalo (0, DTS):

i1 L

i2 0
v
C
0

0
R
L
1

0
V1
i
1 L
1
i2 0
C
0
vC

0

(13.30)

Para o intervalo (DTS,TS) podemos escrever:

i1 L

i2 0
v
C
1
C

R
L

1

C i V V
1
1
2

0 i2 V2

vC 0
0

(13.31)

166

Podemos ainda escrever, para os dois intervalos de tempo


em questo:

X A1 X B1 U

(13.32)

X A2 X B2 U

(13.33)

Onde:

R
L

A1 0

R
L

A2 0

0
R
L
1

R
L

1
C

(13.34)

1

C

(13.35)

L 0 0

B1 0 0 0
0 0 0

(13.36)

167

1
1

L L 0

B2 0
0

L
0 0 0

(13.37)

A A1 D A2 D

(13.38)

Seja:

Portanto:

R

L

A 0

1 D

0
R
L
D

1 D
L
D
L
0

(13.39)

Seja

B B1 D B2 1 D

(13.40)

168

Assim:

1
1 D 0

L
L

1 D

B 0
0
L

0
0
0

(13.41)

J conhecemos a equao na forma matricial, escrita a


seguir:

x A x A1 A2 X B1 B2 U d

(13.42)

Onde:
d Perturbao na razo ciclica
X Vetor de estado inicial
x Re sposta do vetor deestadoem torno do estado inicial

Desse modo:
I10

X I20
V
Co

(13.43)

Vamos obter A1 A2 e B1 B2 , como segue.

169

A1 A2 0

1

C

0
0

1
C

1
L

1
L

(13.44)

0 L 0

B1 B2 0
0

L
0 0 0

(13.45)

VCo V2

L
L
V
V
A1 A2 X B1 B2 U Co 2
L
L

I10 I20
C

(13.46)

Portanto:

Aplicando a transformada de Laplace na equao (13.42)


obtemos a equao (13.47).

x(s) sI A A1 A2 X B1 B2 U d(s) (13.47)


1

170

Mas,

R
s
L

s I A 0

1 D

1 D

0
s

L
D
L

R
L

D
C

(13.48)

Portanto:

R
s
L
i1 (s)


0
i2 (s)
v (s)
C 1 D

0
R
s
L
D
C

1 D

VCo V2

L
L
VCo V2
L L

IL10 IL20
C

(13.49)

VCo V2

L
L
D VCo V2

L
L

IL10 IL20
s
C

(13.50)

L
D
L
s

Assim:
i1 (s)


s
d (s)
i2 (s)
0

d (s)
vC (s) 1 D


L
d (s)

0
s
D
C

1 D

Como o conversor bidirecional, vamos assumir que:

IL10 IL20 0

(13.51)
171

Por outro lado, em regime permanente,

VCo V1

(13.52)

V2

D
V
1 D 1

(13.53)

V1
1D

(13.54)

Desse modo:
VCo V2

Substituindo-se (13.51) e (13.54) em (13.50) obtm-se


(13.55).

i1 (s)
V1

1D
d (s)

i2 (s)
1 V1

s I A
d
(
s
)
1D

0
vC (s)

d
(
s
)

(13.55)

Realizando-se as operaes matemticas indicadas,


obtm-se a funo de transferncia representada pela expresso
(13.56), vlida para perturbaes de pequena amplitude, em
torno de um ponto de operao.
172

CLs2 CRs D
i1 (s) V1

d(s) 1 D R sL CLs2 CRs 1 2D(1 D)

(13.56)

Lembramos que para obter a expresso (13.56), ns


admitimos as seguintes hipteses simplificativas:
a) RL RL1 RL2
b) L L1 L2
c) IL10 IL20 0

Para 0,4 D 0,7, pode-se admitir que

D 1 2D(1 D)

(13.57)

i1 (s) V1
1

d(s) 1 D R sL

(13.58)

Portanto:

que a equao de um sistema linear de primeira ordem.


A representao em diagramas de blocos mostrada na
Figura 13-7.

Figura 13-7. Representao por diagrama de blocos da planta de corrente do


conversor Zeta-Sepic bidirecional.

173

A equao (13.58) tambm representa o circuito


representado pela Figura 13-8.

Figura 13-8. Circuito equivalente resultante para o conversor Zeta-Sepic


bidirecional.

A funo de transferncia obtida nos permite determinar


a estrutura e os parmetros do controlador de corrente para o
conversor Zeta-Sepic interligando duas fontes de tenso
contnua ou dois barramentos de tenso contnua.
O leitor convidado, a ttulo de exerccio, a obter a
funo de transferncia para o controle da corrente, para o caso
em que as resistncias dos indutores no sejam iguais.

174

CAPTULO 14
MODELAGEM DO CONVERSOR BOOST
EM CONDUO DESCONTNUA

14.1 INTRODUO.

O conversor Boost, a exemplo de outros conversores CCCC, pode operar tanto em conduo continua (MCC) quanto
em conduo descontnua (MCD). Quem determina a escolha
do modo de operao a aplicao do conversor.
No Captulo 11, apresentamos a modelagem do conversor
Boost operando em conduo contnua. Neste capitulo iremos
aplicar a tcnica do modelo mdio em espao de estados, para
esse conversor operando em conduo descontnua.
Seja o conversor Boost operando em conduo
descontnua, representado na Figura 14-1. Na Figura 14-2 so
mostradas a corrente e a tenso no indutor.

Figura 14-1. Conversor Boost operando em conduo descontinua.

175

Figura 14-2. Formas de onda para o conversor Boost operando em conduo


descontinua.

Observamos a existncia de trs estados topolgicos, ao


invs dos dois que ocorrem em conduo contnua.
A durao do primeiro estado topolgico, igual a d1T ,
imposta pelo sinal de controle, que define o valor de d1 . A
durao dos demais estados topolgicos depende de diversos
parmetros do circuito e de seu ponto de operao. Por isso,
para este modo de operao, a abordagem empregada para
modelar os conversores operando em conduo contnua deve
ser devidamente adaptada.
14.2 EQUACIONAMENTO DO CONVERSOR BOOST
OPERANDO EM CONDUO DESCONTNUA.

Os trs estgios topolgicos para conduo descontnua


encontram-se representados na Figura 14-3.

176

Figura 14-3. Estgios topolgicos para o conversor boost operando em


conduo desconnua.

Os trs estgios topolgicos so descritos pelos sistemas


de equaes apresentados a seguir.
a) Intervalo 0, d1T .
diL
V1
dt

(14.1)

dvC
v
C
dt
R

(14.2)

b) Intervalo d1T , d1 d2 T

177

diL
V1 VC
dt

(14.3)

dvC
v
iL C
dt
R

(14.4)

c) Intervalo d1 d2 T , T
diL
0
dt

(14.5)

dvC
v
C
dt
R

(14.6)

Vamos multiplicar as equaes de cada intervalo pela sua


durao relativa, o que resulta nas equaes seguintes.
a) Intervalo (0, d1T)
diL
d1 V1
dt

(14.7)

dvC
d v
1 C
dt
R

(14.8)

d1 L

d1 C

b) Intervalo (d1T, (d1+ d2)T)


d2 L

diL
d2 V1 d2 VC
dt

(14.9)

d2 C

dvC
d v
d2 iL 2 C
dt
R

(14.10)
178

c) Intervalo ((d1+ d2)T, T)


diL
0
dt

(14.11)

1 d1 d2 vC
dvC

dt
R

(14.12)

1 d1 d2

1 d1 d2 C

Somando as equaes (14.7), (14.9) e (14.11) obtemos a


equao (14.13).
diL
di
di
d2 L L 1 d1 d2 L L
dt
dt
dt
d1 V1 d2 VC d2 V1

d1 L

(14.13)

Portanto:
L

diL
d2 VC d1 d2 V1
dt

(14.14)

onde iL e VC so valores mdios quase instantneos.


Somando-se as equaes (14.8), (14.10) e (14.12)
obtemos a equao (14.15).
dVC
dV
dV
d2 C C 1 d1 d2 C C
dt
dt
dt
V
V
V
d1 C d2 iL d2 C 1 d1 d2 C
R
R
R

d1 C

(14.15)

179

Como consequncia obtm-se:


C

dVC
V
d2 iL C
dt
R

(14.16)

Portanto as equaes de estado para o conversor Boost


operando em conduo descontnua, em termos de grandezas
mdias quase instantneas, so representadas pelas equaes
(14.17) e (14.18).
L

diL
d2 VC d1 d2 V1
dt

(14.17)

dVC
V
d2 iL C
dt
R

(14.18)

Observamos a presena da varivel d2 nas equaes,


alm da varivel d1 . Vamos em seguida expressar d2 em
funo de iL e d1 para elimin-las das equaes.
Lembremos que o produto d2 iL , representa o valor
mdio quase instantneo da corrente no diodo D .
O valor mdio da corrente no indutor definido pela
equao (14.19).

iL

iP d1 d2
2

(14.19)

Portanto, o valor mdio da corrente no diodo definido


pela equao (14.20).

180

iD iL

d2
d1 d2

(14.20)

A corrente mdia quase instantnea no capacitor


definida pela expresso (14.21).
iC iD

VC
R

(14.21)

Portanto:
dVC
V
iD C
dt
R

(14.22)

dVC
V
d
iL 2 C
dt
d1 d2 R

(14.23)

Ou ainda,

A corrente de pico iP definida pela equao (14.24).


iP

V1
d1 T
L

(14.24)

Portanto, substituindo (14.23) em (14.19) obtemos:

d1 d2

2 iL
iP

(14.25)

181

d2

2 L iL
d1
V1 d1 T

(14.26)

Substituindo a expresso (14.26) em (14.17) obtemos:

diL
2 L iL VC

1 d1 VC
dt
V1 d1 T V1

(14.27)

Substituindo a equao (14.26) em (14.18) obtemos:

dVC
d 2 T V1 VC
iL 1

dt
2L
R

(14.28)

A partir das equaes (14.27) e (14.28) podemos escrever


as equaes (14.29) e (14.30) na forma de equaes de estado.

diL
2 iL VC

1
dt
d1 T V1

d1 VC

dVC iL d12 T V1 VC

dt C 2 L C R C

(14.29)

(14.30)

As expresses (14.29) e (14.30) so o modelo do


conversor Boost operando em conduo descontnua, onde as
variveis, que no caso so os estados do sistema, so
representadas por seus valores mdios quase instantneos.

182

14.3 ANLISE EM REGIME PERMANENTE.

diL dVC

0 . Portanto, a partir
dt
dt
das equaes gerais (14.17) e (14.18) obtemos as equaes
(14.31) e (14.32).

Em regime permanente,

2 IL f VC
1 D VC
D V1

0 IL

D2 V1 VC

2L f R

(14.31)

(14.32)

Foram feitas as seguintes substituies:


d1 D
iL IL
vC VC

Nosso objetivo principal a obteno de uma expresso


para o ganho esttico, definido pela equao (14.33).

VC
V1

(14.33)

Para isso, deve-se resolver o sistema de equaes


algbricas (14.31) e (14.32).
A partir de (14.31) obtemos:
0 2 L f IL D2 V1

2 LL f VC
R

(14.34)
183

Portanto:
2 L f IL D2 V1

2 LL f VC
R

(14.35)

A partir da equao (14.31) obtemos:

V
0 2 L f IL 1 C D2 VC
V1

(14.36)

Substituindo a equao (14.35) em (14.36) obtemos:


2

VC 2 LL f VC 2 LL f

D2 0

R
R
V1
V1
Com G

(14.37)

VC
, obtemos:
V1
G2

2 LL f
2L f
G L D2 0
R
R

(14.38)

Desse modo,
G2 G

R
D2 0
2 LL f

(14.39)

Resolvendo a equao (14.39) encontramos a expresso


do ganho G , dado pela expresso (14.40).
184

1 1
2 D2 R
G
1
2 2
L f

(14.40)

Fazendo a manipulao algbrica adequada encontramos


a expresso para a corrente IL , dada pela expresso (14.41).

IL

D V1 G
2 L f G 1

(14.41)

14.4 MODELO DE PLANTA PARA CONTROLE DA


CORRENTE NO INDUTOR.

Seja a Figura 14-4.

Figura 14-4. Controle da corrente no indutor do conversor boost.

O conversor boost opera em conduo descontinua e tem


como carga uma fonte de tenso VO no lugar do par RC .
Para a escolha da estrutura e dos parmetros do
controlador, necessrio obter a funo de transferncia
(14.42) que relaciona a corrente no indutor L com a razo
cclica, para componentes alternadas de pequena amplitude.
185

F (S )

iL (s)
d(s)

(14.42)

Seja a equao (14.29) reapresentada a seguir.

diL
2 iL VC

1
dt
d1 T V1

d1 VC

(14.43)

Como a carga uma fonte de tenso Vo , vamos fazer:

VC Vo

(14.44)

diL
2 iL Vo d1 Vo

1
dt
d1 T V1
L

(14.45)

Portanto:

Seja
G

Vo
V1

(14.46)

Desse modo:

diL
2 i
d V G
L 1 G 1 1
dt
d1 T
L

(14.47)

186

Seja

d1 D1 d1

(14.48)

iL ILo iL

(14.49)

Multiplicando todos os termos da equao (14.45) por d1


obtemos a equao (14.50).
d1

diL 2 iL
V G

1 G d12 1
dt
T
L

(14.50)

Mas,
diL dIL diL

dt dt dt

Como

(14.51)

dIL
0 obtemos:
dt
diL diL

dt dt

(14.52)

Assim,

d1

diL
di
D1 d1 L
dt
dt

(14.53)

187

Seja d1

diL
0 . Portanto:
dt
d1

diL
di
D1 L
dt
dt

d12 D1 d1

(14.54)

(14.55)

Como d12 0 obtemos:


d12 D12 2 d1 D1

(14.56)

Fazendo essas substituies na equao (14.50) obtemos


(14.57).

D1

diL 2 1 G iL 2 D1 V1 G d1

dt
T
L

(14.57)

pois
2 L IL 1 G
D1 VC 0
D1 T

(14.58)

Portanto, a partir de (14.57) obtemos:


diL 2 1 G iL 2V1Gd1

dt
D1T
L

(14.59)

Aplicando a transformada de Laplace obtemos:


188

2 1 G
2 V1 G
d1 (s)
s
iL (s)
D1 T
L

(14.60)

Assim:
iL (s) 2 Vo
1

d1 (s)
L 2 G 1
s

D1 T

(14.61)

Pode-se demonstrar que:


2 G 1 D1 Vo

D1 T
L IL

(14.62)

sendo IL o valor mdio inicial da corrente no indutor.


Portanto:
iL (s)

d1 (s)

2 Vo
D V
L s 1 o
L IL

(14.63)

que a funo de transferncia procurada.


14.5 FUNO DE TRANSFERNCIA PARA O CONTROLE
DA TENSO.

Para se definir a estrutura e os parmetros do controlador


da tenso de sada, necessrio obter a funo de transferncia
189

que a relacione com a varivel de controle, que a razo


cclica.
A partir da linearizao das equaes (14.17) e (14.18)
obtm-se a equao (14.64).
diL

dt
dvC

dt

i V
A L B 1

vC d

(14.64)

Com V1 constante, V1 0 .
As matrizes A e B so definidas pelas equaes (14.65) e
(14.66).
2 G 1

A D T
1

G2

L G 1
B
D2 T

2L C

2G

D R T
1

R C

(14.65)

2 G V1

D T V1

L C

(14.66)

Seja a representao compacta na forma matricial.

X A X B U

(14.67)

Aplicando a transformada de Laplace obtemos a equao


(14.68).
190

s I A X (s) B U(s)

(14.68)

X (s) s I A B U(s)

(14.69)

i (s)
x(s) L
vC (s)

(14.70)

Portanto:
1

onde

2G 2
s DT
sI A
1

G2

L G 1
B U(s)
D2 T

2 L C

2G
DRT

1
s

RC

2 G V1
V (s)
L
1
D T V1 d(s)

L C

(14.71)

(14.72)

Como V1 0 , obtemos:
2 G V1

L
B U(s)
d(s)
D T V1

L C

(14.73)

191

Desse modo,

sI A

2CGR
1 DR 1 CRTS

(14.74)
2
2
DR T
R C 2G 2 DTS

onde

2 2G 2 2G 1
1
LC S 2 s

RC
DT
DT
DTRC

(14.75)

Com as equaes (14.69), (14.74) e (14.75) obtemos a


funo de transferncia desejada, dada pela expresso (14.76).

DTV1
s
VC (s)
D T

(14.76)

d(s)
2
1 2(G 1) 2 2G 1
LC S s

DT
DTRC
RC

Normalmente

2 2 G 1
1

T C
R C

(14.77)

192

Portanto:
2

K
s
VC (s)
D T

d(s)
2 G 1
2 G 1
s2
s
D T R C
D T

(14.78)

Sendo
K

D T V1
L C

(14.79)

Verifica-se a existncia de um zero no semiplano direito,


que ocorre na frequncia definida pela expresso (14.80).
fz

f
D

(14.80)

193

CAPTULO 15
CONVERSOR CC-CC MEIA PONTE
MODULADO EM FREQUNCIA

15.1 INTRODUO.

Neste captulo vamos modelar o conversor CC-CC meia


ponte, isolado, modulado em frequncia(FM), representado na
Figura 15-1, portanto uma situao diferente dos casos
anteriores, nos quais os conversores eram modulados por
largura de pulso (PWM).

Figura 15-1. Conversor CC-CC meia ponte modulado em frequencia.

Vamos assumir que todos os componentes sejam ideais e


que a relao de transformao do transformador seja unitria.
Vamos tambm considerar infinitamente grande a
indutncia de magnetizao do transformador, de tal modo que
ela possa ser ignorada em nossa anlise. Desse modo, o
conversor equivalente o que est representado na Figura 15-2.

194

Figura 15-2. Conversor CC-CC meia ponte ideal referido ao lado primrio do
transformador de isolamento, com modulao FM.

Este conversor opera com razo cclica constante e igual


0,5 . A potncia transferida da fonte V1 para a carga,
representada pelo resistor R , controlada pela frequncia de
comutao. Estamos, portanto, diante de modulao em
frequncia ( FM ).
As formas de onda relevantes para operao em regime
permanente encontram-se representadas na Figura 15-3.
Durante o intervalo de tempo 0, d1T o conversor
representado pelo circuito equivalente representado pela Figura
15-4(a). Durante o intervalo de tempo d1T , T , o seu
funcionamento representado pelo circuito equivalente
mostrado na Figura 15-4(b).

195

Figura 15-3. Formas de onda para o conversor CC CC meia ponte modulado em


frequencia.

196

Figura 15-4. Circuitos lineares equivalentes para os dois estgios topolgicos do


conversor.

15.2 MODELAGEM POR ESPAO DE ESTADOS.

Durante o intervalo de tempo 0, d1T o funcionamento


do conversor descrito pelas equaes (15.1) e (15.2).
L

diL
vC V1
dt

(15.1)

dvC
v
iL C
dt
R

(15.2)

Durante

intervalo

de

tempo

d1T , T seu

funcionamento representado pelas equaes (15.3) e (15.4).

197

diL
vC V1
dt

(15.3)

dvC
v
iL C
dt
R

(15.4)

Vamos multiplicar as equaes (15.1) e (15.4) por d1 e


as equaes (15.3) e (15.4) por d2 . Obtemos assim as
equaes (15.5), (15.6), (15.7) e (15.8).
d1 L

diL
d1 vC d1 V1
dt

(15.5)

d1 C

dvC
d v
d1 iL 1 C
dt
R

(15.6)

d2 L

diL
d2 vC d2 V1
dt

(15.7)

d2 C

dvC
d v
d2 iL 2 C
dt
R

(15.8)

Somando (15.5) com (15.7) e (15.6) com (15.8) obtemos:

d1 d2 L

diL
d1 d2 vC d1 d2 V1
dt

(15.9)

d1 d2 C

dvC
v
d1 d2 iL d1 d2 C
dt
R

(15.10)

198

Onde,

d1 d2 1

(15.11)

Vamos substituir iL e vC pelos seus valores mdios quase


instantneos, iL e vC , respectivamente. Desse modo, obtemos
as equaes (15.12) e (15.13).
L

diL
vC d1 d2 V1
dt

(15.12)

dvC
v
iL C
dt
R

(15.13)

d1 d2 1

(15.14)

d2 1 d1

(15.15)

d1 d2 2 d1 1

(15.16)

Como

Conclumos que

Substituindo a expresso (15.16) em (15.12) obtemos


L

diL
vc 2 d1 1 V1
dt

(15.17)

199

dvC
v
iL C
dt
R

(15.18)

v 2 d1 1
diL
c
V1
dt
L
L

(15.19)

dvC iL
v
C
dt C R C

(15.20)

Portanto:

No sistema de equaes obtido, aparece a varivel d1 .


Contudo, a varivel de controle a frequncia de comutao.
Vamos ento realizar as alteraes necessrias para que a
frequncia aparea nas equaes.
O valor da corrente iL , a partir da Figura 15-3 dado
por:

iP d1 d2
2

(15.21)

iP
2

(15.22)

V1 vC
d1 T
L

(15.23)

iL
Ou,

iL

Mas
iP

200

Sendo,
TS
2

(15.24)

V1 vC
d1 TS
2L

(15.25)

2L f
iL
V1 vC

(15.26)

Portanto:
iL

Desse modo,
d1

Substituindo a equao (15.26) na equao (15.19)


obtemos:

v 4 f iL 1
diL
C
V1
dt
L V1 vC L

(15.27)

dvC iL
v
C
dt C R C

(15.28)

v V
diL
4 V1

f iL C 1
dt V1 vC
L L

(15.29)

Ou ainda:

201

dvC iL
v
C
dt C R C

(15.30)

O conversor ento representado por um sistema de duas


equaes diferenciais no lineares de primeira ordem, vlido
tanto para regime permanente quanto para regime transitrio de
baixa frequncia.
15.3 MODELO PARA OPERAO EM REGIME
PERMANENTE.

Em regime permanente,
diL dvC

0
dt dt

(15.31)

Portanto:

VC 4V1 fIL V1

L V1 VC L

IL VC

C R C

(15.32)

(15.33)

Os smbolos VC e IL representam as variveis de estado


em regime permanente.
A partir da equao (15.32) obtemos a equao (15.34).
4V1LfIL
V1 VC
V1 VC

(15.34)
202

Portanto,
4 L f IL V1 VC V1 VC

V1
V1 V1

(15.35)

Seja o ganho esttico, definido pela equao (15.36).


G

VC
V1

(15.36)

Desse modo,
4 L f IL
1 G 1 G
V1

(15.37)

Mas
IL

VC
R

(15.38)

Portanto,
4 L f VC
1 G 1 G
R
V1

(15.39)

4 L f
G 1 G 1 G
R

(15.40)

Ou ainda:

203

Desse modo,
4 L f
G 1 G2
R

(15.41)

Portanto:
G2

4 L f
G 1 0
R

(15.42)

A partir da equao (15.42) obtemos


2

2L f
4 L f
G
1
R
R

(15.43)

Foi definido que:

f 2 fs

(15.44)

4 L fs 2 2 L fs
G
1
R

(15.45)

Desse modo,

Com a expresso (15.45) podemos determinar o ganho


esttico do conversor, em funo dos parmetros do circuito e
da varivel de controle, que a frequncia de comutao fs .

204

15.4 FUNO DE TRANSFERNCIA PARA O CONTROLE


DA CORRENTE.

Vamos considerar o caso em que a carga seja uma fonte


de tenso ideal, podendo ser um banco de baterias ou um
barramento de tenso contnua, com capacidade de absorver
energia.
No modelo obtido, representado pelas equaes (15.29) e
(15.30), isto equivale a:
dvC
0
dt
C
vC Vo

Desse modo a partir da equao (15.29) obtemos:

V 4 f iL 1
diL
o
V1
dt
L V1 Vo L

(15.46)

V V
diL 4 V1 f iL

1 o
dt
V1 Vo
L

(15.47)

Ou ainda:

Desse modo:

V V
diL
4

f iL 1 o
dt 1 G
L

(15.48)

205

Como vemos, trata-se de uma equao diferencial no


linear. Para obtermos a funo de transferncia que buscamos,
devemos linearizar a equao em torno de um ponto de
operao.
Seja

f F f

(15.49)

iL IL iL

(15.50)

Portanto:

f iL F f IL iL

(15.51)

Seja:

f i 0

(15.52)

f iL F IL F iL f IL

(15.53)

diL dIL diL



dt dt dt

(15.54)

Ento,

Por outro lado,

Como

dIL
0 , obtemos
dt
206

diL diL

dt dt

(15.55)

Substituindo (15.51) e (15.55) em (15.48) obtemos:

diL 4

IL f iL F 0
dt 1 G

diL
dt

4 4

F iL
IL f
1G
1G

(15.56)

(15.57)

Aplicando a transformada de Laplace obtemos:


4 IL
4
s iL (s)
F iL (s)
f (s)
1G
1G

(15.58)

Assim,
4 F
4 IL

s 1 G iL (s) 1 G f (s)

(15.59)

Desse modo:

4 IL
iL (s)
1G
f(s) s 4 F
1G

(15.60)

207

Mas,

4 IL 1 G V1

1G
LF

(15.61)

Portanto:
iL (s)

f(s)

1 G V1
4 F

LF s

1G

(15.62)

Normalmente,
4 F
2 f
1G

(15.63)

iL (s) 1 G (1 G) V1

4 L F2
f(s)

(15.64)

Desse modo:

Podemos ento afirmar que h uma relao de


proporcionalidade entre iL (s) e f(s) para um ponto de
operao dado, no havendo polos nem zeros, portanto no
havendo dinmica representada na funo de transferncia
obtida.

208

CAPTULO 16
ANLISE DO ERRO COMETIDO AO SE
EMPREGAR O VALOR MDIO EM
ESPAO DE ESTADOS

16.1 FONTE DE TENSO ALIMENTANDO INDUTNCIA


PURA.

Seja o circuito representado na Figura 16-1, formado por


uma fonte de tenso alimentando uma indutncia pura.

Figura 16-1. Circuito tomado como exemplo para anlise do erro.

Sejam as formas de onda representadas na Figura 16-2.


A tenso V (t ) tem forma de onda retangular, com
amplitudes iguais a V1 e V2 e com duraes d1T e d2T ,
respectivamente. Sabemos que:

d1 d2 1

(16.1)

209

Figura 16-2. Tenso e corrente no indutor L do circuito anterior.

Seja I0 o valor inicial da corrente no indutor.


Desse modo,
I1

d1 V1
d1 T I0
L

(16.2)

d2 V2
d2 T
L

(16.3)

I2 I1

Portanto:
I2

d1 V1
d V
d1 T 2 2 d2 T I0
L
L

(16.4)

210

Seja

i I2 I0

(16.5)

d V d V
i 1 1 2 2 d1 d2 T
L

(16.6)

V d1 V1 d2 V2

(16.7)

Portanto:

Mas,

onde V representa o valor mdio da tenso de alimentao.


Podemos ento escrever:
i

V
T
L

(16.8)

A Figura 16-3(a) e a Figura 16-3(b) representam as duas


etapas de operao para um perodo de funcionamento.
A Figura 16-3(c) representa um nico circuito
equivalente para o perodo total, onde a tenso de alimentao
igual ao valor mdio da tenso V (t ) .
Podemos ento concluir que a variao liquida da
corrente do circuito equivalente idntica soma das variaes
das correntes dos intervalos de tempo de 0, d1T e d1T , T .
Desse modo, a tcnica do valor mdio em espao de
estado, para este caso, no introduz nenhum erro.
211

O comportamento das correntes do circuito original e do


circuito equivalente, para um intervalo de tempo com vrios
perodos, encontra-se representado na Figura 16-4.

Figura 16-3. Circuitos equivalentes.

Figura 16-4. Correntes nos circuitos equivalentes.

212

16.2 FONTE DE TENSO ALIMENTANDO CARGA RL.

Vejamos o que ocorre em um circuito RL , mostrado na


Figura 16-5.

Figura 16-5. Circuito RL.

Vamos analisar o comportamento da corrente i(t ) com


condio inicial nula, ou seja, no primeiro perodo de
funcionamento As formas de onda relevantes encontram-se
representadas na Figura 16-6.

Figura 16-6. Tenso e corrente do circuito representado na figura 16.5.


213

As correntes instantneas i1 (t ) e i2 (t ) , para os intervalos


de tempo d1 T e (1 d1 ) T so exponenciais. Os valores de I1
e I2 so determinados pelas equaes (16.9) e (16.10).

I1
I2 I1 e

d1 T
V1

d2T

d2T
V2
1e
R

(16.9)

(16.10)

Portanto:
I2

d2T
d2T
d2T
V1
V
1 e e 2 1 e
R
R

(16.11)

onde I2 representa o valor final da corrente i(t ) para t T .


Portanto igual variao liquida da corrente i(t ) para
condio inicial nula.
Vamos ento analisar o circuito para valores mdios
quase instantneos, representado na Figura 16-7, no qual a
mesma carga RL alimentada por uma tenso constante, igual
ao valor mdio da tenso v(t ) .

Figura 16-7. Circuito RL equivalente para valores mdios quase instantneos.

214

A corrente ix (t ) encontra-se representada na Figura 16-8,


juntamente com as correntes i1 (t ) e i2 (t ) .
O valor final da corrente ix (t ) definido pela equao
(16.12).
IX

T
d1 V1 d2 V2
1e
R

(16.12)

Figura 16-8. Correntes dos circuito anteriores.

Podemos observar que Ix I2 . De fato, para a situao


apresentada, Ix (t ) I2 . Podemos ento concluir que ao substituir
o circuito original pelo seu equivalente que representa valores
mdios em espao de estado, estamos cometendo um erro,
definido pela equao (16.13), para a situao estudada, ou
seja, o primeiro perodo de funcionamento do circuito.

Ix I2
100%
I2

(16.13)

Seja o seguinte exemplo numrico.


215

V1 100V
V2 100V
d1 0,7
L 10mH
R 10

Com o emprego da expresso (16.13) foi obtida a curva


representada na Figura 16-9, na qual o erro percentual
representado em funo da grandeza definida pela equao
(16.14), ou seja, o perodo de funcionamento dividido pela
constante de tempo do circuito.

(16.14)

onde a constante de tempo definida pela expresso (15.15).

L
R

(16.15)

Verifica-se que o erro igual a 10% para 0,17 e igual


a 1% para 0,02 . Podemos ento concluir que quem
determina o erro a relao entre o perodo de funcionamento
ou de comutao, e a constante de tempo do circuito.
Quanto menor essa relao, menor ser o erro. Se a carga
for uma indutncia pura, como foi o caso do circuito mostrado
na Figura 16-1, a constante de tempo ser infinita e o erro ser
portando nulo, independentemente do valor do perodo ou da
frequncia de comutao.
importante observar que as ondulaes das tenses e
correntes (ou dos estados) no so representadas pelo modelo
mdio em espao de estados, como era de se esperar.
216

Figura 16-9. Erro percentual em funo de

Embora o circuito analisado seja muito simples, ele gera


resultados importantes que indicam que o emprego de valores
mdios em espao de estado adequado para modelar um
conversor esttico real, desde que o perodo de comutao seja
significativamente menor que as constantes de tempo do
circuito.
O leitor convidado a verificar, tanto analiticamente
quanto por simulao, o efeito da constante de tempo do
circuito na evoluo da corrente para transitrios de longa
durao e de que forma o erro se propaga, e qual sua
consequncia tanto para os valores da corrente quanto para
defasagens.

217

REFERNCIAS BIBLIOGRFICAS

1. R. D. Midlebrook and S. Cuk, Unified Approach to


Modelling Switching-Converter Power Stages, IEEE
Power Electronics Specialists Conference, June 1976.
2. J. Sun, D. M. Mitchell, M. F. Greuel, P. T. Krein and
R. Bass, Averaged Modeling of PWM Converters
Operating in Discontinuous Conduction Mode,
IEEE Transactions on Power Electronics, Vol. 16,
No. 4, July 2001.
3. C. A. Nwosu, State-Space Averaged Modeling of a
Nonideal Boost Converter, The Pacific Journal of
Science and Technology, Volume 9, Number 2,
November 2008.
4. V. Vorprian, Simplified Analysis of PWM
Converters Using Model of PWM Switch Part I:
Continuous Conduction Mode, IEEE Transactions
on Aerospace and Electronic Systems, Vol. 26, No. 3,
May 1990.
5. G. W. Wester and R. D. Middlebrook, Low
Frequency Characterization of Switched DC-to-DC
Converters, IEEE Power Processing and Electronics
Specialists Conference, May 1972.

218