Você está na página 1de 36

Aula

Introduo a Sistemas Digitais


Definio Sistemas Digitais
Projeto
Reviso:
Circuitos Combinacionais
Circuitos Sequnciais
Mquinas de Estados

Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmo de Lima Kastensmidt

Aula

Sistemas Digitais

Definio

Um sistema digital um sistema no qual os sinais tm um nmero


finito de valores discretos, se contrapondo a sistemas analgicos
nos quais os sinais tm valores pertencentes a um conjunto
contnuo (infinito).

S
(digital)

S
(analgico)

t
Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmo de Lima Kastensmidt

Aula

Sistema Digitais

Definio (cont.)

Uma vez que os sinais do mundo fsico so analgicos, necessrios


convert-los para sinais digitais e vice-versa sempre que os sinais digitais
tenham que interagir com os sinais do meio fsico.

ADC

Processamento de sinal
e armazenamento

DAC

Successive Approximation Register (SAR)

Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmo de Lima Kastensmidt

Aula

Sistemas Digitais

Projeto

Aboradagem Descendente: decompe o


sistema em subsistemas que so por sua
vez decompostos em subsistemas at
atingir o nve de abtrao desejado.
Desafio: obter a decomposio adequada
para cada nvel para que no final os
critrios de projeto (rea, desempenho,
potncia) sejam atingidos.

Descrio funcional

Linguagens de
descrio de
hardware

Mdulos

Abordagem Ascendente: conecta


mdulos disponveis para formar
subsistemas que por sua vez so
conectados para formar subsistemas at
que a especificao funcional seja
satisfeita.
Desafio: trabalhar com um conjunto
muito grande de subsistemas pequenos
para compor um sistema muito complexo.

Portas lgicas
bsicas e flip-flops

transistores

Layout

Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmo de Lima Kastensmidt

Aula

Sistemas Digitais

Projeto: Arbodagem Descendente


Projeto de Sistemas Digitais usando
fluxogramas, grafos, mquinas de
estados e diagrama de blocos

Descrio funcional

Descrever o projeto em linguagens


de descrio de hardware como
por exemplo VHDL

Mdulos

Usar ferramentas de sntese lgica para


bibliotecas de clulas como o Leonardo da
Mentor

Portas lgicas
bsicas e flip-flops

Usar ferramentas de sntese lgica para


plataformas programaveis como FPGAs
(Xilinx ISE, Altera Quartus, Actel
Libero).

transistores

Verificar funcionalmente atravs de


simulao lgica com e sem atraso.
Layout

Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmo de Lima Kastensmidt

Aula

Sistemas Digitais

Projeto: Arbodagem Ascendente


Descrio funcional

Projeto de somadores, multiplicadores e


outros subsistemas combinacionais e
sequenciais de alta eficincia em termos
de rea, desempenho e potncia para
uso em sistemas digitais complexos.

Mdulos

Descrever o projeto em linguagens de


descrio de hardware como por
exemplo VHDL ou em esquemtico
Portas lgicas
bsicas e flip-flops

Verificar funcionalmente
atravs de simulao lgica
com e sem atraso.

Verificar eltricamente atravs


de simulao eltrica (SPICE)

Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmo de Lima Kastensmidt

transistores

Layout

Aula

Sistemas Digitais

Projeto: consideraes finais

Levar em cosiderao o projeto na


abordagem descendente:

ALGORITMO

HARDWARE

... mas tambm a abordagem ascendente no


momento de otimizar certos blocos e
subsistemas no projeto final do sistema
digital visando o melhor custo x benefcio.

Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmo de Lima Kastensmidt

Chip

Aula

O que esperamos de um Sistema Digital?

Fatores de evoluo
densidade de integrao

, rea ocupada

consumo de potncia
freqncia de operao
custo de fabricao

Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmo de Lima Kastensmidt

waffer

Wafer of Intel Itanium processors

Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmo de Lima Kastensmidt

Aula

Aula

Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmo de Lima Kastensmidt

Aula

Tipos de componentes

Circuito de aplicao especfica (ASIC):


circuito integrado projetado especialmente para
uma determinada funo e sistema digital.
Full-custom
semi-custom
Standard cell

Chip

Lgica programvel (FPGAs): circuito


que pode ser customizado e reprogramado para realizar diversas funes.

Compromisso:
Custo X tempo de projeto X desempenho

Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmo de Lima Kastensmidt

Aula

10100011001

Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmo de Lima Kastensmidt

Aula

Reviso: Circuitos Combinacionais

Portas Lgicas Bsicas

S=E

S
E1
E2

S = E1 . E2

E1
E2
...
En

E1
E2

S = E1 + E2

NOT

XNOR

NAND

NOR

E1
E2
...
En

Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmo de Lima Kastensmidt

XOR

Reviso: Circuitos Combinacionais

Aula

Blocos lgicos

Sada depende apenas das entradas


Comparador de 4 bits
(A3A2A1A0 e B3B2B1B0)

Decodificador de 2 bits
(A1A0)

A3

A1
A0

B3
A2
B2
A1

comparador

D3
D2

B1
A0

D1

B0

D0

Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmo de Lima Kastensmidt

Reviso: Circuitos Combinacionais

Aula

Blocos lgicos

Sada depende apenas das entradas


Multiplexador 4:1
A0

00

A1

01

A2

10

A3

11

A3

S1
S0

mux

A2
A1

S1 S0
10
1

1
0

A0

Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmo de Lima Kastensmidt

mux

Aula

Reviso: Circuitos Combinacionais

Blocos lgicos

Sada depende apenas das entradas


S0

S1

Multiplexador 4:1
A0

00

A1

01

A2

10

A3

11

A0
mux

A1
mux

S1 S0
10
1

A2

1
0
A3

Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmo de Lima Kastensmidt

Reviso: Circuitos Combinacionais


Blocos lgicos

Somador de 1 bit completo (Full-adder):

FA: full adder

Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmo de Lima Kastensmidt

Aula

Aula

Reviso: Circuitos Combinacionais

Blocos lgicos
Somador Ripple-Carry

A3

B3

A2

B2

A1

B1

A0

B0
Cin

C2

C1

C0

C3
S3

S2

S1

Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmo de Lima Kastensmidt

S0

Reviso: Circuitos Combinacionais


Blocos lgicos

Somador Carry Look Ahead

Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmo de Lima Kastensmidt

Aula

Aula

Reviso: Circuitos Combinacionais

Blocos lgicos
Somador de n bits

A
B

a3
b3

a2
b2

a1
b1

b3 a3

b2 a2

b1 a1

b0 a0

HA

HA

HA

HA

a0
b0

s0

_____________________________________________

s4(Cout)

s3

s2

s1

s0

HA

HA

HA
s1

HA: half adder


HA

HA
s2

HA
s4

s3

Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmo de Lima Kastensmidt

Aula

Reviso: Circuitos Combinacionais

Blocos lgicos

Unidade Aritmtica e Lgica (ULA) 1 bit

B0

B0 0
S1 S0
0 0
0 1
1 0
1 1

Funo
soma A+B
subtrao A-B
inverso de A
comparao

A0

A0
1

S0
C0

FA

F0
Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmo de Lima Kastensmidt

S1

Aula

Reviso: Circuitos Combinacionais

Blocos lgicos

Unidade Aritmtica e Lgica (ULA) n bit

Bn 0
1

B1 0

S0

An

An

Cn

...

FA

B0 0

S0

A1

A0

A1

C1

FA

S1

Fn

B0

B1

Bn

A0

C0

S1

F1

Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmo de Lima Kastensmidt

FA

F0

S0

S1

Aula

Reviso: Circuitos Combinacionais

Blocos lgicos

Multiplicador
b3

b2

b1

b0

bj

a0

sum in

ai
P0

a1
0
P1
a2

carry
out

sum out

0
P2
a3
0
P3
P7

P6

P5

FA

P4

Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmo de Lima Kastensmidt

carry
in

Aula

Reviso: Circuitos Sequnciais

Latches: sensvel ao nvel do relgio (clk)

R S
0
0
1
1

0
1
0
1

clk R S
R

Q
Q

1
1
1
1
0

0
0
1
1
X

0
1
0
1
X

R S

Q
set
S
reset
invalido

Q
Q
set
reset
Invalido
Q

0
0
1
1

0
1
0
1

invalido
reset
set
Q

clk R S

Q
clk

clk

Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmo de Lima Kastensmidt

0
0
0
0
1

0
0
1
1
X

0
1
0
1
X

Q
invalido
reset
set
Q
Q

Aula

Reviso: Circuitos Sequnciais

Latches: sensvel ao nvel do relgio (clk)

J K

0
0
1
1

0
1
0
1

Q
set
reset
Q

clk D
1
1
0

0
1
X

Q
0
1
Q

clk
clk J K
J

Q
Q

1
1
1
1
0

0
0
1
1
X

0
1
0
1
X

Q
Q
set
reset
Q
Q

clk D

Q
Q
clk

clk

Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmo de Lima Kastensmidt

0
0
1

0
1
X

Q
0
1
Q

Aula

Reviso: Circuitos Sequnciais

Flip-flops: sensvel a borda do relgio (clk)


clk R S
R

Q
Q

0
0
1
1
X

0
1
0
1
X

Q
Q
D
set
reset
Invalido
Q

Q
Q

clk J
Q
Q

0
1
X

Q
0
1
Q

clk

clk
J

clk D

0
0
1
1
X

0
1
0
1
X

Q
set
reset
Q
Q

clk D

0
1
X

0
1
Q

Q
Q
clk

clk

Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmo de Lima Kastensmidt

Aula

Reviso: Circuitos Sequnciais

Registradores
clk D

dado dado
Q
X X

clk
Q
Reset sncrono

clk reset enable D

D
reset
clk

enable

Reset assncrono
enable

X
1
0
X

X
dado
X
X

clk reset enable D

D
reset
clk

1
0
0
X

1
0
0
0

X
1
0
X

X
dado
X
X

Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmo de Lima Kastensmidt

Q
reset
dado
Q
Q

Q
reset
dado
Q
Q

Aula

Reviso: Circuitos Sequnciais

Registradores Deslocamento
clk reset enable D
D
reset
clk

enable

L/R

Q
X

LFSR: linear feedback shift register

1
0
0
0
0
X

X
1
0
0
1
X

X
dado
X
X
X
X

L/R

X
0
1
0
1
X

reset
dado
Qi<=Qi-1
Qi<=Qi+1
Q
Q

Uso de seed (semente)

Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmo de Lima Kastensmidt

Aula

Reviso: Circuitos Sequnciais

Contadores

clk reset

D
reset
clk

load

X
1
0
X

reset
dado
Q
Q

X
dado
X
X

clk reset enable D

D
reset
clk

1
0
0
X

load D

enable

u/d

Q
X

1
0
0
0
0
0

X
0
0
1
1
X

X
dado
X
X
X
X

Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmo de Lima Kastensmidt

u/d

X
0
1
0
1
X

reset
dado
Q+1
Q-1
Q
Q

Reviso: Mquinas de Estados


Definio

Uma mquina de estados uma combinao de 5 elementos:


(, X, g, x0, F)

Onde:
um alfabeto finito
X um conjunto finito de estados
g a funo de transio de estado g : X x -> X
X0 o estado inicial, x0 X
F o conjunto de estados finais, F X.

Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmo de Lima Kastensmidt

Aula

Diagrama de Estados

O diagrama de estados representa a mquina de estados finito e


contem:
Circulos: que representam os estados da mquina rotulados
com o nome do estado e tambem ou no com sua codificao.
Arcos diretos: que representam as transies entre estados
rotulados com entradas/sadas para a transio de estados.

Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmo de Lima Kastensmidt

Aula

Aula

Mquina de Estados Finitos

TIPO MOORE

Sada depende apenas


do estado atual.
A=1

reset

Entradas A
Lgica de
prximo
estado

S0
F=0;

A=0

reset

estado
S1
A=0

F=1;
clk
A=1
Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmo de Lima Kastensmidt

sadas

Aula

Maquina de Estados Finitos

TIPO MEALY

Sada depende da entrada e


do estado atual.

Entradas A

A=1

reset

F=0;

Lgica de
prximo
Estado e sada

S0
A=0

reset

F=1;
estado
S1
A=0
F=0;

clk
A=1
F=1;
Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmo de Lima Kastensmidt

Aula

Maquina de Estados Finitos


Solucionar problemas de estabilizao

TIPO MEALY

Sada depende apenas


do estado atual.

A
Lgica de
prximo
Estado e sada

F=0;
S0
A=0

Sada

Entradas

A=1

reset

clk

clk
reset

F=1;
estado
S1
A=0
F=0;

clk
A=1
F=1;
Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmo de Lima Kastensmidt

Consideraes sobre Diagramas de Estados

Mquinas de estado (FSM) podem estar em apenas um estado por


vez no tempo, logo h em apenas um estado ou circulo em um
determinado tempo t.
Transio de estados so permitidas apenas na transio de subida
OU descida do relgio (clk), dependendo do elemento de
armazenamento de estado (se sensivel a borda de descida ou
subida). FSM sincronas!!!
A representao de mquinas de Mealy e Moore so diferentes
como visto.
Mquinas de Mealy, as entradas e saidas so definidas nos
arcos (transies entre estados).
Mquina de Moore, as entradas so definidas nos arcos
(transies entre estados) e a sada definida no estado (dentro
do crculo).

Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmo de Lima Kastensmidt

Aula

Exerccio: Projeto de uma mquina de


estados at o hardware
1. Descrio do problema em diagrama de estados
2. Montagem da tabela de proximo estados e sada
3. Descrio do esquemtico lgico da FSM
Problema: Detector de sequncia ...1101...
Sinal A

Saida D (detectou D=1)

clk reset

Sinal de entrada deve ser amostrado...

Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmo de Lima Kastensmidt

Aula