Arquitetura e Organizao de

Computadores
PLANEJAMENTO

Mini CV
Tiago Bockholt
Mestre em Cincias da Computao UFPE (2011)
Processamento de imagem e reconhecimento de padres.
Graduao:
Bacharel em Engenharia da computao UPE (2008)
Technische Universitt Braunschweig TUBS (2007)

Mini CV
Tiago Bockholt
Experincia Profissional
Gerente de Projetos Grupo RBS. (2014)
Lder de Equipe Samsung CIN/UFPE. (2013)
Consultor de BI vila Solues (2008)
Engenheiro de Software GNS Systems (2007)
Professor de Alemo (2006)

Regras da Disciplina
A aula comea s 19h e termina s 22h.
Grupo da disciplina: a ser definido.

Aulas tericas e prticas

Presena
No h abono de faltas.
Proporcional ao tempo em sala de aula.
Evitem Celular

Participem

Perguntem...
Complementem...
Corrijam...
Interajam... =)

Contatos
E-mail: https://groups.google.com/forum/?hl=pt-BR#!forum/fbv---aoc.
Coordenao de Computao da FBV
Segundas e Quintas(19h s 21h30)

Objetivos
Apresentar conceitos, abordagens de desenvolvimento e boas prticas
dos aspectos envolvidos no projeto de dispositivos eletrnicos digitais.
Introduzir conceitos de linguagem de mquina ao aluno.

Desenvolver na prtica os conceitos transmitidos nas aulas.

Ementa

Evoluo Computacional
Linguagem de mquina (MIPS):
Registradores, Memria, Operaes, Operandos, Tomada de Deciso.
Endereamento, Transformao em Linguagem Binria
Simulador MIPS exemplos, exerccios
Aritmtica computacional:
Introduo, Nmero Com Sinal e Sem Sinal, Adio e Subtrao
multiplicao, diviso, ponto flutuante.
Linguagem Computacional (8086):
Registradores, Memria, Operaes, Operandos e Tomada de Deciso.
Simulador 8086, Compilador TASM, Exerccios.
O Processador:
Introduo e Data Path
Data Path e Controle
Pipelining e Super Pipelining, Excees e Arquitetura Intel 64 bits
Hierarquia de Memria
Registradores e Cache.
Memria Principal e Memria Virtual.
Disco rgido, Memria Flash e outros tpicos de I/O
Multicores, Multiprocessors e Clusters.
Viso Geral de Arquiteturas de Microcontroladores.

Planejamento da Disciplina
ENCONTRO

DATA

PLANEJAMENTO

31/jul

Entrega do plano de aula e Apresentao dos objetivos da disciplina.

07/ago

Evoluo das Tecnologias Computacionais

14/ago

Linguagem de mquina (MIPS): Registradores, Memria, Operaes, Operandos, Tomada de

Deciso

21/ago

Linguagem de mquina (MIPS): Endereamento, Transformao em Linguagem Binria

28/ago

Linguagem de mquina (MIPS): Simulador MIPS exemplos, exerccios

04/set

Aritmtica computacional: Introduo, Nmero Com Sinal e Sem Sinal, Adio e Subtrao

11/set

Aritmtica computaciona: multiplicao, diviso, ponto flutuante..

18/set

linguagem Computacional (8086): Registradores, Memria, Operaes, Operandos e Tomada

de Deciso

25/set

Linguagem Computacional (8086): Simulador 8086, Compilador TASM, Exerccios

10

02/out

AP1

Planejamento da Disciplina
ENCONTRO

DATA

PLANEJAMENTO

11

08/out

O Processador: Introduo e Data Path

12

15/out

O Processador: Data Path e Controle

13

22/out

O Processador: Pipelining e Super Pipelining, Excees e Arquitetura Intel 64 bits

14

29/out

Hierarquia de Memria: Registradores e Cache.

15

05/nov

Hierarquia de Memria: Memria Principal e Memria Virtual

16

12/nov

Disco rgido, Memria Flash e outros tpicos de I/O

17

19/nov

Multicores, Multiprocessors e Clustrers

18

26/nov

Viso Geral de Arquiteturas de Microcontroladores

19

03/dez

AP2

20

10/dez

SUBSTITUTIVAS

21

17/dez

FINAL

Metodologia de Avaliao
Primeira Nota
Atividade Extraclasse (20%)
29/09/2014: Prova (80%) (Eng. Produo)
02/10/2014: Prova (80%) (Computao)
Segunda Nota
Atividade Extraclasse (30%)
01/12/2014: Prova (70%) (Eng. Produo)
04/12/2014: Prova (70%) (Computao)
Substitutivas
Mesma proporo da prova que faltar

Segunda Chamada
Prova: 13/12/2014 (Eng. Produo)
Prova: 11/12/2014 (Computao)
Final
Prova: 15/12/2014 (Eng. Produo)
Prova: 18/12/2014 (Computao)

Bibliografia
BSICA:
1. PATTERSON, DAVID. Organizao e Projeto de Computadores, 3a Edio. Rio de Janeiro:Elsevier Editora
Ltda., 2005.
2. TANENBAUM, ANDREW. Structured Computer Organization. 5a Edio. Londres: Prentice Hall, 2005
3. STALLINGS, WILLIAM. Arquitetura e Organizao de Computadores: Projeto para o desempenho. 5a
Edio. New York: Prentice Hall, 2003.
COMPLEMENTAR:
1. HULL, LINDA. The Essentials of Computer Organization And Architecture. 2a Edio. New York: Jones &
Bartlett Pub, 2006

2. BUNCE, PHILIP. The MIPS Programmer's Handbook. 1a Edio. New York: Morgan Kaufmann, 1994

Arquitetura e Organizao de
Computadores
EVOLUO DAS TECNOLOGIAS COMPUTACIONAIS

Arquitetura x Organizao

Responsabilidades

Macroestrutura de um computador

CPU

Evoluo dos Computadores

Lei de Moore (1965): O nmero de transistores que podiam
ser impressos em uma nica pastilha dobrava a cada ano e
previu, corretamente, que esse crescimento permaneceria em
um futuro prximo.
Nos anos 70, a taxa de crescimento diminuiu, com a duplicao
ocorrendo a cada 18 meses, mas estabilizou-se desde ento.

Causas do aumento do desempenho

Diminuio do tamanho dos componentes dos
microprocessadores.
Uso intensivo de pipeline e de tcnicas de execuo
paralela de instrues.
Balanceamento do desempenho dos diversos
elementos.
Memrias cache,
Vias de comunicao de dados de maior largura entre a
memria e o processador.

Gerao ZERO 1836 Anos 30

Z3 No museu

Z1 No museu

Gerao ZERO Mark I

Mark I (Howard Aiken).
Financiado pela IBM.
Utilizava Sistema Decimal.
Baseado em rels eletromecnicos.

Desempenho
.Capaz de armazenar 72 nmeros.
.Instrues de dois operandos eram introduzidas na
mquina por meio de uma fita de papel perfurado.
.Realizar uma soma em 6 segundos.
Diviso em 12 segundos.
Aumento na quantidade de calor produzido.

Primeira Gerao Anos 40

ENIAC Eletronic Numerical Integrator And Computer.

Primeira Gerao ENIAC

Apesar de ficado pronto aps o trmino da guerra. Era
extremamente rpido para sua poca.

Caractersticas
Realizando cerca de 10.000 operaes por segundo.
.Possua 20 registradores.
Cada registrador podendo armazenar um valor numrico de 10 dgitos.
6000 Chaves.

Primeira Gerao ENIAC

Utilizava algarismos decimais para a representao
interna.
Forma de representao decimal. Desvantajosa em face
de inconvenientes de custo e confiabilidade.
Consumo de Energia
Dissipao de Calor
Necessidade de usar 10 nveis diferentes de tenso.

Primeira Gerao ENIAC

Mais complexidade para lidar com as constantes
variaes da tenso de entrada.

Pode ocasionar conflitos na interpretao de valores

.Considerar margens de tolerncia maiores.
Acarreta maior consumo de energia e potncia.
Aumento na quantidade de calor produzido.

Verificou-se que o mais confivel e de menor custo seria

adotar uma menor quantidade de valores de tenso
diferentes para representar os dgitos internamente.

Sistema Binrio
Alm das vantagens em termos de custo e recursos,
foram considerados, tambm, outros fatores
importantes:
- O hardware bsico da poca (vlvulas, rels, chaves).
binrio.
- Deixa ou no passar corrente.
- Portas abertas ou fechadas.
- Campos magnticos orientados em uma ou outra
direo.

Segunda Gerao Anos 50

Segunda Gerao Anos 50

Dimenses do Transistor

Um fio de cabelo 500 vezes mais largo

que um transistor
0,2
100

Fio de
cabelo

Transistor

Segunda Gerao Anos 50

Segunda Gerao IAS

IAS
Diagrama em Bloco da estrutura do IAS.

Estrutura ULA - IAS

Estrutura UC- IAS

Dados e Instruo IAS

Operao IAS
Operava de modo repetitivo, executando um ciclo de instruo aps o outro.
Cada Ciclo consistia em dois subciclos:
1. Ciclo de busca (fetch cycle)
Cdigo de operao da prxima instruo era trazido da memria para o IR e a parte do
endereo da instruo era armazenada no MAR
2. Ciclo de Execuo (Execution cycle)
O circuito de controle interpretava o cdigo de operao e gerava os sinais apropriados para
acarretar o movimento de dados ou a realizao de uma operao na ULA.

Operao IAS
Conforme pode ser observado dessas especificaes resumidas, o IAS possua caractersticas de arquitetura que
permaneceram ao longo do tempo. As mquinas evoluram consideravelmente em velocidade, armazenamento,
tamanho, consumo de energia e outras inovaes mas a arquitetura bsica permaneceu.

Terceira Gerao Anos 60

Texas Instruments
Pastilhas e chips (Circuito Integrado).
Esses chips incorporavam, numa nica pea de dimenses reduzidas.
Vrias dezenas de transistores j interligados, formando circuitos eletrnicos complexos.

Modelo de Barramento do sistema

Quarta Gerao Anos 70

Quinta Gerao Anos 80

Quinta Gerao Anos 90

Evoluo dos microprocessadores

Abstrao na comunicao com a mquina

Abstrao na comunicao com a mquina

Arquitetura e Organizao de
Computadores
PRXIMA AULA: CONTINUAO