Escolar Documentos
Profissional Documentos
Cultura Documentos
Famlias lgicas
Famlias lgicas - Ensaios
Famlias lgicas
SENAI-SP, 2004
Trabalho editorado pela Gerncia de Educao da Diretoria Tcnica do SENAI-SP, a partir dos contedos
extrados da apostila, Circuitos lgicos digitais - Ensaios, Captulo V, Famlias lgicas. So Paulo,
1991 (Reparador de Equipamentos Eletrnicos III).
E-mail senai@sp.senai.br
Home page http://www.sp.senai.br
SENAI-SP - INTRANET
Famlias lgicas - Ensaios
Sumrio
Famlias lgicas 5
Referncias bibliogrficas 57
SENAI-SP - INTRANET
Famlias lgicas - Ensaios
SENAI-SP - INTRANET
Famlias lgicas - Ensaios
Famlias lgicas
Esperamos que esse manual sirva como instrumento de apoio ao estudo de uma
matria essencial para os que se iniciam ao campo da eletrnica.
Fan-in
a carga fornecida pela entrada de uma porta lgica sada da porta anterior em que
est conectada.
Fan-out
o nmero mximo de portas da mesma famlia que poderiam ser conectadas sada
de uma nica porta.
SENAI-SP - INTRANET 5
Famlias lgicas - Ensaios
Quando a operao feita na lgica positiva, o nvel 1 uma faixa situada em torno de
um valor positivo de tenso.
Margem do rudo
a variao de tenso admissvel entrada de um elemento lgico sem que, sua
sada, mude de estado. Duas so as margens de rudo: uma para o estado lgico de
entrada 0 e outra para o estado lgico de entrada 1.
Potncia dissipada
a dissipao de energia eltrica; expressa em miliwatts.
Temperatura
Temperatura ambiente de operao do Cl.
Compatibilidade
Capacidade de interligao entre as subfamlias de uma famlia lgica.
Corrente de trabalho
Valores de corrente nas entradas e sadas de uma porta lgica.
Alimentao
Vcc e Icc necessrios alimentao de um Cl.
SENAI-SP - INTRANET 7
Famlias lgicas - Ensaios
Funo E
Observe abaixo o circuito tpico de uma porta E e seu respectivo smbolo.
Funcionamento
A tabela abaixo mostra como funciona esse tipo de circuito.
8 SENAI-SP - INTRANET
Famlias lgicas - Ensaios
Funo OU
Nesta funo, o circuito tem a seguinte configurao:
Funcionamento
A tabela abaixo mostra como funciona esse circuito.
1 0V 0V Corta Corta 0V 0
SENAI-SP - INTRANET 9
Famlias lgicas - Ensaios
Observao
Para a lgica positiva utilizam-se transistores NPN; e para a lgica negativa utilizam-se
os transistores PNP.
10 SENAI-SP - INTRANET
Famlias lgicas - Ensaios
A famlia lgica DTL (Diode Transistor Logic: lgica com diodo e transistor)
constituda por circuitos lgicos construdos a partir de resistores, diodos e transistores.
Permite formar os blocos lgicos E, OU, NO E e NO OU.
Observe na figura ao lado a porta NO E que o circuito bsico dessa famlia.
SENAI-SP - INTRANET 11
Famlias lgicas - Ensaios
Esta famlia RTL foi a primeira a surgir sob a forma de circuito integrado. Esses Cls so
construdos com resistores e transistores; e seu princpio de funcionamento baseia-se
no corte e saturao dos transistores.
Observe na figura a seguir uma porta NO OU que o circuito bsico da famlia lgica
RTL.
12 SENAI-SP - INTRANET
Famlias lgicas - Ensaios
A famlia lgica HTL (High Threshold Logic) foi desenvolvida para atender s
aplicaes industriais onde necessrio alta imunidade a rudos provocados por
comutao de chaves, motores, etc.
SENAI-SP - INTRANET 13
Famlias lgicas - Ensaios
Exerccios
b. S = A + B + C
14 SENAI-SP - INTRANET
Famlias lgicas - Ensaios
SENAI-SP - INTRANET 15
Famlias lgicas - Ensaios
A B V2 V5 V3 /V4 V1 S N.lgico
0V +VCC
+VCC 0V
+VCC +VCC 0V 0
16 SENAI-SP - INTRANET
Famlias lgicas - Ensaios
b. S = A + B
Ensaios
Situao-problema 9
Desenvolver um circuito eletrnico com trs entradas e uma sada que ir acionar um
dispositivo optoeletrnico quando estiver em nvel lgico 0.
SENAI-SP - INTRANET 17
Famlias lgicas - Ensaios
Conveno
Tenso nvel lgico 1: de 3 a 5VCC
Tenso nvel lgico 0: de 0 a 0,7VCC
Material necessrio
GRD (gerador e receptor de sinais digitais)
Multmetro
Placa de contato
Fonte de alimentao
Leds
Resistores
Diodos
Cabos de ligao
Procedimento
18 SENAI-SP - INTRANET
Famlias lgicas - Ensaios
SENAI-SP - INTRANET 19
Famlias lgicas - Ensaios
Situao-problema 10
Desenvolver um circuito eletrnico utilizando diodos e resistores que desempenhem a
funo de uma porta lgica OU.
O circuito dever possuir trs entradas e uma nica sada que acionar um dispositivo
optoeletrnico quando estiver em nvel lgico 1.
Conveno
Tenso nvel lgico 1: de 3 a 5VCC
Tenso nvel lgico 0: de 0 a 0,7VCC
Material necessrio
GRD (gerador e receptor de sinais digitais)
Multmetro
Placa de contato
Resistores
Diodos
Leds
Fios de conexo
Procedimento
20 SENAI-SP - INTRANET
Famlias lgicas - Ensaios
SENAI-SP - INTRANET 21
Famlias lgicas - Ensaios
Situao-problema 11
Desenvolver um circuito de alarme, com duas entradas, para ser instalado em portas
de automvel. Ao abrir qualquer uma das portas, o sensor ali existente deve detectar o
nvel 0 (zero) e disparar o alarme com nvel 1.
Conveno
Tenso nvel lgico 1: de 3 a 5VCC
Tenso nvel lgico 0: de 0 a 0,7VCC
Alarme (led): nvel 1
Material necessrio
GRD (gerador e receptor de sinais digitais)
Multmetro
Placa de contato
Resistores
Diodos
Leds
Fios para conexo
Procedimento
22 SENAI-SP - INTRANET
Famlias lgicas - Ensaios
SENAI-SP - INTRANET 23
Famlias lgicas - Ensaios
Situao-problema 12
Desenvolver um sistema de segurana para partida de uma caldeira de vapor.
O circuito eletrnico dever ser montado com portas lgicas NO E de duas entradas
monitoradas por leds.
Conveno
Tenso nvel lgico 0: de 0 a 0,5VCC
Tenso nvel lgico 1: de 3 a 5VCC
Variveis de entrada: nvel lgico 1
Condio normal de operao: nvel lgico 1 na sada.
Material necessrio
Fonte de alimentao
Multmetro eletrnico
Osciloscpio
GRD (gerador e receptor de sinais digitais)
Resistores
Circuitos integrados SSI
Leds
Gerador de funes
Procedimento
24 SENAI-SP - INTRANET
Famlias lgicas - Ensaios
S = ______________________________________________________________
SENAI-SP - INTRANET 25
Famlias lgicas - Ensaios
5. Mea as tenses nas entradas e sadas para cada uma das combinaes de
entrada. Faa uma tabela com as medidas.
6. Com a sonda de nveis lgicos determine e registre os nveis lgicos das entradas
e sadas das combinaes possveis.
26 SENAI-SP - INTRANET
Famlias lgicas - Ensaios
10. Supondo que uma das entradas assumiu uma condio indefinida, ficando
desconectada, determine e registre a tenso dessa entrada e da sada do circuito.
SENAI-SP - INTRANET 27
Famlias lgicas - Ensaios
Os Cls das famlias lgicas TTL utilizam transistores multiemissores na entrada, do que
resulta maior velocidade de comutao em relao aos demais.
A porta NO E o bloco principal dessa famlia lgica. a partir dessa porta que se
desenvolvem todas as suas funes lgicas. Veja circuito a seguir.
A B V1 V2 V3 V4 S N.lgico
2,0V 2,0V cortado saturado saturado cortado 0,4V 0
0,8V 2,0V saturado cortado cortado saturado 2,4V 1
2,0V 0,8V saturado cortado cortado saturado 2,4V 1
0,8V 0,8V saturado cortado cortado saturado 2,4V 1
28 SENAI-SP - INTRANET
Famlias lgicas - Ensaios
Sada totem-pole
Geralmente esse tipo de circuito constitudo por quatro transistores com acoplamento
direto entre si; a sada totem-pole formada por dois transistores (V3 e V4), um diodo
(V1) e um resistor (R4). Veja figura a seguir.
SENAI-SP - INTRANET 29
Famlias lgicas - Ensaios
Observao
Alguns CIs tm o tri-state ativo em zero e sua entrada indicada pela letra D (disable
se traduz desabilitar). Quando em nvel 0, essa entrada desabilita a sada.
30 SENAI-SP - INTRANET
Famlias lgicas - Ensaios
Esse tipo de ligao, conhecido como wire-and, permite que, se qualquer das sadas
ligadas no ponto Y for para 0, o resultado ser igual a 0.
Parmetros
Os parmetros mais importantes da famlia TTL so os seguintes:
VIL: a tenso de entrada interpretada pelo Cl como nvel lgico 0 (VIL 0,8V);
VIH: a tenso de entrada interpretada pelo Cl como nvel lgico 1 (VIH 2,0V);
VOL: a tenso de sada no estado lgico 0 (VOL 0,4V);
VOH: a tenso de sada no estado lgico 1 (VOH 2,4V);
IIL: a corrente drenada pela porta quando qualquer uma de suas entradas estiver
em nvel lgico 0;
IIH: a corrente drenada pela porta quando ela est em nvel lgico 1;
IOL: a corrente mxima drenada pela sada, quando em nvel lgico 0, sem que
haja degradao do nvel lgico;
IOH: a corrente mxima fornecida pela porta quando em nvel lgico 1, sem que
ocorra a degradao do nvel lgico.
Subfamlias TTL
Apresentamos a seguir as subfamlias TTL e suas respectivas caractersticas:
Standard (padro) = 7400
- grande variedade de funes lgicas;
- baixo custo do Cl;
- fan-out = 10;
- Tp = 10ns;
- Pd = 10mW;
- fmx = 35MHz.
Low power (L) - baixa potncia = 74L00
- Mais baixo consumo de potncia dentre todas as subfamlias;
- baixa velocidade de propagao (33ns);
- Pd = 1mW
- fmx = 3MHz
Hig-power (H) - alta potncia = 74H00
- alta velocidade de propagao (6ns)
- fan-out = 10
- fan-in em torno de 1,3
- Pd = 22mW
- fmx = 50MHz
SENAI-SP - INTRANET 31
Famlias lgicas - Ensaios
Exerccios
13. Responda:
a. Que nvel a entrada de um bloco lgico TTL apresenta quando aberta?
_______________________________________________________________
_______________________________________________________________
32 SENAI-SP - INTRANET
Famlias lgicas - Ensaios
SENAI-SP - INTRANET 33
Famlias lgicas - Ensaios
Situao-problema 13
Desenvolver um circuito eletrnico que funcione como sistema de segurana para
motocicletas. A partida da moto s ocorrer quando o descanso lateral estiver
recolhido e o cmbio de marchas, em ponto morto.
O circuito eletrnico dever ser montado com portas lgicas NO E de duas entradas
monitoradas por leds.
Conveno
Tenso nvel lgico 0: de 0 a 0,5VCC
Tenso nvel lgico 1: de 3 a 5VCC
Descanso lateral recolhido: nvel 1
Cmbio em ponto morto: nvel 1
Partida: nvel 1.
Material necessrio
Osciloscpio
GRD (gerador e receptor de sinais digitais)
Sonda de nveis lgicos
Placa de contatos
Resistores
Circuitos integrados TTL (SSI)
Led
Gerador de funes
34 SENAI-SP - INTRANET
Famlias lgicas - Ensaios
Procedimento
S = ____________________________________________________
SENAI-SP - INTRANET 35
Famlias lgicas - Ensaios
5. Mea as tenses nas entradas e sadas para cada uma das combinaes de
entrada. Faa uma tabela com as medidas obtidas.
Situao-problema 14
Um sistema eletrnico de segurana danificado requer a substituio de um Cl 7400.
36 SENAI-SP - INTRANET
Famlias lgicas - Ensaios
necessrio levar em conta que uma das portas do Cl excitar duas entradas TTL e a
outra excitar seis entradas. Todas as entradas pertencem subfamlia standard.
Conveno
Freqncia de operao do circuito: 5MHz
Tenso de entrada para nvel lgico 1: de 2 a 5VCC
Tenso de entrada para nvel lgico 0: de 0 a 0,7VCC
Material necessrio
Fonte de alimentao
Multmetro eletrnico
Osciloscpio
GRD (gerador e receptor de sinais digitais)
Gerador de funes
Circuitos integrados TTL (SSI)
Trimpots multivoltas
Resistores
Procedimento
SENAI-SP - INTRANET 37
Famlias lgicas - Ensaios
TPHL
TPLH.
4. Aplique nas entradas dos circuitos os nveis de tenso nas condies mais crticas
especificadas pelo fabricante. Verifique e registre as condies de sada.
VIH =
VIL =
38 SENAI-SP - INTRANET
Famlias lgicas - Ensaios
IIH de uma das entradas IIH de uma das entradas IIH especificado
do grupo de duas do grupo de seis pelo fabricante
VCC =
VIH =
IIL de uma das entradas IIL de uma das entradas IIL especificado
do grupo de duas do grupo de seis pelo fabricante
VCC =
VIL =
Caractersticas:
Facilidade de construo em escala integrada devido ao seu tamanho reduzido;
Baixa dissipao de potncia em funo da alta integrao do circuito;
Alta imunidade a rudos;
Fan-out maior que 20;
Elevado tempo de propagao (300 ns).
SENAI-SP - INTRANET 39
Famlias lgicas - Ensaios
Classificao
Os circuitos lgicos da famlia MOS classificam-se de acordo com o tipo de transistor
utilizado no circuito. Assim, temos:
P-MOS: circuitos integrados formados por MOSFET canal P;
N-MOS: circuitos integrados formados por MOSFET canal N;
C-MOS: circuitos integrados formados a partir da combinao de dispositivos P-
MOS e N-MOS em uma mesma estrutura.
Circuitos P-MOS
Observe no diagrama a seguir o circuito eletrnico bsico de uma porta inversora com
transistores P-MOS.
Funcionamento
Observe na tabela a seguir as possveis combinaes de entrada e sada.
E V1 V2 Y N. lgico
40 SENAI-SP - INTRANET
Famlias lgicas - Ensaios
Circuitos N-MOS
A figura a seguir mostra o circuito eletrnico de uma porta NO OU com transistores
N-MOS.
Funcionamento
dado pelas combinaes possveis de entradas e sadas mostradas na tabela
abaixo.
A B V1 V2 V3 Y N.lgico
Circuitos C-MOS
A famlia C-MOS constituda por uma combinao de dispositivos MOS canal N e
canal P num mesmo substrato.
SENAI-SP - INTRANET 41
Famlias lgicas - Ensaios
Caractersticas
Reduzida dissipao de potncia em torno de 2,5mW por porta;
Alta impedncia de entrada: cerca de 1012;
Alta imunidade a rudos;
Fan-out maior que 50;
Alimentao na faixa entre 3 e 15V;
Parcial compatibilidade com dispositivos bipolares desde que utilizados com uma
nica alimentao positiva de 5V;
Elevado tempo de propagao (60ns) em comparao com outras famlias.
Circuito bsico
O diagrama abaixo mostra um circuito inversor que utiliza tecnologia C-MOS.
Funcionamento
Com a entrada levada a nvel lgico 0, o MOSFET canal P entra em conduo e a
sada vai para nvel 1. Enquanto isso, o MOSFET canal N ficar com a resistncia
muito alta entre o dreno e a fonte, funcionando como uma chave aberta.
42 SENAI-SP - INTRANET
Famlias lgicas - Ensaios
Blocos lgicos
Os principais blocos lgicos da famlia C-MOS so as portas NO OU e NO E.
A B V1 V2 V3 V4 Y N.lgico
SENAI-SP - INTRANET 43
Famlias lgicas - Ensaios
A B V1 V2 V3 V4 Y N.lgico
44 SENAI-SP - INTRANET
Famlias lgicas - Ensaios
Exerccios
15. Responda:
a. Quais so as principais caractersticas da famlia lgica MOS?
_______________________________________________________________
_______________________________________________________________
_______________________________________________________________
SENAI-SP - INTRANET 45
Famlias lgicas - Ensaios
A B V1 V2 V3 V4 Y N.lgico
0V 0V
0V +VDD
+VDD 0V
+VDD +VDD
46 SENAI-SP - INTRANET
Famlias lgicas - Ensaios
Entrada em nvel 0
Causa Efeito
V1 ir
E em nvel 0 =
VGS1
Como a fonte de V2
VGS2 =
conectada a VDD
VGS2 = V2 ir
Entrada em nvel 1
Causa Efeito
E em nvel 1 V1 ir
Como VGS2 = 0 V2 ir
SENAI-SP - INTRANET 47
Famlias lgicas - Ensaios
18. Responda:
a. Por que os transistores MOSFET funcionam como interruptores quase
perfeitos?
_______________________________________________________________
_______________________________________________________________
_______________________________________________________________
d. Por que os dispositivos P-MOS apresentam uma rea maior que os N-MOS?
_______________________________________________________________
_______________________________________________________________
_______________________________________________________________
Situao-problema 15
Desenvolver um circuito eletrnico capaz de detectar a no-coincidncia de nveis
lgicos enviados por dois sensores. Quando o evento no-coincidncia ocorrer nas
entradas do circuito, a sua sada dever excitar um dispositivo eletromecnico.
48 SENAI-SP - INTRANET
Famlias lgicas - Ensaios
Conveno
Tenso nvel lgico 0: de 0 a 2VCC
Tenso nvel lgico 1: de 8 a 12VCC
Situao no-coincidncia: entradas em 0 e 1 ou 1 e 0
Entradas no-coincidentes: sada em nvel 1
Entradas coincidentes: sada em nvel 0
Dispositivo eletromecnico: rel
O circuito dever ser montado a partir de portas lgicas NO E.
Material necessrio
Fonte de tenso
Multmetro
Osciloscpio
GRD (gerador e receptor de sinais digitais)
Sonda de nveis lgicos
Resistores
Circuitos integrados C-MOS (SSI)
Led
Procedimento
SENAI-SP - INTRANET 49
Famlias lgicas - Ensaios
50 SENAI-SP - INTRANET
Famlias lgicas - Ensaios
5. Faa uma tabulao das tenses e dos nveis lgicos ao longo do circuito para
cada uma das combinaes de entrada.
Situao-problema 16
Desenvolver um sistema de segurana a ser instalado numa guilhotina eltrica para
evitar acidentes. Para tanto, foram instaladas duas botoeiras, em extremidades
opostas, fora da regio de corte.
SENAI-SP - INTRANET 51
Famlias lgicas - Ensaios
Conveno
Tenso nvel lgico 0: de 0 a 2VCC
Tenso nvel lgico 1: de 8 a 12VCC
Botoeira NA
Dispositivo ptico: lmpada 12V/100mA
O circuito dever ser desenvolvido a partir de portas lgicas NO OU.
Material necessrio
Fonte de tenso
Multmetro
Osciloscpio
GRD (gerador e receptor de sinais digitais)
Placa de contatos
Sonda de nveis lgicos
Resistores
Circuitos integrados C-MOS (SSI)
Procedimento
52 SENAI-SP - INTRANET
Famlias lgicas - Ensaios
5. Mea as tenses e os nveis lgicos nas entradas e nas sadas de cada porta
lgica para cada combinao de entrada.
SENAI-SP - INTRANET 53
Famlias lgicas - Ensaios
Situao-problema 17
Em uma sala de controle chega um barramento com cinco linhas sendo: quatro linhas
de tenses lgicas em nvel C-MOS e uma massa.
Desenvolver um circuito que dever habilitar ou desabilitar essas linhas por meio de
um sinal de controle.
54 SENAI-SP - INTRANET
Famlias lgicas - Ensaios
Conveno
Sinal de controle em nvel 1: linha de dados habilitada
Sinal de controle em nvel 0: sada do circuito em nvel 1
Tenso para nvel 0: 0 a 0,8VCC
Tenso para nvel 1: 2,4 a 5VCC
Material necessrio
Fonte de tenso
Multmetro
Osciloscpio
GRD (gerador e receptor de sinais digitais)
Placa de contatos
Resistores
Circuitos integrados C-MOS e TTL (SSI)
Procedimento
Cl = _____________________________________________________
SENAI-SP - INTRANET 55
Famlias lgicas - Ensaios
56 SENAI-SP - INTRANET
Famlias lgicas - Ensaios
Referncias bibliogrficas
SENAI-SP. DMD. Circuitos lgicos digitais - Ensaios. Por Moema de Castro Oliveira.
So Paulo, 1991. (Reparador de equipamentos eletrnicos III).
SENAI-SP - INTRANET 57
Famlias lgicas - Ensaios
58 SENAI-SP - INTRANET
46.15.13.923-6
Aprendizagem industrial
Reparador de equipamentos eletrnicos III
Circuitos lgicos digitais - Ensaios