Escolar Documentos
Profissional Documentos
Cultura Documentos
ELETRNICA DIGITAL
So Leopoldo
2009
SUMRIO
correspondente multiplicado pela base (no exemplo 10) elevada por um ndice
conforme o posicionamento do algarismo no nmero.
Valor de posio 25 24 23 22 21 20
Binrio 1 0 1 0 1 1
Vamos usar um nmero octal qualquer, por exemplo, 278. A regra consiste em
transformar cada algarismo diretamente no correspondente em binrio,
respeitando-se o nmero padro de bits do sistema, sendo para o octal igual
a trs (23 = 8, base do sistema octal). Assim sendo, temos:
Da mesma forma que nos casos anteriores, esta converso se faz atravs de
divises sucessivas pela base do sistema a ser convertido. Para exemplificar vamos
transformar o nmero 100010 em hexadecimal:
Este ltimo caso ocorre quando os dois bits em uma dada posio so iguais
a 1 e existe um vai- um da posio anterior. Aqui temos exemplos da adio de dois
nmeros binrios:
0 1 1 (3) 1 0 0 1 ( 9)
+ 1 1 0 (6) + 1 1 1 1 (15)
1 0 0 1 (9) 1 1 0 0 0 (24)
Nmero 10110110
Complemento de 1 01001001
Soma-se 1 +1
Complemento de 2 01001010
Subtrao Normal
Subtrao em complemento de 2
O estado 0 (zero) e
O estado 1 (um).
uma varivel que pode assumir apenas dois valores e pode ser proveniente
de uma chave, sensores etc. So injetadas no circuito para serem processadas. So
representadas por letras maisculas.
Tambm pode assumir apenas dois valores lgicos. resultado das variveis
de entrada processadas pelo circuito lgico. So representadas por letras
minsculas.
Um circuito lgico deve processar os valores lgicos fornecidos por suas
entradas e acionar a sada, dependendo das combinaes das variveis de entrada.
Estas combinaes so demonstradas em uma tabela chamada tabela verdade.
Cada linha desta tabela corresponde a uma das possveis combinaes das
variveis de entrada. Para determinar o nmero de combinaes possveis, com
determinado nmero de variveis de entrada, utilizamos a seguinte equao:
C = 2n
Onde:
C = nmero de combinaes
n = nmero de variveis de entradas
Exemplo: em um circuito com trs variveis de entrada, ser possvel 23,
combinaes.
C = 23 = 8
A B C y
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
4.3 FUNO OU OU OR
4.3.2 Porta OU ou OR
Pela tabela da verdade, podemos notar que esta funo o inverso da funo
E.
27
A porta NOU o bloco lgico que executa a funo NOU. Sua representao
simblica vista na figura.
A funo que ele executa, como o prprio nome diz, consiste em fornecer 1
sada quando as variveis de entrada forem diferentes entre si.
A funo que ele executa, como seu prprio nome diz, a de fornecer 1
sada quando houver uma coincidncia nos valores das variveis de entrada.
Vamos, agora, montar sua tabela da verdade:
5.1 POSTULADOS
A+0=A
A+A=A
A+1=1
A+=1
A.0=0
A.A=A
A.1=A
A.=0
33
1 A + (A . B) = A
1A + A . B = A . (1 + B) = A . 1 = A A B S
0 0 0
0 1 0
1 0 1
1 1 1
2 A . (A + B) = A
A . A + A .B = A + A . B = A
A B S
0 0 0
0 1 0
1 0 1
1 1 1
3 A . ( + B) = A . B
A.+A.B=0+A.B=A.B A B S
0 0 0
0 1 0
1 0 0
1 1 1
4 A + ( . B) = A + B
(A + ) . (A + B) = 1 . (A + B) = A + B A B S
0 0 0
0 1 1
1 0 1
1 1 1
34
5 (A + B) . (A + C) = A + B . C
A.A + A.C + A.B + B.C = A + A.C + A.B + B.C = A (1 + B + C) + B.C =
A.1 + B.C = A + B.C
A B C S
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 1
1 (A . B) = +
A B S A B S
0 0 1 0 0 0 1
0 1 1 0 0 1 1
1 0 1 0 1 0 1
1 1 0 1 1 1 0
2 (A + B) = .
A B S A B S
0 0 1 0 0 0 1
0 1 0 1 0 1 0
1 0 0 1 1 0 0
1 1 0 1 1 1 0
S= ABC + A + A
Evidenciando o termo A:
S= A(BC + + )
Aplicando a propriedade associativa:
S= A [BC + ( + )]
Aplicando o teorema de De Morgan, temos:
S = A [BC + (BC)]
Chamando BC de Y, logo (BC) = Y, temos ento:
S = A (Y + Y)
Como Y + Y = 1, logo: S = A . 1 = A
36
IDENTIDADES
COMPLEMENTAO ADIO MULTIPLICAO
A+0=A A.0=0
A= A+1=1 A.1=A
A+A=A A.A=A
A+=1 A.=0
PROPRIEDADES
ADIO: A + B = B + A
COMUTATIVA:
MULTIPLICAO: A . B = B . A
ADIO: A + (B + C) = (A + B) + C = A + B + C
ASSOCIATIVA:
MULTIPLICAO: A . (B . C) = (A .B) . C = A . B .C
DISTRIBUTIVA: A . (B + C) = A . B + A . C
TEOREMA de DE MORGAN
1 TEOREMA
(A . B) = ( + )
2 TEOREMA
(A + B) = .
IDENTIDADES AUXILIARES
A+A.B=A
A+.B=A+B
(A + B) . (A + C) = A + B . C
6 MAPAS DE VEITCH KARNAUGH
A A
A A
C C
A
B B
B
A A
A B
C C C D D D
38
A 0 1
Y1 = A
+ A +B
A 1 1 Y2 = B
B B
A 0 1
Y1 = A .B
+ A . B +A . B = A +B
A 1 0 Y2 = A .B
B B
A 0 0 S =B
+ S = A +B
A 0 1 S =A
A B C S
B B
0 0 0 0
A 0 1 1 0
0 0 1 1
0 1 0 0 A 1 1 1 1
0 1 1 1 C C C
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 1
B B B B B B B B
A A A A
A A A A
a) b) c) d)
B
CASO A B
Caso 0 Caso 1
0 0 0
00 01
1 0 1 Caso2 Caso3
A
10 11
2 1 0
3 1 1
41
a) Quadra
B B
A 1 1
A 1 1
Quadra: S=1
b) Pares
B B
B B
A 0 0 A 1 0
A 1 1 A 1 0
c) Termos isolados
B B
Termo AB
A 0 1
A 1 0 Termo AB
42
B B B B
A A
A A
C C C C C C
a) b)
B B B B
A A
A A
C C C C C C
c) d)
B B B B
A A
A A
C C C C C C
e) f)
CASO A B C
0 0 0 0 B
1 0 0 1 Caso 0 Caso 1 Caso 3 Caso 2
2 0 1 0 000 001 011 010
Caso 4 Caso 5 Caso 7 Caso 6
3 0 1 1 A
100 101 111 110
4 1 0 0
C
5 1 0 1
6 1 1 0
7 1 1 1
a) Oitava
B B
A 1 1 1 1
Oitava: S = 1
A 1 1 1 1
C C C
44
b) Quadras
B B B B
A 1 1 1 1 A 1 1 0 0
A 0 0 0 0 A 1 1 0 0
C C C C C C
Quadra A. Quadra B.
B B
A 1 0 0 1
A 1 0 0 1
C C C
Quadra C.
c) Pares
B B
A 0 1 1 0
C C C
Par AC (est localizado na interseco das regies A e C)
d) Termos isolados
B B
A 0 Termo A B C
0 1 1
A 0 0 1 0 Termo A B C
C C C
Termo A B C
45
C C C C
B B
A A
B B
A A
B B
D D D D D D
a) b)
C C C C
B B
A A
B B
A A
B B
D D D D D D
c) d)
46
C C C C
B B
A A
B B
A A
B B
D D D D D D
e) f)
C C C C
B B
A A
B B
A A
B B
D D D D D D
g) h)
a) regio onde A = 1.
b) regio onde = 1 (A = 0).
c) regio onde B = 1.
d) regio onde = 1 (B = 0).
e) regio onde C = 1.
f) regio onde = 1 (C = 0).
g) regio onde D = 1.
h) regio onde = 1 (D = 0).
47
CASO A B C D
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1 C
4 0 1 0 0 Caso 0 Caso 1 Caso 3 Caso 2
0000 0001 0011 0010
5 0 1 0 1
Caso 4 Caso 5 Caso 7 Caso 6
6 0 1 1 0 0100 0101 0111 0110
B
7 0 1 1 1 Caso 12 Caso 13 Caso 15 Caso 14
1100 1101 1111 1110
8 1 0 0 0 A
Caso 8 Caso 9 Caso 11 Caso 10
9 1 0 0 1
1000 1001 1011 1010
10 1 0 1 0
D
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1
48
a) Pares
C C
1 B
A 1 1 Par A B D
B
A
1 B
D D D
Par B C D
b) Quadras
C C
C C
1 1 B
1 1 B Quadra B D
A 1 1
B Quadra B D A
A 1 1 B
A
1 1 B
1 1 B
D D D
Quadra B D D D D
49
c) Oitavas
C C
C C
1 1 1 1 B
1 1 B
A
A 1 1 B
Oitava D B A
A 1 1
1 1 1 1 B
1 1 B
D D D
D D D Oitava B
Exemplo:
A B C S B B
0 0 0 1 A 1 1 1 0
Quadra A B
0 0 1 1
A 0 1 1 0 Quadra C
0 1 0 0
C C C
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 0
A expresso minimizada ser: S = C + B.
1 1 1 1
7 PARMETROS DOS CIRCUITOS LGICOS
VIN
VOUT
TpHL TpLH
aquele causado pela troca do estado lgico 0 para o estado lgico 1 e vice-
versa.
Ttlh Tthl
Fan out: indica o nmero mximo de entradas de outras portas que podem
ser ligadas na sada de uma porta lgica.
um termo designado para indicar o mximo rudo (em mV) que uma porta
lgica suporta em sua entrada sem degenerar o sinal.
8 FAMLIAS LGICAS DE 1 GRUPO
Este grupo de famlias lgicas caiu em desuso por ter sido superada pelo
segundo grupo.
Cada famlia lgica possui caractersticas peculiares, por isto sua
classificao importante.
A tecnologia de concepo e produo dos CIs est em constante evoluo,
o que faz com que uma famlia seja substituda por outra aps alguns anos em
evidncia.
9 FAMLIAS LGICAS DE 2 GRUPO
em relao CMOS.
3 bits 4 bits
MSB b7 b6 b5 b4 b3 b2 b1 LSB
b7 0 0 0 0 1 1 1 1
CDIGO
b6 0 0 1 1 0 0 1 1
ASC II
b5 0 1 0 1 0 1 0 1
b4 b3 b2 b1
0 0 0 0 NUL DLE SP 0 @ P ` p
0 0 0 1 SOH DC1 ! 1 A Q a q
0 0 1 0 STX DC2 2 B R b r
0 0 1 1 ETX DC3 # 3 C S c s
0 1 0 0 EOT DC4 $ 4 D T d t
0 1 0 1 ENQ NAR % 5 E U e u
0 1 1 0 ACK SYN & 6 F V f v
0 1 1 1 BEL ETB 7 G W g w
1 0 0 0 BS CAN ( 8 H X h x
1 0 0 1 HT EM ) 9 I Y i y
1 0 1 0 LF SUB * : J Z j z
1 0 1 1 VT ESC + ; K [ k {
1 1 0 0 FF FS , < L \ l |
1 1 0 1 CR GS - = M ] m }
1 1 1 0 SO RS . > N ^ n ~
1 1 1 1 SI US / ? O _ o DEL
61
Parte do cdigo binrio acrescido na primeira linha da tabela com o valor trs.
convertido, normalmente, para o decimal.
A B C D DECIMAL
0 0 1 1 0
0 1 0 0 1
0 1 0 1 2
0 1 1 0 3
0 1 1 1 4
1 0 0 0 5
1 0 0 1 6
1 0 1 0 7
1 0 1 1 8
1 1 0 0 9
0 1 1 1 0100
Atravs da tabela, conclumos que a sada A valer 1 quando Ch8 ou Ch9 for
acionada. A sada B quando Ch4, Ch5, Ch6 ou Ch7 for acionada. A sada C quando
65
Ch2, Ch3, Ch6 ou Ch7 for acionada. A sada D quando Ch1, Ch3, Ch5, Ch7 ou Ch9
for acionada.
Usaremos para a construo do circuito, uma porta NE em cada sada, pois
esta fornece nvel 1 quando qualquer uma de suas entradas assumir nvel 0,
situao compatvel com a conveno adotada para o conjunto de chaves. A ligao
das entradas de cada porta ser feita, conforme a anlise efetuada, s chaves
responsveis pelos nveis 1 de cada sada.
Pela figura, notamos que a chave Ch0 no est ligada a nenhuma das
entradas das portas, sendo irrelevante o seu acionamento, pois a sada tambm
ser igual a 0 (A = B = C = D = 0) quando nenhuma das chaves for acionada.
66
O cdigo BCD 8421 no possui nmeros maiores que 9, logo, tanto faz o
valor assumido nas possibilidades excedentes, visto que, quando passarmos do
cdigo BCD 8421 para o cdigo decimal estas no iro ocorrer.
67
a) A + C + B D
b) + C D
c) B + + D
d) A + + C + C + B D
e) + C
f) A + + B + B
g) A + B C + C
Aps essa breve introduo, vamos montar uma tabela da verdade da soma
de 2 nmeros binrios de 1 algarismo:
73
Para efetuar a soma dos bits A0 e B0 dos nmeros (1 coluna), vamos utilizar
um Meio Somador, pois no existe transporte de entrada, mas para as outras
colunas utilizaremos Somadores Completos, pois necessitaremos considerar os
transportes provenientes das colunas anteriores. O sistema montado visto na
figura.
77
13.1 FLIP-FLOPS
Notamos que estes elos de realimentao fazem com que as sadas sejam
injetadas juntamente com as variveis de entrada, ficando claro, ento, que os
estados que as sadas iro assumir dependero de ambas.
Para analisarmos o comportamento do circuito, vamos construir a tabela da
verdade, levando em considerao as 2 variveis de entrada (S e R) e a sada Q
anterior (Qa) aplicao das entradas:
84
A entrada S denominada Set, pois quando acionada (nvel 1), passa a sada
para 1 (estabelece ou fixa 1), e a entrada R denominada Reset, pois quando
acionada (nvel 1), passa a sada para 0 (recompe ou zera o flip-flop). Estes termos
so muito usuais na rea de eletrnica digital, sendo provenientes do idioma ingls.
Este circuito ir mudar de estado apenas no instante em que mudam as
variveis de entrada. Veremos em seguida, como o circuito de um flip-flop RS que
tem sua mudana de estado controlada pela entrada de clock.
Para que o flip-flop RS bsico seja controlado por uma seqncia de pulsos
de clock, basta trocarmos os 2 inversores por portas NE, e as outras entradas
destas portas, injetarmos o clock. O circuito, com estas modificaes visto na
figura.
85
13.1.3 Flip-Flop JK
a) b)
O crculo na entrada de clock, indica que o clock ativo quando passa de 1 para 0.
Como exemplo, vamos aplicar a informao srie I = 1010 (I3 I2 I1 I0) entrada
srie do registrador e analisar as sadas Q0, Q1, Q2 e Q3, aps os pulsos de clock.
Deve-se ressaltar que estes flip-flops atuam como mestre-escravo e tm sua
comutao no instante da descida do pulso de clock. Assim sendo, temos:
13.3 CONTADORES
Este contador poder ser utilizado como divisor de freqncia por 10 para
uma onda quadrada aplicada entrada clock, pois possui 10 estados de sada.
Podemos construir um contador que gere uma seqncia qualquer. Para isso,
basta estabelecermos a seqncia e seguirmos o mtodo j conhecido, ou seja, o
da determinao das entradas J e K. os estados que no fizerem parte da seqncia
devero ser considerados como condies irrelevantes, ou ser encadeados
objetivando atingir o estado inicial.
Para exemplificarmos, vamos construir um contador que gere a seguinte
seqncia: 0 1 2 3 10 13 0.
O loop que o contador deve efetuar para acompanhar a seqncia visto no
diagrama de estados visto na figura.
14.1 MULTIPLEX
14.2 DEMULTIPLEX
Entende-se por demultiplex como sendo o bloco que efetua a funo inversa
ao multiplex, ou seja, a de enviar informaes contidas em um canal a vrios canais
de sada. A figura mostra um bloco demultiplex genrico.
LINHA DE TRANSMISSO
LINHA DE TRANSMISSO
113
REFERNCIAS