Centro Federal de Educação Tecnológica de Santa Catarina

Departamento Acadêmico de Eletrônica

CST em Sistemas Eletrônicos

Placas de Circuito Impresso

e
O t
Outras Dicas
Di Importantes
I t t
Projeto Integrador I
Prof. Clóvis Antônio Petry.

Florianópolis, junho de 2008.

 Método de obtenção da PCI

1º Passo:
Impressão do layout.

3 Passo:
3º
2º Passo: Transferência do layout.
Limpeza da placa.

http://www2.eletronica.org/Members/FB/dicas-tabelas/pci_metodo_termico.pdf
 Método de obtenção da PCI

Processo térmico:
térmico:

4º Passo:
Colocação da placa em
água.

6º Passo:
Retirada completa do
papel.
5º Passo:
Retirada do papel.

http://www2.eletronica.org/Members/FB/dicas-tabelas/pci_metodo_termico.pdf
 Método de obtenção da PCI

7º Passo:
Retoque nas falhas das
trilhas.

9º Passo:
Retirada e limpeza.

8º Passo:
Corrosão da placa.

http://www2.eletronica.org/Members/FB/dicas-tabelas/pci_metodo_termico.pdf
 Método de obtenção da PCI

Processo térmico:
térmico:

10º Passo:
Placa corroída e limpa.

12º Passo:
Aplicação da máscara
de componentes.
11º Passo:
Furação da placa.

http://www2.eletronica.org/Members/FB/dicas-tabelas/pci_metodo_termico.pdf
 Método de obtenção da PCI

Processo de corrosão química:

química:

Integrantes:
• Água;
• Ácido muriático;
• Água oxigenada.
oxigenada

http://www2.eletronica.org/Members/FB/dicas-tabelas/pci_metodo_termico.pdf
 Método de obtenção da PCI

Processo de corrosão química:

química:

Integrantes: Cuidado: produto corrosivo.

• Percloreto de ferro.

http://www.overdance.com.br/audio_list/Fazendo%20suas%20placas%20de%20circuito%20impresso.pdf
 Método de obtenção da PCI

Processo de corrosão química:

química:

Integrantes:
• Percloreto de ferro;
• Cortador de placa;
• Placa de fenolite;
http://www.sabermarketing.com.br • Caneta;
• Perfurador de placa;
• Vasilhame;
• Suporte para placa;
• Estojo de madeira.
 Método de obtenção da PCI

Processo fotográfico
fotográfico::

Aplicação do PRP
(tinta fotosensível
fotosensível))
Limpeza
Limpe a Geração da máscara

Secagem
Revelação Sensibilização
www.pcifacil.com.br
 Método de obtenção da PCI

Processo serigráfico (silkscreen)

(silkscreen)::

Partes do processo:
• Serigrafia;
• Tela;
• Quadro;
• Preparação da matriz;
• Gravação da tela;
• Impressão;
• Outras.

http://esslee.home.sapo.pt/10-E%20-%202000/Pagina6.htm
 Método de obtenção da PCI

Fresagem::
Fresagem

1º Passo:
Desenho da PCI.

3º Passo:
Arquivo em formato
f CAM.
C
2º Passo:
Preparação da PCI
para fresagem.

http://www.ivobarbi.com/download/GuiaTango_Fresa.pdf
 Método de obtenção da PCI

Fresagem::
Fresagem

4º Passo:
Preparação da fresadora.

5º Passo:
Fresagem da PCI. 6º Passo:
Furação da placa.

http://www.ivobarbi.com/download/GuiaTango_Fresa.pdf
 Dimensões reais dos componentes

Tabela de conversão:
conversão:

1 polegada = 2,54 centímetros

1 in = 2,54 cm

2,54 cm = 25,4 mm

1 mil = 0,025 mm
10 mil = 0
0,25
25 mm
20 mil = 0,50 mm
30 mil = 0,75 mm
40 mil = 1,0 mm
50 mil = 1,25 mm

http://www.cirvale.com.br
 Dimensões reais dos componentes

Terminais radiais

Terminais axiais

K i Mitzner
Kraig Mit

http://www.cirvale.com.br/pdf/Dicas%20para%20clientes.pdf
 Correntes e tensões no circuito

L
Largura d
das ttrilhas:
ilh
0,75 mm
30 mils

http://www.cirvale.com.br/
Correntes e tensões no circuito

http://www.alternatezone.com/
Número de camadas da PCI

Múltiplas camadas

Duas camadas
Tecnologia de soldagem dos componentes

Kraig Mitzner
Tecnologia de soldagem dos componentes

http://www.alternatezone.com/
Tecnologia de soldagem dos componentes

http://www.alternatezone.com/
Tecnologia de soldagem dos componentes

http://www.alternatezone.com/
Uso de polígonos

htt //
http://www.cirvale.com.br/
i l b/

http://www.alternatezone.com/
Isolação entre trilhas

http://www.alternatezone.com/
 Isolação entre trilhas

Cuidados com trilhas próximas

próximas::

Problemas durante a transferência ou corrosão!

http://www.alternatezone.com/
Roteamento bom x ruim

Roteamento bom

Roteamento ruim

http://www.alternatezone.com/
Finalização de ilhas e curvas

Furo simples Furo metalizado

K i Mitzner
Kraig Mit

http://www.alternatezone.com/
 Finalização de ilhas e curvas

Dimensões dos furos:

2 mm x 2 mm
80 mils x 80 mils

Dimensões dos furos:

Furos: a) correto e b) errado.
1,3 mm x 1,3 mm
50 mils x 50 mils

Kraig Mitzner
 Finalização de ilhas e curvas

Passagem
pelo terminal
do componente

Passagem
usando uma via
especifica

Kraig Mitzner
Distâncias importantes

http://www.cirvale.com.br/
Distâncias importantes

http://www.cirvale.com.br/
Planos de alimentação e terra

Kraig Mitzner
Planos de alimentação e terra

Kraig Mitzner
Planos de alimentação e terra
Diminuindo distância entre trilhas
Cuidado com cabos soltos
Uso de capacitores próximo a circuitos integrados

+15V

C1

100nF
Errado
U1
8
5

2 1

3 7
4
6

LM311

C2

100nF

-15V Correto
 Semicondutores de potência (evitar trilhas longas)

Situação ideal
ideal:: Sem parasitas

Equivalências de transistores:
2SB649 >>> FZT955
2SD669 >>> ZTX1055
2SK1058 >>> IRFP240 +VDC
2SB649 >>> FZT958 R27 55V
100 C12
R1 0.1uF
C4 120 R14
100 Q16
Q4 R31
220uF
R7 Q2N5401 0

PARAMETERS: 470 0
1k IRFP9240
Fin = 1k C5
47uF R23 Q15
Q3 Q8 R32
15k
Q2N5401 FZT955/ZTX
470
0 IRFP9240

R27
R8
10k R15
15
100
R16 Q11

100
ZTX1055A/ZTX
R9
10k
Q16
D2
D1N4148 R31
R17
1k
Q13 R33
0 470
C8 Q2N5551
270 IRFP9240
R2 R3 47uF
100 100 R37 R38
R10 0.22 0.22 L1

10k
R24
150
R28
10
1
1uH
2
Q15
Para 120 W na saída
a entrada deve ser
de 1.4 V C1 C2
Q1 Q2
R11 C6 R42
R32
Q2N5401 Q2N5401 Q7
Vin Vo
22uF 22uF 330 15pF 10
V ZTX1055A/ZTX V
V1
VOFF = 0
VAMPL = 1.4 R43
R12
330 R25 R29 R41
470
FREQ = {Fin} W 1Meg R18 150 10 10

0
220 R39
0.22
R40
0.22
Carga
8 IRFP9240
W
C7 D1 Q14 R34
0 220uF D1N4148 C10
P1 Q2N5401
270 0.1uF
1K
Distorção na saída R4
para entrada a 10k
partir de 1.57 V 0 0
0 SET = 0.50

D3
D1N4148
Q12
R19 FZT955/ZTX

100

C13 C9

100pF 500pF

Q5 0 470 Q17
Q9
Q10 ZTX1055A/ZTX
0 1k
Q6 IRFP240
R26
Q2N5551 Q2N5551 15k
R13 Q19 ZTX1055A/ZTX R36 Q18
1k R20
C3
470
220uF 1k IRFP240
Q2N5551 0
R5 R6 R21 R22
33 33 1k 47
0 -VDC
R30 C11 55V
100 0.1uF

Title
<Title>

Size Document Number Rev

Custom<Doc> <Rev Code>

Date: Thursday , April 17, 2008 Sheet 1 of 1

 Semicondutores de potência (evitar trilhas longas)

Situação ideal
ideal:: Tensão dreno-
dreno-source

S
Sem sobretensão
b t ã
 Semicondutores de potência (evitar trilhas longas)

Situação real:
real: Com indutâncias parasitas

L2
10uH
Equivalências de transistores:
2SB649 >>> FZT955
2SD669 >>> ZTX1055
2SK1058 >>> IRFP240 +VDC
2SB649 >>> FZT958 R27 55V
100 C12 C12
C4
R1
R14
0.1uF
1
220uF
120
Q4 100
R31
Q16 0.1uF
R7 Q2N5401 0
470 0
PARAMETERS:
Fin = 1k
1k
C5
47uF R23 Q15
IRFP9240
Q16
Q3 Q8 15k R32 R31
Q2N5401 FZT955/ZTX
470
0
0 IRFP9240

470
R8
IRFP9240
10k R15
15
R16 Q11

100
Q15
ZTX1055A/ZTX
R32
R9
10k
D2
D1N4148

R17 470
1k

0
Q13 R33
IRFP9240
270
C8 Q2N5551
R2 R3 47uF
100 100 R37 R38
R10 0.22 0.22 L1
R24 R28 1 2
10k 150 10 1uH
Para 120 W na saída
a entrada deve ser Q1 Q2
de 1.4 V C1 C2 Q2N5401 Q2N5401 R11 C6 Q7 R42
Vin Vo
22uF 22uF 330 15pF 10
V ZTX1055A/ZTX V
V1
VOFF = 0 R12
VAMPL = 1.4 R43 330 R25 R29 R41
FREQ = {Fin} W 1Meg R18 150 10 10
220 R39 R40 Carga
0 0.22 0.22 8
W
C7 D1 Q14 R34
0 220uF D1N4148 C10
P1 Q2N5401
270 0.1uF
1K
Distorção na saída R4
para entrada a 10k
partir de 1.57 V 0 0
0 SET = 0.50

D3
D1N4148
Q12
R19 FZT955/ZTX

100

C13 C9

100pF 500pF

Q5 0 470 Q17
Q9
Q10 ZTX1055A/ZTX
0 1k
Q6 IRFP240
R26
Q2N5551 Q2N5551 15k
R13 Q19 ZTX1055A/ZTX R36 Q18
1k R20
C3
470
220uF 1k IRFP240
Q2N5551 0
R5 R6 R21 R22
33 33 1k 47
0 -VDC
R30 C11 55V
100 0.1uF

Title
<Title>

Size Document Number Rev

Custom<Doc> <Rev Code>

Date: Thursday , April 17, 2008 Sheet 1 of 1

 Semicondutores de potência (evitar trilhas longas)

Situação real:
real: Tensão dreno-
dreno-source

C
Com sobretensão
b t ã
 Proteção do gatilho de MOSFETs

Posicionar o mais próximo possível do MOSFET:

MOSFET:

Para circuito com tensão de gatilho apenas positiva.

positiva.
 Proteção do gatilho de MOSFETs

Posicionar o mais próximo possível do MOSFET:

MOSFET:

Para circuito com tensão de gatilho positiva e negativa

negativa..