UNIVERSIDADE FEDERAL RURAL DO SEMI-ÁRIDO

CENTRO DE ENGENHARIAS
CURSO DE ENGENHARIA ELÉTRICA
Laboratório de Sistemas Digitais – 2017.2

UNIDADE 1
PRÁTICA 2 – PORTAS LÓGICAS I

Aluno: Daniel Silva Lima

Prof: Msc. Isaac Barros Tavares da Silva

Mossoró – RN
Dezembro de 2017
 SUMÁRIO

1. INTRODUÇÃO............................................................................................3

2. OBJETIVOS.................................................................................................4

3. MATERIAIS UTILIZADOS.......................................................................4

4. PROCEDIMENTO EXPERIMENTAL....................................................4

4.1. CIRCUITO LÓGICO COMBINACIONAL..........................................4

4.2. MONTAGEM DOS CIRCUITO LÓGICOS COMBINACIONAIS NO

PROTOBOARD............................................................................................5

5. RESULTADOS E DISCUSSÃO................................................................9

5.1. CIRCUITO LÓGICO COMBINACIONAL I .......................................9

5.2. CIRCUITO LÓGICO COMBINACIONAL II .......................................11

5.3. CIRCUITO LÓGICO COMBINACIONAL III ......................................12

5.4. CIRCUITO LÓGICO COMBINACIONAL III ......................................14

6. CONCLUSÕES.............................................................................................15

REFERÊNCIAS BIBLIOGRÁFICAS........................................................16

QUESTÕES...................................................................................................17
 3

1. INTRODUÇÃO

Um circuito lógico é dito combinacional quando a saída depende apenas das

combinações das variáveis de entrada recebidas em um dado momento, ou seja, o circuito
combinacional não é capaz de armazenar valores na memória para ser utilizado
posteriormente, ou seja, um circuito lógico combinacional não possui a característica de
memória, portanto sua saída depende apenas dos valores atuais das entradas. A relação
entre as variáveis de entrada e saída podem ser mostradas a partir de uma tabela conhecida
como tabela verdade, utilizando o mapa de Karnought e utilizando diagramas de
transição.

As funções lógicas podem ser implementadas de maneiras diversas, sendo que no

passado, circuitos com relés e válvulas a vácuo foram utilizados na execução destas
funções. Atualmente, circuitos integrados (CIs) digitais funcionam como portas lógicas.
Esses CIs contêm circuitos formados por resistores, diodos e transitores miniaturizados,
diferenciando-se dos circuitos integrados ditos analógicos pelo fato de que nos digitais os
transistores só possuem dois modos estáveis de operação (corte e saturação), ficando
muito pouco tempo nas regiões de transição. Dizemos, idealmente, que os transistores
operam como chaves.

A série 7400 se originou com os circuitos integrados TTL feitos pela Texas
Instruments. Devido à popularidade destes componentes, eles foram produzidor por
outros fabricantes que mantiveram a sequência da série 7400 para auxiliar na
identificação de partes compatíveis.

Este relatório tem como finalidade apresentar conceitos, materiais, métodos e

resultados proporcionando um maior embasamento prático e teórico referentes aos
circuitos lógicos combinacionais. A prática teve seu início no dia 5 de dezembro de 2017
junto à disciplina de Laboratório de Sistemas Digitais.
 4

2. OBJETIVOS
A prática possui as seguintes perspectivas:
I. Apresentação dos circuitos integrados (CI’s) que contém as portas lógicas
básicas AND, OR, NOT, NAND e NOR junto aos circuitos lógicos
combinacionais;
II. Montagem e posterior simulação de circuitos lógicos combinacionais
utilizando o software Proteus ® ;
III. Avaliar os resultados obtidos na simulação junto aos obtidos
experimentalmente a partir da montagem do circuito combinacional.

3. MATERIAIS UTILIZADOS

A seguir serão apresentados os materiais utilizados na realização do experimento:

 Software Proteus 8;
 Kit XD101 da Exsto – Banco de ensaios em Eletrônica Digital básica;
 Circuitos Integrados variados (74HC04, 74HC32, 74HC08);
 Protoboard;
 Cabos e fios de conexão;

4. PROCEDIMENTO EXPERIMENTAL

Com base nas instruções dadas no laboratório, a seguir será apresentado os circuitos
lógicos combinacionais montados experimentalmente e simulados no software Proteus
®
, os resultados obtidos com o auxílio do software foram comparados com os resultados
obtidos experimentalmente.

4.1. CIRCUITOS LÓGICOS COMBINACIONAIS

Utilizando os devidos circuitos integrados em conjunto com a bancada da Exsto foi
possível verificar a saída do circuito lógico combinacional montado. Tal saída foi
comparada a saída do circuito lógico combinacional simulado no software. O diodo
emissor de luz foi inserido no final do circuito como mais uma forma de visualizar quando
a saída estaria em nível lógico baixo (0) ou nível lógico alto (1). As figuras 1 e 2 a seguir
mostram os circuitos que deverão ser montados a partir da utilização das portas lógicas
AND, NOT e OR.
 5

Figura 1 – Circuito lógico combinacional I

Fonte: Laboratório de Sistemas Digitais, 2017.

Figura 2 – Circuito lógico combinacional II

Fonte: Laboratório de Sistemas Digitais, 2017.

Após a montagem dos dois circuitos lógicos combinacionais iniciais acima foram
montados outros dois circuitos lógicos combinacionais a partir das expressões booleanas
abaixo.
𝑋 = 𝐴𝐵𝐶𝐷 + 𝐴𝐷 (1)
̅ + C̅D)(AD + AD
X = (A + B)(CD ̅̅̅̅) (2)
A expressão 1 é denominada circuito lógico combinacional III e a expressão 2 é
dita circuito lógico combinacional IV.

4.2. MONTAGEM DOS CIRCUITOS LÓGICOS COMBINACIONAIS NO

PROTOBOARD
Seguindo a configuração de montagem descrito acima foram montados os devidos
circuitos com o intuito de observar na prática os resultados das saídas compatíveis com
 6

os obtidos teoricamente e através da simulação no software Proteus. A seguir são

mostrados figuras com os circuitos prontamente montados.
Figura 3 – Circuito lógico combinacional I montado na bancada em nível alto

Fonte: Autoria Própria, 2017.

Figura 4 – Circuito lógico combinacional I montado na bancada em nível baixo

Fonte: Autoria Própria, 2017.

Observe que para todo os casos as luzes acesas na lateral direita da protoboard
indicam a alimentação do circuito lógico combinacional e a luz acesa acima na bancada
 7

da Exsto indicam o nível lógico da saída do circuito lógico combinacional. A luz vermelha
do LED indica nível lógico baixo na saída e a luz verde indica o nível lógico alto na saída.
Figura 5 – Circuito lógico combinacional II montado na bancada em nível baixo

Fonte: Autoria Própria, 2017.

Figura 6 – Circuito lógico combinacional II montado na bancada em nível baixo

Fonte: Autoria Própria, 2017.

Ao obter êxito na montagem assim como nos resultados dos dois circuitos lógicos
combinacionais iniciais foram realizadas as montagens dos circuitos combinacionais a
partir das expressões booleanas 1 e 2.
 8

Figura 7 – Circuito lógico combinacional III montado na bancada em nível baixo

Fonte: Autoria Própria, 2017.

Figura 8 – Circuito lógico combinacional III montado na bancada em nível alto

Fonte: Autoria Própria, 2017.

Para a montagem destes circuitos inicialmente foi observado quais e quantas portas
lógicas eram necessárias para se obter as saídas desejadas. Tudo isso é interpretado a
partir da expressão booleana.
 9

Figura 9 – Circuito lógico combinacional IV montado na bancada

Fonte: Autoria Própria, 2017.

A partir das montagens dos circuitos lógicos foram realizadas as devidas comparações
e análises para que posteriormente seja possível realizar afirmações sobre a prática como
um todo.
5. RESULTADOS E DISCUSSÕES
Após a montagem dos circuitos lógicos foram realizadas as análises teóricas
utilizando teoremas booleanos junto a análise junto ao software Proteus para avaliar a
veracidade dos resultados obtidos. A seguir serão mostrados os resultados individuais
para cada circuito lógico combinacional.

5.1. CIRCUITO LÓGICO COMBINACIONAL I

A partir da comparação da simulação no software Proteus e do circuito lógico
combinacional montado experimentalmente mostrado nas figuras 3 e 4 foram obtidos os
resultados ilustrados a seguir a partir de um diagrama de transição, observe.

Figura 10 – Diagrama de transição do circuito lógico combinacional I

0 1 0 1 0 1 0 1
A

E
N
T 0 0
R
0 0 1 1 1 1
B
A
D
A

0 0 0 0 1 1 1 1
C

SAÍDA X 0 0 0 0 1 1 1 1

Fonte: Autoria Própria, 2017.

 10

Logo, o resultado da simulação mostra que a saída terá nível lógico 1 quando C=1.
Qualquer outra combinação resulta em uma saída com nível lógico igual a 0. Foi possível
ainda observar o resultado a partir do LED (amarelo), onde o mesmo ligado informa que
a saída do circuito lógico combinacional está em nível alto 1.
Figura 11 – Visualização da saída do circuito combinacional I a partir do LED

Fonte: Autoria Própria, 2017.

A partir dos resultados obtidos foi montada a tabela verdade relacionando as
entradas e a saída.
Tabela 1 – Tabela Verdade do circuito lógico combinacional I
Entradas Saída
C B A D=X
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 1
Fonte: Autoria Própria, 2017.

É possível, a partir da tabela verdade e junto aos teoremas booleanos, montar um

circuito lógico combinacional equivalente ao que seria desenvolvido a partir do circuito
lógico combinacional, no entanto, muitas vezes simplificado. A expressão booleana que
descreve o circuito lógico a partir da tabela verdade é:
𝑋=𝐶 (3)
Avaliando o circuito lógico combinacional a expressão booleana é dada por:
𝑋 = 𝐴̅𝐵𝐶 + 𝐴𝐵̅ 𝐶 + 𝐴𝐵𝐶̅ + 𝐴𝐵𝐶 (4)
 11

Onde, ao reduzir a expressão acima utilizando os devidos teoremas tem-se que

obter necessariamente a expressão 3.

5.2. CIRCUITO LÓGICO COMBINACIONAL II

O diagrama de transição a seguir ilustra a relação das entradas com a saída, que foi
obtido a partir da simulação no software Proteus do circuito lógico combinacional da
figura 2 e também foi obtido experimentalmente a partir da utilização dos CI’s junto a
bancada da Exsto, observe.
Figura 12 – Diagrama de transição do circuito lógico combinacional II

E
N 0 1 0 1
T A
R
A
D
A
0 0 1 1
B

0 1 1 0
SAÍDA X

Fonte: Autoria Própria, 2017.

É verificado que a saída sempre estará em nível lógico alto, ou seja, X=1, sempre que
a entrada A=1 e B=0 ou A=0 e B=1 . Neste caso existe uma única porta lógica que
representa este circuito combinacionacional conhecida como NOR ( OR EXCLUSIVA).
Foi possível visualizar tais resultados a partir de um LED colocado na saída do circuito.
A figura 7 a seguir ilustra uma das escolhas para que a saída seja 1, na verdade, esta saída
como já dito anteriormente, depende apenas de uma entrada.
Figura 13 - Visualização da saída do circuito combinacional II a partir do LED

Fonte: Autoria Própria, 2017.

 12

A partir dos resultados obtidos foi montada a tabela verdade do circuito lógico
combinacional II.
Tabela 2 – Tabela Verdade do circuito lógico combinacional II

Entradas Saída
B A X
0 0 0
0 1 1
1 1 1
1 0 0
Fonte: Autoria Própria, 2017.

A expressão obtida a partir da análise da tabela verdade é:

𝑌 = 𝐴𝐵̅ + 𝐴̅𝐵 (5)
A expressão acima pode ser simplifica utilizando os teoremas booleanos ou a
partir do mapa de Karnought, onde o resultado é:
𝑌= 𝐴+B (6)
A expressão 5 pode ser representada a partir da expressão 6.

5.3. CIRCUITO LÓGICO COMBINACIONAL III

A partir da simulação no Proteus do circuito lógico combinacional apresentado
pela expressão 1 em conjunto com o circuito combinacional montado utilizando os
devidos CI’s em conjunto com a bancada de testes da Exsto foi obtido o diagrama de
transição a seguir.
Figura 14 – Diagrama de transição do circuito lógico combinacional III
0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
A

E
N 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
T B
R
A
D
A 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
S C

D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

0 0 0 0 0 0 0 0 0 1 0 1 0 1 0
SAÍDA X 1

Fonte: Autoria Própria, 2017.

É verificado que a saída obtém nível lógico alto sempre que as entradas A e D estão
em nível lógico alto simultaneamente. Os resultados foram visualizados também ao
 13

acionar o LED para as entradas A=D=1, a figura a seguir ilustra os resultados para um
dos casos.
Figura 15 - Visualização da saída do circuito combinacional III a partir do LED

Fonte: Autoria Própria, 2017.

A partir dos resultados obtidos é possível ainda obter a tabela verdade, observe:
Tabela 3 – Tabela Verdade do circuito lógico combinacional III
Entradas Saída
D C B A X
0 0 0 0 0
0 0 0 1 0
0 0 1 0 0
0 0 1 1 0
0 1 0 0 0
0 1 0 1 0
0 1 1 0 0
0 1 1 1 0
1 0 0 0 0
1 0 0 1 1
1 0 1 0 0
1 0 1 1 1
1 1 0 0 0
1 1 0 1 1
1 1 1 0 0
1 1 1 1 1
Fonte: Autoria Própria, 2017.
 14

A expressão obtida a partir da tabela verdade é:

𝑋 = 𝐴𝐵𝐶𝐷 + 𝐴𝐷 (7)
Utilizando os teoremas booleanos para simplificar a equação acima obtém-se:
𝑍 = 𝐴𝐷 (8)
5.4. CIRCUITO LÓGICO COMBINACIONAL IV
A partir da simulação no Proteus do circuito lógico combinacional apresentado pela
expressão 2 em conjunto com o circuito combinacional montado utilizando os devidos
CI’s junto a bancada de testes da Exsto foi obtido o diagrama de transição a seguir.
Figura 16 – Diagrama de transição do circuito lógico combinacional IV
0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
A

E
N 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
T B
R
A
D
A 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
S C

D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

0 0 0 0 0 1 1 1 0 1 0 0 0
SAÍDA X 1 1 0

Fonte: Autoria Própria, 2017.

É verificado que a saída obtém nível lógico alto para diferentes combinações nas
entradas. Os resultados foram visualizados também ao acionar o LED para tais entradas,
a figura a seguir ilustra os resultados para um dos casos.
Figura 17 - Visualização da saída do circuito combinacional IV a partir do LED

Fonte: Autoria Própria, 2017.

 15

A partir dos resultados obtidos é possível ainda obter a tabela verdade, observe:
Tabela 3 – Tabela Verdade do circuito lógico combinacional III
Entradas Saída
D C B A X
0 0 0 0 0
0 0 0 1 0
0 0 1 0 0
0 0 1 1 0
0 1 0 0 0
0 1 0 1 1
0 1 1 0 1
0 1 1 1 1
1 0 0 0 0
1 0 0 1 1
1 0 1 0 1
1 0 1 1 1
1 1 0 0 0
1 1 0 1 0
1 1 1 0 0
1 1 1 1 0
Fonte: Autoria Própria, 2017.

A expressão obtida a partir da tabela verdade é:

𝑋 = (𝐴 + 𝐵) ∙ (𝐶̅ 𝐷 + 𝐶𝐷 ̅̅̅̅ )
̅ ) ∙ (𝐴𝐷 + 𝐴𝐷 (9)
Utilizando os teoremas booleanos para simplificar a equação acima obtém-se:
𝑋 = (𝐴 + 𝐵) ∙ (𝐶 + 𝐷) (10)

6. CONCLUSÕES

A partir dos conhecimentos aplicados na execução deste relatório, foi possível

entender o funcionamento básico do sistema booleano para a aplicação em sistemas
digitais, e sua importância na simplificação deste, junto a montagem de sua tabela
verdade.
Foi possível ainda ter um primeiro contato com os circuitos integrados que funcionam
como portas lógicas e a associação de vários CI’s que combinandos com a bancada da
Esxto resultou na análise da relação entre entradas e saídas de um circuito lógico
combinacional.
 16

REFERÊNCIAS BIBLIOGRÁFICAS

[1] TOCCI; WIDMER; MOSS. Sistemas Digitais: Princípios e Aplicações. 11. ed.
Columbus: Pearson, 2011.
 17

QUESTÕES

1. Monte e simule no PROTEUS todas as portas lógicas básicas a partir da

porta NAND.

PORTA LÓGICA NOT

Figura 17 – Porta lógica NOT a partir de uma NAND (Saída em Nível Lógico Alto)

Fonte: Autoria Própria, 2017.

Figura 18 – Porta lógica NOT a partir de uma NAND (Saída em Nível Lógico Baixo)

Fonte: Autoria Própria, 2017.

Tabela 4 – Tabela Verdade da porta lógica NOT

Entrada Saída
A X
0 1
1 0
Fonte: Autoria Própria, 2017.
 18

PORTA LÓGICA AND

Figura 19 – Porta lógica AND a partir de uma NAND (Saída em Nível Lógico Baixo)

Fonte: Autoria Própria, 2017.

Figura 20 – Porta lógica AND a partir de uma NAND (Saída em Nível Lógico Baixo)

Fonte: Autoria Própria, 2017.

Figura 21 – Porta lógica AND a partir de uma NAND (Saída em Nível Lógico Baixo)

Fonte: Autoria Própria, 2017.

Figura 22 – Porta lógica AND a partir de uma NAND (Saída em Nível Lógico Alto)

Fonte: Autoria Própria, 2017.

Tabela 5 – Tabela Verdade da porta lógica AND

Entrada Saída
B A X
0 0 0
0 1 0
1 0 0
1 1 1
Fonte: Autoria Própria, 2017.
 19

PORTA LÓGICA OR
Figura 23 – Porta lógica OR a partir de uma NAND (Saída em Nível Lógico Baixo)

Fonte: Autoria Própria, 2017.

Figura 24 – Porta lógica OR a partir de uma NAND (Saída em Nível Lógico Alto)

Fonte: Autoria Própria, 2017.

Figura 25 – Porta lógica OR a partir de uma NAND (Saída em Nível Lógico Alto)

Fonte: Autoria Própria, 2017.

Figura 26 – Porta lógica OR a partir de uma NAND (Saída em Nível Lógico Alto)

Fonte: Autoria Própria, 2017.

Tabela 6 – Tabela Verdade da porta lógica OR

Entrada Saída
B A X
0 0 0
0 1 1
1 0 1
1 1 1
Fonte: Autoria Própria, 2017.
 20

2. Usando somente portas NOR, construa uma porta NOT e uma porta AND e
simule o circuito das seguintes equações:
a) ̅̅̅̅̅̅̅̅
𝐴+𝐴
Figura 27 – Expressão a) a partir de uma NOR (Saída em Nível Lógico Alto)

Fonte: Autoria Própria, 2017.

Figura 28 – Expressão a) a partir de uma NOR (Saída em Nível Lógico Baixo)

Fonte: Autoria Própria, 2017.

Tabela 7 – Tabela Verdade da expressão a)

Entrada Saída
A X
0 1
1 0
Fonte: Autoria Própria, 2017.
 21

b) ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
̅̅̅̅̅̅̅̅̅
(𝐴 + 𝐴) + (𝐵 ̅̅̅̅̅̅̅̅
+ 𝐵)
Figura 28 – Expressão b) a partir de uma NOR (Saída em Nível Lógico Baixo)

Fonte: Autoria Própria, 2017.

Figura 29 – Expressão b) a partir de uma NOR (Saída em Nível Lógico Baixo)

Fonte: Autoria Própria, 2017.

Figura 29 – Expressão b) a partir de uma NOR (Saída em Nível Lógico Baixo)

Fonte: Autoria Própria, 2017.

Figura 29 – Expressão b) a partir de uma NOR (Saída em Nível Lógico Alto)

Fonte: Autoria Própria, 2017.

Tabela 8 – Tabela Verdade da expressão b)

Entrada Saída
B A X
0 0 0
0 1 0
1 0 0
1 1 1
Fonte: Autoria Própria, 2017.