Apostila SID

CENTRO FEDERAL DE EDUCAÇÃO
TECNOLÓGICA DE MINAS GERAIS
CURSO TÉCNICO EM
MECATRÔNICA
SISTEMAS DIGITAIS
Prof. Paulo Henrique Cruz Pereira
Varginha
Minas Gerais
Centro Federal de Educação Tecnológica de Minas Gerais. Varginha - MG - Curso Mecatrônica
Ementa: Sistemas de numeração. Funções e portas lógicas. Álgebra de Boole. Mapa de Karnaugh.
Projeto de circuitos combinacionais. Circuitos de processamento de dados. Circuitos sequenciais.
Multivibradores e temporizadores. Projeto de circuitos sequenciais. Memórias e dispositivos lógico-
programáveis. Microprocessadores.
Objetivos (Competências, habilidades e atitudes):

Ao final da disciplina, o aluno deverá ser capaz de:
- Analisar o Funcionamento de Circuitos Digitais, em geral;
- Projetar Circuitos Lógicos Combinacionais;
- Projetar e Analisar Circuitos Lógicos Seqüenciais;
- Conhecer o Princípio de Funcionamento de Memórias; e
- Conhecer o Princípio de Funcionamento dos Dispositivos Programáveis.
Processo de Avaliação:
1º e 3 º Bimestre: 20 pontos
Avaliações: 08 pontos (trabalhos – AF)
10 pontos (sem consulta – AF)
02 pontos (participação em sala e práticas – AF)
2º e 4 º Bimestre: 30 pontos
Avaliações: 08 pontos (trabalhos – AF)
07 pontos (laboratórios – AF)
12 pontos (sem consulta – AS)
03 pontos (participação em sala e práticas – AF)
Bibliografia:
Básica:
1) CAPUANO, Francisco G. ; IDOETA, Ivan Valeije. Elemento de Eletrônica Digital. 38 ed. São
Paulo: Érica, 2005.
2) TOCCI, Ronald; WIDMER, Neal S. Sistemas Digitais: Princípios e Aplicações. 8 ed. São Paulo:
Pearson/Prentice Hall, 2003.
3) UYEMURA, John P. Sistemas Digitais: Uma Abordagem Integrada. São Paulo: Thomson
Pioneira, 2002.
Complementar:
1) FEDELI, Ricardo Daniel; POLONI, Enrico Giulio Franco e PERES, Fernando Eduardo. Introdução à Ciência da
Computação. São Paulo: Thomson, 2003.
2) COSTA, Cesar da; MESQUITA, Leonardo e PINHEIRO, Eduardo. Elementos de Lógica Programável com VHDL
e DSP - Teoria e Prática. São Paulo: Érica, 2011.
3) PEREIRA, Paulo Henrique C. Apostila de Sistemas Digitais. Varginha: CEFET/MG, 2010.
Disponibilizada em www.cefetmg.br. Sistema Moodle, web-acadêmico e fornecida aos alunos.
Disciplina: Sistemas Digitais – Mecatrônica / Informática Industrial - Professor: Paulo Henrique Cruz Pereira i
Planejamento de avaliação sujeito a alteração, conforme necessidade ao longo do ano

letivo e a critério do professor.
Disciplina: Sistemas Digitais – Mecatrônica / Informática Industrial - Professor: Paulo Henrique Cruz Pereira ii
ÍNDICE
I – SISTEMAS NUMÉRICOS .................................................................................................................................. 1
INTRODUÇÃO: ................................................................................................................................................... 1
SISTEMA DECIMAL: ......................................................................................................................................... 1
SISTEMA BINÁRIO: .......................................................................................................................................... 1
SISTEMA OCTAL: ............................................................................................................................................. 3
SISTEMA HEXADECIMAL: .............................................................................................................................. 5
ADIÇÃO E SUBTRAÇÃO SISTEMA BINÁRIO ............................................................................................................ 6
Adição Binária ................................................................................................................................................... 6
Subtração Binária .............................................................................................................................................. 7
Complemento de 2: ............................................................................................................................................ 7
II – PORTAS LÓGICAS .......................................................................................................................................... 9
INTRODUÇÃO: ................................................................................................................................................... 9
PORTAS INVERSORAS (NOT): ............................................................................................................................... 9
PORTAS OU (OR): ................................................................................................................................................. 9
PORTAS E (AND): ................................................................................................................................................ 10
PORTAS NÃO OU (NOR): .................................................................................................................................... 11
PORTAS NÃO E (NAND):..................................................................................................................................... 11
Porta NOT: ...................................................................................................................................................... 12
Porta AND: ...................................................................................................................................................... 12
Porta OR:......................................................................................................................................................... 12
PORTAS OU EXCLUSIVO – EXOU (EXOR): ...................................................................................................... 12
PORTAS EXNOR: ................................................................................................................................................ 13
III – ÁLGEBRA BOOLEANA E MAPAS DE KARNAUGH.............................................................................. 14
INTRODUÇÃO .................................................................................................................................................. 14
RELAÇÃO BOOLEANAS ................................................................................................................................ 14
MAPAS DE KARNAUGH ................................................................................................................................. 15
IV - MULTIPLEXADOR: ........................................................................................................................................ 19
V - DEMULTIPLEXADOR:.................................................................................................................................... 20
VI – FLIP-FLOPS E REGISTRADORES ......................................................................................................... 21
INTRODUÇÃO .................................................................................................................................................. 21
TIPO R-S ............................................................................................................................................................. 21
TIPO D ................................................................................................................................................................. 23
TIPO J-K ............................................................................................................................................................. 24
TIPO T ................................................................................................................................................................. 25
Disciplina: Sistemas Digitais – Mecatrônica / Informática Industrial - Professor: Paulo Henrique Cruz Pereira iii
VII – CONTADORES ............................................................................................................................................. 26
CONTADORES CRESCENTES................................................................................................................................. 26
a) Síncronos: .................................................................................................................................................... 26
b) Assíncronos: ................................................................................................................................................ 26
c) Assíncrono com 4 flip-flops: ........................................................................................................................ 27
CONTADORES DECRESCENTES ............................................................................................................................ 29
a) Assíncronos: ................................................................................................................................................ 29
b) Síncronos: .................................................................................................................................................... 29
c) Contador Crescente/Decrescente: ............................................................................................................... 30
VIII – MEMÓRIAS................................................................................................................................................... 31
MEMÓRIA DE MASSA ........................................................................................................................................... 31

MEMÓRIA SEMICONDUTORA ............................................................................................................................... 32
a) ROM (Ready Only Memory): ................................................................................................................. 32
b) PROM (ROM Programável)................................................................................................................... 32
c) EPROM (PROM Apagável) .................................................................................................................... 32
d) E2PROM ................................................................................................................................................ 32
e) RAM (RANDOM ACESS MEMORY) ..................................................................................................... 32
IX - MICROPROCESSADORES .......................................................................................................................... 34
INTRODUÇÃO .................................................................................................................................................. 34
A Unidade Central de Processamento (CPU).................................................................................................. 35
Memória ........................................................................................................................................................... 35
Dispositivos de Entrada e Saída (E/S ou I/0) ................................................................................................... 36
Vias de Dados, Endereços e Controle.............................................................................................................. 36
PROGRAMAÇÃO ............................................................................................................................................. 37
O Microprocessador SAP-1 ............................................................................................................................. 37
O Microprocessador SAP-2 ................................................................................ Erro! Indicador não definido.
BIBLIOGRAFIA ...................................................................................................................................................... 42
Disciplina: Sistemas Digitais – Mecatrônica / Informática Industrial - Professor: Paulo Henrique Cruz Pereira iv
I – SISTEMAS NUMÉRICOS
INTRODUÇÃO:
A dimensão de um certo conjunto ou seu número de elementos se traduz por um

número. Para representar um número, podemos usar palavras, sinais ou símbolos que são
chamados numerais. Assim, quando queremos representar a quantidade de elementos de um
conjunto, podemos usar uma qualquer das representações.
Exemplo: os elementos do conjunto de letras do alfabeto (a, b, c, ..., x, z) são 23 ou vinte

e três.
Conclui-se que um certo conjunto pode ser representado por diversos numerais. O
numeral é a maneira de representar um conjunto de elementos, ao passo que o número nos dá
uma idéia de quantidade.
SISTEMA DECIMAL:
Entre os sistemas numéricos existentes, o sistema decimal é o mais utilizado. Os

símbolos ou dígitos utilizados são os algarismos 0, 1, 2, 3, 4, 5, 6, 7, 8 e 9. Os elementos são
agrupados de dez em dez e, por essa razão, os números podem ser expressos por intermédio de
potência de dez e recebem o nome de sistema de numeração decimal.
Exemplo:
486 = 400 + 80 + 6 = 4 x 100 + 8 x 10 + 6 x 1 = 4 x 102 + 8 x 101 + 6 x 100 , ou seja,

2 10
486 = 4 x 102 + 8 x 101 + 6 x 100
Observe que o número 4 está numa posição tal que seu peso é igual a 2 e que o número 6
por sua vez tem o peso igual a zero. Então podemos concluir que o algarismo ou dígito,
dependendo do seu posicionamento terá um peso. Note que aquele situado na extrema esquerda
do número está sendo multiplicado pela potência de dez maior, ou seja, é o dígito mais
significativo (most significant digit – MSD).
Analogamente, o que está situado na extrema direita será multiplicado pela menor
potência, ou seja, é o dígito menos significativo (least significant digit – LSD)
NOTA: a) O princípio de posicionamento, que formula o expoente da base 10, pode ser
estendido a qualquer sistema numérico, ou seja, independe da base numérica em que está
representado.
b) Por ser o sistema padrão de uso (é o sistema que utilizamos em nosso dia-a-dia), o
sistema decimal não necessita de representação de base, a fim de simplificação de escrita.
SISTEMA BINÁRIO:
Como o próprio nome já indica, tem base 2 e é o sistema de numeração mais utilizado
em processamento de dados digital, pois utiliza apenas dois símbolos ou algarismos 0 e 1.
Também vale ressaltar, que em processamentos digitais, que o dígito 1 também é conhecido por
Disciplina: Sistemas Digitais – Mecatrônica / Informática Industrial - Professor: Paulo Henrique Cruz Pereira 1
nível lógico 1, nível lógico alto, ligado, verdadeiro e energizado. Já o dígito 0 poder ser nível
lógico 0, nível lógico baixo, desligado, falso e desernegizado.
Assim a cada posição de cada algarismo corresponde uma potência de 2, como foi
exposto para número decimal ao qual correspondia uma potência de 10.
Conversão de Binário em Decimal:
É o mesmo processo já estudado para base 10, ou seja:
10111(2) = 1 x 24 + 0 x 23 + 1 x 22 + 1 x 21 + 1 x 20 = 16 + 0 + 4 + 2 + 1 = 23
logo: 10111(2) = 23(10) ou 10111(2) = 23 ou 10111(2 = 23
NOTA: devido a sua importância em sistemas digitais e processamentos de dados digitais, os

dígitos binários são denominados de “bit” (da contração do inglês Binary Digit). Da mesma
forma, o que falamos no sistema decimal, dependendo do posicionamento do algarismo ou bit,
terá um peso; o da extrema esquerda será o bit mais significativo (most significant bit – MSB) e
o da extrema direita o bit menos significativo (least significant bit – LSB).
43 210
Ex.: 11011(2 = 1 x 24 + 1 x 23 + 0 x 22 + 1 x 21 + 1 x 20 = 16 + 8 + 0 + 2 + 1 = 27
MSB LSB
Conversão de Decimal em Binário:
Na conversão decimal-binário, podem ser utilizados dois métodos: o primeiro que é

mais geral, dito das divisões sucessivas, consiste m dividir sucessivamente o número por 2 até
obtermos o cociente 0 (zero). O resto dessa divisão colocado na ordem inversa corresponde ao
número binário, resultado da conversão de decimal em binário de um certo número de dados.
Ex.: 54 = ?(2 54 2
0 27 2
1 13 2
1 6 2
0 3 2
1 1 2
1 0
54 = 110110 (2
O segundo método de conversão consiste em, começando como número decimal a ser
convertido, extrair a maior potencia de 2 (menor ou igual) possível. Repetindo este processo
para o resto dessa subtração até que o resto seja zero. Concluindo, marque com o dígito 1 os
expoentes utilizados e com dígito zero os expoentes não utilizados.
Ex.: 54 = ?(2 64 32 16 8 4 2 1
54 – 32 = 22 22 – 16 = 6 6–4=2 2–2=0
Portanto nós utilizamos as potencias 32=25, 16=24, 4=22 e 2=21, ou seja:

6 5 4 3 2 1 0
64 32 16 8 4 2 1
resposta = 1 1 0 1 1 0 (2
Este método, evidentemente, exige um pouco mais de raciocínio, devido ao problema de

memorização das potências de dois e subtrações.
Conversão de Números Binários Fracionários em Decimal:
A conversão segue o mesmo processo binário para decimal já visto, utilizando a mesma
expressão, inclusive os dígitos após a vírgula em que as potências ficam com o expoente
negativo.
Ex.: 110,11(2 = 1 x 22 + 1 x 21 + 0 x 20 + 1 x 2-1 + 1 x 2-2 = 4 + 2 + 0 + 1 x 1 + 1 x 1

21 22
= 4 + 2 + 0 + 0,5 + 0,25 = 6,75 110,11(2 = 6,75
Conversão de Número Decimal Fracionário em Binário:
Neste tipo de conversão vamos dividir o processo de conversão em duas etapas:

conversão da parte inteira (já estudada) e conversão da parte fracionária.
Exemplo: 6, 75 6 = parte inteira 0,75 = parte fracionária
A conversão da parte fracionária é efetuada por um processo inverso ao da parte inteira,

ou seja, em vez de divisões sucessivas, são efetuadas multiplicações sucessivas, e a parte inteira
que advier desse processo é isolada a cada operação.
Exemplo: 0,75 x 2 = 1,50 1
0,50 x 2 = 1,00 1 logo: 6,75 = 110,11(2
NOTA: Dependendo do número, chegar ao resultado zero na parte fracionário, às vezes, é

muito extensa ou impossível (caso de dízima). Então teremos de definir o número de casas
decimais que se quer após a vírgula, como acontece no sistema decimal.
Exercícios:
a) 111011(2) = ? b) 110111(2) = ? c) 10011(2) = ? d) 1011,101(2) = ?
e) 102 = (2) f) 43 = (2) g) 45,675 = (2) h) 36 = (2)
SISTEMA OCTAL:
O sistema octal ou base 8 é composto por oito símbolos ou dígitos: 0, 1, 2, 3, 4, 5, 6, e 7.

Os números binários, como vimos, são longos demais para manipularmos; são muito
apropriados para as máquinas ou computadores, mas para seres humanos são muitos
trabalhosos.
Se considerarmos três dígitos binários, o maior que pode ser expresso por esses três
dígitos é 111 ou em decimal 7. Como 0 7 é também o algarismo mais significativo do sistema
octal, conclui-se que com a combinação de três dígitos binários pode-se ter o algarismo octal
correspondente; daí também poder dizer que os números octais têm um terço do comprimento
de um número binário e fornecem a mesma informação.
Conversão de Octal em Binário:
A conversão de uma base em outra é bastante simples, uma vez que se trata da operação
inversa à já descrita, ou seja, basta converter individualmente cada dígito octal em três binários.
Ex.: 137(8 = ?(2
O número 1 equivale a 001(2), o número 3 igual a 011(2) e o número 7 vale 111(2). Portanto:
137(8) = 001011111(2) ou seja 137(8) = 1011111(2)
Conversão de Binário em Octal:
É feita pela combinação de três dígitos binários, como vimos, podendo assim ter todos
os algarismos octais:
Ex.: 11011011(2) = 11 011 011 = 3 3 3 (8) è 11011011(2) = 333(8)
1011101(2) = 1 011 101 = 1 3 5 (8) è 1011101(2) = 135(8)
Conversão de Octal em Decimal:
Esta conversão se passa pela conversão em binário e posteriormente em decimal, ou

seja:
17(8) = ? è 001 111 (2) è 1 x 23 + 1 x 22 + 1 x 21 + 1 x 20 è 8 + 4 + 2 + 1 è 15
Conversão Decimal para Octal:
Conforme vimos anteriormente, também neste caso devemos passar pelo sistema
binário.
22 = ?(8) è 10110(2) è 10 110 è 26(8)
Exercícios:
a) 45(8) = ?(2) = ? b) 1011(2) = ?(8) c) 56(8) = ? d) 101 = ?(8)

e) 101(2) = ? f) 47 = ?(2) = ?
SISTEMA HEXADECIMAL:
O sistema hexadecimal (hexa) foi criado com o mesmo propósito do sistema octal, para
minimizar a representação de um número binário que é o utilizado em processamento. Tanto os
números em hexa como em octal são os meios de manipulação do homem, porém existirão
sempre conversores internos à máquina que os converta em binário, com o qual a máquina
trabalha.
Analogamente, se considerarmos quatro dígitos ou bits binários, o maior número que se
pode ser expresso por esses quatro dígitos é 1111 ou em decimal 15, da mesma forma que 15 é
o algarismo mais significativo do sistema hexadecimal, portanto com a combinação de 4 bits ou
dígitos binários pode-se ter o algarismo hexadecimal correspondente.
Assim, com esse grupamento de 4 bits ou dígitos, podem-se definir 16 símbolos, o até
15. Contudo, como não existem símbolos dentro do sistema arábico que possam representar os
números decimais entre 10 e 15 sem repetir os símbolos anteriores, foram usados os símbolos
A, B, C, D, E e F, portanto o sistema hexadecimal será formato por 16 símbolos alfanuméricos:
0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E e F.
Conversão Hexa para Binário:
Basta converter cada dígito hexadecimal em seu similar binário, ou seja, cada dígito em
hexa equivale a um grupo de 4 bits.
Ex.: B15(16) = ? (2) B è 11 è 1011(2)

1 è 1 è 0001(2)
5 è 5 è 0101(2)
Logo, B15(16) = 101100010101(2)
Conversão Binária para Hexa:
De maneira análoga, basta realizar o processo inverso de hexa para binário.
Ex.: 10011011(2) = ?(16) 1001(2) è 9 è 9 (16)

1011(2) è 11 è B(16)
Portanto, 10011011(2) = 9B(16)
Conversão Hexa nos demais sistemas e vice-versa:
Como podemos perceber para realizarmos a conversão nos demais sistemas basta
passarmos pela binária e/ou pelo sistema decimal.
Exercícios:
a) 211 = ?(2) = ?(8) = ?(16) b) 1101011(2) = ?(16) = ? = ?(8)
c) 3747(8) = ?(16) = ?(2) = ? d) AAE(16) = ? = ?(8) = ?(2)
Adição e Subtração Sistema Binário
Devido a sua importância no processamento de dados digitais iremos verificar como

uma máquina (computador) processa a subtração e adição, já que o sistema utilizado pelas
máquinas é os sistemas binários.
Adição Binária
Os microprocessadores (CPU – Unidade Central de Processamento, ex. Pentium III) não

processam números decimais; elas processam números binários. Antes que possamos entender
os circuitos no interior de um microprocessador, devemos aprender como somar números
binários. Há cinco casos básicos que devem ser entendidos:
Caso 1: quando zero for adicionado a zero, o total será zero, ou seja: 0 + 0 = 0
Caso 2: quando zero for adicionado a 1, o total será 1, ou seja: 0 + 1 = 1
Caso 3: quando 1 for adicionado a zero, o total será 1, ou seja: 1 + 0 = 1
Caso 4: quando 1 for adicionado a 1, o total será zero e vai 1, ou seja: 1 + 1 = 10
Caso 5: quando realizarmos uma sucessão consecutiva de adição de três dígitos 1 termos o
seguinte: 1 + 1 + 1 = 11
Visto os casos anteriores podemos verificar o seguinte exemplo: 11100(2)

+ 11010(2)
?
Partimos com a coluna menos significativa para obtermos: 0 + 0 = 0
A seguir, adicionamos os bits da segunda coluna como indicado: 0 + 1 = 1
A terceira coluna dá: 1 + 0 = 1
A quarta coluna resulta: 1 + 1 = 0 e transporta 1 (vai 1)
Finalmente, a última coluna dá: 1 + 1 + 1 = 11
Logo: 11100(2)
+ 11010(2)
110110(2)
Exercícios:
a) 101(2) + 11(2) b) 11001(2) + 111(2) c) 101011(2) + 1001(2)

d) 111(2) + 1001(2) e) 1011(2) + 101(2)
Subtração Binária
Para subtrair binários, necessitamos discutir quatro casos:
Caso 1: 0 – 0 = 0 Caso 2: 1 – 0 = 1 Caso 3: 1 –1 = 0 Caso 4: 10 – 1 = 1
Para subtrair números binários maiores, subtraímos coluna por coluna, pedindo
emprestado da próxima coluna mais alta quando necessário. Por exemplo, ao subtrair 101 de
111, procedemos assim:
111 (2)
- 101 (2)
010 (2)
Partindo da direita, 1 – 1 dá 0; depois 1 – 0 é 1; finalmente 1 – 1 é 0.
Um outro exemplo seria: subtrair 1010(2) de 1101(2). 1101 (2)

- 1010 (2)
0011 (2)
Na coluna menos significativa, 1 – 0 é 1. Na segunda coluna, temos que pedir emprestado (vem
um) da próxima coluna mais alta; então, 10 – 1 é 1. Na terceira coluna, 0 (depois do
empréstimo) – 0 é 0. Na quarta coluna 1 – 1 = 0.
Subtração direta como a precedente tem sido usada em computadores; no entanto, é

possível subtrair de maneira diferente.
6.2.1) Exercícios:
a) 1100(2) – 0101(2) b) 1011(2) – 011(2) c) 101(2) – 010(2)
Complemento de 2:
Os números de magnitude com sinal são fáceis de entender, mas eles requerem
demasiado hardware para adição e subtração. Isso tem levado ao uso amplo de complementos
para aritmética binária.
Para obtermos o completo de um número binário, basta inverter (trocar) os bits deste
número, ou seja:
__
A = 0111 (2) A = 1000(2) (leia-se A barrado)
O Complemento de 2 é definido como a nova palavra obtida pela adição de 1 ao

complemento original desta palavra, isto é:
_
A’ = A + 1
_
Onde A’ = complemento de 2 e A = complemento de 1
Portanto, voltando ao exemplo A’ = 1001(2)
A utilidade do complemento de 2 é de podermos transformar uma subtração binária em

um processo de adição, ou seja, vamos realizar a seguinte operação aritmética de subtração em
uma operação de adição: 1100(2) – 101(2) (em decimal 12 – 5 = 7)
Primeiramente vamos dar representações aos números: A = 1100(2) e B = 101(2). Depois
devemos igualar o número de dígitos de cada número, ou seja, adicionar “zeros” a esquerda,
quando necessário (B = 0101(2))
__
Vamos achar o complemento de 2 de B, ou seja: B = 1010(2) e B’ = 1011(2)
Agora basta realizarmos a adição de A + B’, isto é: 1100 (2)

+1011 (2)
10111 (2)
Finalmente, isolamos o comprimento do resultado como sendo do mesmo número de dígitos

dos números da operação (em nosso caso 4 dígitos), logo nossa resposta será: 111(2).
Exercícios: Utilizar complemento de 2
a) 1100(2) – 0101(2) b) 1011(2) – 011(2) c) 101(2) – 010(2)
II – PORTAS LÓGICAS
INTRODUÇÃO:
Durante séculos os matemáticos sentiram que havia uma conexão entre a Matemática e a
Lógica, mas ninguém antes de George Boole pôde achar este elo ausente. Em 1854 ele inventou
a lógica simbólica, conhecida por álgebra booleana. Cada variável na álgebra booleana tinha
qualquer um de dois valores: verdadeiro ou falso. Após algumas décadas os engenheiros
entenderem que a álgebra booleana podia ser aplicada à Eletrônica dos Computadores.
Portas Inversoras (NOT):
Uma inversora é uma porta com apenas um sinal de entrada e um sinal de saída, o estado
da saída é sempre o oposto da entrada.
Simbologia:
A A
Tabela Verdade:
A A
1 0
0 1
Representação em Álgebra Booleana: S = A
Portas OU (OR):
A porta OR tem dois ou mais sinais de entrada (padrão 02 ou 03) mas somente um sinal
de saída. Se qualquer sinal de entrada for alto (nível 1 - fechado), o sinal de saída será alto.
Nível 1 B Saída
Simbologia: A
Tabela Verdade:
A B C S
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 1
Representação em Álgebra Booleana: S = A + B + C
Portas E (AND):
A porta AND tem dois ou mais sinais de entrada (padrão 02 ou 03) mas somente um
sinal de saída. Se qualquer sinal de entrada for baixo (nível 0 - aberto), o sinal de saída será
baixo.
Nível 1 A B C Saída
Simbologia:
A
Saída
B
Tabela Verdade:
A B S
0 0 0
0 1 0
1 0 0
1 1 1
Representação em Álgebra Booleana: S = A . B
Exercícios:
a) Fazer o circuito de portas lógicas equivalente a seguinte equação booleana: S = (A + C) .

B
b) Fazer a tabela verdade para porta AND com 3 entradas.
c) Fazer a tabela verdade para porta OR com 4 entradas.
d) Fazer o circuito de portas lógicas equivalente a S = ((A+B).C) + (A.C) + B
e) Fazer o circuito de portas lógicas para S = ((A.B)+C) . (A+B) . C
Portas Não OU (NOR):
As portas NOR apresentam as mesmas características das portas OR, com relação à
entrada e saída. Sua diferença esta no fato de ter associado a sua saída uma porta NOT, o que
inverte o resultado de S, ou seja, só teremos nível lógico 1 na saída quando todas as entradas
forem de nível 0.
Simbologia:
A S
Representação em Álgebra de Boole: S = A + B
Portas Não E (NAND):
De maneira análoga às portas NOR, as portas NAND nada mais são que portas AND
onde foram acrescentadas portas NOT em sua saída. Portanto, só obteremos nível 0 quando
todos as suas entradas forem de nível 1.
Simbologia:
A S
Representação em Álgebra de Boole: S = A . B
Talvez esta porta seja a mais importante de todas pois através dela podemos
implementar as demais:
Porta NOT:
A S
Porta AND:
B S
Porta OR:
Tabela Verdade:
A B A B S
0 0 1 1 0
0 1 1 0 1
1 0 0 1 1
1 1 0 0 1
Exercícios:
Fazer as tabelas verdades para as portas NOT e AND implementadas com portas NAND
de 02 entradas.
Portas OU Exclusivo – EXOU (EXOR):
Uma porta EXOR reconhece apenas quando houver um número impar de entradas em
nível alto.
Simbologia:
Para figura (a) temos o circuito equivalente real e na fig. (b) temos a representação
convencionada.
Representação em Álgebra de Boole: Y = A Å B ou S = A Å B
Tabela Verdade:
A B S
0 0 0
0 1 1
1 0 1
1 1 0
Portas EXNOR:
Como mas demais portas, para obtermos uma porta EXNOR, basta adicionarmos ao
final de uma porta EXOR uma porta inversora, o que provocará a inversão dos resultados na
saída.
Simbologia:
Representação Booleana: S = A Å B ou S=A•B
Exercícios (Consultar na biblioteca o livro Elementos de Eletrônica Digital do autor Idoeta)

fazer os problemas 2.9.1 a 2.9.24.
III – ÁLGEBRA BOOLEANA E MAPAS DE KARNAUGH
INTRODUÇÃO
Iremos Estudar a álgebra booleana e os mapas de Karnaugh, tópicos indispensáveis ao

projetista digital. O projeto digital usualmente inicia-se especificando uma saída desejada com
uma tabela-verdade. A pergunta então é como apresentar um circuito lógico que tenha a mesma
tabela-verdade. A álgebra booleana e os mapas de Karnaugh são as ferramentas usadas para
transformar uma tabela-verdade num circuito lógico prático.
RELAÇÃO BOOLEANAS
O que se segue é uma discussão das relações básicas em álgebra booleana. Muitas destas
relações são as mesmas da álgebra comum, o que facilita lembra-las.
Leis Comutativa, Associativa e Distributiva:
A+0=A A+1=A A+A=A

_ ___
A+A=1 A =A A.1=A
_
A.0=0 A.A = A A.A = 0
_____ __ __ ___ __ __
A+B=A.B A.B = A + B A + A.B = A
_ _
A(A + B) = A A + A.B = A + B A(A + B) = A.B
A+B=B+A A.B=AB AB = BA
A + (B + C) = (A + B) + C A(BC) = (AB)C A(B + C) = AB + AC
A + BC = (A + B)(A + C) è vale lembrar que não se trata de álgebra comum
Exercícios:
a) Desenhar o circuito AND-OR para: ___ __

a.1) S = ABCD + ABCD + ABCD
___ __ _ _
a.2) S = ABCD + ABCD + ABCD + ABCD
b) Escreva a equação do booleana para:
c) Determinar o circuito lógico digital e tabela verdade para a seguinte expressão booleana:
_
S = BC + A (B + C)
A B C BC A B+C A(B+C) S
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
d) Idem ao exercício anterior para uma expressão: S = A ( B + C) + AB
MAPAS DE KARNAUGH
Como se pode constatar, a minimização ou simplificação é imprescindível em um

comando digital. Para realizarmos tal tarefa utilizaremos a minimização por mapas de Karnaugh
que é um método, uma vez entendido, muito simples.
O método consiste em fazer a minimização a partir de uma tabela da verdade, ou mapa,

porém a simplificação é feita sobre um mapa característico chamado mapa de Karnaugh, que
contém os mesmos elementos de uma tabela verdade comum, porém com uma distribuição
diferente. Exemplo:
Tabela Verdade: Mapa de Kanaurgh:

AB
A B C S . C 00 01 11 10
0 0 0 0 0 0 1 0 1
0 0 1 0 1 0 1 1 1
0 1 0 1
0 1 1 1
1 0 0 1 Obs.: Observe que há uma inversão
1 0 1 1 de seqüência no mapa.
1 1 0 0
1 1 1 1
Podemos Observar que no mapa de Karnaugh a combinação para as variáveis A, B e C

se obtém pela combinação de uma linha com uma coluna, ou seja, a combinação 0,0,e 0 se
obtêm pela combinação da primeira linha com a primeira coluna. Assim, observamos que temos
todas as combinações de entrada mostradas na tabela verdade.
Vale apena ressaltar que a expressão booleana é escrita a partir da tabela verdade
perguntando-se quando obteremos a saída igual a nível 1, ou seja:
S = A.B.C + A.B.C + A.B.C + A.B.C + A.B.C
Regras para Minimização (Simplificação):
A simplificação consiste em reunir células adjacentes que possuam a mesma saída (1),
formando conjuntos denominados de subcubos e obedecendo às seguintes regras:
a) O número de células reunidas deve ser o maior possível, mesmo que para isso uma
mesma célula deve pertencer a dois ou mais conjuntos diferentes;
b) O número de células reunidas em um subcubo deve ser sempre potência de 2, ou seja, 1,

2,4,8, 16,...;
c) Uma mesma célula pode pertencer a subcubos diferentes para satisfazer o item A, mas
não fazer agrupamentos desnecessários (pelo menos uma célula tem de pertencer a um
subcubo somente); e
d) Deve-se formar tantos agrupamentos até que não reste nenhuma saída igual que não
tenha sido agrupada.
A expressão da saída se obtém dos subcubos formados. Cada subcubo define uma
função AND entre as variáveis que não mudam de nível lógico dentro do subcubo. Os diversos
subcubos obtidos no mapa formam uma função OR.
Voltando ao exemplo anterior e aplicando-se o mapa de Karnaugh, obteremos a seguinte

expressão booleana simplificada:
_ _ _ _
S = AB + AC + AB ou S = AB + BC + AB
Um mapa de Karnaugh para 4 variáveis (A, B, C e D) seria da seguinte forma:

AB
CD 00 01 11 10
00
01
11
10
Exercícios:
a) Dado a tabela verdade abaixo, determinar a expressão booleana simplificada por

Karnaugh e o circuito digital resultante.
A B C S
0 0 0 1
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 0
1 1 1 1
b) Um guindaste deve permitir a elevação de massas compreendidas entre 20 e 80 quilos,

pela atuação do motor M (é a nossa saída S). Para isso ele possui uma plataforma
repousando sobre molas. Segundo o peso das cargas a elevar, três sensores de carga A,
B e C são atuados. As condições de funcionamento são as seguintes:
1) Em vazio o guindaste deve funcionar, isto é, quando nenhum dos sensores é
acionado;
2) Para cargas até 20 Kg, ou seja, 0 < p < 20, o guindaste não deve funcionar.
Situação em que somente o sensor A está atuado;
3) Para cargas compreendidas entre 20 e 80 Kg, 20 80, o guindaste não deve funcionar, quando
todos os sensores permanecem atuados.
Com base no sistema descrito, determinar:
1) Tabela verdade de funcionamento;
2) Equação Booleana simplificada por Karnaugh; e
3) Circuito digital.
c) Em um circuito digital eletrônico, utiliza-se um LED de 7 segmentos ( a, b, c, d, e, f, g)

para representar os números decimais positivos de um dígito somente. Com base na
informação abaixo, posicionamento dos segmentos e tabela de atuação, completar a
tabela e montar o circuito lógico digital simplificado que atendam as necessidades
decimais.
Dec A B C D a b c d e f g LED
0 0 0 0 0 1 1 1 1 1 1 0 0
1 0 0 0 1 0 1 1 0 0 0 0 1
2 0 0 1 0 1 1 0 1 1 0 1 2
3 0 0 1 1 1 1 1 1 0 0 1 3
4 0 1 0 0 4
5 0 1 0 1 5
6 0 1 1 0 6
7 0 1 1 1 7
8 1 0 0 0 8
9 1 0 0 1 9
Obs.: 1) Os números que não estão sendo utilizados na codificação ABCD, não
interferem no resultado, ou seja, são condições irrelevantes (representados no mapa de
Karnaugh por um “X”). Tais condições de irrelevância devem ser utilizadas como sendo nível
lógico 0 ou 1, o que irá facilitar nas simplificações.
1) Cada segmento deve ser considerado como uma saída individual do nosso
circuito.
IV - MULTIPLEXADOR:
O circuito multiplexador é o circuito que coloca na saída, o sinal presente em uma das
entradas selecionadas, segundo as variáveis de seleção.
Observando o esquema abaixo, podemos notar que nas entradas designadas por D0 a D3
(Data), são colocadas informações (0 ou 1), e em função das outras entradas chamadas de
seleção: A0 e A1 (Adress), é colocada na saída, a informação de uma das entradas (D0 a D3).
O número de entradas que pode ser selecionado para colocar suas informações na saída é
múltiplo do número de entradas que efetuam a seleção ou entradas de seleção.
D0
Entradas D1 Multi- Saída S
de D2 plexador
Dados D3
A0 A1
Entradas de Seleção
Exemplo de Multiplexador de quatro entradas:
Se o número de entradas de seleção for o de A0 e A1, o número de combinações

possíveis será: 22 = 4, portanto, conseguiremos selecionar até quatro entradas de dados D0 a D3,
como mostrado no quadro anterior, ou para cada uma das combinações colocamos a informação
de uma das entradas na saída S.
V - DEMULTIPLEXADOR:
O circuito demultiplexador executa a função inversa de um multiplexador, ou seja,
coloca uma entrada, no caso de dados (D), em uma das saídas S0 a S3 em função das variáveis
de seleção.
Na entrada D, coloca-se a informação que se quer transmitir a uma ou a outra saída

selecionada por variáveis ditas de seleção. Da mesma forma, o número de saídas que pode ser
selecionado para receber a informação da entrada D é múltiplo do número de entradas que
efetuam a seleção ou entradas de seleção.
D0
Entradas Multi- D1
de D plexador D2 Saídas
Dados D3
A0 A1
Seleção
Exemplo de Demultiplexador de quatro entradas:
Com base no estudo do multiplexador podemos facilmente verificar como se dá a saída

do demultiplexador.
Exercício: Fazer o circuito lógico digital para o multiplexador e demultiplexador dos exemplos
estudados.
VI – FLIP-FLOPs E REGISTRADORES
INTRODUÇÃO
Um circuito biestável, também chamado de circuito flip-flop ou Latch, apresenta dos

estados estáveis (0 e 1) na saída e, pela ação de um pulso externo a uma das entradas, passa de
um estado ou nível lógico ao outro, lá permanecendo até que outro pulso ou estímulo seja dado
na outra entrada. Por essa característica de reter um determinado estado ou nível lógico é que se
classifica como elemento de memória.
__
As duas saídas Q e Q são complementares, e o flip-flop diz-se setado se a saída Q estiver
ao nível lógico 1 e resetado se ao nível lógico 0.
Representação:
E1 Q
_
E2 Q
Tabela Verdade:
Estado Q Q
1 – setado 1 0
0 - resetado 0 1
Com relação aos flip-flops existem quatro tipos: tipo R-S, tipo D, tipo T e tipo J-K,
todos construídos a partir de portas lógicas básicas.
TIPO R-S
R-S provém do inglês Reset-Set, que significa desarma-arma ou desaciona-aciona,

nomes esses dados a entradas do próprio flip-flop, um pulso R coloca a saída, ao nível lógico 0
ou desarma ou desaciona a saída e um pulso na entrada S coloca a saída ao nível lógico 1 ou
arma ou aciona a saída.
Tabela verdade:
R S QN+1 QN+1 Estado
0 0 QN QN Mantém
0 1 1 0 Seta
1 0 0 1 Reseta
1 1 np np Erro
Onde: np = não permitido
O comportamento da saída para as condições das variáveis de entrada pode facilmente

ser entendido pela análise das próprias portas lógicas que compõem o flip-flop.
Na prática, os flip-flops apresentam uma condição adicional para a condição de R=S=1.

Como pode ser observado, teoricamente as portas apresentam na saída um nível oscilatório, ou
seja, 0 ou 1, devido a detalhes construtivos; então, para essa condição de R=S=1 o flip-flop
poderá apresentar saída setada (Q=1) ou resetada (Q=0), dependendo do fabricante.
Todo flip-flop também pode ser síncrono ou assíncrono, ou seja, com entrada controlada
por relógio (clock) ou não:
Para o caso de sincronismo teremos a seguinte tabela:
CLK R S QN+1
0 X X QN Representação: R Q
1 0 0 QN
1 0 1 1 S Q
1 1 0 0
1 1 1 Np
Uma outra maneira de se analisar a situação é através do diagrama fasorial ou temporal,

que se consiste em desenhar o gráfico de estados (status) em função do tempo:
CLK
Devido às características construtivas, as portas AND da entrada de controle do flip-flop

podem atuar ou responder ao nível ou a transição do sinal (borda) de entrada:
TIPO D
Consiste na interligação das entradas do flip-flop R-S por meio de um inversor,

formando uma entrada única, conhecida como entrada de dados (tipo D).
Constata-s assim que a informação ou dado que é colocado na entrada de dados D é a

que está disponível ou se mantém na saída (memória)
Simbologia: D Q
CLK Q
Circuito equivalente:
Tabela verdade:
D CLK QN+1
X 0 QN
0 1 0
1 1 1
Observação: Um registrador de dados nada mais é do que um conjunto de flip-flops dispostos

de tal maneira a armazenar dados, ou seja, para cada bit que se deseja armazenar utiliza-se um
flip-flop (elemento de memória).
TIPO J-K
É semelhante ao flip-flop R-S, tendo uma característica adicional, J = K = 1 implica em

_
Qn+1 = Qn. Assim, para a condição não permitida da entrada, R=S=1 ou J=K=1, a saída Q será
igual ao complemento da saída no instante anterior ou estado anterior.
Simbologia:
J Q
CLK
_
K Q
Tabela Verdade:
CLK J K QN+1 Estado
0 X X QN Mantém
1 0 0 QN Mantém
1 0 1 0 Reset
1 1 0 1 Set
1 1 1 QN Complemento
TIPO T
Este tipo de flip-flop é obtido a partir do flip-flop J-K e é um dos mais utilizados,
principalmente em contadores e circuitos de contagem seqüencial, devido a sua característica de
dividir por dois o sinal de entrada.
Neste caso, então, se mantivermos a entrada T do flip-flop ao nível 1, completa-se a

saída a cada pulso de clock. Este flip-flop também pode ser obtido a partir de um flip-flop tipo
D, neste caso, o resultado da saída fica sujeita as variações do clock.
Nível 1 J Q D Q
CLK
K Q CLK Q
Exercícios:
a) Execute a simulação dos circuitos equivalentes com as portas lógicas digitais

de cada tipo de flip-flop e compare seus valores encontrados coma tabela
verdade correspondente.
VII – CONTADORES
Os contadores são circuitos construídos a partir de flip-flops, que, para uma seqüência
de pulsos em suas entradas, geram uma seqüência específica de pulsos de saída. A principal
aplicação é de contagem, divisor de freqüência e tempo (caso do relógio digital).
Podem ser classificados em crescentes e decrescentes e, dentro dessa classificação,

como vimos no caso de biestáveis, podem ser síncronos ou assíncronos.
Contadores Crescentes
a) Síncronos:
Todos os flip-flops estão sob o mesmo comando de clock, e a saída de um é à entrada do

outro flip-flop.
Na figura anterior, o flip-flop A, por ter as entradas ao nível lógico 1, a cada pulso de
clock a saída complemento (0 à 1 ou 1 à 0), ao passo que o flip-flop seguinte depende do
pulso do flip-flop anterior para que a saída se complemente. A tabela verdade mostra o que
ocorre com as saída QA e QB a cada pulso de clock (na tabela o flip-flop é sensível a borda de
descida).
b) Assíncronos:
Neste caso cada flip-flop possui seu próprio clock, ou seja, a saída de um flip-flop é à
entrada de clock do flip-flop seguinte.
Na figura abaixo podemos verificar que como todas as entradas dos flip-flops estão ao
nível lógico 1, pelas características do flip-flop JK, a cada pulso de clock a saída se
complementa. A tabela verdade mostra o que ocorre com as saídas QA e QB a cada pulso de
clock. Pela tabela podemos ver também que o flip-flop é sensível a borda de descida. Para um
número maior de flip-flops, utilizam-se portas lógicas para se estabelecer à seqüência de

contagem (crescente ou decrescente).
c) Assíncrono com 4 flip-flops:
Imaginando inicialmente que as saídas de todos os flip-flops estejam ao nível lógico

zero, observamos a partir disso que na descida do primeiro pulso de clock, a saída QA passa do
nível lógico 0 para 1, uma vez que as entradas JÁ e KA estão ao nível lógico 1, mostrando
também que o flip-flop é sensível a borda de descida. No próximo pulso de clock, a saída QA
passa de 1 à 0. A saída do flip-flop B, QB então, do nível 0 à 1, no pulso de descida de QA.
Com o desenho elétrico digital acima, podemos analisar o que ocorre a cada pulso de
clock com cada uma das saídas. Constatamos assim, que a cada dois pulsos de clock temos um
pulso na saída QA e a cada dois pulsos de QA temos um na saída QB e assim sucessivamente,
sendo portanto cada flip-flop um divisor por dois. Na saída do primeiro flip-flop em QA, temos
um divisor por dois do pulso de clock, em QB por quatro, em QC por oito e assim por diante.
ENTRADAS SAÍDAS
N. CLOCK QD QC QB QA DECIMAL
1 0 0 0 0 0
2 0 0 0 1 1
3 0 0 1 0 2
4 0 0 1 1 3
5 0 1 0 0 4
6 0 1 0 1 5
7 0 1 1 0 6
8 0 1 1 1 7
9 1 0 0 0 8
10 1 0 0 1 9
11 1 0 1 0 10
12 1 0 1 1 11
13 1 1 0 0 12
14 1 1 0 1 13
15 1 1 1 0 14
16 1 1 1 1 15
A tabela verdade mostra, em termos numéricos, o que ocorre a cada pulso de clock com
as saídas de cada flip-flop. Pode-se observar que a cada pulso as saídas indicam, em binário.
Conclui-se daí que os contadores geram uma contagem de pulsos na saída de uma
seqüência de pulsos de entradas. Também podemos observar que a contagem máxima que se
pode obter é em função do número de flip-flops, ou seja:
C = 2número de flip-flop è no exemplo: C = 24 = 16
Os dizeres LSB e MSB, significam os bits menos significativos e mais significativos, a

fim de que possamos determinar uma contagem correta.
Contadores Decrescentes
a) Assíncronos:
Os contadores assíncronos destacam-se pela característica de ter a saída Q

complementar ligada ao clock do flip-flop seguinte. As entradas adicionais de “Preset” colocam
as saídas Q ao nível lógico 1, quando de um pulso nelas aplicado.
Por ser um contador decrescente, inicia-se com todas as saídas ao nível lógico 1, a partir
do qual a tabela verdade mostra o que ocorre a cada pulso de clock.
Pode-se ainda estabelecer um número de contagens que se desejar. A partir de uma

lógica combinacional, pode-se fazer o contador retornar ao seu início, isto é, saídas todas em 1,
pela ação de um pulso na entrada “Preset”.
b) Síncronos:
__
Nos contadores síncronos, são combinadas as saídas Q por meio de portas lógicas e
interligadas às entradas J e K. As entradas de clock estão sob o mesmo comando.
A tabela verdade mostra que a cada pulso de clock, as saídas se comportam da mesma
forma que o contador assíncrono.
A função das portas lógicas nas entradas J e K dos flip-flops poderá também estabelecer
uma seqüência diferente da normal; em resumo, pode-se exercer um controle sobre as entradas
e, conseqüentemente, sobre as saídas ou contagem, o que é fato também nos contadores

crescentes.
c) Contador Crescente/Decrescente:
Um mesmo circuito pode efetuar ambas as contagens, crescente ou decrescente,

dependendo de uma lógica que ora conecta a saída Q, ora Q complementar, junto à entrada de
clock ou J e K, respectivamente, se o controlador for assíncrono ou síncrono.
Coma entrada de modo ao nível lógico 1, habilateremos o contador a contagens

crescentes, ou seja, são liberadas as saídas Q, por meio das portas lógicas, à entrada do clock do
flip-flop seguinte. Com a entrada ao nível lógico 0, são liberadas as saídas Q complementares.
3) Exercício: Fazer a tabela verdade para o circuito misto anterior de modo que ora ele atue
como contador crescente e ora como contador decrescente.
VIII – MEMÓRIAS
Os microprocessadores usam dispositivos semicondutores para armazenar programas e
dados. Os mais utilizados são:
· RAM (Random Acess Memory): memória de acesso aleatório

· ROM (Read Only Memory): memória somente de leitura
Para expandir o espaço de armazenamento de dados, os sistemas microprocessados usam

algum dispositivo de armazenamento de massa, tais como:
· Discos flexíveis
· Discos rígidos
· Fitas magnéticas
· CD-Rom’s
· Etc
Existem 2 tipos de memórias:
1. Memória de Massa
2. Memória Semicondutora
Memória de Massa
São memórias utilizadas para armazenagem de grandes quantidades de informações,

ficam externamente a CPU e normalmente requerem dispositivo periférico de interfaceamento.
Exemplos: Disco Rígido (Winchester - HD), Fita Magnética, Disco Óptico (CD-ROM),
Disco Magnético (disquetes) e etc.
SETOR
TRILHA
O termo formatar um disquete ou HD consiste em criar trilhas e setores no mesmo.
Memória Semicondutora
São memórias utilizadas para armazenagem de pequenas quantidades de informações,

não necessitam de interface com a CPU, velocidade elevada em relação à memória de massa
(para acesso) e trabalham em blocos para armazenamento de dados.
Os tipos de memórias semicondutoras são:
a) ROM
b) PROM
c) EPRO
d) EEPROM ou E2PROM
e) RAM, sendo esta subdividida em: Estática e Dinâmica
a) ROM (Ready Only Memory): memória somente de leitura, ou seja, não conseguimos
gravar nada nesta memória. Possui as seguintes características: mascarada de fábrica, não
volátil e não apagável.
Apresenta como estrutura interna uma matriz de diodos:
Exemplo: cartucho de vídeo game
Obs.: Não volátil: não ocorre a perda de dados na ausência de alimentação elétrica.
b) PROM (ROM Programável): programável pelo usuário somente uma vez, não volátil e
não apagável.
Apresenta como estrutura interna uma matriz de fusível: semelhante a matriz da ROM
porém os diodos foram substituídos por fusíveis.
c) EPROM (PROM Apagável): programada por pulsos elétricos, apagável por luz
ultravioleta, não se apaga parte da memória, elevada capacidade de armazenamento em
relação à ROM e PROM e não volátil.
Obs.: Quando se deixa esta memória sem a proteção (janela de vidro) em luz ambiente, depois
de um certo tempo perdemos parte dos dados gravados.
d) E2PROM: apagável e programável por pulsos elétricos, não volátil, para se apagar
necessitamos selecionar a posição da memória, baixa velocidade do ciclo de erase e save,
para se gravar novamente tem de apagar o que estava gravado anteriormente.
e) RAM (RANDOM ACESS MEMORY): memória de acesso aleatório e é volátil.

É formada por 2 tipos:
· Estática: seu elemento de memória é Flip-Flop (devido a isto não existe o termo “apagar” a
memória), fácil acesso, estrutura matricial transparente, devido ao grande número de flip-
flop’s a possui uma placa grande e baixa densidade de armazenamento.
· Dinâmica: seu elemento de memória é capacitor associado a um transistor MOSFET, difícil

acesso, estrutura matricial não transparente (tem de se especificar a linha e a coluna -
endereço) para acesso e/ou apagar, alta densidade de armazenamento, devido à presença do
capacitor necessita de um circuito de REFRESH que deve ser atuado no intervalo de
2 a 8 ms.
Linha
Coluna MOS-FET
CAPACITOR
AMPLIFICADOR SENSITIVO
Exercícios:
a) Quais são as finalidades das memórias?;
b) Quais são os tipos de memórias? Fale sobre suas características principais;
c) Quais são os tipos de memórias semicondutoras?
d) Descreva de maneira detalhada as memórias ROM e RAM.
IX - MICROPROCESSADORES
INTRODUÇÃO
A velocidade com que acontece a evolução da Informática poderia levar a crer que a tarefa do
professor de uma disciplina como a de Microprocessadores seria a de atualizar continuamente o material
apresentado aos alunos, para que estes ficassem a par das constantes inovações tecnológicas.
Esta idéia não resiste porém a uma análise mais profunda se é este o tipo de conhecimento dado
aos alunos que estão no meio do seu curso então dificilmente ele lhes será útil quando se formarem,
depois de alguns anos. Os conceitos fundamentais que norteiam o funcionamento dos
microprocessadores são, sob este aspecto, mais importantes do que os últimos lançamentos da indústria,
porque não mudam e serão úteis sempre. Por esta razão, o material aqui contido procura valorizar,
sobretudo, os conceitos independentes da inovação tecnológica. Da mesma forma, justifica-se a ementa a
ser trabalhada durante o curso, pois esta apresenta a simplicidade necessária para o devido aprendizado
do estudante.
A finalidade é fazer com que os alunos ao concluírem a disciplina, possam ser capazes de
entender o funcionamento de microprocessadores.
Este conteúdo a ser apresentado deve ser entendido como um guia para aqueles que pretendem
se aprofundar em livros específicos sobre um ou outro processador ou que irá cursar uma especialização
nessa direção. A densidade da exposição de cada assunto está num formato apropriado para o curso de
graduação. À medida que se avançam os tópicos, o aluno se aproxima de ter capacidades básicas para
trabalhar em um projeto profissional.
Existem três elementos fundamentais em um microprocessador, cada um executando uma tarefa
especial. Estes elementos são:
1. A Unidade Central de Processamento (CPU)
2. A Memória
3. Os Dispositivos ou Portas de Entradas e Saídas (I/O)
BARRAMENTO DE ENDEREÇO
MEMÓRIA
CPU
I/O
BARRAMENTO DE DADOS
BARRAMENTO DE CONTROLE
A Unidade Central de Processamento (CPU)

O coração de um microprocessador é a CPU. Ela executa o processamento numérico, as
operações lógicas e as funções de temporização.
As operações da CPU são controladas por um conjunto de instruções que, quando organizadas
em uma seqüência lógica, formam o chamado programa.
Os programas e os dados a serem manipulados são armazenados na memória.
A CPU é alimentada com dados e sinais de controle, executa uma instrução por vez e produz
como saída dados e sinais de controle.
Internamente, uma CPU é formada por 3 unidades fundamentais:
1. Os Registradores
2. A unidade Lógica e Aritmética (ULA)
3. O Circuito de Controle
Os registradores armazenam informações temporárias tais como: endereços de memória, códigos

de estado e outras informações úteis durante a execução do programa.
Todas as CPU's possuem a Unidade Lógica Aritmética. A ULA contém um somador que
executa operações aritméticas binárias sobre os dados obtidos da memória dos registradores ou de
entradas.
O Circuito de Controle coordena todas as atividades do microprocessador. Através de pulsos
externos de temporização chamados "clocks", o circuito de controle gera as seqüências apropriadas de
eventos necessários à execução das tarefas de processamentos.
Ao decodificar os bits de uma instrução o circuito produz sinais internos e externos de controle
do processamento.
Memória
Os microprocessadores usam dispositivos semicondutores para armazenar programas e dados.
Os mais utilizados são:
• RAM (Random Acess Mernory): memória de acesso aleatório

• ROM (Read Only Memory): memória somente de leitura
Para expandir o espaço de armazenamento de dados, os sistemas microprocessados usam algum

dispositivo de armazenamento de massa, tais como:
• Discos flexíveis;
• Discos rígidos;
• Fitas magnéticas;
• CD´s / DVD´s;
• etc
Devido ao seu grau de importância estaremos estudando em detalhes este assunto mais á frente.
Dispositivos de Entrada e Saída (E/S ou I/0)

Os dispositivos I/O, também conhecidos por periféricos, são os meios pelos quais a CPU se
comunica com o mundo exterior.
Em um sistema típico, as portas ou canais de entrada são conectados ao teclado, e as portas ou
canais de saída são interligados ao vídeo, unidade de disco, impressora, etc.
Vias de Dados, Endereços e Controle

A conexão entre CPU, memória e dispositivos I/0 é realizada por um conjunto de fios ou linhas
paralelas, chamadas de via ou barramento. Como vimos temos 3 vias diferentes:
• Via de Dados;
• Via de Endereço; e
• Via de Controle
Os dados trafegam a CPU, memória e I/0 através de via de dados. Estes dados poderão ser
instruções para CPU ou informações da CPU para portas I/0 e vice-versa.
A via de endereço é utilizada pela CPU para selecionar uma célula de memória ou um
dispositivo 1/0 através de um código binário.
A via de controle conduz os sinais de controle para a memória e para os dispositivos I/0,
especificando as direções dos dados em relação a CPU, o momento exato da transferência, o tipo de
operação, etc.
MEMÓRIAS
Existem 2 tipos de memórias:
São memórias utilizadas para armazenagem de grandes quantidades de informações, ficam

externamente a CPU e normalmente requerem dispositivo periférico de interfaceamento.
Exemplos: Disco Rígido (Winchester - HD), Fita Magnética, Disco Óptico (CD-ROM), Disco
Magnético (disquetes) e etc.
São memórias utilizadas para armazenagem de pequenas quantidades de informações, não

necessitam de interface com a CPU, velocidade elevada em relação à memória de massa (para acesso) e
trabalham em blocos para armazenamento de dados.
Os tipos de memórias semicondutoras são:
a) ROM;
b) PROM;
c) EPROM;
d) EEPROM;
e) RAM (SRAM e DRAM)
As memórias DRAM possuem o adjetivo dinâmica devido ao fato de que seu conteúdo muda
com o tempo durante a operação de espera (armazenamento). Isto faz com que o projeto de memória
dinâmica seja mais complicado, mas chips modernos normalmente ocultam a complexidade do usuário.
A principal desvantagem das DRAM´s é o fato de que elas não são tão rápidas quando as SRAM´s. A
principal vantagem está no baixo custo por bit, tornando-as economicamente atrativas.
Com base na situação descrita anteriormente (custo x velocidade) a solução para esse problema
foi à introdução de um pequeno arranjo de memória local, chamado de memória cache. Que utiliza a
memória rápida SRAM. Para manter o custo do sistema razoável, o tamanho do cache é mantido
relativamente baixo em relação à memória principal (DRAM). Memórias cache são utilizadas como um
local de armazenamento temporário que pode ser utilizado pela CPU como se fosse a memória do
sistema.
CONTROL
PRINCIPAL
E
CACHE
DADOS DADOS
CPU
SRAM´s
DRAM´s
ENDEREÇ
O
A última característica importante deste tipo de memória tem haver com seu tipo de construção
modular, para as DRAM´s. Tal tipo de construção facilita aumentos futuros. Estes módulos são
chamados SIMMs (Single In-Line Memory Modules) ou as DIMMs (Dual In-Line Memory Modules),
dependendo de seus projetos.
PROGRAMAÇÃO
Nosso objetivo será dar uma pequena noção de programação em microprocessadores através da
linguagem ASSEMBLER (ou ASSEMBLY). Afim de que possamos entender como funcionam os
pulsos elétricos internos em um microprocessador e como o mesmo processa as informações, vamos
estudar o SAP (Simple As Possible) que é um microprocessador didático.
O Microprocessador SAP-1
O SAP-1 é um microprocessador que possui 8 bits para dados e 4 bits para endereçamento.
Pelo diagrama de bloco podemos verificar os 12 sinais de controle e sua designação são:
• L = LOAD: carrega o registrador;

• E = ENABLE: habilita saída do registrador;
• Su = determina o tipo de operação da ULA (1 = subtração e O = adição);

• Cp = prepara o contador de programa para contar, nas transições positivas do clock, para que o mesmo
possa ler a próxima instrução.
• CE = Chip Enable; responsável pela liberação da informação pela memória RAM.
Definição dos Blocos do SAP-1
• PC = contador de programa. Aponta o endereço da próxima instrução a ser executada.
• REM = registrador de endereços da memória. Armazena temporariamente o endereço da instrução a ser

executada.
• RAM = área de memória onde estará o programa executável. Não faz parte do conjunto, ou seja, fica
fora do microprocessador.
• RI = registrador de instrução. Armazena o código da instrução a ser executada.
• C/S = controlador / sequencializador. Responsável pela temporização e geração das linhas de controle
do microprocessador.
• Acumulador (A) = registrador
• Somador/Subtrator = responsável pelas operações aritméticas
• Registrado B = registrador
• Registrado de Saída = registra temporariamente os dados de saída
• Display = indicação visual, não faz parte do conjunto.
Possui o seguinte diagrama de blocos:
B 8
Cp A La
PC 4 A
R
Ep R Ea
A 8
M 8
E
8 Su
Lm 4 N
REM T +/-
O Eu
4
P 8
R
CE RAM 8 I 8 B Lb
N
C
I
8 P
Li A 8
RI RS Lo
L
Ei
4 8
4 8
B
I
C/S T DSP
12
A execução de uma instrução é dividida em 2 etapas (ciclos):
· Ciclo de Busca: consiste na leitura do código da instrução armazenada na RAM e

armazenamento deste código no RI; e
· Ciclo de Execução: consiste na execução da instrução armazenada no RI.
O tempo do ciclo de busca e execução é equivalente a 3 períodos de clock no SAP-1 Portanto, o

ciclo de instrução tem 6 períodos. No SAP-1 o clock é sensível à borda de descida e o microprocessador
é sempre resetado no início do processamento, iniciando sempre do endereço 0000 da memória.
ANÁLISE DO DIAGRAMA TEMPORAL (FASORIAL)
A fim de facilitar nossa compreensão iremos estudar o diagrama fasorial para instrução LDA
(Load Registrador A - carregar registrador A com conteúdo da memória no endereço determinado)
T1) Habilita Ep Contador de Programa (PC) coloca seu conteúdo no barramento Habilita Lm que
está no barramento vai para REM na descida do clock
Portanto em T1 temos Ep = 1 e Lm = 0
T2) Habilita Cp na descida do clock o PC irá apontar para o endereço 0000 + 1, ou seja, incrementa de
uma unidade binária o PC.
Portanto em T2 Cp = 1
T3) Habilita CE e Li ao final de T3 temos RI com a instrução que a RAM liberou no barramento (fim
do eido de busca)
Logo em T3 CE = 0 e Li = 0
Obs Os tempos T1, T2 e T3 são idênticos para todas as operações da SAP-1 pois consiste no ciclo de
busca da instrução.
T4) Habilita Ei e Lm endereça a memória e o C/S recebe a instrução a ser executada gerando os sinais
de controle necessários
Obs Em um dado de 8 bits temos XXXXYYYY onde X = instrução e Y = endereço
T5) Habilita CE e La na descida do clock o conteúdo da RAM vai para A
T6) NOP = nenhuma operação a executar, ou seja, todos os sinais de controle recebem pulsos que os
desabilitem.
Obs Vale lembrar da eletrônica digital que 1 =ativo e 0 = desativo mas se tivermos a indicação de sinal
barrado o raciocínio é oposto.
TIPOS DE INSTRUÇÕES DO SAP-1
· Instrução LDA YYYY = esta instrução carrega o registrador A. com o conteúdo da RAM do
endereço (em hexadecimal) indicado.
A ç M yyyy
Código binário: 0000 YYYY
· Instrução ADD YYYY = soma ao registrador A o conteúdo da RAM do endereço indicado.
A ç A + Myyyy
· Instrução SUB YYYY = subtrai do registrador A o conteúdo da RAM do endereço indicado.
A ç A - Myyyy
· Instrução OUT = coloca o conteúdo do registrador A no registrador de saída (RS) e

conseqüentemente o resultado aparecerá no display
RS ç A
Código binário: 1110 XXXX (não interesse o endereçamento)
· Instrução HLT = finaliza a execução de um programa.
Código binário: 1111 XXXX (não interesse o endereçamento) Exercícios
Exercício 1: Descreva os tempos de instrução (T1 a T6) e monte a tabela da RAM para um programa
com as seguintes instruções LDA CH, ADD 7H, SUB AH, OUT HLT Sabendo-se que os endereços
possuem os seguintes dados: CH = 0100 0010(2), 7H = 0100 0000(2) e AH -- 0001 0010(2).
Exercício 2: Sabendo-se que os endereços AH, 8H e CH contém 70, 48 e 08 respectivamente. Descrever

os tempos das instruções abaixo e qual será o valor do display.
LDA AH
SUB8H
ADD CH
OUT
HLT
Exercício 3: O manual de programação de microprocessador diz que são necessários 13 estados para
buscar e executar a instrução LDA. Se o relógio do sistema (clock) tiver uma freqüência de 25 MHz
quanto tempo levará um ciclo de instrução?
Exercício 4: Sabemos que no SAP-1 a instrução ADD gasta 6 tempos para completar o ciclo de
instrução. Supondo que o SAP-1 tenha um cristal interno de 4,5 MHz, quanto tempo ele gasta para
executar ADD?
Exercício 5: Fazer um programa para que o SAP-1 execute a seguinte operação decimal:
5 + 4 - 6 e dizer qual o tempo necessário para realização de tal tarefa. Dado: f = 3,0 MHz e usar os
endereços DH, EH e FH para os dados, respectivamente.
Exercício 6: Fazer um programa para que o SAP-1 execute a seguinte operação decimal 5+4+3-6-2e
dizer qual o tempo necessário para realização de tal tarefa. Dado: f = 4,0 MHz e usar os endereços DH,
EH e FH para os dados, respectivamente. Construa a tabela RAM do programa em binário.
Exercício 7: Em uma tabela RAM temos na primeira linha a seguinte instrução LDA 6H e na linha 6H
temos 70 como conteúdo. Qual será o conteúdo da REM em T4 para a instrução SUB AH se esta
instrução estiver na linha 3 da tabela RAM?
Exercício 8: Fale sobre as memórias semicondutoras ROM e RAM.
Exercício 9: De quantas unidades podemos dizer que são constituídos um microprocessador? Com base
nesta informação quais são os blocos da SAP-1 que não pertencem a CPU?
Exercício 10: Cite quais são os blocos do SAP-1 que trabalham exclusivamente com os barramentos de
endereço e controle.
BIBLIOGRAFIA
Tocci, R. Sistemas Digitais – Princípios e Aplicações. Rio de Janeiro: Prentice Hall, 1994.
Malvino, A. Microcomputadores e Microprocessadores. São Paulo: McGraw-Hill do Brasil,

1985.
Lourenço, Antonio Carlos et alli. Circuitos Digitais. São Paulo: Érica, 1996.
Araújo, Celso de; Chui, William Soler. Praticando Eletrônica Digital. São Paulo: Érica,
1997.
Uyemura, John P. Sistemas Digitais: uma abordagem integrada. São Paulo: Thomson
Pioneira, 2002.
Monteiro, Mário Antonio. Introdução à Organização de Computadores. Rio de Janeiro:

LTC, 2000.
Murdocca, Miles J ; Heuring, Vicent P – Introdução à Arquitetura de Computadores. São

Paulo: Editora Campus.
Machado, Francis B ; Maia Luiz Paulo - Arquitetura de Sistemas Operacionais. São Paulo:
LTC.
Malvino, A Microcomputadores e Microprocessadores São Paulo: McGraw-Hill do Brasil,

1985.
!
" # $% &'('''
) $ $&%* +, ,
--- . /
0 1 20 3 0 1 45
(
* 3 0 8 '9'$9 ''%
(6 51 7
( : 3 0 *9'*9 '',
'
!
" # $% &'('''
) $ $&%* +, ,
--- . /
$
..................................................................................................... 9
........................................................................................................... 11
.................................................................................. 11
**
*
................................................................................................ 12
.................................................................................................. 14
................................................................................................ 14
! ................................................................................................. 16
" ! *%
# $ % ......................................................................................... 19
# " ! $ % *
# " $ %
................................................................................................................................ 24
# & ................................................................................................................................. 24
# ' ............................................................................................................................ 25
## ( ! ........................................................................................................ 26
## ) '*+ ,'+-. & %
## ) ( ,/' . ,
### ) +0 ,+ . $'
##1 ) '*+2( ,'/' . $*
##3 ) '*+2+0 ,'+ . $
##4 ) +02(5"60 & + ,5+ . $&
##7 ) '*+2+02(5"60 & + 8 $
#1 9 ......................................................................................... 36
#1 $+
#1 (% : $,
#1# ) ; '*+2( ,'/' . &'
#3 < = $ ................................................................................................................... 42
#3 & &
#3 ( = $ &
#3# < = $ 8 ! &$
#31 < = $ : ! &+
#3 " .................................................................................................................................. 47
! " # ................................................................................................... 49
1 ) -6 , 2- 6 . -6 , 2 6 . .......................... 50
&
1 + $ '
1 0 -6
1 # < $ $ $
1 ) --6 .............................................................................................................................. 54
1 / --6 %
1 " --6 +&
1# ) "<+ .......................................................................................................................... 68
1# / +
1# / "<+ > %*
1## " "<+ %
1#1 /) 2 1?1@ %
11 & --6 "<+ ................................................................... 75
11 / --6 % "<+ %+
11 "<+ % --6 %%
$ % # # .......................................................................................................... 78
3 9 .......................................................... 79
3 ! > %
3 & ,'
3 # : ,'
3 1 A ; ,+
3 3 $ ,%
& ' ( ) * ..................................................................................................... 89
4 " B ............................................................................................... 89
4 $ ,
4 C" *
4 # " $
4 < % B % ...................................................................................... 95
4 % (<05
4 < % <05
4 # < % % %
+ % , ......................................................................................................................... 99
7 < ,$ . , . ................................................ 99
7 D *'
7 B ................................................................................................................. 104
7#" ...................................................................................................... 105
710 E ........................................................................................................ 107
- % ./ 0 ! (1* (2 ................................................................................................... 109
@ ) 2) ............................................................................................................................ 109
@ ) 2) F 2 ............................................................................. 113
@# + 2 G= < 2( ............................................................................................... 116
@1 + 2 ..................................................................................................................... 119
@3 + 2 - ..................................................................................................................... 120
@4 - 2 H ....................................................................................................... 122
@7 ) 2 H " ................................................................................................ 123
3 % ....................................................................................................................................... 125
I " ............................................................................................................... 126
I " $ .......................................................... 128
I# " 0 B J ,9 . ........................................................... 131
I1 " ............................................................................................................. 131
4 5 ....................................................................................................... 134
? - .............................................................................. 136
. & +2 2 B 2 > ....................................................................................................... 136
. 9& + 2 9 2 B 2 ..................................................................................................... 136
. &9+ 2 2& B9 2 ..................................................................................................... 137
. 9&9+ 2 9 2 B9 2 ................................................................................................. 137
% # 67 7 6 # .................................................................... 139
& .............................................................................................................................. 139
A ; ........................................................................................................................ 140
#- % / .......................................................................................................... 141
16 .......................................................................................................................... 141
................................................................................................................... 142
/ ............................................................................................................................. 144
' # ....................................................................................................................................... 147
& .............................................................................................................................. 147
< ! ...................................................................................................................... 147
< ! K .................................................................................................. 147
< ! ! ..................................................................................................... 148
#< ! .............................................................................................................. 148
1( .................................................................................................... 149
(% > ....................................................................................................................................... 150
+ > ................................................................................................................................... 150
** 8 9 :8 ...................................................................................................... 151
# C ............................................................................................................................. 151
# C ....................................................................................................................................... 151
+
##6 $ ....................................................................................................................................... 152

$ ; < ...................................................................................................................................... 154
CADERNO DE EXPERIÊNCIAS ..................................................................................................... 161
................................................................................................................. 162
1.1.1 + L > ................................................................................................................. 162
1.1.2 8 > .............................................................................................................. 162
1.1.3 < ' ! > ................................................................................................ 162
1.1.4 & > ............................................................................................................... 162
1.1.5 ........................................................................................................................................ 163
1.1.6 A ! > ........................................................................................................... 163
1.1.7 (% > ................................................................................................................ 163
1.1.8 (% >............................................................................................... 165
/ ! ............................................................................................................ 166
2.1.1 ........................................................................................................................................ 166
2.1.2 + L > ................................................................................................................. 166
2.1.3 8 > .............................................................................................................. 166
2.1.4 < ' ! > ................................................................................................ 166
2.1.5 & > ............................................................................................................... 166
2.1.6 ........................................................................................................................................ 167
2.1.7 A ! > ........................................................................................................... 167
2.1.8 (% > .................................................................................................. 167
2.1.9 (% > ................................................................................................................ 168
2.1.10 (% 9 > .......................................................................................... 169
# # / ! 8 ............................................................................................................. 171
3.1.1 + L > ................................................................................................................. 171
3.1.2 8 > .............................................................................................................. 171
3.1.3 < ' ! > ................................................................................................ 171
3.1.4 ........................................................................................................................................ 171
3.1.5 & > ............................................................................................................... 171
3.1.6 A ! > ........................................................................................................... 172
3.1.7 (% > ................................................................................................................ 172
3.1.8 ........................................................................................................................................ 173
3.1.9 (% >............................................................................................... 173
1 1 / ! : ........................................................................................................ 174
4.1.1 ........................................................................................................................................ 174
4.1.2 + L > ................................................................................................................. 174
4.1.3 8 > .............................................................................................................. 174
4.1.4 < ' ! > ................................................................................................ 174
4.1.5 ........................................................................................................................................ 174
4.1.6 & > ............................................................................................................... 174
4.1.7 ........................................................................................................................................ 175
4.1.8 A ! > ........................................................................................................... 175
4.1.9 (% > ................................................................................................................ 175
3 3 / ! .......................................................................................................... 179
5.1.1 + L > ................................................................................................................. 179
5.1.2 8 > .............................................................................................................. 179
5.1.3 ........................................................................................................................................ 179
5.1.4 < ' ! > ................................................................................................ 179
5.1.5 ........................................................................................................................................ 179
5.1.6 & > ............................................................................................................... 179
5.1.7 A ! > ........................................................................................................... 180
%
5.1.8 (% > ................................................................................................................ 180

5.1.9 (% 9 > .............................................................................................. 180
4 4 / ! ............................................................................................................. 182
6.1.1 ........................................................................................................................................ 182
6.1.2 + L > ................................................................................................................. 182
6.1.3 8 > .............................................................................................................. 182
6.1.4 < ! > ................................................................................................. 182
6.1.5 & > ............................................................................................................... 182
6.1.6 (% > ................................................................................................................ 183
6.1.7 (% 9 > ................................................................................................ 183
7 7 / ! ............................................................................................................. 184
7.1.1 ........................................................................................................................................ 184
7.1.2 + L > ................................................................................................................. 184
7.1.3 8 > .............................................................................................................. 184
7.1.4 < ' ! > ................................................................................................ 184
7.1.5 ........................................................................................................................................ 184
7.1.6 & > ............................................................................................................... 184
7.1.7 A ! > ........................................................................................................... 185
7.1.8 (% > ................................................................................................................ 185
@ @ / ! ............................................................................................................. 187
8.1.1 + L > ................................................................................................................. 187
8.1.2 8 > .............................................................................................................. 187
8.1.3 < ' ! > ................................................................................................ 187
8.1.4 & > ............................................................................................................... 187
8.1.5 A ! > ........................................................................................................... 188
8.1.6 (% > ................................................................................................................ 188
8.1.7 ........................................................................................................................................ 188
8.1.8 (% 9 > .............................................................................................. 188
I I / ! ........................................................................................................... 189
9.1.1 + L > ................................................................................................................. 189
9.1.2 8 > .............................................................................................................. 189
9.1.3 < ' ! > ................................................................................................ 189
9.1.4 & > ............................................................................................................... 189
9.1.5 (% > ................................................................................................................ 190
? ? / ! ; .......................................................................................................... 191
10.1.1 ...................................................................................................................................... 191
10.1.2 + L > ............................................................................................................. 191
10.1.3 8 >.......................................................................................................... 191
10.1.4 < ' ! > ........................................................................................... 191
10.1.5 & > .......................................................................................................... 191
10.1.6 (% >............................................................................................................ 193
11 / ! ; ......................................................................................................... 194
11.1.1 + L > ............................................................................................................. 194
11.1.2 8 >.......................................................................................................... 194
11.1.3 < ' ! > ........................................................................................... 194
11.1.4 & > .......................................................................................................... 194
12 ..................................................................................................................................................... 195
12.1.1 (% ............................................................................................................. 195
13 / ! ; ......................................................................................................... 196
13.1.1 + L > ............................................................................................................. 196
13.1.2 8 >.......................................................................................................... 196
,
13.1.3 < ' ! > ........................................................................................... 196

13.1.4 & > .......................................................................................................... 196
13.1.5 (% >............................................................................................................ 197
14 # / ! ; ......................................................................................................... 198
14.1.1 + L > ............................................................................................................. 198
14.1.2 8 >.......................................................................................................... 198
14.1.3 < ' ! > ........................................................................................... 198
14.1.4 & > .......................................................................................................... 198
14.1.5 (% >............................................................................................................ 199
0 $ ?? F
,9 E $ 8.
9 ;
,9 E $ 8.
( !
! = (% -
,JJJ % . ( = M:
$ M E %
; !
- %
; ! M ;
- N : E $ % 8 ! M
$ M :
$ :
( $ : ;
N % ! (
% M :
E
/ E ; >/
O P O P / !
/ 8 E /
: --6M "<+ %
/ /
% /
*'
E M / ;
:Q /
;
**
+ ! !
E M M % " M
E : : M L! >
• ( / R
• (
+ N E M
N :
! "
9 ! E >A
K ; : 2 S
' $ L :
/ M ; E M
: E : E S
9 M : M
: E /'/6TU&"+ : E &U&-/6 9 % >
5 (
- : M : L
L O $ P % M !
: : $
*
/ : E M
L ! M : M !
M ; M
M: #$ ! " M ! !
= " # "
$ % M :
G!
% M : % N
/ % M :
: : : : ! M
M : : ! !
" M ; :
E " : E
; : : E :
9 % M: L V K M
M 8 ! $ E :
!% + 2 :
M : E $ K " M :
M !
: M M M ?
3? 9 : E #M@
M / :
! M :
9 % M ; " H : 8
M E
; M E
/ ; :
% & !
*$
" % M: : :
M : M $
! G! M: M
! $ : $ L
% :
9 M E
$ ! M: ;
N " M
! M !
E
L 9 :
L L 9
ME 9 L : M
L !2 D M:
/ M $ , . :
, . ( M : E M
; :
+
% E
E
$ % ' %
E % ; !
*&
% '! # ! # ( ! !
- M : N M
! : N M
$ : E : ( E
! : : :
E M M !2
! M $ % ( ;
M
W : : ; !
: : M M ; : L
!
% '! # # #
/ : ; M E ! 8
: S9 ME :
0 ME E
: N
N 9 M % M N 1#M :
N 1 % ?M L M 1?M V : N #
?
#% ? ( E ! : :
M E
% >
'X C Y Y # C# Y C Y C Y ? C?M 2 C2 Y 2
2
Y Y 2
2
+ >
'X N CR
*
X R
CX ; R
9 % M N #134 E >
'X # C# Y C Y C Y ? C?
#134 X ?# Y 3 ? Y@ ? Y7 ??
?# ? ? ??
# 1 3 4
- & N
" M
M : E ! :
N : N -
: : E
M / E : :
E M % M E
ME ; M: >
)* *%*+*,*-*.*/*0 1
9 M E 2
( E
9 % M * E : >
)* *%*+*,*-*. /
*+
+ N ME
!2
' % E
; M ! $ %
%% '! # # 3 4
" M E ?
: + ! ; M O?P O P
M : E 0
! E : : : :
: : M N ! ?? ? >
1 # ?
?? ? X Y? Y? Y Y?
?? ? X 4 Y ? Y ? Y Y?X @
+ : N ; !
: M ,6 C Z 6 C .
,< C Z < C . ( E
M
L
1 # ?
? ? ?
< C 6 C
- ! N @
M N ! '
#
N L M > X@ L
L : M :
! 2 / E % M
*%
: : ! N : : ! M
E : / ! E
: ; ' M N !
M : $
M % M M $ 9
; ;
M: ; ! M
, . $ % , 4. ; :
$ %
M V ; :
$
% <
N ! : : M % !2 M 2
N : M ' ! N
V : 0 V : 8
V 8 / !
8 N
(% > ? , ! .X [ %5 Y ? [ %6 Y [% Y [ %) X , .
/ M N M 82 ! M
E E ' 2 :
N M E
; ( N
M M ; E
9 % M
: N #M743 ! ; >
*,
) " ! 2 E
" M ; : N #, ?. E ? , . + M
M ; : > 7 8# %+ 3 ! )9 8# ) 3 ! ! / M
E !
) " ! 2 E
" M $
:( ; #< & : N ! E ! :
N ! $ % M
*
; : L ! N 9
% M #, ?.M ! > , . / : E
N 1, ?. M : O 2
P !2 ; : N 1, ?. L 8 > ??, .
" V N ! M
: >A
; : L " M
M !:
% +'! # # = > #
/ $ % N
! & : ;
9 E I, ?.M
! M N
! > ?? , . : \
: : M !
M % 0
: N
! / 4, $ % .M
: ! $ % !
" N $ % ; E 4
L M % M X 4 X 4 L &
% >
C ! ] %
? ???? ?
???
'
?? ?
# ?? #
1 ? ?? 1
3 ? ? 3
4 ? ? 4
7 ? 7
@ ??? @
I ?? I
? ? ? /
? C
?? "
# ?
1 ? (
3 )
- # - 2 2$ %
" M $ % ; :
N E ;
) ; : L : L >
)* *%*+*,*-*.*/*0*1* *?* * * *@
" : : E M $ % :
E % 9
% M 8 > ?M M M #M 1M 3M 4M 7M
@M IM /M CM "M M (M )M ?M
*
% < :)
0 $ % E !
! 2 ME $ % !
: ! $ %
9 ; ! $ % M
: : M E $ M ;
: $ % "
: L $ : E
; ! E $ : 9 % M
N #?, ?. X ?, . $ % >
) # " ! Z$ %
" M : E ! ; N
! $ % 9 :
! M E ! ' 1M :
N #?, ?. X ?, . X (, 4.
9 : ; $ % ! E %
1 + L M ; : $ % L
!
) 1 " $ % 2 !
/ ! $ % E !
$
% :)
/ $ % E E
M : $ %
>) ; $ % ! !
E : E / ! M:
; $ % M E M
E
- % N $ % #", 4. N
>
(: E >
#" X # % 4 Y " % 4? X # % 4 Y % X 4?, ?.
" $ % ! ! >
#" X #,?? . ", ??. X ?? ?? X ??
3 1 # ?
?? X % Y % Y % Y % Y?% Y?% X # Y 4 Y @ Y 1 X 4?, ?.
" M E :
E ; /
$ % N M M N 4?, ?. !2
$ %
$
) 3 " 2$ %
" : 4M ? ! W
: :
: ' % M
! M ! C :
&
+ 3 ?
+ L E $
^ C M $ ! 8 : M @31M
% ! - 2 M
M ; ! M $
6 9
( E
/ ! C
! M E :
; M $ :
/ ! C ( M
M M: C E
: : : % M M
: $ / M
: M $ M
M +
L M
" M C M ; >;
M ) M / ) $ M / C % ,]& 6+. 6
' % :
: $ M
L M 8 M :
! C
- : ; ! ! C
M $ 6( M :
! :
+% A( ! " !
" M :
8 " M E ! K
' ! M :
% M :
N ! / $ ]& , ]&U] / .
+ 8
M N ! ;
6+ , 6+_ % . +; 6+ ! M 8
M ]&
' : M M
: E 3 ( M ]& !
3 ' F E M V
M # 9 M
]& ! /
: ; "<+ :
# 3 ' M ]& !
: : # 3 M / M
; % 1M M M@ M M3
#M#
' M E 8
; ME : M : ; E
8 ' : E L
M 9 % M
O PE 2 O?P Y / M:
; : , . % 8
,?.M M % E
% ;
8 M M
+
M M L
: : % M :
! 9 M M N ! O?P
M M 6+ N ! O P M M ]&
$
++ # ! " ! 34! !
' % : M % M
M O P ( M M
! M : !
M 2 : % M :
N M L M : : ! M
> X/YC
9 : ! ! : / C
( M ; : ! / C : E
/ C 9 % : M :
!
W : : N
% M ; 9"H
: M : % M
; E : !: $ 8 & E
! %
( M M
: +
,. ,.E % ,.
( M : !
O P: " M :
$ M
M : ;
:
%
9 M
!2 ! C M !
! # >?@ A>@BC
( E ! : M
E '+-M E E
M L M ! %
M O P M ;
2 + : ; E
) # '+-
/ M : : E
M E M : ; M: E 2
9 : ! N
! $
- # - '+-
( : :
; : O P
O- $- P 8 + ! #
,
( E
! %
) # " % '+-
' K : M M M
? A $ /M $ ! $ , .M
K ! , ?.M % ! K M
$ " M: $ M L M C,
; . % K ; : (
K $ M E
: (
ME %
( "$ 6K
? / /
? ) $ /
- # " '+- #
! # D A >7C
/ E $ 8 M
: : ! M M !
+ : N "
: ! M
M : (
# #M :
( / E $ O P OU P,
8 .M : %
) ## (
- % ,/ C.M
E E
) #1 " % (
9 % '+-M : $
: K L ( M E ! M
$ / C $ M : K L "
L! : ! %
/ C / C
? ? ? /
? ? 6 /
? ? 6 /
6 6 /
- ## " ( ,/' . #1
+ : ( :
9 ( 8
9 : M ;
M ; : N %
$'
" M :
( M : K ! $ L $ M L M
! # @E A@5C
/ +0 ,+ 8. : L !
M E 9
+0 E
) #3 +0
/ M % +0 8
) #4 " % +0
/ E ! # 4M : !
,K . M /M C " M L M $
A $ $ K ! L 9
$*
! 9
+0 8 O- $- P
/ C " / C "
? ? ? ? /
? ? 6 /
? ? 6 /
? 6 6 /
? ? 6 /
? 6 6 /
? 6 6 /
6 6 6 /
- #1 " +0 ,+ . #4
! >?@1D
D A> >7C
/ 8 E (M +0 '*+
'*+ V !
9
% M :
! E '*+2(
( '/' ( E (
'*+M L M ( E
% >
) #7 '*+
'*+2(
/ E $ (M % 8
: 9 ; :
'*+2(M
(M ! ; M !
( / '*+2(
( '/'
8 E >
$
) #@ " % '*+2(
( ,'/' .
/ C " / C "
? ? ? 6
? ? 6 6
? ? 6 6
? 6 6 6
? ? 6 6
? 6 6 6
? 6 6 6
? 6 6 6
- #3 " '*+ ( ,'/' .
'*+2( #@
+ : K !, ; 6+. : 8 $
$ , ]&.M + E
M L! : 8 ;
; : $ M
- E '/' 8 M E
W : E ME
:
$ ! >?@1@E
@E A>@5C
$ '/' M
+0 ( +0
+0 '*+
% L
$$
) #I '*+
'*+2+0
/ C
? ?
? ?
? ?
- #4 - '*+2+0
+0 ,'+ . #I
+ >
M : M ; / M : :
M ! M ; : :
E +0 L / %
: % %
) # ? " % '*+
'*+2+0
9 E $ M
$ / C $ , . $ M
2 ; : K : / M
: % , . K
2
$&
& ! @E1DF%GE
DF%GE =@ AF@5C
0 K
M M E O+0
O+0Z(5"60 & +P
( !
: O P , : ! . / % : E
:
) # 5+
> !
! " : M +02(5"60
+0 & +
M: ? ! ; 2
/ C
? ? ?
- #7 - 5+
( M M E E ! M
!2 $ / M : $
O P L M
!2 : %
$
) # 5+
+ ! >?@1@E1DF%GE
DF%GE =@
= H
( E +0 (5"60 & +
+02(5"60
8 E % 5'+ % +
: ,5+ .M E
(
!
) # # 5'+
/ ! E 0
E M +02(5"60
(5"60 & +M
; ! %
/ C
? ?
? ?
? ?
- #@ - 5'+
$+
) # 1 5'+
+, $ ! ! $ ! " !
+ ; ; ! V
/ M M
L ; $ : :
' M : ! M ;
: ! L $
% ME : ;
: N M
2 E M L! $
+ :
! M : 8 : "
: M C
5 (
/ (M +0 '*+
: M M $ M
. 7$ B/ ( ,. (
( / C M
; > X / CR
$%
. 7$ 7CB / +0 E ,Y. " M

+0 / C
>/YCX R
. 7$ D7B ( E > A X
X /H ,/ / .
. 7$ E7FB ( E :
! M ⊕M E S = A⊕ B
. 7$ E 7FB ( E :
! M M E X/ C
- M
>
. # BW : : M: ! M
! ' ( E
O PM EM / X / G! +0 E O?PM L /Y? X /
. # >W : : : ! M
M : L ! ' (
E O?PM / ? X ? G! +0 E O PM
/Y X
G # #$ # B + !
, .E / M A+ A =1
A• A = 0
G $ # ( ! $ ! 7CB
/ CXC /
/YCXCY/
G $ !! ( ! $ ! 7CB
/ ,C ". X ,/ C. "
$,
/Y,CY". X ,/YC.Y"
. H # ( B ,/ E . AX / /HHX /
. $ 9 ! 3 ( # $ 7CB / ,CY". X / C Y / "
$. H # ! : I 
A• B = A+ B
+ '*+ +0 E
( ! - >
A + B = A• B
D) ( ( * . #
• (% > X /` C`Y/` C
/` ,C`YC. a" /` 8
/` a& > /Y/` X
• (% > X / C "Y/ "`Y/ C`

/ ,C "Y,C`Y"`.. a" / 8
/ ,C "Y,C ".`. a9 <
/ a& > /Y/` X
• (% #> X ,/YC`Y".` ,/YCY".

/` C "` ,/YCY" . a9 <
/ /` C "`Y/` C C "`Y/` C " "` a9

$
?Y/` C C "`Y? a& > / /` X ?
/` C C "` a& > /Y? X /
/` C "` a& >//X/
• (% 1> X ,,/ ".`YCY .`Y" ,/`Y"`Y `.

,/ ". C` `Y" ,/`Y"`Y `. a9 <
,/ ". C` `Y" /`Y" "`Y" ` a9
,/ ". C` `Y" /`Y?Y" ` a& > / /` X ?
,/ ". C` `Y" /`Y" ` a& >/Y?X/
" ` ,/ C`Y .Y" /` a" " ` 8
" ` , .Y" /` a& >/Y X
" `Y" /` a& >/ X/
" , `Y/`. a" " 8
" ,/ .` a9 <
• (% 3> X ,,/YC. " .`Y, ,"YC..`

,,/YC.`Y"`.Y, ,"YC..` a9 <
,,/YC.`Y"`.Y, `Y,"YC.`. a9 <
,/YC.`Y,"YC.`Y"`Y ` a9 /
,/YC.`Y,"` C`.Y"`Y ` a9 <
,/YC.`Y"` ,C`Y .Y ` a" "` 8
,/YC.`Y"` , .Y ` a& >/Y X
,/YC.`Y"`Y ` a& >/ X/
,/YC.`Y," .` a9 <
&'
• (% 4> X /` C` "`Y/` C "Y/` C "`Y/ C` "`Y/ C "`

"` ,/` C`Y/` CY/ C`Y/ C.Y/` C " a" "` 8
"` ,/` ,C`YC.Y/ ,C`YC..Y/` C " a" /` / 8
"` ,/` , .Y/ , ..Y/` C " a& > / Y /` X
"` ,/`Y/.Y/` C " a& >/ X/
"` , .Y/` C " a& > / Y /` X
/` C "Y"` a& >/ X/
,/YCHY"`.`Y"` a9 <
,,/YC`Y"`. ".` a9 <
,/ "YC` "Y"` ".` a9
,/ "YC` "Y?.` a& > / /` X ?
,/ "YC` " .` a& >/Y?X/
," ,/YC`..` a" " 8
"`Y,/YC`.` a9 <
"`Y/` C a9 <
! I ( >?@1D A> >7C
" L! M : M
(
L L! : M
M '*+2( ! " M :
E '*+2(
&*
. & >9 '* (

'*+2(
) # 3 (% '*+
'*+2(
/ C / C,Y3 .
? ? ?
? ?
- #I - '*+ (
'*+2(
. 0 ( ,/' . E E L '*+2( ,'/' .
9 M S = A• B = A• B
) # 4 (% ( '*+ ( ,'/' .
'*+2(
. / +0 ,+ . E E
!2 '*+
'*+2( ) ! ; M M S = A• B
< > S = A+ B = A+ B
) # 7 (% +0 '*+ ( ,'/' .
'*+2(
&
+- I $ J =
' ! C M
/ : ;
% (
$ $ $
= $ E :
M: !
$ D ( J :
+ = $ :
E ( E N E N
$ M M E M E N ! :
( M M :
= $ E E M
E L $ " >
/ C " ( )
a
# a a a a
1 a
3 a
4 a a
- # ? - % L $
/: : $ $ M :
$ : M M :
: ; $ M % M ;
&$
9 : :
> / M /#M /1 /3
9 M 8
$ ; 8 M > "#M #M (# (4 )4
2 :
= $ E + % < = ,= $. :
! >
/C ?? ? ?
"
?? G
? )
]
?
- # - % F $ : !
+ E @ E> / X ?M C X ?M " X ? X R
+ E K E> / X ?M C X M " X X R
M M E L E> / X M C X M " X ? X?
+ : ! (
; ; ! E $
+ E : 2
( : M
: ;
" : ! :
!2 E L : ;
= $
9 % = !
: ! M
8 ! $ : !
$ ' ( J : H <
&&
9 E 8 ! E =M
! -
!2 : : >
A BCA 0 1
B 00 11
C 01 10
00
0
01
1
11
10
) # @ = $
( M ! E !
K ( >
. M N B E = $ L
! : (% >
) # I (% L 8
/ E O P L M O / X ?M C X ? "X P* / X M C X ?
"X 9 : /
/ E O Q L M O / X ?M C X ? " X QM / X M C X
? "X? 9 : / "
. B ( E : ; = ;
E L 9 M %
+
: N E : L
8 M L M M M 1M @M " M = $ 8 !
$ ; >
&
) # ? E
) # E
) # : E
) # # E
+ :
! 9
= $ >
.& E L O PR
. ) ; , L 8 N E
.R
#. ; % %
E +0
&+
$ ' ( J : . <
0 ; M 2 E
: ! E =M : 8
!
A
C B 00 01 11 10
D
00
01
11
10
) # 1 < = $ : !
/ L 8 = $ : !
M L! : : : N
E " M ; N
9 M ; N E M M
: (
M % E : M
; !
9 $ : ; M
% >
&%
) # 3 (% F $ :
L % M : :
L : O P W :
: E O; P M : %
% M E E L M$
M M :
L M ! / :
' $ : : ME ! :
V ! ( M
% E M : O; PM !
M + :
O PM : ! !
+- !
+ M
; ! M V ; M
" M ! E ! : 8
: & E M !
: %
&,
: : ; / M
: ;
' : M L!
! ! ! 82 ' % M : E
! : !
&
, @ #A ! " ! !
/ E I33M
! ! + : M
M 8 / ! M
M M !
: 8 M J (
M E
! ! : " M: :
M M 8 / $
0 M ! M
8 , ; _. M M :
M
9 M M 2
; E ( ;
+ $ K
! M M ! :
$ ; $
% /: :
! M ; : L
% M :
! ( M: M %
$ L
/ ;
(% N : N M
% >
• -6 2 6 2 , .R
• -6 2 6 2 , .R
• "-6 2 6 R
• --6 2 6 2 , .R
• ("6 2 6 2 R
'
• <+ 2 < +% >

• 9<+ 2 6 <+ )(- 2 , .R
• '<+ 2 6 <+ )(- 2
• "<+ 2 6 <+ )(- " R
( M L : E 8 >
) -6M --6 ,- 2- 6 . "<+ / -6 :
! M L! E ;
' K M
E E %
, @ #A FHR SF ! ! ;H !! R G HR S ; !! R G
@ :
+ 8 + E M:
E $ M
E + M
: L + E
M $ $ M
; :
M : $ M
/ M :
: $ ME ; E
0 E: !
; : $
/ M 8
M :
/ % % ;
*
) 1 -6
/ ,3 . ; E M
; ; 9 M 8 M
: ; M E
E M : - M
E
) 1 '*+ (
'*+2( -6
) 1# '*+ +0
'*+2+0 -6
& : ; ;
% E :
E * " 7BG
0 : ! -6 , 2 .
L
9 % M L ( 8
>
) 11 " ( -6
+ ! M M - E E
+0M >
$
) 13 " +0 -6
0 ; E
M M:
% ; M M
M
' : ( :
( M ; ; :
; % < :
M M
M
! 0 % : $
! +
&
M : :
$ : $
9 M M
L! ! M
! K : / M
$ L M E :
$ N $
&
" ! :
M $
( E ) 6 M :
L :
( % M "& ," & . $
:
) 14 " & : '*+2(
/ M ! : 8 (M L
:
L +
M E $ $
/ -6 M$ L E
; V M: L! ' % ! M
: $ L M --6 "<+
, % @ #A HHR
/ --6 - % & M M
M E ;
( E $ L
E : N 31 71
/ M : : : N
O71P V --6 / !
: $ 3 / M
M ; E 8 ? M : :
E Y3 9 $ M
% M --6 $! % $ % 0
--6 $ ! ; : ? ?M@
: % M M1 3 ( % %
:
] L % --6
L / &6 1 4 M
11 / :
' M V :
: M
:
2 HM M E !2
;!2 " M ! :
: : : L
9 : M
: $ L : :
-
>
'' ; '# ' # T ! B U

E --6 : E
I' ; I #' I9 ! B :
N # II
R' ; R ' # ! B U
?? III
&R' ; & V R ' # ! I B U

???
+
( M E $
, EM ; : %
! . 8 " 8
E M E
K : % L
( K ; M
! /
A
8 M E
E 8 ; 0 E N ;
E 2 8 : E
8
A
; M ! $ M
L! (
" :Q M
V "
2 M M :
M M :Q M
8 V
$ FDM --6 % E M:
M / ; E 6 2 M
E $ $ L : V MV
H$
! !! $
'9 ! !! ( ;
$ $ * ! $ N * #W
$ N $ N * $L
$ FDM %
316 B716 I3 I
8
%
" M %
316B716 ## ##
8
$ FDM
31 B71 8 # I 37
" M
31B71 8 ? ? ??
" M
31]B71] 4 #
8
- 1 " 31B71 &
" * " BBG
• " >
A --6 ! ?M
2 "& --6 M4 /
( L M M :
% ! A --6 ! M
1? b/ (
M? ( E $
% >
K S#A # G X "
: M : E
' : &&6 M : :
R( ?M M O2O
!
R S#4> # G X " %
: M: % E
,
• " >
A --6 ; , % .M
4 / & : --6 ; %
: : !% 4 / 9 M
: --6 ! M
!% 1?? b/ L : %
--6 : E ; : & L
: M : 6( M ; :
L : ; , M M E .
) 17
/ M E ; M >
7K S#A # G X "
: M: E M
7R S#4> # G X " %
: M : % E
M '
: E M &+] E &+6 E
, .
• " , .
/ V ;
: ,; . (
: : ; : M
L M " E
ME ! $
M EM :
V ( K E M
' --6M :
E M E ; E 71 31
8 E % 8 E A
E M E !
M ; :
$! % ( ! $
• <
" L! M --6 3 M
--6 ? 3 A
M
; M ?M E E 31B71 / M
M #M1 A % M
% /
E A
M ! E
' % M
9 E 31B71M : M : L E
!% M % ?M1
+'
% M1 + E :
: ?M@ ! : !
, ; . : :
! , . /
! " ! # !$" !$#
>
+]> / : :
+6> / !% : :
%
&]> / : V
$
&6> / !% : V
$ %
9 E 31 71M % A
!$ ? ?M@ M? M ! E
M1 ?M1 M 9 !$ ?M@ M? M
M1 E % ?M1
+*
) 1@ ' --6
+ :
' --6M : :
K K :
/ M M :
! M !
: !: K %
& ! M :
; MV :
M : L
K K %
+ E : --6 %
: ; :
M % :
; : ;
M + : :
$
• ) Z" - 29 >
+ --6 : E - 29 M
: --6 ; M
L ; (
: % ,?.M 2 E
: A ; : --6
+
) 1I ( % - 9
- M % : L
( E E ; % & % +
--6 : O % % P :
M % % O P %
??? $
( E : ! O
P , % % .M ; /
!
! M
M K
) 1 ? " % & %
+$
) 1 9 E O % & % P
• - 2 >
' %MM ; 8M ( E
--6M ! M
A , . M :
M :
$ ; M
M
& E E O$ P
O( %PP (' / M: (' ; M
; : ' M
(' M M M L M
M '
K
) 1 " % 2
+&
/ 2
O)) '
'PM
$ 8 + : !
$ : M
) 1 # 6
( K )
N M $ 2 ( M
E M EM %
A E 2 M ('
) 1 1 C - 2
/ ('
/
5 ?
& K
? ?
- 1 - C - 2
% BBG
+
--6M
M
: !
' M
--6
; M
, 8 $ . &9 &6M O PM
%
) 1 3 ) &9 &6 --6
/ % --6M
:
• 71?? 2 A 9 '*+2( >

' &6M E E
/
) 1 4 6 71??
• 71? 2 A 9 '*+2+0
' &6 1 M % /
++
) 1 7 6 71?
• 71?1 2 & ,'*+.

+
) 1 @ 6 71?1
• 71?@ 2 A 9 (
( % 4 /
) 1 I 6 71?@
• 71 ? 2 - 8 '*+2( 8
+%
" 8 '/'
/ % E 4 /
) 1 ? 6 71 ?
• 71 ? 2 '*+2( :
( E ( :
+ E % 1 /
) 1 6 71 ?
• 71# 2 A +0
/ +0
% E I /
+,
) 1 6 71#
• 71@4 2 A 9 +02(%
/ +02(% (% +
M #? /
) 1 # 6 71@4
, + @ #A I7'
--6 E M
M "<+ / "<+ O" D< 2 +% P
; ) ( - ,)(-.
, --6. " : : !
M "<+ M
( M
M
;
M ; : % : E L
M : E $ +
"<+ <+ )(-H 8
E : E , .
: $ W : :
+ E ; $
,. , . ) ; M ;
: <+ )(- : V M : :
:
+
) 1 1 <+
$ : ; M ;
<+ / : : ; "<+
," D <+ . : $ %
/ K "<+
• " >
9 : M
%'
) 1 3 ) "<+
9 / E :
! M , % . ; :
,? . / N
! % & %
% M L! : K E
$ ( E ;
J
" M ! : M
% M :
< M E $ : "
: M M E
L M O P %
( E : :
: ! '
"<+ M M E
8 ,# . & M
$ E ! M
( M
/ M M E !
"<+ :
: : > M "<+
! ( ! : --6 : $
% : "<+ $ %
• >
V "<+ M E %
E 2 M
E : $
%*
L
"<+ 9 : E M $
M ! : E ????
8 L ! M $
$ : / M M 8
"<+ M : !
% : ! ; (
M : "<+ %
! : : M M :
"<+ L
" * " %'@ K
• - >
% ,; . % ? !%
?M? % 3 ? ' M
E !% ?M?
• " >
--6 :
: M "<+
E / M
3 ,: . ,: % .
E / M3 /: E ? (
&+6 &+] $
"<+
%
• " >
: L 2 M 8 :
M ! : ( M ? /
, c X ?M??? ??? ??? ?? c . ?
: "<+
• 9 8 >
+ "<+ :
--6 9 & E
/ !% ?M?3 d/ 3 M :
3 _ E 3 ? _ ?
• >
7 "<+ : --6M
; %
! --6 / :Q8 !% M L! % M
M L! : N
/ M
:Q8 : 9 M
: %
2
% %'@
" --6M E :
"<+ " --6M
%$
: M E "<+ /:
• 1?? 2 A 9 '*+2+0
( E : '*+2+0 &6 1 +
E ? _
) 1 4 6 1??
• 1? 2A '*+2(
( &6 1 : '*+2(
) 1 7 6 1?
• 1? 2 '*+2( :
/ '*+2( :
%&
) 1 @ 6 1?
• 1? # 2 - 8 '*+2( 8
/ 8 '*+2(
) 1 I 6 1? #
• 1? 3 2 - 8 '*+2+0 8
( 8 '*+2+0 :
%
) 1 #? 6 1? 3
! 1 4 -
+ 1?1@ L "<+
" : L! M :
ME : : % ( @ M
8 O P
M
'*+2+0M +0M '*+2( ( @ M
; +0 ( : ( M
8 M 2
( : +0
W $ :
L M
"<+ & M 1?1@ E % #
M
) 1# 6 1?1@
,, # ! #A ! HHR I7'
" % M %
--6M %
%+
]! --6
"<+
" BBG ) %'@
3 $!
" "<+ 8 K
, % . --6M %
"<+ O P --6 ( M : > /
"<+ $ #3
M : : M : --6 E
##
& : E ! : "<+ $ --6M

: E % 2 ,
.M % ( = bbE
3
) 1# & --6 "<+
"<+ % --6 : 3
M % M !
( ! M L M
M % M 2 % +
!
%%
) 1 ## & --6 "<+

"<+
%'@ ) BBG
' M : "<+ %
% ?M3 / M ' M
--6 M4 / % M :
"<+ & : "<+ M
% M 1?1I 1?3? : % E --6
"<+
) 1 #1 & "<+ --6

%,
- ! " ! #3 " !
' M
/ : : ! M :
+
% M M % M
: ; L
" ME : E
M E
/ (M +0 '*+ % 0
E: $ % , F.M EM
:
& : E ' 0
, ! $ .E % W
: ; , ; .: L
+ L : 7C
! 9 % M : ( 8 M
( %
) 3 9 ( 8
$ M ( :
8 ( / +0 !
%
" ( +0
M N '
- !! ! $ # # # #3
/ : M M ;
% : L L ( M
: :
: 9 M 2
, L : :
. 0 E L >
• ! R
• & R
• : R
• : ; R
• $
( 8 :
K
$ 7 < " K
/ L! N
' : M M
% M /M CM " 9 M E L :
E M !
,'
$ * (
A L M
: : :
E ' M 2
; ! M: : E L (
M 2 % : % M
L M: :
" L! 8M: !
E : ! ! : $
;
+ M
( M
: M E ! M
$ L : V
9 ; M
$ :
% :
M %
) 3 (%
$ 7 . # ( *
,*
/ ME ! ; L! E
( : :
; L L
@ R" T 93
) ( ,/' . S = A⋅ B
) '*+ ( ,'/' . S = A⋅ B
) +0 ,+ . S = A+ B
) '*+ +0 ,'+ . S = A+ B
) '*+ ,'+-. S=A
) +0 (5"60 & + ,(% + . S = A⊕ B
- 3
M : %
N : (% ! : : L!
: $
: M $! : ; M
: F $
" M %
M E E
+ ! ; E
F $
& M
3 9 : : M (M +0
'*+ 9 M % :
! : M % M +0 "
M E M
M E
,
) 3# " %
" ! : E
M E
( !
? ' '% '+ '
? ? ? ? ?
? ? ? ? ?
? ? ?
? ? ?
? ? ?
? ? ?
? ?
? ?
- 3 - 3#
,$
9
M : E 8
' +0 '*+M (
& :
M : $ V :
M #E
( : :
! ! M 9
! /MC " M #
! : M: E
" M /M C "
M :
+ % :
E +0 / E / CM
: M ; V : X/YC (
M: "
M # E
( + # ! :
E (M #X " M #
M ; : : EV
( E E # / M
: 3#
( V 3
L : % %
: L! M E E
: L
+ $ : E: EN 9
! : V /
M ; '*+ ( E
( ' : L E
,&
M M : : : M
:
/ M ;
L : : :
M ; % : 9 % M
3 : E : :
9 M : : "
: M /M CM "
: : $ M !
: / :
M M : ! $ E & :
; : 3#E +0 :
- 3# - % 3
( M $
: : N ; : E
O P - :
N : E $
( M ! % M
: >
S = A.B.C + A.B.C + A.B.C + A.B.C + A.B.C
( : M
: : $ M !
,
/ : M
: >
) 31 :
" 8 L! M E 3
& M E:
! E :
: $
3 E
9 M % E : %
; : $ : ( E E
= $ L! : 9 ; M
) 33 < = $ 3
,+
" L! M: :
! M; 2 M :
" M E : >
S = A⋅ B + C
- : >
) 34 :
) M : $
M 8 !: M M 8 !
$ L ( ( I
: : V M
E : : '
% ! : ; --6M ;
L 9
8 C
/ 2 :
( +0M $ ( M :
( : M O PM
$ ( M ; :
% >
,%
) 37 "
: : M
: ! ) ; 8 "&H --6 ,71?1M
71?@ 71# .M ! : M
0 :
: '*+22(
( ,'/' .M ; ;
,"&. / % 3?
) 3@ " 37 '*+
'*+2(
$ $ 7 : *
& M : : : !
; !2 0 ;
% M
37 3@
,,
) 3I " 37
' 2 M
\/ M E M
$ :
:
) 3 ? " 3@
: 3 ?M 3 @M :
; 2
N M ; : L
; ;
; M
% M V
'
N : !
,
. I $ > ! !
! M !
: M ; !
& %
: !
+ ! E
( E E M
M % ! ;
% %
+ : ; N
% / M
. !Y !
/ : ; !
: ! M :
; : &
: !2 :
9 M % M E
! ;
! '
M:
& 7 * ( :
/: : !
" M $ M % $ 9 8 $
M % % $ @M /
M $
: M : '*+2( '*+ (
:
'
) 4 :
? ' '% '+ ',
? ? ?
? ?
? ?
- 4 - 4
+ : M
% : ! E V A
! M !
M % : L!
;
( M E :
M !
' : :
: /
M % M : ! E
; :Q K 9
: K ME FM E
*
& 7 * %7 (
0 L : E
: ; C" , " C ! .
9 : : ;
/ M : ;
M !O P M M M M " !
ME :
) 4 D
) 4# ( : C" Z D
( : M
C" : D: !
/ V ; !
: M D ;
0 DE : :
! : : 9 D :
:Q8 6( M D : N , E .
D : E ! , . 2 E
/ E L M
: ; + D L !
E E M
/
; E ! +
L E 6( M E ; +
6( M :
; : D M M
: ; : D
) 41 ( : E D
/ ? 3? / M :
: !% : E L ,
. $ 1?? / + D E ;
:Q8 L E : ( D O P :
%
/ C "
? ? ? ? ? ?
? ? ? ? ? ? ? ?
? ? ? ? ?
$
# ? ? ? ?
1 ? ? ? ? ? ?
3 ? ? ? ?
4 ? ? ?
7 ? ? ? ? ?
@ ? ? ?
I ? ? ?
- 4 - D
( % ;
: : : ! 2 M % ;
M % M
/
' ME $ M %
% : E
/ : ,6" . E M : E
; : 6( 9 :
$ E $ M E
L 6"
& % *
( % M L M ;
9 L
E
I3 I2 I1 I0 A B
0 0 0 1 0 0
0 0 1 0 0 1
0 1 0 0 1 0
1 0 0 0 1 1
- 4# -
/ $ M : !
; $ + E: :
; :
M E = $ :
$ ; (Z >
&
( : M
; :
( !M L M ; ; /
E: = $
;
:
: / L >
I3 I2 I1 I0 A B
0 0 0 0 X X
0 0 0 1 0 0 I0
I2 I I 1 00 01 11 10
0 0 1 0 0 1 3
00 X 1 X 1
0 0 1 1 X X
01 0 X X X
0 1 0 0 1 0
11 X X X X
0 1 0 1 X X I0 B
10 0 X X X
0 1 1 0 X X I1
0 1 1 1 X X I2
A = I 2 + I3 A
1 0 0 0 1 1 I3
I0
1 0 0 1 X X
I2 I I 1 00 01 11 10
3
1 0 1 0 X X
00 X 0 X 1
1 0 1 1 X X
01 0 X X X
1 1 0 0 X X
11 X X X X
1 1 0 1 X X
10 1 X X X
1 1 1 0 X X
1 1 1 1 X X B = I1 + I3
) 43 )
+ : &? E :
! M : /X? CX?
0 %
8 L! M :
?3 M : "90 E
?3 ' E ;
L : @ & :
@ M
+ ! E
% : M E
.% I $ > !Y # $ > !
& 7 ( ) 7D'EF
/ 4 ;
N > + % ,
. : :
M V $
9 % M $ ?, .M
$ $ ' 44
--6 : M M
' (<05 / + , /-/. $
, 1 .M O P / C ' M
O P : $ (' , % %.
) 44 % :
- E E "<+ --6
: 8 M E
& ' ( ) 'EF
+ M E >" %
! M N M : !
+
: : ! : ;
9 S& M :
; / ;
% : , $ .M $
" M :
! M M ; %
" % :
L E , . M ;M
+ % %
) 47 " %
: V M (? (7 / M 8
M: , ! . ; ,???. , . +
"?M " "M ,
'*+. $
( L L +0
/ > ( E ( / (& /
( M : : )/6 /M
( ! V %
%
(M , :
N : . ! 8 ( / (& /
(% > M % M N 3 , ? ! .
M ( V (3 ! 8 ( / (& /
( ! N ( L ! ,
)/6 / )/6 +. M % M (3
( / (& +M ( E !
( / (& /M : 8 , . ( / (& / 9
M (3 )/6 +M ( E
! )/6 /M 8 ( / (& /
)/6 + (3 ! )/6 + 9 M ( (3 !
(3> ( / (& + (3 ( / (& +M )/6 + (3 )/6 +
" ( E +0
( )/6 / , )/6 /
.M : O3P M %
! (3> ( / (& + (3 ( / (& +M )/6 + (3
)/6 + 0 ! ! : : :
& ' ( ) ( ) #
% % : E M
%
9 M ; (
: $ ! M :
9 % M : 8 L ! E
9 $ : M
K < M ; M $
N M: ! K ;M
$
9 8 % ,
K .M ,: ! $ N .
,
: 8 : ; M ; M
: : K , : : E E O; P.
: 8 : : E > O; P
: % ! K
N O?PM % E L :
% M O4P K % !
$ (
/ ! #9 !
0 E % E M
M N ! / E E
! M: :
/ 8 ; ( M:
M ! % ' M
, 2 M 8.E % 0
: E $ # ;! # ,: *
* 8. 0 : 8 ,
.E $ ! # #$ ,* * 8.
( : 2 2
+ E E ! :
E
/ I ! # S= G ! # #$ S G
/ E E ! , .M :
N ! " 2 1
: M > ? Y ? X ?R ?
Y X R Y?X R Y X ?
: N M E M: !
, ?, .. ' M E
; : :
& :
M 7
) 7
*''
2 2 +
7 E ,$ M 8. / M / CM
/
M : : M :
E E $ , M 8. 0 ;:
: / C N
/ L M
" ; 2 : ! M
>
? '
? ? ? ?
? ?
? ?
- 7 -
' : E : +0 2 (% / C G!
"E ( / C ( M +0 2
(% (
) 7
*'*
( M: N ! :
; ! M
! M
%
) 7# / N ! :
+ ; ; 8 ,/M C " .M
, ". E ,* ))% M 8. / "
, M
8 .M 8 : /
E ML = $
: " Y /
C n A B S Cn+1
0 0 0 0 0
Cn Cn
0 0 1 1 0 AB 0 1 AB 0 1
0 1 0 1 0 00 0 1 00 0 0
0 1 1 0 1 01 1 0 01 0 1
1 0 0 1 0 11 0 1 11 1 1
1 0 1 0 1 10 1 0 10 0 1
1 1 0 0 1 __ _ _ _ _
S = C n AB + C n AB + C n AB + C n AB C n+1= C n B + AB + Cn A
1 1 1 1 1
) 71 < = ,= $.
*'
A
B
Cn
S Cn+1
) 73 ( :
(
( E M ! ;:
; 1 ! " M
F $M :
) 74
+ ( ( (( M
0 ; 2 M 2 ; ;
N ! 9 M M M !
/M C "M " E +
/M C "M "Y M : !
,Y . 0 ;
!2
*'$
) 77 !
) 7@ ! 1
: M E $ )/ ?
,) / ?.M E " " %

M /? C?M !
; M E G! "
M / C
: " : M" !
% R( E $ +% * ,
+ E : M ;: / CE
M N ; # " : M ;:
" M ; "
M 2 %
N ! , N . " M
D E
(% ; M :
:
/ N ! :
M 73 W
*'&
: N : : M
M : L
/% ' # Y' 3
/ N ! ; 2
>
S = A − B = A + B +1M
+ E M % BM:
CM / 7I B : ( E
: M E 2 %
CM C
) 7I B :
/ : M
" D /
" D / +
? ? X/YCY? / C " D
X/Y BY C / D
- 7 - B
*'
+ % : M
E B N : : M
M : N L
" N 2 M
% M ! % N
M ;
" $ J % M
M E ;
+ ̌ ̍
( :
M L M ̌ ̍ ! ̌?̍
/+ #$ #
(% ; !
( $ :
M M: E
( M : E
2 2 % " % M:
M Ee H
? '
? ?
? ?
? ?
*'+
/ M
2 2 % O(P
/ % % 1 ,/ C. M
e H O/XCP L
) 7 ? " 1
G! : / C 1 E M 2
>
/#E : C # E ?M / f CR
M / E : C E ?M / f CR
M / E : C E ?M / f CR
M /?E : C ? E ?M / f CR
1 M /XC / g CR
( : :
E
0 % @ E 714@ M L
E
*'%
) 7I 714@
/,C " #9
" M V : % ! E
! & E N
9
; ; E M 1 @
( E $ 06/ Z 0 6 / E , 8 # - % #
*',
. 9 E !
E
0 06/ ,1 @ .
,1 @ M . / ; E E
/ M : E
; M M
M: M
A E M
M EM % :
' M M 2
" % 06/M 71 @ M ; ;
M M +0M (M +02(% M , . 1
/E E M
$ ,
.
*'
0 ! ' T[ ! X @ $; $\!
+ 2 H :
! ' % ! /
: :
: E : M E
; ; + 2 E !
$ ! (% 2 H
0 @ $;@ $ F'
+) 2) , .%'% %.
@ >A M V
: % M ; ! :
: L A M $! : : ;
:Q8 : ; A ' M
A E M A # E
>A A + 2 ! + 2
2 A QM M ! M A
; MA ! % ,?. Q ! , .
) @ " : 2
**'
+ : 2 E ! M
: A 2
M AX? Q = 1M ; : O P /
2 2 "
'9' 2 M ; ;
: ! M L M / M
2 M L M 2
(- + A ; M # A : E
" M A ; :
M E V A
, . Q ,?. 9 2 2 M
( (-M A V A M
: V
L : V (-M M ; :
A: ; M ; + 2
; '9' 2 M
E $
2 H 9'9M :
M M
' 9, G)(-H . E
<+ ,' 9. + : ! E
" 2 H E !
: % L ' : E
% + 2 H
: (
***
) @ ) 2) '*+2(
6 '*+ (
'*+2( :
2 M
: 2 ' M :
% M L M ; ( E
H H
( M: % M 2 E
: 9 M
M 2 !
: ' ! M
+ % :
2 M >
) @# 2
) 2 R
**
S 2 E R
S ? 2 R
R 2 E R
R ? 2 R
- M : ;
' : ;
: M >
# $ !! 3 BA2 X A /'-( A
X A (9+&
' $ !! 3 BAX A /'-( A Y
X A (9+&
+ ' $ :
; M: A Qn :
Qn + 1 Qn + 1
? ? Qn Qn
? ?
? ?
5 5
- @ - ) 2)
- : : E
: / M : ; M %
E
**$
) @1 2
0 % @ $;@
@ $ F' # # ! ; ! (
( $ 2 F
% M L! :
FM L M ;
+ , . : : 2 , .
E : 2
0 '*+ (
'*+2( 2
F ,/
/ '% +%.
) @3 ) 2 F '*+
'*+2(
/ >9 : F, .
L % M A Q :
: : : A F
M ' M
% M
**&
) @4 2 F
" $ M : F $ M
;M M :
E L 0 ;
%
) @7 ) 2 2
( E ) 2) < 2( ) 2
2) / '% +%
; '*+2(
( M L E F '
M: F M 2 ! M 2
! M
A F ; M 2 !
& : 2 E
FM L M E; M V / A Q
: F %
" E :
F + 2 H : O(
- P O P
**
, $ . : F
; M 2 H O 2 PM : : M
: F ; M : M 2 H
$ 2 O 2 P
' E M L
M M : :
: / M
@ @M : 2
M F
) @@ - ; ) 2 2
• KB K H# H #$ I E :
: L $ 2
• 'B ' $ H# : 2
L F :
M
2 !
0 E 0.( ( ,9 H. E2 L
,AX Q X?.M
: L : 9 H
; "6 H M M ] :
! %
**+
) @I 6 %'% %
/ &#( .
AX? AHX M :
" 0.( ( &#( . ;
FM $ R ( M :
M EM ; F
W : M
:
/ M 8 :
OE<
: : : L $ ! 8 : /
% G!
% %
0+ 7 $; $ LJ I ! ; ! (
+ 2 G= 2 O ' % ' +%PP

M : ! %
**%
) @ ? ) 2 G=
0 2 E: O P:
: :
( M
: E
'
L ( ; M:
E L 2 G= ; ! :
9 : G =
>
L^) J^)B A F ,"6=. M

2 E M L M
L^ J^)B A F ,"6=. M 2
EO P L! M
L^) J^ B A F ,"6=. M 2
EO P L! M
L^ J^ B ' M F
,"6=.M 2 ,-+UU6(. M M
E
9 : 2 +
F :
: M
E 0.( ( &#( .
**,
) @ - ) 2 G=
0 $ E E
M :
( 2 G2= E %
) @ 2 G= %'% %
/ $ : >
• ' "6 9 % MA Ả M: E
R
• / 2 9 M: M ; : 2 L
R
• / "6 : M 9
% ; : 2 L R
**
• "6 9 " GX?

$ = M 2 ! %
FR
• / "6 9 , ! : .
GX? FX M 2 ! R
• " GX =X?M 2 E FR
• " GX =X?M R
• " GX =X FM 2
, O P. M M E
R
• < GX =X FM 2
;M L M L : : G =
M M
F
0, 7 $; $ $
( E E 2 M L E
( 2 N : ( E: $ !
O P, .M E M ( 2
> FM M
>
A Y
? ?
- @ - 2
) @ # ! 2
+ ) 2 E ; ; M E
M
* '
0- 7 $; $ $ H
+ O- P M E @ 1 +
: ;
@ 3 A - ! % M 2 E
M F
) @ 1 ! 2 -
' M: - ! M 2
M M (
:Q8 F ( M
:Q8 M !
) @ 3 " 2 - F
0 % E : 2 -
E M : E M :Q8 E
0 : 2 M :Q8 M 1M @ 4 (
:Q8 E M % E : :Q8
; 2 ' ! 2 -
( 2 H
* *
) @ 4 ) 2 - :Q8
*
0. H ! # $; $\!
: : %
M : M E O P 2
HM ! / M 2 H 2 G2=
: M 2 H
) @ 7 - ) 2 H
/ : ; 2 2 H
+
2 H V M
E 2 H - 2 H
G= L : % = G 2 G2=
2 - ( E M L! : 2 H G2=
--6 "<+ :Q8
* $
) @ @ - 2 H G=
( M 2 H
@ I ' 2 2 -M
: AH L V M
/ M: 2 - %
( : E
AH
1 2 '* ) * * 3
0 / @ $; $\! ! #$ !
( 2 H
0 E :Q8 FH (%
9" : : F W
% M )% '
/ M F :Q8 L M : ;E
* &
F N :Q8 % 8 :Q8 % M
@ 4
' M F :Q8 2 H
N 0 :
E 2 H L M
: :Q8 : : N 8
, M 1M @M 4M # M 41M .
+ E E + 2 H
; D - 2 ; (%
9" : : 2 H : $
, .
" M : 2 H
M : M : M
M % M
:Q8 M ; , .M E
*
3 %
A M
: : % M L M:
"6+"= (% : : E ;
V M: M
: -
;
' M % M ; M
: ; E :
$ :
& : ;
% ( E : : ;
F + :
; + L E ;
! M L 9
: M % >
G !! # ! !# B + M :
% F ! + ! ;
! ( E
O. %& % 'P + E M: % F
N % !
3G !! # # #B +
M : :Q8 N M L M
% M , M M #M 1 . E $ 8 O % 'P
+ M : E
% ,1M #M M .M E $ O) , % 'P
: ; 2 H M
! --6 "<+ : L!
* +
1 !!A
" % M M F E
! M ; ! -
! 2 H G= 0 8 ! 8 2
H : A F M A
F : 2 H
:Q8 / M F
:Q8
) I "
/ :Q8 ! :
< M
2 HM F M :
L ; M >
U U3 U
) ) ) )
) )
% ) )
+ )
, ) )
- )
. )
/
- I -
* %
L : :Q8 ???M ?? M ? ?M ? M ??M ? M ?

L V ! ; E & :
: E !
L E : ; M L M ; E M
8 2 M : M ???? M L M
; : ; + 2 E E 34
@ D
: A
2 M ! AH W ! : M
: 2 L M !
( !>
" F A A A C !
? 7
? 4
? 3
# ? ? 1
1 ? #
3 ? ?
4 ? ?
7 ? ? ? ?
- I -
9 M M ! : V
M - 2
+_' "+0'-( " M 2 HM
" : 2 H
: ; 2 HM 33 L : : !% :
: 2 H
0 : 2 E:
& : V : 2 H :Q8
M L ;
$ L F
V M L M
* ,
! / M :Q8 !% E
! ! N !
1% #$ # # # # =
" M %
8 M L M : E M 1M @M 4M # +
: ; : $ M
: L 8 S 9 &#( . M
; 2 M: $ L 9 % M
: : ; M L M: $
M >
" F A A A
? ? ? ?
? ?
? ?
# ?
1 ? ?
3 ?
4 ,( & ! . ? ? ?
- I# -
' % : ?, .M :
% 2 H
9 E L : : V
; M M $ "6 , % . N
> A/ AC 2 H : $ O % P
M /' AC
A" $ &#( . 2 HM %
*
) I "
2 H % % M
'*+2( ( : E E: M % M :
% : M ? M
, .
: A"X A/X C ( M
) I# "
M : M :
$ ?, .M : : I #M
%'% E ; ( E L
: 2 H M O P
*$'
( ' % M ; %
2
0 L O %'% P
̌ % ̍ 9 ; : M :
V: : ; M L M 2 M
2 HM $ ̌ %'% ̍
M F ; , %'% . 9
M: : M
9 A A A
? ? ? ?
? ?
? ?
# ?
1 ? ?
3 ? + 0 %'% E
2 % % % h F
4 ? ? ?
7 ? ?
- I1 - %'%
L : O %'% P $
? , . !
9 , . : (
: M ACH AC / M (
!2 O %'% P 2 H %
,9 H.M ( '*+2( :
*$*
1+ ! C$Y _ S !! ( ! F !! ( !G
0 M % M ME
: 0 #
! M 09B +_'M ? 0
,09B +_'. - 2
/-/ (6("-+ M :
!
@ # B A 2 H M !
M AHM ! / M : ; E
M : : A 2
H F M: M :
AH M : -8 '*+2(
! ; 09B +_'
7 & ; 91 -
1, ! !A !
; FN ! E
% M M & !
& + ! F
" M M
2 M
( M !
0 ; M L M : !
*$
; F N M %
! M M L N
9 M %
I3 ( ; 2 G= 9/ /66(6
/6
"/ i ' MG = 2
, . / M 2
F ' M G 2 ! V A
) I3 "
& : 2 ! : 2
M L M F M (M
2 : A 2
M L M : F
9 : M ; : ! :
M E: 8 ! M ! :
( L N / M
: ! M 8 M ! M:
0
% &996( "/ i
*$$
) I4 " &996( "/ i
' M : E
! ' M
M 8 M !
M
*$&
4 5
0 O' * % ' % P 8M L
2 H : M
? ( , .
F
) ? (%
9 % M 2
FM M 2
F M E :Q8
' ? M 2 8
V 2 F 9
M : L
A % & V
, .
" M E G 2 ,)) .
" $ F 2 M O ; P
V M :
L : E ; FM :
2 + :
2 E
M E :
! L
*$
' % FM 2 L! M M
)) ' M )) M M
! V 2 ,)) . " M $ FM
:
/ :Q8 V N F
& : O !P M
2 W : M M
M :
2 M 2
"$ FM 8
2 M L M ))# ( M
FM % 2 HM L ; M
2 / M : : :Q8 M ' *
% '% M ? ? M :Q8
' * % '% : : >
" F ( )) )) ))# ))1

& ? ? ? ? ?
? ? ? ? ?
? ? ? ?
? ? ?
# ? ? ?
1 ? ? ?
- ? ) * .% ' %
L : : FM FM
M N 2 ,))1. 2 H
>? ? , .
" M : ! ' * % '%M N

FM ; 9 :Q8 M
F
L : ; :
: F :Q8 M : F 9 O P
*$+
' * % '%M M &#( .

- 2 H % ;
) H$ ! ! ! ! #
M :
/ M % : M E
$ / M
G ' '7 ; ' ; Y' ; B
+ V !
M $ F ; :
O P E ( M 2 (%
M EO P
; 2 H ( L!
?
3G '7 ; ; Y' ;
' M % ' * % ' % 'M : E

E ;
: $ 2
) ? 9& +
*$%
/ > + M
9 % M ; ? ?, .M
, . 2 H
' FM 2 H O ; P / M 2 H
: V ,))CM ))". 9 M
: ; M 8 ,))/ )) . &
: M FM 2 H ? ?, .
G' 7;' ; Y ;
M E ;
E A M A M A A + : E
E 2 2E M
) ?# &9+
G 7; ; Y ;
( :
2 H
*$,
) ?1 9&9+
+ : V :
; : ' * M:
: ' * %* M :
: (% :
( E & +
+ 2 : E :
: 2 HM %
) , "
#( 4 .$5" M
*$
% # 67 7 6 #
/ M M
M M M M L M
: E V ; : %
' M : : ; :
M $ E & : M
9 ; ;
2 M /B M M ;
M L V
9 ; 2
2: ! 8
/B $ : :
$ : >
2A ; R
2- % / R
26
*&'
%U 2
( % :
% ! M : L ;
; : !
( M : : : %
2 M : : : M
N
/ M % M ; 1 M
4 M @
34 M
? @ M % M 1 M
j j ?M3 M : : !
?M3 /B @ , 34 j j .
; ? ? M % M ! ?B 34
?M?1
) Z( "
( j j M
: M ; !
/B M D !
( M E ;
- @ 4 M
: j j L
*&*
+H > # ! #
< : M
! 0 : : L
M $ ! 9" K
M
0 M % M K
j $ j
:Q8 M ;
%
+ /B : 8 :Q8
+ ! 8
< 9 ,/% %' 0% % ) < / 9 .
0 !:
/B % E
0 M % M ; ?
M - M :
? <];M M ; ! M ;
?? $ , ? .
,R
/ ;
& : % 8
: $
' M ! : M :
*&
) ZU 6 "
% ! ( (#
9 ; %
E : M
: j j,% %))%). % M : ;
!: :
/
M: E ,' % ) ).
+ :
M L M M E E
/ M E : 8
; M :
M : ; $ (
E #
+ E L E
% M
*&$
) #Z C " /B
' $ $ M :
% : / $ $
, :Q8 : . :
"
/ M: $ M M ;
; ( E
E :
' 1 ! : : V
E
,: j j.
) 1Z( "
*&&
% $
: / 4? % $
: / :Q8 ? ]; !
4? M : ; > 1M @ C % >
1?M 4?? ??? ]; , :Q8 6 '.
9 : ;
: ;
)
' ! % M : %
: ; M : E :
$ M : ; ; :
M M
ME ; !
) 3ZA ; 1C
*&
) 4ZA ; @C
) 4ZA ; C
(% ! /B M :
: M $ B
$ - >
2" /B R
2" /B R
2" /B % R
*&+
2" /B N R
2" /B R
2 2
+ 2 E E /B M ; :
L M 9 ,3 0 %'' .
9 M : %
L 2 : ; 2
2 %
: !% : : ; E
: ; : N !
+ j ' jk ; : j9
: :Q8 L
% M ; M a j
" $ : :
$ /B $ L : !
M L! $ : ;
*&%
' #
< ; (
2 ; 1M @M 4 # M $
; " O P
M : E
/ E : M
; % M : ;
% /
; ! M
$
/
; M e ! H e ! H
% % I #" ( 4
/ ! E ;
; M ;: E ;
/ ! 2 > K
!
%% I #" ( 4 Z#
+ K E V ; ;
V !2 :
: :
- ; : M M E
E ; ; M O P ! R
? M O P ! ( E $
M 8M $
( 2
M % M ; /< ( E
*&,
8 . ) %'' /% ,< .M :
; : :
) Z (% /< "
% % % I #" ( 4 !4
/ !
) $ M
:
% + I #" ( 4
: : :
" % M $ +< )6/ ]M
; M M" :
/ M +< , + D < D.M

$ !
N M ; ! ! ;
9 ! :
$ M:
M $
+< 2 >
*&
' # H
F7I .% ) /% U ! N ;
, .
F7I 0 % .% ) /% U ! N ;
, ! .
9
: :
: 9
( ' %0 % .% ) /%
F7I M
, ! !
$ &
.
E :
L
(% ( ' %0 % .% )
9 M
F7I /%
; : :
, ! !
:
.
%, ! #
0 ! M
W , . , . N
9 % , . :
, . / % E
E
An 2n
C
Endereços . .
O
. .
D
CE WR
Controle
OE
Dados
) Z)
* '
' +
: ! & ;
: L ; +
+ _ ,, %. V
! ,_ X . ,_ X ?. + +( , ( %.
E + "( ,&
( %. : $ ! L
/ : 3 ! E ; ; E
% >
!
$ ^$ ( >%
< / = > ? 7 @
< / 2
> #$ !B
0 ? ; @ @F ,@
F @ I .R
0 ; 4 41F
,41 F 433#4 .R
# 0 4 ; @ 3 F
,3 F 3 1 @@ .
73! ( !B
/ ! % N M N
D R
9 : D 8 D M @R
# W % N F ,F .M : F
?X ? 1 9 M F X ? 1 M 1F X 1?I4 M 41F X
433#4
1 / E O P , N . : D E OCP
, N . / M @F X FC
* *
** 8 9 :8
+ ? #
]! L M :
: ; ' M
! M ! % !
+ E
C
+ E
< % E
% M ; :
% M C H - 2 6 $H
+ %?
" L! M % 2 M EM
M
E
K ,] 2h. &
;M
K ,] 2h. % E !
/ % E
) # ZC - 2
EN1 EN2 OUT

0 0 Hi-Z
0 1 I2
1 0 I1
1 1 Proibido
- # ZC - 2
*
+ +R =
2 $ 2 l : E
; ( E
; M
M : 2 M
: ! E
% ; E
M
* $
(: 6 $2 ' 2(>
"
) # Z( : 6 $
) # #Z 6 $
E D OUT
0 X Qant
1 1 1
1 0 0
- # Z6 $
* &
3 !!4
? Y ( > " L B
E K
R
!3$ !> " : 9'9 '9'
R
! C $ !> " & :
,<+ )(-. E R
!$ ! ( R" #4( S R GB " : E
N + ! "&
M % R
# > K M
/
R
R" 3! ( >) :
R
R" $ $ # !! S RGB - E $
R
R" >) :
R
' A 3 > - --6
,- 2- 6 .M : E
R
' A N! ! !S ! GB - : : L
8 > M % K R
' A #;$ > - :
--6R
F !! $ ; $> / ,: $ .
R
F !! $ ; _ >/ ,: $ .
?R
'$ >< K N R
' 3 > -E ; F R
' 3! > 9 M
2 R
*
H ! ! > 9 2
--6 " : ; R
OC !! P>- M
R
* +
$N ; #$ ! #A HHR
71??> A '/'
71? > A '/'
71? > A '+
71?#> A '+
71?1> , '+-.
71?3> , '+- .
71?4> C B #?
71?7> C B #?
71?@> A /'
71?I> A /'
71 ?> - 8 '/' 8
71 >- 8 /' 8
71 >- 8 '/' 8
71 #> '/' : $
71 1> $
71 3> - 8 /' 8
71 4> C B 3
71 7> C B 3
71 I> $
71 ?> '/' :
71 > /' :
71 > '/' :
71 #> '+ : %
71 3> '+ :
71 4> A '/' 3
71 7> - 8 '+ 8
71 @> A '+
71#?> 0 '/'
71# >
71# > A +
71##> A '+
71#4> A '+ , 71? .
71#7> A '/'
71#@> A '/'
71#I> A '/'
* %
711?> '/' :
711 > C" B'&5&( -
711 > C"
711#> (% 2#
7111> U D2(% 2#
7113> C"
7114> C" 7 #?
7117> C" 7 3
711@> C" 7
711I> C" 7
717?> ) 2) G2= 0 %'% &% /'
71]7 > ) 2 G= 0 %'% /' 2+
7167 > ) 2 0 %'% &% /'
717 > ) 2) G= 0 %'% &% /'
717#> ) 2) G= &%
7171> ) 2) 0 %'% &%
7173> 6 $ ! 12
7174> ) 2) G= 0 %'% &%
7177> 6 $ ! 12
71]7@M 7167@> ) 2) G= 0 %'% M & % " F
716 7@/> 2 G= 0 %'% M & % F
717I> 2
71@?>
71@ >
71@#> 1
71@1> < /< 4
71@3> " 1
71@4> A 5+ , % .
71@7> ( B" Bh B0 :
71@@> < +< 34
71@I> " E , 3 .
71I > @ M
71I > " , 4 .

* ,
71I#> " ! 1 , @ .
71I1> 1 M 0 %'%
71I3> 1 M M M
71I4> M 0 %'%
71I7> < ! 4
71I@> ; B 1
71II> 1
71 ??> $ ! 1
71 ? > ) 2) G= 0 %'%
/' 2+
71 ? > ) 2) G= 0 %'% &%
/'
71 ?#> ) 2) G= &%
71 ?1> ) 2) G= < (
71 ?3> ) 2) G= < (
71 ?4> ) 2) G= 0 %'% &%
71 ?7> ) 2) G= &%
71 ?7/> ) 2) G= &%
71 ?@> ) ) 2) G= 0 %'% M & %
" F
71 ?I> @ ) 2) G2' 2= 0 %'% &%
71 ?> ) 2) G= < ( /'
71 > ) 2) G= < (
71 > ) 2) G= &% 0 %'%
71 #> ) 2) G= 0 %'%
71 1> ) ) 2) G= 0 %'% M " F
&%
71 4> $ 1 &%
71 @> 6 $ B
71 I> 6 $ B
71 ?> (% B ;
71 >< !
71 >< ! ! &%
71 #> ! ! &%
*
71 1>
71 3> A M
71 4> A M
71 @> A '+ % $
71 #?> A /' #?
71 # > A /' 3
71 # > A '/' $ -
71 ##> 9 '/' ;
71 #1> 9 '/' ;
71 #3> A '+ B5+
71 #4> A 5+ , % .
71 #7> B % # @ $ 6 $
71 #@> B % # @ $
71 #I> B % 1 $
71 1?> '/' : % $
71 1 > B(% C"
71 1 > " E B6 $ 1 B 1 7
B(%
71 1#> " E B $B B % 3 /
71 11> " E B $B B % 3
71 13> C" B(%

71 17> " ? $ 1 $
71 1@> " @ $ 1 $
71 3?> B< % 4 $ $
71 3 > B< % @ $ $
71 3 > B< % @ $ $
71 3#> B< % 1 $ $
71 31> % 1 $ 4 $
71 33> % $ : $
71 34> % $ : $
71 37> % B $ $
71 3@> B % $ $
*+'
71 3I> % 1 $ 4 $
71 4?> " E 1 &%
71 4 > " ! 1 &%
71 4 > " E 1 &%
71 4#> " ! 1 %
71 41> E @ %
71 43> E @
71 44> @
71 47> < % E
71 4@> " E 1 B
71 4I> mm" ! 1 B
71 7?> C 1 1
71 7 > C N 4
71 7#> A 2
71 71> 2 %
71 73> A 2 %
71 74> " E B6 $ E2 L !
71 77> " E B6 $ E2 L !
71 7@> 1
71 7I> 1 M %
71 @?> U 9 Bn I
71 @ > 0 E 1
71 @ > U D
71 @#> D2
71 @1> C" !
71 @3> ! C"
71 @4> < +< 3 ,41%@.
71 @7> < +< ? 1 , 34%1.
71 @@> < 9 +< 34 ,# %@.
71 @I> < /< 41 , 4%1.
71 I?> " E B
*+*
! "#
*+
(<
1.1.1 73M ( !B
! R
<E --6 "<+ R
" E
1.1.2 F N !B
<
1.1.3 I !!4 B
= R
U R
+ R
?1 - C"31@R
?1 = $ R
?1 34= $ R
? --6 716 ?1R
? '1??7R
? "<+ 1?1I0(
1.1.4 B
0 E
; E M : :
; ' !
*+$
: M : E L
: M 0
M E , M .M
-6 , 2- 6 . -6 E
A 5 E M E
, E : M . ( ; :
% M: ! ;
/ ! % , ?M#
M . M: E i - ?
M: 5E ; M
! % + ! O PM !
/ i ! -
iM :
1.1.5
1.1.6 U ! 4 B
. A E ; S
. " K --6
316 B716 M 316B716M 31 B71 M 31B71M 31]B71]
. : --6
"<+ S
. A E
S
. A --6S
. A E K ) 2 --6S
1.1.7 > A !B
< % M 2 6( H $
=&- ;
*+&
A $ S
M O'/' P>
+C > 0 ; F ,"$ M
$ .
G < F & R* &7R* & K* &7K

G A ! :
O/' PS = :
& R* &7R* & K* &7K
# " : = > ? --6 716 ?1 ?

"<+ 1?1I0C : !2
& R* &7R* & K* &7K 9 M ;
F
*+
1 0 --6 716 ?1M , "" X 3 .>
. " : 3 M
1.1.8 > A ! $ $ ! !B
G < F O+ P ;
R
3G / O+ P O'+-PM
G < O'+-PM ];
: W 9]6
96]S
G + $ "& 1?1I0C> & ,<!%.M

9]6 96] 9 X3
*++
% % $4 !
2.1.1
2.1.2 73M ( !B
" $ ! C R
" $ R
E - R
2.1.3 F N !B
< !
2.1.4 I !!4 B
= R
--6 716 ??R
--6 716 ? R
--6 716 ?1R
--6 716 ?@R
--6 716 # R
--6 716 @4R
2.1.5 B
U C ! 8M
E 5&5M E
N /! C M M
! E :
*+%
$ ( !: ;
( M : C 2
( M M ( M: ;
C : %
M : : : L
2.1.6
2.1.7 U ! 4 B
A ! ! C S
A ! C S
# A E ! :
! S
2.1.8 > #$ ! ( B
• < =&- % M % M
>
.%' ' 7
*+,
2.1.9 > A !B
0 ; = M
>
+C > 0 ; \
•
*+
9 M : %
= $M
# $ : M
: >
. A⋅ B ⋅C ⋅ D + A⋅ D
. B ⋅ C ⋅ A + B ⋅ ( A ⋅ D + A ⋅ D)
. ( A + B ) ⋅ (C + E ) ⋅ ( B ⋅ E ) ⋅ ( A ⋅ D )
. (A + B) ⋅ (C.D + C ⋅ D) ⋅ ( A ⋅ D + A ⋅ D)
2.1.10 > A ! $ ! !B
< ! O'/' PM
< F M >
*%'
# 0 '+ M O/' P
: >
*%*
+ + $4 N!
3.1.1 73M ( !B
/ E ; --6
"<+ R
3.1.2 F N !B
< !
3.1.3 I !!4 B
= R
? = R
? --6 716 ?1R
? "<+ 1?1I0(
3.1.4
3.1.5 B
< %
--6M % "<+ --6 9
M %
; HHR > I7'B

3 $!
" "<+ 8 K , %
$ . --6M $! "<+ O P
--6 ( M : : "<+ $
*%
#M3 M : : M
: --6 E #M# & : E
: "<+ $ --6 & E
% --6 ( E
$ 2 F
3
"<+ % --6
3 M 2 ;
( E ; M
: ! M 2
"<+ M
; I7' > HHRB 9 M

: "<+ M % M !
--6 M % M?3 / " M --6
M /: ! % M:
"<+ 9 M ; "<+ M
% E --6 "<+
3.1.6 U ! 4 B
α) (% : : --6
"<+ 1??? 2 :
β) (% : --6 "<+ M X
"" X 3 f "" 9 : f ""
--6 +9(' "+6("-+ S
3.1.7 > A !B
< --6 Z "<+ F , "" X 3 .>

*%$
. < O"PM O P O(P :

? 3 O/P ) ;
M
. < % M
, --6 X 3 "<+ X .>
3.1.8
3.1.9 > A ! $ $ ! !B
< "<+ Z --6 F , "" X

3 .
" % +: 8
S
*%&
, , $4 T
4.1.1
4.1.2 73M ( !B
E R
R
4.1.3 F N !B
< !
4.1.4 I !!4 B
--6 716 ??R

--6 716 ? R
4.1.5
4.1.6 B
E M V
; / M
! $ ;
$ O P 0 E : :
N % ! R9
M
:Q8 >
0 % % -9 ! : R
*%
! '8 % )% + +% ' % +% 9:%' - :

R
# % +% ) )% - (% :
R
1 ( %''8 ; Z R
3 98 ) % -] J :
4.1.7
4.1.8 U ! 4 B
" : E
M E M : ;
S
4.1.9 > A !B
0 ! % (
>
G! $ !:
W % 2 M !:
9 L :
0 % 3o"
?o" 9
M :
? >
- X 3o"R
*%+
- X ?o"
9 L ;
E : /
: % 3o"
?o"M >
" L % L M
: M L M/X X?
D) " ( ( K
/ % ;
"
/ C / !
C/&5+ : % $ ! /6-+ :
*%%
! 0 K ;
>
. + 2 ,62+. : "
. + ,62+. : "
M / C
. + 2 ,'2 . : /
C M "
. + ,'2 . : / C
: " ;
. + ,62+. : $ $
0 ; /M CM " M L
: K % M '2 62+M :
/6-+ : :
0 > M
2 M ! - 0 ; 8 N
M :
E N M
E >
• < Z E 8
M M R
• ( Z
9 L : K L
/
*%,
*%
- - $4
5.1.1 73M ( !B
/ #>@R
/ C" D
R
5.1.2 F N !B
< !
5.1.3
5.1.4 I !!4 B
0 D R
3? $ H R
? "<+ 13 C(R
? --6 716 #@R
5.1.5
5.1.6 B
0 E (
W : ; 2 M
! 0 > , 82 .
M p #>@M @ M
E 9 @
! # ! , #>@. "
@ M : !
*,'
@ M E N :
!
/ 2 M EM : !
5.1.7 U ! 4 B
• " E : L
: S
• A ;
C" S
5.1.8 > A !B
α) < = M ! M %
:
β) & = D : ; C"
; "& 13 , C" Z 7 . :
χ) 9 L : U D
!
5.1.9 > A ! $ ! !B
# 9 L " U D D 72 /
: ,/M CM "M .
*,*
U D " ! M
1 < F
*,
. . $4 ! !
6.1.1
6.1.2 73M ( !B
/ R
/ C" R
6.1.3 F N !B
< !
6.1.4 I !!4 B
--6 716 @#R

--6 716 @4R
--6 716 @3
6.1.5 B
0 E E
M M N ! A $!
! M !
% ' M , 2 M 8.E
% 0 :
E $ # ;! # ,: * * 8. 0 :
8 , D. E $
! # #$ ,* * 8. ( :
2 2 +
*,$
E E ! : E
0 E :
< ! 2 - 8 :
g<M X< f<
6.1.6 > A !B
< = M C" M --6 716 @3

,+ > : .
0 O'/' PM L M
6.1.7 > A $ ! !B
• < = B : 71 @# :
E + >+ $
< = M B ! :
8
*,&
/ / $4 !
7.1.1
7.1.2 73M ( !B
+ ) 2 HR
/ ; ! 2 `
7.1.3 F N !B
< !
7.1.4 I !!4 B
--6 716 71R

--6 716 ?@R
--6 716 ??R
--6 716 7#R
--6 716 I#R
--6 716
7.1.5
7.1.6 B
M M
: E E2 (
M: E 8
- !
( M % M
% 8 M M : M
*,
M % 8 $
M L M
(% M E M !
M $ 2 M: ,
M . K +
! , F.M : ;
M :Q8 E2 M ! ;
+ L E ;
M
, F.
7.1.7 U ! 4 B
. (% :
7.1.8 > A !B
< = :
< = : ;
--6 716 7#M
# < : : L
+C > 0 ; F OAP
D) " ( ( K
< F : 2 G=
< F E --6 716 7#
*,+
# < = O9 " DP + > :

\
*,%
0 0 $4
8.1.1 73M ( !B
) R
< B B
8.1.2 F N !B
< !
8.1.3 I !!4 B
= R
? --6 716 71R
? --6 716 ?1R
? --6 716 ??R
< --6 716 71
8.1.4 B
0 O$ 2 PM E E $
8M L 2 :
( , .
F 9 % M
2 FM
M 2 F
M E :Q8 0
; 2 : V 2
*,,
"6+"= L :
; : :
F :Q8 M : F 9 O P
$ 2 M M
"6(/ M ; 2
8.1.5 U ! 4 B
A ; S
" % ! $ 2
8.1.6 > A !B
< F $ 2 &9+ : --6 716 71
< F $ 2 & + : --6 716 71
+C > (% , F ; $
" F ( .
8.1.7
8.1.8 > A ! $ ! !B
• < F 9& + 8 ; --6 716 71
+ >"
*,
1 1 $4 (
9.1.1 73M ( !B
/ ; ! /B R
9.1.2 F N !B
< !
9.1.3 I !!4 B
"& / "?@?@""'R
"& 6<#3@'R
"& '716 'R
) %
9.1.4 B
+ E "& , . !
; " %
! ; ! : $
/E ! M M ; M
M
]! /B N
M :Q8 M : ; M %
* '
K M M (
: L
9.1.5 > A !B
0 ; / "?@?@M L !
3 M %
" $
;
$ >
. ???? ???? Z
. ???? ??? Z
. ???? ?? ? Z
. ???? ? ?? Z
. ???? ??? Z
. ??? ???? Z
. ?? ? ???? Z
$. ? ?? ???? Z
. ??? ???? Z
L. Z
* *
) ) $4 2
10.1.1
10.1.2 73M ( !B
/ R
/ C" R
10.1.3 F N !B
< !
10.1.4 I !!4 B
"& " 71]" 17R

"& 71]"1 R
) % R
10.1.5 B
0 E W
: ; 2 M
! 0 > , 82 . M
p ?>1M 1 M E
9 1 ! ? !
, ?>1. "
V M :
! ? MEN
:
*
! / 2
M EM : ! ;
10.1.6 > A !B
0 ; " 71]" 17M % !

; $ )
! $
0 ; 71]"1 M % !
; $ C" 0 ;
$ C" !
* &
11 $4 2
11.1.1 73M ( !B
/ ; ! C0 R
11.1.2 F N !B
< !
11.1.3 I !!4 B
"& 71]"- 11R

"& 71]"37#R
) % R
11.1.4 B
]! L M :
: ; ' M
! M ! %
! ' L l 2
$l
" L! M % 2 M EM
M
E
K ,] 2h. &
*
; / %
E
12
12.1.1 > A !
< C0 "&H 71]"- 11 71]"37#M 6 H

C 2 K M %
* +
13 % $4 2
13.1.1 73M ( !B
/ ; ! /60 " < R
13.1.2 F N !B
< !
13.1.3 I !!4 B
"& 716 @ 'R

) % R
13.1.4 B
" MV : % ! E
! & E N
9
; ; E M
1 @ ( E $ 06/ Z 0 6 / E , 8
/60 Z / $ 6 0 . 9 E
! E
0 06/ ,1 @ .
,1 @ M . / ; E E
/ M :
* %
E ; M M
M: M
A E M
M EM % D:
' M M
2
13.1.5 > A !B
* 0 ; 716 @ ' % ?%/ Y ?%

* ,
14 + $4 2
14.1.1 73M ( !B
/ ; ! R
14.1.2 F N !B
< !
14.1.3 I !!4 B
"& "i4 346R

) % R
14.1.4 B
< /< , / < D.M M E

: M ; !
+ : :
: : M :Q M
; M E
+ < /< E M L! :
, +<M . E N +
< 6 (
*
/ M
E : M
$ ' M E : E ! M
EM N E : E
/ /< : L :Q
, ; .M /< , D /<.
/< K
14.1.5 > A !B
* 0 ; "i4 34 ; $ % ;
: 6 =
!
" # $% &'('''
) $ $&%* +, ,
--- . /
0 1 20 3 0 1 45
4 6 7 6 70 3 0 $8' 8 ''%
3 0 0
9 4 6 7 6 70 *%8* 8 ''%
:
; 51 6 < 20 0 ,* **8' 8 ''
= >>? 6 20
20 @
!
" # $% &'('''
) $ $&%* +, ,
--- . /
$
Curso de Lógica Programável ............................................................................................................... 5

1 Introdução ................................................................................................................................... 6
2 Dispositivos lógicos programáveis: princípio de funcionamento ............................................... 7
* 1 1 A6 6 B . ,
! 6 B
$ 1. ! *'
& *'
4" **
3 O software QUARTUS II.......................................................................................................... 11
$* > 20 *
$ *
$$ 1 6 / C 20 $+
4.1.1 Histórico ...................................................................................................................... 36
4.1.2 Vantagens de uso ........................................................................................................ 37
& 6 6 3E1 $%
4.2.1 Entidade ...................................................................................................................... 38
4.2.2 Comentários ................................................................................................................ 39
4.2.3 Classe de objetos ......................................................................................................... 40
4.2.4 Tipos de dados escalares ............................................................................................. 40
4.2.5 Tipos de dados compostos .......................................................................................... 40
4.2.6 Operadores .................................................................................................................. 41
4.2.7 Representação numérica.............................................................................................. 42
&$ 9B &
4.3.1 Atribuição.................................................................................................................... 42
4.3.2 Comando WHEN ELSE ............................................................................................. 42
4.3.3 Comando WHIT SELECT .......................................................................................... 43
4.3.4 Comando BLOCK....................................................................................................... 44
&& 9B <F &&
4.4.1 Comando PROCESS ................................................................................................... 44
4.4.2 Lista de Sensibilidade ................................................................................................. 45
4.4.3 Comando IF................................................................................................................. 45
4.4.4 Comando CASE WHEN ............................................................................................ 46
4.4.5 Comando NULL ......................................................................................................... 47
& &%
4.5.1 Latch............................................................................................................................ 47
4.5.2 Flip-Flop...................................................................................................................... 48
&
4.5.3 Contadores .................................................................................................................. 50

4.5.4 Máquinas de estado ..................................................................................................... 50
CADERNO DE EXPERIÊNCIAS ....................................................................................................... 53
Introdução .......................................................................................................................................... 54
1 Aula 1 ........................................................................................................................................ 55
2 Aula 2 ........................................................................................................................................ 57
3 Aula 3 ........................................................................................................................................ 58
4 Aula 4 ........................................................................................................................................ 60
5 Aula 5 ........................................................................................................................................ 61
6 Aula 6 ........................................................................................................................................ 62
7 Aula 7 ........................................................................................................................................ 63
8 Aula 8 ........................................................................................................................................ 65
9 Aula 9 ........................................................................................................................................ 66
10 Aula 10 ...................................................................................................................................... 68
. > 20 @- +
@6 2G A 20 %&
H/ 2 = >> %&
I"JH 9 > 20 K 99 %,
! "
+
1 Introdução
# $%% &
' ( )*
+
' ( )*
" B @ 20 6 L 6 6
3E1 @ > 0 5( <
/ 7 M 6 5 0
7 /B @ B L < /
2G @- = >>
" 20 L 1N
20 @- = >> 5 A
6 6 3E1 / / 6 20 6 < B 0
@ <
4 /5 6 6 3E1 # @
/ 20 //
%
2 Dispositivos lógicos programáveis: princípio de

funcionamento
1 A6 6 B 0 6 < 6 L 20
@ O 6 20 P C O 20
7 - PD 1 @ 5 / 6
@ A6
7 Q( 6 A6 <
6 @ O 6 20 P /
1 6 < @ A6 6 B / 20 A6
#
A6 .
6 B L 2
6
5 6 A6
6 B @ 20 A L< A6
5 @B S
@ L < < 20 /
6 A6 6 B (
B # 5 6
< B@ 6 ( < B 6
/ @
@ A6
M 6 0 /
C 0 L D /B / @@ 7
A 0 6 6 @ @ @ (@ T
. 7B 7
6 @ / 5
H A6 6 B ( ! 1 < R 0
/ 1 1 @ 6 / . #
A6 6 B
o 1C D
,
1 C, D# 0
I1 H 20
A6 #
• C - D# 0 6 R L
• ! C. - D# 6
1C " D# ( <
20 A6 . 9 0
1 .0
o ! C/ . -D# H ! 0
< 1 " @ 20
C< @ 20 7 D
< 1
2.1 CPLD – Dispositivo de Lógica Programável Complexo

@ B 1 0 1 > 5
! " C 0 - &D < < 0
1 6 " # $ %& C 1 0
1 -D H < 15 R 9 /
A6 < 6 @ / 20 1 < 0
B B 6 20 < 20
@6 6 6 1
9 9
U U
>
9 9
U U
2
2.2 FPGA – Arranjo de Portas Programáveis por Campo
H ! @ 1 < " < 1 L <
R / . 9 ! L 6 R / "
0 @ ! # $ %& ! #'
C1 34 " 8 D H 9 A6 ! 0 < 1
. < 5 9 >8H @6
@
.0 ! 6 .
V / A6 @ 2G @ / A
( C @ 6 D
1 6 @ / 20 ! 0 B
20 @6 20 " @ 20 5
B ! A 6 20 < ! B /
6 20 < @ 6
H 6 6 !
9 9
>8H >8H
9 9 9
A6 A6 A6
9 9
>8H >8H
9 9 9
A6 A6 A6
9 9
>8H >8H
9 9 9
A6 A6 A6
9 9
>8H >8H
2 / .
*'
2.3 CPLD x FPGA

K L ! 1 / 6 # < 5 7 W <
5# X1 20 0 <
H 15 L 2G 20 A6 ;B
! 5 2G 6 C1 D B @
@ 2G 0 () < B
@ ( < . 6
* ) 5 6B(
1 @ @ @ @
L 20 20
@ 7
$ *+ 5 L C D 6 2G
" L
& # @ 5
7 " 5 7 5
* , L 20
6 20 / 0
**
7 @ 5 @ L @
0 0 @ 7 5@
20 L 20 L 7
+ - . L < L
6 6 20 B B 7 - @ <
@ L @ @- 18 ! " 6
6 L @ ;4 ! C6 ! . D
4 @ . 0 L @-
I Y B
2 @ @ L @
2.5 ALTERA
I : < @ L @ Q 0 @ @ / 4"
C--- D 20 @ / ( < @
L I0 / <
< / 3E1 6 @ / 7
2G @ L
4" @ @- 7 = >> <

7
3 O software QUARTUS II
H = >> 5 >1" C1 2 ( / 1
> 6 D L 4" " @-
@ < 6 @ B --- H
( 131 < 7 @
@ . Q G " / ( 0 ,*
Z /" < 5 < 7 0 I
G 6 @ 2 @ 20 < 0
<
H = >> L @ . @
@ C 6 6 20 6 > 7
7 11
H 0 #
/ B B @ " B B A 6
@
/ < < G
/ * @ 2G @ @ .
/ B 6 @ 20 I
0 < @
7 @ 2G = >>
3.1 Instalação
= >> / 6 20
3.2 Criando o Primeiro Projeto

7 7 5 5 7 ZL
< 5 6 @6 . ZL <
0 . 1, B 6
*$
4 ( 20 < 0
*&
I 7 A
<
@ 0 < 7 <
0
*
I 5 < > 5 R L B
/
5 / 0 O P 0 5 . / <
< < " B( = < @
< 0
*+
I 7 > @
- & 2 I 20 *3 . 4"& & 5 5
@ L @ @ # C & D
< C D @ . C D? < <
@ - 0 B @ I "& & 0
@ < @ 2G ?/
0 I . @6 @ 7 @ J$'''
< < < < < @ .
@ " $'+& &&(*'
I #3 : < L H A 6 B
6 7
@
*%
I 5 @ = >>
@ @< (
< 0 0 7 = >> I
0 7 @ < 0
*,
" R 3 @< 0
6 0 ! 6 5 Y
" < 3 @ C
I 6 D B
3.3 Desenvolvendo um projeto usando diagrama em blocos

(esquemático)
H= >> < @ @ I
6 / < 3E1 >
20 6 /
H 5 < 6 / B
< 78 0 . B 6
*
I 5 5 < 20
! 6- ' * 3 < H[ K < 6 / B
< >
<
. < @ .
20
+ / C D B 7
@
L 6 20
'
L 6 20 / C
D
5 @ / 5 < < C Q
< / D B < 6
*
I 5 . 2G
= >> 6 #
) # ( @ 2G . B 4
@6 20
3 #
o . # 20 < @
%&.. 1 @ 5 L < < / 20 A6
@ 1X
# /B
o ! )) # / @@ (
o # " A6 /B C I1 H IH JH D
o 3 #
o # #
/
o * # L @ (@
< 6
. / L . 20
6 #
* > A6 #
> ( 9 1 C
Q < / D#
$ 2 .G A6 L @ 6 20
< / @ @ @ #
$
& > . @ . #
X" B@ 3E1 6 / 3B 6
* &
K L B( B * 9 "
5 / . B 6 I
5 7 20 20
@ 6 B
6 20 B 6 B 6
&
3.4 Desenvolvendo um projeto em VHDL

< 3E1 < I - 7 20 3E1
B / < . A 6 3E1 A 6
/ / < 3E1 " 6 < 6 /
C / A 6 3E1 D / 20
3.5 Definindo a pinagem do projeto

K L @ < @ 1 B 6
< B B " / B 6 < @
6 20 @ 6
I 5 @6 6 1 I 0 0 0
I - B 20 I
@ < @ B 6 A6 Q <
7 > B @ 6 20 @ .
B B 1
7 6 6 20 @< #
H / 0 6
H: B 6
H 6 B
H 1 B
3.7 Criando um componente

I . @ / B .
= >> A >
L< < 0 R <
. 7 B 20
%
/ < K
L < 9 '; 9 *2 9
. B //
I B 5 ( / < 3E1
/ @ < 7 < .0
/
@ (@ /
A6 . H / < 5 B L>
* < 7 ( @
< < / (7
,
20
H= >> L 2G " 2G
#@ 20 @ @ @
0 ? ) & )
L 20 @ L 20 < 0
20 1 ! @ 5
7 ? ) & ) )
H 2 5 < 20 " <

\ 2G @
A 20 < 20 B 0 .
7 < = 1 & ) I = >> / .
I 5 7 @
B # # 0 ! Q <
/ 6 / . 0
I < 0
$'
I 5 7 6 < < / 7 H 6
@ < < B @ 0
20 ( 0
/ 0 O 8 P? / 0 @ *
0 1 < 0
( 4 7 < 6
< 6 @ L @
B @ @ 0
/ G < 0 / 6
9 0 I 20
] L 5
< / 0 # L
< / 0 < # L
" 20 @ K @ <
B K L
/ G 6 @
1 7 H 0 5 @ 7
I A6 / . 2 '
$*
I A6 * 2 *
Y 5 Y
I0 C T H 0 5 @
D
6 ! 6 A
/ C D
: : @ <FQ @
6 6 @6 20
• < 7 @
6 B
• * & @
6
• & @ @
6
• # 2 @ <
6
• V @
6 / B
6 A 6 ! S
$
• * @
: 2
• @
:
•
• - 2 @ '^
*''^
•
K L @6 @ <
* &
4 < @ A. 5 @ @6 2G 20
< " * 7 6 *
$$
I 7 * " 6 < @
* # @ < 6
6 20 < * "
6 20 7 20
@ 0 2 <
* <
. < @ <
@ @ 20
* / . / @ 20 H B @
/ 5 20
$&
" ! 9 - "! 9- *
> ' ' ' ' ' ?
> ' ' * ' ' ?
> ' * ' ' ' ?
> ' * * ' * >
> * ' ' ' ' ?
> * ' * ' ' ?
> * * ' ' ' ?
> * * * ' * >
? ' ' ' ' ' ?
? ' ' * ' ' ?
? ' * ' ' ' ?
? ' * * ' * >
? * ' ' * ' >
? * ' * * ' >
? * * ' * ' >
? * * * * * >
< 20 9 1
" 20 6 " 6
@ 5 / .
$
@ < .
/ A6 B X
$+
4 VHDL – A linguagem de descrição de hardware

4.1 Introdução
4.1.1 Histórico
I 5 %' ,' @ B 6 1 1 @ C1 1D
6 3E >
6 20 6 1 (
/ 20 6 6 6 < @ \ B
< 20 @ 7
. I 5 B7 20 7
@- L @ 6 0 20 L 20
@- C< 6 \ 20
D* H / 6 @- < @- <
2G < @ > @ L < 6
@ L < . 5 I
7 - < 0 / 6 6 5
7 - 6 H <
. 6 K
L B 2G L 7G > 6 @ <
R @ 20
20 6 @- @ 0 @ 20
6 E 56 5
/ 6 6 K @ 20 @-
/ < 0 < 7 - 6 3E >
< 6 @ 20 < @ 6 /
7 @- " @ #
• @ / 20 6 . . 6 @ /
6 L @ / 20 <
6 @ / 20 20
> @ 2G
• 6 @ / 20 C / . _ 5 D
> <F .
• 6 A6 6 B C 1 D <
< 4
$%
@ 6
< 2G @
@-
20 6 6 20 7 - 6
6 6 6 R @ 0 Q " * ,%
3E1 @ L >""" ( 0 3 6
/5 . 7 - E @
7 - L 6 6
@ < / 3E1 3 6 < <
6
4.1.2 Vantagens de uso

6 6 @ 20 7 - 3E1 5
20 6 4 2G A 6 3E1
4.2 Princípios da linguagem VHDL

5 @ < 3E1 5 6 6 3 .
C D . B
). 3E1 L / @ . <
3E1 6 6 6 20 < 0 B B < @
6 7 - 5 < 3E1 6 6
20 7 - @ L @ 2 < 0 / 7
6 6 6 20 Q 0 @ L < <
$,
B 0 @ L 6 20 5 B / 6
. 3E1
= @- C /S ; D 5
2G < 6 <F / ? 6
B L A . 7 - <
@6 20 @ . 2G 6 0 . <F L
C ( R D
A 6 3E1 @ .G
7 - I0 . <F 6 6 C <
60 A 6 <F B D B< 6 20
7 - / 7 I0 . A
6 2G L < 6 1 !
@6 20 I0 . < . 3E1 . 5
A6 < 0 @ 3E1
H 5< 3E1 B 7 < > 6 @ < .

5 < 6 6 5 #
< 5 B B
B A6 2G
A6 /B ? 7 < 5
5 7 6 @ 2G /B >
@ 6 L 20 A 6
8 LB " @ 5
/B 3E1
4.2.1 Entidade
K C -D 5 / 20 <
7 @ 20 5 A6 K 5 #
20 4` < 5 6 6
0 @ C D I < @ 20 5
H 0 #
• # ?
• # # @ 0 L
L A6 ?
• ! )) # / 20 ?
• # # / < < <

L L 20
" 6 5 B @
20 "I1 6
@ ( E>4" 4K " 6 )
1 @ 5 < 5
@ @ @ 7 6
20 B 20 .
< H@ 5 9"!>I
I . 5 L 20 A6 O"P O P O/P
 9 "P?
O >!I P?
< O > "P
5 / B I B
A 6 5 6 6G A 6 <F 0 /
< 0 6 6G A 6
<F 6 0 . 20 / #
9 0* "0 9 A? A B& C
="<#"! = A? A2 B& C
*#D0" * A? A, B& C
4.2.4 Tipos de dados escalares

/ 6 @ 0 4 0
R 20
H 6 6 3E1 0 #
4.2.5 Tipos de dados compostos

/ 6 @ 0 0 #O `P#
O9>4a3" 4H P O9>4P O 4 >I!P
O E 4" P C / / . D I 20 / R
5 @ 5 O1HZI4HP O4HP
@ 6
&*
* !# A= 9 < E> FG B H?>??>>??I
? > ? ? > > ? ?
E>G E?G EJG EKG ELG EMG ENG EFG
* !# A= 9 < EF . >G B H?>??>>??I
? > ? ? > > ? ?
EFG ENG EMG ELG EKG EJG E?G E>G
H / 5 R /
6 / / 20
. 6 ,/ 0 /
ENTITY Contador8Bits IS
PORT( clk : IN bit;
Q : OUT bit_vector(7 DOWNTO 0));
END Contador8Bits
4.2.6 Operadores
H @ 0 < / Q . 20
2G / 6 Q
H Q Q 5
6 Q
A6 . .
b 8b c cb d db
20 ) ( e
) (
20 f 8
ff /
I # O P B
&
I B ( Q @ @ L
6 A 6
4.2.7 Representação numérica

/ B 5 B
@ 20 L 3E1 H ". 6 2G
@ @
CONSTANT x : INTEGER := 12; -- Não havendo indicação, admite-se base 10

CONSTANT y : INTEGER := 10#12#; -- #10#..# indica que o valor é decimal
CONSTANT z : INTEGER := 16#0C#; -- #16#..# indica que o valor é hexa
CONSTANT w : INTEGER := 10#1100#; -- #10#..# indica que o valor é binário
CONSTANT k : INTEGER := 8#14#; -- #10#..# indica que o valor é octal
= / 5 / ( < 0 / B I
0 2G A. .
ENTITY teste IS
PORT( A, B, C : OUT STD_LOGIC_VECTOR (3 DOWNTO 0));
END teste
ARCHITECTURE main OF teste IS
BEGIN
A <= “1100”;
B <= (‘1’, ‘1’, ‘0’, ‘0’);
C <= (3 DOWNTO 2 => ‘1’, OTHERS => ‘0’);
END main
4.3 Comandos Básicos Concorrentes

0 < < 6 2G < 0 .
<FQ 6
4.3.1 Atribuição
/ 5 / O cb P /
< < / . 0 < @ / 0 @
/ ObP < 3E1 5 0 6
S <= A AND B;
/ B 5 / O #b P @ @
/ 20
4.3.2 Comando WHEN ELSE

0 < B / 20 /B 5
&$
destino <= expressão_verdadeira WHEN condição ELSE expressão_falsa.;
< # / " + 8 < +

@ / " + 85 < + @ @
( @ R 2G
@ . / . #
destino <= expressão_verdadeira_1 WHEN condição1 ELSE

expressão_verdadeora_2 WHEN condição2 ELSE
expressão_verdadeora_3 WHEN condição3 ELSE
expressão_falsa;
1 @ . 0 @ A B / 7 2G @
H . / . 20 @ ( (&
ENTITY Decoder IS
PORT ( A,B : IN STD_LOGIC;
Q : OUT STD_LOGIC_VECTOR (3 to 0));
END Decoder
ARCHITECTURE main OF Decoder IS
BEGIN
Q =< #2#0001# WHEN ((A = 0) AND (B = 0)) ELSE
#2#0010# WHEN ((A = 1) AND (B = 0)) ELSE
#2#0100# WHEN ((A = 0) AND (B = 1)) ELSE
#2#1000#
END main
4.3.3 Comando WHIT SELECT

" / @ 20
. 0 B ZE"I " " 0 . 5 <FQ
4 2G . 0
. 2G 20 / OgP 5 5
O4HP O1HZI4HP <FQ
@ H4E"
R 20 @ < / < 7 2G
@ @ 6 5 .
WHIT expressão SELECT

Destino <= expressão1 WHEN condição1,
expressão2 WHEN condição2,
expressão34 WHEN condição3| condição4 ,
expressão5 WHEN condição5 TO condição10 ,
expressão0 WHEN OTHERS;
&&
H . / . @ 7 . 6
Z>4E " " 4
ENTITY Decoder IS
PORT ( A : IN STD_LOGIC_VECTOR (1 TO 0) ;
Q : OUT STD_LOGIC_VECTOR (3 to 0));
END Decoder
ARCHITECTURE main OF Decoder IS
BEGIN
WHIT A SELECT
Q =< #2#0001# WHEN “00”
#2#0010# WHEN “01”
#2#0100# WHEN “10”
#2#1000# WHEN OTHERS
END main
4.3.4 Comando BLOCK

" A 6 < /
@ 0 @ ./ 20 . 5 6
nome_do_bloco: BLOCK
-- Declaração de constantes,variáveis e outros sinais.
BEGIN
-- comandos
-- commandos
END BLOCK nome_do_bloco;
4.4 Comandos Básicos Seqüenciais

4.4.1 Comando PROCESS
" @ < 5 60 <F 4 (
5 B .
R B <F . 5 6 #
nome_do_processo: PROCESS (lista_de_sensibilidade)

-- Declarações do processo:
BEGIN
-- Comandos seqüenciais
END PROCESS nome_do_processo ;
H @ a @ @ H
5 H a a / 0 <
< 5 5 B . L<
@ 20 I 60 2G 0 @ 2G
B / ? 0 0 2G 2G B
&
7 A 9"!>I 0 <F H 5
20 "I1 H " a a
4.4.2 Lista de Sensibilidade

/ 6 < O Y
P > 0 5 < 2 /5
. 20 L / B
O P
4.4.3 Comando IF
H > . <FQ @
. 0 " / B .
< 20 @ @ 20 > " "
( . 20 / @ 20 20
@ 7 > 5 20 " > < 2G
@ 4 " > " " 0
. > 5#
IF condição1 THEN
Bloco_verdadeiro1 -- se condição1 for verdadeira, executa isso
ELSIF condição2 THEN -- senão, testa a condição2
Bloco_verdadeiro2 -- se condição2 for verdadeira, executa isso
ELSE -- se condição1 e condição2 são falsas,
BLOCO_FALSO -- executa este bloco
END IF;
6 20 B " . @ >
ENTITY TesteIF IS
PORT ( A : IN STD_LOGIC;
B : IN STD_LOGIC;
S : IN STD_LOGIC);
END Latch8Bit;
ARCHITECTURE main OF TesteIF IS

BEGIN
PROCESS (A, B)
BEGIN
IF ((A0 = 1) AND (B = 1)) THEN
S <= 1;
ELSE
S <= 0;
END IF;
END PROCESS;
END main;
&+
4.4.4 Comando CASE WHEN

H " ZE"I . 20 /
20 . 0 B > " "> 0 5@
@ <F R < / . 2G
. 2G HK 2G
0 ( / OgP 4 /5 5 4H
1HZI4H / @ . R H4E"
0 / 2G
/ . 5 . " ZE"I
CASE expressão IS
WHEN condição1 =>
-- comandos da condição 1
WHEN condição2 =>
-- comandos da condição 2
WHEN condição3 | condição4 =>
-- comandos das condições 3 e 4
WHEN condição5 TO 10 =>
-- comandos das condições de 5 a 10
WHEN OTHERS
-- comandos para as demais condições possíveis
END CASE;
6 "@ @ ( (&
ENTITY Decoder IS
PORT ( A : IN STD_LOGIC_VECTOR (1 DOWNTO 0);
S : IN STD_LOGIC_VECTOR (3 DOWNTO 0));
END Latch8Bit;

BEGIN
PROCESS (A)
BEGIN
CASE A IS
WHEN “00” =>
S <= “0001”;
WHEN “01” =>
S <= “0010”;
WHEN “10” =>
S <= “0100”;
WHEN “11” =>
S <= “1000”;
END PROCESS;
END main;
&%
4.4.5 Comando NULL

H IK 0 . 20 6 " 5R . 2G .
20 < @ " ZE"I /5
> " "< 20
20 6 . @ IK 20 & / 2G
@
ENTITY Decoder IS
PORT ( A : IN STD_LOGIC_VECTOR (1 DOWNTO 0);
S : IN STD_LOGIC_VECTOR (3 DOWNTO 0));
END Latch8Bit;

BEGIN
PROCESS (A)
BEGIN
CASE A IS
WHEN “00” =>
S <= “0001”;
WHEN “01” =>
S <= “0010”;
WHEN OTHERS
NULL;
END PROCESS;
END main;
4.5 Circuitos síncronos

0 < < . :< I
20 . /5 < 0 : 7
0 @ 20 5 : 5
/ 0 B 5
2G B @ 6 20
O P 2 B 0
L
/ 5 @ (@ < 5
20 L 7
4.5.1 Latch
H 7 < L C=D
C1D < C"I D 5 ? <
L
&,
Latch
D Q
EN
inst
20 7 / 3E1
ENTITY Latch IS
PORT ( D, EN : IN STD_LOGIC;
Q : OUT STD_LOGIC);
END LATCH;
ARCHITECTURE main OF Latch IS

BEGIN
PROCESS (D, EN)
BEGIN
IF (EN = '1') THEN
Q <= D;
END IF;
END PROCESS;
END main;
I B . 7 L B / 7 6
6 5 20 7 ,/
ENTITY Registro8Bit IS
PORT ( EN : IN STD_LOGIC;
D : IN STD_LOGIC_VECTOR (7 DOWNTO 0);
Q : OUT STD_LOGIC_VECTOR (7 DOWNTO 0));
END Registro8Bit;
ARCHITECTURE main OF Registro8Bit IS

BEGIN
PROCESS (D, EN)
BEGIN
IF (EN = '1') THEN
Q <= D;
END IF;
END PROCESS;
END main;
4.5.2 Flip-Flop
K @ (@ 5 < 7 5 L L / K
@ (@ < < 5 ( 1 < L
&
@ 2 @ 5< @ (@ 1 A 6
< : (
20 C< / D 3E1 Q /
" 5 20 6 @
*C / D ' C D 4 0 20 / . :5
:#
(clk’EVENT AND clk = ‘1’) -- Transição de subida

(clk’EVENT AND clk = ‘0’) -- Transição de descida.
1 @ (@ 6 H/
/ "3"I4 20 20 /
:
ENTITY FFDDemo IS
PORT ( D, CLK : IN STD_LOGIC;
Q : OUT STD_LOGIC);
END FFDDemo;
ARCHITECTURE main OF FFDDemo IS

BEGIN
PROCESS (D, CLK)
BEGIN
IF (CLK'EVENT AND CLK = '1') THEN
Q <= D;
END IF;
END PROCESS;
END main;
@ 5 B L < . < 0 0
: 20 / . @ (@ 1
* C "4D ' C 4D
ENTITY FFDDemoSR IS
PORT ( D, CLK, RST, SET : IN STD_LOGIC;
Q : OUT STD_LOGIC);
END FFDDemoSR;
ARCHITECTURE main OF FFDDemoSR IS

BEGIN
PROCESS (D, CLK)
BEGIN
IF (RST = '1') THEN
Q <= '0';
ELSIF (SET = '1') THEN
Q <= '1';
ELSIF (CLK'EVENT AND CLK = '1') THEN
'
Q <= D;
END IF;
END PROCESS;
END main;
4.5.3 Contadores
/ 0 L C 2G
/ D = 0 2G @ <FQ 5 7
C L D B H
/ B. 6
K 20 5 :
6 6
6 5 A 6 B 4 ( &/
6 ". " 5
5 *'
ENTITY Contador10 IS
PORT ( CLK, RST, LD : IN STD_LOGIC;
A : IN INTEGER RANGE 15 DOWNTO 0;
Q : OUT INTEGER RANGE 15 DOWNTO 0);
END Contador10;
ARCHITECTURE main OF Contador10 IS

BEGIN
PROCESS (CLK, RST)
VARIABLE Count : INTEGER := 0;
BEGIN
IF (RST = '1') THEN
Count := 0;
IF (LD = '1') THEN
Count := A;
ELSE
Count := Count + 1;
IF (Count = 11) THEN
Count := 0;
END IF;
END IF;
END IF;
Q <= Count;
END PROCESS;
END main;
4.5.4 Máquinas de estado

B< 0 < @ 2G
O P < B< < " @ 2G
*
2G A " 20 5 R
2G / @ 2G
H @ B< 5 6
/ . 6 . @ @ 4 ( B<
< < @ < 5
9 <
" ' 8 " *8

'''* ''*'
" &8 " $8

*''' '*''
" 6 5 20 < B<
ENTITY MaquinaDeEstado IS
PORT ( UP, DOWN, RST : IN STD_LOGIC;
CLK : IN STD_LOGIC;
Q : OUT STD_LOGIC_VECTOR (3 DOWNTO 0));
END MaquinaDeEstado;
ARCHITECTURE main OF MaquinaDeEstado IS

BEGIN
PROCESS (RST, UP, DOWN, CLK)
TYPE Estados IS (Estado_1, Estado_2, Estado_3,
Estado_4);
VARIABLE Estado : Estados ;
BEGIN
IF (RST = '1') THEN
ESTADO := Estado_1;
CASE Estado IS
WHEN Estado_1 => -- Estado 1
Q <= "0001";
IF(UP = '1') THEN
Estado := Estado_2;
ELSIF(DOWN = '1') THEN
Estado := Estado_4;
END IF;
Q <= "0010";
IF(UP = '1') THEN
Estado := Estado_3;
Estado := Estado_1;
END IF;
Q <= "0100";
IF(UP = '1') THEN
Estado := Estado_4;
Estado := Estado_2;
END IF;
Q <= "1000";
IF(UP = '1') THEN
Estado := Estado_1;
Estado := Estado_3;
END IF;
END CASE;
END IF;
END PROCESS;
END main;
$
2 : ; /
5<
&
Introdução
" . B 2G I C * D0
. 6 / I 6 20 C + *'D 0
. @ 6 6 3E1
@ B@ 20 # >
* $ 6 A6 6 B
= A6 6 B . W
$ = @ 2 1 ! W
& 1 1
1 !
* 7 O *P " . B 6 / K
/ A6 /B = >>
< 6 / 6 @ 2G A6
* b JH 9
/ b I1 CIH4 9D
$ b CIH4 D H CIH4 9D
& b IH4 CC I1 9D JH C H 9DD
$ 1 @ @ / 6
*
" >Ia *
! >Ia &
*? >Ia,
*J >Ia+
*K >Ia
*L >Ia&
& < 20 @ @
+ ! [ @ ' ' ' ' *
> * ' ' * '
? ' ' * ' '
? * * ' ' '
%
2 Aula 2
• " 6 20 6 /
• . 1 /
* 1 7 A6 < 6 2G #
b C H 9D I1 C H IH4 9D I1 CIH4 H 9D
/ b CIH4 I1 9D H IH4 C H 9D
b IH4 CIH4
IH4 I1 9 I1 IH4 D H C H 9 H IH4 D
* > @ 9 1 %(
% 6 A6 /B " 6
9 1a% "! @ 6
H @ / 6 / #
= *
OL OK OJ O? " ! 9 - D
' ' ' ' ' * * * * * * '
' ' ' * * ' * * ' ' ' '
' ' * ' * * ' * * ' *
' ' * * $ * * * * ' ' *
' * ' ' & ' * * ' ' * *
' * ' * * ' * * ' * *
' * * ' + ' ' * * * * *
' * * * % * * * ' ' ' '
* ' ' ' , * * * * * * *
* ' ' * * * * ' ' * *
1 *# . 0 A6 6 @< (
1 # S : 5 B < 1>!* 1>! 1>!$
1>!& 7 A6 *
* / 6 7 .
,
3 Aula 3
• " 6 20 6 /
• . 1 5
K 5 L L 20 C/ B D /
C7 @( D C@ ( D < @ 2 5<
R C D L 20 O P 1 @
@ L B /
6 @ 6 CO PD CO PD A. B6
/ 5 6 #
9 = H
' ' ' ' '
' ' * * '
' * ' * '
' * * ' *
* ' ' * '
* ' * ' *
* * ' ' *
* * * * *
H < / 5 / .
Cin INPUT
VCC
XOR
A INPUT AND2
VCC
B INPUT NOT
VCC OR2
inst
XNOR inst8 inst6 OUTPUT Q
AND2
inst4
inst1
inst10
AND2
AND2
NOT
OR2
inst3
OR2 inst9 inst7 OUTPUT Cout
AND2
inst5
inst2
inst11
* 2 6 2G / B / ( (/ &/ C 5 O
20 PD#
! O 9
' ) '
)
) $
) &
+ ) ,
*' ) &
)
2 6 2G / B / ( (/ &/ C 5 O
20 PD / ( < 6
! O 9
& (
(, ) &
(& )
, ( *
*
C D " 5 L /
O S P CO PD
$ 6 / & /
6 : / 6 2G #
! O 9
' ) '
)
) $
) &
+ ) ,
*' ) &
)
* > &/ . 8 / &/ "

< / 20
9 / < / 20 5 5 <
< . K &/ %&*,* 3 @<

/ 2G
+'
4 Aula 4
• " 6 20 6 /
• . 1 <F
* / 6 @ (@ #
(
/ ( ;[
( 1
@ (@ ;[ @ (@ 1W /
/
$ = @ 20 C D @ (@ W < 0
7 W
* &9 < 5 &/ @ (@

[ @ @6 / .
CLK
VCC
NOT
OUTPUT Q1
inst12
NOT
OUTPUT Q2
inst13
NOT
OUTPUT Q3
JKFF JKFF JKFF JKFF inst14
INPUT
NOT
VCC
PRN PRN PRN PRN

OUTPUT Q4
J Q J Q J Q J Q
inst15
K K K K
CLRN CLRN CLRN CLRN
inst inst1 inst2 inst3
: K L
6 : @ :
* @ 9 18% 6 .
. :
+*
5 Aula 5
• " 6 20 6 /
• . 1 <F
* I . 5 B ' '
L // @- = >> H
O P O - P5 L 5 7 /5
: L @
0 @ > [>4
4 < 1#
L #
o > %&* 9 1 '( 6 6 ?

o > %& &+ 9 1 % 6 ?
o > %& && / @@ ?
o A6 O P O P
+
6 Aula 6
• " 6 6 3E1
• K /B
* 6 6 6 3E1
H < 6 6 3E1 W =
20 W
$ = <
& = @ B 7 + 2G W
/S / . 6 20 #
.# 6 6 C' %D#b'/**'*''*'
+ /S / . 6 20 #
S# 6 6 C% - 'D#b'/**'*''*'
* @ 2 A6 . * 3E1 6 6 / K
/ 20 6 :
/ @ 1 6 /
* @ 2 . * * 3E1
@ 2 . * 3E1
+$
7 Aula 7
• " 6 6 3E1
• K /B
* H< 0 W
. @ ZE"I " "
$ . @ ZE4 " " 4
& < 9 H [W
* > 3E1 @ 9 1 % 6 L
Z>4E " " 4 / / .
= *
OL OK OJ O? - " ! 9 - D
' ' ' ' ' * * * * * * '
' ' ' * * ' * * ' ' ' '
' ' * ' * * ' * * ' *
' ' * * $ * * * * ' ' *
' * ' ' & ' * * ' ' * *
' * ' * * ' * * ' * *
' * * ' + ' ' * * * * *
' * * * % * * * ' ' ' '
* ' ' ' , * * * * * * *
* ' ' * * * * ' ' * *
$ ' ' ' ' ' ' '
* > @ 9 18 $/ ZE"I " "

/ 6 #
+&
( !9- = * + ("
-
"K "J "? OF ON OM OL OK OJ O? O>
' ' ' ' ' ' ' ' ' ' ' *
' ' * * ' ' ' ' ' ' * '
' * ' ' ' ' ' ' * ' '
' * * $ ' ' ' ' * ' ' '
* ' ' & ' ' ' * ' ' ' '
* ' * ' ' * ' ' ' ' '
* * ' + ' * ' ' ' ' ' '
* * * % * ' ' ' ' ' ' '
+
8 Aula 8
• " 6 6 3E1
• K <F
* H< 0 <FQ H< @ W

". < @ H "
$ . @ >
& . @ " ZE"I
< IK W
* 1 &/ 3E1 "

&/ C 9D & / C=D SH C D
. @ L ( / "
5 H <
CH b 'D / 20 CH b *D K L <F > " "
20
* 1 O A6 K P @ 5 6 #
9 20 20 *
0 >I3 @ 5 @ / 6 #
*J *? #0=
' ' ' I1 9
' * ' H 9
* ' ' JH 9
* * ' IH4
' ' * I I1 9
' * * IH 9
* ' * IJH 9
* * *
++
9 Aula 9
• " 6 6 3E1
• K <F 20
* H< 0 W
H< 0 W
$ 3E1 20 / W" W
& H< 5 B< W
* 1 < B6
@6 / . B<
1 7 6
#
H < 7 ( / / C9H 9 D 5 < <
B. < I .
2 <
= < L B @ 7
+%
* . < Q 6 < / / 2
/ / B6 > /5 / 0 6 2 < <
L <
. < 6 B. <
6 6 ( / 0 / B
+,
10 Aula 10
• " 6 6 3E1
• K <F 20
• L 3E1
* H< 5 W
H< 5 C4 L DW
$ " A 6 3E1 < ' *$
* 1 B@ 6 2G #
4 ( R B@ 3" 1" " H 3" " EH
/ H 0 #
3" 1"# % 6
" H# 6
3" " EH# 6
H : 5 *EL C< : D
1 7 6
1 #1 B< @
1 B@ & 5 < &

B@ <F K L .
1 7 6
+
Anexo A – Instalação do Software

K 99 < : < 5 .
< 131 5
6 0 . 20 = >>
< #
P & -=-8 Q QO ## R ?QR?A@ A)
B <FQ / .
4 ( 20 < 0
%'
" 2G @- R
< 0
I 5 B 20 6 < 0
%*
I 5 A 20 = >> @ <
0 @ / @ < 0
I 5 7 = >> B I
@6 20 6 < 0
%
" 20 L
20 0
V @6 2G 6 0 ! 6
5 " < 0
%$
H 20 < 6
20 6 ( 7 B / 7 " 7
20 < @
> 20 X < 3
%&
Configurações após a instalação

. = B " O ## R ? 1 O ## R ?
1
I L< 6 @ . B / . < /
Q @- O ## < H[ C J) K >> 5 @-
= >>D
Obtendo e instalando a licença do Quartus II

H= >> Z / " 5 @ 6 5 ( < @ 6
2 @ B
I L< . = >> B 2 5 / .
0 2 B *
%
2 B R CI> D = >> B
20 5 @ L 2 A B<
= >> 5 R C 7 / . D B
B 6
< 1 ; I 6 9 3 " 9
< S
%+
Q B 7 6 @ 2 66 B CK
I D 7 C - D B 20 9 T " "
7 ( C ( B 0 @ 2G D <
7 20 6 " 6 B
( @ 2G 6 < 9 H/ 2 =
%%
I 6 7 IR CI> D < /5
20 T U ) * (" 1 " 2 )
' '3 2 < 9
( < 2 B ( I ( B .
< . 0 1 4 ( " 6 = B
4 < / 0
< 1 4 / ( < H[ X = B B
%,
ANEXO B – Instalação do USB Blaster

" ;*!! U O ##U
& , @ 3
% & O ##
HK 99 5 6 K 9< : " 5 0
7 : @< @ L < K 9 9
--- . / ( . h . /
A = / K 9 K 99
H < 7 - @ 7
< / < @ L H L
H K 99 ( 6 C < 20 <
/ / / D#
9Q QR?Q@ Q & Q (
" 6 B 4 6 B / .
< : . * 7 6 K 99 @ @6 / . <
9
%
6 K 9 9 C ;4 !D < "
- H 1 ! @ 2
6 L < 7 @ @< : B 6
K 99 @

Apostila SID

Enviado por

Dados do documento

Título original

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

Apostila SID

Enviado por

Direitos autorais:

Formatos disponíveis

CENTRO FEDERAL DE EDUCAÇÃO

TECNOLÓGICA DE MINAS GERAIS

Prof. Paulo Henrique Cruz Pereira

Objetivos (Competências, habilidades e atitudes):

Planejamento de avaliação sujeito a alteração, conforme necessidade ao longo do ano

I – SISTEMAS NUMÉRICOS .................................................................................................................................. 1

II – PORTAS LÓGICAS .......................................................................................................................................... 9

III – ÁLGEBRA BOOLEANA E MAPAS DE KARNAUGH.............................................................................. 14

VI – FLIP-FLOPS E REGISTRADORES ......................................................................................................... 21

VII – CONTADORES ............................................................................................................................................. 26

MEMÓRIA DE MASSA ........................................................................................................................................... 31

A dimensão de um certo conjunto ou seu número de elementos se traduz por um

Exemplo: os elementos do conjunto de letras do alfabeto (a, b, c, ..., x, z) são 23 ou vinte

Entre os sistemas numéricos existentes, o sistema decimal é o mais utilizado. Os

486 = 400 + 80 + 6 = 4 x 100 + 8 x 10 + 6 x 1 = 4 x 102 + 8 x 101 + 6 x 100 , ou seja,

Conversão de Binário em Decimal:

É o mesmo processo já estudado para base 10, ou seja:

logo: 10111(2) = 23(10) ou 10111(2) = 23 ou 10111(2 = 23

NOTA: devido a sua importância em sistemas digitais e processamentos de dados digitais, os

Conversão de Decimal em Binário:

Na conversão decimal-binário, podem ser utilizados dois métodos: o primeiro que é

Portanto nós utilizamos as potencias 32=25, 16=24, 4=22 e 2=21, ou seja:

Este método, evidentemente, exige um pouco mais de raciocínio, devido ao problema de

Conversão de Números Binários Fracionários em Decimal:

Ex.: 110,11(2 = 1 x 22 + 1 x 21 + 0 x 20 + 1 x 2-1 + 1 x 2-2 = 4 + 2 + 0 + 1 x 1 + 1 x 1

= 4 + 2 + 0 + 0,5 + 0,25 = 6,75 110,11(2 = 6,75

Conversão de Número Decimal Fracionário em Binário:

Neste tipo de conversão vamos dividir o processo de conversão em duas etapas:

Exemplo: 6, 75 6 = parte inteira 0,75 = parte fracionária

A conversão da parte fracionária é efetuada por um processo inverso ao da parte inteira,

Exemplo: 0,75 x 2 = 1,50 1

0,50 x 2 = 1,00 1 logo: 6,75 = 110,11(2

NOTA: Dependendo do número, chegar ao resultado zero na parte fracionário, às vezes, é

a) 111011(2) = ? b) 110111(2) = ? c) 10011(2) = ? d) 1011,101(2) = ?

e) 102 = (2) f) 43 = (2) g) 45,675 = (2) h) 36 = (2)

O sistema octal ou base 8 é composto por oito símbolos ou dígitos: 0, 1, 2, 3, 4, 5, 6, e 7.

Conversão de Octal em Binário:

Ex.: 137(8 = ?(2

137(8) = 001011111(2) ou seja 137(8) = 1011111(2)

Conversão de Binário em Octal:

Ex.: 11011011(2) = 11 011 011 = 3 3 3 (8) è 11011011(2) = 333(8)

1011101(2) = 1 011 101 = 1 3 5 (8) è 1011101(2) = 135(8)

Conversão de Octal em Decimal:

Esta conversão se passa pela conversão em binário e posteriormente em decimal, ou

17(8) = ? è 001 111 (2) è 1 x 23 + 1 x 22 + 1 x 21 + 1 x 20 è 8 + 4 + 2 + 1 è 15

Conversão Decimal para Octal:

22 = ?(8) è 10110(2) è 10 110 è 26(8)

a) 45(8) = ?(2) = ? b) 1011(2) = ?(8) c) 56(8) = ? d) 101 = ?(8)

Conversão Hexa para Binário:

Ex.: B15(16) = ? (2) B è 11 è 1011(2)

Logo, B15(16) = 101100010101(2)

Conversão Binária para Hexa:

De maneira análoga, basta realizar o processo inverso de hexa para binário.

Ex.: 10011011(2) = ?(16) 1001(2) è 9 è 9 (16)

Portanto, 10011011(2) = 9B(16)

Conversão Hexa nos demais sistemas e vice-versa:

a) 211 = ?(2) = ?(8) = ?(16) b) 1101011(2) = ?(16) = ? = ?(8)

c) 3747(8) = ?(16) = ?(2) = ? d) AAE(16) = ? = ?(8) = ?(2)

Adição e Subtração Sistema Binário

Devido a sua importância no processamento de dados digitais iremos verificar como

Os microprocessadores (CPU – Unidade Central de Processamento, ex. Pentium III) não

Caso 2: quando zero for adicionado a 1, o total será 1, ou seja: 0 + 1 = 1

Caso 3: quando 1 for adicionado a zero, o total será 1, ou seja: 1 + 0 = 1

a) Desenhar o circuito AND-OR para: _