TESE Paulo Cesar Vargas Luz

UNIVERSIDADE FEDERAL DE SANTA MARIA
CENTRO DE TECNOLOGIA
PROGRAMA DE PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA
Paulo Cesar Vargas Luz
CONTROLE RESSONANTE APLICADO À REDUÇÃO DE

CAPACITÂNCIA DE BARRAMENTO EM CONVERSORES COM
ESTÁGIOS DE POTÊNCIA INTEGRADOS PARA ALIMENTAÇÃO DE
LEDS A PARTIR DA REDE CA
Santa Maria, RS
2017
CONTROLE RESSONANTE APLICADO À REDUÇÃO DE

CAPACITÂNCIA DE BARRAMENTO EM CONVERSORES COM
ESTÁGIOS DE POTÊNCIA INTEGRADOS PARA ALIMENTAÇÃO DE
LEDS A PARTIR DA REDE CA
Tese apresentada ao Curso de Doutorado do

Programa de Pós-Graduação em Engenharia
Elétrica, Área de Concentração em Sistemas
de Iluminação da Universidade Federal de
Santa Maria (UFSM, RS), como requisito
parcial para a obtenção do título de Doutor em
Engenharia Elétrica.
Orientador: Prof. Dr. Ricardo Nederson do Prado

Coorientador: Prof. Dr. André Luís Kirsten
Santa Maria, RS
2017
CONTROLE RESSONANTE APLICADO À REDUÇÃO DE CAPACITÂNCIA DE

BARRAMENTO EM CONVERSORES COM ESTÁGIOS DE POTÊNCIA
INTEGRADOS PARA ALIMENTAÇÃO DE LEDS A PARTIR DA REDE CA
Tese apresentada ao Curso de Doutorado do

Programa de Pós-Graduação em Engenharia
Elétrica, Área de Concentração em Sistemas
de Iluminação da Universidade Federal de
Santa Maria (UFSM, RS), como requisito
parcial para a obtenção do título de Doutor em
Engenharia Elétrica.
Aprovado em 18 de Agosto de 2017:
Santa Maria, RS
2017
AGRADECIMENTOS
Agradeço a minha tia, irmã e mãe Eliana Dellinghausen Luz. Essa mulher que jamais
poupou esforços em me dar todo suporte possível para alcançar meus objetivos.
Ao professor Ricardo Nederson do Prado pela orientação desde o meu ingresso ao
meio cientifico, pelos conhecimentos transmitidos e pela amizade.
Ao professor André Luís Kirsten pela coorientação, pela ajuda e pela amizade.
Aos graduandos Jhonatan A. Cassol, Matheus F. Righi e Gabriel da Silva Vargas pelo
auxilio indispensável na resolução desse trabalho.
À família GEDRE pelo acolhimento, apoio, troca de conhecimentos e amizades
imensuráveis.
Aos membros da banca examinadora por contribuírem com seus conhecimentos na
melhoria deste trabalho.
À Coordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES) pelo
suporte financeiro.
“You can‟t say „I chose not to believe in E=mc2‟. You don‟t
have that option… It is true, whether or not you believe in it!”
Neil deGrasse Tyson

RESUMO
CONTROLE RESSONANTE APLICADO À REDUÇÃO DE CAPACITÂNCIA DE

BARRAMENTO EM CONVERSORES COM ESTÁGIOS DE POTÊNCIA
INTEGRADOS PARA ALIMENTAÇÃO DE LEDS A PARTIR DA REDE CA
AUTOR: Paulo Cesar Vargas Luz

ORIENTADOR: Ricardo Nederson do Prado
COORIENTADOR: André Luís Kirsten
Esta tese apresenta uma nova metodologia para redução de capacitores de barramento em
sistemas eletrônicos com estágios de potência integrados, aplicados ao acionamento de LEDs.
Essa redução é proposta com o intuído de substituir os tradicionais capacitores eletrolíticos
por outros de tecnologia de maior vida útil. Através do controle ressonante da corrente nos
LEDs é possível realizar tal redução. A implicação dessa técnica de controle na distorção da
corrente de entrada do conversor é modelada. É obtida a equação que descreve a corrente
absorvida da rede pelo driver operando em malha fechada e com capacitor de barramento
reduzido. Com essa equação é possível prever o conteúdo harmônico e a qualidade da energia
absorvida da rede. Ainda é apresentado o projeto detalhado do conversor duplo Buck-Boost
integrado. É apresentada uma nova metodologia para a definição do capacitor de barramento
em função da ondulação da corrente de saída do conversor. São apresentados resultados
experimentais com a finalidade de validar a metodologia proposta. É implementado um
protótipo para alimentar 32 LEDs de potência com 700 mA, resultando em aproximadamente
70 W. Através da técnica de controle proposta foi possível reduzir o valor do capacitor de
barramento em 80% do valor nominal, o dobro da redução encontrada em trabalhos
semelhantes na literatura. Conclui-se que a metodologia de controle proposta é altamente
viável, principalmente por se tratar apenas na alteração na lei de controle do conversor,
diferentemente da maioria das soluções atuais.
PALAVRAS-CHAVE: Redução de capacitores, controle ressonante, LED driver.

.
ABSTRACT
RESONANT CONTROL APPLIED TO REDUCE BUS CAPACITANCE IN LED

DRIVERS WITH INTEGRATED STAGES FROM THE AC SOURCE
AUTHOR: Paulo Cesar Vargas Luz

ADVISOR: Ricardo Nederson do Prado
CO-ADVISOR: André Luís Kirsten
This thesis presents a new methodology to reduce bus capacitors in electronic systems with
integrated power stages, applied to the LED driver. This reduction is proposed aiming to
replace the traditional electrolytic capacitors to others with longer life spam. Through the
resonant control of the LEDs current this reduction is possible. The implication of this control
technique into the driver input current distortion is modeled. The equation that describes the
current absorbed from the mains is obtained to the driver operating in closed loop and with
reduced bus capacitor. With this equation it is possible to predict the harmonic content and the
quality of the input energy. Detailed design of integrated dual Buck-Boost converter is also
presented. A new bus capacitor design methodology is proposed. The experimental results are
presented aiming to validate the proposed methodology. It is implemented a prototype to feed
32 LEDs with 700 mA, resulting in approximately 70 W. Through the proposed control
technique it was possible to reduce the bus capacitor value by 80%. It is concluded that the
proposed control methodology is highly feasible, mainly because it is done only with the
change in the converter control law, unlike most of the solutions proposed in the literature.
KEYWORDS: Capacitance reduction, resonant control, LED Driver.

LISTA DE ILUSTRAÇÕES
Figura 1 – Evolução da eficiência luminosa de diferentes fontes de luz. ..................... 28

Figura 2 – Estrutura básica de drivers para acionamento de LEDs de potência. ......... 31
Figura 3 – Exemplo de modulação da corrente nos LEDs. .......................................... 32
Figura 4 – Ondulação de baixo risco (cinza escuro) e efeito não observado (cinza
claro). ........................................................................................................................................ 33
Figura 5 – Formas de ondas típicas de entrada de drivers para LEDs. ........................ 34
Figura 6 – Características de capacitores eletrolíticos de longa vida útil. .................... 36
Figura 7 – Capacitância e tensão máxima para diferentes capacitores de filme........... 37
Figura 8 – Diferença entre a potência de entrada e saída do estágio PFC. ................... 42
Figura 9 - Circuito de controle da corrente de entrada distorcida. ............................... 42
Figura 10 – Corrente de entrada do conversor Boost-PFC em BCM. .......................... 43
Figura 11 – Conversor Flyback modificado com redução de capacitância de
barramento. ............................................................................................................................... 44
Figura 12 – Conversor Boost-Flyback não integrado. .................................................. 44
Figura 13 – Conversor IDBB com compensação ativa da ondulação de corrente nos
LEDs. ........................................................................................................................................ 46
Figura 14 – Modulação da corrente de saída. ............................................................... 46
Figura 15 – Conversor SEPIC-Buck integrado. ............................................................ 47
Figura 16 – Conversor com terceiro estágio dedicado ao controle de corrente. ........... 48
Figura 17 – Conversor bidirecional para compensação da ondulação de barramento. 49
Figura 18 – Conversor SEPIC-PFC com célula Valley-Fill. ........................................ 49
Figura 19 – Configuração otimizada entre os estágios de potência. ............................. 50
Figura 20 – Malha de controle proposta. ...................................................................... 53
Figura 21 – Referência de corrente. .............................................................................. 54
Figura 22 – Controladores PI e PR. .............................................................................. 55
Figura 23 – Resposta em frequência do controlador PR modificado. .......................... 57
Figura 24 – Resposta em frequência do controlador PIR(s). ........................................ 58
Figura 25 – Conversor Integrado Buck-Boost. ............................................................. 60
Figura 26 – Diagrama de Bode do conversor integrado Buck-Boost não compensado
(tracejado) e compensado (sólido). ........................................................................................... 61
Figura 27 – Formas de onda da corrente de entrada (I(in)) e saída (I(LEDS)) do
conversor integrado Buck-Boost. ............................................................................................. 62
Figura 28 – Conteúdo harmônico da corrente de entrada do conversor integrado Buck-
Boost......................................................................................................................................... 63
Figura 29 – Conversor Integrado Buck-BuckBoost. ..................................................... 64
Figura 30 – Diagrama de Bode do conversor integrado Buck-BuckBoost não
compensado (tracejado) e compensado (sólido). ..................................................................... 65
conversor integrado Buck-BuckBoost. ..................................................................................... 66
BuckBoost................................................................................................................................. 67
Figura 33 – Conversor Integrado Buck-Flyback. ......................................................... 68
Figura 34 – Diagrama de Bode do conversor integrado Buck-Flyback não compensado
(tracejado) e compensado (sólido). .......................................................................................... 69
conversor integrado Buck-Flyback........................................................................................... 70
Flyback. .................................................................................................................................... 71
Figura 37 – Conversor Integrado Buck-SEPIC. ........................................................... 72
conversor integrado Buck-SEPIC............................................................................................. 73
SEPIC. ...................................................................................................................................... 74
Figura 40 – Conversor Integrado Boost-Buck. ............................................................. 75
Figura 41 – Diagrama de Bode do conversor integrado Boost-Buck não compensado
(tracejado) e compensado (sólido). .......................................................................................... 76
conversor integrado Boost-Buck. ............................................................................................. 77
Figura 43 – Conteúdo harmônico da corrente de entrada do conversor integrado Boost-
Buck. ......................................................................................................................................... 78
Figura 44 – Conversor Integrado Boost-BuckBoost. .................................................... 79
Figura 45 – Diagrama de Bode do conversor integrado Boost-BuckBoost não
compensado (tracejado) e compensado (sólido). ..................................................................... 80
Figura 46 – Formas de onda da corrente de entrada (I(in)) e saída (I(LEDs)) do
conversor integrado Boost-BuckBoost. ..................................................................................... 81
BuckBoost. ................................................................................................................................ 82
Figura 48 – Conversor Integrado Boost-Flyback. ......................................................... 83
conversor integrado Boost-Flyback. ......................................................................................... 84
Flyback. .................................................................................................................................... 85
Figura 51 – Conversor Integrado Boost-SEPIC. ........................................................... 86
conversor integrado Boost-SEPIC. ........................................................................................... 87
SEPIC. ...................................................................................................................................... 88
Figura 54 – Conversor Integrado BuckBoost-Buck. ..................................................... 89
Figura 55 – Diagrama de Bode do conversor integrado BuckBoost-Buck não
compensado (tracejado) e compensado (sólido). ...................................................................... 90
conversor integrado BuckBoost-Buck. ...................................................................................... 91
Figura 57 – Conteúdo harmônico da corrente de entrada do conversor integrado
BuckBoost-Buck. ....................................................................................................................... 92
Figura 58 – Conversor Integrado BuckBoost-Boost. .................................................... 93
Figura 59 – Diagrama de Bode do conversor integrado BuckBoost-Boost não
compensado (tracejado) e compensado (sólido). ...................................................................... 94
conversor integrado BuckBoost-Boost. ..................................................................................... 95
BuckBoost-Boost. ...................................................................................................................... 96
Figura 62 – Conversor Integrado Duplo Buck-Boost. .................................................. 97
Figura 63 – Diagrama de Bode do conversor IDBB não compensado (tracejado) e
compensado (sólido). ................................................................................................................ 98
conversor IDBB. ....................................................................................................................... 99
Figura 65 – Conteúdo harmônico da corrente de entrada do conversor IDBB........... 100
Figura 66 – Conversor Integrado BuckBoost-Flyback. .............................................. 101
conversor integrado BuckBoost-Flyback. .............................................................................. 102
BuckBoost-Flyback. ............................................................................................................... 103
Figura 69 – Conversor Integrado BuckBoost-SEPIC. ................................................ 104
conversor integrado BuckBoost-SEPIC. ................................................................................ 105
BuckBoost-SEPIC. ................................................................................................................. 106
Figura 72 – Conversor Integrado SEPIC-Buck. ......................................................... 107
conversor integrado SEPIC-Buck........................................................................................... 108
SEPIC-Buck. .......................................................................................................................... 109
Figura 75 – Conversor Integrado SEPIC-Boost. ........................................................ 110
conversor integrado SEPIC-Boost. ........................................................................................ 111
SEPIC-Boost. ......................................................................................................................... 112
Figura 78 – Conversor Integrado SEPIC-BuckBoost. ................................................ 113
conversor integrado SEPIC-BuckBoost. ................................................................................ 114
SEPIC-BuckBoost. ................................................................................................................. 115
Figura 81 – Conversor Integrado SEPIC-Flyback. .................................................... 116
conversor integrado SEPIC-Flyback. ..................................................................................... 117
SEPIC-Flyback....................................................................................................................... 118
Figura 84 – Conversor Integrado SEPIC-SEPIC. ...................................................... 119
conversor integrado SEPIC-SEPIC. ....................................................................................... 120
SEPIC-SEPIC. ........................................................................................................................ 121
Figura 87 – Estrutura de blocos proposta. .................................................................. 125
Figura 88 – Parcela CA da tensão retificada de entrada. ............................................ 126
Figura 89 – Aproximação da parcela CA da tensão retificada de entrada. ................. 127
Figura 90 – Circuito simulado para comprovação do modelo proposto. .................... 128
Figura 91 – Formas de onda do modelo e do circuito para CB nominal. .................... 129
Figura 92 – Formas de onda do modelo e do circuito para CB reduzido. ................... 130
Figura 93 – Conversor Duplo Buck-Boost Integrado. ................................................ 134
Figura 94 – Etapas de operação do conversor IDBB em DCM. ................................. 134
Figura 95 – Principais formas de onda do conversor IDBB em DCM. ...................... 135
Figura 96 – Valor médio instantâneo da corrente de entrada, por período de
comutação. .............................................................................................................................. 137
Figura 97 – Valor médio por período de comutação da corrente no interruptor no
estágio PC. .............................................................................................................................. 138
Figura 98 – Ondulação da corrente nos LEDs. ........................................................... 139
Figura 99 – Forma de onda da corrente no capacitor de saída. .................................. 141
Figura 100 – Forma de onda da corrente no capacitor de barramento. ...................... 142
Figura 101 – Conversor IDBB simulado. ................................................................... 145
Figura 102 – Corrente de saída do conversor IDBB. .................................................. 145
Figura 103 – Circuito simplificado do estágio PC para modelagem. ......................... 147
Figura 104 – Identificação da rede de interruptores. .................................................. 147
Figura 105 – Modelo médio do estágio PC. ............................................................... 149
Figura 106 – Modelo linear do estágio PC. ................................................................ 151
Figura 107 – Modelo CA simplificado do estágio PC. ............................................... 152
Figura 108 – Circuito simulado para comprovação do modelo do estágio PC. ......... 154
Figura 109 – Comparação entre modelo e simulação para GIoD e GVoD. .................... 155
Figura 110 – Modelo e simulação para GIoVb e GVoVb. ................................................ 156
Figura 111 – Modelo e simulação para GIoVb e GVoVb considerando uma perturbação
senoidal. .................................................................................................................................. 157
Figura 112 – Circuito simplificado do estágio PFC para modelagem. ....................... 158
Figura 113 – Identificação de rede de interruptores do estágio PFC. ......................... 158
Figura 114 – Modelo médio do estágio PFC. ............................................................. 160
Figura 115 – Modelo CA simplificado do estágio PFC. ............................................ 161
Figura 116 – Circuito simulado para validação do modelo do estágio PFC. ............. 163
Figura 117 – Resposta da função de transferência GVbVi............................................ 163
Figura 118 – Circuito simulado para validação do modelo do estágio PFC com entrada
retificada................................................................................................................................. 164
Figura 119 – Resposta da função de transferência GVbVi para entrada pulsante. ........ 164
Figura 120 – Diagrama de Bode da planta compensada (linha contínua) e não
compensada (linha tracejada). ................................................................................................ 165
Figura 121 – Amplitude da 3ª harmônica da corrente de entrada. ............................. 166
Figura 124 – Valor da THD em função de CB e . ..................................................... 168
Figura 125 – Valor do fator de potência em função de CB e . .................................. 168
Figura 126 – Amplitude das harmônicas da corrente de entrada para  = 180°. ....... 169
Figura 127 – Valor da THD em função de CB para  = 180°. .................................... 170
Figura 128 – Valor do fator de potência em função de CB para  = 180°. ................. 170
Figura 129 – Amplitude das Harmônicas de Iin em comparação com a IEC 61000-3-2.
................................................................................................................................................ 171
Figura 130 – Corrente no indutor LPC. ....................................................................... 172
Figura 131 – Tensão de barramento. .......................................................................... 173
Figura 132 – Resposta ao degrau de +10% na tensão da rede. .................................. 175
Figura 133 – Resposta ao degrau de -10% na tensão da rede. ................................... 176
Figura 134 – IDBB operando com frequência da rede em 59 Hz. ............................. 177
Figura 135 – IDBB operando com frequência da rede em 61 Hz. ............................. 177
Figura 136 – Resposta devido ao degrau de carga. .................................................... 178
Figura 137 – Detalhe na resposta devido ao degrau de carga. ................................... 179
Figura 138 – Esquemático do circuito........................................................................ 181
Figura 139 – Protótipo implementado. ....................................................................... 183
Figura 140 – Tensão de saída (Ch4 – 100 V/div), corrente nos LEDs (Ch3 – 200
mA/div), tensão de entrada (Ch1 – 250 V/div) e corrente de entrada (Ch2 – 2 A/div) – 10
ms/div – CB = 103 F. ............................................................................................................ 184
Figura 141 – Tensão de barramento (Ch4 – 50 V/div) e corrente nos LEDs (Ch3 – 200
mA/div) – 10 ms/div – CB = 103 F. ..................................................................................... 184
Figura 142 – Tensão de entrada (Ch1 – 100 V/div) e corrente de entrada (Ch2 – 500
mA/div) – 10 ms/div – CB = 103 F. ...................................................................................... 185
Figura 143 – Conteúdo harmônico da corrente de entrada em comparação com a IEC
61000-3-2. .............................................................................................................................. 186
Figura 144 – Tensão de saída (Ch4 – 100 V/div), corrente nos LEDs (Ch3 – 200
mA/div), tensão de entrada (Ch1 – 250 V/div) e corrente de entrada (Ch2 – 2 A/div) – 10
ms/div – CB = 20 F. .............................................................................................................. 187
mA/div) – 10 ms/div – CB = 20 F. ........................................................................................ 187
Figura 146 – Tensão de entrada (Ch1 – 100 V/div) e corrente de entrada (Ch2 – 500
mA/div) – 10 ms/div – CB = 20 F. ........................................................................................ 188
Figura 147 – Conteúdo harmônico da corrente de entrada em comparação com a IEC
61000-3-2. .............................................................................................................................. 188
Figura 148 – Harmônicas da corrente de entrada em comparação com os valores
teóricos. .................................................................................................................................. 189
Figura 149 – Fator de Potência e THD em comparação com os valores teóricos. ..... 189
Figura 150 – Diagrama de blocos. .............................................................................. 203
Figura 151 – Resposta em frequência da GIodH(w). .................................................... 206
Figura 152 – Planta GIodH(w) compensada com controlador PIR. .............................. 207
Figura 153 – Circuito de medida de corrente com ACS712. ...................................... 215
Figura 154 – Circuito Schimitt trigger de sincronia com a rede. ................................ 217
LISTA DE TABELAS
Tabela 1 – Limites para harmônicas da corrente de alimentação segundo a norma IEC

61000-3-2, Classe C. ................................................................................................................ 30
Tabela 2 – Comparativo entre capacitores eletrolíticos e de filme. .............................. 35
Tabela 3 – Parâmetros de projeto. ................................................................................ 59
Tabela 4 – Parâmetros de simulação do conversor integrado Buck-Boost. .................. 60
Tabela 5 – Parâmetros de simulação do conversor integrado Buck-BuckBoost. .......... 64
Tabela 6 – Parâmetros de simulação do conversor integrado Buck-Flyback. .............. 68
Tabela 7 – Parâmetros de simulação do conversor integrado Buck-SEPIC. ................ 72
Tabela 8 – Parâmetros de simulação do conversor integrado Boost-Buck. .................. 75
Tabela 9 – Parâmetros de simulação do conversor integrado Boost-BuckBoost. ......... 79
Tabela 10 – Parâmetros de simulação do conversor integrado Boost-Flyback. ........... 83
Tabela 11 – Parâmetros de simulação do conversor integrado Boost-SEPIC. ............. 86
Tabela 12 – Parâmetros de simulação do conversor integrado BuckBoost-Buck. ........ 89
Tabela 13 – Parâmetros de simulação do conversor integrado BuckBoost-Boost. ....... 93
Tabela 14 – Parâmetros de simulação do conversor Integrado Duplo Buck-Boost. ..... 97
Tabela 15 – Parâmetros de simulação do conversor integrado BuckBoost-Flyback. . 101
Tabela 16 – Parâmetros de simulação do conversor integrado BuckBoost-SEPIC. ... 104
Tabela 17 – Parâmetros de simulação do conversor integrado SEPIC-Buck. ............ 107
Tabela 18 – Parâmetros de simulação do conversor integrado SEPIC-Boost. ........... 110
Tabela 19 – Parâmetros de simulação do conversor integrado SEPIC-BuckBoost. ... 113
Tabela 20 – Parâmetros de simulação do conversor integrado SEPIC-Flyback......... 116
Tabela 21 – Parâmetros de simulação do conversor integrado SEPIC-SEPIC........... 119
Tabela 22 – Principais resultados da ação PIR em conversores integrados. .............. 123
Tabela 23 – Comparação entre os valores previstos pelo modelo e o circuito simulado.
................................................................................................................................................ 130
Tabela 24 – Parâmetros de projeto. ............................................................................ 144
Tabela 25 – Resultados de projeto. ............................................................................. 144
Tabela 26 – Parâmetros de projeto do conversor IDBB. ............................................ 182
Tabela 27 – Resultados de projeto do conversor IDBB. ............................................ 182
Tabela 28 – Definições de projeto. ............................................................................. 204
Tabela 29 – Parâmetros do conversor. ........................................................................ 204
SUMÁRIO
1 INTRODUÇÃO ................................................................................................................... 27
1.1 CONTEXTUALIZAÇÃO .................................................................................. 27
1.2 DRIVERS PARA LEDs ...................................................................................... 29
1.3 CAPACITORES ELETROLÍTICOS EM DRIVERS PARA LEDS ................... 33
1.4 DEFINIÇÃO DO PROBLEMA E CONTRIBUIÇÃO ....................................... 38
1.5 ORGANIZAÇÃO DA TESE .............................................................................. 38
2 CONVERSORES PARA ALIMENTAÇÃO DE LEDS COM REDUÇÃO DE

CAPACITÂNCIAS ................................................................................................................. 41
2.1 INTRODUÇÃO .................................................................................................. 41
2.2 CONTROLE DA CORRENTE DE ENTRADA ................................................ 41
2.3 CONTROLE DA CORRENTE DE SAÍDA....................................................... 45
2.4 ESTRUTURA DE POTÊNCIA MODIFICADA ............................................... 48
2.5 CONCLUSÕES PARCIAIS ............................................................................... 50
3 METODOLOGIA DE CONTROLE PROPOSTA .......................................................... 53

3.1 INTRODUÇÃO .................................................................................................. 53
3.2 CARACTERÍSTICAS DO CONTROLADOR RESSONANTE ....................... 55
3.3 CONTROLE PROPOSTO.................................................................................. 57
3.4 TOPOLOGIAS INTEGRADAS COM CONTROLADOR PIR ........................ 59
3.5 A EQUAÇÃO DA CORRENTE DE ENTRADA............................................ 124
3.6 CONCLUSÕES PARCIAIS ............................................................................. 131
4 CONVERSOR DUPLO BUCK-BOOST INTEGRADO ............................................... 133

4.1 INTRODUÇÃO ................................................................................................ 133
4.2 PROJETO DO CONVERSOR IDBB ............................................................... 135
4.3 MODELAGEM DO CONVERSOR IDBB ...................................................... 146
4.4 DISTORÇÃO DE CORRENTE DE ENTRADA DO IDBB ........................... 165
4.5 O VALOR MÍNIMO DO CAPACITOR DE BARRAMENTO ...................... 172
4.6 AVALIAÇÃO DO CONTROLADOR QUANTO A VARIAÇÕES ............... 174
4.7 CONCLUSÕES PARCIAIS ............................................................................. 179
5 RESULTADOS EXPERIMENTAIS ............................................................................... 181

5.1 INTRODUÇÃO ................................................................................................ 181
5.2 CONVERSOR IDBB COM CB NOMINAL.................................................... 183
5.3 CONVERSOR IDBB COM CB REDUZIDO .................................................. 186
5.4 CONCLUSÕES PARCIAIS ............................................................................ 190
6 CONSIDERAÇÕES FINAIS ........................................................................................... 191

6.1 CONCLUSÕES GERAIS ................................................................................ 191
6.2 TRABALHOS FUTUROS............................................................................... 193
REFERÊNCIAS BIBLIOGRÁFICAS ............................................................................... 195

APÊNDICE A – LEI DE CONTROLE DIGITAL ........................................................... 203
APÊNDICE B – CÓDIGO IMPLEMENTADO ............................................................... 209
APÊNDICE C – SENSOR DE CORRENTE ..................................................................... 215
APÊNDICE D – COMPARADOR SCHMITT TRIGGER ............................................. 217
1 INTRODUÇÃO
Este capítulo contextualiza a importância de sistemas de iluminação

artificial à base de LEDs. Uma avaliação da incompatibilidade entre a vida
útil dos diodos emissores de luz e dos capacitores eletrolíticos presentes nos
drivers de acionamento dos mesmos é mostrada. Além disso, são
apresentados os objetivos deste trabalho e suas justificativas, os resultados
esperados, as delimitações e a estrutura da tese.
1.1 CONTEXTUALIZAÇÃO
Estima-se que até um quinto da energia elétrica consumida seja dedicada à iluminação
artificial (INTERNATIONAL ENERGY AGENCY, 2005; EIA, 2016). Esse valor reflete a
crescente dependência do ser humano por fontes artificiais de iluminação. Ainda, busca por
sistemas com eficiência cada vez maior, aliada à alta qualidade, sempre foi uma necessidade.
No entanto, a iminência da escassez das atuais fontes de energia fóssil, tem agravado essa
busca.
Ao encontro dessa necessidade vem a grande evolução dos sistemas de iluminação no
estado sólido, os LEDs. E, juntamente com tal evolução, estudos dedicados ao acionamento
de tais dispositivos se faz presente. Ainda, tem-se que a iluminação pública e de ambientes
externos é de extrema importância para a vida contemporânea.
Os diodos emissores de luz estão tomando cada vez mais espaço em sistemas de
iluminação. Desde a criação destes dispositivos, no início dos anos 60, até os tempos atuais
estes dispositivos tiveram uma considerável evolução, tanto quanto à eficiência quanto à
qualidade. Primeiramente, emitindo apenas luz vermelha e com eficácia luminosa de poucos
lúmens por watt, atualmente são capazes de emitir luz branca e com eficácia luminosa
superior à 150 lm/W (EIA, 2016; JAEHEE, 2017).
Inicialmente, devido principalmente à baixa eficácia, os LEDs eram aplicados somente
para funções indicativas em equipamentos eletrônicos. Porém, devido à grande evolução da
tecnologia semicondutora dos últimos anos, estes dispositivos já podem ser aplicados nas
mais diferentes formas de iluminação. A aplicação destes dispositivos para iluminação
28
pública se tornou possível com o desenvolvimento dos LEDs de potência, no início dos anos
2000.
A evolução da eficácia (lm/W) destes LEDs pode ser vista na Figura 1, em
comparação com outras fontes de luz (COLE, 2014).
Figura 1 – Evolução da eficiência luminosa de diferentes fontes de luz.
Fonte: Adaptado de COLE (2014).
Embora projetado apenas até o ano de 2012, esse gráfico mostra que a evolução da
eficácia dos LEDs de potência atingiu em uma década patamares que outras fontes de luz não
atingiram em várias décadas.
Porém, a elevada eficácia luminosa não é única característica que os tornam
extremamente atrativos para os mais variados sistemas de iluminação. Aliado a essa
característica, os LEDs ainda são dotados de elevada vida útil. Atualmente estes dispositivos
podem alcançar 50.000 horas de atividade mantendo até 70% da luminosidade nominal
(Lumileds, 2015; PINTO 2012). A título de comparação, as lâmpadas HPS, altamente
aplicadas em sistemas de iluminação pública, possuem uma vida útil inferior a 30.000 horas
(GE Lighting, 2014).
Outra característica que torna estes semicondutores atrativos para sistemas de
iluminação em geral é a relativa facilidade com que pode ser feito o controle da intensidade
luminosa. Isso ocorre porque a intensidade luminosa de um LED é diretamente proporcional
ao valor médio da corrente que passa por ele. Assim, essa variação pode ser feita por métodos
29
de variação de amplitude e/ou variação da largura de pulso (PWM – Pulse-Width

Modulation), como mostrado em (GACIO, 2012) e (SHIN-CHANG, 2014).
Tratando de sistemas de iluminação pública, pode ser citado, ainda, a ausência do
fenômeno da ressonância acústica nestes semicondutores. Esse fenômeno é presente nas
lâmpadas de descarga de alta pressão (como HPSs), o que limita a utilização de conversores
eletrônicos para o acionamento destas. Ainda em comparação com lâmpadas HPS, o elevado
índice de reprodução de cores (IRC) dos LEDs é outro atrativo dessa tecnologia.
Embora os diodos emissores de luz possuam várias características que os tornam
muito atrativos para a substituição das atuais fontes de iluminação, estes ainda possuem certo
impasse quanto à larga aplicação. Um desses percalços é o ainda elevado custo para a
aplicação da tecnologia semicondutora. O estudo relatado em (FRAYTAG, 2010) ilustra bem
esse ponto, onde é mostrado que o custo inicial para implantação de iluminação a LEDs chega
a ser quase oito vezes maior que o custo inicial para sistemas à base de lâmpadas HPS.
Outro cuidado importante quando se trata de iluminação semicondutora de potência,
como por exemplo, sistemas de iluminação pública, é o controle da temperatura de operação
dos LEDs. Por serem dispositivos eletrônicos (diodos), os LEDs apresentam variações
consideráveis em suas características com a temperatura, possuindo coeficiente de
temperatura negativo (SCHUBERT, 2006). Assim, para garantir qualidade da luz emitida e
ainda a elevada vida útil (os seus grandes atrativos), a temperatura de operação destes
dispositivos não deve exceder valores recomendados. Ou ainda, deve ser utilizada uma malha
de controle dedicada a manter o sistema dentro de tais limites, como por exemplo, o trabalho
proposto por (BENDER, 2012).
1.2 DRIVERS PARA LEDS
Os sistemas dedicados para o acionamento de LEDs são geralmente chamados de

drivers. Estes sistemas aplicados à iluminação pública devem basicamente controlar a
corrente média através dos LEDs, e ainda obedecer às normas quanto à qualidade da energia
absorvida da rede.
O valor médio da corrente aplicada aos LEDs deve ser controlado, pois a luminosidade
gerada pelo dispositivo é diretamente proporcional a esse valor. Para alcançar esse objetivo,
geralmente são utilizados conversores estáticos com malha de controle de corrente. A esse
30
conversor é dado o nome de estágio de controle de potência, ou então estágio PC (do inglês
Power Control).
Quanto à qualidade da energia absorvida da rede, certas normas devem ser atendidas,
tais como IEC 61000-3-2, classe C, para equipamentos de iluminação, e ainda a
NBR 16026:2012. Estes requisitos ainda estão concentrados na consulta pública para
estabelecer o regulamento técnico de qualidade, emitida pelo Inmetro em 2013. Esse
regulamento estabelece os requisitos técnicos que devem ser atendidos pelas luminárias para
lâmpadas de descarga e LEDs para iluminação pública viária (INMETRO, 2013).
A norma IEC 61000-3-2 se dedica a limitar o conteúdo harmônico da corrente
absorvida pelo driver da rede. Para equipamentos com potência superior a 25 W, dedicados a
iluminação (Classe C), o limite estabelecido por essa norma é resumido na Tabela 1
(IEC 61000-3-2, 2005).
Tabela 1 – Limites para harmônicas da corrente de alimentação segundo a norma IEC 61000-
3-2, Classe C.
Máximo valor percentual da harmônica de corrente

Ordem da Harmônica
em relação ao valor da fundamental
2ª 2%
3ª 30% x Fator de potência
5ª 10%
7ª 7%
9ª 5%
11ª ≤ n ≤ 39ª (somente ímpares) 3%
Fonte: IEC – 61000 - Electromagnetic compatibility (EMC) – Part 3: Limits – Section 2: Limits for harmonic
current emissions (equipment input current < 16A per phase) (2005)
Como pode ser observado na tabela acima, é limitada a amplitude de cada uma das
harmônicas ímpares até a 39ª componente, em função da amplitude harmônica fundamental
da corrente de entrada do sistema.
Já a norma brasileira NBR 16026 estabelece um limite mínimo para o valor do fator de
potência do driver. Essa norma estabelece que dispositivos eletrônicos para controle de LEDs,
com potência superior a 25 W, devem possuir fator de potência superior a 0,92
(ABNT, 2012).
31
A estrutura básica, geralmente, de um driver para acionamento de LEDs de potência

que busca atender a essas normativas citadas é apresentada na Figura 2.
Figura 2 – Estrutura básica de drivers para acionamento de LEDs de potência.
O estágio de correção do fator de potência (PFC) do driver é dedicado a garantir a

obediência com as normas quanto à qualidade da corrente absorvida da rede. Enquanto o
estágio de controle de potência (PC) é o que controla o valor médio da corrente aplicada aos
LEDs.
Outro detalhe importante que deve ser considerado no acionamento de LEDs é a
ondulação da corrente nestes dispositivos. Isso porque a luminosidade desses semicondutores
é diretamente proporcional à corrente. Os estudos de Brad Lehman e Arnold Wilkins
(Lehman e Wilkins, 2014), bem como a recomendação da IEEE (IEEE STANDARDS
ASSOCIATION, 2015), apresentam limites para a ondulação da corrente nos LEDs. Estes
trabalhos definem a modulação percentual por (1).
Mod %  100.
Max  Min  (1)
Max  Min 
Onde Max e Min representam o valor máximo e mínimo da corrente nos LEDs,
respectivamente. Esses valores são ilustrados na Figura 3 em uma forma de onda típica para
drivers como o ilustrado na Figura 2.
32
Figura 3 – Exemplo de modulação da corrente nos LEDs.
Fonte: Brad Lehman and Arnold J. Wilkins (2014).
Com base em dois níveis de percepção humana da ondulação na luminosidade, os

autores estabeleceram dois limites para a modulação, como segue:
 Nível de Baixo Risco: Minimiza qualquer efeito biológico ou distração devido
a ondulações na luminosidade. Esse nível é garantido mantendo a modulação da corrente no
limite mostrado em (2).
Mod %  0,08 * Freq (2)
Onde Freq é a frequência da ondulação de corrente.

 Nível Sem Efeitos: Nenhuma flutuação é percebida na luminância da fonte de
luz e nenhum efeito biológico é notado. É limitado por (3).
Mod %  0,0333 * Freq (3)
A Figura 4 apresenta graficamente o valor destes níveis de modulação em função da

frequência do sinal de corrente nos LEDs.
33
Figura 4 – Ondulação de baixo risco (cinza escuro) e efeito não observado (cinza claro).
Fonte: Adaptado de Brad Lehman and Arnold J. Wilkins (2014).
A partir de (1), pode então ser definido o valor da ondulação da corrente nos LEDs em
função da frequência do sinal, (4). Cabendo ao projetista definir qual nível de segurança
escolher.
I LEDs ( Freq)  2 I LEDsAVG Mod % (4)
Onde ILEDs(Freq) é o valor de pico à pico da ondulação da corrente, e ILEDsAVG é o

valor médio da corrente de acionamento dos LEDs.
1.3 CAPACITORES ELETROLÍTICOS EM DRIVERS PARA LEDS
De forma geral, os drivers para acionamento de LEDs que possuem a estrutura

apresentada na Figura 2 estão sujeitos ao uso de capacitores eletrolíticos. Isso ocorre porque a
potência de entrada do sistema é pulsante (Pin), Figura 5, enquanto a potência exigida pelo
estágio de controle de potência (Pb) deve possuir uma ondulação pequena e/ou controlada.
Essa ondulação deve ser reduzida, pois implica diretamente na ondulação na corrente dos
LEDs.
34
Figura 5 – Formas de ondas típicas de entrada de drivers para LEDs.
Para que ocorra o balanço entre a potência instantânea de entrada pulsante e a potência
constante no barramento, é necessário um capacitor de elevada capacitância no barramento, o
que leva, geralmente, à utilização de capacitores eletrolíticos. Esse fato se dá pela elevada
relação entre capacitância e volume para dada tensão, dessa tecnologia de capacitores, bem
como o baixo custo.
No entanto, a vida útil desses capacitores é significativamente inferior à vida útil dos
LEDs. Capacitores eletrolíticos, operando em 75° C, geralmente podem alcançar até
16.000 horas de vida útil (VISHAY, 2015a), enquanto LEDs podem alcançar mais de 50.000
horas (DOE, 2013; DOE 2015; WANG, 2017). Uma solução, adotada por vários autores
(LAM, 2015; WANG 2010; CHEN, 2012; COSETIN, 2014; ALONSO, 2012; SOARES,
2017, CAMPONOGARA, 2015), é a utilização de capacitores de filme no lugar dos
eletrolíticos, devido à elevada vida útil desses. Na Tabela 2 é apresentado um comparativo
entre algumas características de dois capacitores dessas duas tecnologias (VISHAY, 2013 e
2015b).
35
Tabela 2 – Comparativo entre capacitores eletrolíticos e de filme.
Capacitor Eletrolítico Capacitor de Filme

Capacitância 100 F 100 F
Tensão 400 V 500 V
22 x 30 mm (D x L) 35 x 50 x 57,5 mm(C x A x L)
Volume
11.404 mm3 86.250 mm3
Vida útil /
Temperatura de 30.000 horas / 75 °C 100.000 horas / 70 °C
operação
Como mostrado, a vida útil dos capacitores de filme é muito superior à dos
eletrolíticos, embora sejam mais volumosos que os mesmos. Assim, com a utilização destes
capacitores de filme, a limitação de vida útil do sistema de iluminação se dará pelos LEDs e
não pelo driver.
Outra solução para equiparar a vida útil dos capacitores à dos LEDs, seria utilizar
capacitores eletrolíticos de elevada vida útil, ou então de vida extra longa, operando em
baixas temperaturas. Isso é possível, pois a vida de capacitores eletrolíticos dobra para cada
redução de 10° C na temperatura de operação, com relação à temperatura máxima suportada
pelo dispositivo (MAXIM, 2013). A vida útil estimada de um capacitor eletrolítico em função
da temperatura de operação pode ser aproximada por (5) (INMETRO, 2013).
 To  5 Tx 
  (5)
Lx  Lo.2 10 
Onde:
Lx é a vida útil estimada para o capacitor eletrolítico;
Lo é a vida útil do capacitor para a temperatura máxima de operação;
To é a temperatura máxima de operação do capacitor;
Tx é a temperatura de operação para a qual se deseja estimar a vida útil.
Os valores de Lo e To são dados fornecidos pelo fabricante em folhas de
especificações.
Para que essa solução seja viável, o capacitor eletrolítico deve operar a temperaturas
muito inferiores à temperatura máxima do dispositivo. O que pode ser extremamente
complicado de se alcançar em um sistema fechado, geralmente exposto às condições
36
climáticas. Poderiam ser necessário circuitos de resfriamento e controle de temperatura

também para os capacitores, o que certamente tornaria estes sistemas de acionamento de
LEDs mais complexos, custosos e menos confiáveis.
Ainda, existe uma ligação entre as características dos capacitores eletrolíticos, como
tamanho, capacitância, tensão e vida útil. Isso é, para valores elevados de temperatura de
operação geralmente o valor da capacitância é limitada. São mostrados na Figura 6 os valores
de capacitância encontrados para um capacitor de longa vida útil indicado para aplicação de
sistemas de iluminação à base de LEDs (RUBYCON, 2015). Esse fato também é observado
na linha de capacitores eletrolíticos de longa vida útil de outra fabricante (EPCOS, 2012).
Figura 6 – Características de capacitores eletrolíticos de longa vida útil.
Fonte: RUBYCON (2015).

37
No entanto essa característica também é observada em capacitores de filme, isso é,

para elevadas tensões, geralmente não são encontrados capacitores de elevadas capacitâncias.
Esse fato é ilustrado na Figura 7, de (EPCOS, 2002).
Figura 7 – Capacitância e tensão máxima para diferentes capacitores de filme.
Fonte: EPCOS (2002).
Assim pode-se concluir que capacitores de longa vida útil geralmente não combinam
as características de elevada capacitância com elevada tensão de operação e alta temperatura.
Portanto, independente da solução escolhida para corrigir a discrepância entra a vida
útil do driver e a dos LEDs, é desejada a redução do valor da capacitância de barramento
destes sistemas. Isso porque, para sistemas para acionamento de LEDs com a estrutura
38
apresentada na Figura 2, o valor do capacitor de barramento (CB) geralmente é elevado, como

já explanado.
1.4 DEFINIÇÃO DO PROBLEMA E CONTRIBUIÇÃO
Os diodos emissores de luz são atrativos para os mais diversos sistemas de iluminação
por causa de suas excelentes características luminotécnicas. Essas características, juntamente
a outras, como elevada vida útil e robustez, os tornam ainda mais atrativos para qualquer
sistema de iluminação.
Com base na série de fatores apresentados, esse trabalho tem como foco apresentar
uma estratégia de redução do valor de capacitâncias de barramento em drivers para LEDs.
Ainda, esse driver apresentado deve estar de acordo com as normativas com relação à
qualidade da energia absorvida da rede e, também, com aquelas relativas à ondulação da
corrente dos LEDs.
Assim, podem-se resumir os principais pontos buscados nesta tese nos que seguem:
i. Desenvolver um driver de estágios de potência integrados para o acionamento
de LEDs de potência em concordância com as normativas pertinentes;
ii. Redução do valor da capacitância de barramento de tal forma a se tornar
possível utilizar capacitores de elevada vida útil;
iii. Aplicar apenas a estratégia de controle para realizar a redução da capacitância
de barramento;
iv. Estabelecer a relação entre a redução do capacitor de barramento e a distorção
da corrente de entrada de drivers de estágios de potência integrados.
1.5 ORGANIZAÇÃO DA TESE
Os demais capítulos desta tese estão organizados da seguinte forma:

No segundo capítulo é apresentada uma revisão bibliográfica das principais técnicas
para redução da capacitância de barramento em drivers para LEDs. Ainda é apresentada uma
avaliação qualitativa dos principais artigos publicados acerca deste assunto.
39
No capítulo 3 é apresentada a metodologia de controle proposta pela tese. É discutida

a aplicação do controlador proporcional ressonante e como esse é capaz de propiciar a
redução do capacitor de barramento. É apresentado o desempenho dessa técnica de redução
do capacitor de barramento em diferentes drivers de estágios de potência integrados. Ainda, é
apresentada a modelagem da corrente de entrada do conversor integrado operando em malha
fechada.
No capítulo 4 é apresentada uma metodologia de projeto detalhada do conversor
integrado duplo Buck-Boost. Ainda nesse capítulo é feita a modelagem de cada um dos
estágios de potência desse conversor. São obtidas e comprovadas as principais funções de
transferência do sistema. A redução máxima do capacitor de barramento e a distorção a
corrente de entrada desse conversor ainda são avaliadas nesse capítulo.
A proposta de controle aplicada à redução do capacitor de barramento é então validada
através de resultados experimentais apresentados capítulo 5. Por fim, os resultados são
discutidos no capítulo 6, onde é feita uma avaliação da viabilidade e do potencial da técnica
proposta na tese.
2 CONVERSORES PARA ALIMENTAÇÃO DE LEDS COM REDUÇÃO
DE CAPACITÂNCIAS
Neste capítulo serão apresentadas as principais soluções encontradas na

literatura dedicadas à redução do valor da capacitância de barramento em
conversores aplicados no acionamento de LEDs.
2.1 INTRODUÇÃO
A limitação da vida útil de sistemas eletrônicos pelo emprego de capacitores

eletrolíticos é uma problemática que afeta outras áreas que não apenas aplicações em
iluminação à base de LEDs (AGARWAL, 2016; ALEMI, 2015; KREIN, 2012;
VOGELSBERGER, 2011; NEUHAUS, 2008; GU, 2006; RODRIGUES, 2008). Para
solucionar esse problema, diferentes autores buscam substituir os capacitores eletrolíticos por
outros de tecnologia com maior vida útil (ALMEIDA, 2015; LAM, 2015; CAMPONOGARA,
2015; ALMEIDA 2013; ALONSO 2012; ALMEIDA, 2012b). Para tanto, sempre é buscada a
redução do valor da capacitância de barramento nos drivers para LEDs, de tal forma a
possibilitar a utilização de, por exemplo, capacitores de filme.
Várias soluções são propostas na literatura com o intuito de alcançar esse objetivo. No
entanto, é possível agrupá-las em basicamente três grupos: Controle da Corrente de Entrada,
Controle da Corrente de Saída, Estrutura de Potência Modificada. Cada uma dessas soluções
será discutida a seguir.
2.2 CONTROLE DA CORRENTE DE ENTRADA
Essa proposta de redução da capacitância de barramento tem por princípio diminuir a

diferença instantânea entre a potência pulsante de entrada (Pin) e a potência de saída do
estágio de correção do fator de potência (Pb). Isso é feito através do controle da corrente de
entrada, o qual possui uma referência de corrente não puramente senoidal, mas sim com
acréscimo de harmônicas (geralmente 3ª e 5ª harmônica). Dessa forma a potência instantânea
de entrada não possui tanta disparidade quanto a potência de saída do estágio.
42
A diferença entre a potência de entrada e saída do estágio PFC são apresentadas na

Figura 8, com e sem a técnica de controle da corrente de entrada. Devido a essa menor
diferença entre os valores instantâneos de potência, o capacitor de filtro (barramento) pode ser
reduzido.
Figura 8 – Diferença entre a potência de entrada e saída do estágio PFC.
Esse controle da corrente de entrada é realizado através de uma malha de

realimentação semelhante ao que ocorre em conversores Boost-PFC. No entanto, neste caso, a
referência de corrente rastreada não é uma senóide pura, mas sim acrescida das harmônicas.
Na Figura 9 é apresentado um circuito típico da aplicação desta estratégia de controle.
Figura 9 - Circuito de controle da corrente de entrada distorcida.
Fonte: Adaptada de LAMAR, et al. (2012).

43
Vários trabalhos apresentam bons resultados aplicando essa metodologia de controle.

Em (RUAN, 2011) é abordada a relação entre a amplitude da 3ª e 5ª harmônica na corrente de
entrada com a ondulação da tensão de barramento, e conseguem reduzir a relação entre o pico
da potência de entrada para o valor médio em 1,34 vezes.
Em (LAMAR, 2012) a referência de corrente é quantificada por uma segunda malha
de controle. Essa segunda lei de controle é mais lenta que a de corrente e altera a amplitude da
referência distorcida da corrente. Os autores conseguiram uma redução de até 50% do valor
da capacitância de barramento com essa metodologia. Essa ação, claro é limitada pelos
valores estabelecidos na norma IEC 61000-3-2.
Em (GU, 2009) é feito o controle de um conversor Boost-PFC operando em modo de
condução crítico (BCM). Esse controle opera rastreando uma referência senoidal acrescida de
3ª harmônica para o pico da corrente de entrada, como ilustrado na Figura 10. Os autores
conseguiram realizar a redução do valor da capacitância para 65% do valor nominal através
desta técnica
Figura 10 – Corrente de entrada do conversor Boost-PFC em BCM.
Fonte: Adaptada de (GU, 2009).
Em (LAMAR, 2017), (WANG, 2010) e (HU, 2011) são apresentados resultados da

aplicação deste método de redução do valor da capacitância de barramento. Em
(WANG, 2010), essa técnica de redução é aplicada em uma estrutura de potência
diferenciada, neste caso, um conversor Flyback como o ilustrado na Figura 11.
44
Figura 11 – Conversor Flyback modificado com redução de capacitância de barramento.
Fonte: Adaptado de (WANG, 2010).
Em (GU, 2009) é apresentado um conversor não integrado Boost-Flyback com ambos

os estágios de potência operando em modo de condução crítico.
O circuito proposto utiliza um CI L6561 no estágio PFC e um L6565 no estágio PC, os
quais aplicam o modo de condução crítico para cada um dos estágios. O circuito pode ser
observado na Figura 12. Com a aplicação destas técnicas, os autores conseguiram a redução
de aproximadamente 66% do valor da capacitância de barramento.
Figura 12 – Conversor Boost-Flyback não integrado.
Fonte: Adaptada de Gu, 2009.

45
2.3 CONTROLE DA CORRENTE DE SAÍDA
Outra maneira de propiciar a redução do valor da capacitância de barramento é o

controle da ondulação da corrente nos LEDs. Isso é possível, pois através desse controle a
ondulação da corrente de saída não depende mais estritamente do valor da ondulação da
tensão de barramento, isso é, do capacitor de barramento.
Realizando esse desacoplamento entre a ondulação da tensão de barramento e a
ondulação da corrente de saída do conversor, é possível reduzir o valor da capacitância de
barramento. Isso sem que o aumento decorrente na ondulação na tensão de barramento seja
transferido para a corrente de saída.
Em suma, o que acontece é uma compensação ativa da ondulação da corrente nos
LEDs, não sendo, agora, feita apenas pelo capacitor de barramento. Assim é possível reduzir
o capacitor de barramento e manter a ondulação da corrente de saída fixa.
No caso da referência (SOARES, 2017), Figura 13, o sinal de razão cíclica é gerado
por meio de dois ramos de controle que possuem desacoplamento em frequência. Sendo um
desses ramos (Cavg) responsável pela geração do valor médio da razão cíclica e o outro
(Braço ARCT - Active-Ripple-Compensation Technique) encarregado de sintetizar a parte CA
do referido sinal. Em tal trabalho, a redução de capacitância reportada foi da ordem de 46%.
Contudo, ela poderia ser mais significativa, uma vez que há margem para aumento da
distorção da corrente de entrada, ou seja, para o aumento da amplitude da componente
oscilante da razão cíclica. É importante notar que tal solução apresenta apenas uma malha de
realimentação.
O trabalho apresentado em (WHITE, 2015) propõe a modulação da corrente de saída
de forma a eliminar a ondulação de baixa frequência em tal corrente. Através de um
interruptor em série com os LEDs é feita uma modulação em frequência na corrente,
sintetizando um sinal senoidal de baixa frequência em anti-fase à ondulação da tensão de
saída. Esse processo é ilustrado na Figura 14.
46
Figura 13 – Conversor IDBB com compensação ativa da ondulação de corrente nos LEDs.
Fonte: Adaptado de (SOARES, 2017).
Figura 14 – Modulação da corrente de saída.
Fonte: Adaptado de (WHITE, 2015).

47
Através dessa técnica de compensação da ondulação da corrente nos LEDs os autores

conseguiram garantir a ondulação de baixa frequência menor que 1,5% do valor médio.
Em (COSETIN, 2014) é apresentada a redução do capacitor de barramento em um
conversor integrado SEPIC-Buck através da aplicação do controlador proporcional integral
(PI), Figura 15. Os autores projetaram o ganho do compensador PI para que esse controlador
atuasse também em 120 Hz (frequência da ondulação da corrente nos LEDs). Como o
controlador atua reduzindo a ondulação da corrente, o capacitor de barramento pode então ser
reduzido até que a ondulação atinja novamente o valor máximo de projeto.
Figura 15 – Conversor SEPIC-Buck integrado.
Fonte: Adaptado de (COSETIN, 2014).
Através dessa estratégia de controle os autores conseguir reduzir o valor do capacitor

de 180 F para 25 F, uma redução de 86%. Outro trabalho que apresenta a mesma aplicação
do controle da corrente nos LEDs é (LUZ, 2013). Um cuidado a ser tomado nesse tipo de
solução é manter a distorção da corrente de entrada de acordo com a norma IEC 61000-3-2.
Esse cuidado deve ser tomado porque a variação da razão cíclica no dobro da frequência de
alimentação introduz harmônicos na corrente de entrada.
A solução proposta por (ARIAS, 2013) se baseia na utilização de conversores para a
regulação da ondulação da corrente em ramos de LEDs, independentemente da ondulação da
tensão de barramento. Os autores propõem um conversor com três estágios de processamento
de energia, sendo que o último deles é dedicado a controlar o valor médio e a ondulação da
corrente nos LEDs. O sistema proposto pelos autores é dedicado a acionar LEDs de alto
brilho e é ilustrado na Figura 16.
48
Figura 16 – Conversor com terceiro estágio dedicado ao controle de corrente.
Fonte: Adaptado de (ARIAS, 2013).
Apesar dos três estágios de processamento de energia os autores alcançaram

rendimento de 92% e utilizaram apenas capacitores de filme.
2.4 ESTRUTURA DE POTÊNCIA MODIFICADA
Esta forma de reduzir o valor da capacitância se baseia em alterações topológicas nos

conversores de potência, de tal forma que essas estruturas realizem o processamento da
energia que deveria ser feita pelo capacitor de barramento. Dessa forma, a filtragem da
potência pulsante de entrada é realizada por um sistema eletrônico, o que propicia a redução
do valor de capacitância de barramento.
Algumas soluções, como as apresentadas em (RAMANJANEYA, 2017; HE, 2017;
WANG, 2012) propõem a utilização de um conversor estático bidirecional em paralelo com o
capacitor de barramento. Esse conversor tem por finalidade processar a energia pulsante, isso
é, auxiliar o capacitor de barramento em sua finalidade. A estrutura básica dessa solução é
apresentada na Figura 17.
49
Figura 17 – Conversor bidirecional para compensação da ondulação de barramento.
Fonte: Adaptado de (HE, 2017).
Através desse tipo de solução os autores conseguiram redução na ondulação na

corrente dos LEDs de 125 mA para 11 mA, sendo o valor médio de 700 mA.
Uma proposta diferenciada é feita em (MA, 2012), onde os autores substituem o
capacitor de barramento em um conversor SEPIC-PFC por uma conexão do tipo Valley-Fill,
como ilustrado na Figura 18. Dessa forma, são utilizados capacitores com valores menores do
que apenas um capacitor de barramento. Na Figura 18 ainda são mostrados os demais estágios
de processamento de energia propostos pelo autor. Essa configuração propiciou a não
utilização de capacitores eletrolíticos.
Figura 18 – Conversor SEPIC-PFC com célula Valley-Fill.
Fonte: Adaptado de (MA, 2012).
Em (CAMPONOGARA, 2015) é proposta a conexão entre os estágios de potência de

forma otimizada para a redução da energia processada pelo capacitor de barramento. Essa
conexão, mostrada na Figura 19, implica que o estágio PFC processa toda energia fornecida
para a carga e o segundo estágio (PC) processa apenas a parcela CA em baixa frequência
50
desta energia. Desta forma, o valor necessário de capacitância de barramento é inferior, uma
vez que parte da energia é processada pelo segundo estágio de potência.
Figura 19 – Configuração otimizada entre os estágios de potência.
Fonte: Adaptada de (CAMPONOGARA, 2015).
2.5 CONCLUSÕES PARCIAIS
É evidente que a preocupação da limitada vida útil de capacitores eletrolíticos abrange

diversos ramos da eletrônica de potência. As principais soluções para esse problema
envolvem a substituição destes capacitores eletrolíticos por outros de tecnologias que
garantam maior longevidade ao sistema como um todo. Para essas soluções se torna clara a
necessidade da redução do valor da capacitância exigida. Isso devido às limitações quanto à
densidade de potência das tecnologias de capacitores de maior vida útil.
Nesse contexto, várias soluções são propostas na literatura com o intuito de reduzir o
valor da capacitância de barramento em drivers para LEDs. Esse esforço vem com a
finalidade de garantir que os sistemas de acionamento tenham vida útil tão grande quanto a
desses semicondutores.
As soluções que visam controlar a corrente de entrada dos sistemas, a fim de garantir
menor diferença instantânea entre a potência de entrada e saída são, muito eficientes. Essa
proposta é extremamente atrativa para sistemas de estágios não integrados. Esses sistemas
podem usufruir de duas malhas de controle, uma para cada estágio de potência. A malha do
primeiro estágio garante a referência distorcida da corrente de entrada enquanto a do segundo
estágio garante o valor médio da corrente de saída. No entanto, para sistemas que optem por
utilizar apenas um estágio de processamento de energia, ou então utilizar estágios integrados,
51
ambos os graus de liberdade não são disponíveis. Essa característica limita a aplicação desta
solução.
As soluções que se concentram em controlar a ondulação da corrente de saída
apresentam resultados satisfatórios. Isso, pois, sem a adição de novos circuitos, é possível
reduzir o valor do capacitor de barramento e manter a ondulação da corrente nos LEDs.
Apesar de muito interessante, quanto se trata de conversores de estágio único, ou então
conversores integrados, essas soluções são limitadas pela distorção da corrente de entrada.
Esse fato ocorre, pois apenas uma variável de controle é disponível, a razão cíclica do único
interruptor do driver.
Outras propostas apresentadas se valem do acréscimo de conversores bidirecionais
para auxiliar o capacitor de barramento. Essas soluções, apesar de serem eficazes quanto à
redução dos capacitores, apresentam mais interruptores controlados, sistemas de controle e
acionamento. Estruturas com conexão otimizada ainda representam uma ótima solução para
problema, no entanto também se valem de mais circuitos de acionamento e malhas de controle
do que é proposto para topologias integradas.
Este trabalho visa à redução de capacitâncias de barramento em drivers para LEDs
com estágios de potência integrados. Ainda é buscado que essa redução seja feita sem a
introdução de outras malhas de controle no sistema. Assim, o controle da corrente de saída é a
solução adotada. É proposta, então, a utilização da malha de controle da corrente de saída do
conversor para que realize a compensação ativa da ondulação da corrente dos LEDs. Para
tanto, é utilizado um controlador do tipo Proporcional Integral Ressonante rastreando uma
referência de valor médio acrescido da ondulação máxima desejada. Essa estrutura de
controle, bem como a avaliação de sua aplicabilidade é feita no próximo capítulo.
3 METODOLOGIA DE CONTROLE PROPOSTA
Este capítulo apresenta uma metodologia de controle para a redução do

capacitor de barramento de topologias integradas, dedicada ao
acionamento de LEDs. São apresentadas as principais características do
controlador ressonante, bem como detalhes de seu projeto. É apresentada
uma avaliação do desempenho da metodologia proposta em diferentes
conversores de estágios integrados. Ainda é obtida a equação que descreve
a corrente de entrada do conversor integrado operando em malha fechada.
3.1 INTRODUÇÃO
Com o intuito de reduzir o valor do capacitor de barramento é proposta a utilização de

um controlador do tipo ressonante para o controle da corrente nos LEDs. Através da ação
desse controlador, a ondulação de referência na frequência de ressonância é mantida. Esse
fato ocorre, idealmente, independente de variações no circuito, tal como a redução do valor do
capacitor de barramento. Assim, é possível utilizar um capacitor com valor menor que o de
projeto, e ainda manter a ondulação máxima na corrente dos LEDs dentro dos valores
estipulados.
O controlador ainda deve ser capaz de garantir o valor médio na corrente dos LEDs, o
que é garantido através de uma parcela integral, caracterizando um controlador do tipo
Proporcional Integral Ressonante (PIR). Assim, a malha de controle é responsável por
garantir tanto o valor médio quanto a ondulação da corrente de saída. A estrutura de controle
proposta é representada na Figura 20.
Figura 20 – Malha de controle proposta.

54
Onde PIR(s) representa o controlador Proporcional Integral Ressonante. GIoD(s) é a

função de transferência que relaciona as variações na corrente nos LEDs com variações na
razão cíclica, isso é, a planta controlada. A referência de corrente é ilustrada na Figura 21 e
descrita por (6).
Figura 21 – Referência de corrente.
Io LF
Ref (t )  I O  sin(4  f R t   ) (6)
2
Onde  é a defasagem angular entre a referência da corrente para os LEDs e a tensão

de entrada do conversor. E IoLF é a ondulação da corrente nos LEDs na frequência da
ondulação da tensão de barramento, isso é, no dobro da frequência da rede.
Por ser uma proposta para conversores com estágios de potência integrados é esperado
que a ação de controle altere a performance do estágio PFC do driver. Isso é, que sejam
introduzidas harmônicas na corrente de entrada do conversor devido à ação do controle da
corrente de saída. Isso ocorre porque a resistência equivalente de entrada do conversor é
dependente do valor da razão cíclica, a qual é variada devido à ação do controlador.
Assim, são apresentadas nesse capítulo algumas características gerais dos
controladores ressonantes, relativas ao princípio de funcionamento e aplicações. Ainda é feita
uma avaliação do desempenho do controlador Proporcional Integral Ressonante em drivers de
estágios de potência integrados visando à redução do capacitor de barramento dos mesmos.
Ainda é abordada a relação entre a distorção da corrente de entrada e a redução do
valor do capacitor de barramento em topologias de estágios de potência integrados com
controle PIR. Sendo obtida uma equação que descreve a corrente do conversor integrado
55
operando em malha fechada, considerando as perturbações de baixa frequência da tensão de

barramento.
3.2 CARACTERÍSTICAS DO CONTROLADOR RESSONANTE
Um controlador ressonante, conceitualmente, é muito similar ao controlador integral.

Um controlador Proporcional Integral (PI) apresenta ganho infinito na frequência de 0 Hz. Já
um controlador Proporcional Ressoante (PR) apresenta esse ganho infinito na frequência de
ressonância (DE ALMEIDA, 2013; TIMBUS, 2009; ZHANG, 2014). Essa característica
fornece ao controlador ressonante a capacidade de rastrear referências senoidais na frequência
de ressonância, apresentando erro nulo em regime permanente para tal referência. A Figura
22. apresenta a resposta em frequência característica de um controlador PR e um controlador
PI.
Figura 22 – Controladores PI e PR.
Os controladores ressonantes vêm sendo utilizados nos últimos anos principalmente

em sistemas de geração distribuída. Esses controladores são atrativos para aplicação em
controladores de inversores, onde se faz necessário sintetizar sinais senoidais com amplitude e
frequência controlados. Os controladores PR são utilizados em sistemas de geração
fotovoltaica (REITER, 2015; MIRHOSSEINI, 2016; CHEN, 2014), inversores monofásicos e
trifásicos em geral (GUO, 2016; KUPERMAN, 2015; LIDOZZI, 2015; PAN, 2015; ROQUE,
2016; TAO YE, 2016). Na maioria dessas aplicações os controladores rastreiam a referência
da tensão senoidal em 60 ou 50 Hz. Estes estudos apresentam uma série de vantagens com
56
relação às formas tradicionais de controle, como por exemplo estruturas de controle  e

coordenadas abc. Essas vantagens vão desde a redução do consumo de recursos
computacionais até melhores respostas tanto no transitório como em regime permanente
(TIMBUS, 2009).
Devido à semelhança com o integrador, pode ser dito que o controlador ressonante é
visto como um integrador generalizado de sinais CA (YUAN, 2002). Esse controlador
consiste basicamente de um par de polos imaginários conjugados, como descrito em (7).
2 Kr s (7)
GPR ( s)  K p 
s  ress
2 2
Onde Kp é o ganho proporcional, ress e Kr são a frequência e ganho ressonante,

respectivamente.
A localização dos polos conjugados (ress) caracteriza a frequência de ressonância,
isso é, a frequência de rastreio do controlador.
Como pode ser observado na Figura 22, os controladores PR possuem uma banda
passante bastante estreita. Essa característica pode tornar o projeto e a implementação muito
delicada (DE ALMEIDA, 2013; YEPES, 2010). Isso, porque, para qualquer pequena variação
na alocação dos polos, o sinal passa a ser compensado apenas pela parcela proporcional.
Com o intuito de tornar o controlador ressonante menos susceptível a essas variações,
é feita uma modificação na equação que descreve o controlador, mostrada em (8).
2 K r C s (8)
GPR 2 ( s)  K p 
s  2C s  ress
2 2
Onde C é a largura de banda do compensador, de tal forma que o ganho deste seja
70,7% de Kr em (ress -C) e em (ress +C). Essa modificação não apresenta o ganho
infinito na frequência de ressonância, o que implica em erro não nulo em regime permanente
para essa frequência. No entanto, a banda passante é maior, o que aumenta a estabilidade do
controlador e diminui a sensibilidade quanto a variações de frequência. Esse compromisso
entre a largura de banda do controlador e o erro em regime permanente é dependente para
cada aplicação e deve ser avaliado pelo projetista.
A Figura 23 apresenta a resposta em frequência do controlador ressonante modificado
para diferentes valores de Kp e Kr.
57
Figura 23 – Resposta em frequência do controlador PR modificado.
Fonte: Adaptado de (ZHANG, 2014).
Nesse trabalho é buscada a característica ideal do controlador ressonante. Isso é, que

esse controlador seja capaz de rastrear a componente CA da referência na frequência de
ressonância. Dessa forma, apresentando erro nulo em regime permanente. Assim, para que
isso seja alcançado, o ganho infinito na frequência de ressonância é exigido. As implicações
dessa exigência no sistema sujeito a variações na frequência da rede e transitórios são
avaliados no próximo capítulo.
3.3 CONTROLE PROPOSTO
Este trabalho propõe o controle da ondulação da corrente em um conjunto de LEDs

com um controlador ressonante. Dessa forma, a ondulação dessa corrente passa a ser
controlada ativamente, e não é mais dependente da ondulação da tensão de barramento do
driver. Isso é, não é mais dependente do valor do capacitor de barramento. Assim, o valor
desse capacitor pode ser reduzido, sem que a ondulação da corrente nos LEDs aumente, uma
vez que é essa ondulação é garantida pelo controlador.
A malha de controle proposta é ilustrada na Figura 20, onde a referência para a
corrente de saída possui o valor médio de projeto (IO) e ainda a ondulação em baixa
frequência (dobro da frequência da rede), limitada por (4). A forma de onda da referência de
corrente proposta é ilustrada na Figura 21 e dada por (6).
58
O controlador Proporcional Integral Ressonante (PIR(s)) é capaz de manter o valor

médio da corrente nos LEDs (ação integral) e ainda garantir o valor de ondulação nesta
corrente (ação ressonante). Esse fato se dá pelo ganho infinito em 0 Hz e também na
frequência de ressonância, como ilustrado na Figura 24 e dada por (9).
Figura 24 – Resposta em frequência do controlador PIR(s).
s  Z R  s  Z Ress1 s  Z Ress2 

PIR( s)  K P (9)

s s 2  PRess
2

Onde KP é o ganho proporcional do compensador, ZR, ZRess1 e ZRess2 são as frequências

do zero real e o par de zeros complexos, respectivamente. A frequência de ressonância é dada
por PRess.
O valor da frequência de interesse, isso é, a localização do polo PRess é o mesmo valor
da frequência da ondulação da tensão de barramento. Desta forma, devido ao ganho infinito
na frequência de ressonância, o compensador é capaz de prover erro nulo em regime para a
ondulação de referência para a corrente nos LEDs. A localização dos zeros da equação (9),
59
bem como o ganho, são definidos em função das margens de fase e ganho desejados na
resposta do sistema compensado.
A próxima seção apresenta o desempenho do controlador Proporcional Integral
Ressoante na redução do capacitor de barramento em topologias de estágios de potência
integrados.
3.4 TOPOLOGIAS INTEGRADAS COM CONTROLADOR PIR
Com o intuito de validar a técnica de controle proposta, bem como avaliar o

desempenho da mesma em diferentes topologias de drivers de estágios integrados para LEDs,
foi realizada a simulação destes. Os conversores avaliados são resultantes da integração entre
os conversores Buck, Boost, Buck-Boost, Flyback e SEPIC em cada um dos estágios de
potência, isso é, no estágio PFC e PC. A integração desses conversores segue a metodologia
descrita por (WU, 1996).
Cada uma das topologias foi projetada para alimentar um conjunto de 32 LEDs de
potência Luxeon Rebel para os parâmetros descritos na Tabela 3, resultando em na potência
média de saída de aproximadamente 71,5W. A ondulação de baixa frequência (IoLF) é
definida por (4). Nesse trabalho foi escolhido trabalhar com o limite mais restritivo da
recomendação para a ondulação da corrente de saída. Isto porque a intenção é explorar a
capacidade máxima do controlador proposto.
Tabela 3 – Parâmetros de projeto.
Parâmetro Valor
Tensão de entrada 220 VRMS, 60 Hz
32 x LUXEON Rebel
LEDs RLEDs = 32 x 0,66 = 21,12
VLEDs = 32 x 2,73 V = 87,36 V
Corrente média nos LEDs IO = 700 mA
Ondulação da corrente nos LEDs em 2fR IoLF =56 mA
Ondulação da corrente nos LEDs em fS IoHF = 21 mA
Frequência de comutação fS = 80 kHz
60
3.4.1. Conversor Integrado Buck-Boost
A integração do conversor Buck aplicado no estágio PFC com o conversor Boost

aplicado no estágio PC resulta no circuito apresentado na Figura 25. Essa integração apresenta
a característica de sobre tensão (WU, 1996), o que significa que o interruptor resultante da
integração está sujeito à soma das tensões que o interruptor de cada estágio de potência do
conversor estava sujeita.
Figura 25 – Conversor Integrado Buck-Boost.
A Tabela 4 mostra os parâmetros do conversor utilizados na simulação.
Tabela 4 – Parâmetros de simulação do conversor integrado Buck-Boost.
Parâmetro Valor
Tensão de barramento VB = 50 V
Razão cíclica D = 0,16
Indutor do estágio PFC LPFC = 85 H
Indutor do estágio PC LPC = 10,8 H
Capacitor de barramento Nominal CB = 2400 F
Capacitor de saída CO = 4,7 F
A equação (11) apresenta a função de transferência do estágio PC do conversor Buck-

Boost integrado. Essa função de transferência relaciona as variações da corrente nos LEDs
pelas variações na razão cíclica, e consiste na função de transferência do conversor Boost
(10), encontrada através do método do valor médio da chave PWM (ERICKSON, 2001). A
Figura 26 mostra a resposta em frequência do conversor operando em malha aberta não
compensada e compensada com o controlador PIR.
61
2
VB D TS
GIoDBB ( s ) 
VO  VB  LPC RLEDs (10)
 1 VB
2
D 2 TS 
s CO    

 RLEDs VO  VB  2 LPC
2

0,4202
GIoDBB ( s)  6
(11)
4,7.10 s  0,06097
Figura 26 – Diagrama de Bode do conversor integrado Buck-Boost não compensado

(tracejado) e compensado (sólido).
O compensador PIR utilizado é dado por (12).

62
PIR( s)  0,1888
s  7525s  639s  617
 
(12)
s s 2  5,685.105
Na Figura 27 são apresentadas as formas de onda da corrente nos LEDs e da corrente

de entrada do conversor Buck-Boost integrado operando em malha fechada com o valor
nominal do capacitor de barramento e com o valor reduzido.
Figura 27 – Formas de onda da corrente de entrada (I(in)) e saída (I(LEDS)) do conversor

integrado Buck-Boost.
I(LEDS) Ref I(LEDS) Ref
0.78 0.78
0.76 0.76
0.74 0.74
0.72 0.72
0.7 0.7
0.68 0.68
0.66 0.66
0.64 0.64
0.62 0.62
I(in) I(in)
0.6 0.6
0.4 0.4
0.2 0.2
0 0
-0.2 -0.2
-0.4 -0.4
-0.6 -0.6
-0.8 -0.8
0.2 0.21 0.22 0.23 0.24 0.25 0.2 0.21 0.22 0.23 0.24 0.25
Time (s) Time (s)
a) CB Nominal (2400 F) b) CB Reduzido (500 F)
A Figura 28 mostra o impacto da redução do capacitor de barramento na distorção da

corrente de entrada do conversor operando em malha fechada. É apresentada a amplitude de
cada harmônica da corrente de entrada limitada pela norma IEC 61000-3-2, Classe C.
63
Figura 28 – Conteúdo harmônico da corrente de entrada do conversor integrado Buck-Boost.
a) CB Nominal (2400 F)
b) CB Reduzido (500 F)
Como pode ser observado, o conversor integrado Buck-Boost apresenta distorção

natural da corrente de entrada. Essa distorção ocorre devido aos ângulos de condução do
estágio PFC, dado por um conversor Buck. Essa característica, bem como os limites de
operação em concordância com a norma IEC61000-3-2, classe C, é abordada em
(KIRSTEN, 2011). Essa característica é observada em todos os conversores integrados com
estágio PFC dado por conversores Buck.
Como mostrado, através do controle ressonante do conversor integrado Buck-Boost, é
possível realizar a redução do capacitor de barramento de 2400 F para 500 F (redução de
79%). A ação de controle mantem o valor da ondulação da corrente nos LEDs igual ao valor
de referência, independente do valor do capacitor de barramento. Essa ação do controlador
implica na distorção da corrente de entrada do conversor integrado, quantificado pelo
conteúdo harmônico, como mostrado na Figura 28. Sendo que o valor da THD da corrente de
64
entrada ficou em 10% e 14% para o driver operando com o valor nominal e valor reduzido do
capacitor de barramento, respectivamente.
3.4.2. Conversor Integrado Buck-BuckBoost
A Figura 29 apresenta o conversor resultante da integração entre o conversor Buck

aplicado ao estágio PFC e o conversor Buck-Boost no estágio PC. Esse conversor possui a
corrente de entrada semelhante do circuito apresentado na subseção anterior, por se tratar
também de um conversor Buck. Ainda possui a tensão de saída com referência invertida,
característica do conversor Buck-Boost. Os parâmetros utilizados para simulação do driver
são apresentados na Tabela 5.
Figura 29 – Conversor Integrado Buck-BuckBoost.
Tabela 5 – Parâmetros de simulação do conversor integrado Buck-BuckBoost.
Parâmetro Valor
A função de transferência que relaciona as variações da corrente nos LEDs e as

variações na razão cíclica, consiste na função de transferência de um conversor Buck-Boost
em modo de condução descontinua, é dada por (13) e (14). A Figura 30 mostra a resposta em
65
frequência do conversor operando em malha aberta, não compensada e compensada pelo

controlador PIR.
2
VB D TS
VO LPC RLEDs (13)
GIoDBBb ( s ) 
 1 2
V D 2 TS 
s CO    B2 

 RLEDs VO 2 LPC 
0,412
GIoDBBb ( s)  6
(14)
4,7.10 s  0,05374
Figura 30 – Diagrama de Bode do conversor integrado Buck-BuckBoost não compensado

66
Sendo o compensador PIR definido por (15).
PIR ( s)  0,1815
s  7526s  636s  620
 
(15)
s s 2  5,685.105
Na Figura 31 são apresentadas as formas de onda da corrente nos LEDs e a corrente de

entrada do conversor, operando em malha fechada com o capacitor nominal e capacitor
reduzido.

integrado Buck-BuckBoost.
I(LEDs) Ref I(LEDs) Ref
0.78 0.78
0.76 0.76
0.74 0.74
0.72 0.72
0.7 0.7
0.68 0.68
0.66
0.66
0.64
0.64
0.62
0.62
I(in)
I(in)
0.6
0.6
0.4
0.4
0.2
0.2
0 0
-0.2 -0.2
-0.4 -0.4
-0.6 -0.6
-0.8 -0.8
0.2 0.21 0.22 0.23 0.24 0.25 0.2 0.21 0.22 0.23 0.24 0.25
Time (s) Time (s)
A distorção da corrente de entrada, devido à atuação do controle ressonante sob a

redução do capacitor de barramento é mostrada na Figura 32.
Através do controle ressonante do conversor integrado Buck-BuckBoost foi possível
reduzir o valor capacitor de barramento da topologia em 82,5% (de 800 F para 140 F). A
ondulação da corrente de saída se manteve constante e a distorção da corrente de entrada se
manteve dentro dos limites estabelecidos pela norma. O valor da THD ficou em 16,4% e
18,7% para o conversor integrado operando com o valor nominal e valor reduzido do
capacitor de barramento, respectivamente.
67

BuckBoost.

68
3.4.3. Conversor Integrado Buck-Flyback
A topologia integrada Buck-Flyback é apresentada na Figura 33. O conversor

integrado Buck-Flyback é muito interessante quando se deseja isolação entre a carga e a
alimentação do driver. Os valores utilizados na simulação do circuito são apresentados na
Tabela 6.
Figura 33 – Conversor Integrado Buck-Flyback.
Tabela 6 – Parâmetros de simulação do conversor integrado Buck-Flyback.
Parâmetro Valor
Indutor do estágio PC (Indutância
LPC = 13,5 H
Magnetizante)
Relação de transformação  = 1
A função de transferência do conversor integrado Buck-Flyback é dada por (16). E a

resposta em frequência do conversor é apresentada na Figura 34, para o sistema sem e com o
compensador PIR.
0,412
GIoDBF (s)  6
(16)
4,7.10 s  0,05374
69
Figura 34 – Diagrama de Bode do conversor integrado Buck-Flyback não compensado

Como pode ser observado, a resposta em frequência do conversor integrado Buck-

Flyback é a mesma daquela observada para o conversor integrado Buck-BuckBoost. Esse fato
já era esperado, uma vez que o conversor Flyback consiste no conversor Buck-Boost isolado.
Dessa forma, o controlado PIR utilizado é mesmo apresentado em (15).
A Figura 35 apresenta as formas de onda da corrente nos LEDs e na entrada do driver
operando em malha fechada com o valor nominal e reduzido do capacitor de barramento.
70

integrado Buck-Flyback.
0.78 0.78
0.76 0.76
0.74 0.74
0.72 0.72
0.7 0.7
0.68 0.68
0.66 0.66
0.64 0.64
0.62 0.62
I(in) I(in)
0.6 0.6
0.4 0.4
0.2 0.2
0 0
-0.2 -0.2
-0.4 -0.4
-0.6 -0.6
-0.8 -0.8
0.2 0.21 0.22 0.23 0.24 0.25 0.2 0.21 0.22 0.23 0.24 0.25
Time (s) Time (s)
A distorção da corrente de entrada quantificada pelo conteúdo harmônico mostrado na

Figura 36.
Este conversor é muito similar ao conversor integrado Buck-BuckBoost, tendo os
mesmos resultados quando a indutância magnetizante do estágio PC tem mesmo valor do da
indutância LPC do conversor integrado Buck-BuckBoost. Isso é, foi possível a redução de
82,5% % no valor do capacitor de barramento (de 800 F para 140 F). A THD da corrente
de entrada ficou em 16,4% e 18,7%, para o conversor operando com o capacitor nominal
(800 F) e reduzido (140 F), respectivamente.
71

Flyback.

72
3.4.4. Conversor Integrado Buck-SEPIC
O conversor integrado Buck-SEPIC, representado pela Figura 37, se vale de um

conversor Buck no estágio PFC e um conversor SEPIC no estágio PC. A Tabela 7 apresenta
os parâmetros do conversor simulado.
Figura 37 – Conversor Integrado Buck-SEPIC.
Tabela 7 – Parâmetros de simulação do conversor integrado Buck-SEPIC.
Parâmetro Valor
Indutor 1 do estágio PC LPC1 = 27 H
Indutor 2 do estágio PC LPC2 = 27 H
Capacitor do estágio PC CPC = 100 nF
A função de transferência que relaciona as perturbações na corrente de saída pelas

variações na razão cíclica é dada por (17).
0,412
GIoDBS ( s)  6
(17)
4,7.10 s  0,05374
73
Como pode ser observado, (14), (16) e (17) são idênticas. O que mostra que a
dinâmica dos conversores Buck-Boost, Flyback e SEPIC são as mesmas para a mesma
aplicação. Esse fato acontece quando o valor da indutância equivalente do conversor SEPIC
(paralelo de LPC1 com LPC2) é feito igual ao do indutor do conversor Buck-Boost. Assim, o
controlador utilizado no conversor integrado Buck-SEPIC é o mesmo do definido para o
conversor integrado Buck-BuckBoost, dado por (15).
A Figura 38 apresenta as formas de onda da corrente nos LEDs e da corrente de
entrada do driver operando com capacitor nominal (800 F) e capacitor reduzido (140 F).

integrado Buck-SEPIC.
0.78 0.78
0.76 0.76
0.74 0.74
0.72 0.72
0.7 0.7
0.68 0.68
0.66 0.66
0.64 0.64
0.62 0.62
I(in) I(in)
0.6 0.6
0.4 0.4
0.2 0.2
0 0
-0.2 -0.2
-0.4 -0.4
-0.6 -0.6
-0.8 -0.8
0.2 0.21 0.22 0.23 0.24 0.25 0.2 0.21 0.22 0.23 0.24 0.25
Time (s) Time (s)
O conteúdo harmônico da corrente de entrada do conversor é mostrado na Figura 39.

Assim, foi possível uma redução do capacitor de barramento de 82,5% (de 800 F
para 140 F), apresentado os mesmos valores de THD e conteúdo harmônico daquele
observado nas topologias Buck-BuckBoost integrado e Buck-Flyback integrado.
74
Figura 39 – Conteúdo harmônico da corrente de entrada do conversor integrado Buck-SEPIC.

75
3.4.5. Conversor Integrado Boost-Buck
O conversor integrado Boost-Buck é obtido através da integração entre o conversor

Boost no estágio PFC e o conversor Buck no estágio PC, e é apresentado na Figura 40. Os
parâmetros de simulação deste conversor integrado são dados na Tabela 8.
Figura 40 – Conversor Integrado Boost-Buck.
Tabela 8 – Parâmetros de simulação do conversor integrado Boost-Buck.
Parâmetro Valor
Indutor do estágio PC LPC = 392 H
A função de transferência que relaciona as perturbações na corrente dos LEDs pelas

variações na razão cíclica consiste na função de transferência do conversor Buck operando em
DCM, dada por (18) e (19). Na Figura 41 é apresentada a resposta em frequência do sistema
não compensada e compensada pelo controlador PIR.
76
 VB  V D TS
  1 B
GIoDbB ( s)   VO  LPC RLEDs (18)
 1 2
V D 2 TS 
s CO    B2 

 RLEDs VO 2 LPC 
0,411
GIoDbB ( s)  6
(19)
2,2.10 s  0,05594
Figura 41 – Diagrama de Bode do conversor integrado Boost-Buck não compensado

O controlador PIR utilizado é dado por (20).
PIR ( s)  0,1201
s  7528s 2  1265s  3,95.105  (20)

s s 2  5,685.105 
77
Para validar a atuação desse controlador, o circuito apresentado na Figura 40, foi
simulado, sendo as principais formas de onda apresentadas na Figura 42. São mostradas as
formas de onda da corrente nos LEDs e de entrada do conversor operando com o capacitor
nominal (22 F) e reduzido (4 F).

integrado Boost-Buck.
0.78 0.78
0.76 0.76
0.74 0.74
0.72 0.72
0.7 0.7
0.68 0.68
0.66 0.66
0.64 0.64
0.62 0.62
I(in) I(in)
0.6 0.6
0.4 0.4
0.2 0.2
0 0
-0.2 -0.2
-0.4 -0.4
-0.6 -0.6
-0.8 -0.8
0.25 0.26 0.27 0.28 0.29 0.3 0.25 0.26 0.27 0.28 0.29 0.3
Time (s) Time (s)
Assim como nos conversores que apresentam entrada em Buck, a corrente de entrada
daqueles que se valem do conversor Boost no estágio PFC apresentam naturalmente uma
distorção na corrente de entrada. Essa distorção é associada ao valor da tensão de barramento,
e já foi estudada em (KIRSTEN, 2011). Essa distorção natural limita a redução do valor de
capacitor, devido aos limites estabelecidos pela norma IEC 61000-3-2, classe C.
O conteúdo harmônico da corrente de entrada é apresentado na Figura 43 em contraste
com os valores estabelecidos pela norma. São apresentados os valores das harmônicas para o
driver em malha fechada operando com o valor nominal e reduzido do capacitor de
barramento. O valor da THD ficou em 18,7% e 20,7% para o conversor operando com
capacitor nominal e reduzido, respectivamente.
Através do controlador PIR foi possível reduzi o valor do capacitor de barramento da
topologia integrada Boost-Buck em 81,2 % (de 22 F para 4 F). Essa redução foi feita sem
78
que a ondulação da corrente nos LEDs aumentasse e ainda mantendo a distorção harmônica
da corrente de entrada nos limites estabelecidos pela norma.
Figura 43 – Conteúdo harmônico da corrente de entrada do conversor integrado Boost-Buck.
79
3.4.6. Conversor Integrado Boost-BuckBoost
A integração entre o conversor Boost aplicado ao estágio PFC com o conversor Buck-
Boost aplicado ao estágio PC é mostrado na Figura 44. Sendo os parâmetros de apresentados
na Tabela 9.
Figura 44 – Conversor Integrado Boost-BuckBoost.
Tabela 9 – Parâmetros de simulação do conversor integrado Boost-BuckBoost.
Parâmetro Valor
A função de transferência que relaciona a corrente nos LEDs com o valor da razão
cíclica desse driver é dada por (21), que consiste na função de transferência do conversor
Buck-Boost dada por (13). A resposta em frequência dessa função de transferência é mostrada
na Figura 45, não compensada e compensada pelo controlador PIR.
80
0,4416
GIoDbBb ( s)  (21)
2,2.10 6 s  0,0542
Figura 45 – Diagrama de Bode do conversor integrado Boost-BuckBoost não compensado

PIR ( s)  0,3723
s  7521s 2  1265s  3,95.105  (22)

s s 2  5,685.10 5 
Na Figura 46 são apresentadas as formas de onda da corrente nos LEDs e na entrada

do driver para o conversor operando em malha fechada com o valor nominal do capacitor de
barramento (22 F) e para o valor reduzido (3,3 F). Esse valor reduzido é o menor valor que
81
garante que a corrente dos LEDs ainda siga a referência e ainda a distorção da corrente de
entrada fique abaixo dos valores limites estabelecidos pela norma IEC 61000-3-2, classe C.
Figura 46 – Formas de onda da corrente de entrada (I(in)) e saída (I(LEDs)) do conversor

integrado Boost-BuckBoost.
0.76 0.78
0.74 0.76
0.72 0.74
0.72
0.7
0.7
0.68
0.68
0.66 0.66
0.64 0.64
0.62 0.62
I(in) I(in)
0.6 0.6
0.4 0.4
0.2 0.2
0 0
-0.2 -0.2
-0.4 -0.4
-0.6 -0.6
-0.8 -0.8
0.25 0.26 0.27 0.28 0.29 0.3 0.25 0.26 0.27 0.28 0.29 0.3
Time (s) Time (s)
a) CB Nominal (22 F) b) CB Reduzido (3,3 F)
O conteúdo harmônico da corrente de entrada é mostrado na Figura 47 para o

conversor operando com o capacitor nominal e reduzido, em contraste com os limites
estabelecidos pela norma. A THD da corrente de entrada ficou em 18,7% e 22% para o
conversor operando com 22 F e 3,3 F para o capacitor de barramento, respectivamente.
Assim, foi possível reduzir em 85% o valor do capacitor de barramento na topologia
integrada Boost-BuckBoost (de 22 F para 3,3 F). Essa redução é feita mantendo a
ondulação da corrente nos LEDs constante, e ainda, obedecendo aos limites estabelecidos pela
norma IEC 61000-3-2, classe C, quanto à distorção da corrente de entrada.
82

BuckBoost.
b) CB Reduzido (3,3 F)

83
3.4.7. Conversor Integrado Boost-Flyback
A topologia integrada Boost-Flyback é apresentada na Figura 48. Esse conversor

apresenta a isolação entre a carga e entrada, devido o estágio PC. Os parâmetros utilizados
para avaliação dessa topologia são apresentados na Tabela 10.
Figura 48 – Conversor Integrado Boost-Flyback.
Tabela 10 – Parâmetros de simulação do conversor integrado Boost-Flyback.
Parâmetro Valor
LPC = 492 H
Magnetizante)
Relação de transformação = 1
Como discutido nos itens 3.4.3 e 3.4.4, a dinâmica do driver que se vale do conversor
Flyback no estágio PC é a mesma observada naquele que utiliza o conversor Buck-Boost no
mesmo estágio de potência. Essa característica é observada desde que a indutância
magnetizante do conversor Flyback e o valor do indutor do Buck-Boost sejam feitas iguais, e
ainda seja utilizada a relação de transformação unitária. Assim, tanto a função de
84
transferência, quanto o controlador PIR utilizado para o conversor Boost-BuckBoost são os

mesmos para o conversor integrado Boost-Flyback, dados por (23) e (24), respectivamente.
0,4416
GIoDbF ( s)  (23)
2,2.10 6 s  0,0542
PIR ( s)  0,3723
s  7521s 2  1265s  3,95.105  (24)

s s 2  5,685.10 5 
Assim, na Figura 49, são apresentadas as formas de onda da corrente nos LEDs e de
entrada do driver operando em malha fechada com o valor nominal (22 F) e reduzido
(3,3 F).

integrado Boost-Flyback.
0.76 0.78
0.74 0.76
0.72 0.74
0.72
0.7
0.7
0.68
0.68
0.66 0.66
0.64 0.64
0.62 0.62
I(in) I(in)
0.6 0.6
0.4 0.4
0.2 0.2
0 0
-0.2 -0.2
-0.4 -0.4
-0.6 -0.6
-0.8 -0.8
0.25 0.26 0.27 0.28 0.29 0.3 0.25 0.26 0.27 0.28 0.29 0.3
Time (s) Time (s)
A distorção da corrente de entrada é mostrada na Figura 50, em contraste com a

norma. Sendo que o valor da THD ficou em 18,7% e 22,1% para o conversor operando com
valor nominal e reduzido do capacitor de barramento.
85
Assim, através do controle ressonante é possível reduzir o valor do capacitor de

barramento em 85% na topologia integrada Boost-Flyback (de 22 F para 3,3 F), mantendo
a ondulação da corrente nos LEDs, e ainda a concordância com a norma IEC 61000-3-2,
classe C.

Flyback.

86
3.4.8. Conversor Integrado Boost-SEPIC
O conversor integrado Boost-SEPIC, apresentado na Figura 51, e com parâmetros

apresentados na Tabela 11, também foi avaliada.
Esse conversor, ao exemplo dos conversores com entrada em Buck, apresenta a mesma
dinâmica que os conversores Boost-BuckBoost e Boost-Flyback. Essa característica é obtida
quando o valor da indutância equivalente do conversor SEPIC (LPC1 paralelo com LPC2) é feita
igual ao indutor do conversor Buck-Boost, para a mesma aplicação.
Assim, o controlado PIR é o mesmo utilizado nestes conversores, dado por (24). As
formas de onda da corrente nos LEDs e corrente de entrada são apresentadas na Figura 52,
para o valor nominal (20 F) e reduzido (3,3 F) do capacitor de barramento.
Figura 51 – Conversor Integrado Boost-SEPIC.
Tabela 11 – Parâmetros de simulação do conversor integrado Boost-SEPIC.
Parâmetro Valor
87

integrado Boost-SEPIC.
0.76 0.76
0.74 0.74
0.72 0.72
0.7 0.7
0.68 0.68
0.66 0.66
0.64 0.64
0.62 0.62
I(IN) I(IN)
0.6 0.6
0.4 0.4
0.2 0.2
0 0
-0.2 -0.2
-0.4 -0.4
-0.6 -0.6
-0.8 -0.8
0.25 0.26 0.27 0.28 0.29 0.3 0.25 0.26 0.27 0.28 0.29 0.3
Time (s) Time (s)
O conteúdo harmônico da corrente de entrada do conversor é apresentado na Figura

53. Sendo o valor da THD 18,7% e 22,1% para 22 F e 3,3 F no capacitor de barramento.
Como observado nas topologias com entrada em Buck, as respostas obtidas nos sistemas com
os conversores Buck-Boost, Flyback e SEPIC são as mesmas. Esse fato ocorre pela
semelhança entre as funções de transferência desses conversores.
88
Figura 53 – Conteúdo harmônico da corrente de entrada do conversor integrado Boost-SEPIC.
3.4.9. Conversor Integrado BuckBoost-Buck
O conversor resultante da integração entre um conversor Buck-Boost, aplicado ao

estágio PFC, e um conversor Buck, aplicado ao estágio PC, é apresentado na Figura 54. Esse
driver não possui distorção natural da corrente de entrada, diferente daqueles que com entrada
com conversores Buck e Boost. Essa característica é interessante, uma vez que pode
possibilitar maior redução do capacitor de barramento, isso é, o controlador tem mais “folga”
quanto à norma para compensar ativamente a ondulação da corrente de saída. Os parâmetros
do conversor integrado BuckBoost-Buck simulado são apresentados na Tabela 12.
89
Figura 54 – Conversor Integrado BuckBoost-Buck.
Tabela 12 – Parâmetros de simulação do conversor integrado BuckBoost-Buck.
Parâmetro Valor
Capacitor de saída CO = 3 F
A função de transferência que relaciona as variações na corrente dos LEDs com as

variações da razão cíclica para o conversor integrado BuckBoost-Buck consiste na função de
transferência de um conversor Buck em DCM. A forma geral dessa função de transferência é
dada por (18), e para o conversor com os parâmetros da Tabela 12, dada por (25). As
respostas em frequência do sistema não compensado e compensado com o controlador
ressonante são apresentadas na Figura 55.
0,2209
GIoDBbB ( s)  6
(25)
3.10 s  0,06135
90
Figura 55 – Diagrama de Bode do conversor integrado BuckBoost-Buck não compensado

PIR ( s)  0,04178
s  5,03.10 s  150 s  5687
4 2
(26)
s s  5,685.10 
2 5
A Figura 56 apresenta as formas de onda da corrente nos LEDs e de entrada do driver,

para o capacitor nominal (150 F) e reduzido (20 F). Como pode ser observado, o conversor
apresenta corrente de entrada praticamente senoidal, o que reflete o reduzido conteúdo
harmônico, quando operando com o capacitor de barramento nominal. Esse conteúdo
harmônico da corrente de entrada é mostrado na Figura 57.
91

integrado BuckBoost-Buck.
0.78 0.78
0.76 0.76
0.74 0.74
0.72
0.72
0.7
0.7
0.68
0.66 0.68
0.64 0.66
0.62 0.64
I(in) I(in)
0.6 0.6
0.4 0.4
0.2 0.2
0 0
-0.2 -0.2
-0.4 -0.4
-0.6 -0.6
-0.8 -0.8
0.25 0.26 0.27 0.28 0.29 0.3 0.25 0.26 0.27 0.28 0.29 0.3
Time (s) Time (s)
Através do controle ressonante foi possível reduzir o valor do capacitor de barramento

do conversor integrado BuckBoost-Buck em 86,6% (de 150 F para 20 F). A distorção da
corrente de entrada permaneceu dentro dos limites estabelecidos pela norma e a THD variou
de 1,3% para 16,9%, para o capacitor de barramento nominal e reduzido, respectivamente.
92
Figura 57 – Conteúdo harmônico da corrente de entrada do conversor integrado BuckBoost-

Buck.
3.4.10. Conversor Integrado BuckBoost-Boost
O conversor integrado BuckBoost-Bosst é mostrado na Figura 58 e possui no estágio

PFC um conversor Buck-Boost e no estágio PC um conversor Boost. Essa topologia exige que
o valor da tensão de barramento seja definido menor que o valor da tensão de saída, devida à
característica elevadora do conversor Boost. Essa característica implica em valores mais
elevados para o capacitor de barramento, quando comparado com as outras topologias
integradas. A Tabela 13 apresenta os parâmetros do conversor integrado analisado.
93
Figura 58 – Conversor Integrado BuckBoost-Boost.
Tabela 13 – Parâmetros de simulação do conversor integrado BuckBoost-Boost.
Parâmetro Valor
A função de transferência que descreve as variações na corrente dos LEDs em função

das variações da razão cíclica é dada por (27), e consiste na função de transferência do
conversor Boost operando em DCM, que tem forma geral dada por (10).
0,6756
G IoDBbb ( s)  6
(27)
4,4.10 s  0,06103
A resposta em frequência do conversor integrado BuckBoost-Boost, não compensado e

compensado pelo controlador ressonante, é apresentada na Figura 59.
94
Figura 59 – Diagrama de Bode do conversor integrado BuckBoost-Boost não compensado

PIR ( s)  0,02984
s  5,03.10 s  77,4s  73,4
4
(28)
s s  5,685.10 
2 5
A Figura 60 mostra a corrente nos LEDs e a corrente de entrada do conversor

operando em malha fechada com o valor nominal e o valor reduzido do capacitor de
barramento, 2250 F e 220 F, respectivamente.
95

integrado BuckBoost-Boost.
0.78 0.78
0.76 0.76
0.74 0.74
0.72 0.72
0.7 0.7
0.68 0.68
0.66 0.66
0.64 0.64
0.62 0.62
I(L29) I(L29)
0.6 0.6
0.4 0.4
0.2 0.2
0 0
-0.2 -0.2
-0.4 -0.4
-0.6 -0.6
-0.8 -0.8
0.25 0.26 0.27 0.28 0.29 0.3 0.25 0.26 0.27 0.28 0.29 0.3
Time (s) Time (s)
Pode ser observado que embora a redução do valor do capacitor de barramento, o

valor da ondulação da corrente nos LEDs permaneceu constante, devido à ação do controlador
ressonante. No entanto essa ação do controlador distorce a corrente de entrada do conversor
integrado. Essa distorção é mensurada pelo conteúdo harmônico da corrente de entrada. A
Figura 61 apresenta os valores das componentes harmônicas da corrente de entrada para o
conversor operando com o capacitor nominal e reduzido, em contraste com os valores
máximos estabelecidos pela norma IEC 61000-3-2, classe C.
Assim, através da aplicação do controle PIR no conversor integrado, foi possível uma
redução de 90% no valor do capacitor de barramento (de 2250 F para 220 F), mantendo-se
o valor da ondulação da corrente nos LEDs e ainda estando de acordo com os limites
estabelecidos pela norma.
96

Boost.

97
3.4.11. Conversor Integrado BuckBoost-BuckBoost
Esta topologia se vale da integração entre um conversor Buck-Boost, aplicado ao

estágio PFC, e outro conversor Buck-Boost, aplicado ao estágio PC, e é apresentado na Figura
62. Esse conversor também pode ser chamado de conversor Integrado Duplo Buck-Boost
(IDBB). A Tabela 14 apresenta os parâmetros de simulação para o conversor IDBB.
Figura 62 – Conversor Integrado Duplo Buck-Boost.
Tabela 14 – Parâmetros de simulação do conversor Integrado Duplo Buck-Boost.
Parâmetro Valor
A função de transferência que relaciona as variações na corrente dos LEDs pelas

variações da razão cíclica é a mesma do conversor Buck-Boost, com forma geral dada por
(13), e é para os parâmetros de simulação, dada por (29).
0,2207
G IoDBbBb ( s)  6
(29)
3.10 s  0,05419
98
A Figura 63 apresenta a resposta em frequência do conversor IDBB não compensada e

compensada pelo controlador PIR, dado por (30).
Figura 63 – Diagrama de Bode do conversor IDBB não compensado (tracejado) e

compensado (sólido).
PIR ( s)  0,2653
s  7539s 2  151s  5685 (30)

s s 2  5,685.10 5 
Na Figura 64 são apresentadas as formas de onda da corrente nos LEDs e corrente de

entrada do conversor integrado, operando com o valor nominal e reduzido do capacitor de
barramento, 103 F e 20 F, respectivamente.
99

IDBB.
0.78 0.76
0.76 0.74
0.74
0.72
0.72
0.7
0.7
0.68
0.68
0.66 0.66
0.64 0.64
0.62 0.62
I(L29) I(in)
0.6 0.6
0.4 0.4
0.2 0.2
0 0
-0.2 -0.2
-0.4 -0.4
-0.6 -0.6
-0.8 -0.8
0.25 0.26 0.27 0.28 0.29 0.3 0.25 0.26 0.27 0.28 0.29 0.3
Time (s) Time (s)
A distorção da corrente de entrada é dada pelo conteúdo harmônico, apresentado na

Figura 64, em comparação com a norma.
Assim, a aplicação do controlador PIR proporcionou a redução do valor do capacitor
de barramento do conversor IDBB em 80,5% (de 103 F para 20 F). De tal forma que se
manteve a ondulação da corrente nos LEDs e ainda os limites estabelecidos pela norma
IEC61000-3-2 foram cumpridos.
100
Figura 65 – Conteúdo harmônico da corrente de entrada do conversor IDBB.
3.4.12. Conversor Integrado BuckBoost-Flyback
O conversor integrado BuckBoost-Flyback é apresentado na Figura 66. Essa topologia

apresenta um conversor Flyback aplicado ao estágio PC, o que propicia a isolação entre a
carga e a entrada do driver. Os parâmetros de simulação são dados pela Tabela 15.
101
Figura 66 – Conversor Integrado BuckBoost-Flyback.
Tabela 15 – Parâmetros de simulação do conversor integrado BuckBoost-Flyback.
Parâmetro Valor
LPC = 315 H
Magnetizante)
A função de transferência que descreve a dinâmica da corrente de saída pela razão

cíclica é a mesma função de transferência do Flyback, dada por (31).
0,2207
G IoDBbF ( s)  6
(31)
3.10 s  0,05419
Como discutido nas outras subseções, tanto a função de transferência, quando a

resposta em frequência e ainda o controlador utilizado nas topologias que utilizam o
conversor Flyback no estágio PC são as mesmas daquelas que utilizam o conversor Buck-
Boost. Sendo assim, o diagrama de Bode do conversor integrado BuckBoost-Flyback e o
controlador PIR utilizado, são dados pela Figura 63 e (30), respectivamente.
A Figura 67 apresenta a corrente nos LEDs e a corrente de entrada do conversor
integrado BuckBoost-Flyback operando em malha fechada com o controlador PIR, para o
102
valor nominal e reduzido do capacitor de barramento. O valor reduzido do capacitor de

barramento ficou em 20 F.

integrado BuckBoost-Flyback.
0.78 0.76
0.76 0.74
0.74
0.72
0.72
0.7
0.7
0.68
0.68
0.66 0.66
0.64 0.64
0.62 0.62
I(L29) I(in)
0.6 0.6
0.4 0.4
0.2 0.2
0 0
-0.2 -0.2
-0.4 -0.4
-0.6 -0.6
-0.8 -0.8
0.25 0.26 0.27 0.28 0.29 0.3 0.25 0.26 0.27 0.28 0.29 0.3
Time (s) Time (s)
A distorção da corrente de entrada devido à ação do controlador é mostrada na Figura

68, em comparação com os valores máximos estabelecidos pela IEC 61000-3-2, Classe C.
Assim, foi possível reduzir o valor do capacitor de barramento do conversor integrado
BuckBoost-Flyback em 80,5% (de 103 F para 20 F). Essa redução se fez possível devido à
ação do controlador PIR, o qual manteve a ondulação da corrente nos LEDs independente do
valor do capacitor de barramento. Essa redução ainda resultou na distorção da corrente de
entrada do driver. E ainda, os limites estabelecidos pela norma foram atendidos.
103

Flyback.

104
3.4.13. Conversor Integrado BuckBoost-SEPIC
A Figura 69 apresenta a topologia integrada BuckBoost-SEPIC. Os parâmetros de

simulação desse conversor são apresentados na Tabela 16.
Figura 69 – Conversor Integrado BuckBoost-SEPIC.
Tabela 16 – Parâmetros de simulação do conversor integrado BuckBoost-SEPIC.
Parâmetro Valor
A aplicação do conversor SEPIC no estágio PC apresenta características muito

similares do conversor Buck-Boost aplicado ao mesmo estágio de potência. Esse fato se da
pela semelhança entre as funções de transferência de cada um deles. Para o caso especifico
dos parâmetros apresentados na Tabela 16, a função de transferência que relaciona as
variações da corrente nos LEDs coma s variações da razão cíclica do conversor integrado
BuckBoost-SEPIC é igual a do conversor IDBB, dada por (32). Em função disso, tanto a
resposta em frequência quanto o controlador PIR para essa topologia são os mesmos do
conversor IDBB.
105
0,2207
G IoDBbS ( s)  6
(32)
3.10 s  0,05419
Na Figura 70 são apresentadas as formas de onda da corrente nos LEDs e a corrente de

entrada do driver, operando em malha fechada com o valor nominal e reduzido do capacitor
de barramento, 103 F e 20 F, respectivamente.

integrado BuckBoost-SEPIC.
0.78 0.76
0.76 0.74
0.74
0.72
0.72
0.7
0.7
0.68
0.68
0.66 0.66
0.64 0.64
0.62 0.62
I(L29) I(in)
0.6 0.6
0.4 0.4
0.2 0.2
0 0
-0.2 -0.2
-0.4 -0.4
-0.6 -0.6
-0.8 -0.8
0.25 0.26 0.27 0.28 0.29 0.3 0.25 0.26 0.27 0.28 0.29 0.3
Time (s) Time (s)
O conteúdo harmônico da corrente de entrada é apresentado na Figura 71, em

comparação com a norma IEC 61000-3-2, classe C, para o valor nominal e reduzido do
capacitor de barramento.
106

SEPIC.
Assim, devido à ação do controlador PIR foi possível reduzir o valor do capacitor de
barramento da topologia integrada BuckBoost-SEPIC em 80,5%, (de 103 F para 20 F).
Sendo que a ondulação da corrente nos LEDs foi mantida constante e a distorção da corrente
de entrada ficou dentro dos limites estabelecidos pela norma.
3.4.14. Conversor Integrado SEPIC-Buck
A Figura 72 apresenta o conversor integrado SEPIC-Buck. O conversor SEPIC

aplicado ao estagio e correção do fator de potência apresenta um comportamento muito
similar aquele do conversor Buck-Boost, quando se tratando da corrente de entrada do driver.
No entanto, o conversor SEPIC pode ser projetado para não se necessitar um filtro passa
baixas na entrada do conversor, a fim de se eliminar as componentes na frequência de
107
comutação. Os parâmetros utilizados na simulação do conversor integrado SEPIC-Buck são

mostrados na Tabela 17.
Figura 72 – Conversor Integrado SEPIC-Buck.
Tabela 17 – Parâmetros de simulação do conversor integrado SEPIC-Buck.
Parâmetro Valor
Indutor 1 do estágio PFC LPFC1 = 762 H
Capacitor do estágio PFC CPFC = 100 nF
A função de transferência que relaciona as variações da corrente nos LEDs com as

variações da razão cíclica do conversor integrado SEPIC-Buck é a mesma função de
transferência dos outros conversores que se valem do conversor Buck no estágio PC. Para os
parâmetros apresentados na Tabela 17, tem-se a função de transferência dada por (33).
108
0,2209
G IoDSB ( s)  6
(33)
3.10 s  0,06135
Devido esse fato, a resposta em frequência e o controlador PIR definido para o

conversor integrado SEPIC-Buck são os mesmos que os apresentados para o conversor
BuckBoost-Buck.
A Figura 73 apresenta os resultados de simulação para a corrente nos LEDs e corrente
de entrada do driver operando em malha fechada para o valor nominal e valor reduzido do
capacitor de barramento, 150 F e 20 F, respectivamente.

integrado SEPIC-Buck.
0.78 0.78
0.76 0.76
0.74 0.74
0.72
0.72
0.7
0.7
0.68
0.66 0.68
0.64 0.66
0.62 0.64
I(in) I(in)
0.6 0.6
0.4 0.4
0.2 0.2
0 0
-0.2 -0.2
-0.4 -0.4
-0.6 -0.6
-0.8 -0.8
0.25 0.26 0.27 0.28 0.29 0.3 0.25 0.26 0.27 0.28 0.29 0.3
Time (s) Time (s)
A distorção da corrente de entrada do conversor integrado é mostrada na Figura 74,

para conversor operando com o capacitor nominal e reduzido. O valor das harmônicas são
plotadas juntamente com os limites estabelecidos pela norma IEC 61000-3-2, classe C.
109
Figura 74 – Conteúdo harmônico da corrente de entrada do conversor integrado SEPIC-Buck.
Assim, através da compensação Proporcional Integral Ressonante do conversor

integrado SEPIC-Buck foi possível reduzir o valor capacitor de barramento em 86,6% (de 150
F para 20 F). Essa redução é feita sem que a ondulação da corrente nos LEDs aumente e
ainda sem que a distorção da corrente de entrada fique fora dos limites estabelecidos pela
norma.
3.4.15. Conversor Integrado SEPIC-Boost
O conversor integrado SEPIC-Buck é apresentado na Figura 75. Os parâmetros de

simulação são mostrados na Tabela 18.
110
Figura 75 – Conversor Integrado SEPIC-Boost.
Tabela 18 – Parâmetros de simulação do conversor integrado SEPIC-Boost.
Parâmetro Valor

variações na razão cíclica é a mesma do conversor Boost, já apresentada em (10). E, para os
valores apresentados na Tabela 18, é dada por (34).
0,6756
G IoDBbb ( s)  6
(34)
4,4.10 s  0,06103
A resposta em frequência e o controlador PIR, definido par ao conversor integrado

SEPIC-Boost são os mesmos do conversor integrado BuckBoost-Boost, dados pela Figura 59 e
por (28), respectivamente.
111
Na Figura 76 são apresentadas as formas de onda da corrente nos LEDs e da corrente

de entrada do conversor integrado operando em malha fechada, para o capacitor nominal
(2250 F) e o capacitor reduzido (220 F).

integrado SEPIC-Boost.
0.78 0.78
0.76 0.76
0.74 0.74
0.72 0.72
0.7 0.7
0.68 0.68
0.66 0.66
0.64 0.64
0.62 0.62
I(L29) I(L29)
0.6 0.6
0.4 0.4
0.2 0.2
0 0
-0.2 -0.2
-0.4 -0.4
-0.6 -0.6
-0.8 -0.8
0.25 0.26 0.27 0.28 0.29 0.3 0.25 0.26 0.27 0.28 0.29 0.3
Time (s) Time (s)
As componentes harmônicas da corrente de entrada são apresentadas na Figura 77, em

comparação com os valores máximos estabelecidos pela norma IEC 61000-3-2, classe C.
Assim, foi possível realizar a redução de 90% no valor do capacitor de barramento no
conversor integrado SEPIC-Boost (de 2250 F para 220 F). O controlador PIR manteve a
ondulação da corrente nos LEDs independente do valor do capacitor, e a distorção da corrente
de entrada ficou a baixo dos limites estabelecidos pela norma.
112
Figura 77 – Conteúdo harmônico da corrente de entrada do conversor integrado SEPIC-Boost.

113
3.4.16. Conversor Integrado SEPIC-BuckBoost
O conversor integrado SEPIC-BuckBoost é apresentado na Figura 78. Os parâmetros

de simulação utilizados são mostrados na Tabela 19.
Figura 78 – Conversor Integrado SEPIC-BuckBoost.
Tabela 19 – Parâmetros de simulação do conversor integrado SEPIC-BuckBoost.
Parâmetro Valor
A função que descreve as perturbações na corrente dos LEDs com as perturbações na

razão cíclica é a mesma do conversor Buck-Boost, e é dada por (35).
114
0,2207
G IoDSBb ( s)  6
(35)
3.10 s  0,05419
Essa função de transferência consiste na relação entre as variações da corrente nos

LEDs pelas variações na razão cíclica do conversor Buck-Boost, e é a mesma encontrada para
o conversor IDBB. Em função disso, a resposta em frequência do conversor SEPIC-
BuckBoost é a mesma apresentada para o conversor IDBB, bem como o controlador PIR
definido.
entrada do conversor integrado, operando em malha fechada e com o valor nominal (103 F)
e o valor reduzido (20 F) do capacitor de barramento.

integrado SEPIC-BuckBoost.
0.78 0.76
0.76 0.74
0.74
0.72
0.72
0.7
0.7
0.68
0.68
0.66 0.66
0.64 0.64
0.62 0.62
I(L29) I(in)
0.6 0.6
0.4 0.4
0.2 0.2
0 0
-0.2 -0.2
-0.4 -0.4
-0.6 -0.6
-0.8 -0.8
0.25 0.26 0.27 0.28 0.29 0.3 0.25 0.26 0.27 0.28 0.29 0.3
Time (s) Time (s)
A distorção da corrente de entrada, devido à ação do controlador PIR, é apresentada na

Figura 80. Nesta figura é apresentada a amplitude das harmônicas da corrente de entrada com
valor máximo dado pela norma IEC 61000-3-2, classe C. É apresentado o conteúdo
harmônico para o valor nominal e reduzido do capacitor de barramento.
115
Assim, foi possível reduzir em 80,5% no valor do capacitor de barramento do

conversor integrado SEPIC-BuckBoost (de 103 F para 20 F). O controlado ressonante
manteve a ondulação da corrente de saída independente do valor do capacitor de barramento.
E ainda, a distorção da corrente de entrada devido à ação do controlador foi mantida a baixo
dos limites estabelecidos pela norma.
Figura 80 – Conteúdo harmônico da corrente de entrada do conversor integrado SEPIC-

BuckBoost.

116
3.4.17. Conversor Integrado SEPIC-Flyback
O conversor integrado SEPIC-Flyback é apresentado na Figura 81, com parâmetros

dados pela Tabela 20. Esse conversor apresenta a isolação entre a carga e a alimentação do
driver, dada pelo conversor Flyback aplicado ao estágio de controle de potência.
Figura 81 – Conversor Integrado SEPIC-Flyback.
Tabela 20 – Parâmetros de simulação do conversor integrado SEPIC-Flyback.
Parâmetro Valor
Indutor 1 do estágio PFC LPFC = 762 H
Indutor 1 do estágio PFC LPFC = 762 H
LPC = 315 H
Magnetizante)
A função de transferência que dita a dinâmica da corrente nos LEDs em função das
variações da razão cíclica é a mesma do conversor Flyback. Essa dinâmica é dada por (36).
117
0,2207
G IoDBbF ( s)  6
(36)
3.10 s  0,05419
A Figura 82 apresenta as formas de onda da corrente nos LEDs e de entrada do

conversor integrado operando em malha fechada e com capacitor de barramento nominal (103
F) e capacitor de barramento reduzido (20 F). Sendo que o controlador PIR utilizado é
dado por (30).

integrado SEPIC-Flyback.
0.78 0.76
0.76 0.74
0.74
0.72
0.72
0.7
0.7
0.68
0.68
0.66 0.66
0.64 0.64
0.62 0.62
I(L29) I(in)
0.6 0.6
0.4 0.4
0.2 0.2
0 0
-0.2 -0.2
-0.4 -0.4
-0.6 -0.6
-0.8 -0.8
0.25 0.26 0.27 0.28 0.29 0.3 0.25 0.26 0.27 0.28 0.29 0.3
Time (s) Time (s)
O valor das harmônicas da corrente de entrada é mostrado na Figura 83, em

comparação com a norma IEC 61000-3-2, Classe C, para o driver operando com ambos os
valores do capacitor de barramento.
Através do controle PIR, foi possível reduzir o valor do capacitor de barramento do
conversor integrado SEPIC-Flyback em 80,5% (de 103 F para 20 F). A ondulação da
corrente de saída foi mantida pelo controlador e a consequente distorção da corrente de
entrada mantida dentro dos limites estabelecidos pela norma IEC 6100-3-2, Classe C.
118

Flyback.
3.4.18. Conversor Integrado SEPIC-SEPIC
Considerando a integração de um conversor SEPIC no estágio PFC e outro conversor

SEPIC aplicado ao estágio PC, tem-se a topologia apresentada na Figura 84. Os parâmetros de
simulação utilizados são mostrados na Tabela 21.
119
Figura 84 – Conversor Integrado SEPIC-SEPIC.
Tabela 21 – Parâmetros de simulação do conversor integrado SEPIC-SEPIC.
Parâmetro Valor

variações na razão cíclica do conversor integrado consiste na função de transferência do
estágio PC, isso é, do conversor SEPIC. Essa função de transferência é dada por (37). Essa
função de transferência é a mesma para o conversor Buck-Boost, considerando que valor do
indutor equivalente do conversor SEPIC (LPC1 paralelo com LPC2) seja feito igual ao valor do
indutor do conversor Buck-Boost.
0,2207
G IoDBbBb ( s)  6
(37)
3.10 s  0,05419
120

entrada do conversor integrado operando em malha fechada e com o valor do capacitor de
barramento nominal (103 F) e reduzido (20 F). Esses resultados com o controlador PIR
apresentado em (30).

integrado SEPIC-SEPIC.
0.78 0.76
0.76 0.74
0.74
0.72
0.72
0.7
0.7
0.68
0.68
0.66 0.66
0.64 0.64
0.62 0.62
I(L29) I(in)
0.6 0.6
0.4 0.4
0.2 0.2
0 0
-0.2 -0.2
-0.4 -0.4
-0.6 -0.6
-0.8 -0.8
0.25 0.26 0.27 0.28 0.29 0.3 0.25 0.26 0.27 0.28 0.29 0.3
Time (s) Time (s)
A distorção da corrente de entrada do driver devido à redução do capacitor de

barramento é quantificada pela amplitude das componentes harmônicas, apresentadas na
Figura 86. São mostradas as amplitudes de cada harmônica limitada pela norma IEC 61000-3-
2, Classe C para o conversor integrado operando com o valor nominal e reduzido do capacitor
de barramento.
Assim, através do controle ressonante da corrente nos LEDs, foi possível reduzir o
valor do capacitor de barramento em 80,5% (de 103 F para 20 F). Mesmo com tal redução,
a ondulação da corrente nos LEDs foi mantida constante e ainda a distorção da corrente de
entrada mantida dentro dos limites estabelecidos pela norma.
121

SEPIC.
A Tabela 22 apresenta um resumo dos principais resultados obtidos na análise dos

conversores integrados. A Tabela 22 apresenta o tipo de integração que foi realizada em cada
topologia, sendo as do tipo “” por sobre-tensão e as do tipo “T” por sobre-corrente. Assim,
os conversores integrados que se valem do conversor Buck como estágio PFC possuem um
maior estresse de tensão nos interruptores controlados, em comparação com a topologia não
integrada. Já os demais conversores integrados implicam que a corrente suportada pelo
interruptor compartilhado seja a soma das correntes que cada interruptor de cada estágio de
potência suportaria.
O valor da tensão de barramento dos conversores deve ser definido em função das
características dos conversores integrados. Para aqueles com o conversor Buck no estágio
PFC, o valor da tensão de barramento não deve ser superior a 130 V, devido os ângulos de
condução. Esse valor máximo garante que o conversor, em condições nominais, atenderá os
122
limites estabelecidos pela IEC 61000-3-2. Já para os drivers que se valem do conversor Boost
no estágio PFC, o valor da tensão de barramento não deve ser inferior a 400 V, para que o
sistema esteja de acordo com a mesma norma. Estes valores foram demonstrados em
(KIRSTEN, 2011), considerando o valor eficaz da tensão de entrada 220 V em 60 Hz.
Aquelas topologias que apresentam entrada do tipo Buck-Boost ou SEPIC não apresentam tal
limitação quanto à escolha do valor da tensão de barramento.
Outro detalhe importante na escolha da tensão de barramento é quanto ao estágio PC.
Os drivers que utilizam o conversor Boost nesse segundo estágio de potência implicam na
escolha de VB menor que VO (tensão de saída), no caso exemplo, menor que 100 V. Esse fato
implica em reduzidos valores de tensão de barramento e, assim, em maiores valores de
capacitância de barramento.
Um ponto importante é quanto à semelhança no comportamento nos conversores
Buck-Boost, Flyback e SEPIC. Esses três conversores apresentam a mesma função de
transferência, quando feita a indutância magnetizante do conversor Flyback igual ao valor do
indutor do conversor Buck-Boost, e relação de transformação unitária. O mesmo acontece
para o conversor SEPIC, se feita a indutância equivalente (paralelo das indutâncias) igual ao
indutor do conversor Buck-Boost, para a mesma aplicação. Essa característica implica que
tanto o controlador, quanto os resultados esperados sejam os mesmos para essas três
topologias.
Em todas as topologias de estágios integrados analisadas, foi possível reduzir o valor
do capacitor de barramento significativamente, através da aplicação do controlador
Proporcional Integral Ressonante. A redução mínima encontrada foi de 79% no caso do
conversor integrado Buck-Boost, sendo que todos os outros a redução no capacitor de
barramento foi superior a 80%. Em todas as topologias, a redução do capacitor de barramento
foi feita sendo que a ondulação da corrente nos LEDs foi mantida constante e igual a
referência. Ainda, a distorção da corrente de entrada, devido à ação do controlador PIR, foi
mantida dentro dos limites estabelecidos pela IEC 61000-3-2, classe C.
A distorção da corrente de entrada decorrente da atuação do controlador em função da
redução do valor da capacitância de barramento é discutida na próxima seção. É obtida a
equação que descreve a corrente de entrada em função do valor do capacitor de barramento,
para o conversor integrado operando em malha fechada.
123
Tabela 22 – Principais resultados da ação PIR em conversores integrados.
Conversor CB THD
Int. VB Redução
Integrado Nominal Reduzido Nominal Reduzido
Buck-Boost i- 50 V 2400 F 500 F 79% 10% 14%
Buck-
i- 80 V 800 F 140 F 82,5% 16,4% 18,7%
BuckBoost
Buck-Flyback i- 80 V 800 F 140 F 82,5% 16,4% 18,7%
Buck-SEPIC i- 80 V 800 F 140 F 82,5% 16,4% 18,7%
Boost-Buck T 500 V 22 F 4 F 81,2% 18% 20,7%
Boost-
 500 V F F   
BuckBoost
Boost-Flyback T 500 V F F   
Boost-SEPIC T 500 V F F   
BuckBoost-
i-T 200 V 150 F 20 F 86% 1,3% 16,9%
Buck
BuckBoost-
i-T 50 V 2250 F 220 F 90% 1,4% 24%
Boost
BuckBoost-
i-T 200 V 103 F 20 F 80,5% 1,3% 10%
BuckBoost
BuckBoost-
i-T 200 V 103 F 20 F 80,5% 1,3% 10%
Flyback
BuckBoost-
i-T 200 V 103 F 20 F 80,5% 1,3% 10%
SEPIC
SEPIC-Buck T 200 V 150 F 20 F 86% 1,3% 16,9%
SEPIC-Boost T 50 V 2250 F 220 F 90% 1,4% 24%
SEPIC-
T 200 V 103 F 20 F 80,5% 1,3% 10%
BuckBoost
SEPIC-
T 200 V 103 F 20 F 80,5% 1,3% 10%
Flyback
SEPIC-SEPIC T 200 V 103 F 20 F 80,5% 1,3% 10%
124
3.5 A EQUAÇÃO DA CORRENTE DE ENTRADA
A técnica de controle proposta é aplicada a uma topologia com estágios de potência

integrados. Isso é, a variação da razão cíclica que controla a corrente de saída através do
estágio PC, também é aplicada ao estágio PFC. Isso faz com que a resistência equivalente de
entrada do conversor Buck-Boost operando em DCM (RPFC) sofra alterações. O valor de RPFC
é dado por (38).
2 LPFC f S
RPFC (t )  (38)
D(t )2
E a corrente de entrada, é então dada por (39).
Vin (t )
Iin (t )  (39)
RPFC (t )
As variações na razão cíclica devido ao controle ressonante introduzem harmônicos de

baixa ordem na corrente de entrada. Quanto menor o valor do capacitor de barramento, maior
a atuação do controlador. E, assim maiores as variações da razão cíclica na frequência de
ondulação da tensão de barramento. O que implica em maior distorção da corrente de entrada.
Para quantificar essa relação entre a redução do valor do capacitor de barramento e a
distorção da corrente de entrada se faz necessário obter a equação que descreve o valor da
razão cíclica do conversor integrado. Essa equação deve ser obtida considerando o conversor
operando em malha fechada. E, ainda, deve ser levada em conta a ondulação da tensão de
barramento, que é função do valor do capacitor de barramento.
Para obter a equação da razão cíclica do conversor IDBB operando nas condições
mencionadas, é proposta a representação da malha de controle ilustrada na Figura 87.
125
Figura 87 – Estrutura de blocos proposta.
Este modelo introduz a parcela da ondulação de baixa frequência da corrente de saída

no modelo do driver operando em malha fechada. Essa ondulação é proveniente da tensão de
barramento, que por sua vez pode ser representado em função da tensão de entrada pulsante.
A parte destacada na Figura 87 ilustra essa ondulação, que é relacionada com a parcela CA da
tensão pulsante de entrada através das funções de transferência GIoVb e GVbVi.
Através da análise da Figura 87, é possível obter a equação que descreve o valor da
razão cíclica, dada por (40). Essa equação apresenta as variações da razão cíclica do
conversor integrado operando em malha fechada.
Ref ( s)  vî ( s) GVbVi ( s) GIoVb ( s)

dˆ ( s)  (40)
1
 GIoD ( s)
PIR ( s)
Onde GVbVi(s), GIoVb(s), GIoD(s) e PIR(s) são definidos por (120), (105), (103) e (9),
respectivamente. A equação da referência é dada no domínio do tempo por (6) e no domínio
da frequência por (41).
Io IoLF  2 R s 
Ref ( s)    cos( ) 2  sin( ) 2  (41)
    2
   2 
s 2  s 2 R s 2 R 
Onde  R é a frequência angular da tensão da rede, dada por (42).

126
R  2 f R (42)
Considerando a operação do conversor em regime permanente, pode-se assumir que a

ação integral garantiu o valor médio da corrente de saída. Então é considerada apenas a
parcela que introduz o erro contínuo, e assim variações na razão cíclica. Essa parcela é a
variação senoidal da referência, dada por (43).
IoLF  2 R s 
Ref ( s)   cos( ) 2  sin( ) 2  (43)
 s  2 R 
2 2 
s  2 R  
2 
A parcela CA da tensão de entrada retificada, denotada por vî( s) em (40), é

representada pela Figura 88 e descrita por (44), no domínio do tempo.
Figura 88 – Parcela CA da tensão retificada de entrada.
Vi (t )  VP sin(2 f R t )  Vret AVG (44)
É realizada a decomposição de (44) nos termos da série de Fourier, para que seja
possível representar esse no domínio da frequência. A equação (45) representa os 5 primeiros
harmônicos de (44).
4V P  cos(2  R ) cos(4  R ) cos(6  R ) cos(9  R ) cos(10  R ) 

Vi (t )       (45)
  3 15 35 63 99 

Na Figura 89 é apresentada a comparação entre a forma de onda de (44) e a

aproximação proposta em (45).
127
Figura 89 – Aproximação da parcela CA da tensão retificada de entrada.
Assim, a parcela CA da tensão de entrada no domínio da frequência pode ser

representada pela transformada de Laplace da equação (45), dada por (46).
4VP  
s s s s s
vî( s)   3  15  35  63  99  (46)
  s 2  2  R 2 s 2  4  R 2 s 2  6  R 2 s 2  8 R 2 s 2  10  R 2 
 
Dessa forma, a equação que descreve as variações na razão cíclica do conversor

operando em malha fechada e em regime é dada pela transformada inversa de Laplace de
(40), como ilustrada em (47).
 
dˆ (t )  L1 dˆ (s) (47)
E assim, a resistência equivalente de entrada do conversor (RPFC) pode ser

representada por (48).
2 LPFC f S
RPFC (t ) 
 
(48)
D  dˆ (t ) 2
Nessa equação o valor da razão cíclica é representado pelo seu valor médio (D, dada
pelo regime permanente da ação integral) e pelas variações, dadas por (47).
Desta forma, a equação que descreve a corrente de entrada do conversor integrado
operando em malha fechada pode ser obtida, através de (39). Para quantificar o conteúdo
harmônico da corrente de entrada em função da redução do capacitor de barramento, é feita a
transformada de Fourier de (39). Assim, o módulo de cada uma das harmônicas da corrente de
entrada pode ser descrito por (49).
128
TR
1
 Iin(t ) e
 j n R t (49)
In  dt
TR 0
Onde n é a ordem da harmônica da corrente de entrada.

Para validar o modelo proposto, o conversor Integrado Duplo Buck-Boost foi simulado
juntamente com a estrutura de blocos apresentada na Figura 87. A Figura 90 apresenta o
circuito simulado. As funções de transferência GIoD(s), GVbVi(s) e GIoVb(s) são obtidas através
do modelo de pequenos sinais do conversor. Esse procedimento é apresentado de forma
detalhada no Capítulo 4.
Figura 90 – Circuito simulado para comprovação do modelo proposto.

129
A Figura 91 apresenta as formas de onda da corrente nos LEDs e a corrente de entrada

do conversor simulado e do modelo, para o capacitor de barramento nominal.
Figura 91 – Formas de onda do modelo e do circuito para CB nominal.
Na Figura 92 são apresentadas as mesmas formas de onda da figura anterior, no

entanto para o sistema operando com capacitor de barramento reduzido em 80% do valor
nominal.
130
Figura 92 – Formas de onda do modelo e do circuito para CB reduzido.
Na Tabela 23 é apresentada uma comparação entre os valores da amplitude das

harmônicas, THD e FP do modelo e do circuito simulado.
Tabela 23 – Comparação entre os valores previstos pelo modelo e o circuito simulado.
CB nominal CB reduzido
Modelo Circuito Modelo Circuito
3ª (A) 3,23 x 10-4 3,08 x 10-4 4,09 x 10-2 4,47 x 10-2
5ª (A) 8,20 x 10-4 1,92 x 10-5 4,76 x 10-3 8,05 x 10-3
7ª (A) 1,90 x 10-5 0 1,08 x 10-3 1,52 x 10-3
9ª (A) 0 0 3,72 x 10-4 2,98 x 10-4
THD 0,2 % 0,16 % 9,32 % 9,82 %
FP 0,99 0,99 0,990 0,986
131
O controlador ressonante favorece o rastreio de referências senoidais, e não apenas de

do valor médio, como o que ocorre com controladores PI, por exemplo. Esse fato torna
possível o controle da ondulação da corrente de saída em drivers para LEDs. Através desse
controle, o valor da ondulação da corrente nos LEDs se torna, idealmente, independente do
valor do capacitor de barramento. Dessa forma, é possível reduzir o valor dos capacitores de
barramento nos circuitos de acionamento, sem que essa redução implique no aumento da
ondulação da corrente de saída.
Foi apresentado o desempenho do controlador PIR em diferentes drivers para LEDs
com estágios de potência integrados. Em todas as topologias apresentadas, foi possível a
redução do capacitor de barramento em aproximadamente 80% do valor nominal. Essa
redução é feita mantendo a ondulação da corrente nos LEDs constante. Ainda, a distorção da
corrente de entrada do driver, resultante da ação do controlador, foi mantida dentro dos
valores máximos estipulados pela norma IEC 61000-3-2, classe C.
Das topologias apresentadas, aquelas que se valem do conversor Buck ou Boost no
estágio PFC, apresentam uma distorção natural da corrente de entrada, o que pode limitar a
ação do controlador, quanto o atendimento com a norma. Já a aplicação destes dois
conversores no estágio de PC, possui limitações quanto à escolha do valor da tensão de
barramento, devido às características de abaixador e elevador, respectivamente. Ainda, como
os conversores Flyback e SEPIC apresentaram os mesmos resultados que o conversor Buck-
Boost. Assim, foi escolhido o conversor Integrado Duplo Buck-Boost para ser implementado,
com resultados apresentados no próximo capítulo.
O modelo proposto para estimar a distorção causada na corrente de entrada dos
conversores integrados em função da redução do capacitor de barramento apresentou
resultados satisfatórios. Através desse modelo é possível prever a equação que descreve a
corrente de entrada do conversor operando em malha fechada.
Assim, a aplicação do controlador Proporcional Integral Ressonante para a redução do
valor do capacitor de barramento em drivers com estágios de potência integrados é altamente
viável e eficaz.
4 CONVERSOR DUPLO BUCK-BOOST INTEGRADO
Neste capítulo será apresentada a metodologia de projeto e modelagem

para o conversor Duplo Buck-Boost Integrado aplicado no acionamento de
LEDs. É apresentada uma nova metodologia para o projeto do capacitor de
barramento dessa topologia. Ainda são discutidas a distorção da corrente
de entrada e a redução máxima do capacitor de barramento desse driver.
4.1 INTRODUÇÃO
A utilização de conversores integrados para acionamento de sistemas de iluminação já

vem sendo apresentada e discutida na literatura, como por exemplo, em (ALONSO, 2011;
KIRSTEN, 2011; COSETIN, 2014, PEREIRA, 2017; SOARES, 2017, CAMPONOGARA,
2015). Nestes conversores, os estágios de potência são integrados. Isso resulta na utilização de
apenas um interruptor ativo, bem como na redução dos circuitos de acionamento e controle
dos estágios de potência. Essa característica visa, além de reduzir o número de componentes,
aumentar a confiabilidade do sistema eletrônico.
Como apresentado no capítulo anterior, o conversor integrado BuckBoost-BuckBoost
(ou conversor Duplo Buck-Boost Integrado) não apresenta limitações quanto ao valor da
tensão de barramento para que atenda a norma IEC61000-3-2, classe C. Ainda, esse conversor
apresenta os menores valores de THD operando tanto com valor nominal quanto com valor
reduzido do capacitor de barramento. Outro ponto interessante, é que o comportamento desse
conversor é muito similar ao comportamento dos conversores Flyback e SEPIC, no entanto
com maior simplicidade.
Ainda, o conversor Duplo Buck-Boost Integrado (IDBB), Figura 93, apresenta ótimos
resultados quando aplicado para o acionamento de LEDs, como apresentado em (ALONSO,
2012, SOARES, 2017). As etapas de operação, bem como suas principais formas de onda são
apresentadas na Figura 94 e Figura 95, respectivamente.
O projeto detalhado desse conversor, bem como a modelagem e obtenção das
principais funções de transferência serão apresentadas nas próximas seções.
134
Figura 93 – Conversor Duplo Buck-Boost Integrado.
Figura 94 – Etapas de operação do conversor IDBB em DCM.

135
Figura 95 – Principais formas de onda do conversor IDBB em DCM.
4.2 PROJETO DO CONVERSOR IDBB
O projeto do conversor integrado pode ser feito como se ambos os estágios de potência
não estivessem integrados. Isso é, os componentes podem ser definidos como se os estágios
de potência estivessem conectados em cascata. No entanto, devido à integração, o valor da
razão cíclica e frequência de comutação deve ser a mesma para todo sistema.
4.2.1. Definição da Razão Cíclica (D)
O primeiro passo no projeto do conversor integrado é a definição da razão cíclica

nominal. Esse valor deve ser escolhido de tal forma a garantir o modo de condução
descontinua (DCM) de ambos os estágios de potência. Assim, deve ser obtido o valor máximo
da razão cíclica do conversor. Esse valor limite é a razão cíclica do conversor operando em
136
modo de condução crítica (BCM – Boundary Conduction Mode), considerando o pior caso,
isso é, o pico da tensão de entrada. A equação (50) define o ganho estático do conversor
IDBB operando em CCM, bem como em BCM.
2
Vout  DMAX  (50)
  
VP  1  DMAX 
Onde VP é o valor de pico da tensão da rede e Vout é o valor da tensão de saída do

conversor, que pode ser dada por (51).
Vout  I O RLEDs  VLEDs (51)
Onde RLEDs é o valor da resistência e VLEDs é o valor tensão do modelo equivalente do

banco de LEDs acionado pelo conversor.
De (50) então se pode obter o valor máximo da razão cíclica do conversor IDBB, dado
por (52).
Vout
VP
DMAX  (52)
Vout
1
VP
Assim, o valor nominal da razão cíclica, D, deve ser inferior ao valor máximo, como
ilustrado em (53).
D  DMAX (53)
4.2.2. Projeto do indutor do estágio PFC (LPFC)
O indutor do estágio PFC é definido em função da potência média processada por esse
estagio. A potência média de entrada é definida por (54).
Tr
2
2 (54)
Pin 
Tr  Vin (t ) Iin(t )dt
0
137
Onde Pin, Vin(t) e Iin(t) representam os valores médio potência de entrada, e

instantâneos da tensão e corrente de entrada do conversor, respectivamente. A equação que
descreve a tensão de entrada é dada por (55).
Vin (t )  VP sin(2  f R t )
(55)
Onde fR é a frequência da tensão da rede.

A corrente de entrada pode ser representada pelo valor médio instantâneo, calculado
para cada período de comutação da corrente no interruptor do conversor, como ilustrado na
Figura 96. Assim, a igualdade (54) pode ser reescrita em (56) e então em (57).
Figura 96 – Valor médio instantâneo da corrente de entrada, por período de comutação.
Tr
2
2
Pin 
Tr  Vin (t )
0
I S (t ) Ts
dt (56)
Tr
D 2 .Ts 2
Pin   Vin (t ) .dt (57)
2
Tr.LPFC 0
Escrevendo a potência de entrada em função do rendimento total esperado na

topologia, (58), isolando o valor de LPFC e resolvendo a integral definida, o valor do indutor
do estágio de correção do fator de potência pode ser definido por (59).
138
Pin  TOTAL Pout (58)
Onde TOTAL e Pout são o rendimento esperado da topologia integrada e a potência

desejada na carga, respectivamente.
D 2Vp 2 TsTOTAL
LPFC  (59)
4 Pout
4.2.3. Projeto do indutor do estágio PC (LPC)
O projeto do indutor do estágio de controle de potência segue a mesma metodologia

daquele do estágio PFC. A potência então processada pelo estágio PC, denotada por PB, é
dada por (60).
Ts
1
Ts 0
PB  VB I S (t ) Ts
dt (60)
Onde VB é o valor médio da tensão de barramento, sendo esse valor definido pelo
projetista em função dos esforços de tensão nos semicondutores.
Utilizando o valor médio por período de comutação da corrente do interruptor, como
ilustrado na Figura 97, a equação (60) pode ser reescrita por (61).
Figura 97 – Valor médio por período de comutação da corrente no interruptor no estágio PC.
139
1
Ts
 VB D 2 Ts 
Ts 0  2 LPC 
PB  VB
 dt (61)
Considerando o rendimento do estágio de controle de potência,  PC , e isolando LPC em

(61), é possível se obter a equação que define o valor do indutor do estágio de controle de
potência do conversor IDBB, dada por (62).
D 2 VB Ts PC
2
LPC  (62)
2 Pout
4.2.4. Projeto do capacitor de saída (CO)
A ondulação da corrente de saída de um conversor estático alimentado pela rede

possui basicamente componentes harmônicas em duas frequências, como ilustrado na Figura
98. Essa figura representa a corrente de saída comum em drivers off-line (ligados à rede CA)
para a alimentação de LEDs. A ondulação em baixa frequência (IoLF – no dobro da
frequência da fonte de alimentação) e a ondulação de alta frequência (IoHF – na frequência
de comutação).
Cada uma dessas parcelas da ondulação da corrente nos LEDs possui um limite
definido por (4), em função da frequência.
Figura 98 – Ondulação da corrente nos LEDs.

140
O capacitor de saída do conversor IDBB é projetado para atuar filtrando a ondulação

de alta frequência da corrente nos LEDs. Para tanto é utilizada a equação mostrada em (63).
tO 2
1
CO 
Vo HF  iCo(t ) dt
tO 1
(63)
Onde o intervalo de integração, tO1 e tO2, dado por (64) e (65) respectivamente,
corresponde ao intervalo de tempo em que ocorre a variação de pico à pico da tensão no
capacitor. A corrente no capacitor, iCo(t), é dada por (66), durante o intervalo de integração.
VoHF é a ondulação da tensão de saída do conversor na frequência de comutação, a qual
depende da ondulação na corrente nos LEDs na mesma frequência, como mostrado em (67).
tO1  D TS (64)
V L (65)
tO 2   B D TS  Io  PC  tO1
 LPC  VO
D TS  O t  D TS   I O
VB V
iCo (t )  (66)
LPC LPC
VoHF  IoHF RLEDs (67)
Onde RLEDs é o valor da resistência do modelo equivalente do banco de LEDs acionado

pelo conversor. Enquanto IO é o valor médio da corrente nos LEDs.
A forma de onda da corrente no capacitor de saída, que é resultado da diferença entre a
corrente de descarga do indutor do estágio PC e a corrente média de saída do conversor, é
apresentada na Figura 99.
141
Figura 99 – Forma de onda da corrente no capacitor de saída.
4.2.5. Projeto do capacitor de Barramento (CB)
O capacitor de barramento é projetado da mesma forma que o capacitor de saída,

como mostrado em (68). No entanto, é definido para filtrar a ondulação de baixa frequência
da tensão de barramento (dobro da frequência da rede).
tB 2
1
CB 
VB  iC
t B1
B (t ) dt (68)
A corrente no capacitor de barramento, iCB(t), é a diferença entre a corrente de

descarga do indutor do estágio PFC, LPFC, e a corrente drenada pelo estágio PC. Como o
capacitor de barramento é projetado para operar em baixa frequência, pode-se considerar
valor médio por período de comutação dessas correntes, e, assim, a corrente no capacitor de
barramento pode ser descrita por (69).
Vin (t ) 2 D 2 TS D 2 TS
iC B (t )   VB (69)
VB 2 LPFC 2 LPC
A Figura 100 mostra a forma de onda da corrente no capacitor de barramento,

considerando os ditos valores médios por período de comutação.
142
Figura 100 – Forma de onda da corrente no capacitor de barramento.
Os limites de integração de (68) são dados pelo instante em que a corrente no

capacitor de barramento sofre inversão de sinal, como ilustrado na Figura 100, e são dados
por (70) e (71).
1 V LPFC 
t B1  sin 1  B 
 (70)
2 fR  VP LPC 
TR
tB2   t B1 (71)
2
O valor da ondulação da tensão de barramento, VB, é definido através da ondulação

em baixa frequência desejada na tensão de saída do conversor. Por sua vez, a ondulação da
tensão de saída é função da ondulação da corrente nos LEDs, que é definida por (4). Assim,
para definir o valor de VB, deve ser utilizada a relação entre as perturbações na corrente de
saída e as perturbações na tensão de barramento. Essa relação é a função de transferência do
estágio de controle de potência, dada por (72). A função de transferência é utilizada, pois se
está interessado na relação entre duas componentes CA dos sinais, e, então, o ganho estático
não é válido. Esta função de transferência é obtida através do modelo de pequenos sinais do
conversor IDBB, apresentado com detalhes na seção 4.3.
1 VB D 2
iˆLEDs ( s) RLEDs VO LPC CO f S
GIoVb ( s)   (72)
vˆB ( s )  1
2
VB D 2 
s    2


 RLEDs CO 2 VO f S LPFC CO 
143
Assim, a ondulação da tensão de barramento pode ser definida por (73).
iˆLEDs ( s)
vˆB ( s)  (73)
GIoVb ( s)
Sendo a ondulação em baixa frequência da corrente de saída senoidal, como ilustrado

na Figura 98 e descrita em (74) e (75), no domínio do tempo e da frequência, respectivamente.
IoLF
io LF (t )   sin(4 f R t ) (74)
2
IoLF  2 wR  (75)
iÔ ( s)  io LF ( s)    
2  s 2  2 w 2 
 R 
Substituindo (75) em (73) encontra-se (76), que descreve o valor da ondulação da

tensão de barramento para uma ondulação senoidal na corrente de saída.
IoLF RLEDs  2 wR 
 
 s 2  2 w 2 
vˆB ( s ) 
2  R 
2 (76)
VB D
VO LPC CO f S
 1 VB D 2 
s    2


R C
 LEDs O 2 VO f S LPFC C O 
Através da transformada inversa de Laplace de (76) encontra-se a equação que

descreve a ondulação da tensão de barramento no domínio do tempo, (77).
vB (t )  L1vˆB (s) (77)
Então através do teste da derivada primeira de (77) encontra-se o tempo em que ocorre
o valor de pico da tensão de barramento (tMAX), dada por (79). Assim, avaliando (77) em tMAX,
encontra-se o valor máximo da equação, e então o valor da ondulação da tensão de
barramento, (80).
d
vB (t ) 0 (78)
dt t t MAX
144
1  1  1 VB D 2 TS  
2
t MAX  tan 1  
 4 f R CO  RLEDs 2V 2 L  
(79)
4 f R   O PC  
VB  2 vB (t MAX ) (80)
Assim, substituindo (69), (70), (71) e (80) em (68), encontra-se o valor do capacitor de
barramento definido em função da ondulação máxima permitida na corrente dos LEDs.
Cabe salientar que essa metodologia de cálculo para a ondulação da tensão de
barramento é nova, caracterizando uma das contribuições desta tese.
4.2.6. Exemplo de projeto
Seguindo a metodologia apresentada, é feito o projeto de um conversor IDBB para os

parâmetros apresentados na Tabela 24. Na Tabela 25 são apresentados os resultados de
projeto.
Tabela 24 – Parâmetros de projeto.
Parâmetro Valor
32 x LUXEON Rebel
LEDs RLEDs = 32 x 0,66 = 21,12
VLEDs = 32 x 2,73 V = 87,36 V
Tabela 25 – Resultados de projeto.
Parâmetro Valor
Capacitor de barramento CB = 103 F
145
A Figura 101 apresenta o conversor IDBB simulado no software PSIM® para esse
projeto, em que se empregaram os parâmetros definidos na Tabela 24 e Tabela 25.
Figura 101 – Conversor IDBB simulado.
RLEDs
LPFC CB
LPC CO VLEDs
Na Figura 102 é apresentada a forma de onda da corrente de saída do conversor

integrado. Ainda nessa figura é apresentada a forma de onda da ondulação de baixa frequência
de projeto. Pode-se notar que tanto o valor médio como a ondulação da corrente nos LEDs
segue os parâmetros de projeto, 700 mA e 56 mA, respectivamente.
Figura 102 – Corrente de saída do conversor IDBB.

146
4.3 MODELAGEM DO CONVERSOR IDBB
Com o intuito de aplicar a lei de controle do conversor para reduzir a ondulação da

corrente de saída do conversor, primeiro as relações entre as grandezas do driver devem ser
obtidas. Para a determinação do modelo médio do conversor é utilizada a metodologia do
modelo médio do interruptor PWM. Essa metodologia consiste em substituir a rede de
interruptores do sistema por fontes de tensão e/ou corrente que representam os valores médios
de tensão e corrente em cada uma desses (ERICKSON, 2001). O processo consiste em
encontrar o circuito linear que representa o comportamento do conversor, considerando os
valores médios por período de comutação da tensão e corrente sobre os interruptores.
A modelagem do conversor é realizada considerando os estágios de potência
independentes conectados em cascata, isso é, é realizada a modelagem de cada estágio
separadamente. O estágio PFC enxerga o segundo estágio como uma resistência equivalente.
E a saída do primeiro estágio de potência pode ser encarada como uma fonte de tensão
constante pelo estágio PC, com valor igual ao da tensão de barramento.
Esta aproximação é válida porque a tensão de barramento independe da razão cíclica
em topologias integradas, com ambos os estágios operando em DCM.
4.3.1. Modelagem do estágio de controle de potência (PC)

Para a modelagem do estágio PC a tensão de barramento, proveniente do estágio PFC,
é representada como uma fonte de tensão, como ilustrado na Figura 103. O circuito
apresentado nessa figura consiste no conversor Buck-Boost, utilizado em tal estágio de
potência. A ondulação, tanto na tensão de saída, como na tensão de barramento são encaradas
como perturbações no modelo.
147
Figura 103 – Circuito simplificado do estágio PC para modelagem.
O método de modelagem consiste em substituir os interruptores controlados e não

controlados por “terminais de acesso”. Esse modelo é definido através da substituição destes
interruptores por fontes de tensão e corrente equivalentes, com o intuito de obter um circuito
linear. Essas fontes representam os valores médios da tensão e corrente nos interruptores, isso
é, são eliminados os harmônicos gerados pela frequência de comutação.
O interruptor controlado é modelado como um resistor equivalente sem perdas (RE). Já
o diodo é substituído por uma fonte de potência dependente, com valor igual à potência que
seria “dissipada” por RE. O primeiro passo é redefinir os terminais de acesso do modelo, como
ilustrado na Figura 104.
Figura 104 – Identificação da rede de interruptores.
Onde V1, I1, V2 e I2 são as tensões e correntes no interruptor controlado e no diodo de

saída do conversor, respectivamente.
O segundo passo é calcular o valor médio das formas de onda nos terminais de acesso
1 e 2. O valor médio da tensão no terminal de acesso 1 é igual ao valor médio da fonte de
148
tensão VB, (81), visto que a tensão média no indutor é nula. O mesmo raciocínio pode ser
empregado para determinar que o valor médio da tensão no terminal de acesso 2 é igual ao
valor médio da tensão na carga (82).
v1 (t ) Ts
 VB (81)
v2 (t ) Ts
 VO (82)
Da forma de onda da corrente no indutor LPC é possível encontrar a equação que

descreve o valor médio da corrente I1, dado por (83). De mesma forma o valor médio da
corrente no terminal 2 é dado por (84).
i1 (t )  v1 (t )
d (t )2 TS (83)
Ts Ts
2 LPC
i2 (t ) 
 v (t )  d (t ) T
1 Ts
2 2
S (84)
Ts
v2 (t ) Ts
2 LPC
Onde d(t) é o valor da razão cíclica do conversor integrado e LPC é o valor da

indutância do segundo estágio de potência do conversor.
A tensão e corrente no terminal de acesso 1 apresentam uma relação linear, isso é, a
entrada do conversor se comporta como uma resistência equivalente, de valor definido por
(85). Assim, o interruptor controlado do conversor pode ser substituído por um resistor
equivalente RE que representa os mesmos valores médios por período de comutação.
v1 (t ) 2 LPC
RE  Ts
 (85)
i1 (t ) Ts
D 2 TS
Já o diodo de saída do sistema modelado pode ser substituído por uma fonte de
potência com valor definido por (86). Esse valor representa a potência que seria dissipada no
resistor equivalente de entrada do modelo, RE. Com a definição desses valores, pode-se
determinar o modelo médio do conversor Buck-Boost operando em DCM aplicado ao estágio
de controle de potência, ilustrado na Figura 105.
149
2
VB
PD  v2 (t ) Ts
i2 (t ) Ts
 (86)
RE
Figura 105 – Modelo médio do estágio PC.
Para obter o modelo CA é necessário que o modelo médio seja perturbado em torno do
ponto de operação e então linearizado. Essa linearização se faz necessária para que se possam
aplicar técnicas tradicionais de controle na planta. Em (87), (88), (89), (90) e (91) são
apresentadas as perturbações nos sinais do modelo médio.
v1 (t ) Ts
 V1  vˆ1 (t ) (87)
i1 (t ) Ts
 I1  iˆ1 (t ) (88)
v2 (t ) Ts
 V2  vˆ2 (t ) (89)
i2 (t ) Ts
 I 2  iˆ2 (t ) (90)
d (t )  D  dˆ (t ) (91)
Como a equação da corrente de entrada é uma função da tensão de barramento, da

tensão de saída e da razão cíclica, pode-se escrever essa equação como mostrado em (92).
i1 (t )  v1 (t )
d (t )2 TS 
 f1 v1 (t ) , v2 (t ) , d (t )  (92)
Ts Ts Ts Ts
2 LPC
150
Fixando um ponto de operação (VB, VO, D) é possível expandir a equação (92) pela
série de Taylor. Esse processo é mostrado em (93), sendo truncada nos termos de primeira
ordem.
I1  iˆ1 (t )  f1 VB , VO , D   vˆ1 (t )


t
f1 v1 (t )   Ts
, v2 (t ) Ts
, d (t )  
v1 ( t ) Ts
VB
 vˆ2 (t )

t
 
f1 v1 (t ) Ts
, v2 (t ) Ts
, d (t )   dˆ (t )

t
 
f1 v1 (t ) Ts
, v2 (t ) Ts
, d (t )  (93)
v2 ( t ) Ts
VO d ( t ) D
De (93) pode-se extrair o termo CC, definido por (94), e o termo CA, dado por (95).
D 2 TS
I1  f1 VB , VO , D  
VB
 VB
RE 2 LPC (94)
1
iˆ1 (t )  vˆ1 (t )  vˆ2 (t ) g1  dˆ (t ) j1
r1 (95)
Sendo:
1


r1 t
f1 v1 (t )   Ts
, v2 (t ) Ts
, d (t )  
1
RE
v1 ( t ) Ts
VB
g1 

t
 
f1 v1 (t ) Ts
, v2 (t ) Ts
, d (t )  0
v2 ( t ) Ts
VO
j1 

t
 
f1 v1 (t ) Ts
, v2 (t ) Ts
, d (t )  
VB D TS
LPC
d ( t ) D
Utilizando a mesma lógica aplicada à corrente de entrada para a corrente de saída do

conversor, pode-se definir a corrente da porta de saída como função da tensão de entrada, de
saída e da razão cíclica, (96).
i2 (t ) 
 v (t )  d (t ) T
1 Ts
2 2
S

 f 2 v1 (t ) , v2 (t ) , d (t )  (96)
Ts Ts Ts
v2 (t ) Ts
2 LPC
Agora considerando a perturbação e linearização em torno do ponto de operação

(VB, VO, D), é feita a expansão pela série de Taylor, mostrada em (97). Sendo o termo CC
dado por (98) e os termos CA de primeira ordem dados por (99).
151
I 2  iˆ2 (t )  f 2 VB , VO , D   vˆ1 (t )


t
 
f 2 v1 (t ) Ts
, v2 (t ) Ts
, d (t )  
v1 ( t ) Ts
VB
 vˆ2 (t )

t
 
f 2 v1 (t ) Ts
, v2 (t ) Ts
, d (t )   dˆ (t )

t
 
f 2 v1 (t ) Ts
, v2 (t ) Ts
, d (t )  (97)
v2 ( t ) Ts
VO d ( t ) D
2
VB D 2 TS
I 2  f 2 VB , VO , D   (98)
VO 2 LPC
1
iˆ2 (t )  vˆ1 (t ) g 2  vˆ2 (t )  dˆ (t ) j2 (99)
r2
Sendo:
g2 

t
 
f 2 v1 (t ) Ts
, v2 (t ) Ts
, d (t )  
VB D 2 TS
VO LPC
v1 ( t ) Ts
VB

  
2
1 V D 2 TS
 f 2 v1 (t ) , v2 (t ) , d (t )   B2
r2 t Ts Ts
v2 ( t ) Ts
VO VO 2 LPC

  
2
VB D TS
j2  f 2 v1 (t ) , v2 (t ) , d (t ) 
t Ts Ts
d ( t ) D VO LPC
Dessa forma, o comportamento nas variações nos sinais CA de entrada e saída do

circuito linear podem ser representados pelo circuito linear da Figura 106.
Figura 106 – Modelo linear do estágio PC.

152
O conversor utilizado para controle de potência opera em modo de condução

descontínua, o que faz com que a dinâmica relacionada ao indutor do Buck-Boost esteja em
alta frequência, próxima à frequência de comutação. Devido a essa característica, pode-se
desprezar a influência desse magnético para o modelo médio do conversor, resultando no
modelo CA simplificado, apresentado na Figura 107.
Figura 107 – Modelo CA simplificado do estágio PC.
Aplicando ferramentas de análise de circuitos ao modelo da Figura 107, pode-se

determinar a relação entre as variáveis de interesse, e ainda as funções de transferência que
descrevem o comportamento deste circuito. O objetivo é encontrar as funções que relacionam
as variações na corrente de saída do circuito (corrente nos LEDs) com variações na razão
cíclica, utilizada no projeto do compensador do sistema. Outra função de transferência que se
tem interesse é a que descreve as perturbações na tensão de saída com perturbações na tensão
de barramento. Essa relação é utilizada para o cálculo do capacitor de barramento.
Aplicando a lei de Kirchhoff das correntes no nó 1 da Figura 107 chega-se na
igualdade (100), que pode ser expandida para (101).
iˆ2 (t )  iˆC (t )  iˆLEDs (t ) (100)
1 ˆ d vˆ (t )
vˆB (t ) g 2  vÔ (t )  d (t ) j2  CO vÔ (t )  O (101)
r2 dt RLEDs
É aplicada a transformada de Laplace em (101), considerando que não existam

perturbações na tensão de barramento, e isolando a relação entre a tensão de saída pela razão
cíclica. Encontra-se, assim, a função de transferência que descreve as variações na tensão dos
LEDs em função das perturbações na razão cíclica, dada por (102).
153
2
VB D
vÔ ( s) VO LPC CO f S
GVoD ( s )   (102)
dˆ ( s)  1 VB
2
D2 

s  2 
R C 2 L C f 
 LEDs O VO PC O S 
Dividindo a relação (102) pela resistência do modelo equivalente do banco de LEDs

(RLEDs) encontra-se a função de transferência da corrente de saída pela razão cíclica do estágio
de controle de potência (PC), dada por (103).
2
VB D
iˆLEDs ( s ) VO LPC CO f S RLEDs
GIoD ( s )   (103)
dˆ ( s )  1 V
2
D2 
s    B2 

 RLEDs CO VO 2 LPC CO f S 
Para obter a função de transferência que relaciona as perturbações na tensão de

barramento com as perturbações na tensão de saída, é utilizada a mesma metodologia. No
entanto, é considerado que as variações na razão cíclica são nulas. Essa função de
transferência é dada por (104).
VB D 2
vÔ ( s) VO LPC CO f S
GVoVb ( s)   (104)
vˆB ( s )  1 V
2
D2 
s    B2 

 RLEDs CO VO 2 LPC CO f S 
Dividindo (104) pela resistência equivalente do modelo dos LEDs (RLEDs), encontra-se
(105) que descreve as perturbações na tensão de barramento em função das perturbações na
corrente dos LEDs. Essa função de transferência é aquela utilizada para o cálculo do capacitor
de barramento.
1 VB D 2
iˆLEDs ( s ) RLEDs VO LPC CO f S
GIoVb ( s)  
vˆB ( s)  1
2
VB D 2  (105)

s  
R C 2 
 LEDs O 2 VO f S LPFC C O 
Para validar as funções de transferência do estágio de controle de potência, foram

feitas simulações destas juntamente com o circuito equivalente do estágio PC, Figura 108.
154
Figura 108 – Circuito simulado para comprovação do modelo do estágio PC.
Na Figura 109 é apresentada a comparação entre a simulação e a função de

transferência GIoD e GVoD. Tanto o circuito quanto os modelos foram submetidos a variações
de +10% e -10% no valor da razão cíclica, como ilustrado.
155
Figura 109 – Comparação entre modelo e simulação para GIoD e GVoD.
Os resultados para as funções de transferência que relacionam as variações na tensão e

corrente da saída com as variações na tensão de barramento são apresentadas na Figura 110.
Nesta figura é apresentada a comparação entre GIoVb e GVoVb com o circuito simulado para
variações de +10% e -10% na tensão de barramento, como indicado.
156
Figura 110 – Modelo e simulação para GIoVb e GVoVb.
As funções de transferência GIoVb e GVoVb ainda foram submetidas à validação para

uma perturbação senoidal na tensão de barramento. Isso foi feito para certificar a validade do
modelo para a definição da ondulação da tensão de barramento em função da ondulação na
corrente dos LEDs. O resultado para uma perturbação senoidal com amplitude igual a 10% do
valor nominal da tensão de barramento é apresentado na Figura 111.
157
Figura 111 – Modelo e simulação para GIoVb e GVoVb considerando uma perturbação senoidal.
Esses resultados validam as funções de transferência (102), (103), (104) e (105) para o
estágio de controle de potência, representado pelo circuito da Figura 103.
4.3.2. Modelagem do estágio de correção do fator de potência (PFC)

Para encontrar a relação entre a distorção da corrente de entrada do conversor
integrado e a ondulação da tensão de barramento, é necessário obter as funções de
transferência do estágio de correção do fator de potência (PFC). Por operar em modo de
condução descontinua, é conveniente modelar esse estagio seguindo as mesmas diretrizes
utilizadas na modelagem do estágio PC. Para realizar a modelagem do estágio PFC é
considerado que o segundo estágio se comporta como uma carga com valor igual à resistência
equivalente. O circuito equivalente a ser modelado é apresentado na Figura 112 e o valor da
resistência equivalente do segundo estágio é dado por (106). Esse valor é obtido através do
158
cálculo da relação da tensão de barramento pelo valor médio por período de comutação da
corrente de entrada do segundo estágio, e consiste na mesma equação apresentada em (85).
Figura 112 – Circuito simplificado do estágio PFC para modelagem.
2 LPC f S
RPC  (106)
D2
Seguindo os mesmos passos utilizados para modelar o estágio de controle de potência,

primeiramente se define os terminais de acesso do modelo, como ilustrado na Figura 113.
Figura 113 – Identificação de rede de interruptores do estágio PFC.
Onde V1 e I1 são a tensão e corrente no terminal de acesso um dois e V 2 e I2 são a

tensão e corrente no terminal de acesso dois, respectivamente.
O valor médio em cada porta de acesso é determinado, dados por (107) e (108), para o
terminal de acesso 1 e 2, respectivamente.
159
v1 (t ) Ts
 Vret AVG (107)
v2 (t ) Ts
 VB (108)
Onde VretAVG é o valor médio da tensão de entrada do estágio PFC, isso é, a tensão da
rede retificada. Esse valor é dado por (109).
2
Vret AVG  VP (109)

Avaliando a forma de onda da corrente no indutor LPFC é possível obter a equação que
descreve o valor médio da corrente na entrada e na saída do conversor, dadas por (110) e
(111), respectivamente.
i1 (t )  v1 (t )
d (t )2 TS (110)
Ts Ts
2 LPFC
i2 (t ) 
 v (t )  d (t ) T
1 Ts
2 2
S (111)
Ts
v2 (t ) Ts
2 LPFC
Assim como no modelo do estágio de controle de potência, a tensão e a corrente de

entrada apresentam uma relação linear, o que significa que é possível representar a porta de
entrada do conversor por uma resistência equivalente, com valor definido por (112).
v1 (t ) 2 LPFC
RPFC  Ts
 (112)
i1 (t ) Ts
D 2 TS
E o diodo de saída é representado pela fonte de potência com valor igual à potência
que seria dissipada por RPFC, dado por (113). É utilizado o valor médio da tensão de entrada
(VretAVG) por consistir no ponto médio de operação do conversor.
2
Vret AVG
PD  v2 (t ) Ts
i2 (t ) Ts
 (113)
RPFC
Desta forma, pode-se determinar o modelo médio do conversor Buck-Boost operando

em DCM aplicado ao estágio de correção do fator de potência, ilustrado na Figura 114.
160
Figura 114 – Modelo médio do estágio PFC.
Para encontrar o modelo CA do conversor, que relaciona as variações nas variáveis de

interesse, é feita a perturbação e linearização em torno do ponto de operação. Dessa forma as
correntes na porta de entrada e saída podem ser reescritas como função das perturbações nas
variáveis de interesse. Seguindo os mesmos passos mostrados na linearização do modelo do
estágio PC, as variações na corrente de entrada são dadas por (114) e (115), e na corrente de
saída por (116) e (117).
D 2 TS
I1  f1 Vret AVG , VB , D  
Vret AVG
 Vret AVG (114)
RPFC 2 LPFC
1
iˆ1 (t )  vˆ1 (t )  vˆ2 (t ) g1  dˆ (t ) j1 (115)
r1
Sendo:
1


r1 t
 
f1 v1 (t ) Ts
, v2 (t ) Ts
, d (t )  
1
RPFC
v1 ( t ) Ts
Vret AVG
g1 

t
 
f1 v1 (t ) Ts
, v2 (t ) Ts
, d (t )  0
v2 ( t ) Ts
VB
j1 

t
 
f1 v1 (t ) Ts
, v2 (t ) Ts
, d (t )   Vret AVG
D TS
LPFC
d ( t ) D
161
2
Vret AVG D 2 TS
I 2  f 2 Vret AVG , VB , D   (116)
VB 2 LPFC
1
iˆ2 (t )  vˆ1 (t ) g 2  vˆ2 (t )  dˆ (t ) j2 (117)
r2
Sendo:
g2 

t
 
f 2 v1 (t ) Ts
, v2 (t ) Ts
, d (t )  
Vret AVG D 2 TS
VB LPFC
v1 ( t ) Ts
Vret AVG

  
2
1 Vret AVG D 2 TS
 f 2 v1 (t ) , v2 (t ) , d (t ) 
r2 t Ts Ts
v2 ( t ) Ts
VB VB
2
2 LPFC

  
2
Vret AVG D TS
j2  f 2 v1 (t ) , v2 (t ) , d (t ) 
t Ts Ts
d ( t ) D VB LPFC
Assim, o modelo CA simplificado que relaciona as perturbações no estágio PFC pode

ser representado como na Figura 115, onde é desprezada a dinâmica associada ao indutor.
Figura 115 – Modelo CA simplificado do estágio PFC.
Onde vîn (t ) representa as variações na tensão de entrada do conversor.

Aplicando a lei de Kirchhoff das correntes no nó 1 da Figura 115 chega-se à igualdade
(118), que pode ser expandida para (119).
162
iˆ2 (t )  iˆC (t )  iˆRPC (t ) (118)
1 ˆ d vˆ (t )
vîn (t ) g 2  vˆB (t )  d (t ) j2  CB vˆB (t )  B (119)
r2 dt RPC
Aplicando a transformada de Laplace em (119), considerando que não existam

perturbações na razão cíclica, e isolando a relação entre a tensão de saída pela tensão de
entrada, encontra-se a função de transferência (120). Essa função de transferência descreve as
variações na tensão de barramento em função das perturbações na tensão retificada.
Vret AVG D 2
vˆB ( s ) VB LPC f S
GVbVi ( s)   (120)
vîn ( s)  1 Vret AVG
2
D2 

s CB    
2 
 RPC VB 2 LPC f S 
Ainda é pertinente encontrar a função de transferência que relaciona as variações da

tensão de barramento com as variações na razão cíclica. Para encontrar essa relação são
desconsideradas as perturbações na tensão de entrada da equação (119), e então isolada a
divisão de interesse, resultando em (121).
2
Vret AVG D
vˆB ( s) VB LPC f S
GVbD ( s)   (121)
dˆ ( s)  1 Vret AVG
2
D2 

s CB    
2 
 RPC VB 2 LPC f S 
Para validar as funções de transferência apresentadas em (120) e (121), o circuito

mostrado na Figura 116 foi simulado.
163
Figura 116 – Circuito simulado para validação do modelo do estágio PFC.
Na Figura 117 é apresentada a comparação entre o resultado do circuito simulado e da

função de transferência GVbVi para variações de +10% e -10% na tensão de entrada.
Figura 117 – Resposta da função de transferência GVbVi
Para validar a função de transferência para as variações da tensão de entrada retificada,

o circuito ilustrado na Figura 118 foi simulado, considerando então a tensão de entrada
pulsante. Isso é, o circuito e a função de transferência foram submetidos a variação de 100%
na tensão de entrada.
164
Figura 118 – Circuito simulado para validação do modelo do estágio PFC com entrada
retificada.
Na Figura 119 é apresentada a tensão de barramento do circuito e do modelo quando

submetidas à tensão de entrada pulsante. Essa forma de onda da tensão de entrada também é
mostrada na mesma figura.
Figura 119 – Resposta da função de transferência GVbVi para entrada pulsante.

165
4.4 DISTORÇÃO NA CORRENTE DE ENTRADA DO IDBB
O controlador Proporcional Integral Ressonante foi então aplicado no conversor

Integrado Duplo Buck-Boost projetado e modelado segundo as diretrizes apresentadas nas
seções anteriores. Com o intuito de prever o comportamento da corrente de entrada do
conversor operando em malha fechada e sujeito a redução do valor do capacitor de
barramento, o sistema foi simulado sob essas condições.
O conversor IDBB simulado possui os mesmos parâmetros do circuito apresentados na
seção 3.4.11. Sendo a resposta em frequência do sistema compensado e não compensado
apresentadas na Figura 120 e os parâmetros do compensador PIR dados por (122).
Figura 120 – Diagrama de Bode da planta compensada (linha contínua) e não compensada
(linha tracejada).
166
s  2  60s  2  100s  2  100

PIR( s)  0,39866 (122)
s s 2  s  2  120 
2
Onde os a localização dos zeros são definidas em função da frequência de corte e

margens desejadas.
A partir de (49) é obtido o gráfico que descreve a variação de amplitude das
harmônicas da corrente de entrada. A Figura 121 apresenta o valor da amplitude da terceira
harmônica da corrente de entrada em função do valor do capacitor de barramento. Ainda é
mostrada a variação desta harmônica com relação ao ângulo de defasagem entre a ondulação
de referência da corrente nos LEDs e a tensão de entrada.
Figura 121 – Amplitude da 3ª harmônica da corrente de entrada.
Observa-se que as menores amplitudes ocorrem para  = 180°. Isso é, quando a

ondulação da corrente de saída está em anti-fase da tensão de entrada. Ainda pode se notar
que a amplitude da harmônica da corrente de entrada aumenta quanto menor o valor do
capacitor de barramento considerado.
Isto já era esperado, uma vez que quando menor o valor de CB maior a ondulação da
tensão de barramento, o que levaria a uma maior ondulação da corrente nos LEDs. No
entanto, a ondulação da corrente de saída é mantida constante através do incremento da ação
de controle, isso é, maiores variações na razão cíclica.
Este comportamento ainda é notado no gráfico que descreve as demais componentes
harmônicas, como na Figura 122 e Figura 123, que ilustram a 5ª e 7ª harmônica,
167
respectivamente. Os gráficos que descrevem as componentes de maior ordem não são

mostrados devido à pequena amplitude.
Ainda da equação da corrente de entrada, os valores de THD e FP podem ser previstos

para o conversor operando em malha fechada. Na Figura 124 e na Figura 125 são
apresentados os valores da THD e do FP, respectivamente, em função de CB e . Estes
gráficos mostram o reflexo das harmônicas de corrente no incremento da distorção harmônica
total e, por consequência a redução do fator de potência.
168
Figura 124 – Valor da THD em função de CB e .
Figura 125 – Valor do fator de potência em função de CB e .
Na Figura 126 é apresentada a amplitude das harmônicas da corrente de entrada em

função do capacitor de barramento, para  = 180°. Através destas curvas é possível obter a
equação que descreve a amplitude de cada uma das harmônicas em função de CB. Essas
equações são obtidas através da regressão exponencial das curvas apresentadas na Figura 126,
e são dadas por (123), (124), (125) e (126).
169
Figura 126 – Amplitude das harmônicas da corrente de entrada para  = 180°.
I 3 (CB )  0,053 exp(7,11E 4 CB )  0,06933 exp(4,422E 4 CB ) (123)
I 5 (C B )  0,0126 9 exp(9,549E 4 C B )  0,00203 exp(1,121E 4 C B )

(124)
I 7 (C B )  0,0011exp(7,721E 4 C B )  0,00036 exp( 9351C B ) (125)
I 9 (C B )  0,00014 exp( 3,06E 48 C B )  5,154 exp(1720 C B ) (126)
Na Figura 127 e na Figura 128 são apresentados os gráficos que descrevem o valor da
THD e do fator de potência, respectivamente, em função do valor de CB, para  = 180°.
Através da regressão dessas curvas, são obtidas as equações que descrevem os valores de
THD e FP em função do capacitor de barramento, dadas por (127) e (128), respectivamente.
170
Figura 127 – Valor da THD em função de CB para  = 180°.
Figura 128 – Valor do fator de potência em função de CB para  = 180°.

171
THD (C B )  0,13 exp(8 C B )  0,16 exp(4,3E04 C B ) (127)
FP (C B )  1,0 exp(3,61C B )  0,04 exp(1,05E05 C B ) (128)
As equações (123) até a (128) descrevem a qualidade da energia absorvida da rede em

função da redução do valor do capacitor de barramento no conversor IDBB operando em
malha fechada e ondulação da corrente de saída constante. Através dessas equações é possível
prever o menor valor de CB que garanta a concordância com a norma IEC 61000-3-2 para o
conversor com controle ressonante da corrente nos LEDs.
Na Figura 129 é apresentada a comparação entre a amplitude das harmônicas da
corrente de entrada e os limites estabelecidos pela norma.
Figura 129 – Amplitude das Harmônicas de Iin em comparação com a IEC 61000-3-2.
Como pode ser observado, o capacitor de barramento pode ser reduzido para valores
inferiores a 10 F sem violar os limites estabelecidos pela norma. No entanto, devido ao
grande incremento na ondulação da tensão de barramento, o segundo estágio de potência
começa a operar em modo de condução contínua. Assim, a redução do valor de capacitância
172
de barramento é limitada pela operação em DCM do estágio PC. Esse limite é explorado no
próximo subitem.
4.5 O VALOR MÍNIMO DO CAPACITOR DE BARRAMENTO
O controlador PIR viabiliza grande redução no valor do capacitor de barramento, o

que implica no aumento da ondulação da tensão de barramento. Assim o valor da tensão de
barramento pode não garantir mais o modo de condução descontínua.
Para encontrar o valor mínimo de CB é feito a avaliação da corrente de descarga do
indutor do estagio de controle de potência (LPC), ilustrada na Figura 130.
Figura 130 – Corrente no indutor LPC.
Para garantir o modo de condução descontínuo o tempo de descarga (Tx) deve ser
menor que o complemento da razão cíclica. Assim, o valor máximo de Tx pode ser ilustrado
por (129).
TxMAX  (1  D) TS (129)
No entanto o valor de Tx é dependente do valor de pico da corrente, que depende do

valor da tensão de barramento. Assim, é possível encontrar a relação entre esse tempo de
descarga do indutor e o valor do capacitor de barramento, CB.
Seja o valor de pico da corrente no indutor dada por (130).
173
VB
iLPC _ PICO  D TS (130)
LPC
Logo o tempo de descarga Tx pode ser dado pela equação da descarga do indutor,
(131).
VO
iL PC _ PICO  TX  0 (131)
LPC
Isolando Tx e substituindo a equação da corrente de pico, tem-se o tempo de descarga

do indutor em função da tensão no barramento, (132).
V B _ MAX (132)
Tx(V B )  D TS
VO
Onde VB_MAX é o valor máximo da tensão de barramento, considerando a ondulação de
tensão resultante da redução do capacitor CB. O valor máximo de VB é definido por (133),
sendo a forma de onda da tensão de barramento ilustrada pela Figura 131.
V B
V B _ MAX  V B  (133)
2
Figura 131 – Tensão de barramento.
Reescrevendo o valor da tensão de barramento (valor médio com ondulação) em

função do valor do capacitor CB, usando (68), encontra-se o tempo de descarga de LPC em
função do capacitor de barramento, dada por (134).
174
tB 2
1
VB 
2 CB  iC B (t ) dt
(134)
Tx(C B ) 
t B1
D TS
VO
Isolando o valor de CB em (134) e resolvendo para TxMAX encontra-se o valor mínimo

para o capacitor de barramento que garante o modo de condução descontínuo do estágio PC,
dado por (135).
tB 2
 iC B (t ) dt
C B _ MIN 
t B1
(135)
 Tx V 
2 VO  MAX  B 
 D TS VO 
Aplicando essa equação ao conversor projetado no capítulo 2, o valor mínimo do

capacitor de barramento que pode ser utilizado é de 15 F.
4.6 AVALIAÇÃO DO CONTROLADOR QUANTO A VARIAÇÕES
Com o intuito de validar a ação do controlador PIR aplicado ao conversor IDBB

quanto variações tanto na carga quanto na rede, foram feitas as seguintes simulações. O
conversor apresentado na Figura 93 foi simulado em malha fechada, com o controlador PIR
dado por (122). Esse conversor foi então submetido a variações de amplitude e frequência da
tensão de entrada, e ainda ao degrau de carga, emulado a queima de um conjunto de LEDs. Os
resultados são mostrados como segue.
4.6.1. Variações de amplitude da tensão de alimentação;

Segundo o PRODIST – 2016 (ANEEL, 2017), que normatiza e padroniza as atividades
técnicas relacionadas ao funcionamento e desempenho dos sistemas de distribuição de energia
elétrica, a variação permitida no valor eficaz da tensão da rede é de ±10%. O conversor
integrado foi então submetido a essas variações.
A Figura 132 apresenta as formas de onda da tensão de entrada e a corrente nos LEDs,
resposta a um degrau na amplitude da tensão de alimentação do conversor IDBB de +10%.
175
Estes resultados são obtidos para o conversor operando com o valor reduzido para o capacitor
de barramento, isso é CB = 20 F. Pode ser visto que o tempo de acomodação da corrente de
saída do conversor ficou em aproximadamente 50 ms e que o sobre sinal dessa corrente ficou
em 780 mA, 20 mA acima do valor de pico nominal.
A Figura 133 apresenta as mesmas formas de onda para o degrau de -10% na
amplitude da tensão da rede. Pode ser observado que o tempo de acomodação também ficou
em aproximadamente 50 ms, com um afundamento menor que 30 mA. Ainda, o valor da
distorção harmônica da corrente de entrada ficou em 7,7% e em 12% para o conversor
operando com degrau de -10% e +10% na tensão da rede, respectivamente. Essa diferença era
esperada, uma vez que para menor tensão de entrada, maior os valores de corrente para
garantir a mesma potência para a carga.
Assim, o controle proposta é capaz de rejeitar distúrbios na tensão da rede, mantendo a
ondulação da corrente de saída, bem como o valor médio dessa.
Figura 132 – Resposta ao degrau de +10% na tensão da rede.

176
Figura 133 – Resposta ao degrau de -10% na tensão da rede.
4.6.2. Variações de frequência da tensão de alimentação:

Ainda é possível que ocorram variações na tensão de alimentação do driver. Essas
variações são muito importantes, se tratando do controle ressonante. Isso porque o controlador
PIR rastreia uma referencia de ondulação da corrente nos LEDs em 120 Hz, idealmente o
dobro da frequência da rede. Isso é, compensa ativamente a ondulação da tensão de
barramento em 120 Hz. Assim, se torna interessante avaliar as consequências da variação da
frequência da tensão de alimentação do driver. O PRODIST (ANEEL, 2017) estipula que a
variação máxima para a frequência da tensão da rede não pode ser superior à ±1 Hz, se
tratando da frequência nominal de 60 Hz.
A Figura 134 apresenta a forma de onda da corrente nos LEDs e da corrente de entrada
do driver, para a frequência da rede de 59 Hz. A Figura 135 apresenta as mesmas formas de
onda para o conversor alimentado com tensão em 61 Hz. Os valores de THD do conversor
ficaram em 14,4% e 14,7%, pra 59 Hz e 61 Hz, respectivamente.
177
Figura 134 – IDBB operando com frequência da rede em 59 Hz.
Figura 135 – IDBB operando com frequência da rede em 61 Hz.

178
Como pode ser observado, mesmo para as variações na frequência da tensão da rede, o
controlador PIR manteve tanto o valor médio quanto a ondulação da corrente nos LEDs
constantes. No entanto ocorreu um incremento da distorção a corrente de entrada, quando
comparado com os resultados obtidos para o valor nominal da frequência da rede (60 Hz).
Isso ocorre porque a ondulação da tensão de barramento não está mais em 120 Hz e o
controlador continua rastreando a referência nesta frequência.
4.6.3. Degrau de carga:

Outra perturbação pertinente a ser avaliada é quanto às variações na carga. Assim, a
resposta devido à queima de um LED é avaliada. Para tanto, é feito um degrau na carga de
0,66 e 2,73 V.
A Figura 136 apresenta a corrente nos LEDs e a corrente de entrada do driver devido
ao degrau de carga descrito. Na Figura 137 é apresentado o detalhe na perturbação. Observa-
se que a corrente nos LEDs teve um sobre sinal de 100 mA, no entanto não ultrapassando o
limite de operação do mesmo, 1 A. No entanto, o controlador PIR ainda foi capaz de manter a
corrente nos LEDs seguindo a referência tanto de valor médio quanto de ondulação.
Figura 136 – Resposta devido ao degrau de carga.

179
Figura 137 – Detalhe na resposta devido ao degrau de carga.
A utilização de conversores com estágios de potência integrados ainda é uma técnica

promissora, que apresenta uma série de vantagens quando comparada a sistemas não
integrados. A redução do número de interruptores e seus circuitos de acionamento é
certamente um grande ganho desta técnica. Ainda, nesta perspectiva, a redução no número nas
malhas de controle também pode ser citada.
Este capítulo apresentou as diretrizes de projeto para um conversor integrado duplo
Buck-Boost dedicado ao acionamento de LEDs. Além do processo detalhado de obtenção das
equações que definem os valores dos componentes, ainda foi apresentada uma alternativa para
o cálculo da ondulação da tensão de barramento. Através da função de transferência do
estágio de controle de potência é capaz de se definir a ondulação da tensão de barramento em
função da ondulação da corrente nos LEDs. Essa metodologia consiste em uma das
contribuições dessa tese.
180
Ainda foi apresentada a modelagem do conversor integrado, onde se obteve cada uma
das funções de transferência que descrevem o driver. Essas relações, além de serem utilizadas
no projeto do conversor, são de extrema importância para a definição dos ganhos do
compensador a ser utilizado. Empregando as funções de transferência apresentadas neste
capítulo, ainda é feita a modelagem da corrente de entrada do conversor operando em malha
fechada.
As ferramentas matemáticas estudadas não favoreceram a obtenção da equação
analítica da corrente de entrada conversor IDBB operando em malha fechada sujeito a
redução do capacitor de barramento. Assim, as equações obtidas são resultados da regressão
exponencial dos ábacos específicos do projeto proposto. No entanto a metodologia para a
obtenção dessas equações pode ser aplicada a qualquer outro projeto.
Ainda foi evidenciado que aplicação da técnica de controle para a redução do
capacitor de barramento é limitada pela ondulação máxima da tensão de barramento. Esse
valor máximo é o que garante a operação em modo de condução descontínua do conversor.
Essa característica foi modelada, sendo definida a equação que dita o valor mínimo da
capacitância de barramento para o conversor IDBB.
Neste capítulo ainda ficou clara a robustez do controlador PIR quanto às variações na
amplitude e frequência da tensão da rede. Sendo que essas variações implicam diretamente na
distorção da corrente de entrada. Considerando os valores máximos para tais variações, o
conversor manteve a corrente nos LEDs de acordo com a referência, sendo a alteração no
valor da distorção harmônica da corrente de entrada não significativas. Ainda foi verificado
que, mesmo para variações na carga, o controlador PIR é capaz de manter o valore médio e de
ondulação da corrente nos LEDs.
5 RESULTADOS EXPERIMENTAIS
Neste capítulo são apresentados os resultados experimentais, que buscam

comprovar as previsões teóricas apresentadas nos capítulos anteriores.
5.1 INTRODUÇÃO
Para validar a metodologia de redução do capacitor de barramento o conversor

integrado duplo Buck-Boost foi implementado. Os componentes deste conversor foram
definidos segundo as diretrizes de projeto apresentadas no capítulo 3.
O controle do conversor IDBB foi executado de forma digital através do micro
controlador TM4C123GH6MPI TIVA C Series da Texas Instruments. A Figura 138 apresenta
o esquemático do circuito. O processo utilizado para a obtenção da equação de diferenças
implementada, bem como o código implementado, são descritos no Apêndice A e B desse
documento, respectivamente. A leitura da corrente nos LEDs é feito através de um sensor de
corrente ACS712, sendo o circuito de condicionamento do sinal apresentado no Apêndice C
desse documento.
Figura 138 – Esquemático do circuito.

182
O circuito de detecção do cruzamento por zero consiste em um Schmitt Trigger

utilizado para sincronizar a referência da corrente dos LEDs com a tensão da rede. O circuito
que implementa esse comparador é apresentado no Apêndice D desse documento.
Na Figura 139 é apresentada a foto do circuito completo implementado, já utilizando
um capacitor de filme de 20 F. Os parâmetros de projeto, bem com os resultados de projeto,
são mostrados na Tabela 26 e Tabela 27, respectivamente.
Tabela 26 – Parâmetros de projeto do conversor IDBB.
Parâmetro Valor
32 x LUXEON Rebel
LEDs RLEDs = 32 x 0,66 = 21,12
VLEDs = 32 x 2,73 V = 87,36 V
Razão cíclica D = 0.3
Tabela 27 – Resultados de projeto do conversor IDBB.
Parâmetro Valor
Capacitor de barramento (Nominal) CB = 103 F
Capacitor de barramento (Reduzido) CB = 20 F
183
Figura 139 – Protótipo implementado.
5.2 CONVERSOR IDBB COM CB NOMINAL
Primeiramente, o conversor é sujeito à operação com capacitor de barramento

nominal, CB = 103 F, com o intuito de validar as diretrizes de projeto.
Na Figura 140 são apresentadas as formas de onda da tensão e corrente de entrada e
saída do driver. Nota-se que o valor médio da corrente nos LEDs permaneceu no valor de
projeto, 700 mA. O valor da potência de saída ficou em 68,6 W, resultando em um
rendimento de 85%.
Na Figura 141 são apresentadas as formas de onda da corrente de saída e da tensão de
barramento. O valor da ondulação da corrente de saída em 120 Hz (IoLF) se manteve dentro
do valor estipulado, 56 mA, e a ondulação da tensão de barramento (VB) ficou em 12 V.
184
Figura 140 – Tensão de saída (Ch4 – 100 V/div), corrente nos LEDs (Ch3 – 200 mA/div),
tensão de entrada (Ch1 – 250 V/div) e corrente de entrada (Ch2 – 2 A/div) – 10 ms/div –
CB = 103 F.
mA/div) – 10 ms/div – CB = 103 F.
185
Na Figura 142 são apresentadas as formas de onda da tensão e corrente de entrada do

conversor operando com capacitor de barramento nominal. O fator de potência do conversor
ficou em 0,99 e a THD em 11%. Sendo os valores teóricos previstos pelo modelo proposto de
1 e 0,2%, para o fator de potência e THD, respectivamente. Essa diferença entre o valor
experimental e o teórico ocorre, principalmente, porque o modelo apresentado não considera
as componentes de alta frequência da corrente de entrada.
Figura 142 – Tensão de entrada (Ch1 – 100 V/div) e corrente de entrada (Ch2 – 500 mA/div)
– 10 ms/div – CB = 103 F.
O conteúdo harmônico da corrente de entrada apresentada na Figura 142 é mostrado

em comparação com a norma na Figura 143. Pode-se notar que a amplitude de todas as
harmônicas está de acordo com os limites estabelecidos.
186
Figura 143 – Conteúdo harmônico da corrente de entrada em comparação com a IEC 61000-
3-2.
0,18
0,16
0,14
0,12
0,1 IEC 61000-3-2
0,08
0,06 CB = 103 uF
0,04
0,02
0
2 3 5 7 9 11 13 15 17 19 21 23 25 27 29 31 33 35 37 39
5.3 CONVERSOR IDBB COM CB REDUZIDO
A técnica de controle proposta foi então aplicada ao conversor integrado. O capacitor

de barramento foi reduzido de 103 F para 20 F. Na figura são apresentadas as formas de
onda da tensão e corrente de entrada e saída do driver. Observa-se que o valor médio da
corrente de saída se manteve no valor de projeto. A potência de saída se manteve em 69 W,
caracterizando o rendimento de 85,3%.
Na Figura 145 são apresentadas as formas de onda da corrente nos LEDs e da tensão
de barramento do conversor operando em malha fechada com capacitor de barramento
reduzido. Nota-se que a ondulação da corrente de saída em baixa frequência ( IoLF) foi
mantida a mesma de quando operando com capacitor nominal. Ainda, observa-se o aumento
da ondulação da tensão de barramento, ficando em 52 V, resultado da redução de CB. No
entanto, devido à ação do controlador, esse incremento na ondulação da tensão de barramento
não foi transmitido para a corrente no LEDs.
Devido à atuação do controlador para seguir a referência e manter a ondulação da
corrente nos LEDs constante, a corrente de entrada do driver sofre uma distorção. A forma de
onda da corrente de entrada é mostrada na Figura 146, juntamente com a tensão de entrada.
187
Figura 144 – Tensão de saída (Ch4 – 100 V/div), corrente nos LEDs (Ch3 – 200 mA/div),
tensão de entrada (Ch1 – 250 V/div) e corrente de entrada (Ch2 – 2 A/div) – 10 ms/div –
CB = 20 F.
mA/div) – 10 ms/div – CB = 20 F.
188
Figura 146 – Tensão de entrada (Ch1 – 100 V/div) e corrente de entrada (Ch2 – 500 mA/div)
– 10 ms/div – CB = 20 F.
O fator de potência e THD ficaram em 0,973 e 15,1%, respectivamente. Enquanto os

valores teóricos são 0,99 e 9,4%, respectivamente. O conteúdo harmônico da corrente de
entrada é mostrado na Figura 147, em comparação com os limites estabelecidos pela norma
IEC 61000-3-2.
Figura 147 – Conteúdo harmônico da corrente de entrada em comparação com a IEC 61000-
3-2.
0,18
0,16
0,14
0,12
0,1 IEC 61000-3-2
0,08
0,06 CB = 20 uF
0,04
0,02
0
2 3 5 7 9 11 13 15 17 19 21 23 25 27 29 31 33 35 37 39
189
Para validar as equações obtidas através do modelo proposto, foram traçados os

gráficos da amplitude das harmônicas da corrente de entrada. Os gráficos da THD e do fator
de potência também foram plotados. Estes gráficos são apresentados na Figura 148(a), Figura
148(b), Figura 148(c) e Figura 148(d) para a 3ª, 5ª, 7ª e 9ª harmônicas em função do valor de
CB. Na Figura 149(a) e Figura 149(b) para a THD e o FP, respectivamente.
Figura 148 – Harmônicas da corrente de entrada em comparação com os valores teóricos.
(a) (b)
(c) (d)
Figura 149 – Fator de Potência e THD em comparação com os valores teóricos.
(a) (b)
190
Os resultados obtidos validam a metodologia de projeto apresentada. O rendimento do

conversor integrado duplo Buck-Boost ficou dentro do esperado de um sistema de dois
estágios de processamento de energia. Foi garantida a conformidade com a norma IEC 61000-
3-2, quanto à qualidade da energia absorvida da rede. A ondulação da corrente dos LEDs
ainda foi mantida dentro dos limites sem efeitos biológicos.
O controle ressonante da ondulação da corrente nos LEDs se mostrou muito eficaz.
Através da aplicação do controlador Proporcional Integral Ressonante foi possível reduzir o
valor do capacitor de barramento do driver em 80,5% do valor nominal. Essa redução foi feita
e a ondulação da corrente de saída mantida constante.
Os valores experimentais das harmônicas da corrente de entrada apresentam
disparidade com os valores previstos teoricamente. O que invalida o modelo proposto para
fins de previsão dos valores das componentes harmônicas da corrente de entrada do conversor
integrado operando em malha fechada. A equação que descreve a corrente de entrada não
considera a influência da discretização do controlador, nem a dinâmica do filtro de medida da
corrente nos LEDs. Ainda, é considerado que o filtro de EMI é ideal na modelagem, isso é,
não existem componentes harmônicas de frequência superior à frequência de comutação. Esse
resultado ainda mostra que a utilização das funções de transferência do modelo de pequenos
sinais não apresenta bons resultados quando utilizadas para relacionar grandes sinais, como a
tensão retificada de entrada do conversor do estágio PFC.
6 CONSIDERAÇÕES FINAIS
6.1 CONCLUSÕES GERAIS
Diodos emissores de luz são certamente a fonte de luz artificial mais importante na
atualidade. As características elétricas e luminotécnicas os tornam muito mais atrativos que as
demais fontes. A elevada vida útil desses semicondutores é uma dos principais atrativos em
muitas aplicações. Para que essa característica seja realmente aproveitada, os sistemas de
acionamento dos LEDs devem ter vida útil tão elevada quando a deles.
Neste sentido é buscada a substituição dos capacitores eletrolíticos nos drivers, com o
intuito de aumentar a vida útil e a confiabilidade do sistema. Assim, a redução do valor da
capacitância de barramento é proposta, para viabilizar tal substituição. Ainda ficou evidente
que a redução de capacitâncias em sistemas eletrônicos é um importante ponto não só para
drivers para LEDs.
Assim, esse trabalho propõe a utilização de um controlador proporcional integral
ressonante da corrente dos LEDs. Através desse compensador é possível controlar a
ondulação da corrente de saída do driver na frequência de interesse, isto é, a frequência de
ressonância. Nesse caso, a frequência de ressonância é sintonizada na frequencia de
ondulação da tensão de barramento. Assim, o compensador PIR garante que a ondulação da
corrente de saída acompanhe a referência de corrente com ondulação em 120 Hz definida.
Esse fato possibilita a redução do valor do capacitor de barramento, sem que a ondulação da
corrente nos LEDs aumente.
Essa estratégia de controle foi aplicada em diversos conversores com estágios de
potência integrados. Estes conversores são resultantes da integração entre os conversores
Buck, Boost, Buck-Boost, Flyback e SEPIC em cada um dos estágios de potência do
conversor. De todas as topologias analisadas, a redução mínima no valor do capacitor de
barramento, devido a ação do controlador PIR, foi de 79%. Ainda, a corrente de saída de
todos os drivers seguiu a referência, isto é, o controlador PIR garantiu o valor definido de
ondulação e valor médio. A distorção corrente de entrada, devido a ação do controlador, ficou
dentro dos limites estabelecidos pela norma IEC 61000-3-2, classe C, para cada um dos
conversores analisados.
Ainda foi apresentado um modelo que visa prever a distorção da corrente de entrada
dos conversores de estágios de potência integrados, sujeitos ao controle PIR e a redução do
192
capacitor de barramento. Tal modelo representa as perturbações em baixa frequência na

corrente de saída e o comportamento do conversor em malha fechada em função do valor do
capacitor de barramento.
O projeto detalhado do conversor integrado duplo Buck-Boost foi apresentado. Sendo
que foi proposta uma nova metodologia para o cálculo da ondulação da tensão de barramento
em função da ondulação da corrente de saída do conversor. Esta metodologia se vale da
função de transferência do estágio PC do driver, a qual relaciona as perturbações CA da
corrente de saída com a tensão de barramento. Esta função de transferência é utilizada, em
alternativa com a utilização do ganho estático do conversor, como feito em outras referências.
Isso é feito pois a ondulação da tensão de barramento não é um valor CC, logo não pode ser
relacionado pelo ganho estático do conversor.
O conversor IDBB foi implementado experimentalmente, para suprir um conjunto de
LEDs de potência com 700 mA e aproximadamente 70 W. Os resultados da operação do
conversor com o valor nominal do capacitor de barramento (103 F) validam a metodologia
de projeto do conversor integrado, bem como da proposta par a definição do capacitor de
barramento. O conversor foi ensaiado em malha fechada com o controlador Proporcional
Integral Ressonante com o capacitor de barramento reduzido (20 F). A ação de controle
manteve a corrente nos LEDs rastreando a referência, isto é, com ondulação e valor médio
controlados. Esse resultado valida experimentalmente a solução proposta na tese.
Foi possível reduzir o valor do capacitor de barramento no conversor integrado duplo
Buck-Boost em 80,5% (de 103 F para 20 F), sendo a ondulação da corrente nos LEDs
mantida constante e ainda a distorção da corrente de entrada mantida dentro dos limites
estabelecidos pela norma IEC 61000-3-2, classe C.
Ainda foi avaliado o modelo proposto que visa descrever a distorção da corrente de
entrada em função da redução do capacitor de barramento em um sistema integrado operando
com controle ressonante. Foi observado que os resultados experimentais não validam o
modelo, apresentando erros muito elevados. Esses erros são decorrentes de simplificações
feitas na modelagem, tais como a diferença entre o controlador PIR analógico (modelado) e o
digital (experimental). Como apresentado no Apêndice A desse documento, a digitalização do
controlador altera a dinâmica do conversor em malha fechada. Essa diferença entre o controle
digital e analógico não foi considerado no modelo, e assim, o modelo se torna incorreto.
Aliado a isso, o filtro de medida da corrente nos LEDs, utilizado experimentalmente, também
não foi considerada no modelo. Assim, para que o modelo possa ser utilizado para descrever
193
fielmente a corrente de entrada do conversor integrado operando em malha fechada em função

da redução do capacitor de barramento, o modelo deve ser refeito, considerando tais
dinâmicas mencionadas.
Por fim, os objetivos propostos foram atendidos, isso é:
i. Foi desenvolvido um driver de estágios de potência integrados para
acionamento de LEDs, em concordância com a IEC 61000-3-2 e ainda com as recomendações
pertinentes a ondulação de corrente nos LEDs.
ii. Foi realizada a redução do capacitor de barramento em 80,5% do valor
nominal, e utilizado apenas capacitores de filme.
iii. Esta redução foi possível através da alteração apenas na lei de controle do
conversor integrado, sendo utilizado um controlador Proporcional Integral Ressonante.
iv. Foi proposto um modelo da corrente de entrada do conversor integrado
operando em malha fechada. No entanto esse modelo deve ser aprimorado, de tal forma a
descrever as características experimentais.
6.2 TRABALHOS FUTUROS
O aprimoramento do modelo da corrente de entrada do driver se faz necessária.

Assim, a consideração dos fatores simplificados e/ou desprezados na modelagem caracteriza a
proposta para a continuação deste trabalho. A função de transferência rela do controlador PIR
digitalizado e ainda do filtro de medida devem ser inseridas no modelo. Uma outra alternativa
que deve ser avaliada é a modelagem do comportamento de grandes sinais, e não apenas de
pequenos sinais, como foi feito nesse trabalho.
A metodologia proposta para redução do capacitor de barramento ainda pode ser
expandida para conversores single-stage e ainda em sistemas com estágios de potência não
integrados. No caso de sistemas de apenas um estágio de potência é esperado que a dinâmica
dos conversores seja o grande limitante da técnica de controle. Isso porque o capacitor desses
conversores é muito maior que os capacitores de barramento em topologias com mais
estágios. Esta metodologia ainda pode ser aplicada em conversores CC-CC, como os sistemas
de iluminação de emergência ou ainda de iluminação automotiva.
Outro ponto de que deve ser avaliação detalhada das perdas do conversor operando
sob a técnica de controle proposta. Isso é, qual a implicação da maior ondulação da tensão de
barramento nas perdas, principalmente nos semicondutores.
REFERÊNCIAS BIBLIOGRÁFICAS
ABNT – Associação Brasileira de Normas Técnicas. NBR 16026: 2012 – Dispositivo

de controle eletrônico C.C. ou C.A. para módulos de LED – Requisitos de desempenho,
Primeira edição, 2012.
AGARWAL, N., ARYA, A., AHMAD, M. W., ANAND, S., Lifetime Monitoring of
Electrolytic Capacitor to Maximize Earnings from Grid-feeding PV System. IEEE
Transactions on Industrial Electronics. Vol 63, no 11, Novembro de 2016.
ALEMI, P., JEUNG, Y., LEE, D., DC Link Capacitance Minimization in T-Type
Three-Level AC/DC/AC PWM Converters. IEEE Transactions on Industrial Electronics.
Vol 62, no 3, Março de 2015.
ALMEIDA, P. S. et al., An Experimental Study On The Photometrical Impacts Of
Several Current Waveforms On Power White LEDs. Proc. of 11th COBEP. Natal, RN:
[s.n.]. 2011.
ALMEIDA, P. S., Conversor Integrado SEPIC-Buck-Boost aplicado ao
acionamento de LEDs de potência em iluminação pública. Dissertação (Mestrado em
Engenharia Elétrica) – Universidade Federal de Juiz de Fora. Juiz de Fora, 2012.
ALMEIDA, P. S., Integrated SEPIC Buck-Boost Converter as an Off-Line LED
Driver Without Electrolytic Capacitors. 38th Annual Conference on IEEE Industrial
Electronics Society, IECON 2012. 2012b.
ALMEIDA, P. S., SOARES, G. M., BRAGA, H. A. C., Storage Capacitance
Minimization in LED Drivers Based on Photometrical Constraints and Converter
Integration. Revista Eletrônica de Potência, Campo Grande, Vol 18, No 2, Maio de 2013.
ALMEIDA, P. S., CAMPONOGARA, D., BRAGA, H. A. C., DALLA COSTA, M.
A., Matching LED and Driver Life Spans. IEEE Industrial Electronics Magazine, Junho de
2015.
ALONSO, J. M., CALLEJA, A. J., CARDESÍN, J., LÓPEZ, E., A Long-Life High-
Power HPS-Lamp LED Retrofit Converter Based on the Integrated Buck-Boost Buck
Topology. 37th Annual Conference of the IEEE Industrial Society, IECON 2011.
ALONSO, J. M., et al., Reducing Storage Capacitance in Off-line LED Power
Supplies by Using Integrated Converters. IEEE Industry Applications Society Annual
Meeting, 2012. DOI: 10.1109/IAS.2012.6374066
196
ANEEL, Agência Nacional de Energia Elétrica; Procedimentos de Distribuição de

Energia Elétrica no Sistema Elétrico Nacional – PRODIST - Módulo 8 – Qualidade da
Energia Elétrica. Janeiro de 2017.
ARIAS, M., High efficiency LED driver without electrolytic capacitor for street
lighting. IEEE Transactions on Industrial Electronics, Vol 48, n° 1, janeiro/fevereiro de 2013.
BENDER, V. C., Metodologia de projeto eletrotérmico de LEDs aplicada ao
desenvolvimento de sistemas de iluminação pública. Dissertação (Mestrado em Engenharia
Elétrica) – Universidade Federal de Santa Maria, Santa Maria, 2012.
BULLOUGH, J. D. Lighting answers: LED Lighting Systems. National Lighting
Product Information Program, 7, 2003.
CAMPONOGARA, D., et al., Capacitance Reduction With an Optimized
Converter Connection Applied to LED Drivers. IEEE Transactions on Industrial
Electronics, vol 62, no 1, Janeiro de 2015.
CERVI, M., Rede de iluminação semicondutora para aplicação automotiva.
Dissertação (Mestrado em Engenharia Elétrica) – Universidade Federal de Santa Maria, Santa
Maria, 2005.
CHEN, W., et all, Elimination of an Electrolytic Capacitor in AC/DC Light-
Emitting Diode (LED) Driver With High Input Power Factor and Constant Output
Current. IEEE Transactions on Industrial Electronics, Vol 27, n° 3, Março de 2012.
CHEN, W.; LIN, J.; One-dimensional optimization for proportional-resonant
controller design against the change in source impedance and solar irradiation in PV
systems. IEEE Transactions on industrial Electronics. Vol 61, No. 4. Maio de 2014.
COLE, M., et al, The lighting revolution: If we were experts before, we´re novices
now. IEEE Transactions on Industrial Electronics, Vol 50, n° 2, março/abril de 2014.
COSETIN, M. R., Dimmable single-stage SEPIC-Cuk converter for LED Lighting
with reduced storage capacitor. Industry Applications Society Annual Meeting, 2014 IEEE,
2014.
DALLA COSTA, M. A. Compensación de resonancias acústicas en lámparas de
descarga en halogenuros metálicos por medio de onda cuadrada de baja frecuencia:
caracterización de lámparas y propuesta de nuevas topologías de alimentación. . Tese de
Doutorado em Engenharia Elétrica, Universidade de Oviedo, Oviedo, Fevereiro de 2008.
DE ALMEIDA, P. M., Contribuições ao estudo de conexão de sistemas
fotovoltaicos a rede elétrica sem filtros passivos: projeto de controladores digitais para
197
redução do conteúdo harmônico. Tese (Doutorado em Engenharia Elétrica) – Universidade

Federal de Juiz de Fora. Juiz de Fora, 2013.
DOE, U. S. DEPARTMENT OF ENERGY, ENERGY EFFICIENCY &
RENEWABLE ENERGY, Building Techonologies Program - Solid-State Lighting
Technology Fact Sheet - Lifetime and Reliability. PNNL-SA-97534. Agosto de 2013.
DOE, U. S. DEPARTMENT OF ENERGY, ENERGY EFFICIENCY &
RENEWABLE ENERGY, Solid-State Lighting R&D Plan. Maio de 2015.
EIA, Independent Statistics & Analysis, U.S. Energy Information Administration.,
2012 Commercial Buildings Energy Consumption Survey: Energy Usage Summary.
Disponível em https://www.eia.gov/consumption/commercial/reports/2012/energyusage/.
Release data: 18 de março de 2016
EPCOS, Aluminum electrolytic capacitors, single ended capacitors. Folha de
especificações B43890, EPCOS, a TDK company. Novembro de 2012.
EPCOS, Film capacitors for lighting applications. Product Profile 2002.
ERICKSON, R. W., MARKSIMOVIC, D., Fundamentals of Power Electronics.
2ed. [s.n], 2001.
FRAYTAG, J., et al. Lighting System Energy Efficiency based on Different
Human Visual Conditions. IEEE/IAS International Conference on Industry Applications,
INDUSCON 2010.
GACIO, D., et al., A universal-input single-stage high-power-factor power supply
for HB-LEDs based on integrated Buck-Flyback Converter. IEEE Transactions on
Industrial Electronics, Vol 58, n° 2, fevereiro de 2011.
GACIO, D., et al., PWM Series Dimming for Slow-Dynamics HPF LED Drivers:
the High-Frequency Approach. IEEE Transactions on Industrial Electronics, Vol 59, n° 4,
abril de 2012.
GE Lighting, LUCALOXTM STANDARD. Folha de especificações, 2014.
GU, B., NAM, K., A DC-Link Capacitor Minimization Method Through Direct
Current Control. IEEE Transactions on Industry Applications. Vol 45. No 2. Abril de 2006.
GU, L., et al., Means of Eliminating Electrolytic Capacitor in AC/DC Power
Supplies for LED Lightings. IEEE Transactions on Industrial Electronics, Vol 24, n° 5, maio
de 2009.
GUO, X.; GUERRERO, J. M.; General unified integral controller with zero
steady-state error for single-phase grid-connected inverters. IEEE Transactions on Smart
Grid. Vol. 7, No. 1. Janeiro de 2016.
198
HE, J., RUAN, X., ZHANG, L., Adaptive Voltage Control for Bidirectional
Converter in Flicker-Free Electrolytic Capacitor-Less AC-DC LED Driver. IEEE
Transactions on Industrial Electronics. Vol. 64, No. 1, Janeiro de 2017.
HU, O., ZANE, R., Minimizing Required Energy Storage in Off-Line LED
Drivers Based on Series-Input Converter Modules. IEEE Transactions on Power
Electronics, Vol 26, No. 10, Outubro de 2011.
IEC 60950-1 – Information technology equipment – Safety – Part 1: General
requirements, norma técnica, 2005.
IEC 61000-3-2 – Electromagnetic compatibility (EMC) – Part 3: Limits – Section
2: Limits for harmonic current emissions (equipment input current < 16A per phase),
norma técnica, 2005
IEEE STANDARDS ASSOCIATION, IEEE Recommended practices for
modulating current in high-brightness LEDs for mitigating health risks to viewers. IEEE
Power Electronics Society, 26 de março de 2015.
INMETRO, Portaria n.º 478, de 24 de novembro de 2013, Consulta pública:
Regulamento Técnico da Qualidade para Luminárias para Lâmpadas de Descarga e
LED - Iluminação Pública Viária. Novembro de 2013.
INTERNATIONAL ENERGY AGENCY. The potential to lower global lighting
energy consumption. 2005
JAEHEE CHO, JUN H. P., JONG K. K., F. SCHUBERT. White light-emitting
diodes: History, progress and future. Laser & Photonics Reviews. DOI
10.1002/lpor.201600147. 2 de março de 2017.
KIRSTEN, A. L., Reator eletrônico para lâmpadas de descarga em alta pressão
baseado no conversor Flyback inversor. Dissertação (Mestrado em Engenharia Elétrica) –
Universidade Federal de Santa Maria. Santa Maria, 2011.
KREIN, P. T.,BALOG, R. S., MIRJAFARI, M., Minimum Energy and Capacitance
Requirements for Single-Phase Inverters and Rectifiers Using a Ripple Port. IEEE
TRANSACTIONS ON POWER ELECTRONICS, Vol 27, No 11, Novembro de 2012.
LAM, J. C. W., et al., A high power factor, electrolytic capacitor-less AC-input
LED driver topology with high frequency pulsating output current. IEEE Transactions on
Industrial Electronics, Vol 30, n° 2, fevereiro de 2015.
LAMAR, D. G., SEBASTÍAN, J., ARIAS, M., FERNANDEZ, A., On the Limit of
the Output Capacitor Reduction in Power-Factor Correctors by Distorting the Line
Input Current. IEEE Transaction Power Electronics, vol 27, no 3 Março de 2012.
199
LAMAR, D. G., et al., Design-oriented analysis and performance evaluation of a

low-cost high-brightness LED driver based on Flyback power factor corrector. IEEE
Transactions on Industrial Electronics, Vol 60, n° 7, julho de 2013.
LAMAR, D. G., ARIAS, M., FERNANDEZ, A., VILLAREJO, J. A., SEBASTIAN,
J., Active Input Current Shaper Without an Electrolytic Capacitor for Retrofit Lamps
Applications. IEEE Transactions on Power Electronics, Vol. 32, No. 5, Maio de 2017.
LEHMAN, B., WILKINS, A. J., Designing to Mitigate the Effects of Flicker in
LED Lighting. Reducing risks to health and safety. IEEE Power Electronics Magazine, em
5 de setembro de 2014. DOI: 10.1109/MPEL.2014.2330442
LIDOZZI, A.; DI BENEDETTO, M.; BIDARETTI, S.; SOLERO, L.;
CRESCIMBINI, F.; Resonant Controller With Three Degrees of Freedom for AC Power
Electronic Converters. IEEE Transactions on Industry Applications. Vol. 51. No 6.
Novembro/Dezembro de 2015.
Lumileds, LUXEON Rebel & LUXEON Rebel Colors. Folha de especificações
DS68, 2015.
KUPERMAN, A.; Proportional-Resonant Current Controllers Desgin Based on
Desired Transient Performance. IEEE Transactions on Power Electronics, Vol. 30, No 10.
Outubro de 2015.
LUZ, P. C. V., Sistema eletrônico isolado com elevado fator de potência e
reduzidas capacitâncias para alimentação de leds aplicado à iluminação pública.
Dissertação (Mestrado em Engenharia Elétrica) – Universidade Federal de Santa Maria. Santa
Maria, 2013.
MA, H., et al., A novel valley-fill SEPIC-derived power supply without electrolytic
capacitors for LED lighting application. IEEE Transactions on Industrial Electronics, Vol
27, n° 6, junho de 2012.
MA, H., et al., Bridgeless electrolytic capacitor-less valley-fill AC/DC converter
for offline twin-bus light-emitting diode lighting application. IET Power Electron., 2013,
Vol. 6, Iss. 6, pp. 1132–1141. Fevereiro de 2013.
MAXIM INTEGRATED. Ensure long lifetime from electrolytic capacitors: A case
study in LED Light Bulbs. Application note 5591, maio de 2013.
MIRHOSSEINI, M.; POU, J.; KARANYIL, B.; AGELIDIS, V.; Resonant versus
conventional controllers in grid-connected photovoltaic power plants under unbalanced
grid voltages. IEEE Transactions on sustainable energy. Vol 7, No 7. Março de 2016.
200
NEUHAUS, C. R., FUENFWARODSAKUL, N. H., DE DONCKER, R. W., Control

Scheme for Switched Reluctance Drivers With Minimized DC-Link Capacitance. IEEE
Transactions on Power Electronics. Vol 23. No 5, Setembro de 2008.
PAN, D.; RUAN, X.; BAO, C.; LI, W.; WANG, X.; Optimized Controller Design
for LCL-Type Grid-Connected Inverter to Achieve High Robustness Against Grid-
Impedance Variation. IEEE Transactions on Industrial Electronics, Vol 62, No 3. Março de
2015.
PEREIRA, G. G., DALLA COSTA, M. A., ALONSO, J. M., MELO, M. F.,
BARRIQUELLO, C. H., LED Driver Based on Input Current Shaper Without
Electrolytic Capacitor. IEEE Transactions on Industrial Electronics, Vol. 64, No. 6, Junho
de 2017.
PINTO, R. A., Projeto e Implementação de Lâmpadas para Iluminação de
Interiores empregando diodos emissores de luz (LEDS). Dissertação (Mestrado em
Engenharia Elétrica) – Universidade Federal de Santa Maria. Santa Maria, 2008.
PINTO, R. A., Sistemas Eletrônicos para Iluminação de Exteriores Empregando
Diodos Emissores de Luz (LEDs) Alimentados pela Rede Elétrica e por Baterias. Tese
(Doutorado em Engenharia Elétrica) – Universidade Federal de Santa Maria. Santa Maria,
2012.
RAMANJANEYA, U., NARASIMHARAJU, B. L., Single-Stage Electrolytic
Capacitor Less Non-Inverting Buck-Boost PFC Based AC-DC Ripple Free LED Driver.
IET Power Electronics, Vol. 10. 2017.
REITER, R. D. O.; OLIVEIRA, S. V. G.; PÉRES, A.; MICHELS, L.; Digital
resonant controller for dual-stage photovoltaic inverter system with small dc-bus
capacitor. IET Power Electronics. Vol. 9, No. 6. Maio de 2016.
RODRIGUES, C., AMARATUNGA, G. A., Long-Lifetime Power Inverter for
Photovoltaic AC Modules. IEEE Transactions on Industrial Electronics. Vol 55. No 7. Julho
de 2008.
ROQUE, J. A. M.; GONZÁLEZ, R. O.; RIVAS, J. J. R.; CASTILLO, O. C.;
CAPORAL, R. M.; Design of a new controller for an inverter operation in transitional
regime within a microgrid. IEEE Latin America Transactions, Vol. 14, No 12, Dezembro de
2016.
RUAN, X., WANG, B.,YAO, K., Optimum Injected Current Harmonics to
Minimize Peak-to-Average Ratio of LED Current for Electrolytic Capacitor-Less-AC-
DC Drivers. IEEE Transactions on Power Electronics. Vol. 26, No 7, Julho de 2011.
201
RUBYCON, Miniature aluminum electrolytic capacitors, LLE series. Folha de

especificações LLE SERIES, 2015.
SCHUBERT, E. F., Light-Emitting Diodes. Cambridge University Press, Second
edition, 2006.
SHAGERDMOOTAAB, A., et al., Filter capacitor minimization in a flyback LED
driver considering input current harmonics and light flicker characteristics. . IEEE
Transactions on Industrial Electronics, Vol 30, n° 8, Agosto de 2015.
SHIN-CHANG, H., et al., Chip implementation of high-efficient light-emitting
diode dimming driver for high power light-emitting diode lighting system. IET Power
Electronics, dezembro de 2014.
SOARES, G. M., et al., Capacitance Minimization in Offline LED Drivers Using
an Active-Ripple-Compensation Technique. IEEE TRANSACTION ON POWER
ELECTRONICS, Vol. 32, no 4, Abril de 2017.
TAO YE, N.; LAM, C.; WONG, M.; GUERRERO, J.; Analysis, Design, and
Implementation of a Quasi-Proportional-Resonant Controller for a Multifunctional
Capacitive-Coupling Grid-Connected Inverter. IEEE Transactions on Industry
Applications. Vol. 52. No. 5. Setembro/Outubro 2016.
TIMBUS, A.; LISERE, M.; TEODORESCU, R.; RODRIGUEZ, P.; BLAABJERG,
F.; Evaluation of current controllers for distributed power generation systems. IEEE
Transactions on Power Electronics, Vol. 24, No 3. Março de 2009.
VISHAY, Aluminum Capacitors. Material técnico de suporte, documento número:
28356, revisão de março de 2015a.
VISHAY, Aluminum Capacitors, Power High Ripple Current Snap-In. Folha de
especificações, 198 PHR-SI, documento número: 28339, revisão de outubro de 2013.
VISHAY, Metallized Polypropylene Film Capacitors DC-Link Capacitor. Folha
de especificações, MKP1848C DC-Link, documento número: 26015, revisão de janeiro de
2015b.
VOGELSBERGER, M. A., WIESINGER, T., ERTL, H., Life-Cycle Monitoring and
Voltage-Managing Unit for DC-Link-Electrolytic Capacitor in PWM Converters. IEEE
Transactons on Power Electronics. Vol. 26. No 2. Fevereiro de 2011.
YEPES, A. G.; FREIJEDO, F. D.; GANDOY, J. D.; LÓPEZ, O.; MALVAR, J.;
COMESAÑA, P. F.; Effects of Discretization Methods on the Performance of Resonant
Controllers. IEEE Transactions on Power Electronics, Vol. 5, No 7. Julho de 2010.
202
YUAN, X. et al. Stationary-frame generalized integrators for current control of

active power filters with zero steady-state error for current harmonics of concern under
unbalanced and distorted operating conditions. IEEE Transactions on Industry
Applications, Vol. 38, No 2, p. 523–532, Abril de 2002.
ZHANG, J., et al., A hybrid driving scheme for full-bridge synchronous rectifier
in LLC resonant converter. IEEE Transactions on Industrial Electronics, Vol 27, n° 11,
novembro de 2012.
ZHANG, N.; TANG, H.; YAO, C.; A systematic method for designing a PR
controller and active damping of the LCL filter for single phase grid connected PV
inverter. Energies Journal, Energies. Vol. 7. Doi: 103390/en7063934.
WANG, B., et al. A Method of Reducing the Peak-to-Average Ratio of LED
Current for Electrolytic Capacitor-Less AC–DC Drivers. IEEE Transactions on Industrial
Electronics, Vol 25, n° 3, março de 2010.
WANG, S., RUAN, X., YAO, K., TAN, S., YANG, Y., YE, Z., A Flicker-Free
Electrolytic Capacitor-Less AC-DC LED Driver. IEEE Transactions on Power Electronics,
Vol. 27, No. 44, Novembro de 2012.
WANG, Y; ALONSO, M. J.; RUAN, X.; A Review of LED Drivers and Related
Technologies. IEEE Transactions on Industrial Electronics, Vol 64, DOI:
10.1109/TIE.2017.2677335, 2017.
WHITE, B., WANG, H., LIU, Y., LIU, X., An Average Current Modulation
Method for Single-Stage LED Drivers With High Power Facto and Zero Low-Frequency
Current Ripple. IEEE Journal of Emerging and Selected Topics in Power Electronics, Vol.
3, No. 3, Setembro de 2015.
WU, T.-F.; CHEN, Y.-K. A systematic and unified approach to modeling PWM
DC/DC converters based on the graft scheme. Industrial Electronics, Control, and
Instrumentation, 1996. IEEE IECON 22nd International Conference on, v. 2, p. 1041 - 1046,
Agosto de 1996.
APÊNDICE A – LEI DE CONTROLE DIGITAL
O implementação digital do controlador PIR implica em alguns pontos importantes a

serem considerados, tais como a consideração do atraso de implementação e a dinâmica do
filtro anti-aliasing. Quando esses fatores são considerados, a planta a ser compensada sofre
alterações, sendo de maior ordem do que aquelas apresentadas no capítulo 4. A Figura 150
ilustra a implementação digital do controlador.
Figura 150 – Diagrama de blocos.
Onde Refk é o vetor referência com 40.000 pontos, que descrevem o valor da
referência de corrente. Uk é o valor da lei de controle calculada a cada ciclo de amostragem e
ek é o erro calculado a cada instante passo k. Hi(s) representa a função de transferência do
filtro de leitura utilizado.
O processo de obtenção do controlador ressoante é feito através do método da
aproximação da resposta em frequência, que possibilita a utilização do diagrama de Bode para
o projeto de sistemas discretos. Para esse projeto se faz necessário obter a função de
transferência do sistema no plano continuo w.
Primeiramente, é considerado o ganho do sensor de corrente unitário, uma vez que
esse ganho é compensado em softwere, bem como os ganhos dos conversores AD e DA.
Assim, o processo de obtenção do controlador pode ser descrito como segue:
1) Obtenção da função de transferência GIoD(s);
2) Inclusão da dinâmica do filtro de medida Hi(s) em GIoD(s);
3) Discretizar a equação obtida em 2 e incluir a dinâmica do bloco ZOH;
4) Passagem para o plano w, para o projeto do controlador;
5) Discretização do controlador projetado;
6) Obtenção da equação das diferenças, para implementação digital.
204
A obtenção da função de transferência GIoD(s) é feita como descrito na seção 4.3.1,

sendo a TF que relaciona as variações na corrente dos LEDs com as variações na razão
cíclica. Essa TF é apresentada em (136), para os parâmetros apresentados na Tabela 28 e
Tabela 29.
Tabela 28 – Definições de projeto.
Parâmetro Valor
32 x LUXEON Rebel
LEDs RLEDs = 32 x 0,66 = 21,12
VLEDs = 32 x 2,73 V = 87,36 V
Frequência de amostragem fsample = 40 kHz
Razão cíclica D = 0.3
Tabela 29 – Parâmetros do conversor.
Parâmetro Valor
Capacitor de barramento (Nominal) CB = 103 F
Capacitor do Filtro de Medida C = 20 nF
Resistor do Filtro de Medida R = 1 k
22070 (136)
G IoD ( s) 
s  5419
A dinâmica do filtro de medida Hi(s) é dada por (137), a qual consiste em um filtro
passivo passa baixas RC. Essa dinâmica é incluída na da planta, multiplicando (136) pela
equação de Hi(s), resultando em (138).
205
50.000 (137)
Hi( s) 
s  50.000
0,2207 (138)
G IoD ( s).Hi( s) 
2e  10 s  1,108e  5 s  0,05419
2
A equação (138) é então discretizada para assim inserir a dinâmica do ZOH e ainda
incluindo o atraso unitário de implementação, resultando em(139). Essa discretização é
realizada através do método ZOH, pela função “c2d” no softwere MATLAB.
0,2255 z  0,1427 (139)

G IodH ( z ) 
z 3  1,16 z 2  0,2502 z
Foi utilizado o menor período de amostragem possível, que para a aplicação ficou em
25 s, isso é, uma frequência de amostragem de 40 kHz. Essa frequência de amostragem é
metade do valor da frequência de comutação. Quanto maior o valor da amostragem, mais
próximo das características analógicas o compensador digital estará. A definição dessa
frequência foi limitada pelo tempo de execução do código no micro controlador.
O atraso de implementação é considerado para que a ação de controle calculada no
passo atual seja implementada no passo seguinte. Então (139) é passada para o plano continuo
w através da transformada inversa de Tustin, resultando em (140). Essa conversão para o
plano contínuo w consiste em uma ferramenta para que se possam utilizar as ferramentas de
projeto com base na analise do diagrama de Bode. Para tanto, foi utilizada a ferramenta
sisotool do softwere MATLAB, resultando no diagrama de Bode apresentado na Figura 151.
Essa função de transferência representa a dinâmica do conversor considerando tanto a
influência do filtro de medida quanto do atraso de implementação digital.
0,03439 w 3  6722 w 2  1,736e9 w  7,823e13

G IodH ( w)  (140)
w 3  1,298e5 w 2  34222e9w  1,921e13
206
Figura 151 – Resposta em frequência da GIodH(w).
Na Figura 152 é apresentada a planta do sistema GiodH(w) compensada pelo

controlador Proporcional Integral Ressonante
207
Figura 152 – Planta GIodH(w) compensada com controlador PIR.
Os polos ressonantes foram situados em 120 Hz (frequência de rastreio) com atuação

nula, com o intuito de se obter erro nulo em regime permanente para o valor da ondulação da
corrente nos LEDs. Os zeros e os ganhos foram ajustados de tal forma a maximizar a margem
de fase com margem e ganho mínimo de 10 dB. O zero complexo foi alocado em 100 Hz,
com atenuação unitária. O zero real foi alocado em 12 Hz, e o ganho definido em 27. As
margens finais obtidas foram MF = 78,8º e MG = 10,4 dB e frequência de corte 1,58 kHz. O
controlador PIR projetado é dado por (141).
208
0,5157 w 3  686,9 w 2  2,524e5 w  1,535e7 (141)

PIR( w) 
w 3  5,685e5 w
O controlador PIR(w) foi então discretizado através do método de Tustin, esse método
foi escolhido por apresentar menores erros referentes à discretização (YEPES, 2010). O
controlador PIR no domínio z é então dado por (142).
0,5242 z 3  1,555 z 2  1,538 z  0,5072 (142)

PIR( z ) 
z 3  3z 2  3z  1
A partir de (142) é obtida a equação de diferenças do controlador PIR, como descrito

por (143).
U k  c1 ek 1  c2 ek 2  c3 ek 3  c4ek 4  c5U k 1  c6U k 2  c7U k 2 (143)
Onde Uk denota o valor da lei de controle e ek o erro calculados para cada passo k, e os
coeficientes dados por:
c1  0,5242
c2  1,555
c3  1,538
c4  0,5072
c5  3
c6  3
c7  1
APÊNDICE B – CÓDIGO IMPLEMENTADO
A equação (143) foi implementada no TM4C123GH6MPI TIVA C Series da Texas

Instruments, sendo o código que segue:
//BIBLIOTECAS
#include "driverlib/pin_map.h"
#include <stdint.h>
#include <stdbool.h>
#include "inc/hw_gpio.h"
#include "inc/hw_types.h"
#include "inc/hw_memmap.h"
#include "driverlib/sysctl.h"
#include "driverlib/pin_map.h"
#include "driverlib/gpio.h"
#include "driverlib/pwm.h"
#include "driverlib/debug.h"
#include "driverlib/adc.h"
#include "inc/tm4c123gh6pm.h"
#include "driverlib/interrupt.h"
#include "driverlib/timer.h"
#include "driverlib/comp.h"
#include "REFERENCIA.h"
#include "driverlib/fpu.h"
//DEFINIÇÕES DE CONSTANTES E VARIÁVEIS

//DUTY MÁXIMO
#define dutyMAX (float)0.38
//DUTY MÍNIMO
#define dutyMIN (float)0.01
//GANHOS DO CONTROLADOR PIR

#define c1 (float) 0.524217875718892
#define c2 (float) -1.55576038355283
#define c3 (float) 1.53878342164996
#define c4 (float) -0.507239270672844
#define c5 (float) -2.9996447257993
#define c6 (float) 2.9996447257993
#define c7 (float) -1
//VARIAVEIS DA LEI DE CONTROLE

float E_now; //e_k
float iLEDs; //i_k
float U_now; //U_k

float U_lst1;//U_k-1
float U_total;//Duty real
float E_lst1;//e_k-1
//FREQUÊNCIA DE COMUTAÇÃO (HZ)

unsigned int frequencia=80000;
unsigned int period;
//BUFFER DO ADC
unsigned int ADC_value;
210
//POSIÇÃO DO VETOR REFERENCIA

unsigned int ref=163;
//FREQUÊNCIA DE AMOSTRAGEM
unsigned int fsample=40000;
unsigned int tsample;
//CONTADOR DE USO GERAL
unsigned int contador=0;
//VARIAÇÃO DE REFERÊNCIA
int ajuste=7;//DE 400mA até 700mA
///////////////////////////////
//INTERRUPÇÃO GERADA PELO PWM//
///////////////////////////////
//ATUALIZA O VALOR DA RAZÃO CICLICA!
void interrup(void)
{
//LIMPANDO A FLAG
PWMGenIntClear (PWM1_BASE, PWM_GEN_3, PWM_INT_CNT_AD);
//REDEFINE A PRÓXIMA INTERRUPÃO NA METADE DE (1-D)*Ts
PWM1_3_CMPA_R=(period/2)-U_total*period/2;
}
/////////////////////////////////////////////////
//INTERRUPÇÃO GERADA PELO COMAPARADOR ANALÓGICO//
////////////////////////////////////////////////
//SERVE PARA RESETAR A POSIÇÃO DO VETOR REFERÊNCIA
void interrupCOMP (void)
{
//LIMPANDO A FLAG DO COMPRADOR
ComparatorIntClear(COMP_BASE, 0);
//REDEFINE O VALOR INICIAL DO VETOR
//OCORRE EM Vin=54V
if (ref > 316)
{
ref=326;
}
}
/////////////////////////////////////
//INTERRUPÇÃO GERADA PELO BOTÃO SW1//
/////////////////////////////////////
//SERVE PARA LIGAR E DESLIGAR A LEI DE CONTROLE RESSONANTE
//TRIGADA PELA BORDA DE SUBIDA DA SW1
void buttonIsr(void)
{
if(contador >10000)
{
ajuste--;
if(ajuste < 0)
{
ajuste = 7;
}
if(ajuste <=1 )
{
GPIOPinWrite(GPIO_PORTF_BASE, GPIO_PIN_1, GPIO_PIN_1);
}
contador = 0;
}
//acende luz vermelha quando referencia estiver em 600mA
if(ajuste >1 )
{
GPIOPinWrite(GPIO_PORTF_BASE, GPIO_PIN_1, ~GPIO_PIN_1);
}
//limpa flag da interrupção
GPIOIntClear(GPIO_PORTF_BASE, GPIO_PIN_4);
}
211
///////////////////////////////
//INTERRUPÇÃO PARA LEITURA AD//
///////////////////////////////
void leituraAD(void)
{
//LIMPANDO A FLAG
ADCIntClear(ADC0_BASE, 0);
//ATIVA A CONVERSÃO
ADCProcessorTrigger(ADC0_BASE, 0);
//AGUARDA A CONVERSÃO TERMINAR
while(!ADCIntStatus (ADC0_BASE, 0, false));
//APAGA A FLAG DA INTERRUPÇÃO
ADCIntClear(ADC0_BASE, 0);
//LÊ O VALOR DO ADC
ADCSequenceDataGet(ADC0_BASE, 0, &ADC_value);
//CONVERSÃO DA LEITURA DO AD PARA AMPERES NOVAMENTE
iLEDs = (((((float)ADC_value)/((float)4095))*((float)3.3));
//REDEFINIÇÃO DOS VALORES ANTERIORES
E_lst4 = E_lst3;
E_lst3 = E_lst2;
E_lst2 = E_lst1;
E_lst1 = E_now;
U_lst3 = U_lst2;
U_lst2 = U_lst1;
U_lst1 = U_now;
//CALCULO DO ERRO ATUAL
E_now = (REFERENCIA[ref]-ajuste*0.05)-iLEDs;
//LEI DE CONTROLE
U_now =
c1*((float)E_lst1)+c2*((float)E_lst2)+c3*((float)E_lst3)+c4*((float)E_lst4)+c5*((float)U_ls
t1)+c6*((float)U_lst2)+c7*((float)U_lst3);
U_total = U_now;
//SATURA DUTY
if (U_total > dutyMAX)
{
U_total = dutyMAX;
}
if (U_total < dutyMIN)
{
U_total = dutyMIN;
}
//ATUALIZANDO O VALOR DO DUTY
PWMPulseWidthSet(PWM1_BASE, PWM_OUT_7,U_total*period);
//REDEFINE A PRÓXIMA INTERRUPÃO NA METADE DE (1-D)*Ts
PWM0_0_CMPA_R=(period/2)-U_total*period/2;
//SINCRONIA DOS PWMs
PWMSyncTimeBase(PWM1_BASE, PWM_GEN_0_BIT | PWM_GEN_3_BIT);
//INCREMENTANDO A POSIÇÃO DO VETOR DA REFERÊNCIA
ref++;
//SATURANDO A POSIÇÃO DO VETOR
if (ref >= 332)
{
ref = 0;
}
//contador que garante essabilidade na leitura do sw1
contador++;
if ( contador >= 200000)
{
contador = 200000;
}
}
212
//////////////////////////
//////////////////////////
//CONFIGURAÇÕES DO MICRO//
//////////////////////////
/////////////////////////
void main(void)
{
//DEFINE O CLOCK DO MICRO EM 80MHZ
SysCtlClockSet(SYSCTL_SYSDIV_2_5 | SYSCTL_USE_PLL | SYSCTL_XTAL_16MHZ |SYSCTL_OSC_MAIN);
SysCtlDelay(50); //DELAY
// Configure FPU - Lazy stacking mode
FPULazyStackingEnable ();
// Enable FPU
FPUEnable ();
//HABILITA O VETOR DE INTERRUPÇÕES
//HABILITA AS INT GERAIS
IntMasterEnable();
// HABILITA AS INT DA PORTA F (ONDA TA A SW1)
IntEnable(INT_GPIOF);
//////////////////////
//CONFIGURANDO O PWM//
//////////////////////
//SÃO UTILIZADOS 2 PWMs SINCRONOS
//UM PARA O CONTROLE DO CONVERSOR
//OUTRO PARA GERAR A INTERRUPÇÃO DA AMOSTRAGEM
//HABILITANDO A GPIOF
SysCtlPeripheralEnable(SYSCTL_PERIPH_GPIOF);
SysCtlDelay(10);//DELAY
//DEFINIDO O PINO PF3 COMO PWM
GPIOPinTypePWM(GPIO_PORTF_BASE,GPIO_PIN_3);
GPIOPinConfigure(GPIO_PF3_M1PWM7);
//DEFININDO A CORRENTE DE SAIDA DO PINO
GPIOPadConfigSet (GPIO_PORTF_BASE, GPIO_PIN_3, GPIO_STRENGTH_8MA,GPIO_PIN_TYPE_STD_WPU);
//HABILITANDO O MODULO PWM1
SysCtlPeripheralEnable(SYSCTL_PERIPH_PWM1);
//HABILITANDO O MODULO PWM0
SysCtlPeripheralEnable(SYSCTL_PERIPH_PWM0);
//CONFIGURANDO O PWM1 COMO DOWN
PWMGenConfigure(PWM1_BASE, PWM_GEN_3, PWM_GEN_MODE_DOWN | PWM_GEN_MODE_DBG_RUN |
PWM_GEN_MODE_GEN_SYNC_GLOBAL );
//CONFIGURANDO O PWM0 COMO DOWN
PWMGenConfigure(PWM0_BASE, PWM_GEN_0, PWM_GEN_MODE_DOWN | PWM_GEN_MODE_DBG_RUN |
PWM_GEN_MODE_GEN_SYNC_GLOBAL );
//DEFINE O CLOCK DO PWM0 IGUAL AO DO MICRO (DIV_1) 80MHZ
SysCtlPWMClockSet(SYSCTL_PWMDIV_1);
//DEFINE O PERIODO EM CICLOS DE CLOCK
period=((SysCtlClockGet()/frequencia)-1);
//DEFINE O PERIODO EM CICLOS DE CLOCK
tsample=((SysCtlClockGet()/fsample)-1);
//DEFININDO PERIODO EM CICLOS DE CLOCK
PWMGenPeriodSet(PWM1_BASE, PWM_GEN_3, period);
//DEFININDO PERIODO EM CICLOS DE CLOCK
PWMGenPeriodSet(PWM0_BASE, PWM_GEN_0, tsample);
//DEFININDO O DUTY EM CICLOS DE CLOCK
PWMPulseWidthSet(PWM1_BASE, PWM_OUT_7,U_total*period);
//DEFININDO O DUTY EM CICLOS DE CLOCK
PWMPulseWidthSet(PWM0_BASE, PWM_OUT_0, dutyMAX*tsample);
//SINCRONISMO
PWMSyncTimeBase(PWM1_BASE, PWM_GEN_0_BIT | PWM_GEN_3_BIT);
PWMSyncUpdate(PWM1_BASE, PWM_GEN_0_BIT | PWM_GEN_3_BIT);
//HABILITANDO OS PINOS DE SAÍDA
PWMOutputState(PWM1_BASE, PWM_OUT_7_BIT, true);
// HABILITA A INTERRUPÇÃO DO PWM1 GEN3 GERADA PELO COMPARADOR A
PWMGenIntTrigEnable (PWM1_BASE, PWM_GEN_3,PWM_INT_CNT_AD);
// HABILITA A INTERRUPÇÃO DO PWM0 GEN0 GERADA PELO COMPARADOR A
213
PWMGenIntTrigEnable (PWM0_BASE, PWM_GEN_0,PWM_INT_CNT_AD);

// LIMPANDO FLAG DA INTERRUPÇÃO
// LIMPANDO FLAG DA INTERRUPÇÃO
// DESTINO DA INTERRUPÇÃO
PWMGenIntRegister (PWM1_BASE, PWM_GEN_3, interrup);
//DESTINO DA INTERRUPÇÃO
PWMGenIntRegister (PWM0_BASE, PWM_GEN_0, leituraAD);
// Enable PWM1 Gen3 interrupt
PWMIntEnable (PWM1_BASE, PWM_INT_GEN_3);
// Enable PWM0 Gen0 interrupt
PWMIntEnable (PWM0_BASE, PWM_INT_GEN_0);
// Enable peripheral interrupt
IntEnable (INT_PWM1_3);
// Enable peripheral interrupt
IntEnable (INT_PWM0_0);
//HABILITANDO O GERADOR
PWMGenEnable(PWM1_BASE, PWM_GEN_3);
SysCtlDelay(50); //DELAU
//HABILITANDO O GERADOR
PWMGenEnable(PWM0_BASE, PWM_GEN_0);
// SETANTO O VALOR DO COMPA EM METADE DO DUTY.
PWM1_3_CMPA_R=(period/2)-dutyMAX*period/2;
// SETANTO O VALOR DO COMPA EM METADE DO DUTY.
PWM0_0_CMPA_R=(period/2)-dutyMAX*period/2;
//////////////////////
//CONFIGURANDO O AD//
/////////////////////
// Enable the clock to the ADC module
SysCtlPeripheralEnable(SYSCTL_PERIPH_ADC0);
SysCtlPeripheralEnable(SYSCTL_PERIPH_GPIOB);
//HABILITANDO O OVERSAMPLE
ADCHardwareOversampleConfigure(ADC0_BASE, 2);
SysCtlDelay(10); //DELAY
// Configure Pin PB4 to analog input
GPIOPinTypeADC(GPIO_PORTB_BASE,GPIO_PIN_4);
// Disable ADC0 sequence 0
ADCSequenceDisable(ADC0_BASE, 0);
// Configure ADC0: Configuring the Sequence Priority and Trigger:
// -Configure sample sequence 0: processor trigger, priority = 0
ADCSequenceConfigure(ADC0_BASE, 0, ADC_TRIGGER_PROCESSOR, 0);
ADCSequenceStepConfigure(ADC0_BASE, 0, 0, ADC_CTL_CH10 | ADC_CTL_IE | ADC_CTL_END);
// Enable ADC0 sequence 0
ADCSequenceEnable(ADC0_BASE, 0);
////////////////////////
//COMPARADOR ANALÓGICO//
////////////////////////
//FAZ A SINCRÔNIA COM A REDE
//HABILITA A PORTA C QUE É ONDE TA LIGADO OS COMPARADORES
SysCtlPeripheralEnable(SYSCTL_PERIPH_GPIOC);
//HABILITANDO O COMPARADOR 1
SysCtlPeripheralEnable(SYSCTL_PERIPH_COMP0);
//CONFIGURANDO O COMP1
ComparatorConfigure(COMP_BASE, 0, COMP_TRIG_NONE|COMP_ASRCP_REF|COMP_INT_RISE|
COMP_OUTPUT_NORMAL);
//HABILITANDO A INTERRUPCAO DO COMPARADOR
ComparatorIntEnable(COMP_BASE,0);
//REGISTRANDO PARA ONDE VAI A INTERRUPÇÃO
ComparatorIntRegister(COMP_BASE,0,interrupCOMP);
//DEFININDO A REFERENCIA INTERNA PARA COMPARAÇAO
ComparatorRefSet(COMP_BASE, COMP_REF_1_1V );
214
//////////////////
//LED COMO SAÍDA//
//////////////////
//SETANDO O PINO 2 DA PORTA F COMO SAIDA (led azul)
GPIOPinTypeGPIOOutput(GPIO_PORTF_BASE, GPIO_PIN_2);
//SETANDO O PINO 30 DA PORTA F COMO SAIDA (led red)
GPIOPinTypeGPIOOutput(GPIO_PORTF_BASE, GPIO_PIN_1);
////////////////////////
//BOTÃO DA DEMOBOARD //
////////////////////////
//DIZ QUE O PIN 4 (ONDE TA SW1) É ENTRADA
GPIOPinTypeGPIOInput(GPIO_PORTF_BASE, GPIO_PIN_4);
HWREG(GPIO_PORTF_BASE + GPIO_O_LOCK) = GPIO_LOCK_KEY;
HWREG(GPIO_PORTF_BASE + GPIO_O_CR) |= 0x01;
HWREG(GPIO_PORTF_BASE + GPIO_O_LOCK) = 0;
GPIODirModeSet(GPIO_PORTF_BASE, GPIO_PIN_4, GPIO_DIR_MODE_IN);
GPIOPadConfigSet(GPIO_PORTF_BASE, GPIO_PIN_4, GPIO_STRENGTH_2MA, GPIO_PIN_TYPE_STD_WPU);
//DIZ QUE A INTERRUPÇÃO É DADA PELA BORDA DE SUBIDA DO BOTAO
GPIOIntTypeSet(GPIO_PORTF_BASE, GPIO_PIN_4, GPIO_RISING_EDGE);
//DIZ O NOME DA INTERRUPÇÃO
GPIOIntRegister (GPIO_PORTF_BASE, buttonIsr);
//HABILITA
GPIOIntEnable(GPIO_PORTF_BASE, GPIO_INT_PIN_4);
/////////
//LOOP//
////////
while(1)
{
}
APÊNDICE C – SENSOR DE CORRENTE
O sensoriamento da corrente dos LEDs é feita através do um sensor ACS 712, do fabricante
Allegro. O circuito de instrumentação utilizado é apresentado na Figura 153. Esse circuito elimina o
valor de offset na medida do sensor (2,5 V) e ainda aumenta o ganho de 185m V/A para 3.3V/A. Esse
circuito é alimentado com uma fonte de 5 V externa, e os amplificadores operacionais são LM6144.
Figura 153 – Circuito de medida de corrente com ACS712.
Aumenta sensibilidade Retira defasagem de 180º
+5V
100nF
+ iLEDs
100k 100k
106k6 50k
ACS712
R43
- iLEDs 1nF
100k R46 V1
10k
100k 100k
Conversão de tensão para corrente
Conversão de Filtro de
100k 40k Medida (Hi(s))
corrente para tensão
1k
AD
V1
100k
100
1k
R54 20n
100k
APÊNDICE D – COMPARADOR SCHMITT TRIGGER
Para realizar a sincronia da referência de corrente com a tensão da rede, foi utilizado um
circuito comparador do tipo Schmitt trigger. Este circuito identifica o cruzamento da tensão da rede
por 0 V. Com base nesse sinal, o micro controlador redefine a posição do vetor de referência a cada
ciclo de rede, com a finalidade de garantir o ângulo  de defasassem entre a corrente nos LEDs e a
tensão da rede.
Esse comparador é apresentado na Figura 154, onde o amplificador utilizado é um LM311.
Figura 154 – Circuito Schimitt trigger de sincronia com a rede.
47k
47k 22k
+15V
10k
1k2
Tiva
10k
Rede
1k2 Schmitt trigger
Optoacoplador

TESE Paulo Cesar Vargas Luz

Enviado por

Dados do documento

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

TESE Paulo Cesar Vargas Luz

Enviado por

Direitos autorais:

Formatos disponíveis

UNIVERSIDADE FEDERAL DE SANTA MARIA

Paulo Cesar Vargas Luz

CONTROLE RESSONANTE APLICADO À REDUÇÃO DE

CONTROLE RESSONANTE APLICADO À REDUÇÃO DE

Tese apresentada ao Curso de Doutorado do

Orientador: Prof. Dr. Ricardo Nederson do Prado

CONTROLE RESSONANTE APLICADO À REDUÇÃO DE CAPACITÂNCIA DE

Tese apresentada ao Curso de Doutorado do

Aprovado em 18 de Agosto de 2017:

Neil deGrasse Tyson

CONTROLE RESSONANTE APLICADO À REDUÇÃO DE CAPACITÂNCIA DE

AUTOR: Paulo Cesar Vargas Luz

PALAVRAS-CHAVE: Redução de capacitores, controle ressonante, LED driver.

RESONANT CONTROL APPLIED TO REDUCE BUS CAPACITANCE IN LED

AUTHOR: Paulo Cesar Vargas Luz

KEYWORDS: Capacitance reduction, resonant control, LED Driver.

Figura 1 – Evolução da eficiência luminosa de diferentes fontes de luz. ..................... 28

Tabela 1 – Limites para harmônicas da corrente de alimentação segundo a norma IEC

2 CONVERSORES PARA ALIMENTAÇÃO DE LEDS COM REDUÇÃO DE

3 METODOLOGIA DE CONTROLE PROPOSTA .......................................................... 53

4 CONVERSOR DUPLO BUCK-BOOST INTEGRADO ............................................... 133

5 RESULTADOS EXPERIMENTAIS ............................................................................... 181

6 CONSIDERAÇÕES FINAIS ........................................................................................... 191

REFERÊNCIAS BIBLIOGRÁFICAS ............................................................................... 195

Este capítulo contextualiza a importância de sistemas de iluminação

Figura 1 – Evolução da eficiência luminosa de diferentes fontes de luz.

Fonte: Adaptado de COLE (2014).

de variação de amplitude e/ou variação da largura de pulso (PWM – Pulse-Width

1.2 DRIVERS PARA LEDS

Os sistemas dedicados para o acionamento de LEDs são geralmente chamados de

Máximo valor percentual da harmônica de corrente

A estrutura básica, geralmente, de um driver para acionamento de LEDs de potência

Figura 2 – Estrutura básica de drivers para acionamento de LEDs de potência.

O estágio de correção do fator de potência (PFC) do driver é dedicado a garantir a

Figura 3 – Exemplo de modulação da corrente nos LEDs.

Fonte: Brad Lehman and Arnold J. Wilkins (2014).

Com base em dois níveis de percepção humana da ondulação na luminosidade, os

Mod %  0,08 * Freq (2)

Onde Freq é a frequência da ondulação de corrente.

Mod %  0,0333 * Freq (3)

A Figura 4 apresenta graficamente o valor destes níveis de modulação em função da

Fonte: Adaptado de Brad Lehman and Arnold J. Wilkins (2014).

I LEDs ( Freq)  2 I LEDsAVG Mod % (4)

Onde ILEDs(Freq) é o valor de pico à pico da ondulação da corrente, e ILEDsAVG é o

1.3 CAPACITORES ELETROLÍTICOS EM DRIVERS PARA LEDS

De forma geral, os drivers para acionamento de LEDs que possuem a estrutura

Figura 5 – Formas de ondas típicas de entrada de drivers para LEDs.

Tabela 2 – Comparativo entre capacitores eletrolíticos e de filme.

Capacitor Eletrolítico Capacitor de Filme

climáticas. Poderiam ser necessário circuitos de resfriamento e controle de temperatura

Figura 6 – Características de capacitores eletrolíticos de longa vida útil.

Fonte: RUBYCON (2015).

No entanto essa característica também é observada em capacitores de filme, isso é,

Figura 7 – Capacitância e tensão máxima para diferentes capacitores de filme.

Fonte: EPCOS (2002).

apresentada na Figura 2, o valor do capacitor de barramento (CB) geralmente é elevado, como

1.4 DEFINIÇÃO DO PROBLEMA E CONTRIBUIÇÃO

1.5 ORGANIZAÇÃO DA TESE

Os demais capítulos desta tese estão organizados da seguinte forma:

No capítulo 3 é apresentada a metodologia de controle proposta pela tese. É discutida

Neste capítulo serão apresentadas as principais soluções encontradas na

A limitação da vida útil de sistemas eletrônicos pelo emprego de capacitores

2.2 CONTROLE DA CORRENTE DE ENTRADA

Essa proposta de redução da capacitância de barramento tem por princípio diminuir a