Exercícios

1)
2.21
a) Programas que fazem pouco acesso de I/O e poucas chamadas de sistema.

b) Com 20% de chamadas de sistema o programa seria 120% mais lento.

d) Null call e null I/O tem a maior lentidão. Devido ao tipo de trabalho que fazem no sistema.

2.22
A máquina virtual rodando em cima de outra máquina virtual tem que emular níveis de privilégio como se estivesse
rodando em um host sem tecnologia VT-x.

2.23
a) O AMD-V adiciona mais suporte para virtualização de memória virtual, de modo que pode fornecer maior
desempenho para aplicativos que usam muita memória e ocupam grande espaço de memória.
b) Essa tecnologia permite que as máquinas virtuais hospedeiras usem diretamente os dispositivos periféricos, tais
como Ethernet, placas aceleradoras gráficas e controladores de disco rígido, através da DMA e remapeamento de
interrupções.

2)
TLB Page Table Cache Possível? Se for, em que circunstancias?
Hit Hit Miss É possível. O endereço está na TLB e na page table(porém a mesma não é
verificada devido ao Hit na TLB) e o dado não esta na cache.
Miss Hit Hit É possível. O endereço não esta na TLB, mais esta na page table.
Miss Hit Miss É possível. O endereço não esta na TLB e esta na page table, mas o dado não
está na cache.
Miss Miss Miss É possível. O endereço não está na TLB e nem na page table e o dado não
esta na cache. Page fault
Hit Miss Miss/Hit Não é possível. Se o endereço não esta na memória, não é possível TLB.

3) a)
Valor: 2 - miss Valor: 3 - miss Valor: 11 - miss Valor: 16 - miss Valor: 21 - miss
Index TAG Dado TAG Dado TAG Dado TAG Dado TAG Dado
0000 0001 Mem(16) 0001 Mem(16)
0001
0010 0000 Mem(2 0000 Mem(2) 0000 Mem(2) 0000 Mem(2) 0000 Mem(2)
)
0011 0000 Mem(3) 0000 Mem(3) 0000 Mem(3) 0000 Mem(3)
0100
0101 0001 Mem(21)
0110
0111
1000
1001
1010
1011 0000 Mem(11) 0000 Mem(11) 0000 Mem(11)
1100
1101
1110
1111
 Valor: 13 - miss Valor: 64 - miss Valor: 48 - miss Valor: 19 - miss Valor: 11 - hit
Index TAG Dado TAG Dado TAG Dado TAG Dado TAG Dado
0000 0001 Mem(16) 0001 Mem(16) 0100 Mem(64) 0011 Mem(48) 0011 Mem(48)
0100 Mem(64) 0011 Mem(48)
0001
0010 0000 Mem(2) 0000 Mem(2) 0000 Mem(2) 0000 Mem(2) 0000 Mem(2)
0011 0000 Mem(3) 0000 Mem(3) 0000 Mem(3) 0000 Mem(3) 0001 Mem(19)
0001 Mem(19)
0100
0101 0001 Mem(21) 0001 Mem(21) 0001 Mem(21) 0001 Mem(21) 0001 Mem(21)
0110
0111
1000
1001
1010
1011 0000 Mem(11) 0000 Mem(11) 0000 Mem(11) 0000 Mem(11) 0000 Mem(11)
1100
1101 0000 Mem(13) 0000 Mem(13) 0000 Mem(13) 0000 Mem(13) 0000 Mem(13)
1110
1111

Valor: 3 - miss Valor: 22 - miss Valor: 4 - miss Valor: 27 - miss Valor: 6 - miss
Index TAG Dado TAG Dado TAG Dado TAG Dado TAG Dado
0000 0011 Mem(48) 0011 Mem(48) 0011 Mem(48) 0011 Mem(48) 0011 Mem(48)
0001
0010 0000 Mem(2) 0000 Mem(2) 0000 Mem(2) 0000 Mem(2) 0000 Mem(2)
0011 0001 Mem(19) 0000 Mem(3) 0000 Mem(3) 0000 Mem(3) 0000 Mem(3)
0000 Mem(3)
0100 0000 Mem(4) 0000 Mem(4) 0000 Mem(4)
0101 0001 Mem(21) 0001 Mem(21) 0001 Mem(21) 0001 Mem(21) 0001 Mem(21)
0110 0001 Mem(22) 0001 Mem(22) 0001 Mem(22) 0001 Mem(22)
0000 Mem(6)
0111
1000
1001
1010
1011 0000 Mem(11) 0000 Mem(11) 0000 Mem(11) 0000 Mem(11) 0001 Mem(27)
0001 Mem(27)
1100
1101 0000 Mem(13) 0000 Mem(13) 0000 Mem(13) 0000 Mem(13) 0000 Mem(13)
1110
1111

Valor: 11 - miss
Index TAG Dado
0000 0011 Mem(48)
0001
0010 0000 Mem(2)
0011 0000 Mem(3)

0100 0000 Mem(4)

0101 0001 Mem(21)
0110 0000 Mem(6)
0111
1000
1001
1010
1011 0001 Mem(27)
0000 Mem(11)
1100
1101 0000 Mem(13)
1110
1111

b)
Index TAG Dado Hit/Miss
00 0,1,2,3 16, 64, 48, 4
01 0,1,2,3 21, 13
10 0,1,2,3 2, 22, 6
11 0,1,2,3 3, 11, 19, 27 11 - hit / 3 - hit / 11 - hit

4) a)
Mapeamento direto:
Índice: Log2 16K: 14
Rótulo: 32-14-2 => 16

Associatividade 2:
Índice: Log2 8K: 13
Rótulo: 32-13-2 => 17

Associatividade 4:
Índice: Log2 4K: 12
Rótulo: 32-12-2 => 18

Totalmente Associativo:
Índice: Não tem
Rótulo: 32-2 => 30

b)
Mapeamento direto:
Index Valid Tag Data
0 14 16 32
1
2
.
16381
16382
16383

Associatividade 2:
Index Valid Tag Data
0 13 17 32
1
2
.
8189
8190
 8191

Associatividade 4:
Index Valid Tag Data
0 12 18 32
1
2
.
4093
4094
4095

Totalmente Associativo:
Index Valid Tag Data
0 x 30 32
1
2
.
16381
16382
16383

5)
(a) 1.a O endereço foi encontrado na TLB e foi traduzido de 123456 para 987654
(b) 2.a Se uma correspondência for encontrada (ou seja, acerto no TLB), o endereço físico será retornado e o cálculo
simplesmente continuará
(c) 2.b Se não houver correspondência para o endereço virtual no cache TLB (isto é, falta de TLB), a MMU procurará uma
correspondência na tabela de páginas inteira, ou seja, mudar de página.
(d) 3.a Se a correspondência existir na tabela da página, ela será gravada no cache TLB
(e) 3.b Falha de segmentação
(f) 3.c Page Fault: o que significa que a página solicitada deve ser recuperada do armazenamento secundário (isto é,
disco)
(g) 4. O supervisor acessa o disco, armazena novamente na memória principal a página correspondente ao endereço
virtual que originou a falha da página.
(h) 5. Atualiza a tabela de páginas

6)
L1 Data cache: 2 x 32 Kbytes - 8-way set associative, 64-byte line size
L1 Inst. cache: 2 x 32 Kbytes - 8-way set associative, 64-byte line size
L2 cache: 2 x 32 Kbytes - 8-way set associative, 64-byte line size
L3 cache: 4MBytes - 16-way set associative, 64-byte line size
Dados obtidos pelo software CPU-Z