Guia de Experimento

Instituição: Instituto Federal de Educação, Ciência e Tecnologia - Paraíba (IFPB).

Disciplina: Sistemas Digitais II
Curso: Engenharia de Computação
Professor: Fagner de Araujo Pereira
Aluno (a): ________________________________________________________________________________________

Guia de Experimento – Memórias

1. Introdução

A Memória de acesso aleatório (do inglês Random Access Memory, frequentemente abreviado para RAM)
é um tipo de memória que permite as operações de leitura e escrita, utilizada como memória principal em
sistemas eletrônicos digitais.
A RAM é um componente essencial não apenas nos computadores pessoais, mas em qualquer tipo de
computador, pois é onde são carregados os programas em execução e os respectivos dados do utilizador. Uma
vez que se trata de memória volátil, os seus dados são perdidos quando o computador é desligado. Para evitar
perdas de dados, é necessário salvar a informação em uma memória não volátil, como o disco rígido.
O termo acesso aleatório identifica a capacidade de acesso a qualquer posição e em qualquer momento,
por oposição ao acesso sequencial, imposto por alguns dispositivos de armazenamento, como fitas magnéticas. O
nome não é verdadeiramente apropriado, já que outros tipos de memória (como a ROM) também permitem o
acesso aleatório a seu conteúdo. O nome mais apropriado seria: Memória de Leitura e Escrita, que está expressa
na programação computacional.
A quantidade de RAM disponível tem um grande efeito sobre o desempenho, já que sem uma quantidade
suficiente dela o sistema passa a usar memória virtual, que é lenta.
Os chips de memória são vendidos na forma de pentes de memória. Existem pentes de várias
capacidades, e normalmente as placas mãe possuem dois, quatro ou oito slots disponíveis para inserção desses
pentes. Por exemplo, há como instalar dois pentes de 16 GB para ter um total de 32 GB de armazenamento
volátil.

2. Preparação do experimento

Considere que um pente de memória de 16 GB, utilizado numa arquitetura computacional atual, cujo
barramento de dados é de 64 bits, é fabricado a partir de 16 chips individuais de memória com barramento de
dados de 8 bits. São utilizados 8 chips de memória de cada lado da placa, conforme mostrado na figura abaixo:

Figura 1. Pente de memória de 16 GB construído a parir de 16 chips individuais.

Com esses dados, responsa às seguintes questões:

a) Qual a capacidade individual de cada chip de memória?

b) Quantas linhas de endereço o pente de memória possui?
c) Quantas linhas de endereço cada chip individual possui?
d) Esboce como os 16 chips estão interligados para permitir o arranjo necessário da configuração presente no
pente.

3. Parte prática do experimento

A memória estática CDM6116 é uma memória na tecnologia CMOS, contendo 2048 palavras de 8 bits e
possuindo baixo consumo, o que possibilita operação com baterias de backup e não requer nenhum circuito de
refresh. A retenção de dados é garantida para alimentação de até 2 volts no mínimo.
 Guia de Experimento
Esta memória tem 8 pinos para bits de dados, operando como entrada/saída (I/O1 até I/O8), 11 pinos
para endereçamento (A0 até A10) e 3 pinos para operações de controle lógico.
No laboratório monte o circuito abaixo:

No circuito da figura acima, a finalidade dos CI’s 74LS126 (buffer tri-state) é não deixar as chaves
conectadas diretamente às entradas/saídas da memória 6116, pois quando fosse feita operação de leitura da
memória, haveria conflito entre as saídas da memória e os valores nas chaves.
Nesta experiência, os endereços acessados pelas chaves GHIJ vão de 0b0000 a 0b1111. Portanto, a
experiência poderá gravar nas primeiras 16 posições de endereço da memória.
No circuito, quando A = 1, a memória estará desabilitada, não permitindo operações de escrita nem de
leitura. A chave B controla os buffers tri-state. Com B = 0, os buffers estarão habitados passando os valores das
chaves para os led’s, mas não para a memória. Com B = 1, os buffers também estarão em tri-state.
Quando A = 0, e B é pulsado para baixo, significa que a memória está selecionada e “B” fará um ciclo de
escrita na posição de memória especificada pelas chaves de endereço (GHIJ). Observe que se a memória
permanece constantemente habilitada por A = 0, então “B” deverá permanecer em 1 (leitura) durante as
alterações de endereços e dados nas chaves, para não efetuar uma operação de escrita com dados errados em um
endereço indesejado.
Para a gravação correta dos dados, nos correspondentes endereços da memória, é necessária que se
mantenha a memória desabilitada (WE = 1), coloque o endereço, coloque o dado, habilite para escrita (WE = 0).
Assim o dado será armazenado no endereço selecionado. Após isto, deve-se novamente desabilitar a memória
(WE = 1) para mudança de endereços e dados e nova sequência de escrita. Este processo de escrita é realizado
automaticamente pelos sinais de controle de um microprocessador, por exemplo.
Quando A = 0 e B = 1, selecionamos a operação de leitura nos endereços especificados (GHIJ). Lembre-se
que a leitura é não destrutiva, o que significa que se o endereço for repetido, deve-se obter o mesmo conteúdo da
posição selecionada.

Siga as instruções acima para armazenar uma sequência de valores, fornecidos pelas chaves CDEF,
nas primeiras 16 posições e em seguida fazer a leitura das posições acessadas para confirmação de
que os valores foram armazenados na memória.