Sistemas Digitais Avaliações de anos anteriores

Colegiado de Ciência da Computação – Unioeste – Cascavel

Lista de exercícios – Etapas 01 e 02 2017-2019; 2021-2022
2023

AV2017A01-Q01 – Construa as tabelas-verdades para as funções lógicas de 3 variáveis/entradas: E, OU, NÃO-E,

NÃO-OU, OU-Exclusivo e Coincidência, respectivamente: AND, OR, NAND, NOR, XOR, XNOR.

AV2017A01-Q02 – Dado o circuito AV2017A01-Q02, construa a tabela-verdade e extraia a expressão booleana

que representa a função lógica Sb.

Circuito AV2017A01-Q02.

AV2017A01-Q03 – Considere a tabela-verdade AV2017A01-Q03 abaixo, extraia e simplifique as expressões

booleanas utilizando:
a) S02a por Álgebra de Boole
b) S02b por Diagrama de Veitch-Karnaugh

Tabela 1: tabela-verdade para questão AV2017A01-Q03.

Linha A B C D S02a S02b -> Linha A B C D S02a S02b
0x0 0 0 0 0 0 1 | 0x8 1 0 0 0 0 1
0x1 0 0 0 1 0 0 | 0x9 1 0 0 1 0 0
0x2 0 0 1 0 0 0 | 0xA 1 0 1 0 0 1
0x3 0 0 1 1 0 0 | 0xB 1 0 1 1 0 0
0x4 0 1 0 0 0 1 | 0xC 1 1 0 0 0 1
0x5 0 1 0 1 1 0 | 0xD 1 1 0 1 1 0
0x6 0 1 1 0 0 1 | 0xE 1 1 1 0 0 1
0x7 0 1 1 1 1 0 -> 0xF 1 1 1 1 1 0

Obs.: A coluna Linha indica a linha da Tabela e está em representação hexadecimal.

SD – Lista de Exercícios - 2023 página 1 / 10

AV2017A01-Q04 – Suponha que a World RPS Society tem a intenção de automatizar o processo de
determinação do ganhador em seus campeonatos de Pedra-Papel-Tesoura e escolheu você, aluno de Ciência
da Computação da Unioeste de Cascavel, para projetar o circuito combinacional, chamado JUDGE, que falta
para completar o sistema. Este sistema é mostrado na Figura AV2017A01-Q04 e é composto por uma CÂMERA,
que captura as mãos de ambos os competidores (VERMELHO e AZUL), identifica as opções escolhidas e envia
as informações, através de um código binário de 2 bits por competidor, para o circuito JUDGE, que
determinará o vencedor e ligará o sinal luminoso LED correspondente.
2
Câmera MA
2 MV LA LED
Competidor

JUDGE
AZUL

LV LED
Competidor
Competidor Competidor VERMELHO
VERMELHO AZUL
AV2017A01-Q04: Circuito JUDGE e suas conexões.

Considere:
a) Código de 2 bits para as mãos dos competidores:
Competidores → VERMELHO AZUL
Situação ↓ Sinais → MV1 MV0 MA1 MA0
Tesoura 0 0 0 0
Papel 0 1 0 1
Pedra 1 0 1 0
Não-Identificado 1 1 1 1

b) Sinais luminosos: LED AZUL é ativado pelo sinal LA

LED VERMELHO é ativado pelo sinal LV

c) Os sinais de 2 bits MA e MV irão transmitir em conjunto qualquer combinação das 4 situações descritas
na tabela anterior.

d) Para determinar o vencedor, deve-se respeitar a sequência circular:

Pedra < Papel < Tesoura < Pedra

e) Casos Especiais: Não-Identificado perde para qualquer mão

Mãos iguais geram empate (ligar os dois LEDS)

f) Convenção: Sinais ativos em ‘1’ (Ligado)

SD – Lista de Exercícios - 2023 página 2 / 10

AV2018A01-Q01 – Crie a(s) tabela(s) verdade com a solução para a seguinte expressão booleana:
s = (A and B) or ((A xor C) and D))

AV2018A01-Q02 – Considere o circuito combinacional apresentado no Circuito AV2018A01-A02.

a) Extraia a expressão booleana que representa a mesma função lógica.
b) Qual é a latência do circuito? (Considere latência de 4ns por porta)

Circuito AV2018A01-Q01.

AV2018A01-Q03 – Considerando o circuito combinacional da Questão AV2018A01-Q02, apresente as ondas de

saída S1 e S2 para as seguintes entradas A, B e C abaixo:
Sinais C00 C01 C02 C03 C04 C05

A:

B:

C:

S1:

S2:

Obs.: Desconsiderar a latência do circuito.

AV2018A01-Q04 – Simplifique, por Álgebra de Boole ou Diagrama de Veitch-Karnaugh, a tabela-verdade

abaixo.
Sit. A B C D S1 → Sit. A B C D S1
0h 0 0 0 0 0 | 8h 1 0 0 0 0
1h 0 0 0 1 0 | 9h 1 0 0 1 0
2h 0 0 1 0 0 | Ah 1 0 1 0 0
3h 0 0 1 1 0 | Bh 1 0 1 1 1
4h 0 1 0 0 0 | Ch 1 1 0 0 0
5h 0 1 0 1 1 | Dh 1 1 0 1 1
6h 0 1 1 0 0 | Eh 1 1 1 0 0
7h 0 1 1 1 1 → Fh 1 1 1 1 1

SD – Lista de Exercícios - 2023 página 3 / 10

AV2018A01-Q04 – Considere que o Sr. Burns enviou Waylon Smithers para contratar você, aluno de
computação com expertise em circuitos digitais combinacionais, para criar o circuito panic-meter para a
Springfield Nuclear Power Plant (SNPP) que será colocado junto à estátua de Jebediah na praça em frente a
prefeitura de Springfield.

Mr. Smithers passou a seguinte especificação:

a) O sistema está conectado à SNPP via cabo que contém 3 fios
- nomeados de acordo com sua prioridade:
(maior prioridade) p2,p1,p0 (menor prioridade)
representam valores de 0 até 7 (em binário)

b) O sistema panic-meter deve identificar o nível de ameaça enviado pelos cabos

- emitir um aviso luminoso composto por 5 luzes:
(maior prioridade) L4,L3,L2,L1,L0 (menor prioridade)
○ → luz ligada
● → luz desligada

c) Níveis de ameaça e luzes de indicação:

Cabo SNPP Nível de Ameaça Luzes Ligadas Exemplo
0 All Good Todas as luzes desligadas ●●●●●
1 Don't Worry Apenas 1 luz ligada (L0) ●●●●○
2 Little Problem 2 luzes ligadas (L0 e L1) ●●●○○
3 Emergency 2 luzes ligadas (L1 e L2) ●●○○●
4 Crisis 2 luzes ligadas (L2 e L3) ●○○●●
5 Disaster 3 luzes ligadas (L1 até L3) ●○○○●
6 Better Run! 3 luzes ligadas (L2 até L4) ○○○●●
7 Find a Fridge! Todas as luzes ligadas ○○○○○

d) Diagrama do componente:

Aviso L uminoso
Panic L0 L1 L2 L3 L4

Meter
3

Obs.: Com as informações passadas pelo Mr. Smithers, deve ser construído apenas o componente Panic-Meter
respeitando as informações dadas. Não esqueça de colocar todos os passos da construção. Mr. Smithers
também solicita que todos os passos de produção sejam especificados.

SD – Lista de Exercícios - 2023 página 4 / 10

AV2019A01-Q01 – Dado o Circuito AV2019A01-Q01 abaixo, extraia a expressão booleana, gere a tabela-
verdade, simplifique (por Álgebra de Boole ou Diagrama de Veitch-Karnaugh) e construa o novo circuito
simplificado.

Circuito AV2019A01-Q01.

AV2019A01-Q02 – Crie um decodificador de representação binária em Complemento de 2 com 3 bits para a

representação binária Excesso k, também de 3 bits.
As tabelas abaixo apresentam os valores utilizados como entrada e saída do circuito.

Complemento de 2 (3 bits) Excesso k = 3

Valor b2 b1 b0 Valor e2 e1 e0
3 0 1 1 3 1 1 0
2 0 1 0 2 1 0 1
1 0 0 1 1 1 0 0
0 0 0 0 0 0 1 1
-1 1 1 1 -1 0 1 0
-2 1 1 0 -2 0 0 1
-3 1 0 1 -3 0 0 0
n.u. 1 0 0 n.e. - - -
n.u → não utilizado n.e. → não existente

Obs.: Não esqueça dos passos de projeto para circuitos digitais combinacionais com suas decisões de projeto.

AV2019A01-Q03 – Elabore um Gerador de Produto Canônico com 3 bits de seleção.

AV2019A01-Q04 – Elabore um Demultiplexador 2x3.

SD – Lista de Exercícios - 2023 página 5 / 10

AV2019A01-Q05 – Considere a seguinte operação de subtração:
R←A-B
Sendo A, B e R números representados em Complemento de 2 com 4 bits.
Sabe-se que a subtração em Complemento de 2 é, na verdade, uma adição de A com o Complemento
de 2 de B, isto é:
R ← A + B2
Onde B2 = (B + 1)

Portanto:
R ← A - B é equivalente à R ← A + B2

Assim, é possível criar um circuito que executa a operação de adição ou subtração à partir dos
seguintes componentes: 1 Módulo Somador com entrada Carry-in (vem-um), 1 Módulo Multiplexador e 1
Módulo de Negação.

Com essas informações, construa cada um dos componentes mencionados:

→ Somador com entrada Carry-in para 4 bits
→ Multiplexador de 2 canais com 4 bits por canal
→ Negação para 4 bits

Construa também o circuito final Somador/Subtrator com seleção de operação utilizando os

componentes criados.

A determinação da operação de Adição ou Subtração é dado pelo sinal de controle op, com o seguinte
funcionamento:
Se op = 0, então, R ← A + B (executa a adição de A com B)
Se op = 1, então, R ← A + B2 (executa a subtração de A com B)

Dica: o que usar como entrada Carry-in no circuito final?

Obs.: Não esqueça dos passos de projeto para circuitos digitais combinacionais.

SD – Lista de Exercícios - 2023 página 6 / 10

Ano letivo 2020 – Disciplina de SD não foi ofertada presencialmente, sendo as atividades avaliativas apenas
entregas de relatórios e implementações em VHDL, as quais não se enquadram em Avaliações de Anos
Anteriores.

SD – Lista de Exercícios - 2023 página 7 / 10

AV2021A01-Q01 – Construa as tabelas-verdades para as funções lógicas abaixo:
a) AND com 3 entradas
b) NOR com 2 entradas
c) XOR com 2 entradas

AV2021A01-Q02 – Considere a seguinte expressão booleana:

SQ2 = B . ( (C . A) + B ) + A . ( (D . B) + (D . C) )

Construa a tabela-verdade na forma original com resultado SQ2

Simplifique por Álgebra de Boole, gerando SQ2s (simplificado)
Adicione a coluna simplificada à tabela-verdade para comparar os resultados

AV2021A01-Q03 – Projete um Multiplexador de 2 canais por 4 bits por canal.

AV2021A01-Q04 – Considere a regra para detecção de overflow para operações de adição e subtração para nú -
meros representados em complemento de dois:
Se MSbA == MSbB != MSbR → Overflow detectado
onde:
MSbA e MSbB: bits mais significativos da palavra A e palavra B, respectivamente
MSbR: bit mais significativo da palavra R (resultado)

Projete um circuito combinacional que detecte overflow em operações de adição e subtração para números
representados em complemento de dois, para qualquer tamanho de palavra.
Importante: é somente o circuito combinacional detector!

AV2021A01-Q05 – Projete um conversor de Complemento de 2 para BCD8421?

Requisito: valores não representáveis em BCD8421 ativam sinal de erro.

SD – Lista de Exercícios - 2023 página 8 / 10

AV2022A01-Q01 – Quais funções lógicas as tabelas-verdades Q01-1 e Q01-2 abaixo representam?

Tabela Q01-1 Tabela Q01-2

A B saída A B saída
0 0 1 0 0 0
0 1 1 0 1 1
1 0 1 1 0 1
1 1 0 1 1 1

a) Q01-1 representa NAND e Q01-2 representa OR

b) Q01-1 representa NOR e Q01-2 representa AND
c) Q01-1 representa NAND e Q01-2 representa XOR
d) Q01-1 representa NOR e Q01-2 representa XNOR
e) Q01-1 representa XOR e Q01-2 representa XNOR
f) nenhuma das alternativas anteriores

AV2022A01-Q02 – Utilizando os transistores NPN e PNP, implemente a porta lógica da tabela Q01-1.

AV2022A01-Q03 – Considerando a expressão booleana SQ03, simplifique (por álgebra de Boole ou diagrama
de Veitch-Karnaugh), construa a tabela-verdade e diagrame o circuito digital combinacional:
SQ03 = (A . B . C) + (A . B . C) + (A . B . C) + (A . B . C)

AV2022A01-Q04 – Considere a regra para detecção de overflow para operações de adição e subtração para
números representados em complemento de dois:
Se MSbA == MSbB != MSbR → Overflow detectado
onde:
MSbA e MSbB: bits mais significativos da palavra A e palavra B, respectivamente
MSbR: bit mais significativo da palavra R (resultado)

Projete um circuito combinacional que detecte overflow em operações de adição e subtração

para números representados em complemento de dois, para qualquer tamanho de palavra.
Importante: é somente o circuito combinacional detector!

AV2022A01-QExtra – Como é comumente chamada a entidade de alta hierarquia que simula testes em
entidades descritas em VHDL?

SD – Lista de Exercícios - 2023 página 9 / 10

AV2022A01-Q05 – A ACME Corporation, após diversas queixas anônimas de insegurança com relação ao seu
produto Super Outfit, muito provavelmente realizadas por um certo coiote chamado Wile Etherlbert, decidiu
implementar um sistema de segurança eletrônico. Tal sistema eletrônico é um circuito digital combinacional
que, após o usuário pressionar o botão LIGAR, sensores são lidos e realiza a ativação do Super Outfit ou emite
um alerta visual indicando que nem todos os procedimentos de seguranças foram adotados pelo usuário.
A ACME, tendo um declínio em seus lucros nos últimos anos¹, precisou economizar e contratou
um aluno de CC como estagiário, mal remunerado e com condições de trabalho suspeitas, para projetar o
circuito combinacional central do sistema de segurança do Super Outfit.

Ao aluno que está realizando esta avaliação, seja este estagiário e projete o circuito
carinhosamente batizado de LBSS4SO (Low-Budget Security System for Super Outfit).

As especificações do LBSS4SO são dadas à seguir:

Sensor/Botão sinal definição dos valores Estado da ativação
‘0’ → zíper está aberto................................... cancelada
Zíper sz
‘1’ → zíper fechado............................................ ok

‘0’ → usuário sem capacete............................. cancelada

Capacete sc
‘1’ → usuário com capacete............................. ok

‘0’ → usuário sem luvas ou botas............... cancelada

Luvas/Botas slb
‘1’ → usuário com luvas ou botas............... ok

‘0’ → usuário não pressionou ligar........... não realizar tentativa

Botão Ligar bton
‘1’ → usuário pressionou ligar.................... tentativa de ativação

Já, o sistema de ativação e sinal luminoso de alerta são:

Sensor/Botão sinal definição dos valores
‘0’ → Super Outift desativado
Ativação ativação
‘1’ → Super Outift ativado

‘0’ → alerta desativado

Sinal Luminoso alerta
‘1’ → alerta ativado

E os requisitos para ativação do Super Outfit é dado por:

Se algum sensor estiver em estado da ativação cancelada no momento que o usuário pressionar o
Botão LIGAR, a ATIVAÇÃO não é acionada e o SINAL LUMINOSO é ligado.
Se todos os sensores estiverem em estado da ativação OK no momento que o usuário pressionar o
Botão LIGAR, a ATIVAÇÃO é acionada e o SINAL LUMINOSO não é acionado.

→ Não esqueça dos passos de produção dos circuitos combinacionais ←

¹ devido à perda de interesse dos jovens pelos desenhos animados e ascensão das redes sociais entre estes.

SD – Lista de Exercícios - 2023 página 10 / 10