GOVERNODO ESTADO

SECRETARIA DE ESTADO DE CIÊNCIA E

R ra
FUNDAÇAO
ESCOLA
TECNOLOGIA
DE APOIO À
TECNICA ESCOLA TÉCNICA
ESTADUAL VIANA
FAE
CURSO TÉCNICO DE FERREIRA
ELETRÓNICA
Data Turma. Bancada: Nos
Aluno(s)
Laboratório:
Professor/Instrutor:

ZAB. LABORATRIODE ELETRÔNICA DIGITAL 1 KI

TAREFA: 1

TITULO: PORTAS LÓGICAS INDIVIDUAIS

PORTA E (AND)

OBJETIVOS
Verificar a Tabela da Verdade básica de uma porta E (AND) e examinar os concetos ae

múltiplas entradas e o tempo de propagação.

INTRODUGÃO TEÓRICA

Porta AND

A porta AND requer que todas as entradas devam estar em nivel ALTO para gravar uma
saída também em nível ALTO.

Tabela da Verdade da Porta

Expressão Booleana da Porta AND
AND Notação do Operador AND
A'B = C
A Entradas Saídas
B A C Função de um
Operador AND
AB C
B
BAIXO BAIXO BAIXO
BAIXO ALTO BAIXO
LALTO BAIXO BAIXO
ALTO ALTOO ALTO

Tempo de Propagação
Tempo de Propagaçãc é o tempo requendo para a porta mudar a saida da
saida depois
entradas mudaram. Se a maioria das portas sao conectadas enm série. oo que as
tempo de
delas são adicionados. propagaçã
 DDD-D
Total 4 Niveis de Propagação

porta TTL é 10 ns.

Nota: O tempo de propagaçao tipico para uma

Abreviaturas
do teinpo de Propagaçao
tempo
entre os
definido como

ALTo. O
para
PLH Tempo de Propagaçåo, nivel de saida BAIX0 mudando de m

specificos referenciados na entrada e salda; com a salde

definido como ALTO.
BAIXO para um nivel
0S pontos

BAIXO. O tempo e T
para um

de Propagação, nlvel de saida ALTO pera

tPHL Tempo um nivel
definido como nu"
na entrada e salda, mudando de
especificos referenciados
como BAIXO.
nlvel definido

MATERIAL UTILZADO

Circuito Integrado: 7408 (um):

Painel Logic Lab (um);
Fios jumper.

PROCEDIMENTOS

Porta AND
rades palnel Logic Lab.
7408-quatro portas/ de
A. Insira um

pino 7 ao Comum.
Conecte o pulo 14 em +5V e o
B. Ligue como indicaco.

SS

C. Coloque as chaves de dados SW1 e swz2 para nível BAIXO. Anote o resutado de.L1
um "o" para nivel BAIXO na saida
na Tabela da Verdade da porta AND. Anote - t

ALTO e na saída = L1 acesa.

apagado, "1" para nivel

todas as entradas
Nota: Observe que a porta AND requer que estejam em nível AL TO
para
que a saida esteja em nível ALTO, L1 deve estar apagado para indicar um nivel BAIXO Da.
saida.
em nivel ALTO e anote os
D. Coloque a chave de dados SW1 ados de L1 na
da Verdade da porta AND.
Tabela
2
 Defina a chave de
dados SW1
esutado de Li na
Tabela da para nivel BAIXO e sw2 em nivel ALT Anote o

F. Coloque a
Verdade da porta AND.
nave de
dados SW1
Verdade da porta AND. em nivel ALTO. Anote o resultado de L1 Tabela da
na

Tabela da Verdade da
Porta AND
Entradas
B SW2 Saídas
A SW1 L1A.B
BAIXO
E
ALTo
BAIXO
ALTO
BAIXO
ALTO
BAIXO
ALTO
Porta AND de
Múltiplas Entradas
A.
Monte os
dois níveis da porta AND de três
f)= A.B.C. entradas, que implemente a tunçao
LI

Sw A

SW2 - (A BC
L2
SW3C

Nota: O circuito pode ser representado simbolican. por

B. Defina a chave de dados como mostrado na Tabela da Verdade da porta AND de

três
entradas. Anote os valores de saida de L1 e L2.

Nota: "0" representa uma chave de dados posicionada em nível BAIXO:

1 representa uma chave de dados posicionada em nível ALTo.

Tabela da Verdade da Porta AND de 3 Entradas

Entradas Saidas
C SW3 B SW2 |A= SW1|L1=A.B L2 A.B.C

3
 c. Monte os trës niveis da
porta AND de
quatro entradas como
mosua

Sw)
D
D A*BC

Nota: O circuito pode ser

representado simbolicamente por:

D. Complete a Tabela da Verdade para a porta AND de quetro entradas.

Tabela da Verdade da Porta AND de 4 Entradas

Entradas Saídas
D SW4 C= SW3 B SW2 A SW1 L1= A.B_ L2 A.B.C L3= A.B.C.D
0

Nota: Em um circyito de três níveis de porta AND de quatro entradas, três portas comm
tempo de propagação cada uma, estão presentes entre a entradae a saida sempre que uma
mudança ocorre.