G4

Eletrnica Digital para Instrumentao

Prof. Mrcio Portes de Albuquerque (mpa@cbpf.br) Prof. Herman P. Lima Jr (hlima@cbpf.br)

Centro Brasileiro de Pesquisas Fsicas Ministrio da Cincia e Tecnologia (MCT)

Portas Lgicas Eletrnica Digital A S NOT A B

0 0 1 1 0 1 0 1

0 1

S
1 0

A B

OR

S
0 1 1 1

A B A B

A B S AND A B
0 0 1 1 0 1 0 1 0 0 1 1 0 1 0 1

S
0 0 0 1

XOR

S
0 1 1 0

Portas Lgicas Eletrnica Digital

A B

NOR

A B
0 0 1 1 0 1 0 1

S
1 0 0 0

A B

A B S NAND
0 0 1 1 0 1 0 1

S
1 1 1 0

A B

XNOR

A B
0 0 1 1 0 1 0 1

S
1 0 0 1

Projeto e Anlise de Circuitos Lgicos

lgebra booleana simplificar Mapas de Karnaugh circuitos lgicos Leis Booleanas
* comutativa: A+B = B+A ; AB = BA

VI Escola do CBPF (www.cbpf.br)

* Associativa:
A+(B+C)=(A+B)+C A(BC) = (AB)C

* Distributiva:
A(B+C) = AB + AC

Inverso Dupla De Morgan

VI Escola do CBPF (www.cbpf.br)

Teorema da Dualidade
OR AND ; AND A+0=A dual A(B+C) = AB + AC dual OR ; 0 1 A.1=A A + BC = (A+B)(A+C)

* Exemplo: circuito lgico para: Y = (A + B)(A + B)

VI Escola do CBPF (www.cbpf.br)

Teorema da Dualidade
OR AND ; AND A+0=A dual A(B+C) = AB + AC dual OR ; 0 1 A.1=A A + BC = (A+B)(A+C)

* Exemplo: circuito lgico para: Y = (A + B)(A + B)

VI Escola do CBPF (www.cbpf.br)

Mtodo da Soma de Produtos

VI Escola do CBPF (www.cbpf.br)

Equao da Soma de Produtos

Ex1: dada uma tabela verdade qualquer...

Equao da soma de produtos: Y=ABC+ABC+ABC+ABC

VI Escola do CBPF (www.cbpf.br)

VI Escola do CBPF (www.cbpf.br)

Simplificao: Tabela-Verdade para Mapa de Karnaugh

C AB AB AB AB
0 2 6 4

C
1 3 7 5

0 1 2 3 4 5 6 7

VI Escola do CBPF (www.cbpf.br)

ABCD

Simplificao: Mapa de Karnaugh

(4 bits)

CD CD CD CD AB AB AB AB
0 4 12 8 1 5 13 9 3 7 15 11 2 6 14 10

VI Escola do CBPF (www.cbpf.br)

PARES
* Elimina 1 varivel

Y=ABCD + ABCD Y=ABC(D+D) Y=ABC

Y=ABCD+ABCD+ABCD+ABCD Y=ACD+ABD

VI Escola do CBPF (www.cbpf.br)

QUADRAS
* Elimina 2 variveis : 1 par ABC ; 2 par ABC Y=ABC+ABC Y=AB(C+C) Y=AB

Tomar qq 1 como pto de partida Y=AC

VI Escola do CBPF (www.cbpf.br)

OCTETOS
* Elimina 3 variveis : 1 quadra ABC ; 2 quadra ABC Y=AC+AC Y=A(C+C) Y=A

VI Escola do CBPF (www.cbpf.br)

Simplificaes de Karnaugh
- Um par elimina uma varivel (seu complemento). - Uma quadra elimina duas variveis (seus complementos). - Um octeto elimina trs variveis (seus complementos).

Y = A B D + AC + CD
VI Escola do CBPF (www.cbpf.br)

Sobrepondo Grupos
- Pode-se usar o mesmo 1 mais de uma vez

Y = A+ ABCD

Y = A + BC D

Enrolando o Mapa
- Pode-se usar o mesmo 1 mais de uma vez

Y = BC D + BCD

Y = BD

VI Escola do CBPF (www.cbpf.br)

Ex. 1

Y = C + BCD
Ex. 2

Y = C + BD

Y = C + A C D + AB C D

Y = C + AD + BD
VI Escola do CBPF (www.cbpf.br)

Eliminando Grupos Redundantes

Y = BD + A BC + ABC + AC D + A CD

Y = A BC + ABC + AC D + A CD

VI Escola do CBPF (www.cbpf.br)

Resumindo....
1. Insira um 1 no mapa de Karnaugh para cada produto fundamental que produz uma sada 1 na tabela-verdade. Insira zeros nos espaos restantes. 2. Circunde os octetos, quadras e pares. Lembre-se de sobrepor para obter os grupos maiores possveis. 3. Se restar qualquer 1 isolado, circunde cada um. 4. Elimine qualquer grupo redundante. 5. Escreva a equao booleana fazendo a operao OR dos produtos correspondentes aos grupos circundados.

VI Escola do CBPF (www.cbpf.br)

Condies que no importam (dont care)

- Condies de entrada que nunca ocorrem durante o funcionamento normal; portanto a correspondente sada nunca aparece (X). - A condio que no importa pode ser deixada igual a 1 ou 0, qualquer um que produza um circuito lgico mais simples.

VI Escola do CBPF (www.cbpf.br)

Ex. 1

Y = AD
Ex. 2

Y = ABC
VI Escola do CBPF (www.cbpf.br)

Mtodo do Produto de Somas

0 1 2 3 4 5 6 7

Y = ( A + B + C )( A + B + C )( A + B + C )

VI Escola do CBPF (www.cbpf.br)

Dualidade das Portas

- Transforme cada porta AND em uma porta OR, transforme cada porta OR em uma porta AND e complemente todos os sinais de entrada-sada. - Transforme cada porta NAND em uma porta NOR, transforme cada porta NOR em uma porta NOR em uma porta NAND e complemente todos os sinais de entrada-sada.

G4 Eletrnica Digital para Instrumentao

Portas Lgicas Flip-Flops Circuitos Digitais Clssicos

Centro Brasileiro de Pesquisas Fsicas Ministrio da Cincia e Tecnologia (MCT)

Trs condies de sada

(o terceiro estado: tristate).

VI Escola do CBPF (www.cbpf.br)

Buffers tristate no inversores.

VI Escola do CBPF (www.cbpf.br)

(a) Buffers tristate usados para conectar alguns sinais a um barramento comum;

VI Escola do CBPF (www.cbpf.br)

(a) Buffers tristate usados para conectar alguns sinais a um barramento comum; (b) Condies para transmitir o sinal B para o barramento.

VI Escola do CBPF (www.cbpf.br)

Encapsulamentos comuns de CIs. (Texas Instruments.)

VI Escola do CBPF (www.cbpf.br)

Encapsulamentos comuns de CIs. (Texas Instruments.)

VI Escola do CBPF (www.cbpf.br)

Comparao entre as operaes com e sem memria.

VI Escola do CBPF (www.cbpf.br)

Diagrama geral de um sistema digital

VI Escola do CBPF (www.cbpf.br)

Smbolo geral para um flip-flop e definio dos seus dois estados de sada possveis.

VI Escola do CBPF (www.cbpf.br)

Um latch com portas NAND tem dois estados de repouso possveis quando SET = CLEAR = 1.

1 0

0 0

1 1

VI Escola do CBPF (www.cbpf.br)

Pulsando a entrada SET para o estado 0 quando (a) Q=0 antes do pulso na entrada SET; (b) Q=1 antes do pulso na entrada SET. Observe que nos dois casos a sada Q termina em nvel ALTO.

VI Escola do CBPF (www.cbpf.br)

Pulsando a entrada CLEAR para o estado BAIXO quando (a) Q=0 antes do pulso na entrada CLEAR. (b) Q=1 antes do pulso na entrada CLEAR. Em cada caso, a sada Q termina em nvel BAIXO.

VI Escola do CBPF (www.cbpf.br)

(a) Latch com portas NAND;

(b) Tabela-verdade.

VI Escola do CBPF (www.cbpf.br)

(a) Representao equivalente de um latch NAND; (b) smbolo simplificado .

VI Escola do CBPF (www.cbpf.br)

VI Escola do CBPF (www.cbpf.br)

(a) A trepidao de um contato mecnico gera mltiplas transies na tenso; (b) latch NAND usado para eliminar as mltiplas transies na tenso.

VI Escola do CBPF (www.cbpf.br)

(a) latch com portas NOR; (b) Tabela-verdade; (c) Smbolo simplificado.

VI Escola do CBPF (www.cbpf.br)

FIGURA 5-11

Exemplo 5-3.

VI Escola do CBPF (www.cbpf.br)

VI Escola do CBPF (www.cbpf.br)

Conceitos:

Sinais de clock.

VI Escola do CBPF (www.cbpf.br)

Flip-flop com clock tem uma entrada de clock (CLK) que pode ser ativada por (a) uma borda de subida ou (b) por uma borda de descida. As entradas de controle determinam o efeito da transio ativa do clock.

VI Escola do CBPF (www.cbpf.br)

Entradas de controle tem de ser mantidas estveis por (a) um tempo tS antes da transio ativa do clock e por (b) um tempo tH aps a transio ativa do clock.

VI Escola do CBPF (www.cbpf.br)

(a) Flip-flop S-C com disparo que responde apenas borda positiva do pulso de clock; (b) tabela-verdade; (c) forma de ondas tpicas.

VI Escola do CBPF (www.cbpf.br)

Flip-flop S-C com disparo apenas nas transies negativas do clock.

VI Escola do CBPF (www.cbpf.br)

Verso simplificada do circuito interno de um flip-flop S-C disparado por borda.

VI Escola do CBPF (www.cbpf.br)

Implementao de um circuito detector de borda usado em flip-flops disparados por bordas: (a) borda positiva. (b) borda negativa. A durao dos pulsos CLK* normalmente de 2 a 5 nano segundos.

VI Escola do CBPF (www.cbpf.br)

(a) Flip-flop J-K com clock que responde apenas as bordas positivas do clock.

VI Escola do CBPF (www.cbpf.br)

(a) Flip-flop J-K disparados apenas nas transies negativas do clock.

VI Escola do CBPF (www.cbpf.br)

(a) flip-flop D disparados apenas nas transies positivas do clock ; (b) Formas de onda.

VI Escola do CBPF (www.cbpf.br)

Implementao de um flip-flop D disparado por borda a partir de um flip-flop J-K.

VI Escola do CBPF (www.cbpf.br)

Transferncia de dados em paralelo usando flip-flops D.

VI Escola do CBPF (www.cbpf.br)

Latch D transparente; (a) estrutura; (b) Tabela-verdade; (c) Smbolo lgico.

VI Escola do CBPF (www.cbpf.br)

Formas de onda mostrando os dois modos de operao de um latch D transparente.

VI Escola do CBPF (www.cbpf.br)

Atrasos de propagao nos FFs.

VI Escola do CBPF (www.cbpf.br)

Um flip-flop D disparado por bordas usado para sincronizar a habilitao da porta AND com a borda de descida do clock.

VI Escola do CBPF (www.cbpf.br)

Operao de transferncia sncrona de dados realizada por diversos tipos de FFs com clock.

VI Escola do CBPF (www.cbpf.br)

Transferncia paralela do contedo do registrador X para o registrador Y.

VI Escola do CBPF (www.cbpf.br)

Transferncia serial de dados de um registrador X para um registrador Y.

VI Escola do CBPF (www.cbpf.br)

Registrador de deslocamento de quatro bits.

VI Escola do CBPF (www.cbpf.br)

Flip-flops J-K conectados para formar um contador binrio de trs bits (mdulo 8).

VI Escola do CBPF (www.cbpf.br)

Tabela com os estados dos flip-flops mostrando uma seqncia de contagem binria.

VI Escola do CBPF (www.cbpf.br)

O diagrama de transio de estados mostra como os estados de um contador mudam a cada pulso de clock aplicado.

VI Escola do CBPF (www.cbpf.br)

Exemplo de um microprocessador transferindo dados binrios para um registrador externo.

VI Escola do CBPF (www.cbpf.br)

(a) Se os tempos de transies das entradas forem muito longos, a sada de um dispositivo lgico comum pode oscilar ou mudar imprevisivelmente de estado; (b) Um dispositivo lgico com entrada Schmitt-trigger produz uma sada com transies rpidas.

VI Escola do CBPF (www.cbpf.br)

G4 Eletrnica Digital para Instrumentao

Circuitos Lgicos Aritmticos e Medium-Scale Integration - MSI

Centro Brasileiro de Pesquisas Fsicas Ministrio da Cincia e Tecnologia (MCT)

CIRCUITOS ARITMTICOS - Blocos funcionais de uma ALU.

VI Escola do CBPF (www.cbpf.br)

Processo tpico de uma adio binria.

VI Escola do CBPF (www.cbpf.br)

- Nmeros com Sinais:

Sinal + Amplitude :

N s = {s, an 1 , an 2 , an 3 ,..., a1 , a0 }
Se (n+1) bits:

Sinal + Amplitude

(2 n 1 1) < N < (+2 n 1 1)

(situao com dois zeros)

-3 -2 -1 0 +3 +2 +1 0

111 110 101 100 011 010 001 000

Para n=3 bits a variao possvel ser : -3 < N < +3

VI Escola do CBPF (www.cbpf.br)

Complemento a 2:
+3 +2 +1 0 -1 -2 -3 -4 011 010 001 000 111 110 101 100

+3 = 011 Inverso bit a bit = 100 Soma 1 no resultado -3 = 101

VI Escola do CBPF (www.cbpf.br)

Complemento a 2:
+3 +2 +1 0 -1 -2 -3 -4 011 010 001 000 111 110 101 100

+3 = 011 Inverso bit a bit = 100 Soma 1 no resultado -3 = 101

+3 + (-1) = -2

+3 -1 -2

111 011 111 X 110

VI Escola do CBPF (www.cbpf.br)

Diagrama em bloco de um circuito somador paralelo usando somadores completos.

VI Escola do CBPF (www.cbpf.br)

Tabela-verdade para um circuito somador completo.

VI Escola do CBPF (www.cbpf.br)

Circuito para um somador completo.

VI Escola do CBPF (www.cbpf.br)

Mapas K para sadas de um somador completo.

VI Escola do CBPF (www.cbpf.br)

(a) Somador de quatro bits completo com registradores; (b) Sinal usado para somar os nmeros binrios provenientes da memria e para armazenar o resultado no acumulador.

VI Escola do CBPF (www.cbpf.br)

(a) Diagrama em bloco do somador paralelo de 4 bits 74HC283; (b) Conexo em cascata de dois 74HC283.

VI Escola do CBPF (www.cbpf.br)

Somador paralelo usado para somar um nmero positivo (+) com um negativo (-) no sistema de complemento de 2.

VI Escola do CBPF (www.cbpf.br)

Somador / Subtrator paralelo usando o sistema de complemento de 2.

(C0=0)

(C0=1)

VI Escola do CBPF (www.cbpf.br)

Smbolos IEEE/ANSI para (a) um somador completo e (b) um CI somador paralelo de quatro bits (7483/74283).

VI Escola do CBPF (www.cbpf.br)

G4

Eletrnica Digital para Instrumentao

Prof. Mrcio Portes de Albuquerque (mpa@cbpf.br) Prof. Herman P. Lima Jr (hlima@cbpf.br)

Centro Brasileiro de Pesquisas Fsicas Ministrio da Cincia e Tecnologia (MCT)