Você está na página 1de 70

UNIVERSIDADE DE FORTALEZA

APOSTILA DE SISTEMAS LGICOS E DIGITAIS


MONITORES: RUDDY PAZ PERSIVO CUNHA
VICTOR HUGO
CARLOS RENATO
ORIENTADOR: LCIO GUIMARES
FORTALEZA 2006.2
INTRODUO
Compilando alguns conceitos, definies e exemplos do livro ELEMENTOS DA
ELETRNCA DGTAL, 6 edio, dos autores van V. doeta e Francisco Gabriel Capuano,
esta apostila tem por intuito facilitar o estudo da disciplina SSTEMAS LGCOS E DGTAS
e, sem querer substituir a referida obra, tenta condensar os ensinamentos ali transmitidos de
modo a, aproveitando-se de sua didtica simples e objetiva, dos exemplos resolvidos e dos
exerccios propostos no final dos tpicos, permitir uma viso abrangente de todo o trabalho
dos citados autores.
E se a leitura da apostila no dispensa a utilizao do livro para um reforo do
aprendizado, ela, porm, permite que se tenha, em poucas pginas, uma viso sistmica da
disciplinam o que facilita sua compreenso.
NDICE
CAPTULO 0 ! SISTEMA DE NUMERAO
1.1 Sistema Binrio de Numerao....................................................................................
1.1.1 Converso do Sistema Binrio para o Sistema Decimal.................................
1.1.2 Convero do Sistema Decimal para o Sistema Binrio.................................
1.1.3 Converso de Nmeros Binrios Fracionrios em Decimais..........................
1.1.4 Converso de Nmeros Decimais Fracionrios em Binrios..........................
1.2 Sistema Octal...............................................................................................................
1.2.1 Converso do Sistema Octal para Sistema Decimal...........................................
1.2.2 Converso do Sistema Decimal para Sistema Octal......................................
1.2.3 Converso do Sistema Octal para o Sistema Binrio.....................................
1.2.4 Converso do Sistema Binrio para o Sistema Octal.....................................
1.3 Sistema de Numerao Hexadecimal..........................................................................
1.3.1 Converso do Sistema Hexadecimal para o Sistema Decimal.......................
1.3.2 Converso do Sistema Decimal para o Sistema Hexadecimal.......................
1.3.3 Converso do Sistema Hexadecimal para o Sistema Binrio.........................
1.3.4 Converso do Sistema Binrio oara o Sistema Hexadecimal.........................
1.4 Operaes Aritmticas no Sistema Binrio..................................................................
1.4.1 Adio no Sistema Binrio..............................................................................
1.4.2 Subtrao no Sistema Binrio.........................................................................
1.4.3 Multiplicao no Sistema Binrio....................................................................
1.4.4 Diviso do Sistema Binrio.............................................................................
1.4.5 Complemento 2...............................................................................................
1.4.5.1 Utilizao do Complemento 2 em Operaes Aritmticas................
CAPTULO 02 ! FUN"ES E PORTAS LGICAS..............................................................
2.1 Funes Lgicas AND, OR, NOT, NAND e NOR.........................................................
2.1.1 Funo AND....................................................................................................
2.1.2 Funo OR......................................................................................................
2.1.3 Funo NOT....................................................................................................
2.1.4 Funo NAND.................................................................................................
2.1.5 Funo NOR...................................................................................................
2.2 Expresses Booleanas Obtidas de Circuitos Lgicos...................................................
2.3 Circuitos Obtidos de Expresses Booleanas................................................................
2.4 Tabelas Verdade Obtidas de Expresses Booleanas..................................................
2.5 Expresses Booleanas Obtidas de Tabelas Verdade..................................................
2.6 Blocos Lgicos OU EXCLUSVO e CONCDNCA....................................................
2.6.1 Bloco OU EXCLUSVO...................................................................................
2.6.2 Bloco CONCDNCA....................................................................................
01
01
02
02
02
03
04
04
05
05
06
06
07
07
09
09
10
10
11
12
15
04
15
15
16
16
17
17
18
19
20
21
22
24
24
25
CAPTULO 0# ! $LGE%RA DE %OOLE E MAPA DE VEICTH&'ARNAUGH......................
3.1 Variveis e Expresses na lgebra de Boole...............................................................
3.2 Simplificao de Expresses Booleanas......................................................................
3.3 Simplificao de Expresses Booleanas atravs dos Diagramas de
Veicth-Karnaugh........................................................................................................................
3.3.1 Diagrama de Veicth-Karnaugh para 2 variveis..............................................
3.3.2 Diagrama de Veicth-Katnaugh para 3 variveis..............................................
3.3.3 Diagrama de Veicth-Katnaugh para 4 variveis..............................................
3.3.4 Diagramao com Condies rrelevantes.....................................................
3.3.5 Casos que No Admitem Simplificao..........................................................
3.3.6 Outra Forma de Apresentao do Diagrama de Veicth-Karnaugh.................
CAPTULO 0( ! CIRCUITOS ARITM)TICOS......................................................................
4.1 Meio Somador..............................................................................................................
4.2 Somador Completo......................................................................................................
4.3 Meio Subtrator..............................................................................................................
4.4 Subtrator Completo......................................................................................................
4.5 Somador/Subtrator Completo.......................................................................................
CAPTULO 0* ! CIRCUITOS COM%INACIONAIS+PRO,ETO-...........................................
5.1 Projetos de Circuitos Combinacionais..........................................................................
5.1.1 Circuitos com 2 variveis................................................................................
5.1.2 Circuitos com 3 variveis................................................................................
5.1.3 Circuitos com 4 variveis................................................................................
%I%LIOGRAFIA.....................................................................................................................
26
26
27
29
29
33
37
43
45
47
48
48
49
51
52
54
57
57
57
60
63
66
& SISTEMA DE NUMERAO
Existem vrios sistemas nmericos, dentre os quais se destacam: o sistema ./01234,
o 5167819, o 90:34 e o ;/<3./01234.
. S1=:/23 %167819 ./ N>2/83?@9
No sistema binrio de numerao, existem apenas 2 algarismos:
o algarismo 0 (zero) e
o algarismo 1 (um)
No sistema decimal, ns no possumos o algarismo dez e representamos a
quantidade de uma dezena seguido do algarismo 0.
No sistema binrio, agimos da mesma forma. Para representamos a quantidade dois,
utilizamos o algarismo seguido do algarismo 0. O algarismo significar que temos um
grupo de dois elementos e o 0 um grupo de nenhuma unidade, representando o nmero
dois.
Cada dgito do sistema binrio recebe a denominao de 51:(5inary .igit)
Um conjunto de 8 bits denominado de 5A:/.
.. C96B/8=@9 .9 S1=:/23 %167819 C383 9 S1=:/23 D/01234
Do binrio para o decimal basta multiplicar o(s) digito(s) binrio(s) por dois elevado ao
expoente de posio e depois soma-los.
Ex.: (1101)2
0
1 x 2 + 1 x 2 + 0 x 2 + 1 x 2
8 + 4 + 0 + 1 = 13
Note que a posio do expoente do 2, comea do bit menos significativo.
E</80D019=:
1. Converta para o sistema decimal:
a.(11001)2 d.(11011)2
b.(01101)2 e.(00111)2
c.(11010)2 f.(10001)2
01
DECIMAL %IN$RIO
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
..2 C96B/8=@9 .9 S1=:/23 D/01234 C383 9 S1=:/23 %167819
Do decimal para o binrio basta dividir o nmero por 2 e quando no der mais para
dividir, pega o nmero do ltimo quociente, ltimo resto at o primeiro resto.
Ex.: 5910
59 |_2___
1 29 |_2____
1 14 |_2_____
0 7 |_2______
1 3 |_2_____
1 1 Resposta: (111011)2
Perceba que o nmero binrio comea do meu ultimo quociente e termina no meu
primeiro resto.
E</80D019=:
1. Converta para o sistema binrio:
a) 12010 d) 89610
b) 55910 e) 26510
c) 8510 f) 6710
..# C96B/8=@9 ./ NE2/89= %167819= F8301967819= /2 D/01231=
At agora s estudamos nmeros inteiros. Agora vamos estudar com fracionrios.
A converso de fracionrios binrios para decimais simples, basta imaginar que a
vrgula o ponto neutro e a direita dela, a posio 0 depois a 1 e assim em diante, e a
esquerda, a posio -1 depois a -2 e assim sucessivamente. Para clarearmos est idia,
vejamos o exemplo:
Ex.: (101,11)2
0 F
1 x 2 + 0 x 2 + 1 x 2 , 1 x 2
-1
+ 1 x 2
-2

4 + 0 + 1 , (0.5) + (0.25) = 5,75
E</80D019=:
1. Converta o nmero binrio (1101,01)2 em decimal.
2. Converta o nmero binrio (111,111)2 em decimal.
..( C96B/8=@9 ./ NE2/89= D/01231= F8301967819= /2 %167819=
A converso de decimal fracionrio para binrio basta dividir a parte inteira por 2, at
quando for possvel, e pegar o ltimo quociente, o ltimo resto, at o primeiro resto, como j
vimos. A parte fracionria multiplicamos por 2 e o nmero depois da vrgula coloca no resto
do nmero binrio. Vejamos o exemplo para melhor enterdermos:
02
Ex.: Converta o nmero 23,85
10
para binrio com 8 casas fracionrias.
23 |_2____
1 11 |_2____
1 5 |_2____
1 2 |_2____
0 1
0,85 0,70 0,40 0,80 0,60 0,20 0,40 0,80
x 2 x 2 x 2 x 2 x 2 x 2 x 2 x 2
,70 ,40 0,80 ,60 ,20 0,40 0,80 ,60
Resposta: (10111,11011001)2
Note que parte fracionria, multiplicamos por 2 e quando o resultado igual a ,_
_ retiramos o 1 o colocamos no nmero binrio e quando vamos multiplicar novamente
fazemos agora com 0,_ _.
E</80D019=:
1. Converta o nmero 31,79 em binrio com 5 casas fracionrias.
2. Converta o nmero 57,25 em binrio.
.2 S1=:/23 O0:34 ./ N>2/83?@9
O sistema octal de numerao um sistema de base 8 no qual existem 8 algarismos
assim enumerados: 0,,2,#,(,*, e G.
Atualmente o sistema octal pouco utilizado, tratando-se apenas um sistema
nmerico intermedirio dos sistemas binrio e hexadecimal.
A tabela abaixo mostra a sequncia de numerao do sistema octal at a quantidade
dezesseis.
03
DECIMAL OCTAL
0 0
1 1
2 2
3 3
4 4
5 5
6 6
7 7
8 10
9 11
10 12
11 13
12 14
13 15
14 16
15 17
16 20
.2. C96B/8=@9 .9 S1=:/23 O0:34 C383 S1=:/23 D/01234
A converso do sistema octal para o decimal, basta multiplicar cada algarismo por
oito elevado ao expoente de sua posio.
Ex.: 1448
( (
1 x 8 + 4 x 8 + 4 x 8 = 10010
Perceba que mto parecido com a forma de converso binria para o decimal.
.2.2 C96B/8=@9 .9 S1=:/23 D/01234 C383 S1=:/23 O0:34
O processo parecido com a converso do sistema decimal para o binrio, s que
nesse caso dividimos o nmero por 8.
Ex.:6410
64 |_8___
0 8 |_8___
0 1 Resposta: 1008
E</80D019=:
1. Converta o nmero 8510 em octal.
2. Converta o nmero 27810 em octal.
3. Converta o nmero 81910 em octal.
.2.# C96B/8=@9 .9 S1=:/23 O0:34 C383 9 S1=:/23 %167819
Transforma cada dgito em seu correspondente binrio de 3 dgitos. O nmero 518
servir como exemplo.
Ex.: 518
*
101 001
Resposta: (101001)2
E</80D019=:
1. Converta os seguintes nmeros octais em binrios.
a) 478
b) 2568
c) 15328
04
.2.( C96B/8=@9 .9 S1=:/23 %167819 C383 9 S1=:/23 O0:34
Agrupa-se de 3 em 3 bits os nmeros binrios da direita para a esquerda. Veja o
exemplo:
Ex.: 110018
0 00
3 1
Resposta: 318
E</80D019=:
1. Converta os seguintes nmeros binrios para o sistema octal.
a) 1111008
b) 11118
c) 101010108
.# S1=:/23 ./ N>2/83?@9 H/<3./01234
O Sistema hexadecimal possui 16 algarismo, sendo a sua base igual a 16. Os
algarismos so assim enumerados: 0, , 2, #, (, *, 6, G, H, I, A, %, C, D, E, F.
Note que a letra A representa o algarismo A, que por sua vez representa a
quantidade dez. A letra % representa o algarismo %, que reprenta a quantidade onze, e
assim continua at a letra F, que representa quinze.
A tabela abaixo mostra a sequncia de numerao do sistema hexadecimal at a
quantidade vinte.
05
DECIMAL HEJADECIMAL
0 0
1 1
2 2
3 3
4 4
5 5
6 6
7 7
8 8
9 9
10 A
11 B
12 C
13 D
14 E
15 F
16 10
17 11
18 12
19 13
20 14
Esse sistema muito utilizado na rea dos microprocessadores e tambm no
mapeamento de memrias em sistemas digitais, tratando-se de um sistema nmerico
importante, sendo aplicado em projetos de =9K:L38/ e ;38.L38/.
.#. C96B/8=@9 .9 S1=:/23 H/<3./01234 C383 9 S1=:/23 D/01234
O processo semelhante de outros sistemas, somente neste caso, a base 16.
Vamos utilizar o nmero 5E16 como exemplo.
Ex.: (5E)16
* E
5 x 16 + E x 16 =
O nmero E16 = 1410 substituindo:
* E
5 x 16 + 14 x 16 => 80 + 14 = (94)10
E</80D019=:
1. Converta para decimal:
a) (B17)16
b) (345)16
c) (2CA9)16
.#.2 C96B/8=@9 .9 S1=:/23 D/01234 C383 9 S1=:/23 H/<3./01234
A converso feita apartir de sucessivas divises pela base 16 at quando for
possvel, depois pegamos o ltimo quociente, ltimo resto at o primeiro resto. Vamos
transforma o nmero 78910 para hexadecimal, para exemplificar.
Ex.: 78910
789 |_16____
* 49 |_16____
# Resposta: (315)16
E</80D019=:
1. Converta para o sistema hexadecimal:
a) (129)10
b) (415)10
c) (4002)10
06
.#.2 C96B/8=@9 .9 S1=:/23 H/<3./01234 C383 9 S1=:/23 %167819
A converso semelhante ao do sistema octal para o binrio, somente que, neste
caso necessita-se de 4 bits para reprensentar cada algarismo hexadecimal, pois 2
(
= 16, na
qual 16 a base do sistema hexadecimal.
O nmero B1616 para o sistema binrio:
Ex.: (B16)16
% igual a 11 no sistema decimal e 11 em binrio 1011.
0001.
6 0110 .
% 6
1011 0001 0110 Resposta: B1616 = (101100010110)2
Agora se o nmero fosse fracionrio, como faramos a converso?
Vamos usar o nmero C25,A216 como exemplo.
Ex.: (C25,A4)16
A parte inteira: A parte fracionria
C 1100. A igual 1010.
2 0010. ( igual 0100.
* 0101. Resposta: (110000100101,10100100)2
Note que o sistema hexadecimal simplifica muito os nmeros binrios.
E</80D019=:
1. Converta para o sistema binrio:
a) (2FA)16
b) (1BC)16
c) (A21)16
.#.# C96B/8=@9 .9 S1=:/23 %167819 C383 9 S1=:/23 H/<3./01234
Semelhante converso do sistema binrio para o octal, a diferena que
agrupamos de 4 em 4 bits da direita para a esquerda.
Ex.: (10001010)2
1000 = 816
1010 = A16
1000 1010
8 A = (8A)16
07
Quando no der para agrupar em 4 em 4 bits, colocamos zero a esquerda do
nmero. Veja o exemplo:
Ex.: (110010)2
11 0100 Perceba que possumos um grupo de 4 bits e outro de 2, quando um caso
deste ocorrer, colocamos zero a esquerda at formar um grupo de 4 bits.
0011 0100
0011 = 316
0100 = 416
Ento o nmero (110010)2 em hexadecimal (36)16.
Para converter nmeros binrios fracionrios para o sistema hexadecimal, basta
imaginar que a vrgula o ponto de partida e que apartir dela que agrupamos de 4 em 4
bits. Veja o exemplo:
Ex.: (11111,1)2
0001 1111 , 1000
0001 = 116
1111 = F16
1000 = 816
Ento o nmero (11111,1)2 em hexadecimal (1F,8)16.
Perceba que quando no conseguimos agrupar de 4 em 4 bits, a esquerda da vrgula
colocamos zero no incio do nmero e a direita da vrgula colocamos zero no fim do nmero.
E</80D019=:
1. Converta para o sistema hexadecimal
a) (1010110)2
b) (111110100001)2
c) (10001,101011)2
08
.( OC/83?M/= A81:2N:103= 69 S1=:/23 %167819
Operaes aritmticas em binrio muito importante pois estas sero utilizados em
circuitos aritmticos, que ser visto posteriormente.
.(. A.1?@9 69 S1=:/23 %167819
Devemos somar da mesma forma que no sistema decimal, lembrando que no sistema
binrio, possu somente 2 algarismos.
0 0 1 1
+ 0 + 1 + 0 + 1
0 0
Note que 1 + 1 = 102, j que no sistema binrio 102 igual a 2 no sistema decimal.
Pela regra de transporte para a prxima coluna, 1 + 1 = 0 e "vai um para a prxima
coluna.
Este tranporte chamado 0388A.
Para exemplificar somaremos os nmeros (11)2 e (10)2.

3 ====> 11
+ 2 ====> + 10
5 ====> 101
Perceba que quando somamos (1 + 1) o resultado zero e vai um para a prxima
coluna.
Vamos usar outro exemplo, agora os nmeros sero (101)2 e (1101)2.

7 ====> 111
+ 13 ====> + 1101
20 ====> 10100
Na adio de binrio, aconselhvel a soma ser feita em 2 e 2 bits. Veja o caso da
coluna 3, onde est 1 + 1 + 1. Primeiramente somamos (1 + 1) na qual o valor zero e "vai
um, depois de levarmos o 1 para a prxima coluna somamos agora o (0 + 1) na qual a
resposta 1. Veja o passo-a-passo logo abaixo da operao feita na terceira coluna.
1. Soma-se 1 + 1 = 0 e vai um.
2. Soma agora o 1 restante com o resultado anterior, ou seja, 0 + 1 = 1.
E</80D019=:
1. Efetue as operaes no sistema binrio:
a) (11101)2 + (1010)2 c) (1010)2 + (1010)2
b) (1011)2 + (1111)2
09
.(.2 S>5:83?@9 69 S1=:/23 %167819
De forma semelhante a uma subtrao no sistema decimal, mas somente com dois
algarismos.
0 0 1 1
- 0 - 1 - 0 - 1
0 0
Note que 0 - 1 = 12, porm "vai um para a prxima coluna, subtraindo do minuendo.
Usaremos os nmeros (11)2 e (10)2 como exemplo.
3 ====> 11
- 2 ====> - 10
1 ====> 01
Vamos agora a outro exemplo, os nmeros agora so (1101)2 e (111)2.
8 ====> 1000
- 7 ====> - 111
___
1 ====> 0001
Veja que agora o vai para debaixo do nmero, agora no mais em cima.
E</80D019=:
1. Efetue as operaes no sistema binrio.
a) (10101)2 (1000)2 c) (11000)2 (101)2
b) (1111)2 (111)2
.(.# M>4:1C4103?@9 69 S1=:/23 %167819
Da mesma forma que a multiplicao do sistema decimal. Veja:
0 x 0 = 0 1 x 0 = 0
0 x 1 = 0 1 x 1 = 1
Ex.: (1111)
2
x (100)
2
15 =====> 1111
x 4 =====> x 100
0000
0000
1111
60 ====> 111100
10
E</80D019=:
1. Efetue as multiplicaes no sistema binrio.
a) (1000)2 x (10)2
b) (111)2 x (111)2
c) (10100)2 x (101)2
.(.( D1B1=@9 69 S1=:/23 %167819
A diviso a mais complexa das operaes aritmticas binrias, pois abrange
operaes de multiplicao e de subtrao. Por isso devemos lhe dar uma maior ateno.
A diviso feita da seguinte forma:
Vamos usar como exemplo a diviso de (110001)2 por (111)2.
1. nicialmente, o processo igual ao da diviso decimal: verifica-se se o dividendo
maior ou igual ao divisor e, caso no seja, coloca-se tantos zeros no quociente (e o
mesmo nmero direita do dividendo), at que o dividendo se torne maior ou igual
ao divisor.
2. O prximo passo subtrair o dividendo pelo divisor pelo nmero de casas deste,
caso seja maior o divisor, avana uma casa a direita, veja o exemplo criado abaixo.
Ex.: 110001 |_111____
111 1
Note que deveramos colocar 111 no incio do dividendo, mas perceba que 110
menor que 111, por isso avanamos mais uma casa. E iremos subtrair 111 de 1100.
Ex.: 110001 |_111____
- 111 1
0101
Agora pegamos um dgito e descemos at o resto no nosso exemplo ficar 1010, e
como maior que o divisor, colocamos um no quociente e subtraimos 1010 por 111.
Ex.: 110001 |_111____
- 111 11
01010
- 111
11
Descemos agora o ltimo digito do dividendo at o resto e subtraimos pelo divisor.
Ex.: 11000 |_111____
- 111 111
01010
- 111
11
- 111
000 Resposta: (111)2
11
Vamos agora a um outro exemplo para esclarecer melhor a diviso, vamos dividir
(10100)2 por (100)2.
Ex.: 10100 |_100___
-100 1
001
Veja que (101)2 maior que (100)2 por isso subtramos no incio do dividendo. O
prximo passo descer o prximo dgito do dividendo at o resto.
Ex.: 10100 |_100___
-100 10
0010
Como o resto menor que o divisor colocamos um zero no quociente e depois
descemos o prximo dgito do dividendo at o resto.
Ex.: 10100 |_100___
-100 101
00100
-100
000 Resposta: (101)2
E</80D019=:
1. Faa as divises no sistema binrio.
a) (11001)2 por (101)2
b) (100100)2 por (111)2 com 8 casas fracionrias
c) (1111)2 por (11)2
.(.* C92C4/2/6:9 2
Representam-se positivos e negativos pelos sinais "+ e "- respectivamente, mas na
prtica, em hardware dos sistemas digitais que realizam operaes aritmticas, tudo deve
ser codificado em 0 ou 1.
Um maneira de denominar se um nmero positivo ou negativo acrescentando 0
ou 1 esquerda do MSB (algarismo mais significativo). Se o nmero for positivo coloca-se 0
se no coloca 1.
Vamos exemplificar usando o complemento 2 do nmero (54)10.
Ex.: O nmero binrio de 5410 (110110)
2
Ento o O 5410 = (0110110)2
Para um nmero se tornar positivo basta achar o seu binrio correspondente e
acrescentar um zero antes do MSB.
12
Agora, para achar seu negativo, tem que fazer os seguintes passos:
1. Achar o positivo do nmero.
2. nverter bit a bit.
3. Somar mais um.
Veja o exemplo a seguir usando o nmero (54)10
1. Sabemos que o positivo do nmero (0110110)2
2. Depois invertermos bit a bit.
0 1 1 0 1 1 0
0 0 0 0
3. Agora somamos o nmero invertido bit a bit com 1.
7 ====> 1 0 0 1 0 0 1
+ 13 ====> + dddd 1
20 ====> 0 0 0 0
Ento o ! 5410 (001010)2
Note que comea com indicando que negativo.
Para o nmero negativo voltar para o que era, simples, basta inverter o nmero bit a
bit e somar com 1. Peguemos o 54 para voltar a 54.
- 54 = 1 0 0 1 0 1 0

0 1 1 0 1 0 1
+ 13 ====> + dddd 1
20 ====> 0 1 1 0 1 1 0 ====> (54)10
E</80D019=:
1. Ache o complemento 2 dos nmeros a seguir.
a) (5)10
b) (27)10
c) (369)10
13
.(.*. U:141P3?@9 .9 C92C4/2/6:9 2 /2 9C/83?M/= A81:2N:103=
Quando fazemos operaes do tipo (3 - 5) o mesmo que somar o primeiro nmero
ao negativo do outro (3 + (-5)), neste caso achamos o complemento 2 de *.
Veja o exemplo:

+ 5 = 0101 - 3 ====> 0 1 1
1010 (+)
+ 1 - 5 ====> 1 0 1 1
1011 ====> - 5 - 2 1 1 0
Veja que (3 - 5 = - 2), e (- 2) em complemento -2 (110)2, ento porque apareceu
esse 1 a mais? Do mesmo modo que 0 a esquerda no interfere num nmero positivo.
Ex.: (0001)2 = 12
1 a esquerda tambm no interfere num nmero negativo.
Ex.: (1110)2 = (110)2
E</80D019=:
1. Faa as seguintes operaes em binrio.
a) 810 1010
b) 510 910
c) A516 B816
14
2 & FUN"ES E PORTAS LGICAS
Em 1854, o matemtico George Boole(1815-1864), apresentou um sistema
matemtico de anlise lgica conhecido como 74Q/583 ./ %994/.
No incio da "era eletrnica, todos os tipos de problemas eram resolvidos por
sistemas analgicos.
Somente em 1938, o engenheiro americano Claude Elwood Shannon utilizou as
teorias da lgebra de Boole para a soluo de problemas de circuitos de telefonia.
Esse ramo da eletrnica emprega um pequeno grupo de circuitos bsicos
padronizados conhecidos como portas lgicas.
Atravs da utilizao conveniente destas portas, podemos "implementar todas as
expresses geradas pela lgebra de Boole.
2. F>6?M/= LRQ103= ANDF ORF NOTF NAND / NOR
Estudaremos a seguir as principais funes lgicas que derivam da lgebra de Boole,
sendo as variveis e expresses envolvidas denominadas de booleanas.
Temos apenas dois estados distintos nas funes lgicas o estado "0 e o ".
O estado "0 representar, por exemplo: luz apagada, som desligado, alarme
desativado, etc. O estado "1 representar ento: luz acesa, som ligado, alarme ativado, etc.
Perceba ento, que se representarmos por "0 uma situao, representamos por "1 a
situao contrria. Saiba que cada varivel booleana da funo lgica pode assumir
somente 2 situaes diferentes "0 e "1.
2.. F>6?@9 AND
A porta AND aquela que executa a multiplicao de 2 ou mais vriaveis booleanas.
Sua representao algbrica para 2 vriaveis S = AB, onde l se S = A / B.
& T35/43 B/8.3./ ./ >23 K>6?@9 AND
Chamamos tabela verdade um mapa onde colocamos todas as possveis situaes
com seus respectivos resultados. Na tabela encontramos o modo como a funo de
comporta. Veja a seguir uma tabela verdade de uma funo AND para 2 vriaveis de
entrada.
Tabela verdade de 2 vriaveis numa porta AND.
& P98:3 AND
A porta AND um circuito que executa a funo AND, sendo representada na prtica,
atravs do smbolo abaixo.
15
U1C
A % S
0 0 0
0 1 0
1 0 0
1 1
Sabendo que a porta AND, executa a tabela verdade da funo AND, ou seja,
somente teremos sada "1, quando todas as entradas estiverem em "1.
J sabemos descrever a funo AND para 2 vriaveis de entrada. Agora iremos
ampliar este conceito para qualquer nmero de entradas. Para exemplificar, mostraremos
uma porta AND de 3 vriaveis de entrada, e sua tabela verdade.
Tabela verdade de 3 vriaveis numa porta AND.
Notamos que a tabela verdade mostra as 8 possveis combinaes das vriaveis de
entrada e seus respectivos resultados na sada.
O nmero de situaes possveis igual a 2
N
, onde N o nmero de entradas. No
exemplo: N=3 e 2 = 8.
2..2 F>6?@9 OR
A funo OR assume valor "1 quando uma ou mais vriaveis de entrada forem iguais
a "1 e assume valor "0 quando nenhuma vriavel assumir valor "1. Sua representao
algbrica para 2 vriaveis de entrada S = A + B, onde se l S = A 9> B.
& T35/43 B/8.3./ .3 K>6?@9 OR
Nesta tabela verdade, teremos todas as possveis situaes de uma funo OR com
2 vriaveis de entrada.
& P98:3 OR
a porta que executa a funo OR. A representao da porta OR atravs do
smbolo abaixo.
16
U11A
U11A
A % S
0 0 0
0 1
1 0
1 1
A % C S
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1
2..# F>6?@9 NOT
A funo NOT aquela que inverte a vriavel de entrada, ou seja, se a vriavel de
entrada "0 a sada ser "1, e se a entrada estiver em "1 a sada vai para "0. Sua
representao algbrica da seguinte maneira: S = A ou S = AS, l-se A 53883 ou NTO A.
& T35/43 B/8.3./ .3 K>6?@9 NOT
A tabela abaixo mostra os possveis casos da funo NOT.
& P98:3 NOT
O inversor o bloco lgico que executa a funo NOT.
2..( F>6?@9 NAND
J estudamos as trs portas lgicas primitivas que foram a AND, OR e NOT. A partir
de agora estudaremos funes relacionando estas trs funes primitivas.
Essa funo como o prprio nome "NO AND diz: a juno das funes lgicas
AND com a NOT, ou seja, teremos a funo AND invertida. representada da seguinte
forma: S = A.B, onde a barra indica que A.B est invertida.
& T35/43 B/8.3./ .3 K>6?@9 NAND
Veja a tabela verdade abaixo da funo NAND com duas variveis de entrada.
Perceba que a tabela exatamente o contrrio da AND.
& P98:3 NAND
A sua representao simblica vista logo abaixo.
17
A S
0
1 0
U2D
A % S
0 0
0 1
1 0
1 1 0
U1@
Repare que a porta NAND uma porta AND com um inversor na sua sada.
2..* F>6?@9 NOR
Semelhante funo NAND, a funo NOR a juno das funes NOT com a
NOR, ou seja, a funo NOR a inverso da funo OR. representada da seguinte
maneira:
S = A + B, onde a barra indica a inverso da soma booleana A + B.
& T35/43 B/8.3./ .3 K>6?@9 NOR
Note que a tabela verdade da funo NOR representar a funo OR invertida.
& P98:3 NOR
A porta NOR o bloco lgico que executa a funo NOR. Sua representao
simblica :
De maneira semelhante, podemos formar uma porta OR utilizando um inversor na
sua sada.
18
A % S
0 0
0 1 0
1 0 0
1 1 0
U1@
U1A
7400N
U2C
7406N
U1B
7406N
U2D
7432N
2.2 E<C8/==M/= %994/363= O5:1.3= ./ C180>1:9= LRQ109=
Todo circuito lgico executa uma expresso booleana e, por mais complexo que seja,
formado pela interligao das portas lgicas bsicas. Podemos obter a expresso
booleana que executada por um circuito lgico qualquer. Para mostrar o procedimento,
vamos obter a expresso que o circuito do exemplo abaixo executa.
Para facilitar, vamos dividir o circuito em 2 partes:
Na sada S
1
, teremos a soma A + B, pois sendo este bloco uma por OR, sua
expresso de sada ser: S
1
= A + B. Como S
1
injetada em uma das entradas da porta
AND pertencente segunda parte do circuito e na outra entrada est a vrialvel C, a
expresso de sada ser: S = S
1
C.
Para determinamos a expresso final, substitumo o S
1
por (A + B) na expresso final.
S = (A + B)C
que a expresso que o circuito executa.
E</80D019=:
1. Escreva a expresso booleana dos circuitos abaixo:
a)
19
A
B
C
S2
S1
U1A
7408N
U2A
7432N
U1A
7408N
U2A
7432N
U1A
7408N
U2A
7432N
A + B
(A + B).C
U1A
7408N
U2A
7432N
U3A
7432N
b)
c)
2.# C180>1:9= O5:1.9= ./ E<C8/==M/= %994/363=
J vimos que podemos obter uma expresso booleana atravs que um circuito lgico
executa. Podemos tambm desenhar um circuito atravs de uma expresso booleana
qualquer.
A forma para a soluo consiste em identificar as portas lgicas na expresso e
desenh-las com as respectivas ligaes, a partir das variveis de entrada. O circuito S =
(A + B).C.(B + D) servir como exemplo.
Solucionaremos respeitando a hierarquia das funes da aritmtica elementar, ou
seja, iniciaremos a soluo primeiramente pelos parnteses.
Para o primeiro parntese, temos a soma booleana A + B, logo, o circuito ser uma
porta OR. Para o segundo temos a soma booleana B + D, logo, o circuito ser uma porta
OR. Temos ento, at a, os seguintes circuitos:
20
U1A
7408N
U4B
7404N
U5A
7408N
U6
OR3
U1
NOT
U2
NOT
U3
NOT
U4
AND2
U5
AND2
U6
NAND2
U9
OR2
U7
OR3
U3A
7432N
(A + B) = S1
A
B
S1
U2A
7432N
(C + D) = S2
C
D
S2
Logo em seguida, temos uma multiplicao booleana dos dois parnteses,
juntamente com a vrialvel C, sendo o circuito que executa esta multiplicao uma porta
AND:
Substituindo as sadas S
1
e S
2
, obtemos o circuito completo.
E</80D019=:
1. Desenhe o circuito das expresses booleanas abaixo:
a) ABC + (A + B)C c)[(A.B) + (C.D)].E + A.(A.D.E. + C.D.E)
b) [(A + B) + (C.D)]D
2.( T35/43= V/8.3./ O5:1.3= ./ E<C8/==M/= %994/363=
Uma maneira de se fazer o estudo de uma funo booleana a utilizao da tabela
verdade.
Para extrairmos a tabela verdade de uma expresso, acompanhamos o seguinte
procedimento:
1 Montamos o quadro de possibilidades.
2 Montamos colunas para cada membro da expresso.
3 Preenchemos estas colunas com seus resultados.
4 Montamos uma coluna para o resultado final.
5 Preenchemos esta coluna com os resultados finais.
Para esclarecer este processo, vamos utilizar a expresso S = AB.C + A.D + A.B.D
Temos na expresso 4 variveis: A, B, C e D, logo, teremos 2
4
possibilidades de
sada.
Veja a seguir, a tabela verdade da expresso com 4 variveis, colunas auxiliares para
cada membro da expresso e uma coluna para a sada.
21
U2
AND3
S1
S2
C
S
U2
OR2
U3
OR2
U9
AND3
A
B
C
D
Note que primeiramente fazemos a tabela verdade de cada expresso e como esto
ligadas numa porta OR fazemos a soma booleana, no que ser o resultado final.
E</80D019=:
1. Monte a tabela verdade de cada expresso booleana
a) (A + B) + ACD + (B + D)C.
b) [(B + C)A] + [D + (A + C)]
c) (A + B)(BC)
2.* E<C8/==M/= %994/363= O5:1.3= ./ T35/43= V/8.3./
Para obter expresses e circuitos a partir de tabelas verdade, usamos duas formas,
as dos Mintermos(Soma de Produtos) e a dos Maxtermos(Produto de Somas).
Usaremos a tabela abaixo como exemplo.
& M16:/829=
Tambm chamado de Soma de Produtos pois so Portas AND ligadas a uma porta
OR. Neste caso para obter o circuito lgico, pegamos as sadas com nvel lgico "1 e cada
varivel de entrada ser tratada da seguinte forma, se for de nvel lgico "0, ser barrada XS
e caso seja de nvel lgico "1 ser X.
Veja o passo-a-passo para obter o circuito da tabela verdade usando o mtodo dos
Mintermos.
22
A % C S
0 0 0 0
0 0 1 0
0 1 0
0 1 1
1 0 0
1 0 1 0
1 1 0
1 1 1 0
U M/2589 2U M/2589 #U M/2589
A % C D ADS S
0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 0
0 0 1 0 0 0 0 0
0 0 1 1 0 0 0 0
0 1 0 0 0 0 0 0
0 1 0 1 0 0 1
0 1 1 0 0 0 0 0
0 1 1 1 0 0 1
1 0 0 0 0 1 0
1 0 0 1 0 0 0 0
1 0 1 0 1 1 0
1 0 1 1 1 0 0
1 1 0 0 0 1 0
1 1 0 1 0 0 0 0
1 1 1 0 0 1 0
1 1 1 1 0 0 0 0
A%'C AS%D
1 Passo: Pegar as combinaes de entradas com sada "1. No nosso exemplo so
ABC, ABC, AB.C e ABC. Note que as entradas que esto em zero, colocamos um inversor.
2 Passo: Unimos todas as entradas numa porta OR. O circuito lgico obtido da
tabela verdade a partir dos Mintermos ser:
& M3<:/829=
Tambm chamado de Produto de Somas pois so Portas OR ligadas a uma porta
AND. Neste caso para obter o circuito lgico, pegamos as sadas com nvel lgico "0 e cada
varivel de entrada ser tratada da seguinte forma, se for de nvel lgico "1, ser barrada XS
e caso seja de nvel lgico "0 ser X.
Veja o passo-a-passo para obter o circuito da tabela verdade usando o mtodo dos
Maxtermos
1 Passo: Pegar as combinaes de entradas com sada "0. No nosso exemplo so
(A + B + C), (A + B + C), (A + B + C) e (A + B + C). Note que as entradas que esto em um,
colocamos um inversor.
2 Passo: Unimos todas as entradas numa porta AND. O circuito lgico obtido da
tabela verdade a partir dos Mintermos ser:
U1
NOT
U2
NOT
U6
NOT
U3
AND3
U4
AND3
U5
AND3
U7
AND3
U8
OR4
A B C
S
23
E</80D019=:
1. Determine a expresso que executa a tabela e desenhe o circuito lgico, pelos
mtodos dos Mintermos e Maxtermos.
2.6 %4909= LRQ109= OU EJCLUSIVO / COINCIDVNCIA
Estudaremos agora, os blocos OU Exclusivo e Coincidncia so muito importantes na
rea de Eletrnica Digital, pois juntamente com as outras portas lgicas formam outros
circuitos elementares dentro dos sistemas digitais.
2.6. %4909 OU EJCLUSIVO
A funo que ele executa, consiste em fornecer "1 quando as variveis de entrada
forem diferentes. Veja logo abaixo sua tabela verdade.
Da tabela sua expresso caracterstica: 24
A % C S
0 0 0
0 0 1 0
0 1 0 0
0 1 1
1 0 0 0
1 0 1
1 1 0 0
1 1 1
A % S
0 0 0
0 1
1 0
1 1 0
U1
NOT
U2
NOT
U3
NOT
S
U4
OR3
U5
OR3
U6
OR3
U7
OR3
U8
AND4
A B C
S = A.B + A.B
A notao algbrica que representa a funo XOR (OU Exclusivo) S = A B,
onde se l A OU Exclusivo B, sendo S = A B = A.B + A.B. O circuito XOR pode
ser reprensentado pelo circuito a seguir:
Uma importante observao que, ao contrrio de outros blocos lgicos bsicos, o
circuito XOR s pde ter 2 variveis de entrada, fato esse devido a sua definio bsica.
2.6.2 %4909 COINCIDVNCIA
A funo que ele executa, como seu prprio nome diz, a de fornecer 1 sada
quando houver uma coincidncia nos valores das variveis de entrada.
Sua expresso : S = A.B + AB
A notao algbrica que representa a funo Coincidncia S = A B, onde se l A
Coincidncia B, sendo S = A B = A.B + AB. O smbolo do circuito Coincidncia visto
logo abaixo:
Se compararmos as tabelas verdades dos blocos XOR e Coincidncia, iremos
concluir que estes so complementares, ou seja, teremos a sada de uma invertida em
relao a sada do outro. Assim sendo, podemos escrever:
A B=(A B)
O bloco Coincidncia tambm denominado de NXOR.
Da mesma forma que a XOR, a NXOR defenido apenas para 2 variveis de
entrada.
25
A
B
S
V@
A B S
0 0
0 1 0
1 0 0
1 1
U3A
# ! $LGE%RA DE %OOLE E MAPA DE VEITCH&'ARNAUGH
Estudamos at aqui circuitos lgicos sem nos preocuparmos com simplificaes.
Porm, na prtica, estes circuitos podem admitir simplificaes.
Teremos agora um breve estudo sobre a lgebra de Boole, pois ser atravs de suas
propriedades, teoremas fundamentais e identidades que efetuamos as simplificaes.
#. V3817B/1= / E<C8/==M/= 63 $4Q/583 ./ %994/
Como j vimos nos captulos anteriores, as variveis booleanas so representadas
atravs de letras, podendo assumir somente dois valores: 0 ou 1. Denominamos expresso
booleana sentena matemtica composta de termos cujas variveis so booleanas, da
mesma forma, podendo assumir como resultado final 0 ou 1.
*** TEOREMAS ***
1. A . A = 0
2. A . A = A
3. A + A = 1
4. A + A = A
5. A + A.B = A
6. A + A.B = A + B
7. A.B + A.C + B.C = A.B + A.C
8. A + B + C + ... + N = A.B.C ... N
9. A . B . C ... N = A + B + C + ... + N
10. A + 0 = A
11. A + 1 = 1
12. A . 0 = 0
13. A . 1 = A
14. (A + B).(A + C) = A + B.C
15. A + B = B + A
16. A.B = B.A
17. A = A
18. A + (B + C) = (A + B) + C = A + B + C
19. A . (B.C) = (A.B) . C = A.B.C
20. (A + B) . (A + C) = A + B.C
26
#.2 S12C41K103?@9 ./ E<C8/==M/= %994/363=
Usando os teoremas da lgebra de Boole, podemos simplificar expresses e
conseqentemente circuitos.
Para efetuarmos estas configuraes, existem, basicamente, dois processos. O
primeiro deles a simplificao atravs da lgebra de Boole, o segundo a vinculao dos
mapas de Veitch-Karnaugh, como veremos logo adiante. Para estudar, vamos utilizar, por
exemplo, a expresso:
S = A.B.C + A.C + A.B
P812/1832/6:/F 09490329= /2 /B1.W6013 3 B3817B/4 A
S = A.(B.C + C + B)
A:83BN= .9 :/98/23 6F K3P/29= 3 =12C41K103?@9 ./ %.C O C.
S = A.(B + C + B)
AQ983 >=329= 9 :/98/23 #F 96./ % O % X .
S = A.(1 + C)
O :/98/23 =/87 >=3.9 3Q983 /2 O C X .
S = A.1
P383 K16341P38 >=329= 9 :/98/23 #F 96./ A. X A. C929 6@9 :/29= 231= 9 Y>/
=12C41K1038F 3 =3D.3 K1634 N:
S = A
Esta expresso mostra a importncia e a conseqente minimizao do circuito, pois
os resultados so idnticos aos valores assumidos pela varivel A, assim sendo, todo o
circuito pode ser substitudo por um nico fio ligado varivel
Como um outro exemplo, vamos simplificar a expresso:
S = (A B).[B(A + C)+ D(A + B + C)]
P812/1832/6:/F =12C41K10329= 9 C38W6:/=/F >=36.9 9 :/98/23 HF 9 :/98/23 ./
M98Q36.
S = (A B).[B(A + C)+ D(A.B.C)]
AQ983 2>4:1C410329= 3= B3817B/1= .9 0940;/:/F >=36.9 3 C89C81/.3./
.1=:815>:1B3.
S = (A B).[A.B + B.C + A.B.C.D]
C9490329= /2 /B1.W6013 3 B3817B/4 A ./ ./6:89 .9 0940;/:/.
S = (A B).[A.(B + B.C.D) + B.C]
O :/98/23 6 =/87 >=3.9 69 C38W6:/=/ ./6:89 .9 0940;/:/. V/Z3 Y>/ /2
+% O %.C.D- C9./29= K3P/8 092 Y>/ C.D N 9 % .9 :/98/23F / 3 9 % N 9 A. Ficando assim:
teorema 6: A + AB = A + B
Nosso exemplo: B + B.C.D = B + C.D
E6:@9 69==3 /<C8/==@9 K10387 3==12:
S = (A B).[A.(B + C.D) + B.C]
M31= >23 B/P 3 C89C81/.3./ .1=:815>:1B3:
S = (A B).[A.B + A.C.D + B.C]
F38/29= 3Q983 3 =>5=:1:>1?@9 .3 /<C8/==@9 +A %- C98 A.% O A.%. T325N2
>=38/29= 9 :/98/23 HF 9 :/98/23 ./ M98Q36.
S = (A.B + A.B).[(A.B).(ACD).(BC)]
N9B32/6:/ >=36.9 9 :/98/23 ./ M98Q36F =R Y>/ 3Q983 >=36.9 9 :/98/23 I.
S = (A.B + A.B).[(A + B).(A + C + D).(B + C)]
U=36.9 3 C89C81/.3./ .1=:815>:1B3:
S = (A.B + A.B).[(A + A.C + A.D + A.B + B.C+ B.D).(B + C)]
C9490329= /2 /B1.W6013 3 B3817B/4 A:
S = (A.B + A.B).{ [A.(1 + C + D + B) + B.C + B.D].(B + C) }
L/25836.9 9 :/98/23 / 49Q9 /2 =/Q>1.3 9 :/98/23 #.
S = (A.B + A.B).[(A + B.C + B.D)(B + C)]
A C89C81/.3./ .1=:815>:1B3 =/87 >=3.3 3Q983:
S = (A.B + A.B).[A.B + A.C + B.B.C + B.C.C + B.B.D + B.C.D]
U=36.9 9= :/98/23= 2 / F K10387 3==12 69==3 /<C8/==@9:
S = (A.B + A.B).[A.B + A.C + B.C + B.0 + B.D + B.C.D]
C949036.9 /2 /B1.W6013 3 B3817B/4 %.D / >=36.9 9 :/98/23 2F K10387 3==12:
S = (A.B + A.B).[A.B + A.C + B.C + 0 + B.D.(1 + C)]
U=36.9 3Q983 9= :/98/23= / #.
S = (A.B + A.B).[A.B + A.C + B.C + B.D]
O :/98/23 G =/87 >=3.9 63 /<C8/==@9 +A.% O A.C O %.C-.
S = (A.B + A.B).[A.C + B.C + B.D]
28
AQ983 K38/29= 3 C89C81/.3./ .1=:815>:1B3:
S = A.A.B.C + A.B.B.C + A.B.B.D + A.A.B.C + A.B.B.C + A.B.B.D
N9==3 /<C8/==@9 K1634 K103 3==12:
S = A.B.C + A.B.C + A.B.D
Exerccios:
1. Simplifique as expresses abaixo:
a. S = A.B.C + A.B.C + A.B.C + A.B.C + A.B.C
b. S = [(B + C + D).(A + B + C) + C] + A.B.C + B.(A + C)
#.# S12C41K103?@9 ./ E<C8/==M/= %994/363= 3:83BN= .9= D13Q8323= ./
V/1:0;&'3863>Q;
At aqui vimos a simplificao de expresses mediante a utilizao dos teoremas e
propriedades da lgebra de Boole. Nestes tens, vamos tratar da simplificao de
expresses por meio dos diagramas de Veitch-Karnaugh.
Estes mapas ou diagramas permitem a simplificao de maneira mais rpida dos
casos extrados de tabela verdade, obtida de situao qualquer. Sero estudados os
diagramas para 2,3 e 4 variveis.
#.#. D13Q8323 ./ V/1:0;&'3863>Q; C383 2 B3817B/1=
A figura abaixo mostra um diagrama de Veitch-Karnaugh para 2 variveis:
% %
A
A
No mapa, encontraremos todas as possibilidades assumidas entre as variveis A e B.
Logo abaixo so mostradas todas as regies do mapa.
B B B B B B B B
A A A A
A A A A
(a) (b) (c) (d)
29
(a) regio onde A = 1.
(b) regio onde A = 0 (A = 1).
(c) regio onde B = 1.
(d) regio onde B = 0 (B = 1).
Com 2 variveis, podemos obter 4 possibilidades:
No caso 0, temos: A = 0 e B = 0. A regio do diagrama que mostra esta condio a
interseco das regies onde A = 0 e B = 0.



No caso 1, temos: A = 0 e B = 1. A regio do diagrama que mostra esta condio a
da interseco das regies onde A = 0 (A = 1) e B = 1.
No caso 2, temos a interseco da regio onde A = 1 e B = 0 (B = 1). Fazendo esta
interseco, temos:

30
A %
0 0
0 1
1 0
1 1
- - - caso 0
- - - caso 1
- - - caso 2
- - - caso 3

A
A
B B
Esta regio tambm pode ser chamada
de regio A.B.
A
A
B B
Esta regio tambm pode ser chamada
de regio A.B.
A
A
B B
Esta regio tambm pode ser chamada
de regio A.B.
No caso 3, temos a interseco da regio onde A = 1 e B = 1. Fazendo esta
interseco, temos:
Podemos distribuir, ento, as 4 possibilidades neste diagrama, da seguinte forma:
Logo, notamos que cada linha da tabela verdade possui sua regio prpria no
diagrama de Veitch-Karnaugh.
Essas regies so, portanto, os locais onde devem ser colocados os valores que a
expresso assume nas diferentes possibilidades.
Para entendermos melhor o significado destes conceitos vamos utilizar o exemplo:
A tabela verdade mostra o estudo de uma funo de 2 variveis. Vamos colocar
seus resultados no Diagrama de Veitch-Karnaugh.
Utilizando o mtodo desenvolvido no captulo 2, obtemos a expresso caracterstica
da funo:
S = A.B + A.B + A.B
Passando para o mapa os casos da tabela verdade, conforme o esquema de
colocao visto anteriormente:
31
Esta regio tambm pode ser chamada
de regio A.B.
A
A
B B
A
A
B B
Caso 0
A.B
0 0
Caso 1
A.B
0 1
Caso 2
A.B
1 0
Caso 3
A.B
1 1
A % S
0 0 0
0 1 1
1 0 1
1 1 1
- - - caso 0
- - - caso 1
- - - caso 2
- - - caso 3
A
A
B B
0
1
1 1
Uma vez entendida a colocao dos valores assumidos pela expresso em cada caso
no diagrama de Veitch-Karnaugh, vamos verificar como podemos efetuar as simplificaes.
Para obtermos a expresso simplificada do diagrama, utilizamos o seguinte mtodo:
Tentamos agrupar as regies onde S igual a 1, no menor nmero possvel de
agrupamentos. As regies onde S 1, que no puderem ser agrupadas, sero consideradas
isoladamente. Para um diagrama de 2 variveis, os agrupamentos possveis so os
seguintes:
a) Quadra:
Conjunto de 4 regies, onde S igual a 1. No diagrama de 2 variveis, o
agrupamento mximo, proveniente de uma tabela onde todos os casos valem 1. Assim
sendo, a expresso final simplificada obtida S = 1.A.
b) Pares:
Conjunto de 2 regies onde S 1, que tem um lado em comum, ou seja, so
vizinhos. As figuras abaixo mostram exemplos de 2 pares agrupados e suas respectivas
expresses, dentre os 4 possveis em 2 variveis.
Notamos que nenhum 1 ficou de fora dos agrupamentos, e ainda que o mesmo
1 pode pertencer a mais de um agrupamento.
32
A
A
B B
1
1
1
1
Quadra : S = 1
A
A
B B
0
1
1
0
Par : S = A
Pares : S = A + B
A
A
B B
0
1
1
1
c) Termos isoladas:
Regies onde S 1, sem vizinhana para grupamentos. So os prprios casos
de entrada, sem simplificao. Logo abaixo duas figuras exemplificam 2 termos isolados,
sem possibilidade de agrupamento.
#.#.2 D13Q8323 ./ V/1:0;&'3863>Q; C383 # B3817B/1=
O diagrama de Veitch-Karnaugh para 3 variveis:
No mapa, encontramos todas as possibilidades assumidas entre as variveis A, B e
C: A figura abaixo mostra as regies deste mapa.
(a) regio na qual A = 1. (e) regio na qual C = 1.
(b) regio na qual A = 1 (A = 0). (f) regio na qual C = 1 (C = 0).
(c) regio na qual B = 1.
(d) regio na qual B = 1 (B = 0).
33
A
A
B B
0
1
0
1
S = A.B + A.B
A
A
B B
C
C C
A
A
B B
C C C
A
A
B B
C C C
A
A
B B
C C C
A
A
B B
C C C
A
A
B B
C C C
A
A
B B
C C C
(a)
(b)
(c)
(d)
(e) (f)
Neste diagrama, tambm temos uma regio para cada caso da tabela verdade. A
tabela e a figura abaixo mostram os casos para 3 variveis e as respectivas localizaes no
mapa.
Para melhor compreenso, vamos, como exemplo, transpor para o diagrama a sada
expresso:
S = A.B.C + A.B.C + A.B.C + A.B.C + A.B.C
Tabela verdade extrada da expresso:
Transpondo a tabela para o diagrama, temos:
Para efetuarmos a simplificao, seguimos o mesmo processo visto anteriormente,
somente que, os agrupamentos possveis so os seguintes:
34
C3=9 A % C
0 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1
6 1 1 0
7 1 1 1
A
A
B B
C
C C
Caso 0
0 0 0
A B C
Caso 1
0 0 1
A B C
Caso 3
0 1 1
A B C
Caso 2
0 1 0
A B C
Caso 4
1 0 0
A B C
Caso 5
1 0 1
A B C
Caso 7
1 1 1
A B C
Caso 6
1 1 0
A B C
A % C S
0 0 0 1
0 0 1 0
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 0
1 1 0 1
1 1 1 0
A
A
B B
C
C C
Caso 0
1
Caso 1
0
Caso 3
1
Caso 2
1
Caso 4
1
Caso 5
0
Caso 7
0
Caso 6
1
a) Oitava:
Agrupamento mximo, onde todas as localidades valem 1.
b) Quadra:
Quadras so agrupamentos de 4 regies, onde S igual a 1, adjacentes ou
seqncia. Vamos agora formar algumas quadras possveis num diagrama de 3 variveis, a
ttulo de exemplo:
(a) (b) (c)
(a) Quadra A. (b) Quadra B. (c) Quadra C.
c) Pares:
A figura abaixo apresenta, como exemplo, 2 pares entre os 12 possveis em
um diagrama de 3 variveis:
d) Termos isolados:
Vejamos alguns exemplos de termos isolados, que, como j dissemos, so os
casos de entrada sem simplificao.
35
A
A
B B
C C C
1 1 1 1
1 1 1 1
Oitava : S = 1
A
A
B B
C C C
A
A
B B
C C C
1 1 1
1 1
1 1 1
0 0 0 0
0 0
0 0
A
A
B B
C C C
1
1
1
1
0
0
0
0
A
A
B B
C C C
=> Par A.C (est localizado na interseco das
regies A e C)
Par A.C (est localizado na interseco das
regies A e C)
A
A
B B
C C C
1
1
1
0
0
0 0
0 => Termo A.B.C
=> Termo A.B.C
Termo A.B.C
1
1
1 1
0 0
0 0
Para o exemplo, agrupamos primeiramente uma quadra e, logo aps, um par.
Notamos que esse par no depende de C, pois est localizado tanto em C como em
C, resultando sua expresso independente de C, ou seja, o termo A.B.
O passo final somarmos as expresses referentes aos agrupamentos. A expresso
final minimizada ser: S = A.B + C.
Como outro exemplo, vamos minimizar o circuito que executa a tabela abaixo:
Transpondo para o diagrama, temos:
Efetuando os agrupamentos, notamos que obtemos apenas 3 pares:
A expresso minimizada ser: S = A.C + A.B + A.C
36
A
A
B B
C C C
1
1
1
1
0
1
0 0
=> Par A.B
=> Quadra C
A % C S
0 0 0 0
0 0 1
0 1 0 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1 0
A
A
B B
C
C C
0 1 1 0
1 1 0 1
A
A
B B
C
C C
0 1 1 0
1 1 0 1
=> Par A.C
=> Pares: A.C e A.B
Poderamos tambm ter agrupado de outra maneira:
A expresso gerada, seria, ento: S = A.C + A.C + B.C
Estas duas expresses, aparentemente diferentes, possuem o mesmo
comportamento em cada possibilidade, fato este comprovado, levantando-se as respectivas
tabelas verdade.
#.#.# D13Q8323 ./ V/1:0;&'3863>Q; C383 ( B3817B/1=
O diagrama para 4 variveis visto logo abaixo:
Abaixo so mostradas as regies assumidas pelas variveis A, B, C e D neste mapa.
37
A
A
B B
C
C C
0 1 1 0
1 1 0 1
A
A
B
B
B
C C
D D D
A
A
B
B
B
C C
D D D
A
A
B
B
B
C C
D D D
(a) Regio onde A = 1.
(b) Regio onde A = 1(A = 0).
Neste tipo de diagrama, tambm temos uma regio para cada caso da tabela
verdade, como podemos verificar no diagrama completo:
38
A
A
B
B
B
C C
D D D
A
A
B
B
B
C C
D D D
(c) Regio onde B = 1.
(d) Regio onde B = 1(B = 0).
A
A
B
B
B
C C
D D D
A
A
B
B
B
C C
D D D
(e) Regio onde C = 1.
(f) Regio onde C = 1(C = 0).
A
A
B
B
B
C C
D D D
A
A
B
B
B
C C
D D D
(g) Regio onde D = 1. (h) Regio onde D = 1(D = 0).
Vamos analisar a colocao de uma das possibilidades, visto que as outras so
anlogas.
Tomemos, como exemplo, o caso 8:
A B C D => 1 0 0 0
A = 1, B = 0 (B = 1), C = 0 (C = 1) e D = 0 (D = 1)
Da interseco dessas regies, obtemos a regio A B C D, que a referente ao caso
8:
Para esclarecermos melhor a colocao do diagrama e analisarmos outros casos,
vamos transpor para o mesmo a tabela abaixo:
C3=9= A % C D
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1
A
A
B
B
B
C
C
D D D
Caso 0
A B C D
0 0 0 0
Caso 1
A B C D
1 0 0 0
Caso 3
A B C D
1 0 0 1
Caso 2
A B C D
0 0 0 1
Caso 6
A B C D
0 0 1 1
Caso 7
A B C D
1 0 1 1
Caso 5
A B C D
1 0 1 0
Caso 4
A B C D
0 0 1 0
Caso 14
A B C D
0 1 1 1
Caso 15
A B C D
1 1 1 1
Caso 13
A B C D
1 1 1 0
Caso 12
A B C D
0 1 1 0
Caso 10
A B C D
0 1 0 1
Caso 11
A B C D
1 1 0 1
Caso 9
A B C D
1 1 0 0
Caso 8
A B C D
0 1 0 0
A
A
B
B
B
C C
D D D
39
Transpondo a tabela para o diagrama, temos:

Para efetuarmos a simplificao, seguimos o mesmo processo para os diagramas de
3 variveis, somente que neste caso, o principal agrupamento ser a oitava.
Devemos ressaltar aqui, que no diagrama, os lados extremos opostos se comunicam,
ou seja, podemos formar oitavas, quadras e pares com os termos localizados nos lados
extremos opostos.
Vamos, como exemplo, verificar alguns desses casos no diagrama:
a) Exemplos de Pares:
40
A % C D S
0 0 0 0 0
0 0 0 1 1
0 0 1 0 1
0 0 1 1 1
0 1 0 0 0
0 1 0 1 1
0 1 1 0 0
0 1 1 1 1
1 0 0 0 1
1 0 0 1 1
1 0 1 0 0
1 0 1 1 1
1 1 0 0 1
1 1 0 1 1
1 1 1 0 0
1 1 1 1 1
A
A
B
B
B
C C
D D D
0 1 1 1
0 1 1 0
1 1 1 0
1 1 1 0
A
A
B
B
B
C C
D D D
1
1
1
1
=> Par A.B.D
Par B.C.D
b) Exemplos de Quadras:
c) Exemplos de Oitavas:
Convm observar que, neste mapa, as oitavas representam as prprias regies A, A,
B, B, C, C, D e D e que o agrupamento mximo (mapa totalmente preenchido com 1)
constitui-se uma hexa, ou seja, agrupamento com 16 regies valendo 1.
Aps essa ressalva, vamos minimizar a expresso do nosso exemplo. nicialmente,
agrupamos as oitavas, em seguida as quadras, a seguir os pares e, por ltimo, os termos
isolados, se existirem. Expresses dos agrupamentos:
41
A
A
B
B
B
C C
D D D
A
A
B
B
B
C C
D D D
1 1
1 1
1 1
1 1
1 1
1 1
=> Quadra B.D
Quadra B.D
=> Quadra B.D
A
A
B
B
B
C C
D D D
A
A
B
B
B
C C
D D D
1 1
1 1
1 1
1 1
1 1 1 1
1 1 1 1
=> Oitava D
=> Oitava B
A
A
B
B
B
C C
D D D
0 1 1 1
0 1 1 0
1 1 1 0
1 1 1 0
Oitava: D
Quadra: A.C
Par: A.B.C
Q
u
a
d
r
a
Par
Oitava
Somando as expresses, teremos a expresso final minimizada: S = D + A.C + A.B.C
Como outro exemplo, vamos minimizar o circuito que executa a tabela verdade
abaixo:
Transpondo a tabela verdade para o diagrama, temos:
No diagrama, temos: 2 quadras, 1 par e 1 termo isolado.
A expresso minimizada de S ser a soma de todos esses agrupamentos:
S = A.B.C.D + B.C.D + A.B + A.D 42
A % C D S
0 0 0 0 0
0 0 0 1 1
0 0 1 0 0
0 0 1 1 1
0 1 0 0 1
0 1 0 1 1
0 1 1 0 1
0 1 1 1 1
1 0 0 0 0
1 0 0 1 0
1 0 1 0 1
1 0 1 1 0
1 1 0 0 0
1 1 0 1 0
1 1 1 0 0
1 1 1 1 1
A
A
B
B
B
C C
D D D
0 0
0 0
0 0 0
0
1 1 1 1
1 1
1
1
A
A
B
B
B
C C
D D D
0
0
0 0
0 0 0
0
1 1 1 1
1 1
1
1
Quadra A.D
Quadra A.B
Par B.C.D
Termo isolado A.B.C.D
E</80D019=:
1. Atravs das expresses abaixo, ache a tabela verdade e simplifique via mapa de
Veitch-Karnaugh:
a. S = A.B + A.B + A.B
b. S = A.B.C + B.C + A.C
c. S = A + B.C + A.B
d. S = A.B.C + B.D + A.C + A B
#.#.( D13Q8323?@9 092 C96.1?M/= I88/4/B36:/=
Chamamos de condio irrelevante (x) a situao de entrada onde a sada pode
assumir 0 ou 1 indiferentemente. Esta condio ocorre principalmente pela impossibilidade
prtica do caso de entrada acontecer, sendo utilizada em vrias situaes nos captulos
posteriores. Para sua utilizao em diagramas de Veitch-Harnaugh, devemos, para cada
condio irrelevante, adotar 0 ou 1, dos dois, aquele que possibilitar melhor agrupamento e
conseqentemente maior simplificao.
Para esclarecer este processo, vamos utilizar a tabela abaixo:
Transpondo esta tabela para o diagrama, temos:
O smbolo (x) indica que neste caso a sada pode assumir 0 ou 1, indiferentemente,
pois, ou indica, possibilita qualquer dos 2 valores na sada. Para fins de simplificao,
devemos adotar x = 1, pois assim sendo, agrupamos uma quadra, ao invs de 2 pares (no
caso de x = 0), representando uma maior simplificao da expresso de sada: S = A.
Convm ressaltar que, em uma tabela verdade, podemos ter varias condies
irrelevantes que devem ser independentemente, conforme agrupamento em que se
encontram. Para exemplificar, vamos simplificar a expresso extrada da tabela abaixo.
43
A % C S
0 0 0 X
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 0
A
A
B B
C
C C
X 1 1 1
0 0 0 0
O prximo passo agrupar as regies que valem 1, utilizando a condio irrelevante
(x) para completar o agrupamento. Convm lembrar que, para maior simplificao, devemos
ter um nmero mnimo de agrupamentos, cada um deles, porm, com o maior nmero de
blocos possveis. Assim sendo, temos:
Notamos que as condies irrelevantes pertencentes aos agrupamentos receberam
valor 1, enquanto as deixadas de fora, valor 0.
A expresso simplificada ser composta por 2 quadras e um par, sendo esta:
S = A.C + A.D + A.C.D.
E</80D019=:
1. Determine a expresso simplificada:
a.
A % C D S
0 0 0 0 X
0 0 0 1 0
0 0 1 0 1
0 0 1 1 X
0 1 0 0 1
0 1 0 1 0
0 1 1 0 1
0 1 1 1 1
1 0 0 0 0
1 0 0 1 1
1 0 1 0 X
1 0 1 1 0
1 1 0 0 0
1 1 0 1 X
1 1 1 0 0
1 1 1 1 X
Passando para o diagrama de 4 variveis:
A
A
B
B
B
C C
D D D
X 0 X 1
1 0 1 1
0 X X 0
0 1 0 X
A
A
B
B
B
C C
D D D
X 0 X 1
1 0 1 1
0 X X 0
0 1 0 X
Quadra A.D
Quadra A.C
Par A.C.D
A % C S
0 0 0 1
0 0 1 X
0 1 0 0
0 1 1 1
1 0 0 X
1 0 1 1
1 1 0 X
1 1 1 X
44
b.
#.#.* C3=9= Y>/ 6@9 A.21:/2 S12C41K103?@9
Vamos, neste tpico, efetuar uma anlise das expresses representativas das
funes XOR e NXOR, no que se refere s suas colocaes nos diagramas de Veitch-
Karnaugh.
A figura abaixo mostra a colocao destas expresses nos diagramas, no caso de 2
variveis,
(a) S = A B = A.B + A.B
(b) S = A B = A.B + A.B
Pela figura, notamos que as expresses encontram-se na forma de mxima
simplificao, no havendo outra possibilidade, pois em cada diagrama temos 2 termos
isolados que so as prprias expresses entrada.
No caso de utilizarmos 3 vriaveis, as expresses so, respectivamente, S
= A B C e S = A B C. Para levantarmos suas tabelas verdades, devemos tomar
as variveis de 2 em 2, ou seja, efetuar primeiro as operaes entre 2 das variveis e com o
resultado obtido efetuar a operao com a terceira varivel. Esse processo se deve ao fato
de as portas XOR e NXOR no serem vlidas para mais de 2 variveis de entrada, podendo
ser aplicado, tomando primeiramente 2 quaisquer das 3 variveis da expresso,
indiferentemente. As tabelas abaixo mostram os resultados das operaes S
= A B C e S = A B C, em todas sa possibilidades.
45
A
A
B B
1
1
0
0
A % C D S
0 0 0 0 1
0 0 0 1 X
0 0 1 0 1
0 0 1 1 0
0 1 0 0 1
0 1 0 1 1
0 1 1 0 1
0 1 1 1 0
1 0 0 0 1
1 0 0 1 0
1 0 1 0 X
1 0 1 1 1
1 1 0 0 X
1 1 0 1 1
1 1 1 0 X
1 1 1 1 0
A
A
B B
1
1 0
0
(a) (b)
Passando a coluna S (iguais em todos os casos) para o diagrama, temos:
Da mesma forma, temos apenas termos isolados, no havendo possibilidade de
simplificao.
Extraindo a expresso da tabela inicial ou do diagrama, temos:
S = A.B.C + A.B.C + A.B.C + A.B.C
Evidenciando A e A, temos:
S = A.(B.C + B.C) + A.(B.C + B.C)
Substituindo-se os parnteses respectivamente por: B C e B C, temos:
S = A.(B C) + A.(B C)
Como B C = B C, reescrevemos:
S = A.(B C) + A.(B C)
Chamado (B C) de X, temos:
S = A.X + A.X = A X
46
A % C +A %- C A +% C- +A C- %
0 0 0 0 0 0
0 0 1 1 1 1
0 1 0 1 1 1
0 1 1 0 0 0
1 0 0 1 1 1
1 0 1 0 0 0
1 1 0 0 0 0
1 1 1 1 1 1
A % C +A %- C A +% C- +A C- %
0 0 0 0 0 0
0 0 1 1 1 1
0 1 0 1 1 1
0 1 1 0 0 0
1 0 0 1 1 1
1 0 1 0 0 0
1 1 0 0 0 0
1 1 1 1 1 1
A
A
B B
C
C C
0 1 0 1
1 0 1 0
Substituindo X, temos:
S = A B C
nicialmente, se tivssemos evidenciando outras variveis, teramos outras ordens no
resultado, de conformidade com as tabelas levantandas. Ainda, se tivssemos substitudo
B C por (B C), obteramos S = A B C, que analogamente, conforme as tabelas
equivalente a S = A B C.
Se estendermos o estudo para mais variveis, obteremos:
Para 4 variveis: S = A B C D = A B C D
Para 5 variveis: S = A B C D E = A B C D E
De posse de resultados, conclumos que para um nmero par de variveis, temos a
funo XOR como sendo complemento da NXOR e para um nmero mpar de variveis
temos a funo XOR como sendo igual a NXOR.
#.#.6 O>:83 F9823 ./ AC8/=/6:3?@9 .9 D13Q8323 ./ V/1:0;&'3863>Q;
Ao invs de representarmos o diagrama dividindo-o em regies, como visto at aqui,
podemos reprent-lo de uma forma anloga, conforme a figura abaixo:
(a) 2 variveis.
(b) 3 variveis.
(c) 4 variveis.
Pela figura, podemos notar que os diagramas so semelhantes, possundo apenas a
identificao das regies pelo valor assumido pela varivel (exemplo: A = 0 => regio A,
A = 1 => regio A). Tanto a colocao dos casos, bem como os agrupamentos obtidos se
fazem de maneira anloga, levando aos mesmos resultados
47
B
A
0 1
0
1
BC
A
0
1
00 01 11 10
AB
CD
00 01 11 10
00
01
11
10
(a) (b)
(c)
( ! CIRCUITOS ARITM)TICOS
Dentro do conjunto de circuitos combinacionais aplicados para finalidade especfica
nos sistemas digitais, destacam-se os circuitos aritmticos. So utilizados, principalmente,
para construir a ULA +U61.3./ LRQ103 A81:2N:103- dos microprocessadores e, ainda,
encontrados disponveis em circuitos integrados comerciais.
(. M/19 S923.98
Antes de iniciarmos o assunto, vamos relembrar alguns tpicos importantes da soma
de 2 nmeros binrios:

0 0 1 1
+ 0 + 1 + 0 + 1
0 1 1 10
Aps essa breve introduo, vamos montar uma tabela verdade da soma de 2
nmeros binrios de 1 algarismo:
Representando cada nmero por 1 bit, podemos ento, montar um circuito que possui
como entradas A e B, e como sada, a soma dos algarismos (S) e o respectivo carry out(C).
As expresses caractersticas do circuito, extradas da tabela so:
S = A B
C = A.B
O circuito e a representao em bloco visto abaixo:
Este circuito Meio Somador tambm conhecido como H34K A../8, sendo a sada de
transporte denominada 0388A 9>:, ambos os termos derivados do ingls.
48
A % S C
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
C => Carry Out
(0 + 0 = 0 => C = 0)
(0 + 1 = 1 => C = 0)
(1 + 0 = 1 => C = 0)
(1 + 1 = 0 => C = 1)
transporte
(circuito) (representao em bloco)
(.2 S923.98 C92C4/:9
O Meio Somador possibilita efetuar a soma de nmeros binrios com 1 algarismo.
Para se fazer a soma de nmeros binrios de mais algarismos, esse circuito torna-se
insuficiente, pois no possibilita a introduo do transporte de entrada proveniente da coluna
anterior. Para melhor compreenso, vamos analisar o caso da soma: 1001
2
+ 101
2
. Assim
sendo, temos:

1 1 1 0
+ 0 1 1 0
1 0 1 0 0
A coluna 1 tem como resultado o carry out igual a 0. A coluna 2 tem como resultado 0
e um carry out igual a 1. A coluna 3 tem um carry in igual a 1 (carry out da coluna anterior),
possui resultado 1 e carry out igual a 1. A coluna 4 tem carry in igual a 1, resultado igual a 0
e carry out 1. A coluna 5 possui apenas um carry in (carry out da coluna 4) e, obviamente,
seu resultado ser igual a 1.
Para fazermos a soma de 2 nmeros binrios de mais algarismos, basta somarmos
coluna a coluna, levando em conta o carry in que nada mais que o carry out da coluna
anterior.
O Somador Completo um circuito para efetuar a soma completa de uma coluna,
considerando o carry in. Vamos, agora, montar uma tabela verdade deste circuito.
Vamos, ento, escrever as expresses caractersticas, sem simplificao, de um
Somador Completo:
S = A.B.Ci + A.B.Ci + A.B.Ci + A.B.Ci
Cout = A.B.Ci + A.B.Ci + A.B.Ci + A.B.Ci
Transpondo para o diagrama de
Veitch-Karnaugh, temos:
S:
49
A % C S C1
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
A
A
B B
Ci
Ci
Ci
0 1 0 1
1 0 1 0
Ci => Carry in
(0 + 0 + 0 = 0 e Ci = 0)
(0 + 0 + 1 = 1 e Ci = 0)
(0 + 1 + 0 = 1 e Ci = 0)
(0 + 1 + 1 = 0 e Ci = 1)
(1 + 0 + 0 = 1 e Ci = 0)
(1 + 0 + 1 = 0 e Ci = 1)
(1 + 1 + 0 = 0 e Ci = 1)
(1 + 1 + 1 = 1 e Ci = 1)
Conforme j estudado, podemos escrever:
S = A B Ci
C9>::
Vamos atravs das expresses, esquematizar o circuito Somador Completo:
Da mesma forma, o circuito apresentado em bloco visto abaixo:
O circuito Somador Completo tambm conhecido como F>44 A../8, sendo a
entrada de transporte denominada 0388A 16, ambos os termos derivados do ingls.
50
A
A
B B
Ci
Ci
Ci
0 0 1 0
0 1 1 1
Cout = B.Ci + A.Ci + A.B
Somador
Completo
A
Ci
B
S
Cout
U1
AND2
U2
AND2
U3
AND2
U4
EOR2
U5
EOR2
U6
OR3
A
B
Cin
S
Co!
Vamos, para exemplo de aplicao, montar um sistema em blocos que efetua a soma
de 2 nmeros de 4 bits, conforme o esquema a seguir:
X
3
X
2
X
1
X
0
+ Y
3
Y
2
Y
1
Y
0
Cout S
3
S
2
S
1
S
0
Para efetuar a soma dos bits X
0
e Y
0
dos nmeros (1 coluna), vamos utilizar um Meio
Somador, pois no existe carry in, mas para as outras colunas utilizaremos Somadores
Completos, pois necessitaremos considerar os transportes provenientes das colunas
anteriores. O sistema montado visto logo abaixo:
(.# M/19 S>5:83:98
Antes de iniciarmos o assunto, vamos relembrar alguns pontos importantes da
subtrao de nmeros binrios:
0 - 0 = 0
0 - 1 = 1 e "vai um
1 - 0 = 1
1 - 1 = 0
Vamos montar a tabela verdade de uma subtrao de dois nmeros binrios de 1
algarismo:
51
A % S C9>:
0 0 0 0
0 1 1 1
1 0 1 0
1 1 0 0
0 - 0 = 0
0 - 1 = 1
1 - 0 = 1
1 - 1 = 0
Representado cada nmero por 1 bit, podemos montar um circuito com as entradas A
e B, e como sada, a subtrao (S) e o transporte de sada (Cout).
As expresses caractersticas do circuito, extradas da tabela, so:
S = A B
Cout = A.B
O circuito a partir destas, visto abaixo:
Em bloco, o circuito recebe a reprentao abaixo:
Do ingls, o circuito recebe a denominao H34K S>5:830:98.
(.( S>5:83:98 C92C4/:9
O Meio Subtrator possibilita-nos efetuar a subtrao de nmeros binrios de 1
algarismo. Para se fazer uma subtrao com nmeros de mais algarismos, este circuito
torna-se insuficiente, pois no possibilita a entrada de transporte (Carry in), proveniente da
coluna anterior.
Para compreendermos melhor, vamos analisar a subtrao:
1100
2
+ 11
2
. Assim sendo, temos:
1 1 0 0

+ 1 1
1 0 0 1
A coluna 1 tem como resultado de sada 1 e apresenta um carry out igual a 1. A
coluna 2 tem um carry in igual a 1 (carry out da coluna anterior), um resultado igual a 0 e
Cout = 1. A coluna 3 tem: Ci = 1, resultado igual a 0 e Cout = 0. A coluna 4 tem: Ci = 0,
resultado igual a 1 e Cout = 0.
52
Meio
Somador
A
B
S
Cout
A
B
S
Co!
U7
EOR2
U8
NOT
U9
AND2
Para fazermos a subtrao de nmeros binrios de mais algarismos, basta
subtrairmos coluna a coluna, levando em conta o carry in, que nada mais que o carry out
da coluna anterior.
O Subtrator Completo um circuito que efetua a subtrao completa de uma coluna,
ou seja, considera o carry in provenjiente da coluna anterior. Vamos, agora, montar a
tabelka verdade deste circuito:
As expresses caractersticas extradas da tabela so:
S = A.B.Ci + A.B.Ci + A.B.Ci + A.B.Ci
Cout = A.B.Ci + A.B.Ci + A.B.Ci + A.B.Ci
Vamos simplificar estas expresses:
S: C9>::
O circuito derivado das expresses visto abaixo:
A % C S C9>:
0 0 0 0 0
0 0 1 1 1
0 1 0 1 1
0 1 1 0 1
1 0 0 1 0
1 0 1 0 0
1 1 0 0 0
1 1 1 1 1
A
A
B B
Ci
Ci
Ci
0 1 0 1
1 0 1 0
A
A
B B
Ci
Ci
Ci
0 0 1 0
0 1 1 1
(a) S = A B Ci
(b) S = A.B + A.Ci + B.Ci
U1
AND2
U2
AND2
U3
AND2
U4
OR3
U5
EOR2
U6
EOR2
U7
NOT
A
B
Cin
Co!
S
53
Em bloco, recebe a representao da figura abaixo:
A denominao derivada do ingls Full Subtractor.
Da mesma forma, podemos esquematizar um sistema subtrator para 2 nmeros de m
bits (m = n + 1). A figura abaixo mostra um sistema subtrator genrico para 2 nmeros de m
bits.
Neste sistema, o carry out do ltimo bloco torna-se desnecessria se o nmero
An...A0 (minuendo) for maior ou igual a Bn...B0 (subtraendo), porm podera ser utilizada no
caso contrrio para sinalizar que o resultado negativo, estando, ento, na notao do
complemento 2.
(.* S923.98[S>5:83:98 C92C4/:9

Podemos esquematizar um circuito que efetue as duas operaes. Para isso, vamos
introduzir uma outra entrada que permanecendo em nvel 0, faz o circuito efetuar uma soma
completa, e permanecendo em nvel 1, faz efetuar uma subtrao completa.
Vamos, agora, montar a tabela verdade do circuito, sendo M a varivel de controle (M
= 0 => soma e M = 1 => subtrao):
54
Subtrator
Completo
A
B
S
Cout
M A % C1 S C9>:
0 0 0 0 0 0
0 0 0 1 1 0
0 0 1 0 1 0
0 0 1 1 0 1
0 1 0 0 1 0
0 1 0 1 0 1
0 1 1 0 0 1
0 1 1 1 1 1
M A % C1 S C9>:
1 0 0 0 0 0
1 0 0 1 1 1
1 0 1 0 1 1
1 0 1 1 0 1
1 1 0 0 1 0
1 1 0 1 0 0
1 1 1 0 0 0
1 1 1 1 1 1
Soma Completa (M = 0) Subtrao Completa (M = 1)
An Bn
An-1 Bn-1 A1 B1
A0 B0
SUBTRATOR
COMPLETO
SUBTRATOR
COMPLETO
SUBTRATOR
COMPLETO
SUBTRATOR
COMPLETO
A B Cin
A B Cin A B Cin
A B
Cout S Cout S Cout S Cout S
Sn Sn-1
S1
S2
Vamos simplificar as sadas S e Cout, atravs dos diagramas de Veitch-Karnaugh:
No diagrama, obtemos;
S = A.B.Ci + A.B.Ci + A.B.Ci + A.B.Ci
Fatorando a expresso, temos:
S = A.(B.Ci + B.Ci) + A.(B.Ci + B.Ci)
S = A.(B Ci) + A.(B Ci)
S = A.(B C) + A.(B Ci)
S = A B Ci
C9>::
Do diagrama, obtemos: Cout = B.Ci + M.A.B + M.A.Ci + M.A.B + M.A.Ci
Fatorando a expresso, temos:
Cout = B.Ci + B(M.A + M.A) + Ci.(M.A + M.A)
Cout = B.Ci + B.(M A) + Ci.(M A)
Cout = B.Ci + (M A).(B + Ci)
55
A
A
B
B
B
C C
D D D
0 1 0 1
1 0 1 0
1 0 1 0
0 1 0 1
A
A
B
B
B
C C
D D D
0 0 1 0
0 1 1 1
0 0 1 0
0 1 1 1
Vamos ento esquematizar o circuito:
A figura abaixo mostra a reprentao deste circuito Somador/Subtrator Completo em
bloco:
E</80D019=:
1. Projete e mostre a simulao de um circuito somador onde A = 5 e B = 3.
2. Projete um circuito Somador/Subtrator para realizar A B onde A = +2 e B = -5.
Mostre a simulao.
56
Somador/
Subtrator
Completo
A
Ci
B
S
Cout
M
U1
EOR2
U2
EOR2
U3
EOR2
U4
AND2
U5
AND2
U6
OR2
U7
OR2
A
B
Cin
Co!
S
"
* ! CIRCUITOS COM%INACIONAIS +PRO,ETO-
O circuito combinacional aquele em que a sada depende nica e exclusivamente
das combinaes entre as variveis de entrada.
Podemos utilizar um circuito lgico combinacional para solucionar problemas em que
necessitamos de uma resposta, quando acontecerem determinadas situaes,
representadas pelas variveis de entrada.
A figura abaixo ilustra a seqncia do processo, onde, a partir da situao, obtemos a
atbela verdade verdade e a partir desta, atravs das tecnicas j conhecidas, a expresso
simplificada e o circuito final.
*. P89Z/:9= ./ C180>1:9= C925163019631=
Nos itens subseqentes, mostraremos como obter um circuito para resolver um
problema utilizando a Eletrnica Digital a partir de uma situao prtica. A figura abaixo
mostra o esquema geral de um ciruito combinacional composto pelas variveis de entrada, o
circuito propriamente dito e sua(s) sada(s).
Notamos que o circuito lgico pode assumir diversas variveis de entrada e uma ou
mais sadas conforme o caso do projeto. A seguir, estudaremos, a ttulo de exemplo, casos
de 2, 3 e 4 variveis.
*.. C180>1:9= 092 2 V3817B/1=
57
STUAO
TABELA
VERDADE
EXPRESSO
SMPLF-
CADA
CRCUTO
CRCUTO
LGCO
A
B
C
Z
S
0
S
1
S
2
S
N
.
.
.
.
.
.
RUA A
PREFERENCAL
SEMFORO 1
SEMFORO 1
SEMFORO 2
SEMFORO 2
A figura acima representa o cruzamento das A e B. Neste cruzamento, queremos
instalar um sistema automtico para os semforos, com as seguintes caractersticas:
1 Quando houver carros transitando somente na Rua B, o semforo 2 dever
permanecer verde para que estes automveis possam trafegar livremente.
2 Quando houver carros transitando somente ba rua A, o semforo 1 dever
permanecer verde pelo mesmo motivo.
3 Quando houver carros transitando nas duas ruas, deveremos abrir o semforo
para a Rua A, pois a preferencial.
Para solucionarmos este problema, podemos utilizar um circuito lgico. Para
montarmos este circuito lgico, necessitamos de sua expresso. Vamos, agora, analisando
a situao, obter sua tabela verdade.
Primeiramente, vamos estabelecer regras:
a. Existncia de carro na rua A: A = 1.
b. No existncia de carro na rua A: A = 0 ou A = 1.
c. Existncia de carro na rua B: B = 1.
d. No existncia de carro na rua B: B = 0 ou B = 1.
e. Verde do sinal 1 aceso: V
1
= 1.
f. Verde do sinal 2 aceso: V
2
= 1.
g. Quando V
1
= 1 => vermelho do semforo 1 apagado: V
m1
= 0.

verde do semforo 2 apagado V
2
= 0.

e vermelho do semforo 2 aceso: V
m2
= 1.
h. Quando V
2
= 1 => V
1
= 0, V
m2
= 0 e V
m1
= 1.
Vamos montar a tabela verdade:
A situao 0 (A = 0 e B = 0) representa a ausncia de veculos em ambas as ruas. Se
no temos carros, tanto faz qual sinal est aberto. Vamos adotar, por exemplo, que o verde
do sinal 2 permanea aceso. Neste caso, preenchemos a tabela verdade da seguinte
maneira:
58
S1:>3?@9 A %
0 0 0
1 0 1
2 1 0
3 1 1
V

V
2
V
2
V
22
S1:>3?@9 A %
0 0 0 0 1 1 0
V

V
2
V
2
V
22
(V
2
= 1 => V
1
= 0, V
m1
= 1 e V
m2
= 0)
A situao 1 (A = 0 e B = 1) representa de veculo na Rua B e ausncia de veculo na
Rua A, logo, devemos acender o sinal verde para a Rua B (V
2
= 1). Temos ento:
A situao 2 (A = 1 e B = 0) representa de veculo na Rua A e ausncia de veculo na
Rua B, logo, devemos acender o sinal verde para a Rua B (V
1
= 1). Temos ento:
A situao 3 (A = 1 e B = 1) representa a presena de veculos em ambas as ruas,
logo, devemos acender o sinal verde para a Rua A, pois esta a preferencial. Temos ento:
A tabela totalmente preenchida vista a seguir:
Vamos transpor a tabela para diagramas de Veitch-Karnaugh e agrupar para
obtermos as expresses simplificadas das sadas V
1
, V
2
, V
m1
e V
m2
:
59
S1:>3?@9 A %
1 0 1 0 1 1 0
V

V
2
V
2
V
22
(V
2
= 1 => V
1
= 0, V
m1
= 1 e V
m2
= 0)
S1:>3?@9 A %
2 1 0 1 0 0 1
V

V
2
V
2
V
22
(V
1
= 1 => V
2
= 0, V
m2
= 1 e V
m1
= 0)
S1:>3?@9 A %
3 1 1 1 0 0 1
V

V
2
V
2
V
22
(V
1
= 1 => V
m1
= 0, V
2
= 0 e V
m2
= 1 )
S1:>3?@9 A %
0 0 0 0 1 1 0
1 0 1 0 1 1 0
2 1 0 1 0 0 1
3 1 1 1 0 0 1
V

V
2
V
2
V
22
A
A
B B
0 0
1 1
A
A
B B
0 0
1 1
A
A
B B
0 0
1 1
(a)V
1
(b)V
m1
A
A
B B
0 0
1 1
(c)V
2
(d)V
m2
Pela tabela ou pelos diagramas, notamos que as expresses simplificadas so:
V
1
= V
m2
= A e V
2
e V
m1
= A.
O circuito, a partir destas expresses, visto abaixo:
Analisando as expresses obtidas, conclumos que a presena de carros na via
preferencial (A = 1) acarreta o acendimento do verde do semforo 1 e o vermelho do 2 (V1 =
Vm2 = 1) e, ainda, devido a ao do inversor do circuito, o apagamento do verde do
semforo 2 e vermelho do sinal 1 (V2 = Vm1 = 0). Da mesma forma, a ausncia de carros
nesta via (A = 0), causa a condio contrria (V1 = Vm2 =0 e V2 = Vm1 = 1), que possibilita
a abertura da via secundria, sendo a varivel B (indicadora dos veculos na Rua B)
eliminada das expresses pelo processo de simplificao, pois torna-se desnecessria em
funo das situaes consideradas no projeto.
*..2 C180>1:9= 092 # V3817B/1=
Deseja-se ulilizar um amplificador para ligar trs aparelhos: uma vitrola, um mp3
player e um rdio AM. Vamos elaborar um circuito lgico que nos permitir ligar os
aparelhos, obedecendo as seguintes prioridades:
1 prioridade: mp3 player
2 prioridade: vitrola
3 prioridade: rdio AM
sto significa que quando no ligarmos nem o mp3 player, nem a vitrola, o rdio AM,
se ligado, ser conectado ao amplificador. Se ligarmos a vitrola, automaticamente o circuito
conect-lo- entrada do amplificador, pois possui prioridade sobre o rdio AM. Se, ento,
ligarmos o mp3 player, este ser conectado ao amplificador, pois representa a 1 prioridade.
A partir disto, podemos montar o diagrama de blocos com as respectivas ligaes:
60
V
1
V
m2
V
2
V
m1
A
Mp3 Player
A
Vitrola
B
Rdio AM
C
Amplificador
S
A
CH 1 S
B
S
C
CH 3 CH 2
Neste projeto, o circuito lgico receber as informaes das variveis de entrada A, B
e C, representando os aparelhos, e atravs das sadas S
A
, S
B
e S
C
comutar as chaves
CH1, CH2 e CH3 para fazer a conexo conforme a situao requerida.
Convenes utilizadas
=> Variveis de entrada (A, B e C): aparelho desligado = 0 e ligado = 1.
=> Sadas (S
A
, S
B
e S
C
): S = 0 => chave aberta e S = 1 => chave fechada.
Para preenchermos a tabela, vamos analisar todas as oito situaes possveis:
Caso 0 Os 3 esto desligados, logo, condio =>
irrelevante, pois no importa qual
chave deve ser ligada.
Caso 1 Est ligado apenas o AM, logo somente =>
S
C
assume valor 1.
Caso 2 Est ligado apenas a vitrola, logo somen =>
te S
B
assume valor 1.
Caso 3 Esto ligados o AM e a vitrola. A vitrola =>
tem prioridade sobre o AM, logo somen
te S
B
assume valor 1.
Caso 4 Est ligado apenas o mp3 player, logo =>
somente o S
A
assume valor 1.
caso 5 Esto ligados o mp3 player e o AM. O =>
mp3 player a 1 prioridade, logo somen
te S
A
assume valor 1.
caso 6 anlogo ao caso 5. =>
caso 7 anlogo ao caso 5 ou 6 =>

Feita a anlise de cada situao, podemos preencher a tabela verdade:
61
S1:>3?@9 A % C
0 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1
6 1 1 0
7 1 1 1
S
A
S
%
S
C
X X X
S
A
S
%
S
C
0 0 1
0 1 0
0 1 0
1 0 0
1 0 0
1 0 0
1 0 0
Transpondo para os diagramas, temos:
O circuito, obtido a partir das expresses, visto abaixo:
62
S1:>3?@9 A % C
0 0 0 0 X X X
1 0 0 1 0 0 1
2 0 1 0 0 1 0
3 0 1 1 0 1 0
4 1 0 0 1 0 0
5 1 0 1 1 0 0
6 1 1 0 1 0 0
7 1 1 1 1 0 0
S
A
S
%
S
C
A
A
B B
C C C
(a)
X 0 0 0
1 1 1 1
A
A
B B
C C C
X 0 1 1
0 0 0 0
(b)
A
A
B B
C C C
X 1 0 0
0 0 0 0
(c)
=> S
A
= A
=> S
B
= A.B
=> S
C
= A.B
U1
AND2
U2
AND2
U3
NOT
U4
NOT
A B
SA
SB
SC
Analisando as expresses obtidas, conclumos que o mp3 player ser conectado ao
amplificador (S
A
= 1 => CH1 fechada), quando for ligado (A = 1), independentemente dos
outros aparelhos, pois S
A
= A; que a vitrola ser conectado (S
B
= 1 => CH2 fechada) quando
ligado (B = 1) e quando o mp3 player no o for (A = 0), pois sua expresso S
B
= A.B e que
o rdio AM apenas ser conectado (S
C
= 1 => CH3 fechada), quando os outros dois no o
estiverem (A = 0 e B = 0), pois S
C
= A.B. Um outro ponto importante a ser observado que
pelo fato de termos considerado a condio irrelevante do terceiro diagrama como 1 para
maior simplificao, a varivel C foi eliminada da expresso, bastando apenas os outros
estarem desligados para que a conexo do rdio AM seja feita, sendo evidente que seu
funcionamento prtico, em termos de adio, fique vinculado a sua ligao.
*..# C180>1:9= 092 ( V3817B/1=
Vamos supor agora, que uma empresa queira implantar um sistema de prioridade nos
seus intercomunicadores, da seguinte maneira:
Presidente: 1 prioridade
Vice-Presidente: 2 prioridade
Engenharia: 3 prioridade
Chefe de seo: 4 prioridade
Esquematicamente, temos:
Primeiramente, vamos estabelecer as variveis de entrada e sada do circuito lgica e
as convenes do projeto:
Variveis de entrada:
=> intercomunicador do presidente: A
=> intercomunicador do vice-presidente: B
=> intercomunicador da engenharia: C
=> intercomunicador do chefe de seo: D
Convees utilizadas:
=> presena de chamada: 1 63
PRES. V. PRES. ENG.
CHEFE
DE
SEO
A D B C
S
A
CH 1 S
B
S
C
CH 3 CH 2 S
D
CH 4
NTER.
CENTRAL
=> ausncia de chamada: 0
Sadas: S
A
, S
B
, S
C
e S
D
Convees utilizadas:
=> efetivao de chamada: 1
=> no efetivao de chamada: 0
Estabelecidas as convenes, montamos a tabela verdade:
Logo aps, obtemos as expresses de sada simplificadas atravs dos diagramas de
Veitch-Karnaugh:
64
A % C D SA S% SC SD
0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 1
0 0 1 0 0 0 1 0
0 0 1 1 0 0 1 0
0 1 0 0 0 1 0 0
0 1 0 1 0 1 0 0
0 1 1 0 0 1 0 0
0 1 1 1 0 1 0 0
1 0 0 0 1 0 0 0
1 0 0 1 1 0 0 0
1 0 1 0 1 0 0 0
1 0 1 1 1 0 0 0
1 1 0 0 1 0 0 0
1 1 0 1 1 0 0 0
1 1 1 0 1 0 0 0
1 1 1 1 1 0 0 0
no efetua chamada
efetua chamada do chefe da seo
Efetua chamada da engenharia
Efetua chamada da engenharia, pois
prioritria;
Efetua chamada do vice-presidente
Efetua chamada da engenharia, pois
prioritrio
Efetua chamada do presidente
Efetua chamada do presidente, pois
a 1 prioridade.
A
A
D D D
B
B
B
C C
(a) S
A
= A
0 0 0 0
0 0 0 0
1 1 1 1
1 1 1 1
A
A
D D D
B
B
B
C C
1 1 1 1
0 0 0 0
0 0 0 0
0 0 0 0
(b) S
B
= A.B
A
A
D D D
B
B
B
C C
0 0 0 0
0 0 0 0
0 0 0 0
0 0 1 1
(c) S
C
= A.B.C
A
A
D D D
B
B
B
C C
0 0 0 0
0 0 0 0
0 0 0 0
0 1 0 0
(d) S
d
= A.B.C.D
Por ltimo, obtemos o circuito, que visto na figura a seguir:
Da mesma forma que no exemplo com 3 variveis, a sada ser acionada (1) quando
houver inteno de que tal situao ocorra (varivel respectiva = 1) e no haja acionamento
dos anteriores por ordem de prioridade (variveis barradas = 0). Analogamente, podemos
aplicar o mesmo processo para os outros tipos de sistuaes prticas que envolvam casos
de prioridades, bem como, de mais variveis.
Exerccios:
1. Projete um circuito de votao eletrnica para ser usado por trs diretores de uma
companhia. Assumir que um voto SM represente um nvel lgico "1 e um voto NO seja
dado por um nvel lgico "0. No a voto preferencial, o sistema o da maioria.
3. Encontre as expresses nas formas padres de mintermos e maxtermos.
5. Desenhe o circuitos lgicos referentes as formas padres.
2. Um hotel tem 4 quartos (w,x,y,z) e 2 office-boys. Cada quarto capaz de solicitar
servio de quarto e uma solicitao deve ser atendida por um dos office-boys. nfelizmente,
os ocupantes dos quarto w e x se desgostaram com o primeiro office-boy e no aceitam
seus servios. Projete um circuito de alarme simplificado quando uma solicitao no for
atendida.
65
U1
AND2
U3
NOT
U4
NOT
A B
SA
SB
SC
U5
NOT
SD
U2
AND3
U6
AND4
C D
%I%LIOGRAFIA
DOETA, van V. e CAPUANO, Francisco Gabriel. E4/2/6:9= .3 E4/:8\6103
D1Q1:34. 6 ed. So Paulo: rica, 1987.
66