Sistemas Computacionais: Hardware

Gustavo Cotta 06/11/2011

Comunicao de Dados
Dados necessitam ser enviados para fora dos circuitos internos dos microcontroladores, CIs e processadores Necessidade de se estabelecer uma conexo precisa entre fonte e destino rudos, reflexo de linha, ... Taxa de transmisso mxima diretamente proporcional potncia e inversamente proporcional ao rudo

Canal de comunicao
Meio fsico sobre o qual a informao pode trafegar Informao: Representada por bits de dados individuais que podem ser encapsulados em mensagens de vrios bits. Um byte um exemplo de unidade de mensagem, que quando agrupados podem formar um frame

Canal de comunicao
Canal simplex:
Canal de comunicao no qual a direo de transmisso inalterada. Estao de rdio, tv, ...

Canal half-duplex:
Canal fsico simples no qual a direo de transmisso pode ser revertida. Mensagens fluem em ambas as direes, porm no ao mesmo tempo. Rdio, telefone, ...

Canal full-duplex:
Canal que permite que informaes sejam trocadas simultaneamente em ambas as direes. Pode ser visto como dois canais simplex conectados ao mesmo ponto

Comunicao Serial
Devido ao tamanho das mensagens, que em geral, so maiores que poucos bits, no se torna prtico a transmisso de todos os bits simultaneamente. Desta forma as mensagens so quebradas e transmitidas sequencialmente. Transmisso bit-serial e byte-serial

Comunicao Serial
Transmisso bit-serial
Transmite um bit da mensagem por vez atravs de um canal. Os bits so, ento, rearranjados no destino para recompor a mensagem original Transmisso Serial, mtodo mais comum para transmisso de dados entre CPU e perifricos.

Transmisso byte-serial
Transmite 8 bits por vez atravs de 8 canais paralelos. Assim como na transmisso bit-serial a mensagem ento recomposta no destino rearranjandos os bytes. Apesar de mais rpida que a transmisso bit-serial a presena do grande nmeros de canais torna a transmisso 8 vezes mais custosa. Usada apenas para curtas distncias Transmisso Paralela, interface de impressoras

Comunicao Serial
Taxa de transferncia: Velocidade que os dados so transmitidos por um canal e medido por transies eltricas por segundo. EIA232 Norma que define a ocorrncia de uma transio de sinal por bit, sendo assim, a taxa de transferncia e a taxa de bits so idnticas: 9600 bauds = 9600 bits/s

Comunicao Serial
Eficincia do canal de comunicao computada pela relao entre o nmero de bits utilizveis e o nmero de bits transferidos por segundo. Isto exclui os bits de sincronismo, paridade , formatao e deteco de erro

Comunicao Serial
Sistemas sncronos
Canais separados so utilizveis, um para transmisso de dados e outro para transmitir a informao de tempo O canal de temporizao transmite pulsos de clock para o receptor, desta forma o receptor capaz distinguir os bits individuais. O sincronismo garantido pelo fato que o transmissor o responsvel por gerar os pulsos que comandaram a leitura do receptor

Comunicao Serial
Sistemas sncronos
Existem porm, tcnicas que so capazes de compor o sinal de clock e dados em um mesmo canal
Codificao NRZ (Non-Return-to-Zero) Codificao Manchester ...

Comunicao Serial
Sistemas sncronos

Comunicao Serial
Sistemas assncronos
Informao trafega por meio de um canal nico Transmissor e receptor devem ser configurados antecipadamente para que a conexo seja estabelecida Receptor e Transmissor geram individualmente seus pulsos de clocks que devero ser bem prximos

Comunicao Serial
Protocolo mais comum utilizado na comunicao serial
Dados so enviados em pequenos pacotes, de 10 a 11 bits Um pacote sempre inicia em nvel lgico 0, start bit, o canal em repouso representado pelo nvel lgico 1.

Comunicao Serial

Comunicao Serial
Devido a possveis perda de informao durante a transmisso, faz-se necessrio um sistema de deteco de erros de transmisso ou at mesmo correo do mesmo:
Paridade
Detectar possvel erro de transmisso*

Checksum
Detectar possveis erros de tranmisso, bem como correo caso cdigo adicional seja adicionado mensagem

Comunicao Serial
Devido a possveis perda de informao durante a transmisso, faz-se necessrio um sistema de deteco de erros de transmisso ou at mesmo deteco do mesmo:
Paridade
Detectar possvel erro de transmisso*

Checksum
Detectar possveis erros de tranmisso, bem como correo caso cdigo adicional seja adicionado mensagem

SPI
Full-duplex High-speed Master / Slave operation Sinais lgicos:
SCLK: Serial Clock, definido pelo dispositivo MASTER MOSI: Master Output, Slave Input MISO: Master Input, Slave Output SS: Slave Select, ativo em nvel lgico baixo, definido pelo dispositivo MASTER

SPI
A transmisso de dados iniciada pelo dispositivo master, aps o mesmo ter configurado seu clock de acordo com a frequncia do dispositivo escravo. O dispositivo master transiciona o pino SS do dispositivo desejado para o nvel lgico baixo (iniciando o processo de comunicao com o dispositivo escravo) Durante o ciclo de clock a transmisso de dados realizada atravs de um canal full-duplex

USART

I2C

Two-wire