Circuitos Sequenciais:

Latches e Flip-Flops
 CIRCUITO COMBINACIONAL VS
SEQUENCIAL
 Circuito combinacional. O valor da saída do circuito depende
somente do valor de sua entrada atual.
• Um circuito combinacional não possui memória;
• Exemplos: todos os circuitos estudados até o momento.
 Circuito sequencial. A saída depende não apenas da entrada
atual, mas também de entradas anteriores;
• Efeito memória.
 FLIP-FLOPS – INTRODUÇÃO

 Um flip-flop é um circuito lógico sequencial que possui

dois estados estáveis e pode ser utilizado como uma
memória de 1 bit;
 Os flips-flops podem ter funcionamento assíncrono ou
síncrono (que utilizam clocks);
 Quando o flip-flop não utiliza um clock, ele é comumente
denominado latch (ou flip-flop simples);
 Devido ao seu comportamento, um flip-flop também é
denominado de multivibrador biestável.
 LATCH SR

 Um latch S-R é um circuito lógico que possui duas entradas,

denominadas S e R (Set e Reset), e duas saídas com níveis
lógicos complementares, comumente denominadas 𝐐 e 𝐐;
 A entrada S, quando ativada, faz com que a saída Q vá para 1
(operação Set);
 Já a entrada R, quando ativada, faz com que a saída Q vá para
0 (operação Reset);
 Em um latch S-R não é permitida a ativação de R e S
simultaneamente;
 O estado das saídas não é alterado quando ambos R
e S estão
desativados;
 LATCH SR COM PORTAS NOR
R (reset) 𝐒 𝐑 𝐐 𝐧𝐞𝐱𝐭 Ação
0 0 Q Mantém o
Q estado das
saídas
0 1 0 Limpa a saída
Q (Reset)
1 0 1 Ativa a saída Q
(Set)
1 1 X Não permitido

S (set) Q
• 𝑅 = 𝑆 = 0 é o estado de repouso do
latch (as saídas permanecem com
seus valores atuais);
• 𝑅 = 𝑆 = 1 é uma entrada não
permitida, uma vez que levaria as
saídas para um estado inconsistente
(com Q e Q ambos iguais a 0).
 REPRESENTAÇÃO DE UM FLIP-
FLOP (FF)
 Representação genérica de um FF
Saídas possíveis:

ou

 Representação de um Latch S-R

 LATCH SR COM PORTAS
NAND
 Ao contrário de um latch com portas NOR, um latch com portas
NAND está em estado de repouso (saídas inalteradas) quando
ambas as entradas estão em nível alto;
 As operações Set e Reset são efetuadas quando as respectivas
entradas recebem o valor lógico 0;
 LATCH SR COM PORTAS NAND
 Quando ambas as entradas são iguais a 1, o estado
das saídas permanece igual ao estado anterior.
 SINAIS DE
CLOCK
 Há diversas situações em que os circuitos lógicos precisam operar de
maneira sincronizada;
 Para esses casos, utiliza-se comumente um sinal especial de controle
e
sincronia, que é denominado sinal de clock (relógio);
 Um sinal de clock é caracterizado por uma variação regular entre dois
estados e é frequentemente representado como uma sequência de pulsos
retangulares (onda quadrada):
 FLIP-FLOPS COM
CLOCK

 As entradas de controle não terão efeito sobre a saída 𝑄, até

que uma transição de ativação do clock ocorra. Por isso, elas
são denominadas entradas de controle síncronas;
FLIP-FLOP SR COM
CLOCK
 FLIP-FLOP SR COM
CLOCK

 Flip-flop S-R com clock disparado apenas nas bordas

de descida do clock
 FLIP-FLOP JK COM
CLOCK

 As entradas 𝐽 e 𝐾 de um flip-flop J-K com clock

controlam a sua saída 𝑄 de maneira semelhante ao
flip-flop S-R;
 Entretanto, a entrada 𝐽 = 𝐾 = 1 não causa uma
saída Q ambígua, mas sim uma inversão de seu valor;
 Quando 𝐽 = 𝐾 = 1, o flip-flop é dito estar em modo
de comutação, e o estado lógico das saídas mudará
para cada borda de ativação do clock;
FLIP-FLOP JK COM
CLOCK
CIRCUITO INTERNO DE UM FLIP-FLOP
JK
FLIP-FLOP JK
 FLIP-FLOP JK
Flip-flop JK duplo 74LS73
 EXERCÍCIO 1
 Aplique as formas de onda J, K e CLK mostradas a seguir no
flip-flop JK e determine a forma de onda da saída 𝑄.
Considere inicialmente 𝑄 = 0.

Q
 FLIP-FLOP D COM CLOCK
 Um flip-flop tipo D pode ser obtido a partir de um flip-flop J-
K com as entradas interligadas por uma porta inversora;
 Como resultado, o nível lógico da entrada D é “transferido”
para a saída Q
a cada borda de ativação do clock;
 Dessa forma, o FF tipo D pode ser convenientemente utilizado
como um dispositivo de memória de 1 bit;
FLIP-FLOP D COM
CLOCK
 FLIP-FLOP T
 Um flip-flop tipo T pode ser obtido a partir de um flip-flop J-K
com as entradas J e K interligadas (sem um inversor);

Flip-flop T sensível à borda de subida do clock

 Observe que quando 𝑇 = 0, o flip-flop mantém em suas

saídas o estado anterior; e quando 𝑇 = 1, o flip-flop opera
em modo de comutação, invertendo as saídas a cada subida
do clock;
 EXERCÍCIO 2
 Aplique as formas de onda ilustradas a seguir no flip-flop
JK fornecido e obtenha a forma de onda na saída Q.

1
Q
0
EXERCÍCIO 2
(RESPOSTA)
 FLIP-FLOP JK MESTRE-ESCRAVO
Mestre Escravo

 Veja explicação detalhada em:

http://www.electronics-tutorials.ws/sequential/seq_2.html
FLIP-FLOP JK MESTRE-ESCRAVO

Mestre
Escravo

J 𝑄𝑀
Q

CLK

𝑄𝑀 Q
K
 FLIP-FLOP JK MESTRE - ESCRAVO

O flip-flop mestre-escravo elimina todos os problemas de

temporização usando dois flip-flops SR conectados juntos em uma
configuração em série. 
Um flip-flop atua como o circuito “Master”, que dispara na borda
de ataque do pulso do clock, enquanto o outro atua como o circuito
“Slave”, que dispara na borda descendente do pulso do clock. Isso
resulta nas duas seções, a seção mestre e a seção escrava sendo
habilitadas durante meios ciclos opostos do sinal de clock.
 FLIP-FLOPS COM ENTRADAS
ASSÍNCRONAS

 As entradas S, R, J, K e D dos flip-flops com clock estudados

até o momento são denominadas entradas de controle
síncronas, pois seu efeito na saída do FF é sincronizado com a
entrada CLK;
 Alguns flip-flops também possuem entradas que operam
independentemente das entradas síncronas e do clock. Elas
são denominadas entradas assíncronas;
 Tais entradas podem ser usadas para colocar o FF no estado 1
ou 0 em qualquer instante, independentemente das condições
das outras entradas.
 FLIP-FLOP JK COM ENTRADAS
ASSÍNCRONAS

 Entrada 𝑃𝑅𝐸𝑆𝐸𝑇: quando em nível baixo, altera a saída Q

para 1, independentemente das entradas CLK, J e K;
 Entrada 𝐶𝐿𝐸𝐴𝑅: quando em nível baixo, altera a saída Q para
0, independentemente das entradas CLK, J e K.