MSH11C MH Ed5 Marconi

HARDWARE
MSH11C
MULTIPLEXADOR ADD/DROP SÍNCRONO DE 155MBIT/S
MANUAL DE HARDWARE
VERSÃO 3.2
FL. 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
FOR. A4 A4 A4 A4 A4 A4 A4 A4 A4 A4 A4 A4 A4 A4 A4
ED. 5 5 5 5 5 5 5 5 5 5 5 5 5 5 5
FL. 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30
ED. 5 5 5 5 5 5 5 5 5 5 5 5 5 5 5
055/00 12/12/2000 FPM AO OS
N. ALTER. DATA ELABORADO VERIFICADO APROVADO
ED. 5 MSH11C 39000-MH1 FL. 1

HARDWARE
FL. 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45
ED. 5 5 5 5 5 5 5 5 5 5 5 5 5 5 5
FL. 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60
ED. 5 5 5 5 5 5 5 5 5 5 5 5 5 5 5
FL. 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75
ED. 5 5 5 5 5 5 5 5 5 5 5 5 5 5 5
FL. 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90
ED. 5 5 5 5 5 5 5 5 5 5 5 5 5 5 5
FL. 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105
ED. 5 5 5 5 5 5 5 5 5 5 5 5 5 5 5
FL. 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120
ED. 5 5 5 5 5 5 5 5 5 5 5 5 5 5 5
FL. 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135
ED. 5 5 5 5 5 5 5 5 5 5 5 5 5 5 5
FL. 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150
FOR. A4 A4 A4 A4 A4 A4 A4 - - - - - - - -
ED. 5 5 5 5 5 5 5 - - - - - - - -
ED. 5 MSH11C 39000-MH1 FL. 2

HARDWARE
DIREITOS AUTORAIS
Este documento corresponde à tradução para o idioma Português do documento MSH11C

155Mbit/s SYNCHRONOUS ADD/DROP MULTIPLEXER - Release 3.2 - 339-1084/**,
Functional Description Handbook, cujo original em Inglês pertence à empresa Marconi
S.p.A.
Nqueidade de representantes e distribuidores da Marconi S.p.A no Brasil, a Marconi

Transmissão S.A, detém os direitos de utilização, reprodução e divulgação deste documento.
Sendo assim, a utilização, reprodução ou divulgação, mesmo parcial deste documento, não
poderá ser executada sem autorização prévia e por escrito da Marconi Transmissão S. A.
Votorantim, 12 de Dezembro de 2000
ED. 5 MSH11C 39000-MH1 FL. 3

HARDWARE
ÍNDICE
1 - DESCRIÇÃO FUNCIONAL ...............................................................................................7

1.1 - INTRODUÇÃO ............................................................................................................8
1.2 - PARTES COMUNS 130-3492/XX ..............................................................................9
1.2.1 - INFORMAÇÕES GERAIS....................................................................................9
1.2.2 - PARTES COMUNS: INFORMAÇÕES GERAIS ..............................................12
1.2.3 - FUNÇÕES ...........................................................................................................12
1.2.4 - DESCRIÇÃO FUNCIONAL ...............................................................................13
1.2.5 - CARACTERÍSTICAS TÉCNICAS.....................................................................28
1.3 - SUB-UNIDADE DE LINHA ELÉTRICA STM-1 130-3558/01 ...........................29
1.3.1 - INFORMAÇÕES GERAIS..................................................................................29
1.3.2 - FUNÇÕES ...........................................................................................................29
1.3.3.1 - FUNÇÕES DE RECEPÇÃO ........................................................................31
1.3.3.2 - FUNÇÕES DE TRANSMISSÃO.................................................................31
1.3.3.3 - FUNÇÕES DE SUPERVISÃO ....................................................................32
1.3.3.4 - FUNÇÕES DE TEMPORIZAÇÃO..............................................................32
1.4 - SUB-UNIDADE DE LINHA ÓPTICA STM-1 130-349X/XX .............................33
1.4.2 - FUNÇÕES ...........................................................................................................33
1.4.3.3 - FUNÇÕES DE SUPERVISÃO ....................................................................36
1.4.3.4 - FUNÇÕES DE TEMPORIZAÇÃO..............................................................36
1.5 - SUB-UNIDADE TRIBUTÁRIA DE 16X1.5/2MBIT/S 130-3496/06 ..................37
1.5.2 - FUNÇÕES ...........................................................................................................37
1.5.3.3 - FUNÇÕES COMUNS ..................................................................................40
1.6 - SUB-UNIDADE TRIBUTÁRIA DE 32X1.5/2MBIT/S 130-3496/05 ..................41
1.6.2 - FUNÇÕES ...........................................................................................................41
1.6.3.3 - FUNÇÕES COMUNS ..................................................................................47
1.7 - SUB-UNIDADE TRIBUTÁRIA DE 1X34MBIT/S 130-3545/01.........................48
1.7.2 - FUNÇÕES ...........................................................................................................48
ED. 5 MSH11C 39000-MH1 FL. 4

HARDWARE
1.7.3.3 - FUNÇÕES COMUNS ..................................................................................50

1.8 - UNIDADE TRIBUTÁRIA DE 63X2MBIT/S 131-8977/01..................................51
1.8.2 - FUNÇÕES ...........................................................................................................52
1.8.3.3 - FUNÇÕES COMUNS ..................................................................................58
1.8.4.1 - MICROPROCESSADOR E MEMÓRIAS...................................................59
1.9 - UNIDADE DE COMUNICAÇÃO 131-8924/01...................................................60
1.9.2 - FUNÇÕES ...........................................................................................................60
1.9.3.1 - GERENCIAMENTO DO SOH ....................................................................62
1.9.3.2 - FUNÇÕES DE GERENCIAMENTO DA INTERFACE .............................64
1.9.3.3 - FUNÇÕES COMUNS ..................................................................................65
1.9.4.1 - MICROPROCESSADOR E MEMÓRIAS...................................................66
1.10 - UNIDADE ELÉTRICA STM-1 TIPO 1/2 131-8683/01 .....................................67
1.10.1 - INFORMAÇÕES GERAIS................................................................................67
1.10.2 - FUNÇÕES .........................................................................................................68
1.10.3 - DESCRIÇÃO FUNCIONAL .............................................................................70
1.10.3.1 - FUNÇÕES DE RECEPÇÃO ......................................................................72
1.10.3.2 - FUNÇÕES DE TRANSMISSÃO...............................................................75
1.10.3.3 - FUNÇÕES COMUNS ................................................................................77
1.10.4 - CARACTERÍSTICAS TÉCNICAS...................................................................78
1.10.4.1 - MICROPROCESSADOR E MEMÓRIAS.................................................78
1.11 - UNIDADE MUX/ÓPTICA STM-1 TIPO 2 131-8682/XX .................................79
1.11.1 - INFORMAÇÕES GERAIS................................................................................79
1.11.1.1 - FUNÇÕES ..................................................................................................81
1.11.2.1 - FUNÇÕES DE RECEPÇÃO ......................................................................86
1.11.2.2 - FUNÇÕES DE TRANSMISSÃO...............................................................89
1.11.2.3 - FUNÇÕES COMUNS ................................................................................91
1.11.3 - CARACTERÍSTICAS TÉCNICAS...................................................................92
1.11.3.1 - MICROPROCESSADOR E MEMÓRIAS.................................................92
1.12 - UNIDADE AUXILIAR TIPO 1 131-8690/01 .....................................................93
1.12.1 - FUNÇÕES .........................................................................................................93
1.12.2.1 - INTERFACE DA VIA OH .........................................................................96
1.12.2.2 - INTERFACE G.703..................................................................................100
1.12.2.3 - INTERFACE V.11....................................................................................100
1.12.2.4 - FUNÇÕES EOW ......................................................................................101
1.12.2.5 - CONTROLE E SINALIZAÇÃO ..............................................................102
1.12.3 - CARACTERÍSTICAS TÉCNICAS.................................................................103
1.12.3.1 - MICROPROCESSADOR E MEMÓRIAS...............................................103
1.13 - UNIDADE TRIBUTÁRIA DE 3X34MBIT/S 131-8685/01..............................104
ED. 5 MSH11C 39000-MH1 FL. 5

HARDWARE
1.13.1 - INFORMAÇÕES GERAIS..............................................................................104

1.13.2 - FUNÇÃO .........................................................................................................104
1.13.2.1 - TRANSMISSÃO ......................................................................................104
1.13.2.2 - RECEPÇÃO..............................................................................................105
1.13.2.3 - FUNÇÕES COMUNS ..............................................................................105
1.13.3 - DESCRIÇÃO FUNCIONAL ...........................................................................106
1.13.3.1 - LADO DE TRANSMISSÃO ....................................................................106
1.13.3.2 - LADO DE RECEPÇÃO ...........................................................................111
1.13.3.3 - FUNÇÕES COMUNS ..............................................................................112
1.14 - UNIDADE TRIBUTÁRIA DE 3X45MBIT/S 131-9251/01..............................115
1.14.2 - FUNÇÃO .........................................................................................................115
1.14.2.1 - TRANSMISSÃO ......................................................................................115
1.14.2.2 - RECEPÇÃO..............................................................................................116
1.14.2.3 - FUNÇÕES COMUNS ..............................................................................116
1.14.3.2 - LADO DE RECEPÇÃO ...........................................................................121
1.14.3.3 - FUNÇÕES COMUNS ..............................................................................122
1.15 - UNIDADE TRIBUTÁRIA G.703 DE 32X1.5/2MBIT/S 131-8977/02.............125
1.15.2 - FUNÇÕES .......................................................................................................126
1.15.3.1 - FUNÇÕES DE RECEPÇÃO ....................................................................128
1.15.3.2 - FUNÇÕES DE TRANSMISSÃO.............................................................130
1.15.3.3 - FUNÇÕES COMUNS ..............................................................................132
1.16 - UNIDADE TRIBUTÁRIA G.703 STM-1 / 1X140MBIT/S 131-9310/11 ........134
1.16.2 - COMPOSIÇÃO ...............................................................................................134
1.16.3.1 - RESUMO..................................................................................................136
1.16.3.2 - LADO DE RECEPÇÃO ...........................................................................137
1.16.3.4 - FUNÇÃO COMUM..................................................................................140
ED. 5 MSH11C 39000-MH1 FL. 6

HARDWARE
1 - DESCRIÇÃO FUNCIONAL
As descrições são divididas nas seguintes seções:
? ? Introdução
Descrições das unidades
? ? Partes Comuns 130-3492/xx
? ? Sub-unidade da Linha Elétrica STM-1 130-3558/01
? ? Sub-unidade de Linha Óptica STM-1 130-349x/xx
? ? Sub-unidade Tributária de 16x1.5/2Mbit/s 130-3496/06
? ? Sub-unidade Tributária de 32x1.5/2Mbit/s 130-3496/05
? ? Sub-unidade Tributária G.703 de 1x34Mbit/s 130-3545/01
? ? Sub-unidade Tributária G.703 de 63x1.5/2Mbit/s 131-8977/01
? ? Unidade de Comunicação 131-8924/01
? ? Unidade Mux/Elétrica G.703 STM-1 131-8683/04
? ? Unidade Mux/Óptica STM-1 131-8682/xx
? ? Unidade Auxiliar Tipo 1 131-8690/01
? ? Unidade Tributária de 3x34Mbit/s 131-8685/01
? ? Unidade Tributária de 3x45Mbit/s 131-9251/01
? ? Unidade Tributária G.703 de 32x1.5/2Mbit/s 131-8977/02
? ? Unidade Tributária G.703 STM-1 / 1x140Mbit/s 131-9310/11
ED. 5 MSH11C 39000-MH1 FL. 7

HARDWARE
1.1 - INTRODUÇÃO
As composições dos equipamentos são exibidas em detalhe no capítulo “Informações para o

Engenheiro de Sistema”, no manual de sistema.
Este manual trata das descrições funcionais individuais de cada unidade.
ED. 5 MSH11C 39000-MH1 FL. 8

HARDWARE
1.2 - PARTES COMUNS 130-3492/XX
1.2.1 - INFORMAÇÕES GERAIS
As funções da Sub-unidade de Partes Comuns são executadas pela placa mãe da Unidade
MOST. Desta forma, uma pequena descrição da Unidade MOST é demonstrada à seguir.
O diagrama de bloco abaixo apresenta uma explicação simplificada das funções da Unidade
MOST.
LINHA OESTE A
Feixe
STM-1
LINHA LESTE A
Feixe
STM-1 Das Unidades
Tributária e
MOST
Via SOH
Via STM-1
Feixe
Via de Controle
Tributário
Fig. 1 - Diagrama de bloco simplificado da Unidade MOST
ED. 5 MSH11C 39000-MH1 FL. 9

HARDWARE
Uma Unidade MOST assegura as seguintes funções:
? ? recepção/transmissão de dois feixes STM-1 elétrico/óptico;
? ? gerenciamento opcional de um Módulo Tributário;
? ? gerenciamento das cross-connections;
? ? gerenciamento de todos os alarmes das placas;
? ? extração de uma referência de temporização;
? ? gerenciamento da Interface F;
? ? gerenciamento parcial do SOH;
? ? gerenciamento da proteção do MSP;
? ? gerenciamento da proteção da placa;
? ? gerenciamento da proteção SNCP.
Na Unidade MOST estão fixados dois Módulos STM-1 (elétrico ou óptico). O sinal entrante
dessas linhas é convertido em um código NRZ e, após a extração do POH e SOH, é enviado
em direção ao comutador, como um sinal nibble de 38.88MHz.
O comutador, também fixado na Unidade MOST, é habilitado para realizar a cross-connect

equivalente a oito feixes STM-1 (representado por sinais nibble de 38.88MHz).
O microprocessador na Unidade MOST, em aditamento a supervisão da própria placa, coleta

os alarmes entrantes de todas as outras unidades. Quando duas Unidades MOST são fixadas,
apenas uma age como mestre (as duas unidades MOST comunicam-se através da via X-
MOST). Logo que a falha numa unidade MOST mestre é detectada, a outra comuta de um
condição stand-by para um estado operacional total.
O microprocessador permite também o gerenciamento de uma interface F, que é usada para

conectar o ADM-1 ao Controlador Local.
O componente Timex, fixado na Unidade MOST, pode extrair uma referência de

sincronização, selecionando uma das seguintes fontes (cada fonte é representada por um sinal
de 128KHz).
? ? Quatro sinais de linha STM-1 (representados por sinais de 128KHz)
? ? Sete portas Tributárias (uma no Tributário 1, Tributário 2 e Módulos Tributário MOST,

dois no Tributário 3 e um selecionado entre o Tributário 1, Tributário 2 e Módulos
Tributários MOST) (Representado por sinais de 128KHz)
ED. 5 MSH11C 39000-MH1 FL. 10

HARDWARE
? ? Duas fontes externas (2048Kbit/s ou 2048KHz).
Na unidade MOST está incluído um SOH ASIC, que permite o gerenciamento parcial do SOH
e POH. Esta função é usada para sustentar um máximo de quatro canais DCC, quando uma
Unidade de Comunicação não estiver disponível.
A proteção MSP (linha com proteção 1+1), é gerenciada pela Unidade MOST através do
ajuste dos bytes K1 e K2 do SOH.
A Unidade MOST também permite o gerenciamento da proteção da unidade tributária e da

proteção SNC.
ED. 5 MSH11C 39000-MH1 FL. 11

HARDWARE
1.2.2 - PARTES COMUNS: INFORMAÇÕES GERAIS
A Sub-unidade de Partes Comuns opera com um Controlador para todo equipamento, com um
comutador, com uma fonte de referência de temporização e, parcialmente, com um
gerenciador SOH.
1.2.3 - FUNÇÕES
A Sub-unidade de Partes Comuns, sustenta as seguintes funções:
? ? recepção/transmissão de oito vias STM-1 (em quatro bits), numa taxa de bit de
38.88Mbit/s;
? ? processamento de duas via STM-1 (dos módulos de linha), do nível STM-1 para o VC-4;
? ? processamento de duas vias STM-1 (dos módulos de linha), do nível VC-4 para o TU-12,
incluindo rejustificação e controle TU;
? ? processamento de duas vias STM-1 (dos módulos de linha), do nível TU-12 para o VC-4,
com inserção de controle e bits de justificação;
? ? processamento de duas vias STM-1 (dos módulos de linha), do nível VC-4 para STM-1;
? ? gerenciamento das cross-connections;
? ? gerenciamento da proteção MSP;
? ? gerenciamento da proteção da unidade tributária;
? ? gerenciamento da proteção SNCP;
? ? supervisão do equipamento e da unidade;
? ? gerenciamento de no máximo quatro DCCs;
? ? geração de relógio interno;
? ? gerenciamento da interface F em direção ao Controlador Local:
? ? alimentação da unidade através de um conversor CC/CC, presente na própria unidade;
? ? indicação de alarme (LEDs do painel frontal).
ED. 5 MSH11C 39000-MH1 FL. 12

HARDWARE
1.2.4 - DESCRIÇÃO FUNCIONAL
Neste parágrafo, será feita uma referência para o diagrama de bloco seguinte.
Via de Controle
SWITCH
ASIC
Fig. 2 - Diagrama de bloco simplificado da Sub-unidade de Partes Comuns
ED. 5 MSH11C 39000-MH1 FL. 13

HARDWARE
Funções de Recepção
O MUX-1 ASICS (Blocos 1 e 2), recebe uma via de quatro bits (em 38.88MHz), com um
sinal NRZ STM-1 e uma indicação de relógio recebido. A primeira operação é a extração e
verificação do termo de alinhamento (bytes A1 e A2 do SOH).
Então a operação de desembaralhamento é executada e os bytes SOH são extraídos.
Já que o MSH11C pode operar tanto como um Add/Drop (Terminal), ou como um

Regenerador, existem dois modos diferentes de manusear o feixe STM-1.
Regenerador
Para o Regenerador, somente os bytes RSOH são extraídos:
? ? os bytes A1, A2, J0, B1 e B2 são processados diretamente pela MUX-1 ASIC, que emite
qualquer indicação de alarme para o microprocessador;
? ? todos os outros bytes do RSOH são enviados para a VIA OVERHEAD.
Após o processamento do SOH, o MUX-1 ASICs envia um sinal STM-1 de quatro bits, de
38.88MHz, em direção ao painel frontal, onde ele será substituído por outra linha MUX-1
ASIC.
ALINHAMENTO
DO FEIXE DE
RECEPÇÃO
DESEMBARALHADOR
RECEPÇÃO RSOH para outra linha

MUX-1 ASIC
para via overhead
Fig. 3 - Diagrama de bloco simplificado da MUX-1 ASIC - Lado de recepção:

Regenerador
ED. 5 MSH11C 39000-MH1 FL. 14

HARDWARE
Add/Drop (Terminal)
Para o Add/Drop (Terminal), ambos bytes RSOH e bytes MSOH são extraídos:
? ? bytes A1, A2, B1 e B2 são processados diretamente pelos MUX-1 ASICs, o que emite
qualquer indicação de alarme em direção ao microprocessador;
? ? byte J0 (Identificador de Traço de Seção), é processado para detectar qualquer erro entre
os valores recebidos e os esperados;
? ? bytes para qualidade de sincronização (S1) e para sinalização MSP (K1 e K2), são
enviados para o GROOMER ASIC (Bloco 5), em um feixe STM-1 proprietário;
? ? todos os outros bytes do SOH são emitidos para a VIA OH.
Após o processamento do SOH, os MUX-1 ASICs processam o ponteiro da Unidade

Administrativa e, eventualmente, executam a rejustificação da Unidade Administrativa, de
forma a sincronizar a capacidade de carga do STM-1 com o sinal de Relógio recebido do
TIMEX (Bloco 8).
Uma vez que a capacidade de carga é sincronizada, os MUX-1 ASICs extraem o POH do
Container Virtual de ordem superior. Deste POH é extraído o byte J1 (Identificador de Traço
de Via), de forma a detectar qualquer eventual desequilíbrio entre os valores recebido e
esperado. O conteúdo deste POH é então elaborado e emitido na Via de Controle e na VIA
OH.
A capacidade de carga do Container Virtual de ordem superior é passada no formato de 8 bits

e é enviada em direção aos REJUSTIFICADORES ASICs (Blocos 3 e 4), através de uma via
de oito bits (a 19.44MHz).
Nos REJUSTIFICADORES ASICs, o TU POH e o ponteiro são processados. Alguns dos

bytes Overhead são diretamente gerenciados pelos MUX-1 ASICs, outros são enviados, parte
para a via OH, parte no feixe proprietário STM-1 e, depois da interpretação do ponteiro, a
capacidade de carga do TU é rejustificada, de forma a assegurar a sincronização do sinal
entrante com o Relógio usado pelo comutador.
Dos Blocos 3 e 4 o sinal é emitido em direção ao GROOMER ASIC (Bloco 5), em vias de
quatro bits, a 38.88MHz (estas vias são duplicadas e enviadas em direção ao GROOMER
ASIC na mesma placa, ou o GROMMER ASIC na outra Unidade MOST).
ED. 5 MSH11C 39000-MH1 FL. 15

HARDWARE
sincronização do
Sinal de Relógio
Sinal de dados
sinal multifeixe
de 38.88Mbit/s
de 38.88MHz e
DESEMBARALHADOR
Fig. 4 - Diagrama de bloco simplificado da MUX-1 ASIC e REJUSTIFICADOR ASIC -

Lado de recepção: Add/Drop (Terminal)
ED. 5 MSH11C 39000-MH1 FL. 16

HARDWARE
Funções de Transmissão
Como acontece no lado da recepção, existem duas formas diferentes para manusear o feixe
STM-1.
Regenerador
O MUX-1 ASICs recebe um sinal STM-1 de quatro bits, a 38.88MHz, da outra linha MUX-1
ASICs, através do painel traseiro. Então, o RSOH é adicionado ao sinal STM-1.
Como no lado da recepção, alguns bytes do RSOH são diretamente gerenciados pelos MUX-1
ASICs e os outros são recuperados pela via OH.
Então, o sinal NRZ é embaralhado e enviado em uma via de quatro bits, de 38.88MHz.
EMBARALHADOR
da via overhead
RSOH da outra linha
TRANSMITIDO MUX-1 ASIC
Fig. 5 - Diagrama de bloco simplificado do MUX-ASIC - Lado de transmissão:

Regenerador
ED. 5 MSH11C 39000-MH1 FL. 17

HARDWARE
Add/Drop (Terminal)
Nos Blocos 3 e 4 são recebidos duas vias de oito bits na taxa de bit de 38.88Mbit/s, dos dois
GROOMER ASICs (se uma segunda Unidade MOST estiver presente). Para cada sinal de
dados são emparelhados um sinal de sincronização de multifeixes e um sinal de relógio de
38.88MHz.
Os REJUSTIFICADORES ASICs executam uma verificação para determinar qual o sinal que
deve ser usado (um do MOST A e outro do MOST B). Os resultados desta verificação são
emitidos na VIA DE CONTROLE, para o Controlador MOST mestre, o que decide o sinal
extraído a ser usado.
O sinal de transmissão não foi rejustificado, assim os REJUSTIFICADORES ASICs somente

adicionam a Unidade Tributária POH e emitem uma via de oito bits (com taxa de bit de
19.44Mbit/s) em direção aos Blocos 1 e 2 (MUX-1 ASICs).
Os MUX-1 ASICs adicionam o Overhead VC de Ordem Superior, o ponteiro AU e o SOH.

Os bytes Overhead vem do GROOMER ASICs no feixe proprietário STM-1 (bytes K1, K2 e
S1) e são gerenciados diretamente na interface de linha (bytes J0 , J1), ou vem pela via OH.
O sinal obtido é embaralhado e enviado em direção aos módulos de linha STM-1, em uma via
de quatro bits (na taxa de bits de 38.88Mbit/s).
ED. 5 MSH11C 39000-MH1 FL. 18

ED. 5
HARDWARE
EMBARALHADOR
MSH11C
da via overhead
SOH EMITIDO
Sinal de relógio
REJUSTIFICADOR ASIC de 38.88MHz e
sincronização
do sinal
multifeixe
VC POH DE Sinal de dados

VERIFICAÇÃ
ORDEM Processamento de 38.88Mbit/s
O
SUPERIOR TU
DQUEIDADE
TU
39000-MH1
ASIC- Lado de transmissão: Add/Drop Terminal
FL. 19
Fig. 6 - Diagrama de bloco simplificado do MUX ASIC e do REJUSTIFICADOR
HARDWARE
Funções das Cross-connections
O GROMMER ASIC (Bloco 5) recebe oito vias STM-1, de 38.88MHz:
? ? duas dos TUREJ ASICs na própria placa;
? ? duas dos TUREJ ASICs na outra Unidade MOST (se presente);
? ? uma do Módulo Tributário da própria placa;
? ? uma do GROOMER ASIC na outra Unidade MOST (se presente); (*)
? ? três das Unidades Tributárias.
Em primeiro lugar o GROOMER ASIC manuseia os bytes Overhead dos feixes entrantes. Os
bytes Overhead são manuseados diretamente pelo GROOMER ASIC ou em cooperação com
o microprocessador (Bloco 7), são os seguintes:
? ? K1, K2 (bytes para comunicações APS);
? ? S1 (qualidade de sincronização);
? ? verificação de paridade (bytes 1 e 2 do byte V5).
Depois do gerenciamento Overhead, o Bloco 5 é usado para associar cada feixe STM-1
entrante a um feixe STM-1 sainte, em direção ao COMUTADOR ASIC (Bloco 6). O
GROOMER ASIC é usado para implementar as cross-connections em um nível AU-4.
O COMUTADOR ASIC recebe oito vias STM-1 de 38.88MHz do GROOMER ASIC. Essas
vias são tomadas, duas a duas, e o byte multiplexado, de forma a obter quatro sinais de oito
bits, cada um contendo dois bytes intercalados dos feixes STM-1.
Cada um desses sinais é enviado em direção à quatro bancos de DADOS RAM. Esses bancos
são compostos por quatro RAMs e o feixe STM-1 multiplexado é enviado para todos eles.
Cada RAM é conectada a quatro Multiplexadores 4:1 por uma linha de oito bits. As Cross-
connections do nível TU são implementadas pela leitura das memórias RAM e ativação dos
Multiplexadores 4:1, seguindo o esquema definido da lógica de controle, sob a supervisão do
microprocessador.
NOTA(*): Este feixe STM-1 é usado para o sinal do Módulo Tributário de outra
Unidade MOST. Se o GROOMER ASIC e a segunda Unidade MOST
falharem, este Módulo Tributário se torna inatingível.
ED. 5 MSH11C 39000-MH1 FL. 20

ED. 5
STM-1 Via 1 STM-1 Via 1
(38.88MHz) 2 bytes (38.88MHz)
HARDWARE
STM-1 Via 2 STM-1

STM-1 Via 2
(38.88MHz) DEMUX
(38.88MHz)
MSH11C
(38.88MHz) 4 DADOS 2 bytes (38.88MHz)
STM-1
STM-1 Via 4 RAMS STM-1 Via 4
DEMUX
(38.88MHz) (38.88MHz)

(38.88MHz) 2 bytes (38.88MHz)
4 DADOS STM-1
STM-1 Via 6 RAMS STM-1 Via 6
DEMUX
(38.88MHz) (38.88MHz)
39000-MH1
Fig. 7 - Diagrama de bloco do COMUTADOR 8x8 ASIC
STM-1 Via 7
STM-1 Via 7 2 bytes (38.88MHz)
(38.88MHz) STM-1
4 DADOS STM-1 Via 8
STM-1 Via 8 DEMUX
RAMS (38.88MHz)
(38.88MHz)
FL. 21
HARDWARE
Os dados saintes dos Multiplexadores 4:1, são enviados em direção à quatro

Demultiplexadores, os quais dividem o sinal de oito bits em dois sinais de quatro bits de
38.88MHz.
Estes oito feixes STM-1 são enviados em direção ao GROOMER ASIC, que insere os
seguintes bytes Overhead:
? ? K1, K2 (bytes para comunicações APS);
? ? S1 (qualidade de sincronização).
Então, oito vias STM-1, de 38.88MHz são enviadas pelo GROOMER ASIC:
? ? duas em direção aos TUREJ ASICs na própria placa;
? ? duas em direção aos TUREJ ASICs na outra Unidade MOST (se presente);
? ? uma em direção ao Módulo Tributário da própria placa;
? ? uma em direção ao GROOMER ASIC da outra Unidade (se presente);
? ? três em direção às Unidades Tributárias.
Proteção MSP
O GROMMER ASIC (Bloco 5) manuseia os bytes K1 e K2 do SOH, usados para gerenciar a

proteção MSP.
O Bloco 5 extrai esses bytes do SOH na linha de proteção e envia-os em direção ao

microprocessador, que elabora-os e comunica-os ao feixe STM-1 do GROOMER ASIC, para
ser usado como uma operação.
Outro critério de comutação pode ser a detecção do sinal de degradação ou falha na linha
(estas indicações são enviadas, pelas interfaces de linha, em direção do GROOMER ASIC,
usando os feixes internos do STM-1), ou um comando do software.
--------- Para maiores detalhes sobre a Proteção MSP, referir-se ao “Manual de

Sistema”.
Proteção da Unidade Tributária
O MSH11C permite a Proteção da Placa Tributária 1+1.
No esquema de proteção os feixes tributários entrantes são duplicados (um para a unidade de
operação e o outro para a de proteção). Portanto o GROOMER ASIC pode selecionar entre
dois feixes STM-1, associados para a mesma entrada tributária.
ED. 5 MSH11C 39000-MH1 FL. 22

HARDWARE
A detecção de falha de uma unidade protegida é executada pelo microprocessador (Bloco 7),
que comunica ao GROOMER ASIC, o feixe STM-1 a ser usado para a unidade protegida.
No lado de transmissão, a seleção entre a operação e o sinal de proteção, é feita na Unidade de

Conexão.
--------- Para maiores detalhes sobre a Proteção da Unidade Tributária, referir-se ao

“Manual de Sistema”.
Proteção SNC
Juntamente com as cross-connections, o COMUTADOR ASIC (Bloco 6), pode manusear a

proteção SNC, do nível AU-4 para TU-12.
A lógica de controle para a leitura de DADOS RAM, é recebida, do MUX-1 ASIC ou TUREJ
ASICs que elabora o SOH e o VC POH, a indicação de Falha de Sinal ou Degradação do
Sinal.
Esta indicação permite a lógica de controle para selecionar, em uma via protegida da cross-
connection, o VC para ser usado no lado da linha.
--------- Para maiores detalhes sobre a Proteção SNC, referir-se ao “Manual de

Sistema”.
Funções de Supervisão
O microprocessador (Bloco 7) pode detectar falhas e condições de mau funcionamento, tanto

dos componentes da unidade e de todas as unidades do equipamento. Os alarmes são emitidos
em direção ao Controlador Local e são exibidos nos LEDs do painel frontal.
O microprocessador é também usado para enviar mensagens de configuração para diferentes

componentes do equipamento. Para este propósito, ele comunica-se com outras unidades
através da Via de Controle.
Uma vez que somente uma Unidade MOST tem o total controle do equipamento (estado
MESTRE), há uma via de comunicação entre as duas Unidades MOST (quando equipadas).
Através desta via, a unidade MOST stand-by, pode detectar se a outra está operando
adequadamente ou não, se necessário, pode comutar para o estado MESTRE.
Esta via é também usada pela Unidade MOST MESTRE para acessar informações sobre o
estado da linha e módulos tributários em outra Unidade MOST.
Gerenciamento dos DCCs
Se a Unidade de Comunicação não está presente, a Unidade MOST pode gerenciar até 4
canais DCC. Esta operação é executada pelo SOH ASIC (Bloco 10), juntamente com o
microprocessador (Bloco 7).
ED. 5 MSH11C 39000-MH1 FL. 23

HARDWARE
O SOH ASIC pode manusear um máximo de quatro vias OH que são selecionadas das quatro
linhas e quatro tributários (duas unidades tributárias e dois módulos tributários). A seleção é
feita pelo Controlador Local, usando-se as seguintes opções.
? ? Linha Oeste A ou Linha Oeste B
? ? Linha Leste A ou Linha Leste B
? ? Linha Oeste B ou Unidade Tributária 2 ou Módulo Tributário A
? ? Linha Leste B ou Unidade Tributária 1 ou Módulo Tributário B
O sinal OH serial é convertido em um formato paralelo (8 bits). Então, o SOH ASIC

determina qual o feixe do slot de tempo tem que ser extraído e executa uma rejustificação do
slot de tempo do POH. Os dados extraídos são escritos em um canal de dados armazenado.
Cada canal OH é associado a um canal de dados sainte. Cada canal de dados pode ser
configurado como:
? ? DCCm - 576kbit/s (bytes D4-D12 do SOH);
? ? DCCr - 192kbit/s (bytes D1-D3 do SOH);
? ? 64Kbit/s (bytes do SOH);
? ? 64Kbit/s (bytes do POH).
Os bytes relevantes previamente armazenados são convertidos em um formato serial e

enviados pelo canal de dados selecionado, em direção ao microprocessador.
A referência de temporização de 64Kbit/s é extraída de uma referência de relógio entrante de

38.88MHz do TIMEX (Bloco 8).
Conversão Extração dos Bytes Conversão

SOH Relevantes Conexão do canal OH
Serial para Paralela para
(criação de um canal para Canal de Dados
VIA OH Paralela Serial Canal de
OH)
(6.4Mbit/s) Dados
Fig. 8 - Diagrama de bloco funcional do SOH ASIC: Lado de recepção
ED. 5 MSH11C 39000-MH1 FL. 24

HARDWARE
O SOH ASIC conecta um canal de dados para a via SOH e converte os dados entrantes de um
formato serial para um paralelo (8 bits). Este feixe de dados é escrito dentro de um
armazenador de transmissão.
Usando uma das referências de relógio de 38.88MHz entrante do TIMEX, é criada uma
referência de relógio de 6.48MHz.
A transmissão armazenada é lida em slots de tempo apropriados pelo canal OH, que usa a
referência de relógio de 6.48MHz. Os bytes do canal OH são inseridos nos slots de tempo
apropriados no feixe OH, considerando também o enchimento devido a justificação do POH.
O canal OH é então convertido do formato paralelo para o serial e enviado, pela via SOH
relevante, em direção a diferentes placas ou módulos.
Conversão Inserção de Bytes do Conexão do Canal de Conversão

Paralela para Canal de Dados no Dados para Canal OH Serial para
VIA OH (6.4Mbit/s) Serial feixe OH Paralela Canal de
Dados
Fig. 9 - Diagrama de bloco funcional do SOH ASIC : Lado de transmissão
Funções de Temporização
A Unidade MOST é fornecida com o componente TIMEX (Bloco 8), que pode extrair um
relógio para todo o equipamento, selecionando entre onze referências de temporização. Essas
referências de temporização são representadas por sinais de 128KHz, entrando pelas quatro
linhas e pelas cinco portas tributárias, e por sinais de 2.048KHz das duas fontes externas.
O componente TIMEX pode selecionar uma dessas fontes ou pode operar nos modos Free
Running ou Holdover. O sinal de relógio resultante é usado para sincronizar os sinais saintes
(tributário e linha) e para fornecer referências de temporização externa.
Um VCXO de 38.88MHz é usado para fornecer a referência de sincronismo para o

REJUSTIFICADOR TU ASICs (na própria placa ou em outra linha e as placas tributárias
STM-1), para o SUPERMAPEAMENTO ASICs (para placas tributárias de 2Mbit/s) e para o
GROOMER e COMUTADOR ASICs.
A referência de temporização sainte de 2048KHz é extraída por um VCXO de 2048Hz,

controlado pelo TIMEX.
A fonte de relógio interna é um oscilador de 32MHz.
ED. 5 MSH11C 39000-MH1 FL. 25

HARDWARE
Gerenciamento da Interface F
O microprocessador (Bloco 7) é conectado, através do painel traseiro, para a interface F para

conexão ao Controlador Local. Através dos canais DCC é possível também uma conexão para
um equipamento remoto.
Fonte de Alimentação
Na Sub-unidade de Partes Comuns é montado um conversor CC/CC (Bloco 9), que fornece as
tensões de alimentação para todos os componentes da própria placa e da linha e sub-unidades
tributárias.
O conversor CC/CC recebe uma tensão de alimentação duplicada de -48V e recupera as

tensões de alimentação de -5V, +3V, +5V e +15V.
A Sub-unidade de Partes Comuns recebe também uma tensão de serviço, de forma a assegurar
a operação dos LEDs do painel frontal mesmo na ausência da tensão de alimentação principal.
ED. 5 MSH11C 39000-MH1 FL. 26

HARDWARE
Indicação de Alarme (LEDs do Painel Frontal)
A Sub-unidade de Partes Comuns é equipada com os seguintes LEDs:
?? LED vermelho: acende quando uma falha interna é detectada no MOST;
? ? LED Verde CONF: acende quando a unidade está configurada;
? ? LED verde VS: acende para indicar a presença da tensão de serviço;
? ? LED vermelho URG: acende quando um alarme urgente é detectado;
? ? LED vermelho NURG: acende quando um alarme não urgente é detectado;
? ? LED vermelho INT: acende quando um alarme interno é detectado.
? ? LED vermelho EXT: acende quando um alarme externo é detectado.
? ? LED amarelo IND: acende quando uma indicação de alarme é detectada.
? ? LED amarelo ABN: acende quando uma operação anormal é detectada.
? ? LED amarelo MEM: acende após a operação de reconhecimento de um alarme.
O LED ABN (anormal) acende quando:
? ? o dispositivo de proteção óptica é desabilitado.
? ? um loopback interno para teste é ativado.
O LED MEM pode também ser habilitado por uma ação do Controlador Local.
ED. 5 MSH11C 39000-MH1 FL. 27

HARDWARE
1.2.5 - CARACTERÍSTICAS TÉCNICAS
Microprocessador e Memórias
Microprocessador: Motorola 68360
Memória de Dados: 1 x 4Mbyte DRAM
Memória do Bootstrap: 1 x 512Kbyte EPROM
Memória de Programa: 1 x 2Mbyte FLASH
Memória do Inventário: 1 x 128Kbyte EEPROM
Memória de Configuração: 1 x 512Kbyte FLASH
Memória do Inventário de Qualidade: 1 x 128Kbyte SRAM
ED. 5 MSH11C 39000-MH1 FL. 28

HARDWARE
1.3 - SUB-UNIDADE DE LINHA ELÉTRICA STM-1 130-3558/01
A Sub-unidade de Linha Elétrica STM-1 opera com uma interface de linha Elétrica (código
CMI) para o módulo de transporte síncrono de primeiro nível STM-1 de 155.520Mbit/s.
O sinal tratado está de acordo com a recomendação G.703 da ITU-T.
--------- Para maiores detalhes sobre as características do sinal STM-1, referir-se ao

1.3.2 - FUNÇÕES
A Sub-unidade de Linha Elétrica STM-1 sustenta as seguintes funções:
? ? recepção/transmissão de um sinal elétrico CMI de 155Mbit/s;
? ? conversão do sinal entrante de 155Mbit/s do código CMI para NRZ;
? ? conversão do sinal sainte de 155Mbit/s do código NRZ para CMI;
? ? conversão de um sinal serial de 155.520MHz dentro de um sinal paralelo de 38.88MHz

(em 4 bits);
? ? conversão de um sinal paralelo de 38.88MHz (em 4 bits), dentro de um sinal serial de

155.520MHz;
? ? geração de relógio interno.
ED. 5 MSH11C 39000-MH1 FL. 29

HARDWARE
Neste parágrafo, será feita uma referência ao seguinte diagrama de bloco.
Fig. 10 - Diagrama de bloco simplificado da Sub-Unidade de Linha Elétrica STM-1
ED. 5 MSH11C 39000-MH1 FL. 30

HARDWARE
1.3.3.1 - FUNÇÕES DE RECEPÇÃO
O sinal CMI STM-1 entrante é recebido pela Interface CMI INPUT (Bloco 2), que assegura o
casamento de impedância. O sinal é enviado em direção ao CMI-ASIC (Bloco 4), por meio de
sinais CMI_RX_P e CMI_RX_N.
O sinal CMI ASIC é convertido para o código NRZ e enviado em direção ao STM-1 ASIC
(Bloco 6), por meio do sinal DATA_155M_Rx.
Em seqüência, o CMI ASIC envia o sinal DCK em direção ao Bloco 5, que releva qualquer
eventual ausência de pulsos recebidos em direção ao Bloco 7, que extrai um sinal de relógio
de 155MHz do feixe recebido CMI.
A informação sobre o relógio extraído é enviada em direção ao STM-1 ASIC por meio do
sinal CLK_155M_Rx.
O STM-1 ASIC converte o sinal NRZ de serial para um formato paralelo, enviando um sinal
de dados de 38.88Mbit/s (R38_D), no formato de quatro bits e um sinal de relógio de
38.88MHz (RXclk) em direção aos conectores da placa (J01 e J02). Estes sinais são recebidos
e elaborados pelo MUX-1 ASIC na Sub-Unidade de Partes Comuns.
1.3.3.2 - FUNÇÕES DE TRANSMISSÃO
O STM-1 ASIC (Bloco 6) recebe um sinal de quatro bits, na taxa de bits de 38.88Mbit/s,
(TX38_1), pelos conectores da placa (J01 e J02). Estes sinais são lidos usando-se o sinal de
relógio emitido no TXclk.
O Bloco 8 inclui um VCO de 19.44MHZ, controlado pelo sinal VCXOPH e cria o sinal de
relógio de 155.52MHz, usado pelo STM-1 ASIC para transferir os dados em direção ao CMI
ASIC (Bloco 4).
O STM-1 ASIC converte os dados de paralelo para formato serial e envia-os em direção do
CMI ASIC na linha DATA_155M_Tx, juntamente com o sinal de relógio CLK_155M_Tx.
O CMI ASIC converte o sinal do STM-1 do código NRZ para CMI e envia-o em direção da
Interface CMI OUTPUT (Bloco 1), por meio de sinais CMI_TX_P e CMI_TX_N.
O Bloco 1 assegura a combinação da impedância, antes transmitindo o sinal CMI_OUT e

habilita a verificação do desempenho pelo Bloco 3, de forma a detectar os pulsos transmitidos
eventualmente perdidos.
ED. 5 MSH11C 39000-MH1 FL. 31

HARDWARE
1.3.3.3 - FUNÇÕES DE SUPERVISÃO
As funções do CMI e STM-1 ASICs (Blocos 4 e 6) são controladas pelo microprocessador na

Unidade MOST mestre.
1.3.3.4 - FUNÇÕES DE TEMPORIZAÇÃO
A Sub-Unidade de Linha Elétrica STM-1 é fornecida com um VCO de 19.44MHZ e um VCO

de 155.52MHz.
ED. 5 MSH11C 39000-MH1 FL. 32

HARDWARE
1.4 - SUB-UNIDADE DE LINHA ÓPTICA STM-1 130-349X/XX
A Sub-Unidade de Linha Óptica STM-1 opera com uma interface de linha Óptica para o
módulo de transporte síncrono de primeiro nível STM-1 de 155.520Mbit/s.
O sinal tratado está de acordo com a Recomendação ITU-T G.957.

1.4.2 - FUNÇÕES
A Sub-Unidade de Linha Óptica STM-1 realiza as seguintes funções:
? ? recepção/transmissão de um sinal óptico de 155Mbit/s;
? ? conversão do sinal óptico entrante de 155Mbit/s num sinal NRZ elétrico;
? ? conversão do sinal NRZ elétrico de 155Mbit/s num sinal óptico;
? ? conversão de um sinal serial de 155.520Mbit/s num sinal paralelo de 38.88MHz (em 4

bits);
? ? conversão de um sinal paralelo de 38.88MHz (em 4-bits) num sinal serial de

155.520MHz;
? ? geração de relógio externo;
? ? detecção de pulsos perdidos na recepção;
? ? verificação da potência do sinal entrante;
? ? regulamento interno da potência do laser emitido.
ED. 5 MSH11C 39000-MH1 FL. 33

HARDWARE
Neste parágrafo será feita uma referência ao seguinte diagrama de bloco:
Potência Óptica
Medição da
Fig. 11 - Diagrama de bloco da Sub-Unidade de Linha Óptica STM-1
ED. 5 MSH11C 39000-MH1 FL. 34

HARDWARE
O sinal de linha óptica STM-1 é convertido num sinal elétrico NRZ, por um componente
integrado PIN-FET (incluindo um foto diodo e um amplificador) (Bloco 2).
Do Bloco 2 o sinal NRZ é enviado em direção ao Bloco 3, que fornece a recuperação do

relógio. O sinal NRZ recebido é também usado para medir a potência óptica recebida (Bloco
10).
A medição do valor da potência óptica é convertido para um formato digital (Bloco 7) e em

seguida enviado em direção ao microprocessador. O valor POT2 é também usado pelo Bloco
11, de forma a detectar qualquer eventual desequilíbrio do pulso recebido. Esta condição é
comunicada ao microprocessador emitindo o sinal MIR.
O sinal STM-1 NRZ é enviado para o STM-1 ASIC (Bloco 8), por meio do sinal
DATA_155N_Rx, juntamente com a indicação do relógio, CLK_155M_Rx.
O STM-1 ASIC converte o sinal NRZ de um formato serial para um paralelo, enviando um
sinal de dados de 38.88Mbits (R38_D), no formato de 4 bits, e um sinal de relógio de
38.88MHz (RXclk), em direção aos conectores da placa (JO1 e JO2). Estes sinais são
recebidos e elaborados pelo MUX-1 ASIC na Sub-Unidade de Partes Comuns.
O STM1 ASIC (Bloco 8) recebe um sinal de 4 bits, na taxa de bit de 38.88Mbit/s (TX38_D),
dos conectores da placa (J01 e J02). Esses sinais são lidos usando-se o sinal de relógio
emitido no TXclk.
O Bloco 9 inclui um VCO de 19.44MHz controlado pelo sinal VCXOPH, e gera um sinal de
relógio de 155.52MHz, usado pelo STM-1 ASIC para transferir dados em direção a Interface
Óptica TX (Bloco 1).
O STM-1 ASIC converte os dados de um formato paralelo para um serial e envia-os em

direção ao Bloco 1 na linha DATA_155M_Tx, juntamente com o sinal de relógio
CLK_155M_Tx.
O Bloco 1 inclui todos os circuitos necessários para converter o sinal elétrico NRZ num
óptico. O transdutor elétrico/óptico é um laser da janela II.
A potência emitida pelo laser deve ser sintonizada de forma a manter constante o seu valor
médio. Para este propósito a corrente BIAS e a corrente modulada são sintonizadas pelos dois
loops de controle (Blocos 4 e 5).
ED. 5 MSH11C 39000-MH1 FL. 35

HARDWARE
O Bloco 5 assegura um sinal óptico com valor médio constante. O Bloco 4 age para limitar
possíveis picos da corrente BIAS fora da faixa aceitável.
O efeito global da ação conjunta dos Blocos 4 e 5 é sinal óptico emitido com valor médio
constante e sem picos fora da faixa aceitável para o receptor.
1.4.3.3 - FUNÇÕES DE SUPERVISÃO
No Bloco 7 é implementada a conversão Analógica/Digital dos seguintes valores medidos:
? ? Ith: limite atual do laser (pelo Bloco 5);
? ? Imod: modulação atual do laser (pelo Bloco 4);
? ? Ipot: corrente proporcional à potência média emitida (pelo Bloco 1);
? ? POT1-POT2: potência média recebida (pelo Bloco 10);
? ? NOTRAN: indicação de pulsos transmitidos e perdidos;
? ? Temperatura.
Todos esses valores são convertidos em um formato digital e transmitidos para o

microprocessador na Sub-unidade de Partes Comuns, que elabora-os de forma a detectar um
eventual mau funcionamento ou falhas.
O Bloco 7 assegura a sintonização da Sub-unidade, sob controle do microprocessador.
O Bloco 6 pode forçar o desligamento do laser, seja quando a corrente BIAS atinge o valor
aceitável pelo componente ou quando o microprocessador envia uma mensagem para
desabilitar o transmissor laser. O desligamento do laser permite implementar a proteção
óptica.
1.4.3.4 - FUNÇÕES DE TEMPORIZAÇÃO
A Sub-unidade de Linha Óptica STM-1 é fornecida com um VCO de 19.44MHz e um VCO

de 155.52MHz.
ED. 5 MSH11C 39000-MH1 FL. 36

HARDWARE
1.5 - SUB-UNIDADE TRIBUTÁRIA DE 16X1.5/2MBIT/S 130-3496/06
A Sub-unidade Tributária de 16x2Mbit/s opera com um sinal tributário de 1.5/2Mbit/s e

processador (multiplexando/demultiplexando).
--------- Para maiores detalhes sobre as características do sinal de 1.5/2Mbit/s, referir-

se ao “Manual de Sistema”.
1.5.2 - FUNÇÕES
A Sub-unidade Tributária de 16x2Mbit/s sustenta as seguintes funções:
? ? recepção/transmissão de um sinal elétrico 1.5/2Mbit/s (HDB3, AMI, B8ZS, NRZ);
? ? conversão da entrada do sinal de 1.5/2Mbit/s no código NRZ;
? ? conversão do sinal sainte de 1.5/2Mbit/s do NRZ para o código de linha tributária

(HDB3, AMI, B8ZS);
? ? mapeamento do sinal de 2Mbit/s para TU-12, com inserção do controle e bits de

justificação;
? ? mapeamento dos TU-12s dentro de uma estrutura pseudo-STM-1;
? ? mapeamento de uma estrutura pseudo-STM-1 dentro dos TU-12s;
? ? geração de referência do relógio.
ED. 5 MSH11C 39000-MH1 FL. 37

HARDWARE
Analógico
Analógico
Tx I/F
Rx I/F
SINCR.
Fig. 12 - Diagrama de bloco simplificado da Sub-Unidade Tributária de 16x2Mbit/s
Na referência seguinte será feito uma prévia do diagrama de bloco.
ED. 5 MSH11C 39000-MH1 FL. 38

HARDWARE
Os dezesseis sinais PDH entrantes (RX_n com n de 1 a 16), são recebidos pela interface RX
analógica (Bloco 2), que assegura uma combinação da impedância e envia os sinais RX-P e
RX_N em direção ao TRIB 16 ASIC (Bloco 3).
Os sinais analógicos são convertidos do código de linha (HDB3, AMI, B8ZS) dentro de um
código NRZ. Nesta etapa também é verificada a presença de indicações AIS e LOS entrantes.
Os sinais NRZ PDH são inseridos dentro dos containers SDH C12/C11, definidos na Rec.
ITU-T G707 (a referência do relógio é derivada dos 19.44MHz emitidos pelo
SUPERMAPEAMENTO ASIC). Nesta operação acontece a justificação, de forma a recuperar
qualquer eventual offset da freqüência (é permitido um offset máximo de ? 50p.p.m).
Os dezesseis C12/C11 são convertidos em VC12s, adicionando o material fixo e os seguintes

bytes:V5 (POH), N2 (monitoração da conexão tandem), J2 (identificador de traço de via) e K4
(definição do usuário).
Os VC-12s são inseridos no TU-12s com um offset definido pelo ponteiro feito de bytes V1 e
V2. Este offset é introduzido de forma a minimizar o jitter.
Os dezesseis TU-12s são inseridos no sinal STM-1 proprietário. A posição do TU-12s dentro
do STM-1 proprietário é dada pelo relógio (CK4SI) emitido pelo SUPERMAPEAMENTO
ASIC em direção do TRIB12 ASIC. Também o sinal de temporização de 19.44MHz
(CK19SI) usado para criar um STM-1 proprietário paralelo que é emitido pelo
SUPERMAPEAMENTO ASIC.
O TRIB16 ASIC emite um STM-1 proprietário (SInD) de 8 bits, em direção ao

SUPERMAPEAMENTO ASIC. Este STM-1 proprietário é mapeado na capacidade de carga
de outro sinal STM-1.
O SUPERMAPEAMENTO ASIC adiciona uma palavra de alinhamento e uma mensagem de

diagnóstico para o overhead deste sinal STM-1 (a mensagem de diagnóstico inclui
informações como o número do equipamento, número do canal, tipo de unidade, etc.).
O sinal STM-1 é então convertido no formato nibble (na freqüência de 38.88MHz) e enviado
em direção ao comutador, usando os sinais RX38MAP.
ED. 5 MSH11C 39000-MH1 FL. 39

HARDWARE
O SUPERMAPEAMENTO ASIC (Bloco 4), recebe um sinal STM-1 de um comutador

(TX38MAP), junto com um sinal de relógio de 38.88MHz (CK38).
No feixe STM-1 é verificada a mensagem de diagnóstico V4. Esta verificação inclui a

detecção da palavra de alinhamento, verificação da paridade e verificação do tipo de
equipamento, número do equipamento, número do canal, etc.
O sinal STM-1 é convertido no formato paralelo de 8 bits (na freqüência de 19.44MHz) e é

enviado em direção ao TRIB16 ASIC. Para o TRIB ASIC são também enviados dois sinais de
relógio: CK4DEn os quais são usados pelo TRIB16 ASIC para extrair seus dezesseis TU-12s
relevantes; o CK19DE que é usado pelo TRIB16 ASIC para ler o sinal de 19.44MHz.
Para cada TU12 são extraídos os bytes V1 e V2 e é determinada a localização de cada VC12.
Uma vez que o byte V5 é localizado, todos os outros bytes do POH são determinados (N2, J2
e K4). Estes bytes são usados para verificar a combinação da identificação de sinal, a
combinação do traço de via, paridade do sinal, etc.
De cada VC12 é extraído a capacidade de carga PDH, que é então convertida do NRZ para o
código de linha (HDB3,AMI, B8ZS).
Do TRIB16 ASIC, os dezesseis sinais analógicos (TX_P e TX_N), são enviados em direção à
interface analógica TX (Bloco 1). No Bloco 1, uma combinação da impedância é executada,
em seguida os sinais TX_n (com n de 1 a 16) são enviados em direção ao conector do painel
traseiro.
Os sinais TX_n são usados no Bloco 6 para detectar qualquer pulso Tx eventualmente
perdido. A indicação dos pulsos eventualmente perdidos é armazenada em um registro e pode
ser recuperada pelo microprocessador da Unidade MOST mestre.
1.5.3.3 - FUNÇÕES COMUNS
Para a descrição da Sub-unidade Tributária de 16x1.5/2Mbit/s, fazer referência à descrição da

Sub-unidade Tributária de 32x1.5/2Mbit/s.
ED. 5 MSH11C 39000-MH1 FL. 40

HARDWARE
1.6 - SUB-UNIDADE TRIBUTÁRIA DE 32X1.5/2MBIT/S 130-3496/05
A Sub-unidade Tributária de 32x2Mbit/s opera com um sinal tributário de 1.5/2Mbit/s e

O sinal tratado está de acordo a Recomendação ITU-T G.703.

1.6.2 - FUNÇÕES
A Sub-unidade Tributária de 32x2Mbit/s sustenta as seguintes funções:
? ? recepção/transmissão do sinal elétrico de 1.5/2Mbit/s (HDB3, AMI, B8ZS, NRZ);
? ? conversão do sinal entrante de 1.5/2Mbit/s num código NRZ;
? ? conversão do sinal sainte de 1.5/2Mbit/s de NZR para o código da linha tributária

(HDB3, AMI, B8ZS);
? ? mapeamento do sinal de 2Mbit/s num TU-12, com inserção de bits de controle e

justificação;
? ? mapeamento do TU-12 numa pseudo estrutura STM-1;
? ? mapeamento de duas pseudo estruturas num STM-1;
? ? mapeamento do STM-1 em duas pseudo estruturas STM-1;
? ? mapeamento de uma pseudo estrutura STM-1 num TU-12;
? ? mapeamento do TU-12 em sinal de 2Mbit/s;
? ? geração de relógio interno.
? ? geração da referência do relógio.
ED. 5 MSH11C 39000-MH1 FL. 41

HARDWARE
Analógico
Analógico
Rx I/F
Tx I/F
Fig. 13 - Diagrama de bloco simplificado da Sub-unidade Tributária de 32x2Mbit/s
À seguir, serão feitas referências ao diagrama de bloco prévio.
ED. 5 MSH11C 39000-MH1 FL. 42

HARDWARE
Os trinta e dois sinais PDH entrantes (Rx_n com n de 1 a 32) são recebidos pela interface
analógica RX (Bloco 2), que assegura o casamento de impedância do sinal e envia os sinais
RX_P e RX_M em direção a cada TRIB 16 ASIC (trinta e dois em direção aos Blocos 1-2).
Os sinais analógicos são convertidos do código de linha (HDB3, AMI, B8ZS) num código
NRZ. Nesta etapa, é também verificada a presença das indicações AIS ou LOS entrantes.
Os sinais NRZ PDH são inseridos nos containers SDH C12/C11, definidos na Rec. ITU-T
G.707 (a referência do relógio é derivada pelo sinal de relógio de 19.44MHz emitido pelo
quaisquer freqüências eventuais de offset (o offset máximo permitido é de ? 50p.p.m.).
Os dezesseis C12/C11s são convertidos em VC12s, adicionando-se o material fixado e os

seguintes bytes: V5 (POH), N2 (monitoração da conexão tandem), J2 (identificador de traço
de via) e K4 (definição do usuário).
Os VC-12s são inseridos nos TU-12s com um offset definido pelo ponteiro dos bytes V1 e V2.
Este offset é introduzido de forma a minimizar o jitter.
Os dezesseis TU-12s são inseridos num sinal STM-1 proprietário. A posição dos TU-12s,
dentro do STM-1 proprietário, é fornecido pelo relógio (CK4S1), emitido pelo
SUPERMAPEAMENTO ASIC em direção a cada TRIB 16 ASIC. Também o sinal de
temporização de 19.44MHz (CK19SI), usado para gerar o STM-1 proprietário paralelo, é
emitido pelo SUPERMAPEAMENTO ASIC.
Cada TRIB 16ASIC emite um STM-1 (SInD) proprietário de 8 bits em direção ao

SUPERMAPEAMENTO ASIC. Esses dois proprietários STM-1 são mapeados na capacidade
de carga de um único sinal STM-1.
O SUPERMAPEAMENTO ASIC adiciona a palavra de alinhamento e uma mensagem de

informações do número do equipamento, número do canal, tipo de unidade, etc.).
O sinal STM-1 é então convertido num formato nibble (numa freqüência de 38.88MHz) e
enviado em direção ao comutador, usando o sinal RX38MAP.
ED. 5 MSH11C 39000-MH1 FL. 43

ED. 5
Conversão do Código
de Linha
HARDWARE
Verificação do Sinal
PDH
Mapeamento do sinal
PDH em C12/C11
Mapeamento do
MSH11C
C12/C11 em VC12
(inserção de POH)
Mapeamento do VC12
em TU12
(inserção de ponteiro)
Mapeamento do
16 TU12 no STM-1
proprietário
Lado de recepção
39000-MH1
STM-1 Proprietário (19.44MHz)
SUPERMAPEAMENTO
Mapeamento de 2 Inserção de uma Conversão do Sinal

STM-1 proprietários mensagem de STM-1 de um formato
em um STM-1 interno diagnóstico no STM-1 de 8 bits para um
interno formato de 4 bits
FL. 44
Fig. 14 - Diagrama de bloco funcional do SUPERMAPEAMENTO e TRIB16 ASICs:
HARDWARE
O SUPERMAPEAMENTO ASIC (Bloco 8) recebe um sinal STM-1 do comutador

(TX38MAP), juntamente com o sinal de relógio de 38.88MHz (CK38).
No feixe STM-1 verifica-se a mensagem de diagnóstico V4. Esta verificação inclui a detecção
da palavra de alinhamento, a verificação da paridade e a verificação do tipo de equipamento,
número do equipamento, número do canal, etc.
O sinal STM-1 é convertido num formato paralelo de 8 bits (na freqüência de 19.44MHz) e
enviado em direção de todos TRIB16 ASIC. Para cada TRIB16 ASIC são também enviados
dois sinais de relógio: CK4DEn que é usado para cada TRIB16 ASIC para extrair os seus
dezesseis TU12s relevantes; CK19DE que é usado pelos TRIB16s para ler o sinal de
19.44MHz.
Para cada TU-12 são extraídos os bytes V1 e V2 e é determinada a localização de cada VC12.
Uma vez que o byte V5 é encontrado, todos os outros tipos de bytes do POH são determinados
(N2, J2 e K4). Estes bytes são usados para verificar a combinação da identificação do sinal,
traço de via, o sinal de paridade, etc.
De cada VC12 é extraída a capacidade de carga PDH, que é então convertida do código NRZ
para o código de linha (HDB3, AMI, B8ZS).
Dos trinta e dois sinais analógicos TRIB 16 ASIC (TX_P e TX_N) um é enviado em direção à
interface TX analógica (Bloco 1). No Bloco 1, uma combinação da impedância é executada,
então os sessenta e três sinais TX_n (com n de 1 a 32) são enviados em direção do conector
do painel traseiro.
Os sinais TX_n são usados, no Bloco 5, para detectar qualquer eventual pulso Tx perdido. A
indicação dos pulsos eventuais perdidos é armazenada num registrador e pode ser recuperado
pelo microprocessador da unidade MOST mestre.
ED. 5 MSH11C 39000-MH1 FL. 45

ED. 5
HARDWARE
Conversão do código
de linha
Extração da
MSH11C
capacidade de carga
VC12 (sinal PDH)
Extração do VC-12
Extração de 16 TU-12
do STM-1
Lado de transmissão
39000-MH1
SUPERMAPEAMENTO
Extração da Conversão do sinal

Seleção do feixe mensagem de STM-1 de um
STM-1 diagnóstico V4 para o formato
sinal STM-1 de 4 bit/s para um de
FL. 46
Fig. 15 - Diagrama de bloco funcional do SUPERMAPEAMENTO e TRIB16 ASICS:
HARDWARE
A Unidade Tributária de 32x2Mbit/s é equipada com um VCO, operando à 65.586MHz. A

referência do Relógio é usada pelos TRIB16 ASIC (Blocos 1-2) para ler e escrever os sinais
de 2Mbit/s.
Referência do Relógio
A Unidade Tributária de 32x2Mbit/s emite dois sinais de relógio de 128kHz (CK_128_1 e

CK_128_2) em direção a dois Comutadores. Esses sinais são gerados por cada TRIB16 ASIC
(Blocos 1-2), selecionando duas referências do relógio extraído de 2Mbit/s (1.5Mbit/s).
ED. 5 MSH11C 39000-MH1 FL. 47

HARDWARE
1.7 - SUB-UNIDADE TRIBUTÁRIA DE 1X34MBIT/S 130-3545/01
A Sub-unidade Tributária G.703 de 1x34Mbit/s opera com um sinal tributário de 34Mbit/s e

--------- Para maiores detalhes sobre as características do sinal de 34Mbit/s, referir-se

ao “Manual de Sistema”.
1.7.2 - FUNÇÕES
A Sub-unidade Tributária G.703 de 1x34Mbit/s, sustenta as seguintes funções:
? ? recepção/transmissão de um sinal elétrico de 34Mbit/s (HDB3);
? ? conversão dos sinais entrantes no código NRZ;
? ? conversão do sinal sainte de 34Mbit/s do NRZ para o código de linha tributária;
? ? mapeamento dos sinais tributários de 34Mbit/s num TU-3, com inserção do controle e bits
de justificação;
? ? mapeamento do TU-3 numa pseudo estrutura STM-1;
? ? extração do TU-3 de uma pseudo estrutura STM-1;
? ? extração de sinais tributários de 34Mbit/s do TU-3;
? ? geração de referência do relógio.
ED. 5 MSH11C 39000-MH1 FL. 48

HARDWARE
O sinal PDH entrante (RX) é recebido pela interface RX analógica, que assegura uma
combinação da impedância e envia os sinais RX-P e RX_N em direção ao TRIB ASIC.
Os sinais analógicos são convertidos pelo código de linha (HDB3) num código NRZ. Nesta
etapa também é verificada a presença das indicações AIS e LOS entrantes.
O sinal NRZ PDH é inserido no container SDH C3, definido na Rec. ITU-T G707 (a
referência do relógio é derivada pelo relógio de 19.44MHz emitido, pelo
qualquer eventual freqüência offset (é permitido um offset máximo de ? 30p.p.m.).
O container é convertido num VC3, adicionando material fixo e os seguintes bytes:
O VC é inserido no TU com um offset definido pelos bytes do ponteiro. Este offset é

introduzido de forma a minimizar o jitter.
O TU é inserido num sinal STM-1 proprietário. A posição do TU dentro do STM-1

proprietário, é dada pelo relógio (CK4SI), emitido pelo SUPERMAPEAMENTO ASIC em
direção ao TRIB ASIC. Também o sinal de temporização de 19.44MHz (CK19SI) usado para
criar um STM-1 proprietário paralelo que é emitido pelo SUPERMAPEAMENTO ASIC.
O TRIB ASIC emite um STM-1 proprietário de 8 bits (SInD) em direção ao SUPERMAPE-

AMENTO ASIC. Este STM-1 proprietário é mapeado na capacidade de carga de outro sinal
STM-1.
O SUPERMAPEAMENTO ASIC adiciona uma palavra de alinhamento e uma mensagem de

informações como o número do equipamento, número do canal, tipo de unidade, etc.).
O sinal STM-1 é então convertido num formato nibble (na freqüência de 38.88MHz) e
enviado em direção ao comutador, usando os sinais RX38MAP.
O SUPERMAPEAMENTO ASIC recebe um sinal STM-1 de um comutador (TX38MAP),

juntamente com sinal de relógio de 38.88MHz (CK38).
No feixe STM-1 é verificada a mensagem de diagnóstico V4. Esta verificação inclui a

ED. 5 MSH11C 39000-MH1 FL. 49

HARDWARE
O sinal STM-1 é convertido num formato paralelo de 8 bits (na freqüência de 19.44MHz) e é
enviado em direção ao TRIB16 ASIC. Para o TRIB ASIC são também enviados dois sinais de
relógio: CK4DEn que é usado pelo TRIB16 ASIC para extrair o TU relevante; o CK19DE que
é usado pelo TRIB ASIC para ler o sinal de 19.44MHz.
Do TU são extraídos os bytes de ponteiro e é determinada a localização de cada VC12. Uma

vez que os bytes POH são encontrados todos os outros bytes de serviço são determinados.
Estes bytes são usados para verificar a combinação de registro do sinal, combinação com o
traço de via, paridade do sinal, etc.
De cada VC é extraído a capacidade de carga PDH, que é então convertido do NRZ para o
código de linha (HDB3).
Do TRIB ASIC, o sinal analógico (TX_P e TX_N), é enviado para a interface analógica TX.
Uma combinação da impedância é executada, em seguida os sinais TX_n (com n de 1 a 8),
são enviados em direção ao conector do painel traseiro.
Os sinais TX_n são usados para detectar qualquer pulso TX eventualmente perdido. A
indicação dos pulsos eventualmente perdidos é armazenada e registrada e pode ser recuperada
pelo microprocessador da unidade MOST mestre.
A Unidade Tributária de 16x2Mbit/s é equipada com um VCO, operando a 65.586MHz. Esta

referência de relógio é usada pelo TRIB16 ASIC (Blocos 4), para ler e escrever os sinais de
2Mbit/s.
Referência de Relógio
A unidade tributária de 16x2Mbit/s emite dois sinais de relógio de 128KHz (CK_128_1 e

CK_128_2), em direção a dois comutadores. Esses sinais são gerados pelo TRIB16 ASIC
(Blocos 4), selecionando duas referências de relógio extraídas de 2Mbit/s (1.5Mbit/s).
ED. 5 MSH11C 39000-MH1 FL. 50

HARDWARE
1.8 - UNIDADE TRIBUTÁRIA DE 63X2MBIT/S 131-8977/01
A Unidade Tributária de 63x2Mbit/s, opera com um sinal tributário de 1.5/2Mbit/s e


ED. 5 MSH11C 39000-MH1 FL. 51

HARDWARE
1.8.2 - FUNÇÕES
A Unidade Tributária de 63x2Mbit/s sustenta as seguintes funções:
? ? recepção/transmissão de um sinal elétrico de 1.5/2Mbit/s (HDB3, AMI, B8ZS, NRZ);
? ? conversão do sinal entrante de 1.5/2Mbit/s no código NRZ;
? ? conversão do sinal sainte de 1.5/2Mbit/s do NRZ para o código de linha tributário

(HDB3, AMI, B8ZS).
? ? mapeamento do sinal de 2Mbit/s em um TU-12, com inserção de bits de controle e

justificação;
? ? mapeamento dos TU-12s numa pseudo estrutura STM-1;
? ? mapeamento de quatro pseudo estruturas STM-1 num STM-1;
? ? mapeamento de um STM-1 em quatro pseudo estruturas STM-1;
? ? mapeamento de uma pseudo estrutura STM-1 num TU-12;
? ? mapeamento do TU-12 num sinal de 2Mbit/s;
? ? supervisão da unidade por meio de um microprocessador comunicando-se com as

Unidades MOST;
? ? alimentação da placa através do conversor CC/CC, presente na própria placa;
? ? gerenciamento das interfaces em direção a Via de Controle e os comutadores nas

Unidades MOST;
? ? geração de Relógio interno;
? ? geração da referência do relógio.
ED. 5 MSH11C 39000-MH1 FL. 52

HARDWARE
ALARMES DA
UNIDADE DE
CONEXÃO
da Potência
Verificação
SINCR.
Fig. 16 - Diagrama de bloco simplificado da Unidade Tributária de 63x2Mbit/s
Na referência seguinte, será feito uma prévia do diagrama de bloco.
ED. 5 MSH11C 39000-MH1 FL. 53

HARDWARE
Os sessenta e três sinais PDH entrantes (RX_n com n de 1 a 63) são recebidos pela interface
analógica RX (Bloco 2) que assegura uma combinação da impedância e envia sinais RX_P e
RX_N em direção a cada TRIB16 ASIC (trinta e dois).
Os sinais analógicos são convertidos do código de linha (HDB3, AMI, B8ZS) para um código
NRZ. Nesta etapa é verificada também a presença das indicações AIS ou LOS entrantes.
Os sinais NRZ PDH são inseridos dentro dos containers SDH C12/C11, definidos na Rec.
ITU-T G.707 (a referência do relógio é derivada dos 19.44MHz emitidos pelo
qualquer eventual offset da freqüência (é permitido um offset máximo de ? 50p.p.m.).
Os dezesseis C12/C11s são convertidos em VC12s adicionando material fixo e os seguintes

bytes: V5 (POH), N2 (monitoração da conexão tandem), J2 (identificador de traço de via), e
K4 (definição do usuário).
Os VC12s são inseridos nos TU12s com um offset definido pelo ponteiro feito dos bytes V1 e
V2.
Os dezesseis TU12s são inseridos num sinal proprietário STM-1. A posição dos TU12s dentro
do STM-1 proprietário, é dada pelo Relógio (CK4SI), emitido pelo SUPERMAPEAMENTO
ASIC em direção ao TRIB16 ASIC, também o sinal de sincronização de 19.44MHz
(CK19SI), usado para criar um STM-1 proprietário paralelo que é emitido pelo
SUPERMAPEAMENTO ASIC.
Cada TRIB16 ASIC emite um STM-1 proprietário (SinD) de 8 bits, em direção ao

SUPERMAPEAMENTO ASIC. Esses quatro STM-1 proprietários são mapeados na
capacidade de carga do sinal proprietário STM-1.
O SUPERMAPEAMENTO ASIC adiciona a palavra de alinhamento e a mensagem de

diagnóstico para o overhead deste STM-1 (a mensagem de diagnóstico inclui informações do
número do equipamento, número do canal, tipo de unidade, etc.).
O sinal STM-1 é então convertido no formato nibble (na freqüência de 38.88MHz), e enviado
em duplicata em direção aos dois comutadores, usando-se os sinais DRPA e DRPB.
--------- Qualquer um dos blocos 4-5 ou blocos 6-7 podem ser usados para proteger os
32 feixes gerenciados pelos módulos de 32x2Mbit/s (ou placas). Por esta
razão, os canais de 2Mbit/s disponíveis, são sessenta e quatro em vez de
sessenta e três.
ED. 5 MSH11C 39000-MH1 FL. 54

ED. 5
de Linha
HARDWARE
Verificação do sinal
PDH
Mapeamento do sinal
PDH em C12/C11
Mapeamento do
MSH11C
C12/C11 em VC12
(inserção do POH)
Mapeamento do VC12
em TU12 (inserção do
ponteiro)
Mapeamento de 16
TU12 no STM-1
proprietário
Lado de recepção
39000-MH1
SUPERMAPEAMENTO
Inserção de uma Conversão do sinal

Mapeamento de 4 mensagem de
STM-1 proprietário em STM-1 de um formato
diagnóstico em um de 8 bits para um
um STM-1 interno STM-1 interno formato de 4 bits
FL. 55
HARDWARE
O SUPERMAPEAMENTO ASIC (Bloco 8) recebe dois sinais STM-1 dos dois comutadores
(DTPA e DTPB), juntamente com dois sinais de relógio de 38.88MHz (CK38A e CK38B).
Nos dois feixes STM-1 é verificada a mensagem de diagnóstico V4. Esta verificação inclui a
Um dos dois feixes STM-1 é selecionado de forma a ser enviado em direção aos quatro
TRIB16 ASICs (Blocos 4-7). A seleção depende da verificação do V4, nas mensagens do
microprocessador e podem ser forçados quando o sinal de relógio relevante está perdido.
O sinal selecionado é convertido no formato paralelo de 8 bits (na freqüência de 19.44MHz) e

é enviado em direção de todos TRIB16 ASIC. Para cada TRIB ASIC são também enviados
dois sinais de relógio: CK4DEn que é usado para cada TRIB16 ASIC para extração dos
dezesseis TU-12s relevantes; CK19DE que é usado pelo TRIB16s para leitura do sinal de
19.44MHz.
Uma vez que o byte V5 é encontrado, todos os outros bytes do POH são determinados (N2, J2
e K4). Esses bytes são usados para verificar a combinação de identificação do sinal, a
combinação do traço de via, a paridade do sinal, etc.
De cada VC12 é extraído a capacidade de carga do PDH, que é convertida do código NRZ
De cada trinta e dois sinais analógicos do TRIB16 ASIC (TX_P e TX_N) são enviados em
direção a interface TX analógica (Bloco 1). No Bloco 1 a combinação da impedância é
executada, e então sessenta e três sinais TX_n (com n de 1 a 63) são enviados em direção ao
conector do painel traseiro.
Os sinais TX_n são usados, no Bloco 13, para detectar os pulsos Tx eventualmente perdidos.
A indicação dos pulsos eventualmente perdidos é enviada ao microprocessador (Bloco 3).
As linhas de 2Mbit/s saintes desta placa podem ser programadas para alta impedância, quando
a placa é usada como uma proteção (quando a comutação para proteção tem de ser executada,
as unidades de conexão extraem os sinais dessas linhas).
ED. 5 MSH11C 39000-MH1 FL. 56

ED. 5
HARDWARE
de Linha
Extração da
MSH11C
capacidade de carga
VC12 (sinal PDH)
Extração do VC12
do STM-1
39000-MH1
SUPERMAPEAMENTO
Extração da mensagem Conversão do sinal

Seleção do Feixe STM-1 de um formato
de diagnóstico V4 para
STM-1 de 4 bits para um
o sinal STM-1
formato de 8 bits
FL. 57
HARDWARE
Conversor CC/CC
A Unidade Tributária de 63x2Mbit/s é equipada com um conversor CC/CC on-board (na

placa), (Bloco 9). Este conversor aceita uma tensão de alimentação de -48V entrante e fornece
uma tensão de alimentação de +5V, -5V, +3V e +12V para todos os componentes na placa.
A Unidade Tributária de 63x2Mbit/s é equipada com dois VCO, operando a 49.908MHz e

65.586MHz. Essas referências de relógio são usadas pelos TRIB16 ASICs (Blocos 4-7), para
ler e escrever os sinais de l.5 e 2Mbit/s.
Referência de Relógio
A Unidade Tributária de 63x2Mbit/s emite dois sinais de relógio de 128kHz (CK128A e

CK128B), em direção aos dois Comutadores. Esses sinais são gerados por cada TRIB16 ASIC
(Blocos 4-7), selecionando duas referências de relógios de 2Mbit/s (1.5Mbit/s) extraídas.
Funções de Diagnóstico
A Unidade Tributária de 63x2Mbit/s recebe indicações das Unidades de Conexão, sobre suas
condições (perdas, situação atual, mau funcionamento, etc.) no Bloco 14 e elabora-os no
Outra verificação executada pela Unidade Tributária de 63x2Mbit/s é a detecção dos pulsos
TX perdidos no Bloco 13.
Pelo conversor CC/CC (Bloco 9), as tensões de alimentação de energia são também emitidas
em direção ao Bloco 10, que verifica uma eventual falta de potência e comunica-a ao
ED. 5 MSH11C 39000-MH1 FL. 58

HARDWARE
1.8.4.1 - MICROPROCESSADOR E MEMÓRIAS
Microprocessador Motorola 68302
Memória de Dados RAM 2 x 128Kbyte
Memória de Programa FLASH 2 x 512Kbyte
Memória do Bootstrap EPROM 1 x 128Kbyte
Memória de Inventário EPROM 1 x 8Kbit
Memória de Back-Up EEPROM 1 x 8Kbyte
ED. 5 MSH11C 39000-MH1 FL. 59

HARDWARE
1.9 - UNIDADE DE COMUNICAÇÃO 131-8924/01
A Unidade de Comunicação opera com um processador para o SOH e para V11, interfaces
X.25 e Q.
O SOH está de acordo com as Recomendações ITU-T G.70x, G782, G.783.
--------- Para maiores detalhes sobre o gerenciamento do SOH e o MSH11C, referir-se

1.9.2 - FUNÇÕES
A Unidade de Comunicação sustenta as seguintes funções:
? ? recepção/transmissão do DCC e bytes do canal de dados de/para vias SOH.
? ? recepção/transmissão do DCC e canais de dados de/para interfaces externas.
? ? gerenciamento das interfaces V11.
? ? gerenciamento da Interface Q.
? ? gerenciamento da interface X.25.
? ? gerenciamento da interface serial em direção às Unidades MOST.
? ? supervisão da Unidade através de um microprocessador comunicando-se com as

Unidades MOST.
? ? alimentação da placa através do conversor CC/CC, presente na própria placa.
? ? geração do Relógio Interno.
ED. 5 MSH11C 39000-MH1 FL. 60

HARDWARE
Conversor
CC/CC
DADOS
ENDEREÇO
PACOTE DE
RAM
CONTROLE
Gerenciamento
Alarmes
I/F
e
Relógio
Fig. 19 - Diagrama de bloco simplificado da Unidade de Comunicação
Na referência seguinte, será feito uma prévia do diagrama de bloco.
ED. 5 MSH11C 39000-MH1 FL. 61

HARDWARE
1.9.3.1 - GERENCIAMENTO DO SOH
Funções de Recepção
A Unidade de Comunicação recebe nove vias SOH:
? ? quatro vias SOH das linhas.
? ? duas vias SOH dos módulos tributários STM-1.
? ? três vias SOH das unidades tributárias STM-1 (desses três canais somente dois podem ser
gerenciados juntos).
As vias SOH são recebidas por dois SOH ASICs (Blocos 1 e 2), de uma linha serial de taxa de
bit de 6.48Mbit/s.
O sinal serial SOH é convertido num formato paralelo (8 bits). Então, o SOH ASIC
determinque dos slots de tempo tem de ser extraídos e executa a rejustificação dos slots de
tempo POH. Os dados extraídos são escritos no armazenamento do canal de dados.
Cada canal OH é associado com um canal de dados sainte. Cada canal pode ser configurado
como:
? ? DCCm - 576Kbit/s (bytes D4-D12 do SOH)
? ? DCCr - 192Kbit/s (bytes D1-D3 do SOH)
? ? 64Kbit/s (bytes do SOH)
? ? 64Kbit/s (bytes do POH)
Os bytes relevantes previamente armazenados são convertidos em um formato serial e

enviados ao canal de dados selecionado.
A referência de temporização de 64Kbit/s é extraída de uma das duas referências de relógio de

38.88MHz entrante das Unidades MOST.
Os oito canais de dados são gerenciados por quatro componentes SAB (Blocos 4-7), que
converte-os num formato paralelo de 8 bits. Esses componentes gerenciam também a
transferência de dados para a memória RAM PACKET (Bloco 8), sob a supervisão do DMAC
ASIC (Bloco 3).
ED. 5 MSH11C 39000-MH1 FL. 62

HARDWARE
Os dados armazenados na memória RAM PACKET (Bloco 8) são periodicamente extraídos

pelo microprocessador (Bloco 10), que retransmite-os em direção às interfaces relevantes (ex.:
bytes DI-D12 em direção à interface Q e os bytes F1-F3 em direção da interface V11).
Conversão Serial Extração dos Bytes Conexão do Canal Conversão Paralela

para Paralela SOH Relevantes (de OH para Canal de para Serial
VIA OH um Canal OH) Dados Canal de Dados
(6.4Mbit/s)
Fig. 20 - Diagrama de bloco funcional do SOH ASIC: Lado de recepção
Funções de Transmissão
Os dados recebidos pelo V11, interfaces serial e Q são armazenadas periodicamente pelo
microprocessador (Bloco 10) na memória RAM PACKET (Bloco 8).
O DMAC ASIC (Bloco 3) transfere os dados da memória RAM PACKET (Bloco 8) em

direção aos componentes SAB (Blocos 4-7). Cada um desses componentes gerencia dois
canais de dados.
O SAB converte os dados do formato de 8 bit paralelo para formato serial e envia-os para
SOH ASIC (Bloco 1-2).
Conversão Inserção dos Bytes Conexão do Canal de Conversão Serial

Paralela para do Canal de Dados Dados para Canal OH para Paralela
VIA OH Serial no Feixe OH Canal de
(6.4Mbit/s) Dados
Fig. 21 - Diagrama de bloco funcional do SOH ASIC: Lado de transmissão
O SOH ASIC conecta um canal de dados para a via SOH e converte os dados entrantes do
formato serial para paralelo (8 bits). O feixe de dados é escrito em um armazenamento de
transmissão.
ED. 5 MSH11C 39000-MH1 FL. 63

HARDWARE
Usando uma das duas referências do Relógio de 38.88MHz entrante das Unidades MOST, é
criado uma referência de relógio de 6.48MHz.
O armazenamento de transmissão é lido em slots de tempo apropriados pelo canal OH, que
usa a referência de relógio de 6.48MHz. Os bytes do canal OH são inseridos nos slots de
tempo apropriados no feixe OH, considerando também o enchimento devido à justificação
POH.
O canal OH é então convertido de formato paralelo para serial e enviado pela via SOH
relevante em direção às diferentes placas.
1.9.3.2 - FUNÇÕES DE GERENCIAMENTO DA INTERFACE
Interface V11
Há duas interfaces V11, mas a Unidade de Comunicação gerencia somente uma delas. A
seleção é realizada no Bloco 12, sob o controle do microprocessador (que elabora as
mensagens de configuração provenientes das Unidades MOST).
O gerenciamento do canal de dados V11 é executado diretamente pelo microprocessador

(Bloco 10). Os dados contidos nos canais de dados SOH são extraídos da memória DRAM
(Bloco 9) e transmitidos sobre a interface V11.
Interface Serial (MOST)
A Unidade de Comunicação gerencia uma interface serial em direção às Unidades MOST.

Uma seleção da Unidade MOST conectada a esta interface serial é executada no Bloco 12, sob
controle do microprocessador (que elabora as mensagens de configuração provenientes das
Unidades MOST).
Esta interface serial é usada para transferir dados relacionados para configuração e operação
das Unidades de Comunicação em direção ao Controlador Local (a interface do Controlador
Local é gerenciada pelas Unidades MOST) e os dados de transferência relacionados para a
configuração do equipamento e operação em direção ao NMC (a interface Q é gerenciada pela
Unidade de Comunicação).
Interface Q
A Unidade de Comunicação gerencia a interface Q, de forma a permitir o MSH11C agir como

Gateway, numa conexão com um NMC.
Os dados relacionados para a operação do equipamento são transferidos/recebidos de/para as

Unidades MOST, usando a interface serial. O microprocessador (Bloco 10) envia esses dados
na Interface Q, seguindo o protocolo Ethernet.
ED. 5 MSH11C 39000-MH1 FL. 64

HARDWARE
A interface é também usada para redirecionar os canais DCC, presentes no SOH, em direção
ao NMC. O microprocessador extrai os dados entrantes pelas vias SOH da memória de pacote
(Bloco 8), e envia-os em direção ao NMC, usando a interface Q.
Interface X.25
A Interface X.25 é usada para conectar equipamentos PDH (ex.: MD95) a um NMC.
O Bloco 12 seleciona para uso, tanto a interface Q como a Interface X.25, sob controle do
microprocessador. Os dados recebidos da interface X.25 são inseridos pelo microprocessador
na memória de pacote (Bloco 8), onde são extraídos pelo DMAC ASIC (Bloco 3), e colocados
nos canais DCC, dentro do SOH.
Conversor CC/CC
A Unidade de Comunicação é equipada com um conversor on-board (na placa) CC/CC. Este
conversor aceita a alimentação de tensão de -48V entrantes e fornece +5V e +12V de tensão
de alimentação para todos os componentes na placa.
Diagnóstico e Funções de Serviço
O microprocessador (Bloco 10), presente na Unidade de Comunicação, executa a supervisão

de toda a unidade. Ele recebe indicação sobre falhas ou mau funcionamento dos diferentes
componentes equipados na placa.
Existe também um circuito de lógica que elabora mensagens entrantes das duas Unidades
MOST e que gerencia a seleção das interfaces conectadas (ex.: interface serial V11_A ou
V11_B em direção aos MOST A e MOST B, etc.).
Relógio Interno
A Unidade de Comunicação é equipada com um gerador de relógio interno de 25MHz (Bloco

13).
ED. 5 MSH11C 39000-MH1 FL. 65

HARDWARE
Microprocessador Motorola 68EN360
Memória de Dados DRAM 1 x 4Mbyte
Memória de Pacote RAM 2 x 128Kbyte
ED. 5 MSH11C 39000-MH1 FL. 66

HARDWARE
1.10 - UNIDADE ELÉTRICA STM-1 TIPO 1/2 131-8683/01
A Unidade Mux/Elétrica opera com um tributário Elétrico (código CMI) e processador

(multiplexando/demultiplexando), para o módulo de transporte síncrono de primeiro nível de
155.520Mbit/s.

--------- A Unidade Mux/Elétrica pode ser equipada tanto no equipamento MSH11C

como no MSH41C; portanto, nesta descrição os termos Unidade MOST para o
MSH11C (principal e stand-by, quando a proteção é fornecida) e Unidade de
Comunicação e Controle ou Unidade Comutadora para o MSH41C, serão
usados. A correspondência própria será especificada com notas.
ED. 5 MSH11C 39000-MH1 FL. 67

HARDWARE
1.10.2 - FUNÇÕES
A Unidade Mux/Elétrica sustenta as seguintes funções:
? ? recepção/transmissão de um sinal CMI de 155Mbit/s elétrico.
? ? conversão do sinal entrante de 155Mbit/s do código CMI para NRZ.
? ? conversão do sinal sainte de 155Mbit/s do código NRZ para CMI.
? ? processamento do nível STM-1 para VC-4.
? ? processamento do nível VC-4 para TU12, incluindo rejustificação e controle de TU.
? ? processamento do nível TU-12 para VC-4, com inserção de controle e bits de justificação.
? ? processamento do nível VC-4 para STM-1.
? ? supervisão da unidade através de um microprocessador de comunicação com circuito

controlador de operação do equipamento (*).
? ? alimentação da placa através do conversor CC/CC, presente na própria placa.
? ? Gerenciamento das interfaces em direção a Via de Controle e aos circuitos comutadores

do equipamento (**).
? ? Geração do relógio interno.
NOTA(*): Unidades MOST (Principal e Stand-by) para o MSH11C - Unidade de

Comunicação e Controle para o MSH41C.
NOTA(**): Unidades MOST (Principal e Stand-by) para o MSH11C - Unidades de

Comutação (Principal e Stand-by) para o MSH41C.
ED. 5 MSH11C 39000-MH1 FL. 68

ED. 5
HARDWARE
VIA
OVERHEAD
PARA/DE
COMUTAÇÃO
REJUSTIFICADO
R
ASIC
MSH11C
VIA DE DADOS SINAL DE
STM-1 INTERFACE DE LINHA NRZ
ASIC ENTRADA/SAÍDA
VIA DE MICRO VIA ?C

CONTROLE CONTROLADOR
39000-MH1
POTÊNCIA DE ENTRADA FONTE DE PARA TODOS OS
DUPLICADA ALIMENTAÇÃ BLOCOS
O
FL. 69
Fig. 22 - Diagrama de bloco simplificado da Unidade Mux/Elétrica STM-1 Tipo 2
HARDWARE
Neste parágrafo é feita uma referência aos diagramas de bloco seguintes.
ALARMES
E
REAJUSTE
(incluindo Memórias)
CONTROLES ADDR/DADOS
Fig. 23 - Microprocessador central e alarmes
INTERFACE DE
SAÍDA CMI
INTERFACE DE
ENTRADA CMI
BUFFER DE
SAÍDA
INTERFACE DA VIA DE
VIA DE CONTROLE
CONTROLE
Fig. 24 - Interfaces de Entrada/Saída
ED. 5 MSH11C 39000-MH1 FL. 70

HARDWARE
REJUSTIFICADOR
ASIC
ADDR/DADOS
CONTROLES
?
EXTRAÇÃO DO
CIRCUITO DE
RELÓGIO RX
Fig. 25 - Processamento do sinal
ED. 5 MSH11C 39000-MH1 FL. 71

HARDWARE
Para todos os CONVERSOR

blocos
CC/CC
Fig. 26 - Fonte de Alimentação
O sinal CMI STM-1 entrante é recebido no bloco 6, que assegura um casamento de

impedância. O sinal CMI é enviado em direção do bloco 9, por meio de sinais CMIN e
CMIR.
No bloco 9 o sinal CMI é convertido num código NRZ e é enviado em direção do bloco 10,
através de sinais NRZRXD.
Em seguida, o bloco 9 envia os sinais DCK e DCK_MIRL em direção ao bloco 8, que extrai
o relógio e revela uma eventual perda de pulsos.
As informações sobre o relógio, são enviadas ao bloco 10, através do sinal NRZRXCK.
No bloco 10 o sinal NRZ é convertido de um formato serial para paralelo, enviando um sinal
de dados de 38.88Mbit/s (RX38MD) e um sinal de relógio de 38.88MHz (RX38MCK) em
direção ao bloco 11.
No bloco 11 a primeira operação é a extração e verificação da palavra de alinhamento (bytes

A1 e A2 do SOH).
Em seguida, é executada uma operação de desembaralhamento e os Bytes SOH são extraídos.
As seguintes operações são executadas nesses bytes:
ED. 5 MSH11C 39000-MH1 FL. 72

HARDWARE
? ? Os Bytes B1 e B2 são diretamente processados pela Unidade Mux/Elétrica, que emite

qualquer indicação de alarme.
? ? Os Bytes para sinalização MSP (K1 e K2), são enviados, através do feixe STM-1 interno,
em direção aos circuitos de comutação do equipamento (**).
? ? Byte J0 (Identificador de Traço da Seção), é extraído e elaborado, de forma a detectar

qualquer eventual desequilíbrio entre os valores recebidos e esperados.
? ? Os bytes remanescentes são emitidos para a VIA OVERHEAD.
Após o processamento do SOH, o MUX ASIC processa o ponteiro da Unidade Administrativa

e, eventualmente, executa uma rejustificação da Unidade Administrativa, de forma a
sincronizar a capacidade de carga do STM-1 com o sinal de Relógio recebido pelo circuito de
sincronização do equipamento (**).
Uma vez que a capacidade de carga é sincronizada, o MUX ASIC extrai o POH do Container
Virtual de Ordem Superior. O conteúdo deste POH é então elaborado e emitido na VIA DE
CONTROLE e na VIA OVERHEAD.
A capacidade de carga do Container Virtual de Ordem Superior é passada no formato de 8

bits e é enviada em direção ao bloco 12 (REJUSTIFICADOR ASIC), através da via TX19MD
(numa taxa de bit de 19.44Mbit/s).
No REJUSTIFICADOR ASIC, o TU POH e o ponteiro são processados. As informações do

overhead são enviadas para a VIA OVERHEAD (no RXOHBUS) e depois da interpretação do
ponteiro, a capacidade de carga TU é rejustificada, de forma a assegurar uma sincronização do
sinal entrante com o relógio usado pelo comutador.
Do bloco 12, o sinal é emitido em direção aos dois circuitos de comutação do equipamento,
(**) nas vias de 4 bits (RX38MA e RX38MB), na taxa de bit de 38.88Mbit/s.

NOTA(**): Unidades MOST (Principal e Stand-by) para o MSH11C - Unidades de

ED. 5 MSH11C 39000-MH1 FL. 73

HARDWARE
DESEMBARALHADOR
Fig. 27 - Diagrama de bloco simplificado do MUX-1 ASIC e REJUSTIFICADOR ASIC -

Lado de recepção
ED. 5 MSH11C 39000-MH1 FL. 74

HARDWARE
No bloco 12, são recebidos duas vias de 8 bits (RX38MA e RX38MB), na taxa de bit de
38.88Mbit/s, dos dois circuitos de comutação do equipamento (**). Para cada sinal de dados
ele é emparelhado em um sinal de sincronização de multifeixes e um sinal de relógio de
38.88MHz.
O REJUSTIFICADOR ASIC executa uma verificação para determinar qual o sinal tem de ser
usado, um do circuito de comutação A ou o outro do circuito de comutação B (**). O
resultado desta verificação é emitido na VIA DE CONTROLE para o circuito de controle de
operação do equipamento (*), que torna esta informação disponível para o NMC e
Controlador Local.
O sinal de transmissão não precisa ser rejustificado, assim o REJUSTIFICADOR ASIC

somente acrescenta o POH da Unidade Tributária, e emite uma via de 8 bits (com taxa de bit
de 19.44Mbit/s), em direção ao bloco 11 (MUX ASIC).
O MUX ASIC adiciona um Overhead de VC de Ordem Superior para o TU (os bytes do

Overhead vem da VIA OVERHEAD no TXOHDATA), depois adiciona o ponteiro AU no
SOH.
O sinal obtido é enviado em direção ao bloco 10 (STM-1 ASIC) no TX38MD, numa via de 4
bits (na taxa de bit de 38.88MHz). O STM-1 ASIC converte o sinal do formato paralelo para
serial e envia-o em direção ao CMI ASIC (bloco 9).
O CMI ASIC converte o sinal serial NRZTXD do código NRZ para o código CMI, e emite-o
para a interface de saída (bloco 4), através dos sinais CMIO e CMINO.
A interface de saída emite o sinal CMI_OUT na linha STM-1 elétrica.

NOTA(**): As Unidades MOST (Principal e Stand-by), para o MSH11C - Unidade de

ED. 5 MSH11C 39000-MH1 FL. 75

HARDWARE
EMBARALHADOR
Fig. 28 - Diagrama de bloco simplificado da MUX ASIC e REJUSTIFICADOR ASIC -

ED. 5 MSH11C 39000-MH1 FL. 76

HARDWARE
Análise do Diagnóstico da Unidade de Comutação
A Unidade Mux/Elétrica tem como função a análise do diagnóstico de Comutação, que é

desenvolvido pelo REJUSTIFICADOR ASIC da Unidade Tributária.
Esta função envolve a verificação da informação contida no byte de controle presente na via
de informação (POH - Via Overhead) de cada Container Virtual. Quaisquer discrepâncias
entre os valores esperados e recebidos são reportados ao circuito de controle do operador do
equipamento (*).

Conversor CC/CC
A Unidade Mux/Elétrica é equipada com um conversor CC/CC on-board (na placa). Este
conversor aceita uma entrada de -48V e alimenta tensões de +5V e -5.2V para todos os
componentes na placa.
A Unidade Mux/Elétrica é provida com um VCXO de 19.44MHz e um VCO de 155.52MHz.
ED. 5 MSH11C 39000-MH1 FL. 77

HARDWARE
Memória de Programa FLASH de 2 x 512Kbyte
Memória de Backup EEPROM de 1 x 8Kbyte
ED. 5 MSH11C 39000-MH1 FL. 78

HARDWARE
1.11 - UNIDADE MUX/ÓPTICA STM-1 TIPO 2 131-8682/XX
A Unidade opera com um terminal de linha de fibra óptica e processador (multiplexando/

demultiplexando), para o nível STM-1 de 155Mbit/s.
--------- Para maiores detalhes sobre as características do sinal do STM-1, referir-se

O sinal entrante de 155Mbit/s é processado para gerenciar o 1º, 2º e 3º nível das Unidades
Tributárias (1.5 , 2, 6, 34 ou 45Mbit/s) ou 3º e 4º nível das Unidades Administrativas (45 ou
140Mbit/s).
As funções de processamento obtém todas as especificações das vias nas recomendações ETSI
e ITU-T.
As operações processadas no módulo são divididas em duas funções separadas.
A primeira permite o processamento no nível STM-1; no lado de recepção o feixe entrante de

STM-1 é alinhado, desembaralhado. No lado de transmissão o processamento oposto é
executado.
O STM-1 então obtido é demultiplexado até o nível VC-4 e vice versa. Esta função é
desenvolvida pelo MUX 1 ASIC.
A Segunda função permite o processamento do nível VC3-4 para o nível TU 1-2-3 (Unidades
Tributárias 1.5, 2, 6, 34 ou 45Mbit/s) e vice versa, incluindo a rejustificação e controle da
Unidade Tributária. Esta função é desenvolvida pelo componente TU REJ.
A Unidade suporta vários esquemas de proteção:
? ? Proteção MS automática da linha (se uma unidade de proteção extra for instalada);
? ? Interfaces em duplicata para a Unidade de Comutação;
? ? SNCP das Unidades Tributárias com um sinal emitido em ambas direções de conexões
(LESTE e OESTE).
A Unidade também executa diagnósticos da Unidade de Comutação.
A Unidade supervisiona funções que são gerenciadas por um MICROCONTROLADOR, que

comunica-se com a Unidade de Comunicação e Controle através da Via de Controle, uma via
serial duplicada para separação das linhas de recepção e transmissão.
ED. 5 MSH11C 39000-MH1 FL. 79

HARDWARE
A unidade é composta por um PCB básico que pode ser equipado com dispositivos ópticos
diferentes e conectores ópticos, de forma a executar as interfaces de acordo com as
recomendações ITU-T; as seguintes interfaces diferentes estão listadas à seguir com o código
de identificação das unidades.
? ? segunda janela da versão com versão de longo alcance com conectores FC/PC
(Rec. ITU-T G.957 - Seção L-1.1) código 131-8682/01
? ? segunda janela da versão de longo alcance com conectores SC/PC

(Rec. ITU-T G.957 - Seção L-1.1) código 131-8682/21
? ? terceira janela da versão de longo alcance com conectores FC/PC

(para também ser usado com dispersão de fibra óptica deslocada)
(Rec. ITU-T G.957 - Seção L - 1.2/1.3) código 131-8682/02
? ? terceira janela da versão de longo alcance com conectores SC/PC

(para ser também usado com dispersão de fibra óptica deslocada)
(Rec. ITU-T G.957 - Seção L-1.2/1.3) código 131-8682/22
? ? segunda janela da versão de curto alcance com conectores FC/PC

(Rec. ITU-T G.957 - Seção S-1.1) código 131-8286/03
? ? segunda janela da versão de curto alcance com conectores SC/PC

(Rec. ITU-T G.957 - Seção S-1.1) código 131-8286/23
ED. 5 MSH11C 39000-MH1 FL. 80

HARDWARE
1.11.1.1 - FUNÇÕES
A Unidade executa as seguintes funções:
Lado de Transmissão
? ? Aceitação de um STM-1 com feixes equivalentes entrantes, ambos para a Unidade de

Comutação A (principal) e Unidade de Comutação B (stand-by);
? ? Seleção automática entre os dois grupos de feixes A e B, através da verificação da

qualidade ou comando do software;
? ? Conversão dos feixes equivalentes do STM-1 dos quatro fios de 38.88Mbit/s para o
formato de 19.44Mbit/s em oito fios;
? ? Processamento do POH de Ordem Superior para o feixe equivalente do STM-1;
? ? Geração de um ponteiro para a Unidade Administrativa do feixe equivalente do STM-1;
? ? Reconversão do formato de quatro fios de 19.44Mbit/s para 38.88Mbit/s;
? ? Cálculo do BIP-8 e inserção do byte B1 no feixe;
? ? Embaralhamento do sinal resultante;
? ? Conversão paralela/serial dos quatro feixes de 38.88Mbit/s num feixe de 155.520Mbit/s;
? ? Conversão do sinal NRZ elétrico de 155Mbit/s por meio de um diodo à laser num sinal
óptico;
? ? Regulamento interno da potência emitida pelo laser.
Lado de Recepção
? ? Conversão do sinal óptico entrante de 155Mbit/s num sinal NRZ elétrico através de um
PIN-FET;
? ? Verificando a potência recebida com o respectivo PIN de acionamento do ajuste da

tensão;
? ? Detecção dos pulsos recebidos perdidos;
? ? Verificação da potência do sinal entrante;
ED. 5 MSH11C 39000-MH1 FL. 81

HARDWARE
? ? Conversão paralela/serial dos feixes paralelos entrantes de 155Mbit/s em quatro de

38.88Mbit/s;
? ? Realinhamento do feixe com referência a palavra A1 e A2;
? ? Desembaralhamento do feixe;
? ? Cálculo do erro do PIB-8 no byte B1;
? ? Cálculo e processamento dos bytes B2 (BIP-24), J0 (Traço da Seção Regeneradora), J1

(Traço da Via de Ordem Superior), F1 (Canal de Serviço do Usuário), K1 e K2
(Protocolo de Comutação da Proteção Automática);
? ? Processamento do ponteiro da Unidade Administrativa do feixe equivalente do STM-1;
? ? Rejustificação das Unidades Tributárias individuais (TU-1-2-3);
? ? Duplicação do sinal resultante para ser enviado para ambas as Unidades A e B com
quatro feixes equivalentes STM-1 à 38.88Mbit/s, no formato de quatro fios.
ED. 5 MSH11C 39000-MH1 FL. 82

ED. 5
HARDWARE
VIA OVERHEAD
PARA/DE
COMUTAÇÃO Rejustificador
ASIC
MSH11C
SINAL DE
VIA DE DADOS
LINHA NRZ
INTERFACE DE
ENTRADA/SAÍDA
VIA DE
CONTROLE VIA ? C
MICRO
CONTROLADOR
39000-MH1
POTÊNCIA DE ENTRADA Fonte de PARA TODOS OS
DUPLICADA Alimentação BLOCOS
FL. 83
Fig. 29 - Diagrama de bloco simplificado da Unidade Mux Óptica STM-1 Tipo 2
HARDWARE
Neste parágrafo será feita uma referência aos diagramas de bloco seguintes:
ALARMES
E
REAJUSTE
(incluindo Memórias)
CONTROLES ADDR/DADOS
Fig. 30 - Microprocessador central e alarmes
INTERFACE
ÓPTICA DE
SAÍDA NRZ
INTERFACE
ÓPTICA DE
ENTRADA NRZ
BUFFER DE
SAÍDA
INTERFACE DA VIA DE CONTROLE

VIA DE
CONTROLE
Fig. 31 - Interfaces de Entrada/Saída
ED. 5 MSH11C 39000-MH1 FL. 84

HARDWARE
Fig. 32 - Processamento do Sinal
ED. 5 MSH11C 39000-MH1 FL. 85

HARDWARE
Para todos os CONVERSOR

blocos
CC/CC
Fig. 33 - Fonte de Alimentação
O sinal óptico entrante do STM-1 NRZ é recebido no bloco 6, que converte-o de óptico para
elétrico. O sinal NRZ é enviado em direção ao bloco 9, através dos sinais NRZN e NRZR.
No bloco 9 é executada a extração do relógio do sinal NRZ entrante enviado para o bloco 10,
através dos sinais NRZRXD para os dados e NRZRXCK para a temporização.
Em seguida, o bloco 9 envia os sinais DCK e DCK_MIRL em direção ao bloco 8, que extrai
o relógio e revela uma eventual perda de pulsos.
As informações sobre o relógio são enviadas em direção ao bloco 10 por meio do sinal
NRZRXCK.
No bloco 10, o sinal NRZ é convertido do formato serial para paralelo, enviando um sinal de
dados de 38.88Mbit (RX38MD) e um sinal de relógio de 38.88MHz (RX38MCK) em direção
ao bloco 11.
No bloco 11, a primeira operação é a extração e verificação das palavras de alinhamento

(bytes A1 e A2 do SOH).
Então, é executada uma operação de desembaralhamento e os bytes SOH são extraídos.
ED. 5 MSH11C 39000-MH1 FL. 86

HARDWARE
As seguintes operações são executadas nesses bytes:
? ? Os Bytes B1 e B2 são diretamente processados pela Unidade Mux/Óptica, que emite

qualquer possível indicação de alarme.
? ? Os Bytes para sinalização MSP (K1 e K2) são enviados, através dos feixes do STM-1
interno, em direção aos circuitos de comutação do equipamento.
? ? O Byte J0 (Identificador do Traço da Seção) é extraído e elaborado de forma a detectar

qualquer desencontro entre os valores esperados e recebidos.
? ? Os bytes remanescentes são emitidos para a VIA OVERHEAD.
Após o processamento do SOH, o MUX ASIC processa o ponteiro da Unidade Administrativa

e, eventualmente, executa uma rejustificação da Unidade Administrativa, de forma a
sincronizar a capacidade de carga do STM-1 com o sinal do relógio recebido do circuito de
sincronização do equipamento.
Uma vez que a capacidade de carga é sincronizada, o MUX ASIC extrai o POH do Container
Virtual de Ordem Superior. O conteúdo deste POH é então elaborado e emitido na VIA DE
CONTROLE e na VIA OVERHEAD.
A capacidade de carga do Container Virtual de ordem superior é passada para o formato de 8

bits e ele é enviado em direção ao bloco 12 (REJUSTIFICADOR ASIC), através da via
TX19MD (na taxa de bits de 19.44Mbit/s).
No REJUSTIFICADOR ASIC o TU POH e o ponteiro são processados. As informações do

overhead são enviadas na VIA OVERHEAD (no RXOHBUS) e, depois da interpretação do
ponteiro, a capacidade de carga do TU é rejustificada, de forma assegurar uma sincronização
do sinal entrante com o relógio usado pelo comutador.
Do bloco 12 o sinal é emitido em direção a dois circuitos de comutação do equipamento em

vias de 4 bits (RX38MA e RX38MB), na taxa de bit de 38.88Mbit/s.
ED. 5 MSH11C 39000-MH1 FL. 87

HARDWARE
DESEMBARALHADOR
Fig. 34 - Diagrama de bloco simplificado da MUX-1 ASIC e REJUSTIFICADOR ASIC -

Lado de recepção
ED. 5 MSH11C 39000-MH1 FL. 88

HARDWARE
No bloco 12 são recebidos duas vias de 8 bits (RX38MA e RX38MB), na taxa de bit de
38.88Mbit/s, dos dois circuitos de comutação do equipamento. Para cada sinal de dados são
emparelhados um sinal de sincronização de multifeixes e um sinal de relógio de 38.88MHz.
O ASIC REJUSTIFICADOR executa uma verificação para determinar qual sinal tem de ser
usado, aquele do circuito de comutação A ou aquele do circuito de comutação B. Os
resultados desta verificação são emitidos na VIA DE CONTROLE para o circuito de controle
de operação do equipamento, que torna esta informação disponível ao NMC e ao Controlador
Local.
O sinal de transmissão não precisa ser rejustificado, assim o REJUSTIFICADOR ASIC

somente adiciona a Unidade Tributária POH e emite uma via de 8 bits (com uma taxa de bits
de 19.44Mbit/s), em direção ao bloco 11 (ASIC MUX).
O MUX ASIC adiciona um Overhead VC de Ordem Superior para o TU (os bytes Overhead
vem da VIA OVERHEAD no TXOHDATA), depois adiciona o ponteiro AU e o SOH.
O sinal obtido é enviado em direção ao bloco 10 (STM-1 ASIC), no TX38MD, numa via de 4
bits (taxa de bits de 38.88MHz). O STM-1 ASIC converte o sinal do formato paralelo para
serial e envia-o em direção ao bloco 9.
O bloco 9 converte o sinal serial NRZTXD para o corrente módulo de direcionamento do

laser e emite-o para a interface de saída (bloco 4), através dos sinais NRZO e NRZNO.
A interface de saída converte o sinal elétrico entrante num sinal óptico, usando um diodo à
laser.
ED. 5 MSH11C 39000-MH1 FL. 89

HARDWARE
Fig. 35 - Diagrama de bloco simplificado da MUX ASIC e REJUSTIFICADOR ASIC -

ED. 5 MSH11C 39000-MH1 FL. 90

HARDWARE
Análises de Diagnóstico da Unidade de Comutação
A Unidade Mux/Óptica é provida de uma função de análise de diagnóstico que é desenvolvida

no Rejustificador da Unidade Tributária ASIC.
Esta função envolve a verificação da informação contida no presente byte de controle, na via
de informação (POH - Via Overhead) de cada Container virtual individual. Qualquer
discrepância entre os valores esperado e recebido é reportada para o circuito controlador de
operação do equipamento.
Conversor CC/CC
A Unidade Mux/Óptica é equipada com um conversor CC/CC on-board (na placa). Este
conversor aceita uma tensão de alimentação entrante de -48V e fornece tensões de
alimentação de +5V e -5.2V para todos os componentes na placa.
A Unidade Mux/Óptica é provida com VCXO de 19.44MHz e um VCO de 155.52MHz.
ED. 5 MSH11C 39000-MH1 FL. 91

HARDWARE
Memória de Dados: RAM 2 x 128Kbyte
Memória de Programa: FLASH 2 x 512Kbyte
Memória de Bootstrap: EPROM 1 x 128Kbyte
Memória do Inventário: EPROM 1 x8Kbit
Memória de Backup: EPROM 1 x 8Kbyte
ED. 5 MSH11C 39000-MH1 FL. 92

HARDWARE
1.12 - UNIDADE AUXILIAR TIPO 1 131-8690/01
A Unidade Auxiliar executa funções auxiliares e de serviço, através do interfaceamento com

os bytes SOH e POH, nas interfaces SDH e PDH.
Isto permite o gerenciamento da Engineering Order Wire e das conexões ponto-a-ponto de

64kbit/s (ambas G.703 e V.11), para comunicações do assinante.
1.12.1 - FUNÇÕES
A Unidade Auxiliar possui:
? ? acesso à sete canais EOW através da interface analógica de 2 ou 4 fios;
? ? gerenciamento de até oito canais definidos pelo usuário G.703 de 64kbit/s através dos
bytes SOH e POH;
? ? gerenciamento de até quatro canais definidos pelo usuário Nx 64Kbit/s V.11 através dos
bytes SOH e POH (onde N é 1, 3 ou 9).
IMPORTANTE: Uma vez que a Unidade Auxiliar 131-8690/01 pode ser usada em
equipamentos diferentes (MSH11C, MSH41C, MSH51C), podem ser
encontradas diferenças no número de EOW e canais de dados
disponíveis.
ED. 5 MSH11C 39000-MH1 FL. 93

HARDWARE
Nesta descrição faz-se referência ao diagrama de bloco seguinte.
Canais de
64kbit/s
Canais de
64kbit/s
VIA OH
Interna
VIA OH Funções
I/F EOW
Canais
EOW
VIA do Micro-Controlador
Controle
e
Sinalização
Fig. 36 - Unidade Auxiliar: diagrama de bloco simplificado
A Unidade Auxiliar pode gerenciar conexões de áudio entre os equipamentos local e remoto,
conectados pelas interfaces STM-N, usando os bytes E1 e E2 do SOH.
O acesso ao EOW pode ser também uma interface analógica de 2 fios padrão (executando as
funções de alimentação corrente, detecção do status da tecla “hook” ou sinalização do DTMF)
ou, uma interface (analógica ou digital) de 4 fios.
Ambas as chamadas seletiva e omnibus estão disponíveis. Para chamadas seletivas são
necessárias pelo menos três dígitos para identificar o destino do sistema.
ED. 5 MSH11C 39000-MH1 FL. 94

HARDWARE
O telefone é conectado em uma área simples, portanto as chamadas somente são possíveis
dentro da mesma área EOW (chamadas coletivas entrantes em uma área diferente são
indicadas com branqueamento da área exibida). A comutação de uma área para outra é
executada através de um botão no painel frontal.
Dois tipos diferentes de áreas EOW, estão disponíveis.
A área EOW tipo 1 é formada por:
? ? 1 STM-N entrante das interfaces de linha OESTE.
? ? 1 STM-N entrante das interfaces de linha LESTE.
? ? 3 STM-1s entrantes das interfaces tributárias.
A área EOW tipo 2 é formada por:
? ? 2 STM-N entrante das interfaces de linha OESTE.
? ? 2 STM-N entrante das interfaces de linha LESTE.
? ? 1 STM-1 entrante das interfaces tributárias.
No que diz respeito aos canais de dados definidos pelo usuário, são eles:
? ? até oito canais G.703 de 64Kbit/s.
? ? até quatro canais V.11 de Nx64Kbit/s.
Um canal V.11 de 3x64Kbit/s pode ser usado para transportar o DCCr (192Kbit/s), enquanto
um canal V.11 de 9x64Kbit/s pode transportar o DCCm (576Kbit/s).
ED. 5 MSH11C 39000-MH1 FL. 95

HARDWARE
1.12.2.1 - INTERFACE DA VIA OH
As interfaces da Unidade Auxiliar com a VIA OVERHEAD, entrante do painel traseiro, por
meio de sete SOH ASICs.
VIAS OH CANAIS EOW

(do painel traseiro) (em direção à Linha de
Partição)
Fig. 37 - VIA OH e interfaces do canal auxiliar: diagrama de bloco simplificado
Cada ASIC SOH recebe os bytes SOH e POH em quatro vias OH e associa-as até quatro
canais de dados de 64kbit/s (A-D).
Cada um desses canais de dados de 64kbit/s é conectado a uma interface específica.
ED. 5 MSH11C 39000-MH1 FL. 96

HARDWARE
Em detalhe:
? ? canal D dos ASICs SOH 1 e 3 são dedicados ao EOW para a linha OESTE.
? ? canal D dos ASICs SOH 2 e 4 são dedicados ao EOW para a linha LESTE.
? ? canal D dos ASICs SOH 5, 6 e 7 são dedicados às interfaces tributárias EOW.
? ? canais B dos ASICs SOH 1 a 4 são dedicados as interfaces de 64Kbit/s V11.
? ? canais C de todos os ASICs SOH são dedicados às interfaces G.703 de 64Kbit/s.
Podem ser gerenciados até sete canais EOW.
No lado da linha, tanto os bytes E1 como E2 podem ser operados ao mesmo tempo (de fato,
cada interface de linha é conectada a dois ASICs SOH).
Quando ambos bytes E1 e E2 são usados, somente três interfaces SOH estão livres para serem
usadas no lado tributário.
A saída dos canais D dos ASICs SOH são convertidas do formato digital para analógico, antes
de serem enviados em direção ao bloco 2.
Nos primeiros quatro ASICs SOH estão também disponíveis uma opção de desvio digital.
Esta função permite interconexões diretas entre as vias OH, sem o uso de matrizes analógicas.
Se usado num equipamento regenerador, a Unidade Auxiliar Tipo 1 permite as seguintes

interconexões diretas, no que diz respeito aos canais EOW:
Via OH 1 e 9 ? via OH 2 e 10
Via OH 3 ? via OH 4
Via OH 5 e 13 ? via OH 6 e 14
Via OH 7 ? via OH 8
Essas interconexões asseguram uma conexão direta dos canais EOW de um lado da seção
regeneradora para a outra.
Se foram usados Multiplexadores Add/Drop, a Unidade Auxiliar Tipo 1 permite

interconexões diretas, no que diz respeito aos canais EOW entre a via OH de 1 a 16.
Quando a Unidade Auxiliar Tipo 1 é inserida no equipamento de Anel Mestre, nos canais
EOW extraídos pelas linhas das interfaces, é inserido e detectado um tom de sinal, usado para
verificar a integridade do anel.
ED. 5 MSH11C 39000-MH1 FL. 97

HARDWARE
Mapeamento das Vias OH
Uma vez que a Unidade Auxiliar Tipo 1 é usada em equipamentos diferentes, na tabela
seguinte são fornecidas os significados das vias OH em todas as aplicações possíveis.
Via OH Significado no MSH51C Significado no MSH41C Significado no MSH11C

1 Primeira via OH na linha Primeira via OH na linha Primeira via OH na linha
OESTE A OESTE A 1 MOST A
OESTE B OESTE B 1 MOST B
3 Terceira via OH no Segunda via OH na linha
Tributário 2 LESTE A Não usado
4 Quarta via OH no Segunda via OH na linha
Tributário 2 LESTE B Não usado
LESTE A LESTE A 0 MOST A
6 Primeira via OH na linha Primeira via OH na linha Primeira via na linha 0
LESTE B LESTE B MOST B
7 Primeira via OH no Segunda via OH na linha
Tributário 7 OESTE A Não usado
8 Segunda via OH no Segunda via OH na linha
Tributário 7 OESTE A Não usado
9 Primeira via OH na linha Primeira via OH na linha Segunda linha OH na
OESTE A OESTE A linha 1 MOST A
10 Primeira via OH na linha Primeira via OH na linha Segunda via OH na linha
OESTE B OESTE B 1 MOST B
11 Primeira via OH no Via OH no Tributário 2 Primeira via OH no
Tributário 4 Tributário 2
Tributário 3 Tributário MOST B
LESTE A LESTE A 0 MOST A
LESTE B LESTE B 0 MOST B
Tributário 0 Tributário 3
Tributário 1 Tributário MOST A
17 Segunda via OH no Primeira via OH no Primeira via OH no
Tributário 0 Tributário 1 Tributário 1
18 Segunda via OH no Primeira via OH no
Tributário 5 Tributário 8 Não usado
19 Segunda via OH no Segunda via OH no
20 Segunda via OH no Quarta via OH externa
Tributário 2 Não usado
ED. 5 MSH11C 39000-MH1 FL. 98

HARDWARE
Via OH Significado no MSH51C Significado no MSH41C Significado no MSH11C

22 Segunda Via OH no Primeira via externa OH
23 Primeira via no Segunda via OH no
24 Segunda via OH no Segunda via OH no
26 Primeira via no Terceira via OH externa
27 Primeira via OH no Segunda via OH no
28 Segunda via OH no Segunda via OH externa
ED. 5 MSH11C 39000-MH1 FL. 99

HARDWARE
1.12.2.2 - INTERFACE G.703
Usando os bytes livres do SOH, nas interfaces STM-N, tornam-se disponíveis conexões ponto
a ponto para comunicações do assinante.
A Unidade Auxiliar Tipo 1 permite o gerenciamento de até oito canais codirecionais G.703 de
64kbit/s.
Os bytes usados para estes canais de dados podem ser selecionados independentemente,
através de um Controlador Local ou Centro de Gerenciamento de Rede.
Cada uma dessas interfaces transporta codificação/decodificação de nível e operações de

adaptação/translação entre o CMI e o TTL, nos lados Rx e Tx, de acordo com as
Recomendações ITU-T G.703.
IMPORTANTE: Quando uma via OH é habilitada na conexão de áudio (canal EOW), o

canal G.703 eventualmente habilitado no mesmo ASIC SOH, deve usar
bytes sobressalentes na mesma Via OH. Este fato está relacionado com
a extração do relógio executada pelo ASIC SOH.
1.12.2.3 - INTERFACE V.11
A Unidade Auxiliar permite o gerenciamento de até quatro canais contra-direcionais V.11 de

Nx64Kbit/s.
Os bytes usados para formar os canais de dados podem ser selecionados independentemente,
através do Controlador Local ou Centro de Gerenciamento de Rede.
ED. 5 MSH11C 39000-MH1 FL. 100

HARDWARE
1.12.2.4 - FUNÇÕES EOW
Os sete canais analógicos de 64kbit/s dedicados ao EOW, entrantes dos ASICs SOH, são
recebidos pelas duas matrizes analógicas (LINHA DE PARTIÇÃO), uma para cada área do
EOW.
Desses sete canais entrantes, são extraídos os bytes E1 e E2. As mensagens relevantes para o
equipamento corrente são enviadas tanto para a Interface do Telefone como para as extensões
EOW.
Os sinais não pertencentes ao equipamento local, são re-roteados pela matriz analógica em
direção às interfaces do SOH.
As LINHAS DE PARTIÇÃO são formadas por dez adicionadores, cada qual é hábil para
interconectar um canal EOW com os outros. Cada LINHA DE PARTIÇÃO é sempre
conectada com nove canais EOW (*), enquanto a interface do telefone é conectada para uma
LINHA DE PARTIÇÃO de cada vez.
EXTENSÃO
Analógica
EOW
LINHA DE
PARTIÇÃO
ÁREA 1
CANAIS EOW Telefone

(do SOH ASICS) I/F
Botão SEL
LINHA DE
PARTIÇÃO
EXTENSÃO ÁREA 2
Digital
EOW
CANAIS EOW
Fig. 38 - Gerenciamento EOW: diagrama de bloco simplificado
NOTA (*): Os canais EOW usados numa área não são acessíveis em outra área.
ED. 5 MSH11C 39000-MH1 FL. 101

HARDWARE
No lado de transmissão, o sinal analógico entrante do monofone local (ou da extensão EOW),
é enviado para a LINHA DE PARTIÇÃO que faz o ré-roteamento em direção as interfaces
SOH, através dos canais EOW.
Os canais EOW são convertidos do formato analógico para o digital, antes de serem
processados pelo ASICs SOH.
Também compete à interface do telefone, a geração e detecção da sinalização do DTMF e dos

tons de serviço.
1.12.2.5 - CONTROLE E SINALIZAÇÃO
Os dispositivos de controles de bloco do Controle e Sinalização disponíveis no painel frontal

executam uma supervisão da operação da unidade.
Os dispositivos disponíveis no painel frontal são:
? ? LED Vermelho
- acende-se para indicar uma falha interna da unidade.
? ? LED G1 amarelo
- pisca para indicar uma conversação em andamento (seletiva ou múltipla). Quando a
luz fica acesa, ela indica que a linha esta engajada numa conversação seletiva.
? ? LED G2 amarelo
- pisca para indicar que a linha está engajada numa conversação omnibus. Se a luz fica
acesa ela indica que, ou, o assinante entrou numa conversação omnibus, ou que o
assinante engajou-se numa conversação seletiva e está fazendo uma outra chamada.
? ? Botão RESET R
- permite a unidade do hardware fazer o RESET ou um canal EOW fazer o RESET.
? ? Inclusão do botão I
- permite aos assinantes juntar ambas conversações seletivas e omnibus nas quais elas
não são envolvidas. Os assinantes já envolvidos nas conversações seletivas podem
chamar outro assinante mantendo este botão pressionado. Este botão é também usado
para deixar uma conversação.
? ? ÁREA exibida
- indica a área correntemente selecionada do EOW (também pisca quando uma
chamada coletiva é detectada em outra área).
? ? Botão SEL
- permite a mudança da área selecionada correntemente.
Na Unidade Auxiliar está também disponível uma campainha para sinalização da chamada
entrante.
ED. 5 MSH11C 39000-MH1 FL. 102

HARDWARE
Memória Bootstrap: EPROM 1 x 128Kbyte
Memória do Programa: FLASH 2 x 128Kbyte
Memória de Inventário: EEPROM 1 x 4Kbyte
ED. 5 MSH11C 39000-MH1 FL. 103

HARDWARE
A descrição refere-se ao diagrama de bloco da unidade. Os números exibidos no diagrama de

bloco identificam os blocos circuito no diagrama de circuito.
Os dispositivos de programação para a unidade são exibidos no Manual de Operação.
1.13.2 - FUNÇÃO
A unidade Tributária de 3x34Mbit/s executa a função de interfaceamento, codificação e

processamento dos feixes tributários de 34Mbit/s nos lados de recepção e transmissão, no lado
tributário ele aceita até 3 34368Kbit/s ? 20ppm. de canais codificados HDB3.
Depois de converter num NRZ estes sinais são processados e alocados em containers C3 do
módulo síncrono STM-1. O POH (Informação da Via Overhead) é então adicionado, obtendo
deste modo os containers virtuais (VC-3) que são emitidos para o conector de saída.
O alarme da unidade e as funções de controle de informação são gerenciadas por um

microprocessador 68302 que interfaceia com a Unidade do Controlador Central do
equipamento através de uma via serial.
Circuitos Loop-back para local e remoto, tributários de ativação, estão incluídos para
operações de diagnósticos.
A unidade tributária de 3x34Mbit/s pode gerenciar um esquema de proteção da unidade

tributária 1+1.
1.13.2.1 - TRANSMISSÃO
? ? aceitação, equalização e regeneração dos três feixes tributários HDB 34368kbit/s

? 20ppm.
? ? extração do sinal de relógio de 34368kHz de cada feixe tributário.
? ? monitoração de perda dos pulsos recebidos de 34Mbit/s na interface de entrada e emissão

de 1 à 3 alarmes de PERDA DE SINAL.
? ? conversão do código do feixe HDB3 de 34368kHz para NRZ.
? ? geração de um sinal de relógio de 38880kHz, usando um circuito oscilador de fase

fechada, para gerenciamento do processamento do feixe interno do gate array
TRIB34ASIC.
ED. 5 MSH11C 39000-MH1 FL. 104

HARDWARE
? ? alocação de sinais de 34Mbit/s para os containers C-3 do feixe síncrono STM-1.
? ? inserção da Via de Informação (POH - Via Overhead) dos containers virtuais VC-3.
? ? emissão de três feixes tributários de 34Mbit/s com quatro sinais (A - principal B -

proteção) de dados de 38.88Mbit/s duplicados para o conector da unidade.
1.13.2.2 - RECEPÇÃO
? ? recepção de quatro sinais de dados de 38.88Mbit/s duplicados (A - principal e B –

proteção) para o conector da unidade.
? ? comutação entre os sinais de dados A e B entrantes, de acordo com o processamento

interno dos alarmes e comandos entrantes da via serial.
? ? geração de um sinal de relógio de-jittered de 34368kHz? 20ppm, para cada três feixes,
usando um circuito do oscilador de fase fechada.
? ? extração das vias de informação (POH - Via Overhead) dos containers virtuais VC-3.
? ? extração de sinais de 34Mbit/s para o feixe STM-1 síncrono, containers C3.
? ? conversão do código de 34368kbit/s de NRZ para HDB3, e emissão dos feixes para as
interfaces de saída.
? ? monitoração para perda dos pulsos transmitidos de 34368kbit/s, para as interfaces

tributárias e geração de Falha PDH Tx (Perda do Sinal de Transmissão), alarme 1 a 3.
? ? supervisão da unidade através de um microprocessador se comunicando com os circuitos

controladores do equipamento.
? ? alimentação através de um conversor CC/CC, presente na própria unidade.
? ? gerenciamento de interfaces para via de controle e os dois circuitos matrizes de

comutação do equipamento.
ED. 5 MSH11C 39000-MH1 FL. 105

HARDWARE
(Ver diagrama de bloco na Fig. 43)
1.13.3.1 - LADO DE TRANSMISSÃO
Os feixes HDB3 de 34368kbit/s ? 20ppm, atenuados no limite 0 através de 12dB em

17184kbit/s-A * - são aplicados no circuito da interface de entrada, respectivamente blocos
1, 3 e 5, através do conector da unidade.
O sinal entrante transita através de um equalizador variável que recupera a atenuação e cria
um sinal equalizador com amplitude controlada.
Dois detectores de limite detectam os pulsos negativos e positivos no sinal HDB3. Estes
pulsos são convertidos para o código NRZ em dois fios separados (pulsos positivos e
negativos), e transformados para níveis CMOS por um circuito de conversão, e aplicado ao
TRIB34 ASIC, bloco 7.
Ambas as seqüências de pulso do sinal contribuem na extração do sinal de relógio de 34MHz

através de um oscilador de fase fechada, respectivamente blocos 2, 4 e 6.
O sinal é cortado e convertido para o nível CMOS através de um circuito de conversão, e

aplicado ao TRIB34 ASIC, bloco 7.
Os sinais NRZ tornam-se disponíveis ao bloco 7, estão alocados à um container do tipo C-3
usando um processo de justificação.
Mapeamento Assíncrono do Tributário de 34368kbit/s em C-3
Um sinal de 34368Kbit/s pode ser mapeado em C-3 como exibido no NO TAG.
O C3 consiste de uma capacidade de carga de 9 X 84 bytes a cada 125? s. Esta capacidade de

carga é dividida em três sub-feixes, cada sub-feixe consiste de:
? ? 1431 bits de informação (I);
? ? duas verificações de cinco bits de controle de justificação (C1, C2);
? ? dois bits de oportunidade de justificação (S1, S2);
? ? 573 bits de material fixo (R).
Duas verificações de cinco bits de controle de justificação C1 e C2 são usados para controlar
os dois bits de oportunidade de justificação S1 e S2 respectivamente.
ED. 5 MSH11C 39000-MH1 FL. 106

HARDWARE
C1C1C1C1C1 = 00000 indica que S1 é um bit de dados, enquanto C1C1C1C1C1 = 11111 indica
que S1 é um bit de justificação. Os bits C2 controlam o S2 no mesmo modo. Pela maioria de
votos deve ser usado para fazer a decisão de justificação no de-sincronizador para proteção
contra duplos e simples erros de bit nos bits C.
O lado de recepção ignora o valor contido nos bits S1 e S2 sempre que eles forem usados como
bits de justificação.
ED. 5 MSH11C 39000-MH1 FL. 107

HARDWARE
Fig. 39 - Alocação de um tributário assíncrono de 34368kbit/s para um C-3
ED. 5 MSH11C 39000-MH1 FL. 108

HARDWARE
VC-3 POH
A informação de via (POH), formada dos bits exibidos na Fig. 40, é adicionada à cada
container C-3 para produzir um Container Virtual VC-3 e está localizada na primeira coluna
da estrutura VC-3, fileira 9 e coluna 85.
NÃO USADO
REI = Indicador de Erro Remoto

RDI = Indicador de Defeito Remoto
traço de via
monitoração da via de erro
Identificação do sinal
sem erros
status da via
1 erro
canal da via do usuário
8 erros indicador do multifeixe
sem erros reservado para atribuição futura
byte do operador de rede
Fig. 40 - Nível 3/4 POH - Via Overhead
Ponteiro TU-3
Um ponteiro é então adicionado para cada VC-3 de forma a obter uma Unidade Tributária
TU-3.
Este ponteiro permite alocação dinâmica e flexível do VC dentro do feixe, indicando o

deslocamento de bytes entre o próprio ponteiro (com uma posição fixa) e o primeiro byte do
VC, e também fornece informação sobre a Unidade Tributária e qualquer mudança de carga.
O posicionamento e desenvolvimento do ponteiro é mostrado na Fig. 41.
O valor do ponteiro TU-3 contido no H1 e H2 designa a localização do byte onde o VC-3

começa. Os dois bytes alocados para a função de ponteiro podem ser vistos como uma palavra
como exibido na Fig. 41. Os últimos dez bits (bits 7 - 16) da palavra do ponteiro transportam
o valor do ponteiro.
O ponteiro TU-3 é um número binário com um limite de 0 - 764 que indica o deslocamento
entre o ponteiro e o primeiro byte do VC-3.
ED. 5 MSH11C 39000-MH1 FL. 109

HARDWARE
Faixa de
Valor do TU-3: 0 à 764 decimal
Bit S TU-3: 1 0
Ponteiro
Mudança da indicação do JUSTIFICAÇÃO POSITIVA:

Bit N ponteiro
- inversão de 5 bits I
Operação normal: 0 1 1 0 - maioria decodificado
Novos dados flag: 1 0 0 1
JUSTIFICAÇÃO NEGATIVA:
- aceita somente - inversão de 5 bits D
combinação exata - maioria decodificado
VALOR DO PONTEIRO
JUSTIFICAÇÃO POSITIVA
JUSTIFICAÇÃO NEGATIVA
Fig. 41 - Codificação do Ponteiro TU-3 (H1, H2, H3)
86 COLUNAS
PONTEIRO TU-3
85 COLUNAS
MATERIAL FIXADO
Fig. 42 - Ponteiro TU-3
ED. 5 MSH11C 39000-MH1 FL. 110

HARDWARE
Sinais de 38Mbit/s saintes
Os três dados da Unidade Tributária TU-3, obtidos deste modo, são convertidos em quatro
sinais saintes de 38.88Mbit/s de meio byte (4 bits); esses sinais são duplicados e transmitidos
para o conector da unidade como TX38DATA 1 – 4 A e TX38DATA 1 – 4 B.
Os sinais A serão usados como principais, enquanto os sinais B serão usados como proteção.
1.13.3.2 - LADO DE RECEPÇÃO
A Unidade Tributária de 3x34Mbit/s tem 2 sinais de dados de 38.88Mbit/s recebidos em meio

byte (4 bits), entrantes da Via A (principal), e Via B (proteção), um circuito lógico analisa o
diagnóstico interno selecionado entre o sinal de dados em serviço e os em stand-by.
O sinal de dados em serviço é então convertido para 19.44Mbit/s transmitido em todos os

bytes. Ele é demultiplexado de um nível da Unidade Tributária TU-3.
Os conteúdos do ponteiro da Unidade Tributária são processados, para localizar a posição dos
VC-3s individuais dentro do feixe.
O primeiro byte de cada VC-3, que contém a informação de via do container virtual (POH -
Via Overhead), é extraído. A informação lida é processada e enviada para a interface do
microprocessador.
Os containers C-3 obtidos depois da extração do POH devem então ser “dessincronizados”,
através da extração do material, controle de justificação e bytes de oportunidade de
justificação.
Um PLL (Loop de Fase Fechada) é usado para estabilizar o deslocamento da fase do sinal de
relógio de dados dessincronizados, para executar esta função, os dados são gravados em uma
memória buffer usando seu sinal de relógio e relido usando o sinal de derivação do PLL.
Os dados são então codificados de NRZ em HDB3 e duplicados em um sinal negativo e

positivo (Níveis 0 e +5), de forma a reduzir qualquer distúrbio.
Os três sinais tributários são enviados respectivamente para os blocos 8, 10 e 12, onde eles são
buffered, recompostos nos três níveis e enviados para as interfaces saintes.
Se os sinais entrantes nestes blocos forem perdidos, o sinal de alarme LOTS é emitido para o
bloco 7 para ser processado.
ED. 5 MSH11C 39000-MH1 FL. 111

HARDWARE
Conversor CC/CC

placa), (Bloco 14). Este conversor aceita uma tensão de alimentação de -48V e fornece
tensões de alimentação de +5V e 5.2V para todos os componentes na unidade.
Alarmes
O Bloco 13 é capaz de se comunicar através de uma linha serial para o controlador

centralizado do sub-bastidor, além disso ele pode direcionar os dois leds no painel frontal, o
Led vermelho indica falha interna da unidade, o verde é aceso quando a unidade for
configurada e fornecer serviço (em caso de proteção 1 + 1 da unidade).
A Unidade Tributária de 3x34Mbit/s recebe indicações da Unidade de Conexão (LTU) sobre

suas condições (perdas, mau funcionamento, etc.), no Bloco 15, e processa-os no
TX perdidos, nos Blocos 8, 10 e 12.
em direção ao bloco 16, que verifica uma eventual falta de potência e comunica-a ao
ED. 5 MSH11C 39000-MH1 FL. 112

HARDWARE
Memória de Inventário EPROM 1 x 8Kbyte
ED. 5 MSH11C 39000-MH1 FL. 113

HARDWARE
INTERFACE DE
ENTRADA
TRIBUTÁRIA 1
INTERFACE DE
SAÍDA
TRIBUTÁRIA 1
EXTRAÇÃO DE
RELÓGIO
TRIBUTÁRIO 1 PLL
TRIBUTÁRIO DE
34/34MHz
1-3
INTERFACE DE
ENTRADA
TRIBUTÁRIA 2
INTERFACE DE
SAÍDA
TRIBUTÁRIA 2
EXTRAÇÃO DE
RELÓGIO
TRIBUTÁRIO 2
INTERFACE DE INTERFACE DE
ENTRADA SAÍDA
TRIBUTÁRIA 3 TRIBUTÁRIA 3
DADOS
EXTRAÇÃO DE MICRO-
RELÓGIO
VERMELHO PROCESSADOR
TRIBUTÁRIO 3
VERDE
Detector de
CONVERSOR POTÊNCIA Falha LTU
CC/CC VERIFICADA
PARA TODOS OS
CIRCUITOS INTERNOS
Fig. 43 - Unidade Tributária de 3x34Mbit/s - Diagrama de Bloco
ED. 5 MSH11C 39000-MH1 FL. 114

HARDWARE
A descrição refere-se ao diagrama de bloco da unidade. Os números exibidos no diagrama de

bloco identificam os blocos do circuito no diagrama de circuito.
Os dispositivos de programação para a unidade são exibidos no Manual de Operação.
1.14.2 - FUNÇÃO
A unidade Tributária de 3x45Mbit/s executa a função de interfaceamento, codificação e

processamento dos feixes tributários de 45Mbit/s nos lados de recepção e transmissão, no lado
tributário ele aceita até 3 44736Kbit/s ? 20ppm Canais codificados B3ZS.
Depois de converter num NRZ, estes sinais são processados e alocados em containers C3 do
módulo síncrono STM-1. O POH (Informação da Via Overhead) é então adicionado obtendo
deste modo os containers virtuais (VC-3), que são emitidos para o conector de saída.
O alarme da unidade e as funções de controle de informação são gerenciadas por um

microprocessador 68302 que interfaceia com a Unidade do Controlador Central do
equipamento, através de uma via serial.
Circuitos Loop-back para local e remoto, tributários de ativação estão incluídos para
operações de diagnósticos.
A unidade tributária de 3x45Mbit/s pode gerenciar um esquema de proteção da unidade

tributária 1 + 1.
1.14.2.1 - TRANSMISSÃO
? ? aceitação, equalização e regeneração dos três feixes tributários B3ZS de 34368kbit/s

? 20ppm;
? ? extração do sinal de relógio de 44736kHz de cada feixe tributário;
? ? monitoração de perda dos pulsos recebidos de 45Mbit/s na interface de entrada e emissão

de 1 à 3 alarmes de PERDA DE SINAL;
? ? conversão do código do feixe B3ZS de 44736kHz para NRZ;
? ? geração de um sinal de relógio de 38880kHz, usando um circuito oscilador de fase

travada, para gerenciamento do processamento do feixe interno do gate array
TRIB34ASIC;
ED. 5 MSH11C 39000-MH1 FL. 115

HARDWARE
? ? alocação de sinais de 45Mbit/s para os containers C-3 do feixe síncrono STM-1;
? ? inserção da Via de Informação (POH- Via Overhead) dos containers virtuais VC-3;
? ? emissão de três feixes tributários de 45Mbit/s com quatro sinais (A- principal, B-
proteção) de dados de 38.88Mbit/s duplicados para o conector da unidade.
1.14.2.2 - RECEPÇÃO
? ? recepção de quatro sinais de dados de 38.88Mbit/s duplicados (A - principal e B -

proteção) do conector da unidade;
? ? comutação entre os sinais de dados entrantes A e B de acordo com o processamento

interno dos alarmes e comandos entrantes da via serial;
? ? geração de um sinal de relógio de-jittered de 44736Khz ? 20ppm para cada um dos três
feixes, usando um circuito oscilador de fase fechada;
? ? extração da informação de via (POH - Via Overhead), dos containers virtuais VC-3;
? ? conversão do código de 44736kbit/s do NRZ para B3ZS, e emissão dos feixes para as
interfaces de saída;
? ? monitoração para perda de pulsos de 44736kbit/s transmitidos para as interfaces

tributárias e geração da falha PDH Tx (Perda do Sinal de Transmissão), 1 à 3 alarmes.
? ? supervisão da unidade através de um microprocessador se comunicando com os circuitos

controladores do equipamento;
? ? alimentação através de um conversor CC/CC, presente na própria unidade;
? ? gerenciamento de interfaces para via de controle e os dois circuitos matrizes de

comutação do equipamento.
ED. 5 MSH11C 39000-MH1 FL. 116

HARDWARE
(Ver diagrama de bloco na Fig. 48)
Os feixes B3ZS de 44736kbit/s ? 20ppm, são aplicados para o circuito da interface de entrada,
respectivamente blocos 1, 3 e 5, através do conector da unidade.
O sinal entrante transita através de um equalizador variável que recupera atenuação e cria
um sinal equalizador com amplitude controlada.
Dois detectores de limite detectam os pulsos negativos e positivos no sinal B3ZS. Estes pulsos
são convertidos para o código NRZ em dois fios separados (pulsos positivos e negativos), e
transformados para níveis CMOS por um circuito de conversão, e aplicado ao TRIB34 ASIC,
bloco 7.
Ambas as seqüências de pulso do sinal contribuem na extração do sinal de relógio de 45MHz

através de um oscilador de fase travada, respetivamente blocos 2, 4 e 6.
O sinal é cortado e convertido para nível CMOS através de um circuito de conversão, e

aplicado ao TRIB34 ASIC, bloco 7.
Os sinais NRZ tornam-se disponíveis ao bloco 7, estão alocados à um container do tipo C-3
usando um processo de justificação.
Mapeamento Assíncrono de 44736kbit/s Tributário em C-3
Um sinal de 44736Kbit/s pode ser mapeado em C-3 como exibido na Fig. 47.
O C3 consiste de 9 sub-feixes a cada 125? s. Cada sub-feixe consiste de 621 bits de dados,
uma verificação de cinco bits de controle de justificação, um bit de oportunidade de
justificação e dois bits do canal de comunicação overhead. Os bytes restantes são de bits de
enchimento fixo (R). Os bits são reservados para futuros propósitos de comunicação
overhead.
A verificação de cinco bits de controle de justificação é usada para controlar o bit de

oportunidade de justificação (S). C1C1C1C1C1 = 00000 indica que o bit S é um bit de dados,
enquanto C1C1C1C1C1 = 11111 indica que o bit S é um bit de justificação. Por maioridade
deve ser usado para fazer a decisão de justificação dessincronizada para proteção contra erros
simples e duplos nos bits C.
O lado de recepção ignora o valor contido nos bits S1 e S2 sempre que eles forem usados como
bits de justificação.
ED. 5 MSH11C 39000-MH1 FL. 117

HARDWARE
Via VC-3 Overhead POH
A Via de Informação (POH) formada dos bits exibidos na Fig. 44, é adicionada para cada
container C-3 para produzir um container virtual VC-3 e está localizada na primeira coluna
da estrutura VC-3, fileira 9 e coluna 85.
NÃO USADO
REI = Indicador de Erro Remoto

RDI = Indicador de Defeito Remoto
traço de via
monitoração da via de erro
Identificação do sinal
sem erros
1 erro status da via

8 erros indicador do multifeixe
sem erros reservado para atribuição futura
byte do operador de rede
Fig. 44 - Nível 3/4 POH - Via Overhead
Ponteiro TU-3
Um ponteiro é então adicionado para cada VC-3 de forma a obter uma Unidade Tributária
TU-3.
Este ponteiro permite alocação dinâmica e flexível do VC dentro do feixe, indicando o

deslocamento de bytes entre o próprio ponteiro (com uma posição fixa), e o primeiro byte do
VC, e também fornece informação sobre a Unidade Tributária e qualquer mudança de carga.
O posicionamento e desenvolvimento do ponteiro é exibido na Fig. 45.
O valor do ponteiro TU-3 contido no H1 e H2 designa a localização do byte onde o VC-3

inicia. Os dois bytes alocados para a função de ponteiro podem ser vistos como uma palavra
como exibido na Fig. 45. Os últimos dez bits (bits 7 - 16) da palavra do ponteiro transportam
o valor do ponteiro.
O ponteiro TU-3 é um número binário com um limite de 0 - 764 que indica o deslocamento
entre o ponteiro e o primeiro byte do VC-3.
ED. 5 MSH11C 39000-MH1 FL. 118

HARDWARE
Faixa de
TU-3: 0 à 764 decimal
Valor do TU-3: 1 0
Bit S
Ponteiro
Mudança da indicação do JUSTIFICAÇÃO POSITIVA:

Bit N ponteiro - inversão de 5 bits I
Operação normal: 0 1 1 0 - maioria decodificado
Novos dados flag: 1 0 0 1
JUSTIFICAÇÃO NEGATIVA:
- aceita somente - inversão de 5 bits D
combinação exata - maioria decodificado
VALOR DO PONTEIRO
JUSTIFICAÇÃO POSITIVA
JUSTIFICAÇÃO NEGATIVA
Fig. 45 - Codificação do Ponteiro TU-3 (H1, H2, H3)
86 COLUNAS
PONTEIRO TU-3
85 COLUNAS
MATERIAL FIXADO
Fig. 46 - Ponteiro TU-3
ED. 5 MSH11C 39000-MH1 FL. 119

ED. 5
HARDWARE
MSH11C
39000-MH1
I = bit de informações
S = bit de oportunidade de justificação
R = bit de enchimento fixo
O = bit overhead
C = bit de controle de justificação
Fig. 47 - Alocação de um tributário assíncrono de 44736kbit/s para um C-3
FL. 120
HARDWARE
Sinais de 38Mbit/s saintes
Os três dados da Unidade Tributária TU-3, obtidos deste modo, são convertidos em quatro
sinais saintes de 38.88Mbit/s de meio byte (4 bits); esses sinais são duplicados e transmitidos
para o conector da unidade como TX38DATA 1 - 4 A e TX38DATA 1 - 4 B.
Os sinais A serão usados como principais, enquanto os sinais B serão usados como proteção.
A Unidade Tributária de 3x45Mbit/s tem 2 sinais de dados de 38.88Mbit/s recebidos em meio

byte (4 bits), entrantes da Via A (Principal), e Via B (proteção), um circuito lógico analisa o
diagnóstico interno analisa o selecionado entre o sinal de dados em serviço e os em stand-by.
O sinal de dados em serviço é então convertido para 19.44Mbit/s, transmitido em todos os

bytes. Ele é demultiplexado de um nível da Unidade Tributária TU-3.
Os conteúdos do ponteiro da Unidade Tributária, são processados para localizar a posição dos
VC-3s individuais dentro do feixe.
O primeiro byte de cada VC-3, que contém a informação de via do container virtual (POH -
Via Overhead), é extraído. A informação lida é processada e enviada para a interface do
microprocessador.
Os containers C-3 obtidos depois da extração do POH deve então ser “dessincronizados” ,
através da extração do material, controle de justificação e bytes de oportunidade de
justificação.
Um PLL (Loop de Fase Fechada), é usado para estabilizar o deslocamento da fase do sinal de
relógio de dados dessincronizados, para executar esta função, os dados são gravados em uma
memória buffer usando seu sinal de relógio, e relido usando o sinal de derivação do PLL.
Os dados são então codificados de NRZ em HDB3 e duplicados em um sinal negativo e

positivo (Níveis 0 e +5), de forma a reduzir qualquer distúrbio.
Os três sinais tributários são enviados respectivamente para os blocos 8, 10 e 12, onde eles são
buffered, recompostos nos três níveis e enviados para as interfaces saintes.
Se os sinais entrantes nestes blocos forem perdidos, o sinal de alarme LOTS é emitido para o
bloco 7 para ser processado.
ED. 5 MSH11C 39000-MH1 FL. 121

HARDWARE
Conversor CC/CC

placa), (Bloco 14). Este conversor aceita uma tensão de alimentação de -48V e fornece
tensões de alimentação de +5V e 5.2V para todos os componentes na unidade.
Alarmes
O Bloco 13 é capaz de se comunicar através de uma linha serial para o controlador

centralizado do sub-bastidor, além disso ele pode direcionar os dois leds no painel frontal, o
Led vermelho indica falha interna da unidade, o verde é aceso quando a unidade for
configurada e fornecer serviço (em caso de proteção 1 + 1 da unidade).
A Unidade Tributária de 3x45Mbit/s recebe indicações da Unidade de Conexão (LTU) sobre

suas condições (perdas, mau funcionamento, etc.), no Bloco 15, e processa-os no
TX perdidos, nos Blocos 8, 10 e 12.
em direção ao bloco 16, que verifica uma eventual falta de potência e comunica-a ao
ED. 5 MSH11C 39000-MH1 FL. 122

HARDWARE
Memória de Inventário EPROM 1 x 8Kbyte
ED. 5 MSH11C 39000-MH1 FL. 123

HARDWARE
INTERFACE DE
ENTRADA
TRIBUTÁRIA 1
INTERFACE DE
SAÍDA
TRIBUTÁRIA 1
EXTRAÇÃO DE
RELÓGIO
TRIBUTÁRIO 1 PLL
TRIBUTÁRIO DE
34/34MHz
1-3
INTERFACE DE
ENTRADA
TRIBUTÁRIA 2
INTERFACE DE
SAÍDA
TRIBUTÁRIA 2
EXTRAÇÃO DE
RELÓGIO
TRIBUTÁRIO 2
INTERFACE DE INTERFACE DE
ENTRADA SAÍDA
TRIBUTÁRIA 3 TRIBUTÁRIA 3
DADOS
EXTRAÇÃO DE MICRO-
RELÓGIO
VERMELHO PROCESSADOR
TRIBUTÁRIO 3
VERDE
Detector de
CONVERSOR POTÊNCIA Falha LTU
CC/CC VERIFICADA
PARA TODOS OS
CIRCUITOS INTERNOS
Fig. 48 - Unidade Tributária de 3x45Mbit/s - Diagrama de Bloco
ED. 5 MSH11C 39000-MH1 FL. 124

HARDWARE
1.15 - UNIDADE TRIBUTÁRIA G.703 DE 32X1.5/2MBIT/S 131-8977/02
A Unidade Tributária de 32x2Mbit/s opera com um sinal tributário de 1.5/2Mbit/s e

--------- Para maiores detalhes sobre as características do sinal 1.5/2Mbit/s, referir-se

ED. 5 MSH11C 39000-MH1 FL. 125

HARDWARE
1.15.2 - FUNÇÕES
A Unidade Tributária de 32x2Mbit/s sustenta as seguintes funções:
? ? Recepção/Transmissão de um sinal elétrico de 1.5/2Mbit/s (HDB3, AMI, B8ZS, NRZ);
? ? Conversão do sinal entrante de 1.5/2Mbit/s num código NRZ;
? ? Conversão do sinal sainte de 1,5/2Mbit/s do NRZ para o código de linha tributário

(HDB3, AMI, B8ZS);
? ? Função de descomutação automática das linhas de transmissão através da colocação em

alta impedância;
? ? Mapeamento do sinal de 2Mbit/s num TU-12, com inserção de bits de controle e

justificação;
? ? Mapeamento dos TU-12s numa pseudo estrutura STM-1;
? ? Mapeamento de duas pseudo estruturas STM-1 em um STM-1;
? ? Função de modificação no mapeamento de duas pseudo estruturas STM-1 em um STM-1;
? ? Mapeamento do STM-1 em duas pseudo estruturas STM-1;
? ? Mapeamento da pseudo estrutura STM-1 num TU12s;
? ? Mapeamento do TU12 em um sinal de 2Mbit/s;
? ? Supervisão da unidade através de um microprocessador comunicando-se com as

Unidades MOST;
? ? Alimentação da Placa através do conversor CC/CC, presente na própria placa;
? ? Gerenciamento das interfaces em direção a Via de Controle e os comutadores nas

Unidades MOST;
? ? Geração de relógio interno;
? ? Geração da referência de relógio;
? ? Diagnóstico embutido da tensão interna e possibilidade de descomutação das linhas de

transmissão.
ED. 5 MSH11C 39000-MH1 FL. 126

HARDWARE
Fig. 49 - Diagrama de bloco simplificado da Unidade Tributária de 32x2Mbit/s
ED. 5 MSH11C 39000-MH1 FL. 127

HARDWARE
Os trinta e dois sinais PDH entrantes (RX_n com n de 1 a 32), são recebidos pela interface
analógica RX (Bloco 2), que assegura uma combinação da impedância e envia sinais RX_P e
RX_N em direção a cada TRIB16 ASIC (trinta e dois).
Os sinais analógicos são convertidos do código de linha (HDB3, AMI, B8ZS) num código
NRZ. Nesta etapa é também verificada a presença das indicações AIS ou LOS entrantes.
Os sinais NRZ PDH são inseridos em containers SDH C12/C11, definidos na Rec. ITU-T
G.707 (a referência do Relógio é derivada dos 19.44MHz emitido pelo
SUPERMAPEAMENTO ASIC). Nesta justificação de operação acontece, de forma a
recuperar offset de freqüências eventuais (o offset máximo de ? 50 p.p.m é permitido).
Os dezesseis C12/C11s são convertidos em VC12s adicionando material fixo e os seguintes

bytes: V5 (POH), N2 (monitoração da conexão tandem), J2 (identificador de traço de via), e
K4 (definição do usuário).
Os VC12s são inseridos nos TU12s com um offset definido pelo ponteiro feito dos bytes V1 e
V2. Este offset é introduzido de forma a minimizar o jitter.
Os dezesseis TU12s são inseridos num sinal proprietário STM-1. A posição dos TU12s dentro
do STM-1 proprietário é fornecido pelo Relógio (CK4SI), emitido pelo
SUPERMAPEAMENTO ASIC em direção ao TRIB16ASIC. Também o sinal de
temporização de 19.44MHz (CK19SI) usado para gerar o STM-1 proprietário paralelo, é
emitido pelo SUPERMAPEAMENTO ASIC.
Cada TRIB16 ASIC emite um STM-1 proprietário de 8 bits (SInD), em direção ao

SUPERMAPEAMENTO ASIC. Esses quatro STM-1 proprietários são mapeados na
capacidade de carga do sinal proprietário STM-1. O mapeamento é executado em quatro
frações do STM-1 dos quais somente dois são efetivamente usados: existe a possibilidade de
escolha de quais frações serão usadas.
O SUPERMAPEAMENTO ASIC adiciona a palavra de alinhamento e uma mensagem de

informações do número do equipamento, número do canal, tipo de unidade, etc.).
O sinal STM-1 é então convertido num formato nibble (na freqüência de 38.88MHz) e
enviado em duplicata em direção aos dois comutadores usando os sinais DRPA e DRPB.
ED. 5 MSH11C 39000-MH1 FL. 128

ED. 5
de linha
HARDWARE
Verificação do sinal
PDH
Mapeamento do sinal
PDH em C12/C11
Mapeamento do
MSH11C
C12/C11 em VC12
(inserção do POH)
Mapeamento do VC12
em TU12 (inserção do
ponteiro)
Mapeamento de 16
TU12 no STM-1
proprietário
Lado de recepção
39000-MH1
SUPERMAPEAMENTO
Inserção de uma Conversão do sinal

Mapeamento de 2 mensagem de
STM-1 proprietário em STM-1 de um formato 8
diagnóstico no STM-1 bits à um formato 4
um STM-1 interno interno bits
FL. 129
Fig. 50 - Diagrama de bloco funcional do SUPERMAPEAMENTO e TRIB16 ASICs -
HARDWARE
O SUPERMAPEAMENTO ASIC (Bloco 6) recebe dois sinais STM-1 dos dois comutadores
(DTPA e DTPB), juntamente com dois sinais de relógio de 38.88MHz (CK38A e CK38B).
Nos dois feixes STM-1 é verificada a mensagem de diagnóstico V4. Esta verificação inclui a
Um dos dois feixes STM-1 é selecionado de forma a ser enviado em direção aos quatro
TRIB16 ASICs (Blocos 4-5). A seleção depende da verificação do V4 nas mensagens do
microprocessador e podem ser forçados quando o sinal do Relógio relevante está perdido.
O sinal selecionado é convertido no formato paralelo de 8 bits (na freqüência de 19.44MHz), e

é enviado em direção de todos TRIB16 ASIC. Para cada TRIB ASIC são também enviados
dois sinais de relógio: CK4Den, que é usado para cada TRIB ASIC para extração dos
dezesseis TU-12s relevantes; CK19DE que é usado pelos TRIB16s para leitura do sinal de
19.44MHz.
Uma vez que o byte V5 é encontrado, todos os outros bytes do POH são determinados (N2, J2
e K4). Esses bits são usados para verificar a combinação da identificação do sinal, a
combinação do traço de via, a paridade do sinal, etc.
Para cada VC12 é extraída a capacidade de carga PDH, que é então convertida do código NRZ
Para cada trinta e dois sinais analógicos do TRIB16 ASIC (TX_P e TX_N) um é enviado em
direção a interface TX analógica (Bloco 1). No Bloco 1, um casamento de impedância é
executada, e então os trinta e dois sinais TX_n (com n de 1 a 32), são enviados em direção ao
conector do painel traseiro.
Os sinais TX_n são usados, no Bloco 11, para detectar os pulsos Tx eventualmente perdidos.
A indicação dos pulsos eventualmente perdidos é enviada ao microprocessador (Bloco 3).
As linhas saintes de 2Mbit/s desta placa podem ser programadas para alta impedância, quando
a placa é usada para proteção (quando o comutador para proteção tem de ser executado, as
unidades de conexão extraem os sinais dessas linhas).
ED. 5 MSH11C 39000-MH1 FL. 130

ED. 5
HARDWARE
de linha
Extração da
MSH11C
capacidade de carga
VC12 (sinal PDH)
Extração do VC12
do STM-1
39000-MH1
SUPERMAPEAMENTO
Extração da Conversão do sinal

Seleção do feixe mensagem de STM-1 de um formato
STM-1 diagnóstico V4 no de 4 bits à um de 8 bits
sinal STM-1
FL. 131
Fig. 51 - Diagrama de bloco Funcional do SUPERMAPEAMENTO e TRIB16 ASICs:
HARDWARE
Conversor CC/CC

placa), (Bloco 9). Este conversor aceita uma tensão de alimentação de -48V e fornece +5V, -
5V, +3V e +12V para todos os componentes na placa.
A Unidade Tributária de 32x2Mbit/s é equipada com dois VCO, operando a 49.908MHz e

65.586MHz. Essas referências de relógio são usadas pelos TRIB16 ASICs (Blocos 4-5), para
ler e escrever os sinais de l.5 e 2Mbit/s.
Referência do Relógio
A Unidade Tributária de 32x2Mbit/s emite dois sinais de relógio de 128kHz (CK128A e

CK128B) em direção a dois Comutadores. Esses sinais são gerados por cada TRIB16 ASIC
(Blocos 4-5), selecionando duas referências do relógio extraído de 2Mbit/s (1.5Mbit/s).
Uma verificação desempenhada pela Unidade Tributária de 32x2Mbit/s é a detecção dos

pulsos TX perdidos no Bloco 11.
Do conversor CC/CC (Bloco 7) as tensões de alimentação de energia são também emitidas em

direção ao Bloco 8, que verifica uma eventual falta de potência e comunica-a ao
As tensões de cada TRIB 16 ASIC (Blocos 4-5) são continuamente monitoradas; quando elas
são medidas com menos de 3.3 Volts, as linhas de transmissão são colocadas em alta
impedância e, consequentemente, são descomutadas.
ED. 5 MSH11C 39000-MH1 FL. 132

HARDWARE
ED. 5 MSH11C 39000-MH1 FL. 133

HARDWARE
1.16 - UNIDADE TRIBUTÁRIA G.703 STM-1 / 1X140MBIT/S 131-9310/11
A unidade opera com um STM-1 ou tributário de 140Mbit/s com processamento no nível do

Container Virtual VC-12 para um canal.
O padrão SDH ou PDH é aceito independentemente por uma seção.
Todas as operações de processamento do sinal são executadas basicamente pelo E4 T, TUREJ

e CMIX ASICs.
A unidade também executa diagnósticos dos circuitos matrizes de comutação através da

inserção e verificação dos bytes dentro do feixe interno.
As funções de supervisão da unidade são gerenciadas por um microcontrolador que comunica

com o controlador central do equipamento através da Via de Controle.
A alimentação da unidade é executada por um conversor CC/CC on-board (na placa), que
fornece as tensões adequadas para os circuitos da unidade interna.
1.16.2 - COMPOSIÇÃO
A unidade é feita de uma placa de circuito impresso onde são colocados os circuitos para o
canal tributário, a fonte de alimentação on-board (na placa), e o microprocessador com as
memórias.
A estrutura física da unidade e a posição dos circuitos nela é exibida na Fig. 51.
ED. 5 MSH11C 39000-MH1 FL. 134

HARDWARE
CONECTOR DA
UNIDADE DO SUB-
BASTIDOR
BANCOS
FLASH
MICROPROCESSADOR
CIRCUITO DA FONTE
DE ALIMENTAÇÃO
PAINEL FRONTAL DA UNIDADE
Fig. 51 - Estrutura física da Unidade Tributária 1xSTM-1/140Mbit/s
ED. 5 MSH11C 39000-MH1 FL. 135

HARDWARE
1.16.3.1 - RESUMO
À seguir, as funções sustentadas por cada seção do circuito tributário são listadas:
Lado de Transmissão
? ? recepção de um feixe STM-1 dos Circuitos Matriz de Comutação (dividido em quatro sub-
feixes de 38.88Mbit/s).
Se o sinal entrante for estruturado de acordo com o padrão PDH:
? ? extração do feixe de 139264kbit/s inserido no feixe proprietário STM-1 e sua transmissão

ao conector do sub-bastidor como requerida pela especificação ITU-T G.703.
Se o sinal entrante for estruturado de acordo com o padrão SDH:
? ? extração do VC-12, VC-3 e VC-4 inserido no feixe proprietário STM-1, criação de um

novo SOH de acordo com a informação na Via OH e transmissão do feixe STM-1 obtido
para o conector do sub-bastidor.
Lado de Recepção
? ? recepção de um feixe de 139264 ou 155520kbit/s e recuperação da atenuação automática;
? ? conversão do sinal de CMI para NRZ e inserção no feixe STM-1 proprietário interno;
? ? emissão do feixe STM-1 proprietário (dividido em quatro sub-feixes de 38.88Mbit/s), para

os circuitos de comutação matriz usando o sinal de sincronização fornecido pelos
próprios circuitos de Comutação Matriz;
? ? gerenciamento da informação contida no SOH recebida sobre a via OH do Controlador

Central do Equipamento.
Função Comum
? ? interfaceamento do Controlador Central do equipamento através da via de controle;
? ? alimentação da unidade através de um circuito conversor CC/CC on-board (na placa);
? ? gerenciamento do loop-back.
ED. 5 MSH11C 39000-MH1 FL. 136

HARDWARE
Esta descrição refere-se à um canal tributário e ao diagrama de bloco na Fig. 51.
O bloco INTERFACE DE ENTRADA CMI recebe um sinal estruturado de 139264 ou

155520kbit/s (1 Vpp/75? ), em conformidade com as especificações G.703 e código CMI. Ele
primeiro casa a impedância e recupera qualquer atenuação causada pelos cabos de
interconexão no limite de 0 à 12dB em 69632 ou 77760kHz.
O feixe recebido é enviado para o CMIX ASIC, que desvia parte dele para o bloco de
EXTRAÇÃO DO RELÓGIO, onde ele é processado para obter um sinal de relógio de 139264
ou 155520kHz.
O sinal de relógio extraído é usado no CMIX ASIC para testar o feixe recebido da
INTERFACE DE ENTRADA CMI, verifique se a estrutura do sinal recebido esteja correta e
realize a conversão do código CMI para NRZ.
A perda do alarme do sinal entrante é detectada verificando se o sinal de relógio extraído esta
presente. Este é executado na INTERFACE DE ENTRADA CMI.
O sinal NRZ 140 ou 155Mbit/s é então dividido em quatro feixes de 34816 ou 38880kbit/s e
enviado para o E4 T ASIC.
O E4 T ASIC aloca os quatro feixes recebidos para um container C-4 usando uma estrutura de
multiplexação flutuante mais os bytes POH:
? ? J1, B3, C2, G1 (para comunicações terminal-a-terminal);
? ? H4, F2, F3 (específico para o tipo de capacidade de carga e canais do usuário);
? ? K3 (para gerenciamento APS);
? ? N1 (para monitoração da conexão tandem).
que, juntos com o C-4, formam um VC-4.
O ponteiro AUG e os bytes SOH contendo informação de diagnóstico e o protocolo APS (K1
e K2), completam a estrutura de um quadro gerado STM-1 no E4 T ASIC. O conteúdo das
mensagens de diagnóstico nos bytes SOH é o seguinte:
? ? coluna 1 linha 1 bit de paridade no número do canal
? ? coluna 1 linha 2 número ID do sub-bastidor
? ? coluna 1 linha 3 número do canal e da placa
ED. 5 MSH11C 39000-MH1 FL. 137

HARDWARE
A informação acima é enviada para o E4 T ASIC através dos circuitos do Controlador Central
do equipamento através da via OH.
O TUREJ gerencia o STM-1 até o nível VC-12.
Outra função implementada no E4 T ASIC é a criação de uma seqüência pseudo-random 223-

1. Esta seqüência é criada pelo polinômio 1+X18+X23 e é usada durante a função de teste,
quando o feixe entrante for substituído por essa seqüência.
A seqüência é monitorada no lado de recepção por um testador de ajuste embutido. O feixe

STM-1, no entanto, formado, é dividido em 4 sub-feixes de 38.88Mbit/s e distribuído em
paralelo para as unidades matrizes tributárias.
A distribuição é temporizada usando o sinal de sincronismo emitido pelos circuitos Matrizes

de Comutação do equipamento.
Um sinal bloqueado de 128kHz no sinal CK extraído do feixe de 140Mbit/s, recebido na

entrada, é também enviado para os circuitos Matrizes de Comutação do equipamento.
A unidade recebe os dados de tráfego de dois circuitos Matrizes de Comutação (A e B), do

equipamento que atua como unidades mestre e escrava.
Cada matriz de Comutação emite para unidade tributária, um feixe STM-1 equivalente com
suas referências de sincronização e relógio associadas.
O sinal proprietário STM-1 é transmitido nos quatro fios em meio bytes (nibble), com uma
taxa de bits de 38.88Mbit/s.
Um sinal de sincronização de multifeixe de 102.5ns/62.5Hz e um sinal de relógio de

38.88MHz, são agrupados para o feixe STM-1.
Os dois feixes STM-1 (A e B), são enviados para o TUREJ ASIC que seleciona um deles de
acordo com a informação de diagnóstico escrita nos bytes SOH proprietários (coluna 1, linha
1, 2 e 3).
Além disso, no TUREJ ASIC, os bytes POH são extraídos sob o controle do seletor e
processados como segue:
? ? com bytes J1, F2, F3, K3, N1 são enviados para via OH;
? ? com bytes B3, C2, G1, H4 são processados no local como indicado nas especificações
G.708;
? ? com bytes contendo o ponteiro C-4;
ED. 5 MSH11C 39000-MH1 FL. 138

HARDWARE
? ? os cinco bytes X que formam parte da estrutura de multiplexação com o G.708, e são
usados para executar um cálculo majoritário para estabelecer a justificação positiva do
byte Z, onde necessário.
Os bytes de dados são então alocados numa memória DPRAM no TUREJ ASIC e lidos
usando um sinal de relógio que leva em conta da taxa de transmissão do feixe NRZ de 140 ou
155Mbit/s.
O feixe é enviado para CMIX ASIC, que executa a conversão do código NRZ para CMI, e
envia o sinal resultante para a INTERFACE DE SAÍDA CMI, onde seu nível e impedância
combinam de acordo com os requisitos G.703.
ED. 5 MSH11C 39000-MH1 FL. 139

HARDWARE
1.16.3.4 - FUNÇÃO COMUM
Controlador da Unidade
A unidade é equipada com um microcontrolador on-board (na placa), de 8 bits de 16MHz

com dois programas de bancos flash; a duplicação da memória permite copiar novos softwares
de aplicação enquanto a unidade estiver em serviço sem tráfego afetando.
O microcontrolador gerencia a via de controle para a comunicação com o controlador central

do equipamento e uma linha serial para o conector do painel frontal da unidade para
propósitos de monitoração.
O controlador tem também uma conexão serial para o circuito matriz de comutação do
equipamento, para executar a função de ‘proteção rápida’.
Esta função permite o circuito de comutação matriz transmitir para a linha óptica, a
configuração da unidade de acordo com o esquema de proteção num modo mais rápido, sem
envolver o controlador central que precisaria de um tempo maior.
A unidade também contém o bloco INVENTÁRIO, onde os dados de inventário da unidade

(ex.: número de identificação, código do hardware da unidade, código do software instalado),
são armazenados e tornam-se disponíveis para o Controlador Central do equipamento.
Conversor CC/CC
A unidade é equipada com um conversor CC/CC on-board (na placa). Este conversor aceita
duas tensões de bateria entrantes (-48V ? 20% à –60V ? 20%) e fornece tensões de alimentação
de +5V, +3.3V, +9V, -9V e –5.2V para todos os componentes na unidade.
O bloco da fonte de alimentação cria também o alarme da unidade reportado às tensões de

alimentação. O mau funcionamento, se houver, das tensões da fonte de alimentação,
determinando a falha de no mínimo uma das tensões de alimentação secundária, são
sinalizadas através da iluminação do LED vermelho do alarme da unidade.
Loop-backs
A unidade pode executar dois diferentes tipos de loop-backs:
? ? Front end
? ? Back end
Quando o loop-back “front end” for executado, os dados entrantes da INTERFACE DE

ENTRADA CMI são enviados para o CMI ASIC. Aqui o sinal é processado e loop-backed
para a INTERFACE DE SAÍDA CMI.
Quando o loop-back “back-end” for executado, os dados entrantes da Matriz de comutação do

equipamento através do E4 T ASIC são processados pelo CMIX ASIC e então transmitidos de
volta para o E4 T ASIC.
ED. 5 MSH11C 39000-MH1 FL. 140

HARDWARE
Microprocessador 1 microprocessador, Motorola 68302, 8bit,

16MHz
Memória de Dados Memória RAM 2 x 128Kbytes
Memória de Programa FLASH EEPROM 2 x 256Kbytes
Memória do Bootstrap Memória EPROM 1 x 256Kbytes
Memória de Seleção de dados e Memória EEPROM 1 x 2kbytes

inventário
ED. 5 MSH11C 39000-MH1 FL. 141

HARDWARE
FALHA DA POTÊNCIA
Fig. 52 - Unidade Tributária 1xSTM-1/140Mbits - Diagrama de bloco
ED. 5 MSH11C 39000-MH1 FL. 142

MSH11C MH Ed5 Marconi

Enviado por

Dados do documento

Descrição original:

Título original

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

MSH11C MH Ed5 Marconi

Enviado por

Direitos autorais:

Formatos disponíveis

HARDWARE

MULTIPLEXADOR ADD/DROP SÍNCRONO DE 155MBIT/S

055/00 12/12/2000 FPM AO OS

N. ALTER. DATA ELABORADO VERIFICADO APROVADO

ED. 5 MSH11C 39000-MH1 FL. 1

FL. 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105

ED. 5 MSH11C 39000-MH1 FL. 2

Este documento corresponde à tradução para o idioma Português do documento MSH11C

Nqueidade de representantes e distribuidores da Marconi S.p.A no Brasil, a Marconi

Votorantim, 12 de Dezembro de 2000

ED. 5 MSH11C 39000-MH1 FL. 3

1 - DESCRIÇÃO FUNCIONAL ...............................................................................................7

ED. 5 MSH11C 39000-MH1 FL. 4

1.7.3.3 - FUNÇÕES COMUNS ..................................................................................50

ED. 5 MSH11C 39000-MH1 FL. 5

1.13.1 - INFORMAÇÕES GERAIS..............................................................................104

ED. 5 MSH11C 39000-MH1 FL. 6

As descrições são divididas nas seguintes seções:

Descrições das unidades

? ? Partes Comuns 130-3492/xx

? ? Sub-unidade da Linha Elétrica STM-1 130-3558/01

? ? Sub-unidade de Linha Óptica STM-1 130-349x/xx

? ? Sub-unidade Tributária de 16x1.5/2Mbit/s 130-3496/06

? ? Sub-unidade Tributária de 32x1.5/2Mbit/s 130-3496/05

? ? Sub-unidade Tributária G.703 de 1x34Mbit/s 130-3545/01

? ? Sub-unidade Tributária G.703 de 63x1.5/2Mbit/s 131-8977/01

? ? Unidade de Comunicação 131-8924/01

? ? Unidade Mux/Elétrica G.703 STM-1 131-8683/04

? ? Unidade Mux/Óptica STM-1 131-8682/xx

? ? Unidade Auxiliar Tipo 1 131-8690/01

? ? Unidade Tributária de 3x34Mbit/s 131-8685/01

? ? Unidade Tributária de 3x45Mbit/s 131-9251/01

? ? Unidade Tributária G.703 de 32x1.5/2Mbit/s 131-8977/02

? ? Unidade Tributária G.703 STM-1 / 1x140Mbit/s 131-9310/11

ED. 5 MSH11C 39000-MH1 FL. 7

As composições dos equipamentos são exibidas em detalhe no capítulo “Informações para o

Este manual trata das descrições funcionais individuais de cada unidade.

ED. 5 MSH11C 39000-MH1 FL. 8

1.2 - PARTES COMUNS 130-3492/XX

1.2.1 - INFORMAÇÕES GERAIS

Fig. 1 - Diagrama de bloco simplificado da Unidade MOST

ED. 5 MSH11C 39000-MH1 FL. 9

Uma Unidade MOST assegura as seguintes funções:

? ? recepção/transmissão de dois feixes STM-1 elétrico/óptico;

? ? gerenciamento opcional de um Módulo Tributário;

? ? gerenciamento das cross-connections;

? ? gerenciamento de todos os alarmes das placas;

? ? extração de uma referência de temporização;

? ? gerenciamento parcial do SOH;

? ? gerenciamento da proteção do MSP;

? ? gerenciamento da proteção da placa;

? ? gerenciamento da proteção SNCP.

O comutador, também fixado na Unidade MOST, é habilitado para realizar a cross-connect

O microprocessador na Unidade MOST, em aditamento a supervisão da própria placa, coleta

O microprocessador permite também o gerenciamento de uma interface F, que é usada para

O componente Timex, fixado na Unidade MOST, pode extrair uma referência de

? ? Quatro sinais de linha STM-1 (representados por sinais de 128KHz)

? ? Sete portas Tributárias (uma no Tributário 1, Tributário 2 e Módulos Tributário MOST,

ED. 5 MSH11C 39000-MH1 FL. 10

? ? Duas fontes externas (2048Kbit/s ou 2048KHz).

A Unidade MOST também permite o gerenciamento da proteção da unidade tributária e da

ED. 5 MSH11C 39000-MH1 FL. 11