Materiais Elétricos

e Eletrônicos

Robson Benites Corrêa – 091010248

Engenharia Elétrica

Alegrete, 20 de Dezembro de 2010.

 Introdução
Existem várias soluções para a construção de circuitos multiplicadores, nomeadamente no que
se refere ao tipo de lógica utilizada, combinacional ou sequencial. Apenas se analisa um
circuito multiplicador que tem por base circuitos adicionadores (somadores) e alguma lógica
combinacional.
A multiplicação é uma importante tarefa nas operações aritméticas computacionais.
Algoritmos eficientes e hardware de alta velocidade devem ser desenvolvidos para realizar
esta operação. A multiplicação seqüencial é baseada na abordagem soma-desloca, os
chamados CSA.

Fig. 1. Diagrama de blocos do CSA

Na multiplicação feita com papel e caneta, os bits do multiplicador são examinados um de

cada vez. Este bit multiplicado pelo multiplicando resulta em um produto parcial. O conjunto
destes produtos é somado para representar o resultado da multiplicação. O produto parcial
pode ser gerado por portas AND. Uma vez que se o bit comparado foi 1, o produto será o valor
do multiplicando, e quando for 0 o produto será igual a zero. Substituindo o processo de gerar
todos os produtos parciais e somá-los ao final, é feita uma soma dos produtos parciais ao valor
da soma acumulada imediatamente depois que ela é gerada. Uma vez que cada bit examinado
é uma posição maior que o anterior, cada produto parcial a ser somado é deslocado para a
direita. Por esta característica esta abordagem é conhecida como soma-desloca. Todo o
processo pode ser sintetizado em um circuito digital a partir de blocos interligados, como
mostra a Figura 2. Nela é apresentado um esquema simplificado do multiplicador soma-
desloca para números de 8 bits. É possível visualizar uma máquina de estados, responsável
pelo envio de sinais de controle para o circuito, os operandos e a geração do primeiro produto
parcial. O produto gerado passa por um conjunto CSA, onde é então gerada a soma dos
produtos parciais. Por fim, este valor é acrescido do último carry, utilizando um carry-ripple-
adder (CRA), ou carry-select.
 Fig. 2. Diagrama de um Multiplicador Sequencial usando CSA.

O circuito multiplicador da mostrado a baixo realiza o produto de dois números de dois bits (A 1
A0, B1 B0), produzindo um resultado de 4 bits (R 3..R0). Ambos os operandos e o resultado são
definidos em código binário natural.

Na implementação deste circuito consideram-se as operações lógicas descritas a seguir,

utilizando circuitos adicionadores completos para as operações assinaladas a cinzento.
Tendo por base o seguinte adicionador completo:

Ci=Transporte anterior (“Carry- in”)

Co=Transporte seguinte (“Carry- out”)

Obtém-se o diagrama lógico:

Fig. 3. Diagrama Lógico

Para cada somador completo, usado para projetar um multiplicador:

Ci+1 =Ai. Bi + Ci (Ai ⊕ Bi)

Ao definir-se:

Gi = Ai. Bi ⇒ transporte gerado

Pi = Ai ⊕ Bi ⇒ transporte propagado

Obtém-se:

Ci+1 = Gi + Ci Pi
Escrevendo as expressões de S0, C1, S1, C2, etc., em função de Pi e Gi, obtêm-se:

S0 =A0 ⊕ B0 ⊕ C0 = P0 + C0
C1 = G0 + P0 C0

S1 =A1 ⊕ B1 ⊕ C1=A1 ⊕ B1 ⊕ (G0 + P0 C0) =P1 ⊕ (G0 + P0 C0)

C2 = G1 + P1 C1= G1 + P1 (G0 + P0 C0) = G1 + P1 G0 + P1 P0 C0

S2 =A2 ⊕ B2 ⊕ C2=A2 ⊕ B2 ⊕ (G1 + P1 G0 + P1 P0 C0)

C3 = G2 + P2 C2= G2 + P2 (G1 + P1 G0 + P1 P0 C0) = G2 + P2 G1 + P2 P1 G0 + P2 P1 P0 C0
E assim progressivamente!

Considerando as expressões obtidas anteriormente para S 0, S1, C2, resulta o diagrama lógico na
Fig. 4.

Fig. 4. Estrutura interna de um adicionador de 2 bits com transporte antecipado.

Fig. 5. Estrutura interna de um somador carrylook com seus respectivos carrys e saídas

Fig. 6. Somador com C3 (Carry-3) e S2 (Saída-2)

 Fig. 7. Bloco Carry Lookahead

Os sinais de saída, Si e Ci+1, dependem, agora, diretamente dos sinais A i, Bi, Pi, Gi e C0, onde Pi e
Gi dependem diretamente de A i e Bi. Assim sendo, o tempo de propagação do adicionador é
constante e independente do número de bits do adicionador. Claro que isto tem um custo, o
significativo aumento da complexidade do circuito (número de portas lógicas necessárias para
determinar os transportes antecipados) à medida que o número de bits do adicionador
aumenta.
 Fig. 8. Circuito Multiplicador de 4 bits.

Conforme programado, foi feito uma simulação no software DSCH2, utilizando portas
lógicas, que possibilitou a percepção de como se dá a alimentação das saídas (S i),
gerando assim, ondas de sinal alto, 1, e sinal baixo, 0, sendo esses fundamentais para o
ativamento, ou não das portas lógicas. Foi projetado um sistema de 8 bits. As ondas
anteriormente descritas podem ser vistas na Fig. 9.

Fig. 9. Ondas geradas pelo circuito projetado