Escolar Documentos
Profissional Documentos
Cultura Documentos
Arquitetura de Computadores
Arquitetura de Computadores
Fundamentos
Roteiro
Fundamentos
Princpios de funcionamento de computadores Perspectiva histrica Tendncias tecnolgicas Panorama das tecnologias atuais Princpios de projeto de computadores Anlise do desempenho de computadores
Funo
Processamento de dados Armazenamento de dados Movimentao de dados Controle
Viso funcional
Movimentao de dados
Armazenamento
Processamento / Armazenamento
Computer
Central Processing Unit Main Memory
Computer
Systems Interconnection
Estrutura CPU
CPU
Computer
I/O System Bus Memory CPU
Registers
Control Unit
Control Memory
Perspectiva Histrica
Geraes de Computadores
Gerao Zero (1642-1945):
computadores mecnicos e eletromecnicos Pascal, Babage, Zuse, Atanasoff, Stibbitz, Aiken
ENIAC
decimal (no binary) 20 acumuladores de 10 dgitos programado manualmente por chaves 18.000 vlvulas peso: 30 toneladas ocupava uma rea de aprox. 1200m2 consumo de energia: 140 kW desempenho: 5000 adies por segundo
Estrutura do IAS
multiprogramao emulao de outras mquinas atravs de microprogramas distintos para cada arquitetura DEC PDP-11
Em resumo:
Vacuum tube - 1946-1957 Transistor - 1958-1964 Small scale integration - 1965 on Up to 100 devices on a chip Medium scale integration - to 1971 100-3,000 devices on a chip Large scale integration - 1971-1977 3,000 - 100,000 devices on a chip Very large scale integration - 1978 to date 100,000 - 100,000,000 devices on a chip Ultra large scale integration Over 100,000,000 devices on a chip
Espectro da computao
Tendncias Tecnolgicas
Influncias
Tecnologia
Aplicaes Linguagens de Programao
Computer Architecture
Sistemas Operacionais
Histria
Lei de Moore
Aumento da densidade de componentes em chips Gordon Moore co-fundador da Intel O nmero de transistores em um chip dobra a cada ano Desde os anos 1970 houve uma desacelerao O nmero de transistores dobra a cada 18 meses O custo de um chip permanece inalterado Densidade mais alta representa circuitos de interconexao mais curtos: melhor desempenho Tamanho menor: maior flexibilidade Menor consumo e necessidade de resfriamento Menos interconexoes: aumenta a confiabilidade
Contagem de transistores
Fonte: Intel Mais informaes e demo sobre a lei de Moore (Intel): http://www.intel.com/technology/silicon/mooreslaw/index.htm
Solues
Aumentar o numero de bits lidos/escritos de uma vez
i.e., aumentar largura da memria
Log of Performance
Microprocessors
Year
1970
1975
1980
1985
1990
1995
Fonte: Intel
Fonte: Intel
8086
bem mais poderoso 16 bits cache de instrues, pr-busca de algumas instrues 8088: (barramento externo de 8 bits) usado no primeiro IBM PC
80286
16 Mbytes de memria enderevel
80386
32 bits Suporte para multi-tarefa
Pentium
super-escalar mltiplas instrues executadas em paralelo
Pentium Pro
organizao super-escalar aprimorada tcnica agressiva de renomeao de registradores () previso de desvios, anlise de fluxo de dados, execuo especulativa
Pentium III
instrues de ponto flutuante adicionais para grficos 3D
Pentium 4
mais melhorias de ponto flutuante e multimdia mais paralelismo (2005: dual core - dois procs. em um)
Itanium
64 bits (IA-64)
Exerccio:
Veja as pginas Web da Intel para mais detalhes
http://www.intel.com/intel/intelis/museum/online/hist_micro/hof/index.htm
Pentium 4
Clock: 2 a 3,8GHz Tecnologia de integrao: 0,90m (2Q05: 65nm) Barramento do sistema: at 1066MHz (real: 266MHz) Hyper-pipelining & Hyper-Threading Unidade de ponto flutuante de 128bits Cache nvel 2 de at 2MB, integrada SIMD2 (1 fluxo de instrues, vrios fluxos de dados) P4 Extreme Edition (3,8 GHz)
otimizado para jogos, aplicaes grficas e multimdia de alto desempenho 2005: Extenso de 64bits para acesso a memria
Celeron D
Clock: 2,26MHz a 3,06GHz Barramento do sistema: 533MHz Cache nvel 2: 256KB SIMD, execuo especulativa, anlise de fluxo de dados Barramento interno dual (via da cache separada da via principal de dados) Segmento de baixo custo
Pentium M
Clock: 1,5MHz a 2,13GHz Projetado para vrios nveis de operao em baixo consumo de energia (com taxas de clock reduzidas) SpeedStep At 2MB de cache de nvel 2, integrada no chip Barramento do sistema: 533MHz Tamanho reduzido Otimizado para computao mvel
Tecnologia Centrino:
Pentium M + Chipset 855/915 + suporte wireless (802.11b/g)
Itanium2
Arquitetura de 64bits (IA-64) Voltado para o mercado de servidores Clock: 1,0 a 1,6GHz Caches integradas no chip
L1: 32KB L2: 256KB L3: at 9MB
Xeon MP
Tambm voltado para o mercado de servidores Clock: 1,4 a 3,6GHz Arquitetura NetBurst (mesma do P4) SIMD2, Hyper Threading 3 nveis de caches integradas
L2: at 2MB; L3: at 4MB
AMD
UltraSPARC IV
Sun Microsystems Multi-threading com 2 pipelines UltraSPARC III no mesmo chip Super-escalar 64 bits 66M transitores Clock: 1,05 a 1,2GHz Caches
nvel 1: uma por pipeline (64KB dados, 32KB instrues nvel 2: 16MB externa ao chip
PowerPC (IBM)
Requisitos e arquiteturas diferentes dos processadores de propsito geral Mais Informaes: Texas Instruments
http://dspvillage.ti.com/ http://www.go-dsp.com/fet/essentialguide-fet.html
Leitura Recomendada
STALLINGS, W. Arquitetura e Organizao de Computadores, Traduo da 5 Edio, PrenticeHall, 2002. Cap. 1 e 2 PATTERSON, D.A.; HENNESSY, J.L. Projeto e Organizao de Computadores: A Interface Hardware / Software, Traduo da 2a Edio, LTC, 2000. Cap. 1
Cap. 2
Recursos na Internet
Intel: http://www.intel.com/
Intel Museum:
http://www.intel.com/intel/intelis/museum/index.htm