Prof. Reinaldo C. R.

Bolsoni Eletrnica Digital II 1/26

Apostila
para
Eletrnica









ELETRNICA
DIGITAL II




Prof. Reinaldo C. R. Bolsoni Eletrnica Digital II 2/26
NDICE


1 - FLIPFLOP................................................................................................... 3
1.1 - TIPO RS..........................................................................................................................3
1.2 - TIPO RS SNCRONO...................................................................................................4
1.3 - TIPO JK..........................................................................................................................6
1.4 - TIPO D............................................................................................................................6

2 CONTADOR DIGITAL .............................................................................. 6

3 - CONVERSOR DE CDIGO....................................................................... 6

4 DISPLAY DE 7 SEGMENTOS................................................................... 6

5 MULTIPLEXADOR (Seletor de Dados) .................................................... 6

6 SINAIS ANALGICOS E SINAIS DIGITAIS ......................................... 6

7 CONVERSOR D/A E A/D........................................................................... 6
7.1 CONVERSOR D/A .......................................................................................................6
7.2 CONVERSOR A/D .......................................................................................................6

8 GERAO DE CLOCK........................................................................... 6

9 CIRCUITOS INTEGRADOS DIGITAIS .................................................. 6
9.1 - TERMOS DE CI's DIGITAIS......................................................................................6
9.2 - CIRCUITOS INTEGRADOS TTL.............................................................................6
9.3 - CIRCUITOS INTEGRADOS CMOS..........................................................................6





Prof. Reinaldo C. R. Bolsoni Eletrnica Digital II 3/26
1 - FLIPFLOP

Nos circuitos combinacionais (portas lgicas), nota-se que p/ uma determinada
combinao de valores atribudos nas entradas, obtm-se um nico sinal na sada.
Os Flip-Flops so caractersticos por possurem uma realimentao da sada p/ a
entrada. So chamados tambm de circuito de trava (Latch) ou multivibrador biestveis.
Os biestveis teis podem ser montados atravs de portas lgicas ou adquiridos em
forma de CI (Circuitos Integrado). Os biestveis so interligados p/ formar circuitos lgicos
seqenciais p/ armazenamento, temporizao, contagem e seqencial.

1.1 - TIPO RS

O circuito de trava (latch) do tipo RS um dispositivo assncrono, onde no opera
simultaneamente com um dispositivo de temporizao (clock).

__
Set S Q Normal

Entradas F.F. Sadas

_____ __
Reset R Q Complementar

Fig1: Smbolo Lgico

O smbolo lgico (fig. 1) mostra duas entradas, designadas estabelecer (Set S) e
restabelecer (Reset R). Sendo ativo em nvel de tenso baixo (0 Vdc) indicado pelas
inversoras nas entradas R e S.
A sada Q considerada a sada Normal e a sada Q (no Q) o inverso da Q, ou seja,
o seu complemento.
Um biestvel RS est mostrado na fig. 2 a partir de duas portas NE. Uma tabela
verdade define a operao do Flip-Flop (fig 3a) e a configurao interna do CI 7400 (fig 3b)


2 portas do CI 7400
Fig2: Flip-Flop tipo RS


Prof. Reinaldo C. R. Bolsoni Eletrnica Digital II 4/26

Modo de Entradas Sadas VCC (+5Vdc)
Operao S R Q Q
Proibido 0 0 1 1
Set 0 1 1 0
Reset 1 0 0 1
Hold 1 1 muda
GND
Tabela Verdade - FF RS
Fig 3a CI 7400
Fig 3b

1.2 - TIPO RS SNCRONO

O biestvel RS sincronizado acrescenta um aspecto sncrono, onde opera
simultaneamente com um dispositivo de temporizao (clock) como mostra a fig 4.

Set S Q Normal

Entradas clock ck F.F. Sadas

__
Reset R Q Complementar

Fig4: Smbolo Lgico

Duas portas NE foram acrescentadas ao circuito de trava RS p/ formar o biestvel RS
sincronizado (fig 5a). Sua tabela verdade mostrado na fig 5b

4 portas do CI 7400
Fig5a: Flip-Flop tipo RS Sncrono

Modo de Entradas Sadas
Operao CK S R Q Q
Hold 0 0 no muda
Reset 0 1 0 1
Set 1 0 1 0
Proibido 1 1 1 1
Tabela Verdade - FF RS
Fig 5b

Prof. Reinaldo C. R. Bolsoni Eletrnica Digital II 5/26
EXERCCIO 1 Fornecido os blocos abaixo, colocar os sinais e os bits das sadas normais e
complemento para cada seqncia de pulsos nas entradas dos Flip-Flops.

a)
0 0 1 0 S Q

a b c d

1 1 0 0 R Q



b)
0 1 1 0 S Q

a b c d

1 1 0 0 R Q



c)
1 0 1 0 S Q

a b c d ck

0 0 1 1 R Q



d)
1 1 1 0 S Q

a b c d ck

0 0 1 1 R Q



Prof. Reinaldo C. R. Bolsoni Eletrnica Digital II 6/26
1.3 - TIPO JK



Fig6: Smbolo Lgico


Tabela Verdade - FF J K
Fig 7a Fig 7b

A figura 6 mostra o smbolo lgico, a figura 7a a tabela verdade e a figura 7b os pinos
e a configurao interna do CI 7473 que contm 2 Flip-Flop tipo J K sncrono independente.
Na situao Toggle (onde J =1 e K=1) a sada ir para o estado oposto quando um pulso
de relgio chegar no pino CK (clock). Com pulsos de clock repetidos, a sada Q e Q ficar se
alternando entre os nveis alto e baixo. Esta idia chamada de chaveamento.
O biestvel tipo J K do tipo sncrono. O smbolo na entrada do clock significa que o
biestvel ativo com pulso de ck do nvel alto para baixo (na borda de descida do sinal
quadrado do clock).
O pino de entrada CLR ( clear ) ativo em nvel Baixo. Quando nele chegar um sinal
Baixo a sada Q (normal) vai para ZERO independente dos sinais de entrada.


Prof. Reinaldo C. R. Bolsoni Eletrnica Digital II 7/26
1.4 - TIPO D


Fig8: Smbolo Lgico



Tabela Verdade - FF D
Fig 9a Fig 9b

O biestvel tipo D possui apenas uma entrada de dados D e uma entrada de relgio
CK. Os dados da entrada D so transferidos para a sada Q (normal) na transio do nvel
Baixo para Alto do pulso de clock .
A figura 8 mostra o smbolo lgico do flip-flop tipo D, a fig. 9a mostra a tabela
verdade e figura 9b os pinos e configurao interna do CI 7474.

Prof. Reinaldo C. R. Bolsoni Eletrnica Digital II 8/26
EXERCCIO 2 Fornecido os blocos abaixo, colocar os sinais e os bits das sadas normais e
complemento para cada seqncia de pulsos nas entradas dos Flip-Flops.
a)
0 1 0 1 J Q

a b c d ck

1 0 0 1 K clr Q



1

b)
0 1 0 1 J Q

a b c d ck

1 0 1 1 K clr Q



1
c)
1


0 1 0 1 D Q




a b c d ck clr Q


1

d)
0


0 1 0 1 D Q




a b c d ck clr Q


1

Prof. Reinaldo C. R. Bolsoni Eletrnica Digital II 9/26
2 CONTADOR DIGITAL

Os contadores so circuitos lgicos seqenciais porque a temporizao obviamente
importante e porque eles necessitam de uma caracterstica de memria. Os contadores digitais
tem as seguintes caractersticas importantes:
- nm. mximo de contagem (mdulo do contador),
- contagem crescente ou decrescente,
- operao assncrona ou sncrona,
- funcionamento livre ou auto parada.
Os contadores digitais contaro apenas em binrio. Um contador digital que contaria
desde 0000 (0) at 1111 (15) chamado de contador de mdulo 16 (mod. 16).
Mdulo de um contador o nmero mximo de contagem que ele completa.
Um contador de md. 10 o CI 7490 que mostrado abaixo com sua tabela verdade e
pinos do CI.

Entradas de Resets Sadas
R1 R2 R3 R4 D C B A
1 1 0 X 0 0 0 0
1 1 X 0 0 0 0 0
X X 1 1 1 0 0 1
X 0 X 0 realiza contagem
0 X 0 X realiza contagem
0 X X 0 realiza contagem
X 0 0 X realiza contagem
0 0 0 0 realiza contagem
Tabela Verdade

Descrio dos Pinos



Prof. Reinaldo C. R. Bolsoni Eletrnica Digital II 10/26
3 - CONVERSOR DE CDIGO

Grandes partes do mistrio que envolvem os computadores e outros circuitos Digitais
provm da linguagem no familiar dos circuitos digitais. Os dispositivos digitais podem
processar somente os bits 0 e 1 . No entanto, difcil o homem entender a longa srie de 0 e
1, por esta razo, os conversores de cdigos so necessrios para converter a linguagem do
homem p/ a linguagem de mquina e vice-versa.
Consideramos um diagrama em bloco abaixo de uma calculadora manual:
T e c l a d o C o d i f i - C P U D e c o d i - D i s p l a y
c a d o r f i c a d o r
O dispositivo de entrada (gerador de sinal) o teclado. Entre o teclado e a CPU
(Unidade Lgica de Processamento) est o codificador para codificar (traduzir) o n decimal
impresso no teclado em um cdigo binrio para que a CPU entenda. A CPU executa a
operao em binrio e expele um cdigo binrio. O decodificador decodifica (traduz) este
cdigo binrio em um cdigo especial que ilumina os segmentos corretos do Display
indicando o valor em decimal para que o homem visualize e entenda rapidamente.
Um decodificador para 7 segmentos mostrado abaixo. O CI 7448:
Descrio dos Pinos


Prof. Reinaldo C. R. Bolsoni Eletrnica Digital II 11/26

Decimal IMPUTS B ou OUTPUTS
ou funo LT RBI D C B A RBO A B C D E F G
0 1 1 0 0 0 0 1 1 1 1 1 1 1 0
1 1 X 0 0 0 1 1 0 1 1 0 0 0 0
2 1 X 0 0 1 0 1 1 1 0 1 1 0 1
3 1 X 0 0 1 1 1 1 1 1 1 0 0 1
4 1 X 0 1 0 0 1 0 1 1 0 0 1 1
5 1 X 0 1 0 1 1 1 0 1 1 0 1 1
6 1 X 0 1 1 0 1 0 0 1 1 1 1 1
7 1 X 0 1 1 1 1 1 1 1 0 0 0 0
8 1 X 1 0 0 0 1 1 1 1 1 1 1 1
9 1 X 1 0 0 1 1 1 1 1 0 0 1 1
10 1 X 1 0 1 0 1 0 0 0 1 1 0 1
11 1 X 1 0 1 1 1 0 0 1 1 0 0 1
12 1 X 1 1 0 0 1 0 1 0 0 0 1 1
13 1 X 1 1 0 1 1 1 0 0 1 0 1 1
14 1 X 1 1 1 0 1 0 0 0 1 1 1 1
15 1 X 1 1 1 1 1 0 0 0 0 0 0 0
B X X X X X X 0 0 0 0 0 0 0 0
RBI 1 0 0 0 0 0 0 0 0 0 0 0 0 0
LT 0 X X X X X 1 1 1 1 1 1 1 1
X = irrelevante
RBO e RBI = apaga o display
LT = acende o display total




Prof. Reinaldo C. R. Bolsoni Eletrnica Digital II 12/26
4 DISPLAY DE 7 SEGMENTOS

Um dos dispositivos usados para exibir nmeros decimais o Display de 7 segmentos.
formado por 7 leds identificados de A G, podendo ser do tipo:
Anodo comum: do tipo em que, o anodo de todos os leds esto interligados entre si e
ligados +VCC. aplicado nvel baixo atravs de resistor no katodo do led que se queira
acender.
Katodo comum: do tipo em que, o katodo de todos os leds esto interligados entre si
e ligados GND. aplicado nvel alto atravs de resistor no anodo do led que se queira
acender.
As figuras abaixo mostram a configurao interna dos Display:

Anodo
comum
A
B
F
G
C
E
D
Katodo
comum
A
F
B
G
E
C
D


G F K A B
A
B
C
D
E
F
G
P
E D K C P
DISPLAY KATODO
COMUM
FND 560



Prof. Reinaldo C. R. Bolsoni Eletrnica Digital II 13/26


1 1B
2 2C
3 3LT
4 4RBout
5 5RBin
6 6D
7 7A
8
C8
GND
GND
GND
GND
NC
NC
VCC
Projeto:
Contator/Decodificador/Display (+ Gerador de Funes)
GND
VCC
VCC
VCC
VCC
VCC
Clock
GND
10
9
B9 11
10 12
7490 7448
D11 13
A12 14
13 15
14 16
a
a
f
d
a
c
GND
GND
FND560
CATODO
COMUM
7x470
4x470
Fonte
5V
Gerador
Funes
D C B A
k
k
g
e
b
p
b
b
f
f
g
e
e
c c
p
d
d
+
-
+
-

Prof. Reinaldo C. R. Bolsoni Eletrnica Digital II 14/26
5 MULTIPLEXADOR (Seletor de Dados)

Um seletor de dados a verso eletrnica de uma chave rotativa de sentido nico.
A posio de qual entrada ser selecionada determinada no seletor de dados
aplicando-se um nmero binrio correspondente nas entradas de seleo eletrnica de dados
(C, B, A). O seletor de dados permite que os dados fluam somente da entrada para a sada.


Entradas Entradas
0 0
1 1
1 2 1 2
3 Sada Y=1 3 Seletor Sada
4 4 de Y =1
5 5 Dados
6 6
7 7

0 C
1 B
0 A
Seletor eletrnico de Dados (entradas)

Na figura abaixo mostrado um seletor de dados comercial e sua tabela verdade. Este
CI da famlia TTL identificado como seletor (multiplexador) de dados de 16 entradas com
uma nica sada invertida designada W (representada a inverso pela barra).


E7 1 24 VCC (5Vcc)
E6 2 23 E8
Data E5 3 22 E9
Inputs E4 4 21 E10
E3 5 20 E11 Data
E2 6 74150 19 E12 Inputs
E1 7 18 E13
E0 8 17 E14
Strobe S 9 16 E15
Output W 10 15 A
Data Select D 11 14 B Data
GND 12 13 C Select

Prof. Reinaldo C. R. Bolsoni Eletrnica Digital II 15/26

Entradas Sada

Seleo de Entrada Strobe Entrada

D C B A S W
X X X X 1 X 1
0 0 0 0 0 E0 E0
0 0 0 1 0 E1 E1
0 0 1 0 0 E2 E2
0 0 1 1 0 E3 E3
0 1 0 0 0 E4 E4
0 1 0 1 0 E5 E5
0 1 1 0 0 E6 E6
0 1 1 1 0 E7 E7
1 0 0 0 0 E8 E8
1 0 0 1 0 E9 E9
1 0 1 0 0 E10 E10
1 0 1 1 0 E11 E11
1 1 0 0 0 E12 E12
1 1 0 1 0 E13 E13
1 1 1 0 0 E14 E14
1 1 1 1 0 E15 E15
Tabela Verdade
X = Irrelevante GND = 0 Vdc VCC = +5Vdc

Um sinal baixo (zero) na entrada Strobe ativar o seletor de dados e pode ser
imaginado como sendo uma chave principal de ligar e desligar o CI (ativo em zero).
Considerando a tabela verdade, a linha 1 mostra a entrada S em nvel alto, o que
desativa a unidade inteira. A linha 2 mostra todas as entradas de seleo de entrada em baixo,
bem como a entrada S, isto ativa a informao da entrada 0 a ser transferida para a sada W.
Os dados na sada W aparecero em sua forma invertida, como simbolizado pelo E0.
medida que a contagem binria no seletor de Entradas aumenta, cada entrada de dados por
sua vez conectada sada W.
O multiplexador digital pode ser usado para transmitir uma palavra de 16 Bits paralelos
em forma serial. Isto conseguido conectando-se um contador na seleo de entradas
contando de 0000 a 1111 Binrio.


Prof. Reinaldo C. R. Bolsoni Eletrnica Digital II 16/26
6 SINAIS ANALGICOS E SINAIS DIGITAIS

Sinais analgicos so aqueles que podem assumir qualquer valor dentro de
determinados limites e que levam a informao na sua amplitude.
Os sinais analgicos podem ser classificados em (a) variveis e (b) contnuos. Os sinais
analgicos variveis so aqueles que eqivalem (podem ser decompostas) a uma soma de um
conjunto de senides de frequncia mnima maior que zero. Um exemplo tpico so os sinais
senoidais de frequncia constante (Fig. 10a), que representam a informao atravs de sua
amplitude. Os sinais analgicos contnuos podem ser decompostos numa soma de senides
cuja frequncia mnima zero. Ou seja, trata-se de um sinal que tem um certo nvel fixo
durante um tempo indefinido (Fig. 10b).
Fig. 10 - Sinais analgicos: (a ) Senoidal de frequncia constante e (b) Contnuo.

Apesar do avano tecnolgico, a maioria dos sensores produz um sinal de sada
analgico; entretanto, j possvel conseguir um aprecivel nmero de sensores com sada
digital, como o caso de medidores de ngulo, posio, nvel, etc.
Os sinais digitais so aqueles que estabelecem um nmero finito de estados entre os
valores mximos e mnimo do sinal em estudo.
O mais utilizado o cdigo binrio, que somente pode ter dois nveis: 0 e 1. Uma
varivel binria recebe o nome de "bit".
Dessa forma, para representar uma informao (sinal) se necessita de um certo nmero
de variveis binrias dependendo da varivel e da preciso pretendida.
As variveis binrias podem ser apresentadas de duas formas diferentes: Srie e
Paralelo.
a) Em Srie : Mediante uma seqncia de nveis de 0 e 1 de um sinal digital. Na fig. 11
se indica um sinal digital binrio que representa o nmero 10011 no sistema de numerao
binrio. Este formado recebe o nome de "srie".
Fig. 11 - Sinal binrio no formato srie.

Prof. Reinaldo C. R. Bolsoni Eletrnica Digital II 17/26
b) - em Paralelo: Mediante outros tantos sinais binrios independentes. Assim, tem-se o
nmero 10011 num nico instante de tempo t1. Em instantes sucessivos podem ser formados
nmeros diferentes ( ex.: 01010 em t2, na Fig. 12).
Fig. 12 - Sinal digital em formato "paralelo"

O formato "serial" considerado quando utilizado s um fio, como no caso do
"mouse" ou uma nica linha de transmisso (fibra tica, por exemplo) e o formato "paralelo"
pode ser encontrado no caso das impressoras.


Prof. Reinaldo C. R. Bolsoni Eletrnica Digital II 18/26
7 CONVERSOR D/A E A/D

Muitas vezes os sistemas digitais devem ser interligados com equipamentos
analgicos.
Um sinal digital aquele que tem apenas dois nveis de tenso. Um sinal analgico
aquele que varia continuamente o nvel de tenso desde uma tenso ou corrente mnima at a
mxima.
A figura abaixo ilustra uma situao tpica onde a unidade ou sistema de
processamento digital tem entradas e sadas analgicas.
Exemplo:

+Vcc
Sada
entrada conversor Sistema conversor Analgica
analgica A/D Digital D/A V




A entrada uma tenso contnua na faixa de 0 a 10Vdc. O codificador especial, um
conversor analgico para digital (A/D), transforma a entrada analgica em informao digital.
No lado da sada do sistema, um decodificador especial transforma a informao
digital em uma tenso analgica. Este decodificador chamado conversor digital para
analgica (D/A).


7.1 CONVERSOR D/A

Entrada Binria
8 4 2 1
A

B
Conversor
C D/A Tenso de sada Analgica

D

Diagrama em Bloco

A tarefa de um conversor D/A de transformar um nmero digital introduzido nas
entradas Binria, em uma sada analgica (valor em mV).
O conversor D/A consiste em duas partes funcionais:
- rede de resistores;
- amplificador de soma.

Prof. Reinaldo C. R. Bolsoni Eletrnica Digital II 19/26
A fig. Abaixo ilustra um diagrama esquemtico de um conversor D/A e sua tabela
verdade.
Av =Rf
Rin
Entradas Digitais Vout =Vin x Av
Vout =Vin x Rf
d c b a Rin

Rf 4K7 Av = ganho detenso
Vin =Tenso de entrada
R4 R3 R2 R1 Rin =Resistor de entrada
18K 39K 82K 150K +12V Vout = Tenso de sada

2 7
Vin
12V Rede Resistiva 741 6 - Sada
3 Vout Analgica
4 + Negativa

- 12V
Amplificador de Soma


ENTRADAS
BINRIAS
SADA
ANALGICA
D C B A Vout
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1

OBS: Considerando a situao da tabela verdade onde a entrada 0000, todas as
chaves devero ser ligadas GND de modo que o Vin sendo 0V e a sada Vout tambm seja
0V.



Prof. Reinaldo C. R. Bolsoni Eletrnica Digital II 20/26
7.2 CONVERSOR A/D

O conversor A/D converte um sinal analgico (mV) em um sinal digital (binrio).
O CI AD573 um conversor analgico para digital de 10 bits paralelo, com
alimentao de +5V e 12V 15V. Aceita como sinal analgico de entrada na configurao
Unipolar de 0V +10V, e na configurao Bipolar de 5V +5V.
Para configurar o AD573 como Unipolar, aplica-se nvel 0 no pino BIPOLAR
OFFSET e para configurar como Bipolar aplica-se nvel 1 (+5V).
Com uma pequena mudana de 15mV na entrada analgica, alterado a sada em 1
bit.
Na figura abaixo temos a descrio dos pinos.
Descrio dos Pinos
Para acontecer a converso, deve-se aplicar pulso de nvel 1 (+5V) no pino
CONVERT, onde neste instante o pino DATA READY vai a nvel 1 por alguns instantes
indicando converso completada.
Durante o pulso no CONVERT, os pinos HBE (Habilitao do Byte Alto) e o LBE
(Habilitao do Byte Baixo) tem que estar em nvel alto.
Retirando o pulso no CONVERT (indo para baixo) e posteriormente HBE e LBE
tambm a nvel 0, o cdigo digital posto na sada digital binria paralela, representada na
figura acima de DB0 a DB9.


Prof. Reinaldo C. R. Bolsoni Eletrnica Digital II 21/26
8 GERAO DE CLOCK

No microprocessador Z-80, o circuito de oscilador tem que ser feito por meio de um
circuito externo; j no 8085 em diante o oscilador feito internamente necessitando de apenas
um resistor e capacitor externo para determinar o valor da frequncia.
Cada operao bsica do computador acontece em 3 ou 6 perodo de clock. A fig.
abaixo mostra um exemplo bsico de ciclo de instruo que consiste de 3 ciclos de mquina:
busca do cdigo de operao, leitura de memria e escrita de memria. Depois da busca do
cdigo de operao da instruo durante o ciclo de mquina M1, os ciclos seguintes movem o
dado entre a memria e o processador central - CPU.


Abaixo temos um projeto simples de circuito gerador de clock possvel para a CPU Z-
80. Os projetos tm na sada um resistor pull-up (geralmente de 330 - ligado +5Vcc ) para
garantir o nvel alto mais prximo de +5V possvel, desta forma, o sinal de clock gerado ir
alimentar sem grandes percas
Em alguns projetos usado um oscilador chamado CRISTAL que, quando por ele
passar uma corrente eltrica com alimentao de 5Vcc, tm a caracterstica de oscilar esta
tenso com uma frequncia por ele determinada.


Prof. Reinaldo C. R. Bolsoni Eletrnica Digital II 22/26
9 CIRCUITOS INTEGRADOS DIGITAIS

Os fabricantes de circuitos integrados ( CI ) desenvolveram muitas famlias de CIs
digitais, grupos que podem ser usados juntos na construo de um sistema digital.
Um grupo de famlia produzido usando tecnologia bipolar (TTL - Lgica Transistor
Transistor), onde contm partes comparveis a transistores bipolares, diodos e discretos. Um
outro grupo de famlia usa tecnologia de semicondutores de metal-xido (MOS) onde contm
partes comparveis aos transistores de efeito de campo de porta isolada (IGFET).
Os CI (Circuitos Integrados) so divididos em grupos baseados na complexidade do
circuito. Essas classificaes so conceitos pelos quais uma funo do sistema de subsistema
importante e completa, fabricada como um nico microcircuito.

1. SSI - integrao em pequena escala (Small-Scale Integration):
Nmero de portas: menos que 12.
Dispositivos digitais tpicos: portas e flip-flop.

2. MSI - integrao em mdia escala (Medium-Scale Integration):
Nmero de portas: de 12 a 99.
Dispositivos digitais tpicos: somadores, contadores, decodificadores,
codificadores, multiplexadores,
demultiplexadores, registradores.

3. LSI - integrao em larga escala (Large-Scale Integration):
Nmero de portas: de 100 a 9999.
Dispositivos digitais tpicos: Relgios digitais, pastilhas de memrias
menores e calculadoras.

4. VLSI - integrao em muito larga escala (Very-Large-Scale Integration):
Nmero de portas: de 10000 a 99999.
Dispositivos digitais tpicos: microprocessador, pastilhas de memria
maiores e calculadoras avanadas.

5. ULSI - Integrao em Ultra-Larga Escala (Ultra-Large Scale Integration):
Nmero de portas: acima de 100000.
Dispositivos digitais tpicos: microprocessadores avanados.











Prof. Reinaldo C. R. Bolsoni Eletrnica Digital II 23/26
9.1 - TERMOS DE CI's DIGITAIS

Vrios termos que aparecem na literatura dos fabricantes de CI auxiliam o tcnico na
utilizao e comparao das famlias lgicas.
A figura abaixo define o nvel lgico BAIXO e ALTO da famlia TTL e CMOS.

A seo no-sombreada no lado da entrada a regio proibida. Uma entrada na figura a
de 1,5V, por exemplo, teria resultados imprevisveis na sada.
Os CI's CMOS tm uma larga faixa de oscilao das tenses de sada aproximando-se
de ambos os extremos da fonte de alimentao 3V a 15V (10V no exemplo b). CMOS tm
tambm muito boa imunidade ao rudo. Essas duas caractersticas juntamente com o baixo
consumo de potncia, so listadas como vantagens do CI CMOS sobre o TTL.
A sada de nvel ALTO depende da resistncia da carga de sada. Quanto maior a
corrente de carga, menor a tenso de sada de nvel ALTO.
Observando a diferena de tenso na definio de uma entrada ALTA para a sada
ALTA, iremos notar uma diferena de 0,4V. A razo desta diferena consiste em proporcionar
a imunidade ao rudo. (insensibilidade do circuito digital aos sinais eltricos indesejveis).
Por causa das altas velocidades de operao de muitos circuitos digitais, os retardos de
chaveamento interno tornam-se importantes.



Prof. Reinaldo C. R. Bolsoni Eletrnica Digital II 24/26
A fig. abaixo mostra uma forma de onda dos retardos de propagao de um inversor
TTL padro.
TP =tempo de propagao.
L =Baixa.
H =Alta.

Entrada
Sada
Tempo (ns)
~20ns
TpLH
~15ns
TpHL

Os CIs CMOS so de baixa velocidade com atraso de propagao de 25 a 100ns. Uma
subfamlia mais recente tem alta velocidade (High-Speed CMOS) com propagao de 8ns,
exemplo o inversor 74HC04.
Circuitos integrados so agrupados em famlia porque so compatveis. Na fig. (a)
abaixo temos um inversor TTL excitando um outro inversor. Neste caso, a corrente
convencional flui do dispositivo de carga para a porta excitadora (driver) e para terra, neste
caso o inversor excitador (driver) est drenando a corrente (drenar a corrente para terra) que
pode ser at 1,6mA de uma carga TTL simples. Note o sentido da corrente.
Quando a sada do excitador TTL vai para nvel alto, criada a fig. (b), onde o sentido
da corrente convencional invertido. Neste caso o inversor excitador (driver) est fornecendo
corrente, que quando est excitando uma nica carga, pode chegar apenas em 40A.
comum em circuitos lgicos uma porta excitar vrias outras. A limitao de quantas
portas podem ser excitadas por uma nica sada chamada capacidade de sada (fan-out). O
fan-out de um TTL 10 e de um CMOS 50.
O consumo de potncia da ordem de 10mW por porta TTL padro e pode ser to
baixa quanto 1mW por porta TTL de baixa potncia. A famlia CMOS conhecida por seu
consumo de potncia extremamente baixo e largamente utilizada em produtos portteis.



Prof. Reinaldo C. R. Bolsoni Eletrnica Digital II 25/26
9.2 - CIRCUITOS INTEGRADOS TTL

Melhorias nos circuitos lgicos TTL foram feitas conduzindo subfamlia da lgica
transistor-transistor de CI's:

1. TTL padro (Standard TTL logic).
Inscrio tpica em CI: 7404

2. TTL de baixa potncia (low-power TTL logic).
Inscrio tpica em CI: 74L04

3. TTL de baixa potncia Schottky (low-power Schottky TTL logic).
Inscrio tpica em CI: 74LS04

4. TTL Schottky (Schottky TTL logic).
Inscrio tpica em CI: 74S04

5. TTL baixa potncia avanada Schottky (advanced low-power Schottky TTL logic).
Inscrio tpica em CI: 74ALS04

6. TTL avanada Schottky (advanced Schottky TTL logic).
Inscrio tpica em CI: 74AS04

As letras so usadas no meio do nmero da srie 7400 para designar a subfamlia.
Projetistas de lgica digital tm de considerar 3 fatores importantes quando da seleo
de uma famlia lgica: velocidade, consumo de potncia e atraso de propagao.
Os dispositivos da srie TTL 7400 operam na faixa de temperatura de 0 a 70C. A srie
TTL 5400 tem as mesmas funes lgicas, pois com uma faixa maior de temperatura de 55 a
125C (conhecido como srie militar).
As inscries nos CIs TTL variam de acordo com o fabricante. A fig. abaixo mostra
inscries tpicas em CI digital TTL.



Prof. Reinaldo C. R. Bolsoni Eletrnica Digital II 26/26
O prefixo DM (National,neste exemplo) o cdigo do fabricante. O nmero 7408 dividido,
onde 74 significa que da famlia TTL de classe comercial e 08 indica a funo do CI (4
portas AND de 2 entradas). O sufixo N o cdigo do fabricante para encapsulamento em linha
dupla.
Na fig. (c) temos o CI SN74LS04N, onde o SN o prefixo usado pela Texas
Instrumentos. O 74 especifica TTL de classe comercial. O LS significa que de baixa
potncia Schottky. O 04 especifica a funo (6 inversores) e o N no final especifica um CI
DIP (do ingls dual-in-line package, ou encapsulamento em linha dupla).


9.3 - CIRCUITOS INTEGRADOS CMOS

CIs CMOS esto crescendo em popularidade por causa do seu baixo consumo de
potncia, alta imunidade a rudos. Algumas funes analgicas disponveis em CMOS no tm
equivalentes nos TTL.
Os fabricantes de CI CMOS produzem vrias sries da famlia, tais como: 4000,
74C00, 74HC00 e 74HCT00. Um CI da srie 4000 esboado abaixo.


O prefixo CD o cdigo do fabricante RCA. O sufixo E para encapsulamento dual-
in-line. O 40 identifica que da srie 4000 dos CMOS. O 24 identifica a funo (contador de 7
estgios), e o B significa srie CMOS com Buffer (amplificador ou reforador de sinal).
A srie CMOS 74C00 tem funes e pinagem compatveis com a srie TTL 7400.
Os fabricantes sugerem ao trabalhar com CIs CMOS, que danos provocados por
descargas estticas e tenses transitrias sejam evitados por:
1. Armazenamento em espuma condutora especial.
2. Uso de ferro de solda com aterramento.
3. Assegurar-se de que os sinais de entrada no excedam as tenses da fonte de
alimentao.
4. Conexo de todos os terminais de entrada no utilizados ao VCC ou GND (as sadas
podem ser deixadas desconectadas).