Você está na página 1de 51

O CPLD (Dispositivo Complexo de Lgica Programao aplicado em automao industrial* Tiago Tobias Freitas, Thiago Luiz Pasqualinoto e Juliano

Carlos Leo
*Trabalho apresentado para Feira SENAI Paulista de Inovao Tecnolgica - INOVASENAI 2005, na categoria Equipamento. Realizado pelos alunos do curso tcnico em EletrnicaAutomao da Manufatura turma 2004/2005 do Centro de Treinamento SENAI/Lenis Paulista-SP.

RESUMO
Amplamente aplicada em varias reas como a de telecomunicaes e informtica, a tecnologia dos PLDs (Programmable Logic Device), mostra caractersticas que favorecem seu uso em automao industrial. Partindo desse princpio analisamos as evolues dessa tecnologia e dispositivos que compem esse grupo, visando encontrar o dispositivo que nos permita desenvolver um controlador lgico verstil, eficiente e de baixo custo para automao de uma planta didtica que simula um processo industrial. Desta forma, escolhemos para o desenvolvimento do controlador um CPLD (Complex Programmable Logic Device) da famlia MAX 3000A fabricado pela Altera Corp., ideal para o processo que automatizamos na planta didtica escolhida para demonstrao, pois suas capacidades e arquitetura se fizeram suficiente para tal. Mostra tambm a poderosa ferramenta EDA (Eletronic Design Automation) de programao Quartus II, que desenvolvemos, compilamos e simulamos os circuitos lgicos que foram implementados no chip em questo. Para carregarmos o dispositivo com a programao dos circuitos lgicos usamos o Kit PLD Verso Altera MAX 3000A construdo sobre uma plataforma CNZ. Como resultados prticos, obteve-se um controlador lgico to confivel e eficaz quanto os controladores lgicos j existentes no mercado, e com um custo bem inferior tecnologia mais usada atualmente. Esses resultados nos levam a concluir que essa tecnologia surge como uma nova vertente para automao industrial, trazendo uma nova opo para indstria e criando um novo artifcio para os tcnicos em automao, que por exigncia de mercado precisam ser cada vez mais versteis e qualificados.

1 Introduo
Para as industrias de pequeno e mdio porte, importante que as novas tecnologias sejam tecnicamente possvel e economicamente vivel. Desta forma, a busca por controladores de baixo custo, fcil utilizao e de programao que mostre uma interface amigvel e de linguagem moderna tornou-se um fator de grande importncia para investimentos em automao industrial. Apoiada em poderosas ferramentas Eletronic Design Automation (EDA) que aceleram o ciclo de desenvolvimento, a tecnologia dos Dispositivo de Lgica Programvel Complexa (CPLD), mostra as caractersticas necessrias para o desenvolvimento de controladores lgicos programveis como, alta durabilidade (mesmo em ambientes agressivos), alta versatilidade (pode ser re-configurado cerca de 1.000.000 de vezes), velocidade de resposta (pode responder na ordem de nano segundos) e facilidade de programao no ambiente windows isso com a mesma eficincia dos controladores j existentes no mercado. Tais caractersticas contribuem para que a tecnologia CPLD torne-se de uso crescente e irreversvel, somando-se a isso a vantagem de re-configurao do hardware e principalmente o baixo custo, justifica a pesquisa desta tecnologia na aplicao de automao industrial de pequeno e mdio porte melhorando a relao custo x beneficio em comparao com uma das tecnologias mais utilizadas atualmente, o Controlador Lgico Programvel (CLP). Como ser apresentado nessa pesquisa, trata-se de uma tecnologia emergente e promissora, apontada como um novo recurso pelos pesquisadores mais entusiastas, que oferece, alm dos benefcios de baixo custo, um enorme potencial para desenvolver novas aplicaes em automao industrial. Essa pesquisa pretende explorar as tcnicas de configurao dos CPLDs da famlia MAX 3000 Altera, visando uma analise precisa do seu desempenho como controlador lgico programvel. O resultado obtido com esta pesquisa ser aplicada em uma planta simuladora de um processo industrial automatizado, que dever usar a tecnologia CPLD para o controle da automatizao do processo.

1.1 Objetivo
O Principal objetivo foi desenvolver um controlador para automao industrial to eficiente quanto os j existentes no mercado, com um custo reduzido, utilizando para isso uma tecnologia simples, com linguagem de programao de fcil compreenso e alta velocidade de resposta aos sinais de entrada. Para demonstrar de forma prtica o controlador que foi desenvolvido, foi tambm objetivo automatizar uma planta didtica que simula um processo industrial. Por conseqncia esperamos criar atravs desse estudo uma nova possibilidade para a rea de automao industrial sem desqualificar qualquer outra tecnologia, apenas trazendo para o mercado uma nova opo.

1.2 Justificativa
A tecnologia CPLD amplamente aplicada em varias reas como a de telecomunicaes e informtica, somando-se a isso a vantagem de re-configurao do hardware e principalmente o baixo custo, justifica-se a pesquisa desta tecnologia na aplicao de automao industrial de pequeno e mdio porte melhorando a relao custo x beneficio em comparao com uma das tecnologias mais utilizadas atualmente, o CLP (Controlador Lgico Programvel).

2 Tecnologia dos Dispositivos Lgicos Programveis. 2.1 Os Circuitos Digitais


Evoluindo de maneira assustadora nas ultimas dcadas, os circuitos digitais ainda passam por constantes mudanas, que vm transformando o processo de projeto de hardware. Os controladores usados em automao so diretamente beneficiados por estas mudanas, pois o surgimento de novas possibilidades nos circuitos digitais criam novas vertentes e tendncias de projeto para automao.
Os componentes dos circuitos digitais evoluram de transistores individuais para circuitos integrados VLSI (very large scale integration). A utilizao de ferramentas EDA (eletronic design automation) tem

simplificado e acelerado todo o ciclo de projeto. Atualmente, no mais necessrio desenhar portas lgicas individuais e planejar todas suas interconexes. As linguagens de descrio de hardware (HDLs) esto hoje consolidadas no meio acadmico e industrial como forma padro na elaborao de projetos. Existem tambm, ferramentas de sntese lgica automtica, disponveis para mapear circuitos em diversas tecnologias (CHAN, 1994, p.256).

A simplificao e o aceleramento do ciclo de projeto tm exigido uma prototipao cada vez mais rpida, pois o tempo necessrio para o desenvolvimento do projeto tem ficado cada vez mais longo em relao ao lanamento de novas tecnologias.

2.2 Tecnologias para Projetos de Sistemas Digitais


Existem diversas tecnologias utilizadas na construo dos circuitos integrados digitais, por esta razo a escolha de uma tecnologia depende das exigncias do projeto a ser realizado. A Figura 2.1 mostra como podem ser agrupadas as categorias de projetos. Tecnologia de projetos

Customizados (ASICs)

Semicustomizados

PLDs

MPGAs / Stanard

SPLDs

CPLDs

FPGAs

Figura 2.1 Tecnologias para projetos de sistemas digitais

2.2.1 ASICs (Application Specific IC)


Os ASICs ou CIs customizados, se caracterizam principalmente pela necessidade de um processo de fabricao especial, que requer mscaras especficas para cada projeto. Essa caracterstica acarreta em altos custos de projeto e um longo tempo de desenvolvimento para esse tipo de implementao, em caso de grandes implementaes esse alto custo amortizado.

2.2.2 MPGAs (Mask Programmable Gate Arrays)


A fabricao nesse tipo de implementao agilizada pelo uso de mscaras genricas de mdulos pr-projetados. A necessidade de mscaras especificas para a interconexo dos mdulos um problema no uso desta tecnologia, em contra partida o projeto facilitado por uma biblioteca de clulas, proporcionando um tempo de desenvolvimento e custos menores em relao aos CIs customizados.

2.2.3 Standard Cells


Semelhante aos MPGAs as Standard Cells tambm tem os projetos facilitados pelo uso de mdulos pr-projetados. Os mdulos Standard Cells so na maioria das vezes armazenados em bancos de dados, onde o projetista seleciona as clulas desejadas para a realizao do seu projeto. Comparando com os CIs customizados os circuitos implementados em Standard Cells tm um custo de desenvolvimento mais baixo, porm, so menos eficientes em tamanho e desempenho.

2.2.4 PLDs (Programmable Logic Device)


Os PLDs apresentam como caracterstica principal capacidade de configurao ps-fabricao feita pelo usurio, tornando circuitos implementados como essa tecnologia projetos de fcil modificao. Os custos de desenvolvimentos

e ciclo de tempo do projeto so extremamente baixos quando comparados s outras tecnologias.


O mercado de PLDs encontra-se em plena expanso, de forma que atualmente existem diversos fabricantes e modelos de dispositivos desse tipo. Uma das principais tarefas do projetista hoje pesquisar e selecionar, dentre as opes disponveis no mercado, qual a que melhor atende suas necessidades (RIBEIRO, 2002, p.11).

3 Evoluo dos Dispositivos Lgicos Programveis. 3.1 O Primeiro Dispositivo Lgico Programvel
A memria PROM (programmable read-only memory), foi o primeiro tipo de chip programvel pelo usurio, que podia implementar circuitos lgicos. As linhas de endereo eram utilizadas como entradas do circuito lgico, e as linhas de dados como sadas desses circuitos. As funes lgicas, entretanto, raramente requerem mais que alguns termos de produto, e uma PROM contm um decodificador completo para seus endereos de entradas. As PROMs, portanto, se mostram como uma arquitetura ineficiente para realizao de circuitos lgicos, e so muito raramente utilizadas para esse fim (BROWN, 1996, p.42).

Com a ineficincia de sua arquitetura logo ficou constatado que as PROMs apenas serviram de inspirao para outros dispositivos introduzidos pela Phillips no inicio dos anos 70, os PLAs. A figura 3.1 mostra o esquema de um PLA.
X1 X2 X3

P1

P2

Figura 3.1 - Esquema simplificado de um PLA.

Foram os PLAs (Programmable Logic Arrays ) os primeiros dispositivos desenvolvidos especificamente para implementao de circuitos lgicos. Estes dispositivos consistem de dois nveis de portas lgicas: um plano de portas

wired-AND seguido por um plano de portas wired-OR, ambos programveis. Um PLA estruturado de tal forma que cada sada do plano AND pode corresponder a qualquer termo produto das entradas. Da mesma forma, cada sada do plano OR pode ser configurada para produzir a soma lgica de quaisquer sadas do plano AND. Essa estrutura faz dos PLAs dispositivos adequados para implementaes de funes lgicas na forma de soma de produtos, alm da versatilidade de possuir muitas entradas, tanto nos termos AND quanto nos termos OR. Porm, essa tecnologia apresenta desvantagens devido aos dois nveis de lgica configurvel, gerando alto custo de fabricao e significativos atrasos de propagao dos sinais eltricos. Para superar as deficincias encontradas nos PLAs foram desenvolvidas tecnologias que possuem um nico nvel de programao, custos mais baixos e melhor desempenho. Essa tecnologia conhecida como PAL (Programmable Array Logic) e possui na sua estrutura apenas um nico nvel de programao, constituindo de um plano de portas AND programveis que alimenta um plano OR fixo. Diversos modelos de PALs foram construdos para compensar a inflexibilidade do plano OR fixo. A figura 3.2 mostra o esquema simplificado de um PAL.

X1

X2

X3

P1

f1 P2

P3

f2 P4

Plano AND

Figura 3.2 - Esquema simplificado de um PAL.

Os PALs geralmente contem flip-flops conectados as sadas das portas OR para que circuitos seqncias possam ser implementados. Dispositivos PALs foram importantes pois, quando introduzidos, tiveram um profundo efeito no projeto de hardware digital, e tambm foram base para algumas das novas e mais sofisticadas arquiteturas. Variantes da arquitetura bsica do PAL so encontrados em outros produtos conhecidos por diferentes siglas. Todos os pequenos PLDs, como PLAs, PALs, e outros dispositivos similares so agrupados em uma nica categoria chamada SPLD (Simple PLDs), cujas caracteristicas mais importantes so o baixo custo e alto desempenho.

3.2 CPLD (Complex Programmable Logic Device)


A dificuldade de aumentar a capacidade da arquitetura dos SPLDs, devido estrutura dos planos lgicos programveis aumentarem muito rapidamente medida que se aumenta o numero de entradas, impulsionou o avano da tecnologia tornando possvel SPLDs. O nico modo vivel de produzir dispositivos com maior capacidade baseados na arquitetura SPLD foi integrar mltiplos SPLDs em um nico chip e prover interconexo programvel para os blocos SPLDs. Muitos produtos PLDs so encontrados no mercado atualmente com essa estrutura bsica, e so coletivamente chamados de CPLDs (Complex PLDs). A figura 3.3 mostra a arquitetura interna da estrutura CPLD.
I / O

produo de dispositivos com maior capacidade que os

Bloco SPLD

Bloco SPLD

I / O

Interconexo Programvel

I / O

Bloco SPLD

Bloco SPLD

I / O

Figura 3.3 - Estrutura de um CPLD

Os CPLDs foram introduzidos pela Altera Corp. com uma famlia de chips chamada Classic EPLDs (Erasable PLDs), logo em seguida refletindo o sucesso de mercado, outras sries adicionais foram lanadas como; a srie MAX 3000, MAX 5000, MAX 7000 e MAX 9000. Devido ao rpido crescimento do mercado para PLDs outros fabricantes desenvolveram diversas opes de CPLDs, que atualmente provm uma capacidade lgica de at 50 dispositivos SPLDs tpicos. Baixo custo e alta velocidade so caractersticas destes dispositivos, porem difcil extender essa arquitetura para maiores densidades.

3.3 FPGA (Field Programmable Gate Array)


Um FPGA consiste de um grande arranjo de clulas configurveis (ou blocos lgicos) contidos em um nico chip. Cada uma dessas clulas contem certa capacidade computacional para implementar funes lgicas e/ou realizar roteamento para permitir a comunicao entre as clulas. Essas operaes podem acontecer simultaneamente no arranjo das clulas. A Xilinx Inc. em 1984 desenvolveu e disponibilizou comercialmente o primeiro dispositivo FPGA, desde ento, diversos fabricantes tm desenvolvido este tipo de dispositivo. Atribui-se a isso o reduzido tempo de projeto e ao relativo baixo custo destes dispositivos programveis de alta capacidade. Os FPGAs no possuem planos de portas OR ou AND. Em vez disso, estes componentes consistem de um grande arranjo de clulas configurveis (ou blocos lgicos) que podem ser utilizadas para a implementao de funes lgicas. A estrutura de um FPGA ilustrada na Figura 3.1. Um FPGA possui trs tipos principais de recursos: blocos lgicos, blocos de entrada e sada (I/O), e chaves de interconexo. Os blocos lgicos formam um arranjo bi-dimensional, e as chaves de interconexo so organizadas como canais de roteamento horizontal e vertical entre as linhas e colunas de blocos lgicos. Estes canais de roteamento possuem chaves programveis que permitem conectar os blocos lgicos de maneira conveniente, em funo das necessidades de cada projeto.

Bloco Lgico

Chaves de interconexo

Bloco de I/O

Figura 3.4 - Estrutura de um FPGA

Bloco de I/O

Encontra-se FPGAs comerciais disponveis em varias arquiteturas, os principais aspectos que definem a arquitetura de um FPGA so: Tipo de tecnologia de programao; Arquitetura das clulas Estrutura de roteamento

Mesmo influenciando diretamente o desempenho e a densidade das arquiteturas FPGA, no podemos afirmar que uma arquitetura A melhor que uma arquitetura B, mais sim que existem arquiteturas que se encaixam melhor em cada situao.

3.4 Analise dos Dispositivos


Cada tipo de PLD apresenta vantagens que os tornam mais adequados para algumas aplicaes do que outros. Um projetista hoje depara-se com a difcil tarefa de pesquisar os diferentes tipos de chips, entender qual sua melhor utilizao, escolher um fabricante especfico, aprender a utilizar as ferramentas EDA, para s ento comear a projetar o

10

hardware. Para demonstrao de nossa pesquisa usaremos um CPLD da Altera Corp. famlia MAX3000, uma vez que o SPLD possui capacidade muito reduzida e o FPGA possui um custo mais elevado, pois sua capacidade bem maior que a do CPLD, ultrapassando a necessidade do projeto. Nos prximos captulos sero apresentados os chips da famlia MAX3000, tambm o Kit de desenvolvimento e a ferramenta de programao usada para demonstrao dessa tecnologia em automao industrial.

4 Famlia MAX3000A 4.1 Os Dispositivos da Famlia MAX3000A


Aps uma analise da tecnologia PLD e suas evolues, pesquisaremos especificamente os CPLDs da famlia MAX 3000A da Altera Corp. , buscando nessa famlia o dispositivo que usaremos na aplicao em automao industrial. O dispositivo EPM3064ALC44 10, onde LC44 indica um encapsulamento PLCC 44 e 10 indica um atraso de at 10 nano segundos atravs de uma macro clula, mostra condies favorveis para o desenvolvimento do controlador com tecnologia CPLD, mas para decidir-mos por ele ser necessrio um estudo de toda a famlia. Conhecendo a capacidade de cada dispositivo evitaremos super dimensionar o projeto restando apenas uma anlise do processo a ser automatizado para definirmos o dispositivo que mais se aproxima das necessidades do projeto. Esta famlia composta pelos dispositivos EPM3032A, EPM3064A, EPM3128A EPM3256A e EPM3512A, os quais veremos detalhadamente neste captulo, com o objetivo de usar um desses dispositivos como controlador lgico programvel. Uma das vantagens de desenvolvimento com esse tipo de tecnologia o fato de no existir a necessidade de conhecer a fundo a arquitetura interna do dispositivo, pois o compilador faz todo o trabalho de configurao e conexes internas na estrutura do chip. Isso facilita e agiliza o desenvolvimento do hardware, pois o projetista usa uma linguagem de programao simples e amigvel no ambiente Windows, e os arranjos lgicos baseados na tecnologia CMOS feito pelo compilador na gravao do chip.

11

4.2 Caractersticas Gerais dos Dispositivos


Por serem dispositivos da mesma famlia, os CPLDs Max3000A possuem a mesma arquitetura interna e mesmo mtodo de desenvolvimento, tornando os dispositivos praticamente iguais em suas caractersticas. So caractersticas comuns a todos os dispositivos desta famlia: A alta performance e baixo consumo da tecnologia CMOS, baseados em EEPROM, mantm a programao ao serem desligados, os dispositivos lgicos programveis (PLDs) so construdos sobre arquitetura MAX. Alta densidade dos PLD com ajuste de alcance de 600 at 10.000 portas utilizveis. Tempo de atraso atravs de uma macro clula de 4.5 a 10 nanosegundos, com freqncias mxima de at 227,3 MHz. Suporta sem danos temperatura do ambiente industrial. Sistema MultiVoltTM I/O, permiti que o dispositivo seja alimentado com 3.3 V, enquanto os pinos de I/O so compatveis com 5.0V, 3.3V, e 2.5V. Flexibilidade de programao em circuito In system (ISP) atravs da interface Joint Test Action Group (JTAG) embutida, padro IEEE 1149.1 1990, incluindo circuito boundary scan test (BST). Cabe destacar que o fato de podermos trabalhar com os dispositivos dessa famlia em ambiente industrial, que na maioria das vezes um ambiente extremamente agressivo, valida seu uso em automao da manufatura.

4.2.1 Caractersticas Particulares dos Dispositivos


As diferenas entre os dispositivos desta famlia esto dispostas nas tabelas 4.1 e 4.2, Notaremos que a apenas a capacidade dos dispositivos so diferentes e podemos encontrar os dispositivos em vrios encapsulamentos.

12

Caracterstica

EPM3032A

EPM3064A

EPM3128A

EPM3256A

EPM3512A

Portas utilizavis

600 32

1,250 64

2,500 128

5,000 256

10,000 512

Macrocell s
Disposio dos Blocos Lgicos Quantidade Pinos de I/O

16

32

34

66 / 34

98

161

208

Tabela 4.1 Caractersticas dos dispositivos

Dispositivo

44 pinos PLCC 34 34

44 pinos TQFP 34 34

100 pinos TQFP

144 pinos TQFP

208 pinos PQFP

EPM3032A EPM3064A EPM3128A EPM3256A EPM3512A

60 80 96 116 158 172

Tabela 4.2 Encapsulamento dos dispositivos

4.2.2 Caractersticas Fsicas dos Dispositivos


O encapsulamento determina a caracterstica fsica do dispositivo que para automao industrial uma informao importante, pois o nmero de pinos do dispositivo ser o numero de entradas e sadas que o processo a ser automatizado poder ter. A figura 4.0 mostra os tipos de encapsulamentos dessa famlia.

13

figura 4.0 tipos de encapsulamento

14

4.3 Arquitetura MAX3000A


A arquitetura MAX 3000A composta dos seguintes elementos: Blocos de ordem de lgica (LABs) Macrocells (Macro Clulas) Interconexes Programveis (PIA) Blocos de controle de I/O A figura 4.1 mostra a arquitetura Max 3000A e seus elementos.

Figura 4.1 Diagrama da arquitetura MAX3000A

Os dispositivos da arquitetura MAX3000A esto baseados na unio de alto desempenho dos LABs. LABs consistem em 16 macro clulas em ordem, como mostrado na figura 4.1. Os mltiplos LABs so unidos pelo PIA, que se trata de um barramento global que liga: I/O, LABs e macro clulas. Cada LAB alimentado pelos seguintes sinais: 36 sinais do PIA que usado para lgica geral Controles globais que so usados para funes de registros secundrios 15

As macro-clulas podem ser configuradas individualmente, seqencialmente ou operaes de lgica combinacional. As Macro-clulas consistem em trs blocos funcionais:

ordem de lgica produto-termo e seleo de matriz registro programvel

A lgica de Combinacional implementada na ordem de lgica que prov cinco condies de produto por macrocell. O produto-termo e matriz de seleo aloca estas condies de produto para uso como qualquer lgica primria introduzida (para o OU e portes de XOR). O sistema desenvolvimento Altera aperfeioa a distribuio de produto-termo automaticamente de acordo com as exigncias de lgica designada pelo compilador. Para funes registradas, cada uma das macro clulas podem ser programadas para implementar flipflop tipo D, T, JK, ou operao de SR com controle de clock programvel individualmente. Os flipflop podem ser evitados para operao de lgica combinacional, o desenhista especifica o tipo de flipflop desejado; o sistema de desenvolvimento de software Altera seleciona a operao de flipflop mais eficiente para cada funo registrada e aperfeioa utilizao dos recursos. A figura 4.2 mostra um diagrama de bloco das macro clulas da arquitetura MAX3000A.

16

figura 4.2 Diagrama de bloco das macro clulas

O PIA (Programmable Interconnect Array) um caminho programvel que conecta qualquer fonte de sinal para qualquer destino no dispositivo. Todos os dispositivos da famlia MAX 3000A utiliza esse barramento para interligar: I/O, LAB e macro clulas, que alimentam o PIA e disponibilizam os sinais ao longo do dispositivo inteiro. Cabe destacar que sero habilitados apenas os sinais requeridos por cada LAB. Figure 4.3 mostra como os sinais de PIA so introduzidos no LAB. Uma clula de EEPROM controla os sinais introduzidos atravs de uma porta lgica E que seleciona um sinal de PIA para introduzir no LAB.

Figura 4.3 Seleo de sinal no barramento PIA

Os blocos de controle de I/O permite que cada pino seja configurado individualmente para entrada, sada, ou operao de bidirecional. Todos os pinos de I/O tm um tri-state que individualmente controlado por uma sada global que habilita sinais diretamente, ao terra ou VCC. Figure 4.4 mostra o diagrama de um bloco de controle de I/O dos dispositivos da famlia MAX 3000A.

17

Figura 4.4 Bloco de controle de I/O

Quando o controle conectado ao fio terra, a sada tri-state de alta impedncia, e os pinos I/O so habilitados como entradas, e quando o controle conectado a VCC os pinos so configurados como sadas. A arquitetura MAX 3000A prov dupla realimentao, na qual a realimentao das macro-clulas e a realimentaes dos pinos so independentes.

4.4 Consideraes Finais


Se pensarmos nesses dispositivos apenas considerando a tecnologia CMOS, seria como se ao entrar um sinal eltrico nesses dispositivos milhes de chaves abrissem e fechassem formando o arranjo lgico. Diferente dos micros controladores, que ao receberem um sinal eltrico, processam esse sinal respeitando um algoritmo e depois respondem com um sinal de sada, os CPLDs organizam arranjos lgicos entre as macro clulas, dispensando qualquer tipo de processamento do sinal de entrada, ou seja, um sinal na entrada gera um sinal na sada.

18

5 Ferramenta de desenvolvimento Quartus II 5.1 Consideraes iniciais

O software de desenvolvimento Quartus II permite aos projetistas, o processamento de milhes de portas lgicas, com vantagens nunca vistas em ferramentas de desenvolvimentos de PLDs. Esse software suporta solues em nvel de sistema com editorao de blocos, trabalho em grupo e suporte para megafunes. Alm disso, um sistema de analise lgica, embutido, que permiti aos tcnicos verificar a funcionalidade e a temporizao do chip, observando sinais e valores internos gerenciados pelo clock interno. Para que se torne compreensvel o modo de trabalho dessa ferramenta ser inicialmente desenvolvido e compilado, simulando um flipflop que um dos componentes bsicos da eletrnica digital. Em seguida mostraremos os circuitos lgicos e resultados do dispositivo usado para automao da planta didtica demonstrativa.

5.2 Configurando o dispositivo

Para iniciarmos um trabalho nessa ferramenta devemos escolher no menu FILE a opo NEW PROJECT WIZARD, como mostrado na figura 5.1, esta opo abre na tela uma janela que mostrada na figura 5.2 onde o nome do projeto ser escolhido no primeiro passo, se existir algum arquivo que possa ser includo o programador ter essa opo no segundo passo.

19

Figura 5.1 iniciando um projeto projeto

Figura 5.2 nomeando um

Aps o segundo passo do projeto o dispositivo usado ser configurado no terceiro passo, para que o compilador tenha noo exata da capacidade lgica e o nmero de pinos que o programador poder dispor para suas implementaes. A figura 5.3 mostra a tela exibida pela ferramenta e as configuraes que iremos usar.

Figura 5.3 configurao do dispositivo

O quarto passo da a possibilidade de colocao de algumas outras ferramentas EDA as quais no usaremos, por esse motivo nenhuma modificao ser feita, o programador nesse passo apenas deve clicar em next para seguir rumo ao quinto passo. No quinto e ltimo passo apenas resta ao programador realizar uma conferncia dos dados inseridos no projeto, e se tudo estiver correto clicar no boto finish. A figura 5.4 mostra o quinto passo e os detalhes a serem conferidos pelo programador.

20

Figura 5.4 Resultado da configurao do dispositivo

De forma muito simples e prtica configuramos o dispositivo a ser implementado. Podemos observar na figura 5.3 a possibilidade de escolhermos outros dispositivos para implementao, o que no ser feito, pois o dispositivo que utilizaremos no controlador com CPLD o que acabou de ser configurado. Seguindo esses passos o programador no sentir nenhuma dificuldade de configurar o PLD que estiver trabalhando, na prxima etapa os circuitos lgicos j podero ser configurados em arquivos que depois de salvos obrigatoriamente devero ser includos no projeto.

5.3 Implementao dos Circuitos Lgicos


Nessa parte do trabalho o texto exigir do leitor um pouco de conhecimento das tcnicas digitais, porm tomaremos o cuidado de no deixar o texto incompreensvel a leitores que no sejam da rea. Para implementarmos os circuitos lgicos no dispositivo j configurado necessrio que o programador escolha no menu FILE a opo NEW onde dever ser escolhido o design de programao a ser

21

feita no dispositivo, conforme mostra a figura 5.4.1 Este arquivo depois de salvo deve ser adicionado ao projeto escolhendo no menu PROJECT a opo ADD CURRENT FILE TO PROJECT.

Figura 5.4.1 Escolha do design

Para implementar o dispositivo CPLD de controle da planta didtica utilizaremos o design de diagrama de blocos que mostra umas interfaces simples e amigveis, podendo ser programada de trs formas, em formato de porta lgica primitiva, diagramas de blocos lgicos ou seguindo a numerao da famlia de ASCI 7400, as quais sero vistas com detalhes nos prximos tpicos. Aps a escolha do design o programador deve clicar no smbolo de uma porta lgica E na barra de ferramenta do canto esquerdo da tela, a janela SYMBOL se abrir e nessa janela os trs tipos de simbologia sero encontrados. A figura 5.5 mostra o boto a ser clicado e a janela com os respectivos tipos de programao

22

Figura 5.5 Localizando os Dispositivos

Observando a figura 5.5 notaremos dentro da janela de SYMBOL as pastas onde o programador encontrara todos os dispositivos disponveis para que sejam feitas suas implementaes. Caso o programador sinta a necessidade de utilizar um componente que no esteja disponvel, ou deseje adaptar de criao de dispositivos. um componente j existente, ele poder criar seu prprio dispositivo lgico atravs de uma ferramenta

5.3.1 Implementao de Circuitos com Portas Lgicas


Uma das formas de programao dos dispositivos feita atravs das portas lgicas primitivas (OU; E; NO e derivados), que so o principio da lgica digital.

23

Conforme foi citado anteriormente montaremos o flipflop, que nesse tpico ser implementado apenas com o uso das portas lgicas como mostra a figura 5.6.

Figura 5.6 Implementao com porta lgica

5.3.2 Implementao de Circuitos com Blocos Lgicos


Outra forma de implementao feita atravs de blocos lgicos que possuem na configurao interna uma combinao de portas lgicas, compactando os circuitos, diminuindo a rea de trabalho e economizando macro clulas. A figura 5.7 mostra o mesmo flipflop, agora sendo representado por um bloco.

24

Figura 5.7 Implementao com Blocos lgicos

5.3.3 Implementao de Circuitos com ASCIs


Esse tipo de implementao permite ao programador inserir nos dispositivos PLDs circuitos com lgica fixa previamente desenvolvida e projetar utilizando o raciocnio de implementao da famlia ASCI 7400. a figura 5.8 mostra um flipflop 74107 que ter praticamente a mesma funo dos circuitos antes apresentados.

25

Figura 5.8 Implementao com ASCIs

Destacamos que os tipos de programao tambm podem ser misturados, ou seja, podemos implementar circuitos com ASCIs e conectar nesses dispositivos portas lgicas ou blocos lgicos. No importando a ordem dos fatores nem a seqncia que eles apresentem.

5.4 Compilao dos Circuitos Lgicos


Para compilarmos um circuito lgico j salvo e adicionado ao projeto, preciso apenas que o programador clique no boto destacado por um circulo e mostrado na figura 5.9, que ainda mostra os resultados encontrados aps a compilao.

26

Figura 5.9 Resultados da Compilao

Podemos notar no canto esquerdo a figura acima os mdulos e o progresso da compilao e, no rodap desta imagem encontraremos as mensagens de erro ou de sucesso dependendo do progresso do circuito lgico compilado.

5.5 Simulao dos Circuitos Lgicos


Para simularmos o circuito lgico que j foi compilado ser necessrio que todos os pinos de entrada e de sada sejam nomeados e configurados. Ao clicar duas vezes sobre o smbolo do pino a janela mostrada na figura 5.9 traz as propriedades do pino e abre a possibilidade de mudanas de seu nome, a mudana do nome do pino no se faz obrigatria, mas, no entanto ao mudar o seu nome o programador ter maiores facilidades no decorrer do projeto.

27

Figura 5.9.1 Propriedade do Pino

Em seguida deve-se dar aos pinos a sua devida numerao, para isso o programador deve escolher no menu ASSIGNMENTS a opo PINS, que mudar a rea de trabalho para a janela mostrada na figura 5.8.1, onde os pinos sero numerados de acordo com a escolha do programador.

Figura 5.9.2 Numerando Pinos

28

Uma vez numerados os pinos, devemos salvar novamente o arquivo para que sejam validadas as novas configuraes. Como resultado teremos na rea de trabalho caixas de texto contendo o nmero do pino no dispositivo. A figura 5.9.3 mostra o resultado dessa configurao, e traz tambm em destaque os botes que devemos clicar para mudarmos a rea de trabalho dos diagramas de blocos para rea de compilao e configurao dos pinos.

Figura 5.9.3 Resultado da Numerao dos Pinos

O prximo procedimento para realizar a simulao exige do programador um novo arquivo de outro modelo. Para isso deve ser escolhida no menu FILE a opo NEW, o modelo de arquivo a ser escolhido est em destaque na figura 5.9.4, esse arquivo no precisa ser adicionado ao projeto apenas deve ser salvo para ter validade.

29

Figura 5.9.4 Novo Arquivo para Simulao

Aps a escolha do novo arquivo a rea de trabalho mudar para a aparncia mostrada na figura 5.9.5, podemos notar nessa figura dois pontos de destaque, o primeiro ponto indica o local onde o programador deve clicar com o boto direito e selecionar a opo INSERT NODE OR BUS, o segundo ponto de destaque mostra o nome e o tipo de arquivo utilizado nessa operao.

Figura 5.9.4 Novo Arquivo para Simulao

30

Ao clicar na opo INSERT NODE OR BUS uma pequena janela se abrir e o boto NODE FINDER deve ser pressionado, esse procedimento levar o programador outra janela que tem como funo escolher os pinos que participaro da simulao. A primeira atitude a ser tomada nessa etapa pressionar o boto LIST, que se encontra no canto superior direito da janela, no canto esquerdo aparecero os pinos listados no projeto, o programador deve usar os botes localizados no centro da janela para selecionar os pinos desejados, por fim o programador deve clicar OK nas duas janelas. Os detalhes dessa janela esto na figura 5.9.5.

Figura 5.9.5 Janela de Seleo dos Pinos para Simulao

Depois de listados, os pinos aparecem como mostra a figura 5.9.6, os botes que so destacados na esquerda dessa figura sero utilizados pelo programador para que se configure o sinal de entrada de acordo com o desejado, bastando apenas que sejam selecionadas as reas de mudana de nvel lgico. Aps esses procedimentos basta apenas um click no boto START SIMILATION para que o

31

compilador inicie a simulao, note que no nosso exemplo as entradas J e K esto infinitamente em nvel lgico alto e dois pulsos de clock sero dados.

Figura - 5.9.6 configurao de entradas para simulao

Os resultados dessa simulao so mostrados na figura 5.9.8, onde podemos perceber pelo grfico uma resposta na sada com atraso de 4.5 nano segundos em relao ao sinal de entrada. Com as entradas J e K infinitamente em nvel lgico alto as sadas se alternaram entre nvel lgico alto e baixo de acordo com a variao na entrada de clock.

32

Figura - 5.9.8 Resultados da simulao

5.6 Resultados de compilao da planta demonstrativa


Agora que j analisamos todos os procedimentos de compilao, desenvolvimento e simulao, podemos analisar com convico os resultados apresentados no dispositivo que ser utilizado no controlador lgico programvel com tecnologia CPLD. Os diagramas de bloco com o desenvolvimento lgico, utilizam-se de um mtodo conhecido como cadeia estacionria, muito utilizado em automao industrial. A lgica que comandar o processo da planta demonstrativa ocupar 36 macro-clulas, que equivalem a 56 % da capacidade do dispositivo, isso deixa margem para a melhoria do processo e o desenvolvimento de circuitos ainda mais complexos. A figura 5.9.9 mostra os resultados encontrados na compilao do dispositivo utilizado no controlador com tecnologia CPLD.

33

Figura - 5.9.9 Resultados da compilao

6. KitPLD Verso Altera MAX 3000A 6.1 O KitPLD e Sua Estrutura


O Kit-PLD foi concebido como uma plataforma de desenvolvimento modular para sistemas digitais baseados em dispositivos lgicos programveis (PLDs), da famlia MAX3000A da Altera. O Kit-PLD possui um soquete PLCC-44, compatvel com os modelos EPM3032ALC44-x e EPM3064ALC44-x, possui tambm um circuito de programao embutido, compatvel com o Byte Blaster MV da Altera. A estrutura do Kit-PLD composta por quatro mdulos, sendo um mdulo do PLD onde o dispositivo programado, e outros trs de aplicaes, onde so realizados testes e simulaes. Esses mdulos esto conectados a duas unidades da inovadora Plataforma CNZ, tornando o produto expansvel e modular. A figura 6.1 mostra a aparncia do kit e detalha os mdulos que o compem.

34

Plataformas CNZ CORE-PLD 7SEG

ESGs

Figura 6.1 KitPLD Verso Altera MAX 3000A.

6.2 Plataforma CNZ


A Plataforma CNZ a base para a montagem do KitPLD, introduzindo o conceito de modularidade, onde uma nica plataforma suporta mdulos de diversos PLDs, microcontroladores e at DSPs; alm de diversos mdulos de aplicao, desde mdulos com botes e leds at mdulos de acionamento de potncia. A Plataforma CNZ possui as seguintes caractersticas: Fontes de alimentao reguladas de +5 VCC, +12 VCC e +13 VCC; Led indicativo de funcionamento; Conexo de interface; Barramento de conexo do PLD . O KitPLD emprega duas unidades da plataforma CNZ interligadas e instaladas sobre uma base, onde apenas uma das plataformas montada com a fonte. A base alm de conferir timo acabamento e aparncias, ainda abriga: Alimentao universal automtica (110/220V sem chave de seleo); Chave ligadesliga; Fusvel de proteo de 0,5 A; Conexo do barramento do CORE; Conector DB-25 para interface com o PC

35

Circuito para programao compatvel com o Byte Blaster MV O KitPLD possui um circuito de gravao embutido, compatvel com o Byte

Blaster MV da Altera. Esse circuito conectado a um microcomputador atravs da interface paralela e compatibiliza os nveis desta com os da interface JTAG. A conexo com o PC feita por um cabo DB-25 pino a pino, enquanto a conexo do circuito de programao ao CORE-PLD feita atravs da plataforma CNZ.

6.3 Mdulo CORE-PLD


O CORE-PLD possui um PLD Altera da famlia MAX3000A com encapsulamento PLCC-44, utilizado um soquete para possibilitar a troca do componente. Os terminais do PLD esto disponveis para conexo e monitorao no conector CNT1, que repetido em todos os outros mdulos de aplicao. O mdulo possui ainda um led indicador de ligado, um regulador de +3,3V e um oscilador a cristal de 20MHz que pode ser substitudo por outro de tamanho compatvel com DIP-14, ou DIP-8, e alimentao de +5V. O oscilador est ligado ao pino 43 do PLD, Global Clock 1 e possui um jumper para desconect-lo, alm de um conector para o monitoramento ou outra utilizao do sinal. A figura 6.2 mostra com detalhe este mdulo do kit.

Figura 6.2 Mdulo CORE-PLD

6.4 Mdulo ESG


O mdulo de entradas e sadas (ESG) composto de vrios circuitos independentes entre si exceto alimentao, e estrutura-se basicamente de:

36

8 leds com jumpers de seleo para acendimento em nvel lgico baixo ou alto; 8 mini-chaves de reteno com led indicativo de pressionamento e sadas NA, comum, NF e polarizada (nvel alto ou baixo); 8 botes (chaves tcteis) com seleo para operao em pull-up ou pulldown. O mdulo ESG dispe de 8 leds (D1-D8) dispostos em uma barra horizontal.

Os leds podem ser acessos tanto com nvel lgico baixo como com nvel lgico alto. Essa configurao feita atravs dos jumpers JP1 a JP16. Cada par de jumpers corresponde a um led. A configurao dos jumpers e o esquema eltrico correspondente podem na figura 6.3 e os conectores dos anodos e dos catodos podem ser vistos na figura 6.5.

Figura 6.3 - esquema eltrico dos LED

As 8 chaves de 2 plos com reteno (S1-S8) esto ligadas em uma dupla configurao que pode ser vista na figura 6.4. A primeira configurao com os terminais NA, comum e NF disponveis diretamente, e a segunda, j polarizada, apresentando nvel alto quando pressionada. Cada chave possui um led indicador de pressionamento na cor verde. Na figura 6.5, pode-se ver a localizao das chaves e dos respectivos conectores.

Figura 6.3 - esquema eltrico das chaves

37

O mdulo ESG dispe de 8 botes (B1-B8), do tipo chave tctil,

polarizados nas configuraes pull-up e pull-down. A seleo das configuraes para cada boto feita atravs dos jumpers JP17 a JP31, conforme indicado na figura 6.4. A disposio dos botes pode ser vista na figura 6.5.

Figura 6.4 - esquema eltrico dos botes

A figura 6.5 ilustra todas as conexes do mdulo ESG.

Figura 6.5 - conexes do mdulo ESG.

6.5 Mdulo 7 SEG


O mdulo de aplicao 7 SEG do KitPLD constitudo por oito displays de sete segmentos, mais um CI 74138 para demultiplexao e, um CI 7447 para converso BCD 7 segmentos. A figura 6.6 mostra a disposio de cada um desses itens e a pinagem dos jumpers e conectores. 38

Figura 6.6 Modulo 7 SEG

So 8 displays de 7 segmentos, tipo anodo comum, dispostos em duas fileiras. A seleo de um determinado display feita com nvel lgico baixo no pino correspondente. Para se acender um determinado segmento do display selecionado, deve-se levar o pino correspondente tambm ao nvel lgico baixo. A figura 6.7 mostra o esquema eltrico dos displays. A localizao fsica desses itens est na figura 6.6.

Figura 6.7 - esquema eltrico dos displays

O CI 74138 um demultiplexador que aciona cada uma de suas oito sadas em funo de uma funo de uma valor binrio, de trs bits, presente em suas entradas. O CI pode ser utilizado para a multiplexao dos displays de sete segmentos, ou independentemente, em uma outra aplicao. As entradas so os pinos A, B e C (000 a 111). O pino G1 funciona como

39

habilitao para a seleo. O acesso a esses pinos se d pelo conector CN1. As sadas Y0 a Y7 esto disponveis no conector CN2. Elas so ligadas aos pinos de seleo dos displays DSP1 a DSP8 atravs dos jumpers JP1 (quando conectados), viabilizando a multiplexao. O circuito mostrado na figura 6.8 e a localizao de cada item mencionado pode ser verificada na figura 6.6.

Figura 6.8 - Demultiplexador

O CI 7447 um decodificador BCD para 7 segmentos, eliminando o trabalho de compor manualmente cada numeral no cdigo do programa. Por trabalhar com a notao BCD, s so convertidos os algarismos de 0 a 9, sem incluir as letras A a F da notao hexadecimal. A entrada do circuito possui apenas os quatro dgitos: A, B, C e D, e est disponvel em CN1. A sada disponibiliza cada um dos sete segmentos, de A a G, sem o ponto decimal, acessvel atravs de CN4. Os jumpers em JP2, quando colocados, conectam o decodificador aos displays. O diagrama esquemtico est na figura 6.9, enquanto os conectores e jumpers podem ser vistos na figura 6.6.

Figura 6.9 Decodificador BCD

40

7 Demonstrao do CPLD em Automao Industrial

7.1 Consideraes iniciais

A demonstrao do uso da tecnologia CPLD em automao industrial ser feita atravs de uma planta didtica que simula um processo de perfurao de placas, em seguida realiza um teste de qualidade, verificando se os furos foram feitos com perfeio e rejeitando as peas defeituosas. O processo realizado no ser o ponto mais importante do trabalho, ou seja, poderamos estar automatizando qualquer processo industrial didtico ou no. A figura 7.1 mostra uma viso geral da planta didtica.

Figura 7.1 viso geral da planta

7.2 Componentes da planta didtica

A planta didtica a ser automatizada basicamente composta por um controlador de tecnologia CPLD, um painel de comando, vlvulas eletro pneumaticas, atuadores (cilindros) e sensores. Toda essa estrutura esta montada

41

sobre perfilados de alumnio, a figura 7.2 mostra os componentes que formam a estrutura do processo.

cilindros pneumticos

Vlvulas pneumticas

Controlador CPLD

Sensores Painel de comando

Figuras 7.2 componentes da planta

42

7.2.1 Painel de Comando


Com a responsabilidade de fazer a interface do operador do processo, com o controlador de tecnologia CPLD, o painel de comando possui em sua estrutura um boto liga, que inicia o ciclo e um boto desliga que interrompe o processo no final do ciclo. O boto denominado ciclo tem como finalidade dar ao operador a opo de ter ciclos infinitos ou ciclo unitrio dependendo da posio em que ele estiver. Um boto de emergncia tambm compe o painel para que o ciclo seja interrompido a qualquer momento, em caso de perigo retomando o processo do ponto onde foi interrompido. O painel de comando da planta didtica tambm possui uma sirene que acionada sempre que o sistema detecta um erro na pea perfurada. Ao ouvir o bip da sirene o operador deve retirar a pea defeituosa e pressionar o boto liga para reiniciar o processo. A figura 7.3 mostra o painel de comando do sistema.

Figura 7.3 Painel de comando

7.2.3 Vlvulas, sensores e atuadores

As vlvulas eletro pneumticas, os sensores e os cilindros atuadores j mostrados na figura 7.2 e utilizados nessa simulao de processo industrial, so os comumente aplicados em qualquer automao industrial. Por essa razo pouco

43

temos a acrescentar sobre esses componentes, vale salientar a funo de cada um deles nos sistema para que os leitores compreendam com mais facilidade o papel do controlador. Os sinais de sada do controlador comandam as vlvulas pneumticas, que por sua vez avanam e recuam os cilindros atuadores responsveis pelo transporte da pea durante o processo. Os sensores ficam monitorando o posicionamento da pea e mandam os sinais de entrada ao controlador, sensores tambm esto instalados nos cilindros e indicam ao controlador quando o cilindro est avanado ou recuado.

7.3 O Controlador com Tecnologia CPLD


O dispositivo utilizado nesse controlador ser o MAX EPM3064ALC44-10 que possui no encapsulamento PLCC a quantidade de 34 pinos de I/O, a aplicabilidade desse tipo de controlador est intimamente ligada ao nmero de entradas e sadas que sero necessrias para automatizar o processo. Para essa planta sero necessrios 30 pinos, sendo 19 entradas e 11 sadas. O controlador com tecnologia CPLD tem como funo comandar todo o processo. ele quem recebe os sinais do painel de comando e dos sensores, e responde a esses sinais acionando as vlvulas pneumticas atravs do circuito de sada. Esse tipo de controlador possui como caractersticas: O baixo custo (nmero reduzido de componentes), alta velocidade de resposta (podendo responder os sinais de entrada na ordem nanosegundos), versatilidade (podem ser re-gravados at um milho de vezes), e segurana do dispositivo (o circuito de controle esta galvanicamente isolado do circuito de potencia). A figura 7.4 mostra o controlador com tecnologia CPLD.

44

Figura 7.4 Controlador com tecnologia CPLD

7.3.1 Circuitos do Controlador


O controlador com tecnologia CPLD composto por:

Circuito de entrada Circuito de sada Circuito de alimentao Circuito lgico programvel

O circuito de entrada composto por 19 entradas que recebem os sinais vindos dos sensores e painel de comando, e so ligadas ao dispositivo por fotoacopladores do tipo TIL111, que isolam galvanicamente o dispositivo, j que o contato feito por luz. Em cada uma das entradas foram ligados LEDs que indicam qual das entradas est recebendo um sinal a ser enviado para o dispositivo, os resistores que fazem parte desse circuito tem como funo limitar a corrente no dispositivo e nos fotoacopladores. A figura 7.5 mostra o circuito de entrada e os componentes que fazem parte desse circuito. 45

As sadas do controlador com tecnologia CPLD, tambm isolam eletricamente o dispositivo lgico CPLD da parte de potencia composta pelas vlvulas eletropneumaticas que comandam os atuadores, isso possvel atravs de rels eletromagnticos que so chaveados por transistores do tipo C547B. Para esse processo foram necessrias 11 sadas, que ao serem acionadas acedem LEDs como modo de indicar seu funcionamento. A figura 7.5 mostra o circuito de sada e os componentes que fazem parte desse circuito. O circuito de alimentao responsvel por manter a tenso necessria para alimentar o dispositivo e os demais componentes do controlador. Sua composio feita basicamente por um fusvel, que o componente de segurana desse circuito, capacitores que filtram e atenuam as variaes e oscilaes de tenso, um diodo que evita as tenses reversas, um regulador linear de tenso 3.3 V e um LED que indica o funcionamento do controlador. Esse circuito est destacado na figura 7.5 O circuito lgico programvel composto apenas por dez pinos usados para gravao do dispositivo em circuito e o prprio CPLD, esse circuito o responsvel por receber e responder os sinais de entrada de acordo com a lgica que est gravado no CPLD utilizado no controlador. A figura 7.5 mostra os circuitos que compem o controlador com tecnologia CPLD.

Circuito de entrada

Circuito de alimentao

Circuito de sada

Circuito lgico programvel


Figura 7.5 Circuitos que compem o controlador com tecnologia CPLD.

46

7.4 Custos e Comparativos


Citado por diversas vezes, o baixo custo de desenvolvimento e alta velocidade de resposta desse tipo de controlador so as principais vantagens em relao aos controladores mais usados no mercado atualmente. A tabela 7.1 mostra um levantamento de componentes do controlador com tecnologia CPLD, que tem capacidade para automatizar processos com no mximo 34 I/O e um tempo de resposta na ordem de nano segundos.

Quantidade 1 1 1 1 1 12 1 65 10 2 11 1 19 11 31 3

Componente Placa de circuito Dispositivo programvel de lgica complexa Soquete para CI Fusvel Porta Fusvel Diodo Diodo retificador Resistor Pinos Hide Capacitor Transistor Transistor de potencia Foto acoplador Rele magntico LED Suporte para borne Tabela 7.1 Relao de componentes do controlador

Caso

decidssemos

optar

pela

aquisio

de

controladores

lgicos

programveis de marcas conhecidas os chamados CLPs, os custos com o controlador do processo ficaria em mdia 84% mais caros que os controladores com

47

tecnologia CPLD. Outra desvantagem seria o fato dos CLPs de marcas conhecidas responderem aos sinais de entrada na ordem de milisegundos. Apesar de j consolidada em outras reas, o CPLD ainda no difundido na automao da manufatura, isso acarreta um receio da indstria na aplicao e uma falta de mo de obra especializada na manuteno desse tipo de controlador. Devemos considerar que os CLPs so produtos taxados e que carregam o respaldo da marca de seus fabricantes e assistncia tcnica dos seus representantes, porm valida a comparao, pois os controladores com tecnologia CPLD tambm podem ser considerados como uma opo ou soluo para processos que exigem uma velocidade de resposta muito alta. O fato dos CPLDs serem totalmente digitais, gera uma desvantagem, pois demanda maiores implementaes de hardware e maiores conhecimentos tcnicos para insero de sinais analgicos, alm da integrao com outros sistemas e interfaces IHMs serem mais complexas sem o auxlio de microcontroladores.

8 Concluso
Assim fica clara a possibilidade do uso da tecnologia CPLD no controle de automao industrial de pequeno e mdio porte, apontando uma nova aplicao para o mercado crescente dos PLDs e sem exigir grandes conhecimentos tcnicos ou acadmicos para desenvolver um controlador lgico programvel de baixo custo, alta performance e com linguagem de programao simples, atendendo aos requisitos propostos neste estudo. Um processo controlado por um PLD da famlia MAX3000A, requer para manuteno apenas um conhecimento bsico de tcnicas digitais e treinamento na ferramenta de programao, essa facilidade de desenvolvimento viabiliza treinamentos em cursos de formao continuada e aprendizagem industrial ministrados por tcnicos de nvel mdio. O custo de manuteno desse tipo de controlador baixo devido a sua segurana nos circuitos de entrada e sada de sinais. O dispositivo fica completamente isolado dos sensores por foto acopladores, o controlador aciona os atuadores e cilindros atravs de sadas rel magntico. O nmero reduzido de

48

componentes para desenvolvimento desse tipo de controlador tambm uma caracterstica que facilita a manuteno e reduz os custos. Constatamos que os controladores com tecnologia CPLD capaz de responder aos sinais de entrada na ordem de nano segundos, isso se mostra tambm como uma vantagem em relao aos controladores CLPs de marcas conhecidas. Caso o tcnico se depare com um processo de automao que requer do controlador uma resposta rpida o CPLD poder ser aplicado. Observamos durante as pesquisas uma escassez de material didtico relacionado tecnologia PLD, mesmo no influenciando no resultado desse trabalho, seria fundamental o aumento de publicaes sobre o assunto para difuso da tecnologia em automao da manufatura. O surgimento destas publicaes confirmariam as tendncias de uso dos PLDs em processos automatizados. Ao longo da pesquisa para realizao deste trabalho a tecnologia dos dispositivos FPGAs mostrou um grande numero de publicaes e diversas aplicaes, sendo na maioria das vezes usados nos projetos baseados em tecnologia de hardware reconfiguravl. Por ser um componente da famlia dos PLDs, os FPGAs possuem caractersticas semelhante aos dispositivos que foram analisados nesse estudo, mesmo no possuindo a mesma arquitetura interna. Essa diferena d aos FPGAs capacidades maiores suportando circuitos lgicos ainda mais complexos. Assim surgi como sugesto para desenvolvimentos futuros pesquisas e projetos de controladores lgicos programveis para automao industrial de grande porte utilizando dispositivos com tecnologia FPGA. O otimismo em relao a essa tecnologia quase uma unanimidade e fica estampada em citaes de alguns especialistas, como essa: Um ASIC como ter que utilizar um velho suter azul da dcada de 70 para sempre. Com um FPGA, voc tem um hardware, mas pode modific-lo sempre que os estilos mudarem. Shackelford (HP Labs), 2000. Talvez esse trabalho isoladamente no tenha um grande significado, porm mostra com clareza o potencial dessa tecnologia para fins de automatizar um processo industrial, criando uma nova vertente no ramo e viabilizando aos tcnicos em automao industrial uma nova possibilidade para seus projetos, confirmando a tendncia de uso da tecnologia PLD que a cada dia se torna mais real.

49

SIGLAS
ASICs CPLD CLP EDA EPLDs EEPROM FPGA HDL I/O ISP LAB MPGAs PAL PLAs PLDs PROM ROM SPLD VLSI (Application Specific IC) (Complex Programmable Logic Device) (Controlador Lgico Programvel) (Electronic Design Automation) (Erasable PLDs) (Electrical Erasable PROM) (Field Programmable Gate Array) (Hardware Description Language) (INPUT / OUTPUT) (In System Programmability) (Logic Arrays Block) (Mask Programmable Gate Arrays) (Programmable Array Logic) (Programmable Logic Arrays ) (Programmable Logic Device) (Programmable ROM) (Read Only Memory) (Simple PLDs) (Very L arge Scale I ntegration)

50

CPLD (Complex Programmable Logic Device) applied in manufacturing automation ABSTRACT


Frequently used in several areas as Telecommunications and Computer Science, the PLDs (Programmable Logic Device) technology has characteristics that favor its use in industrial automation. First of all, we analyzed the evolutions of this technology and its devices, in order to find a programmable logical controller more versatile, more efficient and cheaper that could be used in didactic automation plants that simulate an industrial process. Assisting the needs of the project we chose for the controller's development a CPLD (Complex Programmable Logic Device), of MAX 3000A, manufactured by Altera Corp. These devices are ideal for our didactic automation process. This job also shows the powerful programming tool called EDA (Electronic Design Automation) of Quartus II. In this software we could develop, compile and simulate the logical circuits, in a friendly way, and them recorded it in the chip, using the kit PLD, release Altera MAX 3000A, built in the CNZ platform. Consequently, we conclude that the PLD devices are logical controllers as reliable and effective as the most logical controllers already existent, and cheaper than the technology more used nowadays. As a result, the PLD devices are a technology that appears as a new option for industrial automation, bringing new ways to the automation technicians to work, become themselves more and more versatile and qualified for market demand.

Orientao: Prof. Jeferson Andr Bigheti LENIS PAULISTA CT 7.92 Agosto / 2005

51