Fernando Beltrame - Conversor Elevador de Tensão (Boost) Como PFP PDF

UFSM
Dissertao de Mestrado
ANLISE COMPARATIVA DE CONVERSORES
MONOFSICOS APLICADOS CORREO DE FATOR DE
POTNCIA
Fernando Beltrame
PPGEE
Santa Maria, RS, Brasil
2009
1
ANLISE COMPARATIVA DE CONVERSORES
MONOFSICOS APLICADOS CORREO DE FATOR DE
POTNCIA
por
Fernando Beltrame
Dissertao apresentada ao Curso de Mestrado do Programa
de Ps-Graduao em Engenharia Eltrica, rea de Concentrao em
Processamento de Energia, da Universidade Federal de Santa Maria
(UFSM, RS) como requisito parcial para a obteno do grau de
Mestre em Engenharia Eltrica.
PPGEE
Santa Maria, RS, Brasil
2009
___________________________________________________________________________
2009
Todos os direitos autorais reservados a Fernando Beltrame. A reproduo de partes ou do todo
deste trabalho s poder ser com autorizao por escrito do autor.
Endereo: Rua do Acampamento, 599, apto 201. Santa Maria, RS, 97050-003.
Fone (055)9628-7801; Endereo eletrnico: engbeltrame@yahooo.com.br
___________________________________________________________________________
Universidade Federal de Santa Maria
Centro de Tecnologia
Programa de Ps-Graduao em Engenharia Eltrica
A Comisso Examinadora, abaixo assinada,
aprova a Dissertao de Mestrado
ANLISE COMPARATIVA DE CONVERSORES MONOFSICOS
APLICADOS CORREO DE FATOR DE POTNCIA
elaborada por
Fernando Beltrame
como requisito parcial para obteno do grau de
Mestre em Engenharia Eltrica
COMISSO EXAMINADORA:
_________________________________
Jos Renes Pinheiro, Dr.
(Presidente/Orientador)
_________________________________
Felix Alberto Farret, Dr. (UFSM)
_________________________________
Mrio Lcio da Silva Martins, Dr. (UTFP)
Santa Maria, 14 de Julho de 2009.
3
Para Pblio e Elisabete, meus pais,
para Douglas e Rafael, meus irmos,
e para Algum6, minha namorada.
4
Agradecimentos
Ao professor Jos Renes Pinheiro, por sua amizade, colaborao e por me conceder a
oportunidade de realizar este trabalho sob sua orientao.
Aos professores co-orientadores, pela amizade, conhecimento e experincia
transmitidos no decorrer do Mestrado/Doutorado, contribuindo de forma relevante na
elaborao deste trabalho.
Aos colegas do GEPOC, Daniel Damasceno, Cleber Zanatta, Johninson Imhoff,
Jumar Russi, Mario Martins, Diogo Cndido, Alexandre Blows, Vanessa Colpo e Dreifus
Costa que de alguma forma colaboraram com o desenvolvimento deste trabalho e pelos fortes
laos de amizade criados entre ns.
Aos amigos do NUPEDEE e da PPGEE, em especial aos funcionrios Luiz Fernando
e Cleonice, que colaboraram na realizao desse trabalho.
Universidade Federal de Santa Maria e CAPES pelo apoio financeiro
indispensvel para a realizao de uma pesquisa de qualidade.
A Deus.
5
Se eu pudesse deixar algum sentido a voc, deixaria o acesso ao sentimento
de amor vida dos seres humanos. Deixaria para voc, o respeito quilo que
indispensvel, alm do po, o trabalho, alm do trabalho a ao. E quando
tudo, por acaso, lhe faltasse, um segredo: o de buscar no interior de si
mesmo a resposta e a fora para encontrar a sada.
(Gandhi)
8
LISTA DE FIGURAS
Figura 2-1: Conversor Boost aplicado a PFC, Vin - Tenso de entrada, L indutor boost, C capacitor
de sada, D diodo boost, S chave semicondutora. ............................................................................23
Figura 2-2:Conversor Boost PFC. ..........................................................................................................24
Figura 2-3: Ondulao de alta freqncia da corrente de entrada do conversor Boost operando em
Modo de Conduo Contnuo. ...............................................................................................................29
Figura 2-4: Conversor Boost operando em CCM - 1etapa de operao................................................30
Figura 2-5: Conversor Boost operando em CCM - 2etapa de operao. ..............................................30
Figura 2-6: Formas de onda tpicas de conversor Boost em Modo de Conduo Contnua. (a) Tenso
no indutor e corrente no capacitor. (b) Corrente no indutor, chave, diodo e tenso na chave. (c) Forma
de onda tpica da corrente do conversor Boost operando em CCM. ......................................................31
Figura 2-7: Ondulao de alta freqncia da corrente de entrada, para o modo de conduo contnua.33
Figura 2-8: Forma de onda tpica da corrente da chave do Conversor Boost. .......................................35
Figura 2-9:Ondulao de alta freqncia da corrente de entrada do conversor Boost operando em
Modo de Conduo Descontnuo. ..........................................................................................................39
Figura 2-10: Formas de onda de conversor elevador de tenso, operando como PFP no modo de
conduo descontnuo. ...........................................................................................................................39
Figura 2-11: Conversor Boost operando em DCM - 1etapa de operao. ............................................39
Figura 2-14: Formas de onda tpicas de conversor Boost em Modo de Conduo Descontnua.(a)
Tenso no indutor. (b) corrente de entrada em DCM e corrente no diodo. (c) Corrente na chave, no
indutor, no diodo e tenso na chave. ......................................................................................................41
Figura 3-1: Conversor boost com duas chaves semicondutoras em paralelo. ........................................45
Figura 3-2:Conversor boost com duas clulas em paralelo....................................................................46
Figura 3-3: Correntes nos indutores (IL1 e IL2) e corrente de entrada (Iin) do conversor boost
intercalado com duas clulas em paralelo. .............................................................................................47
Figura 3-4: Sinais de comando das chaves para Ds >0,5.......................................................................51
Figura 3-5: Etapas de operao do Boost intercalado em CCM na regio onde D
s >
0,5......................51
Figura 3-6: Sinais de comando das chaves para Ds s0,5.......................................................................52
Figura 3-7: Etapas de operao do Boost intercalado em CCM na regio onde Ds s 0,5. ....................52
Figura 3-8: Etapas de operao do Boost intercalado em DCM na regio onde Ds >0,5......................53
Figura 3-9: Etapas de operao do Boost intercalado em DCM na regio onde Ds s0,5......................54
Figura 3-10: Etapas de operao do Boost intercalado em DCM na regio onde Ds s0,5....................55
Figura 3-11: Etapas de operao do Boost intercalado em DCM na regio onde Ds s0,5....................55
Figura 4-1: Conversor Dual Boost. (a) Circuito de potncia do conversor Dual Boost simtrico. ........59
9
Figura 4-2: Conversor Dual Boost. ........................................................................................................60
Figura 4-3: Conversor Dual Boost em CCM, etapa 1, semi-ciclo positivo............................................64
Figura 4-4: Conversor Dual Boost em CCM, etapa 2, semi-ciclo positivo............................................65
Figura 4-5 - Conversor Dual Boost em CCM, etapa 1, semi-ciclo negativo..........................................65
Figura 4-6 - Conversor Dual Boost em CCM, etapa 2, semi-ciclo negativo..........................................65
Figura 4-7 - Conversor Dual Boost em DCM, etapa 1, semi-ciclo positivo ..........................................66
Figura 4-10 - Conversor Dual Boost em DCM, etapa 1, semi-ciclo negativo .......................................67
Figura 5-1: Curva Caracterstica ( ) ( )
ce ce
V xI u u do IGBT. (a) IRG50B60PD1, (b) IRGP30B60KD-E.
................................................................................................................................................................73
Figura 5-2: Aproximao curva caracterstica ( ) ( )
ce ce
V xI u u do IGBT. (a) IRG50B60PD1, (b)
IRGP30B60KD-E. .................................................................................................................................73
on c
E xI u u e ( ) ( )
off c
E xI u u do IGBT. (a) IRG50B60PD1,.......74
Figura 5-4 : Aproximao das Curva Caracterstica ( ) ( )
on c
E xI u u do IGBT. (a) IRG50B60PD1, .....74
Figura 5-5: Aproximao da s Curva Caracterstica ( ) ( )
off c
E xI u u do IGBT. (a) IRG50B60PD1, .....75
f f
V xI u u do diodo. (a) 30EPH06, (b) 10ETF06S. ......................76
Figura 5-7: Aproximao das Curvas Caracterstica ( ) ( )
f f
V xI u u do diodo. (a) 30EPH06,................76
Figura 5-8: Energia da recuperao reversa do diodo em funo da corrente de conduo. (a)
30EPH06, (b) 10ETF06S. ......................................................................................................................78
Figura 5-9: Aproximao das Curvas Caracterstica ( ) /
rr f
Q I xdi dt do diodo para interpolao. (a)
30EPH06, (b) 10ETF06S. ......................................................................................................................78
Figura 5-10: Curva Caracterstica do diodo 30EPH06 para clculo das perdas de recuperao reversa
do diodo na chave. (a) /
rr
t xdi dt , (b) /
rr
Q xdi dt . ..............................................................................79
Figura 5-11: Aproximao das curvas caractersticas do diodo 30EPH06 para clculo das perdas de
recuperao reversa do diodo na chave. (a) /
rr
t xdi dt , (b) /
rr
Q xdi dt . ..............................................80
Figura 5-12: Aproximao da curva caracterstica da corrente ( ) ( )
f rr
I xI u u do diodo 10ETF06S. .....81
Figura 5-13: Curva caracterstica da corrente ( ) ( )
f rr
I xI u u do diodo 10ETF06S. ................................81
f f
V xI u u da Ponte Retificadora KBPC50. ...............................82
Figura 5-15: Aproximao da curva caracterstica ( ) ( )
f f
V xI u u da Ponte Retificadora KBPC50........82
10
Figura 5-16: Curva caracterstica ( ) ( )
ce ce
V xI u u dos diodos intrnsecos do IGBT IRGP30B60KD-E.
................................................................................................................................................................83
Figura 5-17: Aproximao da curva caracterstica
( ) ( )
ce ce
V xI u u
dos diodos intrnsecos do IGBT
IRGP30B60KD-E. .................................................................................................................................83
Figura 5-18: Modelo Trmico Equivalente dos semicondutores. ..........................................................83
Figura 5-19: Variao da Resistncia Trmica com a diferena de Temperatura. .................................85
Figura 5-20:Comprimento do Dissipador atravs do Fator de Correo do Comprimento. ..................85
Figura 5-21: Comparao das Perdas dos conversores . ........................................................................86
Figura 5-22: Comparao do Comprimento dos dissipadores dos conversores para 5 perfis diferentes
de dissipadores. ......................................................................................................................................86
Figura 5-23: Comparao do Volume dos dissipadores dos conversores para 5 perfis diferentes de
dissipadores. ...........................................................................................................................................87
Figura 6-1: Mecanismos de acoplamento/propagao de distrbios eletromagnticos: (a) Acoplamento
galvnico, (b) Acoplamento capacitivo, (c) Acoplamento indutivo, (d) Acoplamento atravs campos
magnticos distantes...............................................................................................................................91
Figura 6-2: Interferncia Eletromagntica Conduzida: (a) Caminho para o rudo de modo diferencial,
(b) Caminho para rudo de modo comum. .............................................................................................93
Figura 6-3: Caminho de circulao do rudo de modo diferencial na etapa PFC do conversor Boost...94
Figura 6-4: Caminho de circulao do rudo de modo diferencial na etapa PFC do conversor Boost
Intercalado..............................................................................................................................................94
Figura 6-5: Caminho de circulao do rudo de modo diferencial na etapa PFC do conversor Dual
Boost no semi-ciclo positivo e negativo. ...............................................................................................95
Figura 6-6: Circuito equivalente da circulao de rudo de modo difencial para o conversor Boost e
Dual Boost..............................................................................................................................................95
Figura 6-7: Circuito equivalente da circulao de rudo de modo difencial para o conversor Boost
Intercalado..............................................................................................................................................96
Figura 6-8: Curva de Impedncia do Indutor Boost...............................................................................96
Figura 6-9: Impacto das capacitncias parasitas do Indutor Boost no rudo de modo diferencial. ........97
Figura 6-10: Efeito da recuperaao Reversa do diodo sobre o ruido de modo diferencial. ...................97
Figura 6-11: Caminho de circulao do rudo de modo comum na etapa PFC......................................98
Figura 6-12: Caminho de circulao do rudo de modo comum na etapa PFC do conversor Boost
Intercalado..............................................................................................................................................98
Figura 6-13: Caminho de circulao do rudo de modo comum na etapa PFC do conversor Dual Boost.
................................................................................................................................................................99
Figura 6-14: Circuito equivalente da circulao de rudo de modo comum para o conversor Boost ....99
11
Figura 6-15: Circuito equivalente da circulao de rudo de modo comum para o conversor Boost
Intercalado..............................................................................................................................................99
Figura 6-16: Circuito equivalente da circulao de rudo de modo comum para o conversor Dual
Boost, semi-ciclo positivo. .....................................................................................................................99
Figura 6-17: Circuito equivalente da circulao de rudo de modo comum para o conversor Dual
Boost, semi-ciclo negativo. ..................................................................................................................100
Figura 6-18: Formas de onda da tensao na chave com e sem a utilizaao de tcnicas soft-switch. .....102
Figura 6-19: Loop de alta di/dt. ............................................................................................................105
Figura 6-20: N com alto dv/dt. ...........................................................................................................105
Figura 6-21: Reduo das reas de irradiaao utilizando o entrelaamento dos caminhos de corrente (a)
no indutor e (b) nas trilhas do PCB. .....................................................................................................106
Figura 6-22: Diminuiao dos loops aproximando as vias. ...................................................................107
Figura 6-23: Impacto do espaamento entre a trilha e o plano de terra na capacitncia parasita.........108
Figura 6-24: Localizaao incorreta dos componentes do filtro de EMI. ..............................................108
Figura 6-25 : Correta localizaao dos componentes do filtro de EMI. ................................................108
Figura 6-26: Comportamento da interferencia eletromagntica devido ao acoplamento entre os
componentes.........................................................................................................................................109
Figura 6-27: Correta localizaao dos capacitores e indutores para evitar acoplementos. ....................109
Figura 6-28: Localizao do Indutor e do capacitor para evitar acoplamentos (a) Incorreta
posicionamento, (b) correto posicionamento. ......................................................................................109
Figura 6-29: :Capacitncia parasita entre o dispositivo semicondutor e o chassi. ...............................110
Figura 6-30: :Reduo da capacitncia parasita entre o dispositivo semicondutor e o dissipador com
insero de uma capacitancia srie entre o dispositivo semicondutor e o chassi. ................................111
Figura 6-31:Capacitncia parasita entre o dispositivo semicondutor e o dissipador............................111
Figura 6-32: Reduo da capacitncia parasita entre o dispositivo semicondutor e o dissipador com
insero de uma capacitancia srie entre o dissipador e o terra. ..........................................................112
Figura 6-33: Reduo da capacitncia parasita entre o dispositivo semicondutor e o dissipador com
insero de uma capacitancia srie entre o dispositivo semicondutor e o dissipador. .........................112
Figura 6-34: (a) Estrutura do Filtro PI que atua em ambos os tipos de rudo conduzido. (b) Circuito
equivalente do filtro PI. ........................................................................................................................113
Figura 6-35: Circuitos equivalentes para o filtro PI balanceado segundo o tipo de rudo. (a) Circuito
equivalente para filtragem do rudo de modo comum. (b) Circuito equivalente para filtragem do rudo
de modo diferencial..............................................................................................................................114
Figura 6-36: Setup para medio de EMI conduzida. ..........................................................................114
Figura 6-37: Obteno das freqncias de corte do rudo de modo diferencial e comum. ..................115
Figura 6-38: Princpios do Separador de Rudo.(a) Separaao do rudo de modo diferencial, (b)
Separao do rudo de modo comum. ..................................................................................................117
12
Figura 6-39: Interferncia Eletromagntica do conversor Boost e Limites da Norma IEC 62040-2. ..117
Figura 6-40:Interferncia Eletromagntica do conversor Dual Boost, Limites da Norma IEC 62040-2.
..............................................................................................................................................................118
Figura 6-41: Interferncia Eletromagntica do conversor Boost Intercalado e Limites da Norma IEC
62040-2. ...............................................................................................................................................118
Figura 6-42: Modelo Equivalente do Indutor.......................................................................................119
Figura 6-43: Foto dos Indutores Implementados.(a) Indutor Boost, (b) Indutor Boost Intercalado, (c)
Indutor Dual Boost. ..............................................................................................................................119
Figura 6-44: Circuito equivalente do Indutor Boost Medido. ..............................................................120
Figura 6-45: Circuito equivalente do Indutor Boost Intercalado Medido. ...........................................120
Figura 6-46: Circuito equivalente do Indutor Dual Boost Medido. .....................................................121
Figura 6-47: Interferncia Eletromagntica do conversor Boost considerando o modelo do indutor e
Limites da Norma IEC 62040-2. ..........................................................................................................121
Figura 6-48: Interferncia Eletromagntica do conversor Boost Intercalado considerando o modelo do
indutor e Limites da Norma IEC 62040-2............................................................................................122
Figura 6-49:Interferncia Eletromagntica do conversor Dual Boost considerando o modelo do indutor
e os Limites da Norma IEC 62040-2....................................................................................................122
13
LISTA DE TABELAS
Tabela 3-1: Lgica de comutao .......................................................................................................50
Tabela 5-1: Semicondutores utilizados nos conversores........................................................................72
Tabela 5-2: Perfis de dissipadores escolhidos. .......................................................................................84
Tabela 5-3: Comprimento dos dissipadores para cada conversor para 5 perfis de dissipador. ..............86
Tabela 5-4: Volume dos dissipadores para cada conversor para 5 perfis de dissipador ........................87
Tabela 6-1: Valores obtidos nas aproximaes das curvas Indutores. ..............................................120
14
SIMBOLOGIA E ABREVIATURAS
ij
Desvio de cada uma das tenses de linha
Rendimento
L
Fator de Potncia
o
n
Soma dos valores normalizados das fontes CC em uma fase
t Desequilbrio de Tenso
A|
j
ngulo de defasagem entre a tenso de linha do j-simo enrolamento
secundrio e a tenso de linha do n-simo enrolamento secundrio
|
L
ngulo do fator de potncia
+
j
Nvel de comparao usado na estratgia de modulao da j-sima clula
H-bridge
ASD Adjustable-Speed Drive (Acionamento com Velocidade Varivel)
CA Corrente alternada
CC Corrente contnua
CSI Current Source Inverter (Inversor Alimentado em Corrente)
D Diodos
DF1 First Order Distortion Factor (Fator de Distoro de Primeira Ordem)
DF2 Second Order Distortion Factor (Fator de Distoro de Segunda Ordem)
dV/dt Taxa de variao de tenso
E
off
Energia perdida em uma transio de turn-off
E
on
Energia perdida em uma transio de turn-on
E
rec
Energia perdida na recuperao reversa do diodo
f Freqncia da tenso da rede pblica de energia
FLC Flying Capacitor (Inversor com capacitores de grampeamento)
f
max
Freqncia mxima de comutao
f
min
Freqncia mnima de comutao
f
p
Freqncia das portadoras
f
r
Freqncia do sinal de referncia
f
s
Freqncia de comutao dos interruptores da clula com a menor fonte
de tenso
f(t) Funo no domnio do tempo
15
GTO Gate Turn-Off Thyristor
h h-simo componente harmnico
H-bridge Inversor monofsico em ponte completa
I Corrente
I
cc
Fonte de corrente contnua
I
cc, j
Valor mdio da corrente de entrada da j-sima clula
I
d
Corrente mdia do barramento CC
IGBT Insulated Gate Bipolar Transistor
IGCT Integrated Gate-Commutated Thyristor
I
L
Corrente de linha da rede
I
load
Corrente de carga
I
m1
, i
m2
, i
m3
Corrente mdia na entrada das clulas H-bridge
I
max
Corrente mxima
I
med
Corrente mdia
I
V
Corrente de entrada do conversor
m Nmero de nveis
m
a
ndice de modulao de amplitude
m
f
ndice de modulao de freqncia
n Nmero de clulas conectadas em srie por fase
Conjunto dos nmeros naturais
N
min
Velocidade mnima do motor
N
max
Velocidade mxima do motor
NPC Neutral Point Clamped (Inversor com Ponto Neutro Grampeado)
N
0
Velocidade nominal do motor
P
a1
Potncia ativa na sada do conversor
P
comut
Perdas de comutao
P
Cond
Perdas de conduo
PDS Power Drive System (Sistema de acionamento de alta potncia)
P
L
Potncia ativa total de entrada
POD Phase Opposition Disposition (Disposio em Oposio de Fases)
P
rec
Perdas de recuperao reversa
P
turn-off
Perdas de turn-off
P
turn-on
Perdas de turn-on
16
p.u. Quantidade por unidade
PWM Pulsewidth Modulation (Modulao por Largura de Pulso)
P
2
Potncia ativa de sada do conversor
9 Conjunto dos nmeros reais
R
CE Resistncia da componente resistiva de v
ce
(u)
R
f Resistncia da componente resistiva de v
f
(u)
RMS Root Mean Square
RPM Rotaes por minuto
S Interruptores principais
S
a
Potncia aparente na sada do conversor
SCR Silicon Controlled Rectifier
S
L
Potncia aparente de entrada
SW Switch (Interruptor controlado)
S
2
Potncia aparente de sada do conversor
T Perodo
THD Total Harmonic Distortion (Distoro Harmnica Total)
U
md
Mdia das tenses de entrada
U
d
Tenso mdia do barramento CC
U
L
Tenso de linha da rede
U
12
, U
23
, U
31
Tenses de linha
v
a
(t), v
b
(t), v
c
(t) Tenses instantneas de sada nas fases a, b e c
V
cc
Tenso do barramento CC
V
CE
Queda de tenso direta no IGBT para i
load
= 0
V
CMD
Tenso de comando dos interruptores
V
F
Queda de tenso direta no diodo para i
load
= 0
VFD Variable Frequency Drive (Acionamento com Variao de Freqncia)
V
j
Valor normalizado do degrau de tenso sintetizado pela j-sima clula
V
out
Tenso de sada
VSI Voltage Source Inverter (Inversor alimentado em tenso)
V
TM
Queda de tenso direta no GTO para i
load
= 0
17
SUMRIO
Lista de Figuras ..................................................................................................................8
Lista de Tabelas ............................................................................................................... 13
Simbologia e Abreviaturas ............................................................................................. 14
Captulo 1 21
Introduo
1.1. Motivao............................................................................................................... 21
1.2. Estado-da-Arte ....................................................................................................... 21
1.3. Objetivos ................................................................................................................ 21
1.4. Organizao do trabalho ........................................................................................ 21
Captulo 2 Conversor Boost ........................................................................................ 23
2.1. Introduo.............................................................................................................. 23
2.2. Caractersticas do Conversor Boost...................................................................... 23
2.3. Modo de Conduo Contnuo do Conversor Boost ............................................. 28
2.4. Etapas de Operao Modo de Conduo Contnuo ............................................. 29
2.5. Projeto do Indutor Boost - CCM.......................................................................... 32
2.6. Projeto do Capacitor de Sada............................................................................... 34
2.7. Anlise da Corrente nos Semicondutores CCM............................................... 35
2.8. Modo de Conduo Descontnua do Conversor Boost........................................ 38
2.8.1 Etapas de Operao - Modo de Conduo Descontnua............................ 39
2.9. Anlise e equacionamento do Conversor Boost operando em DCM.................. 42
2.9.2 Projeto do Indutor Boost - DCM................................................................ 43
2.9.3 Anlise da Corrente nos Semicondutores - DCM...................................... 44
Captulo 3 Conversor Boost Intercaldo..................................................................... 45
18
3.1. Introduo.............................................................................................................. 45
3.2. Etapas de Operao............................................................................................... 50
3.2.1 Modo de Conduo Contnua (CCM) ........................................................ 51
3.2.2 Modo de Conduo Descontnua (DCM)................................................... 52
3.3. Projeto do Indutor Boost Intercalado ................................................................... 56
3.4. Projeto do Capacitor de Sada............................................................................... 57
3.5. Anlise da Corrente nos Semicondutores CCM............................................... 57
Captulo 4 Conversor Dual Boost............................................................................... 59
4.1. Introduo.............................................................................................................. 59
4.2. Caractersticas do Conversor Dual Boost............................................................. 59
4.3. Etapas de Operao............................................................................................... 64
4.3.1 Modo de Conduo Contnua (CCM) ........................................................ 64
4.3.2 Modo de Conduo Descontnua (DCM)................................................... 65
4.4. Projeto do Indutor Dual Boost.............................................................................. 68
4.5. Projeto do Capacitor Dual Boost .......................................................................... 68
4.6. Clculo da Corrente nos Semicondutores- CCM................................................. 68
4.7. Consideraes Finais............................................................................................. 70
Captulo 5 Perdas Semicondutores e Magnticos..................................................... 71
5.1. Introduo............................................................................................................... 71
5.2. Perdas nos Semicondutores ................................................................................... 71
5.2.1 Perdas por conduo ............................................................................................ 71
5.2.2 Perdas por comutao .......................................................................................... 72
5.3. Clculo das perdas.................................................................................................. 72
5.3.1 Perdas por Conduo Chaves Semicondutoras................................................ 73
5.3.2 Perdas por Comutao Chaves ......................................................................... 74
5.3.3 Perdas por Conduo Diodo............................................................................. 75
19
5.3.4 Perdas por Comutao Diodo........................................................................... 77
5.3.5 Perdas por Comutao Diodo/Chave ............................................................... 79
5.4. Perdas por Conduo Ponte Retificadora........................................................... 81
5.5. Projeto do dissipador.............................................................................................. 83
5.6. Projeto do Dissipador............................................................................................. 86
5.7. Consideraes Finais.............................................................................................. 87
Captulo 6 Interferncia Eletromagntica................................................................. 88
7.1. Introduo............................................................................................................... 88
7.2. Interferncia Eletromagntica................................................................................ 88
7.3. Normas e Regulamentaes para Interferncia Eletromagntica......................... 92
7.4. Interferncia Eletromagntica Conduzida............................................................. 93
7.5. Interferncia Eletromagntica Conduzida no PFC................................................ 94
7.6. Controle da Emisso do Rudo Eletromagntico Conduzido ............................. 100
7.6.1 Mtodo Preventivo............................................................................................. 100
7.6.2 Mtodo Corretivo............................................................................................... 112
6.6.2.1 Filtro de EMI................................................................................................... 112
6.6.2.2 Projeto do Filtro de EMI................................................................................. 114
6.6.2.3 Separador de Rudo......................................................................................... 116
7.7. Simulao de EMI Conduzida............................................................................. 117
7.7.1 Simulaes de EMI Conduzida Componentes Ideais.................................... 117
7.7.2 Simulaes de EMI Conduzida Componentes No-Ideais............................ 118
7.7.3 Modelo Equivalente do Indutor......................................................................... 119
7.7.4 Simulaes de EMI Conduzida Componentes Reais..................................... 121
7.8. Consideraes Finais............................................................................................ 122
Captulo 7 Resultados Experimentais...................................................................... 123
7.1. Introduo............................................................................................................. 123
20
7.2. Especificaes dos prottipos.............................................................................. 123
7.3. Especificaes dos Dispositivos Semicondutores............................................... 124
7.3.1 Conversor Boost................................................................................................. 124
7.3.2 Conversor Boost Intercalado ............................................................................. 125
7.3.3 Conversor Dual Boost........................................................................................ 126
7.4. Simulaes dos Conversores ............................................................................... 126
7.5. Resultados Experimentais.................................................................................... 130
7.5.1 Modo de conduo Descontnuo ....................................................................... 130
7.5.2 Modo de Conduo Misto ................................................................................. 134
Concluses Gerais.......................................................................................................... 135
Referncias
Apndice A Instrumentao Aplicada para Medio das Grandezas................... 141
Apndice B Controle Utilizado ................................................................................... 149
Captulo 1
INTRODUO
1.1. Motivao
1.2. Estado-da-Arte
1.3. Objetivos
1.4. Organizao do trabalho
Capitulo 1: O capitulo 1 introduz o tema conversores PFC (Power Factor Correction),
salientando sua importncia e crescente necessidade de utilizao. Tambm abordado o
problema central discutido e desenvolvido nesta dissertao, assim como a topologia adotada
e os motivos para a escolha.
Capitulo 2:.Nesse captulo realizado um estudo do conversor Boost operando como PFC,
bem como suas vantagens e desvantagens para essa aplicao. apresentado tambm suas
etapas de operao, bem como o projeto e dimensionamento de seus elementos.
Captulo 3: Nesse captulo realizado um estudo do conversor Boost Intercaldo operando
como PFC, bem como suas vantagens e desvantagens para essa aplicao, da mesma forma
que foi realizada para o conversor boost no captulo 3.
Captulo 4: Nesse captulo realizado um estudo do conversor Dual Boost operando como
PFC, bem como suas vantagens e desvantagens para essa aplicao. apresentado tambm
suas etapas de operao, bem como o projeto e dimensionamento de seus elementos..
Captulo 5: Esse captulo apresenta as perdas calculadas nos semicondutores para as trs
topologias de conversores j mencionadas. So abordadas detalhadamente as perdas na ponte
22
retificadora, nas chaves e nos diodos boost para o projeto do dissipador. O captulo
finalizado com comparao das perdas e volume dos dissipadores para as trs topologias.
Captulo 6: Esse captulo aborda o problema da interferncia eletromagntica gerada nos
conversores de potncia operando como PFC. So apresentadas as principais fontes geradoras
de rudo e as formas de atenuao das mesmas para conformidade com as normas vigentes.
Tambm so discutidas detalhadamente as etapas de projeto de filtros de EMI. O captulo
finalizado com resultados experimentais da interferncia eletromagntica conduzida com a
utilizao do filtro de EMI projetado.
Captulo 7: Esse captulo apresenta os resultados experimentais das trs topologias abordadas
neste trabalho. Primeiramente so apresentadas as especificaes de todos os dispositivos
semicondutores utilizados, bem como dos elementos passivos de cada montagem. A seguir,
resultados de simulao e para finalizar resultados experimentais.
23
Captulo 2
CONVERSOR BOOST
2.1. Introduo
As caractersticas como simplicidade, desempenho e rendimento tornaram o conversor
Boost a topologia mais popular para correo do fator de potncia. O conversor composto
por um indutor L (tambm chamado indutor boost), um capacitor de sada C e dois
dispositivos semicondutores, uma chave semicondutora S e um diodo D (tambm chamado
diodo boost), como mostrado na Figura 2.1.
Figura 2.1: Conversor Boost aplicado a PFC, Vin - Tenso de entrada, L indutor boost, C
capacitor de sada, D diodo boost, S chave semicondutora.
2.2. Caractersticas do Conversor Boost
O conversor Boost, ou conversor elevador uma das topologias mais populares
entre os conversores CC aplicados correo do fator de potncia, Figura 2.2. Entre as
vantagens deste conversor que o tornaram o mais popular conversor para a correo de fator
de potencia, pode-se citar[1]:
- Simplicidade, consistindo de apenas composto por um indutor L (tambm
chamado indutor boost), um capacitor de sada C , uma ponte retificadora, uma
chave e um diodo.
- Boa eficincia.
24
- Fcil projeto e controle, geralmente em modo de controle de corrente ou de tenso.
- Baixo Custo.
- Presena de um filtro inerente, filtro natural de corrente de entrada, o indutor boost
e a localizao do indutor, entre a rede eltrica e o barramento CC, no permite
que variaes bruscas de tenso na rede eltrica afetem diretamente o barramento
CC.
- O indutor conectado na entrada ajuda a atenuar a emisso de alta freqncia e
facilita a obteno da forma corrente (senoidal).
- Tal topologia tambm proporciona regulao da tenso de sada dc para fator de
potencia unitrio na entrada e reduz THD da corrente de entrada.
- Tem como caracterstica a corrente de entrada ser contnua.
Figura 2.2:Conversor Boost PFC.
Na partida do conversor, antes dos seus componentes estarem energizados, a tenso no
capacitor C nula. Se o sistema for ligado diretamente rede eltrica, a corrente de partida
assumir valores elevados, que podero danificar o sistema. Sendo assim, o conversor boost
necessita de um circuito de partida, que fornea energia ao capacitor de sada antes de o
sistema entrar em funcionamento.
Devido a sua caracterstica de ser um conversor elevador de tenso, o conversor Boost
adequado para utilizaes com entrada universal de tenso (90~260Volts) [5]. Em regime
permanente, a tenso no capacitor C deve ser obrigatoriamente maior que o pico da tenso de
entrada, isto , para um pr-regulador com entrada universal (90~260 V) a tenso de sada
deve ser maior que 260 2, ou seja 367V.
Desta forma, para esta topologia poder operar como corretor do fator de potncia, com
entrada universal, necessrio que a tenso de sada tenha valores em torno de 380~400
Volts. Logo a tenso de sada sempre maior do que a entrada e isso em alguns casos pode
ser considerada como uma desvantagem. Dessa forma, quando esta tenso de sada
requerida ser menor do que a tenso de entrada, necessria a utilizao de outro conversor,
conversor buck, por exemplo, como segundo estgio. Isso faz com que a eficincia total do
25
nosso circuito sofre uma diminuio pelo fato do conversor agora ser composto por dois
estgios. E alm disso, este dois conversores ligados em conjunto, podem causar um
fenmeno conhecido como beat-frequency phenomenon, o que nada mais do que a
interferncia que um transiente ou distrbio de um conversor interfere no outro, o qual pode
no ser suprimido por filtro [7].
Ainda em relao a tenso de sada pode-se destacar o fato do capacitor de sada
operar em alta tenso (a tenso de sada maior do que o pico da tenso de entrada, Vo>Vin),
permitindo dessa forma valores relativamente menores de capacitncia [5], e esta alta tenso
permite ainda que o capacitor de sada armazene mais energia e com isso proporcionando um
maior hold-up time ao sistema [8].
A corrente de entrada do conversor boost possui uma forma de onda triangular, devido
comutao da S, determinando a tenso sobre o indutor L. Quando S est conduzindo, a
corrente no indutor L cresce linearmente. Quando S abre, a corrente no indutor decresce de
forma linear. Se a corrente atinge zero, antes do prximo perodo de comutao, diz-se que o
conversor est operando em modo de conduo descontnuo (DCM Discontinuous
Conduction Mode). Se a chave S entra em conduo antes da corrente no indutor atingir zero,
diz-se que o conversor est operando em modo de conduo contnuo (CCM - Continuous
Conduction Mode).
O conversor boost operando com PFC tem sido largamente empregado para atender os
requisitos exigidos pelas normas IEC 61000-3-2 e IEC 61000-3-4 que se refere a harmnicos
de baixa-frequncia. Esta soluo, contudo, aumenta a gerao de interferncia
eletromagntica conduzida da fonte de potncia na faixa das altas freqncias, pois este
conversor apresenta harmnicos de alta freqncia mltiplos da freqncia de chaveamento.
Como conseqncia, enquanto o contedo dos harmnicos de baixa-frequncia da corrente
esta de acordo com as normas com o uso do PFC, as normas referentes ao limites de EMI no
so atendidas [9].
Quanto a interferncia eletromagntica conduzida gerado por este conversor pode-se
destacar o rudo de modo diferencial que diretamente ligado a forma de onda triangular da
corrente de entrada que flui atravs do indutor boost [10]. J o rudo de modo comum
principalmente determinado pelo layout da placa e das capacitncias parasitas presentes no
circuito [10]. Logo, um projeto adequado do filtro de EMI e do circuito de layout para
minimizar os efeitos da freqncia de chaveamento do conversor na poluio da rede de
extrema importncia [9].
26
J o controle do conversor boost utilizado na correo do fator de potncia composto de
uma malha interna de corrente, a qual rpida e sofre uma atualizao a cada perodo de
chaveamento, e uma malha externa de tenso lenta, tendo uma atualizao a cada perodo da
rede. A malha de corrente faz com que a corrente de entrada e a tenso de entrada estejam em
fase, logo, tem-se fator de potencia unitrio e reduzido THD de corrente de entrada. J a
malha de tenso responsvel pela regulao da tenso de sada [11]. O controle do PFC
convencional usualmente composto de trs tipos de sensores, um para tenso AC que ser a
referncia senoidal, outro para a tenso DC, regulao da tenso de sada, e um sensor de
corrente que faro com que a corrente estaja em fase com a tenso senoidal de referncia [12].
Na prtica, para se obter bons resultados, necessrio usar pelo menos um compensador
proporcional-integral (PI) para a malha de corrente, e pelo menos um integrador para malha
de tenso para garantir erro zero em regime permanente [11].
Pode ser citado ainda algumas caractersticas da topologia Boost aplicada a correo de
fator de potncia [5]:
- Apresenta fluxo de potncia unidirecional;
- A chave semicondutora pode ser acionada sem a necessidade de circuitos isolados,
pois a mesma est ligada diretamente ao ponto comum do sistema.
- Distoro da corrente de entrada no cruzamento por zero no existe neste conversor.
- A posio dos interruptores no permite proteo contra curto-circuito na carga ou
sobre-corrente.
- Em aplicaes na qual requer isolao o boost no recomendado, esta topologia no
permite isolao entre a entrada e a sada;
- Nveis de EMI que se propagam para o lado da linha.
- Em qualquer instante trs semicondutores esto no fluxo da potncia, aumentando
perdas [13].
Como caracterstica negativa desta topologia pode-se destacar as significativas perdas
de recuperao reversa dos diodos rpidos utilizados. Devido s elevadas tenses de sada, o
conversor boost exige a necessidade de um diodo de sada que proporcione uma rpida
recuperao e que suporte estas elevadas tenses. Em freqncias de chaveamento muito
elevadas, geralmente estes diodos com rpida recuperao provocam perdas significativas
durante a recuperao reversa, sob condies de chaveamento convencional (PWM Pulse
Width Modulated). Como resultado, a chave tem um grande pico de corrente (spikes) na
entrada em conduo, o causando elevadas perdas na entrada em conduo da chave e e o
27
diodo sofre com elevadas perdas de turn-off. Outro problema causado pela recuperao
reversa do diodo a gerao de interferncia eletromagntica [14].
Este problema pode ser significativamente reduzidas, proporcionando uma
elevada eficincia, em elevadas freqncias de chaveamento, utilizando-se tcnicas de
comutao suave, como ZCS (Zero Current Switching) e a ZVS ( Zero Voltage
Switching). Estas tcnicas consistem na utilizao de circuitos que controlam as derivadas de
corrente (di/dt) e/ou de tenses (dv/dt) durante as comutaes. Como desvantagem, o
emprego de tcnicas de auxilio a comutao, soft-switching, apresentam certa
complexidade e a adio de novos componentes acarretando em um aumento nos custos [14].
Um outro mtodo para alcanar um elevado rendimento em conversores elevadores,
empregando diodos de elevadas tenses com recuperao rpida, consiste em utilizar o
conversor operando em modo de conduo descontinuo (DCM) ou em modo de conduo
crtico CCM. Operando em DCM ou crtico, tem-se a vantagem do conversor operar sobre
ZCS (Zero Current Switching). Com isso, as chaves principais ligam naturalmente sobre zero
de corrente e as perdas da recuperao reversa do diodo so minimizadas acarretando em uma
reduo nas perdas por comutao dos diodos e chaves [15].
Alm disso, o conversor boost operando em modo de conduo descontnuo
apresenta menores valores de indutncia para especificar o indutor L, para garantir que o
conversor opere em modo de conduo descontnua em toda faixa de carga. A corrente de
entrada naturalmente segue a tenso senoidal de entrada, logo a malha de corrente pode ser
removida neste caso, simplificando o controle [16].
Entretanto, a operao em modo de conduo descontnuo ou conduo crtica
produz picos de corrente que so no mnimo duas vezes maiores que a corrente mdia de
entrada, durante um perodo de chaveamento, podendo causar perdas significativas nos
dispositivos semicondutores, indesejvel para aplicaes de PFC de altas potncias [17].
Apresenta tambm alto stress de corrente nos retificadores de entrada [8]. Alm disso,
operando em modo de conduo crtica, a freqncia de chaveamento varivel, o que exige
um circuito de controle complexo. Largos filtros de EMI so requeridos em modo de
conduo descontinuo DCM [18], logo o conversor Boost em DCM no recomendvel para
altas aplicaes de potncia devido ao fato da grande distoro da corrente de entrada,
reduzida eficincia, sendo limitado para baixas potncias (>250W) [2].
Outra caracterstica negativa desta topologia a distoro da corrente de
entrada, causada pela influencia da capacitncia parasita das chaves, a qual afeta a forma de
onda em modo de conduo descontnuo. Tal capacitncia ressona com o indutor boost, onde
28
a tenso de entrada varivel, estas oscilaes podem ser uma fonte de instabilidade para o
conversor, resultando em significativo distoro na corrente de entrada. Em modo de
conduo contnuo esta capacitncia parasita causa somente perdas de conduo [19].
No conversor boost operando em CCM, a corrente no indutor sempre maior que
zero. Nesta situao tem-se menores valores de corrente de pico, o que diminui as perdas em
conduo, em comparao com a operao DCM.. Possui melhor qualidade na forma de onda
da corrente de entrada, com menoresvalores de THD. O filtro de entrada projetado para
atenuar menores nveis de EMI conduzida pois sua corrente de entrada resulta em baixa
interferncia eletromagntica se comparado com outras topologias trabalhando como PFC,
tais como conversor buckboost e buck [20]. Operando em modo de conduo contnuo
(CCM) o conversor boost apresenta desvantagens como perdas de recuperao reversa do
diodo. Como desvantagens, alm dos problemas de recuperao reversa do diodo j
mencionados, o conversor boost operando em modo de conduo descontnuo apresenta
largos indutores se comparado com o conversor operando em DCM. E em entradas universais
o boost apresenta uma significativa degradao no desempenho sobre toda a faixa da tenso.
Em 85V muito menos eficiente do que operando em 265V, logo a densidade de potncia
usualmente limitada para a toda faixa da tenso de entrada [21].
Nesse sentido, o conversor boost operando em modo de conduo contnua se torna
mais adequado para aplicaes acima de 400W. Para valores nessa faixa de potncia, a
incluso da malha de corrente se torna vivel, onde as perdas em conduo comeam a se
tornar mais significativas, tornado a operao em DCM pouco eficiente[4].
Resumindo, o conversor boost convencional operando como PFC restrito em certa
faixa de potncia devido ao fato que para altas potencias de sada pode produzir alto stress de
tenso e corrente nos componentes do PFC, tais como a chave, diodo boost e indutor boost,
[2], [3] e [6], logo tal topologia no a mais recomendada para aplicaes de altas potncias.
2.3. Modo de Conduo Contnuo do Conversor Boost
O conversor Boost operando em modo de conduo contnuo (CCM) caracteriza-se
pelo fato de a corrente no indutor sempre ser maior que zero, Figura 2.3, e tem sida a
topologia mais utilizada como PFP devido as suas vantagens. Abaixo so citadas algumas
caractersticas do conversor Boost operando em Modo de Conduo Contnuo (CCM) Erro!
Fonte de referncia no encontrada.] e Erro! Fonte de referncia no encontrada.]:
- Reduzida ondulao presente na corrente de entrada;
29
- Necessidade de realimentao da tenso de sada, e uma medida do valor instantneo
da tenso de entrada a fim de permitir o adequado controle da corrente absorvida da
rede.
- Menores valores de corrente de pico, o que diminui as perdas em conduo, em
comparao com a operao DCM;
- O filtro de entrada projetado para atenuar menores nveis de EMI conduzida;
- Possui melhor qualidade na forma de onda da corrente de entrada, com menores
valores de THD;
- Problemas de estabilidade tambm so caractersticos, devido a no-lineridade do
sistema.
- A operao CCM apresenta o problema da recuperao reversa do diodo Boost
Dessa forma, o conversor Boost operando em modo de conduo contnuo (CCM)
possui caractersticas que o tornam mais apropriado para correo de fator de potncia em
sistemas de mdia potncia (acima de 500Watts) Erro! Fonte de referncia no
encontrada.].
Figura 2.3: Ondulao de alta freqncia da corrente de entrada do conversor Boost operando em Modo
de Conduo Contnuo.
2.4. Etapas de Operao Modo de Conduo Contnuo
1 ETAPA (0,
1
t ): Inicia quando a chave S fechada no instante t = 0. O diodo D
polarizado reversamente, isolando o estgio de sada da fonte de alimentao I
L
, que durante
esta etapa curto circuitada. A corrente de entrada flui atravs do indutor L e da chave S.
Temos que a corrente da chave igual a corrente do indutor (i
S
= I
L
,) enquanto que a corrente
do diodo zero (i
D
= 0). Esta etapa termina quando a chave S aberta, Figura 2.4.
30
L
D
C
R
S
Vin
Figura 2.4: Conversor Boost operando em CCM - 1etapa de operao.
=
=
V V
L in
V
o
i
c
R
(2.1)
2 ETAPA (
1
t , T): No momento em que a chave S aberta, o diodo D entra em
conduo e a energia armazenada no indutor na etapa anterior passa para a carga. A corrente
fluir agora por L, D, C e pela carga; Nesta etapa a corrente da chave i
S
nula e a corrente do
diodo igual a do indutor (i
D
= I
L
.) A corrente no indutor L cai at que a chave semicondutora
entre novamente em conduo.
L
D
C
R
S
Vin
Figura 2.5: Conversor Boost operando em CCM - 2etapa de operao.
0
0
=
=
V V V
L in
V
i i
c L
R
(2.2)
Na Figura 2.6 pode ser visto as formas de onda da corrente no indutor, a corrente da
chave, a corrente de carga e a tenso sobre a chave do conversor Boost operando em modo de
conduo contnua.
31
(a) (b)
(c)
Figura 2.6: Formas de onda tpicas de conversor Boost em Modo de Conduo Contnua. (a) Tenso no
indutor e corrente no capacitor. (b) Corrente no indutor, chave, diodo e tenso na chave. (c) Forma de
onda tpica da corrente do conversor Boost operando em CCM.
Considerando o ripple do corrente nulo precisamos calcular a componente dc da
corrente do indutor, que dado pelo seu valor mdio. Substituindo as equaes (2.1) e (2.2)
na equao (2.3) obteremos:
0
1
( ). ( ). ( ). ' 0
0
s
T
s
s
V t dt V DT V V D T
L in s in
T
= + =
)
(2.3)
onde D a razo cclica e ' (1 ) D D = .
Resolvendo temos que o ciclo de trabalho do conversor Boost operando em modo de
conduo contnuo varia com o valor instantneo da tenso de entrada:
. ( )
( ) 1
0
V sen t
pico
D t
V
e
= (2.4)
32
2.5. Projeto do Indutor Boost - CCM
Para circuitos que funcionam como uma fonte de corrente (boost, Cuk, SEPIC), aps a
ponte de diodos necessrio um indutor de entrada para o funcionamento adequado destes
conversores. Se um indutor muito grande utilizado, o ripple da corrente na entrada ser
pequeno, o que significa menor emisso de EMI conduzida de modo diferencial.
Por outro lado, se diminuirmos o tamanho do indutor boost, o ripple da corrente de
entrada aumenta, exigindo maiores dimenses para o filtro de entrada. Dessa forma deve-se
encontrar um ponto onde nem o volume do indutor de entrada, nem o volume do filtro de EMI
de modo diferencial sejam penalizados.
Por esta razo 20% do valor de pico da corrente de entrada, para freqncias acima de
25kHz, um valor comumente utilizado para especificao do ripple mximo na corrente de
entrada, pois no penaliza o volume do indutor de entrada, e mantm nveis tolerveis de
emisso de EMI conduzida Erro! Fonte de referncia no encontrada.].
Como j foi calculada a razo cclica do conversor Boost dada por:
. ( )
( ) 1
0
V sen
pico
D
V
u
u = (2.5)
A seguir, algumas equaes importantes para futuras anlises so mostras. A corrente
RMS de entrada com o conversor operando em Modo de Conduo Contnua dado por:
0
_
_
.
in RM S
in RM S
P
I
V q
=
(2.6)
O ripple pode ser calculado por:
.sin( ). .
p
T
I V D
L
u A = (2.7)
Substituindo (2.5) em (2.7) tem-se:
0
.
.[sin( ) .sin ( )] u u A =
p p
T V V
I
L V
(2.8)
A Figura 2.7 mostra a corrente de entrada em funo do tempo. Quando a chave
semicondutora do conversor est em conduo tem-se:
. ( . ) .
( ).
I
V sen t L
pico
D T
s
e
u
A
= (2.9)
33
Figura 2.7: Ondulao de alta freqncia da corrente de entrada, para o modo de conduo
contnua.
Substituindo (2.9) em (2.8) obtm-se:
0
. ( ) . ( )
.
Pico
Pico
V I
L sen sen
V T V
s
u u
A
= (2.10)
Rearranjando:
0
.
( ) ( ( ) . ( ))
Pico s Pico
V T V
I sen sen
L V
u u u A = (2.11)
A ondulao mxima de corrente, em funo de , depende da relao entre as tenses de
entrada e de sada. O indutor Boost deve ser projetado para os pontos onde o ripple na corrente de
entrada mximo. Isto , o valor de L ir determinar qual a relao mxima entre IL e I.
Num conversor com entrada universal, medida que aumenta o valor eficaz da tenso de
entrada, a corrente de entrada diminui, mantendo a potncia na sada do conversor constante.
Quanto menor for o valor de pico da corrente de entrada IL, maior ter de ser L para garantir
o valor ripple mximo I.
Portanto, quanto maior a tenso de entrada do conversor menor ser a sua corrente de
entrada, e maior ser a o valor da indutncia L, para manter o nvel mximo de ripple na
corrente de entrada.
A partir da equao (2.11) pode-se determinar o valor da indutncia. Rearranjando (2.11)
tem-se:
2 2
0
. ( ) . ( )
( )
. . .
Pico Pico
s s
V sen V sen
I
L f V L f
u u
u A =
(2.12)
Sabendo que:
. ( )
( ) 1
0
pico
V sen
D
V
u
u = (2.13)
. ( )
1 ( )
0
pico
V sen
D
V
u
u = (2.14)
34
( ) . ( )
pico
Vi V sen u u = (2.15)
Logo:
( ) (1 ( )).
0
Vi D V u u = (2.16)
Substituindo a equao(2.16) em (2.12):
( ) ( )
( ) .(1 ( ))
. .
s s
Vi Vi
I D
L f L f
u u
u u A = (2.17)
Rearranjando (2.17) e substituindo (2.16) obtemos:
0
( )
( ) . ( ) .(1 ( )). ( )
. .
s s
V Vi
I D D D
L f L f
u
u u u u A = = (2.18)
Logo para obter-se o mximo valor de uma funo deriva-se e iguala-se a zero:
[ ( ) ( )]
0
d D D
d
u u
u
= (2.19)
1 2 ( ) 0 D u = (2.20)
Com isso temos o mximo valor de ( ) D u :
1
( )
2
D u = (2.21)
Substituindo esse valor na equao (2.18), temos a equao utilizada para se calcular a
indutncia do conversor Boost em funo da tenso de sada e do mximo ripple:
0
4 . .
m a x
=
A
V
L
f i
s
(2.22)
2.6. Projeto do Capacitor de Sada
A determinao do capacitor de sada pode ser determinada por dois parmetros: o
ripple mximo sobre o capacitor, ou o holdup time, que o tempo mximo para o
barramento CC atingir o seu valor de regime permanente, aps distrbios de carga. O segundo
critrio foi o escolhido. Os outros parmetros que iro determinar a escolha do capacitor so a
potncia e a ondulao mxima no barramento CC Erro! Fonte de referncia no
encontrada.] Erro! Fonte de referncia no encontrada.]. A equao que determina o valor
de C :
2. .
2 2
0 0 _ min
=
P t
o h
C
V V
(2.23)
35
Onde:
o
P Potncia de sada do sistema;
h
t - Tempo de hold-up time;
o
V Tenso de sada nominal;
_ o Min
V Valor de tenso mnimo no barramento CC.
2.7. Anlise da Corrente nos Semicondutores CCM
Corrente na chave
Uma tpica forma de onda, como a corrente na chave do conversor Boost, Figura 2.8
modulada pela largura do pulso, com ambos a razo cclica e o pico de corrente variando com
a tenso de entrada. Quando a freqncia de chaveamento muito maior que a freqncia da
linha, o valor RMS pode ser aproximado como uma integral dupla. O quadrado da corrente
primeiro integrado para encontrar seu valor mdio sobre um perodo de chaveamento, e o
resultado ento integrado para encontrar o valor mdio sobre o perodo de linha AC.
Diversas aproximaes so desenvolvidas, a qual permite relativamente simplificar as
expresses escritas para os valores rms e mdio para as correntes dos estgios de potncia do
conversor Erro! Fonte de referncia no encontrada.].
Logo o valor rms da corrente da chave do conversor pode ser definida como:
0
1
( ).
T
ac
I i t dt
Srms S
T
ac
=
)
(2.24)
onde Tac o perodo da forma de onda da entrada. A integral pode ser expressa
como uma soma das integrais sobre todo o perodo de chaveamento em um perodo da rede de
entrada:
.
/
1
( 1)
1 1
. ( ( ).
n T
T T
s
ac s
n
n T
s
I T i t dt
Srms s S
T T
ac s
=

= _
)
(2.25)
onde Ts o perodo de chaveamento.
Figura 2.8: Forma de onda tpica da corrente da chave do Conversor Boost.
36
A quantia dentro dos parnteses o valor mdio de
2
S
i sobre n perodos de
chaveamento. O somatrio pode ser aproximado por uma integral no caso em que Ts muito
menor que Tac. Esta aproximao corresponde a tomar o limite com Ts tendendo a zero,
como segue:
.
/
0
1
( 1)
0
1 1
. lim ( ( ).
1 1
. ( ). .
( )
s
n T
T T
s
ac s
T
n
n T
s
t T
s
T
ac
I T i d
Srms s S
T T
ac s
i d dt
S
T T
t
ac s
i T
S
T
s
T
ac
t t
t t
=

+
(
( = _
)
(

(
( =
) )
(

=
(2.26)
Assim
2
S
i (t) a primeira mdia sobre um perodo de chaveamento. O resultado ento
a mdia sobre o perodo do sinal de entrada.
Para o conversor Boost, a corrente na chave ( )
S
i t igual a corrente de entrada
quando a chave conduz, e igual a zero quando a chave est bloqueada. Logo, o valor mdio
de
2
S
i (t) sobre um perodo de chaveamento :
1
. ( ). ( ). ( )
t T
s
S t
i i t dt d t i t
S ac
T Ts
s
+
= =
)
(2.27)
Se a tenso de entrada dada por:
( ) sin . V t V t
ac pico
e = (2.28)
ento a corrente ser:
( ) sin .
V
M
i t t
ac
R
e
e = (2.29)
onde Re a resistncia equivalente do conversor na entrada. Com a tenso de sada
constante Vo, e a razo cclica da chave obtida pela relao:
0
1
( ) 1 ( )
V
V t d t
ac
=
(2.30)
Substituindo a equao (2.28) em (2.30) temos que:
0
( ) 1 sin .
V
pico
d t t
V
e = (2.31)
37
Substituindo a eq. (2.29) e (2.31) em (2.27) temos a seguinte expresso:
0
2
.(1 sin . ).sin ( )
2
V V
pico pico
i t t
S
V T
R
s
e
e e = (2.32)
E agora substituindo em (2.26) tem-se que:
0
0
0
2
1 1
. .(1 sin . ).sin ( ).
_ 2
e e = =
) )
T
ac
T pico
ac
V
V
pico
I i dt t t dt
S rms S
T T V Ts
R
ac ac
e
(2.33)
Simplificando, e integrando somente em um perodo de meio ciclo de rede
2
ac
T
j
que a corrente se repete no semi-ciclo positivo temos:
0
0
2
1
. [(sin ( ) .sin ( ).]
_ 2
t
e e
t
=
)
V V
pico pico
I t t dt
S rms
V
R
e
(2.34)
Resolvendo a equao (2.34) temos que a corrente rms na chave:
0 0
8 8
1 . . 1 .
_ _
3. 3. 2. t t
= =
V V
V
pico pico
M
I I
S rms ac rms
V V R
e
(2.35)
Segundo os mesmos passos apresentados anteriormente, mas agora para a corrente
media na chave, temos a seguinte equao:
0
2 2
. .(1 . )
_
4
V
pico
I I
s ac rms
V
t
t
= (2.36)
E a corrente de pico na chave definida como:
. 2
_ _
= + A I I I
S pico ac rms
(2.37)
Corrente no Diodo
Da mesma forma que foi realizada o equacionamento da corrente na chave,
pode-se fazer para verificar a corrente rms e mdia do diodo, nas equaes abaixo.
Na equao (2.38) temos a equao que define a corrente rms no diodo, j na equao
(2.39) temos a corrente mdia, e na equao (2.40) temos o valor da corrente de pico:
0
16
. .
_
3t
=
V
I I
D rms dc
V
pico
(2.38)
D dc
I I = (2.39)
38
_
2. . =
o
D pico dc
pico
V
I I
V
(2.40)
Corrente na Ponte Retificadora
Corrente mdia em cada diodo da Ponte retificadora pode ser dada pela equao (2.41)
e sua corrente rms em cada diodo calculada pela equao (2.42), mostradas abaixo:
2
_
0
1 1
. 2. . ( ). . 0.
2 2
D ac RMS
I I sen wt dt dt
t t
t
t t
= +
) )
_
2
.
D ac rms
I I
t
= (2.41)
2
2 2
_ _
0
1 1
. ( 2. . ( ). ) . (0) .
2 2
D RMS ac RMS
I I sen wt dt dt
t t
t
t t
= +
) )
_ _
2
.
2
D rms ac rms
I I = (2.42)
A corrente de pico nos diodos da ponte retificadora a corrente de pico de entrada
acrescida do ripple da corrente, (2.43).
. 2
_ _
= + A I I I
D pico ac rms
(2.43)
2.8. Modo de Conduo Descontnua do Conversor Boost
O modo de conduo descontnuo ocorre quando a ondulao de corrente I igual ou
maior ao dobro da corrente mdia de entrada Iin. Nesse caso, durante a conduo do diodo, a
energia armazenada no indutor durante a conduo da chave se esgota, vai zero Figura 2.9,
logo se tem caracterizado o modo de conduo descontnuo. Abaixo so citadas algumas
caractersticas do conversor Boost operando em Modo de Conduo Descontnuo (DCM)
Erro! Fonte de referncia no encontrada.] Erro! Fonte de referncia no encontrada.]:
- Menores valores de indutncia para especificar o indutor L, para garantir que o
conversor opere em modo de conduo descontnua em toda faixa de carga;
- As perdas por recuperao reversa do diodo boost so reduzidas, isto ocorre devido ao
bloqueio do diodo ocorre sob corrente nula (ZCS Zero Current Switching);
- No necessita de malha de corrente, pois a corrente de entrada segue naturalmente a
tenso da rede eltrica.
- As perdas em conduo so maiores, devido necessidade de elevados nveis de
corrente de pico na entrada, para obter uma mesma corrente mdia de entrada.
39
- O filtro de interferncia eletromagntica ou EMI (Electromagnetic Noise) na entrada
do conversor deve ser projetado para atenuar elevados nveis de rudo conduzido,
devido aos altos valores de pico da corrente.
Sendo assim, o nvel de aplicao da operao DCM fica limitado a sistemas de baixa
potncia (at aproximadamente 400 Watts), onde as perdas em conduo so menos
significativas Erro! Fonte de referncia no encontrada.] Erro! Fonte de referncia no
encontrada.].
Figura 2.9:Ondulao de alta freqncia da corrente de entrada do conversor Boost
operando em Modo de Conduo Descontnuo.
Figura 2.10: Formas de onda de conversor elevador de tenso, operando como PFP no
modo de conduo descontnuo.
2.8.1 Etapas de Operao - Modo de Conduo Descontnua
1 ETAPA (0,
1
t ): A chave S permanece fechada, ao mesmo tempo em que o diodo D
reversamente polarizado. Nesta etapa o indutor L acumula energia proveniente fonte de
entrada Vin, e o capacitor C alimenta a carga R.
L
D
C
R
S
Vin
Figura 2.11: Conversor Boost operando em DCM - 1etapa de operao.
40
=
=
V V
L in
V
o
i
c
R
(2.44)
2 ETAPA (
1
t ,
x
t ): A chave S aberta e o diodo D entra em conduo. H
transferncia de energia do estgio de entrada para o estgio de sada.
L
D
C
R
S
Vin
0
0
=
=
V V V
L in
V
i i
c L
R
(2.45)
3 ETAPA (
x
t , T): Toda a energia armazenada em L foi transferida carga. Nesta
etapa, o diodo D bloqueado e o capacitor C se encarrega de alimentar carga.
L
D
C
R
S
Vin
0
0
0
( )
=
=
=
L
L
c
V
i
V
i t
R
(2.46)
Na Figura 2.14 pode ser visto as formas de onda da corrente no indutor, a corrente da
chave, a corrente de carga e a tenso sobre a chave do conversor Boost operando em modo de
conduo descontnua.
41
(a) (b)
(c)
Figura 2.14: Formas de onda tpicas de conversor Boost em Modo de Conduo Descontnua.(a) Tenso
no indutor. (b) corrente de entrada em DCM e corrente no diodo. (c) Corrente na chave, no indutor, no
diodo e tenso na chave.
Em modo de conduo descontnuo o conversor Boost AC/DC opera com uma razo
cclica constante, logo seu ganho esttico mximo determinado pela tenso de sada e pelo
pico da tenso de entrada.
0
max
0
=
p
V V
D
V
(2.47)
pico
o
V
V
o = (2.48)
max
1 o s D (2.49)
42
2.9. Anlise e equacionamento do Conversor Boost operando em
DCM
Consideremos que o conversor opera em conduo descontnua, ou seja, a cada
perodo de chaveamento a corrente pelo indutor vai a zero. Com freqncia constante e
modulao por largura de pulso, com o tempo de conduo determinado diretamente pelo erro
da tenso de sada, o valor do pico da corrente no indutor de entrada diretamente
proporcional tenso de alimentao. A Figura 2.10 mostra forma de onda tpica, indicando a
tenso de entrada (senoidal) e a corrente pelo indutor (que a corrente absorvida da rede), a
qual apresenta uma variao, em baixa freqncia, praticamente senoidal. Seja a tenso de
entrada dada por:
( ) .sin( ) =
ac p
V t V wt (2.50)

A corrente de pico em cada perodo de chaveamento :
( ). .
( )
ac
i
V t DT
I t
L
= (2.51)
O intervalo de diminuio da corrente, de seu valor de pico at zero, em cada perodo
de comutao, :
2
0
. .
ac
ac
V
t DT
V V
=
(2.52)
Existe um mximo ciclo de trabalho que permite ainda conduo descontnua, o qual
determinado no pico da tenso de entrada, e vale:
0
max
0
p
V V
D
V
= (2.53)
Sejam:
0
1
p
V
V
o = s (2.54)
Logo
max
1 D o = (2.55)
Corrente de entrada - DCM
A corrente de entrada tem uma forma triangular. Seu valor mdio, calculado em cada
ciclo de chaveamento Erro! Fonte de referncia no encontrada.], dado por:
43
2
. .
.sin( )
0
.
2. 1 .sin( )
V D T
t
I
is
L t
o e
o e
=
(2.56)
A corrente mdia de entrada, calculada em um semi-perodo da rede ser:
2
. .
2
1 0
{ .[ sin ( )]}
2. . 2 2
1
V D T
I
i
L
t
t o
t
o
= + +
(2.57)
Corrente Eficaz de Entrada
A corrente eficaz de entrada, calculada a partir da expresso para a corrente mdia
instantnea de entrada e considerando os efeitos do chaveamento em alta freqncia,
tem-se que a corrente eficaz de entrada ser:
0
. . . . ( )
3.
V T D DY
I
L
RMS
o o
t
= (2.58)
Onde:
2
( ) 2 .[ .sin( )]
2 2
. 1
Y
t t
o o o
o
o o
= + +
(2.59)
Fator de Potncia
3.(1 ). ( )
2. .
Y
FP
o o
t o
= (2.60)
2.9.2 Projeto do Indutor Boost - DCM
O clculo da indutncia de entrada determina a mxima indutncia de entrada para a
qual ocorre operao em modo descontnuo. Ela obtida atravs da mxima corrente de sada,
a qual para certa tenso de sada, implica na mxima potncia para o conversor. Esta potncia
dada por (2.61).
O projeto do indutor Boost para operar em modo de conduo descontnuo feito em
funo da potencia mxima de sada do conversor, Erro! Fonte de referncia no
encontrada.]:
_ max 0 0_ max
.
o
P V I = (2.61)
Logo precisamos ter a corrente mxima de sada. Como sabemos, a corrente de sada
existe durante a conduo do diodo. Seu valor mdio, em cada perodo de chaveamento vale:
2
0
( ).
2.
i I t t
I
T
= (2.62)
44
Sabendo que
( )
i
I t
e
2
t
so dados pelas equaes (2.51) e (2.52). Substituindo essas
equaes temos que:
2
.
0
.
. ( )
.
2. 1 . ( )
pico
D V T
sen t
I
L sen t
o e
o e
=
(2.63)
A corrente mdia de sada em um semi-perodo da rede ser:
2
.
0
0
.
1
. ( ) . ( )
2. .
pico
o
V D T
I I d t Y
L
t
e o
t t
= =
)
(2.64)
Agora substituindo (2.64) em (2.61) temos a equao que determina a mxima
indutncia de entrada para a qual ocorre operao no modo descontnuo:
2 2
. max .
_max 0 0_max 0 0
. (1 ) .
. . . ( ) . . ( )
2. . 2. .
pico pico
o
V D T V T
P V I V Y V Y
L L
o
o o
t t
= = = (2.65)
2
.
max
0_ max
(1 )
. . ( )
2. . .
o
o
t
=
pico
s
V
L Y
f P
(2.66)
2.9.3 Anlise da Corrente nos Semicondutores - DCM
Corrente na Chave
A corrente RMS e mdia da chave poder ser calculada atravs das equaes
abaixo:
2.
( )
o
S
I
I
Y o
= (2.67)
_
2.
.
6. . ( )
S rms o
I I
DY
t
o
= (2.68)
Corrente do Diodo
_
4. 1
* . . ( )
3. 2
( )
o
D rms
I Y
D
I
Y
t t
o
o
o
= (2.69)
45
Captulo 3
CONVERSOR BOOST INTERCALDO
3.1. Introduo
Em funo da constante necessidade de processamento de energia eltrica em
potncias cada vez mais elevadas, os dispositivos semicondutores (interruptores) tm evoludo
muito nas ltimas dcadas, especialmente na tentativa de superar os nveis de quilo-volts (kV)
e quilo-ampres (kA) processados individualmente por tais dispositivos. Entretanto tais
dispositivos so normalmente caros e de difcil acesso para elaborao de projetos. Dessa
forma, uma prtica comum dos projetistas associao de dispositivos semicondutores de
baixo custo, de fcil acesso e confiveis.
Neste contexto, para aplicaes com tenses elevadas comum o uso de associaes
srie de componentes e, para aplicaes com correntes elevadas, a associao de componentes
em paralelo. Tendo como objetivo principal a reduo de perdas, reduo de custos, e a
melhoria da confiabilidade e estabilidade da estrutura. A Figura 3.2 mostra um conversor
boost operando com duas chaves semicondutoras em paralelo. Alm de aumentar a
capacidade de corrente do conversor tem-se a reduo das perdas devido a diviso da corrente
entre as chaves.
No entanto pode-se extrair mais vantagens do conversor se, alm de colocarmos
apenas chaves semicondutoras em paralelo, utilizarmos clulas boost em paralelo, trabalhando
de forma intercalada, Figura 3.2.
Figura 3.1: Conversor boost com duas chaves semicondutoras em paralelo.
46
Figura 3.2:Conversor boost com duas clulas em paralelo.
A associao em paralelo de estruturas foi proposta originalmente em [22], sendo
denominada de tcnica de intercalamento (interleaving). Tal tcnica de consiste na
distribuio da potncia entre conversores boost, conhecidos como clulas boost, conectados
em paralelo operando com a mesma freqncia de converso, mas com perodos de
chaveamentos defasados entre si. Este fato permite a diviso da corrente atravs dos
interruptores principais da estrutura.
A tcnica pode ser ampliada para um numero qualquer de elementos, sincronizando-se
todos os pulsos de controle, no tendo limite terico para o nmero de estgios intercalados [23].
Esta associao, em conjunto com a defasagem, apresenta uma reduo na amplitude
do ripple da corrente de entrada e uma elevao na freqncia do ripple tanto de entrada como
de sada, Figura 3.3. Essa reduo na amplitude do ripple e elevao da sua freqncia tem
como vantagens [24]-[29]:
- Reduo do stress de corrente sobre os dispositivos semicondutores do circuito,
diodo e chave;
- Reduo nas exigncias de filtragem e reduo nos nveis de EMI;
- Reduo de perdas por conduo;
- Reduo no tamanho do conversor (reduo no filtro de entrada e sada),
- Reduo na dissipao trmica.
- Reduo do volume do indutor, permitindo a reduo da indutncia.
- Significativa reduo da distoro harmnica e aumento da eficincia,.
- Aumento da capacidade de processamento de energia.
47
Figura 3.3: Correntes nos indutores (IL1 e IL2) e corrente de entrada (Iin) do conversor boost
intercalado com duas clulas em paralelo.
Outra vantagem no uso do intercalamento que pode-se aumentar efetivamente a
freqncia de chaveamento sem aumentar as perdas de chaveamento. Os benefcios obviam
so o aumento na densidade de potncia sem penalidade de reduzir eficincia de converso de
potencia [23]. O uso desta tcnica tambm possibilita a melhoria em outros aspectos
importantes, tais como aumento na segurana dos sistemas eletrnicos, confiabilidade, maior
tolerncia a falhas e reduo na manuteno [24][28].
Devido s inmeras vantagens desta tcnica de intercalamento de conversores de
potncia tem sido originalmente empregado em aplicaes de altas potencias, visto que a
corrente atravs das chaves uma frao da corrente de entrada [30][34].
A reduo da corrente RMS, devido a diminuio da amplitude do ripple, reduz o
aquecimento causado pelas perdas na resistncia srie equivalente do capacitor, reduzindo
stress eltrico sobre o mesmo, e com isso tem-se uma reduo da capacitncia do capacitor do
barramento [30]. Outro fato relevante o fato do capacitor de sada operar em alta tenso
(tenso de sada sempre maior que o pico da tenso de entrada, Vo>E) permitindo o uso
novamente de valores relativamente menores de capacitncia [35].
Pode ser citado ainda algumas vantagens da topologia Boost Intercalada que esto
presentes no conversor Boost convencional tambm de acordo com [35]:
- Ambos apresentam fluxo de potncia unidirecional;
- O gate das chaves semicondutoras so referenciadas para o mesmo ponto, logo as
chave semicondutoras podem ser acionadas sem a necessidade de circuitos isolados.
sobre-corrente.
- Esta topologia no permite isolao entre a entrada e a sada.
- H necessidade de uso de um circuito extra pra limitar a corrente de Inrush.
48
Como desvantagens desta tcnica de intercalamento pode-se ser citados:
- Apresenta maior nmero de componentes [36].
- Apresenta adio de chaves [37]
- Adio de circuitos de comando[37].
- Adio de diodos rpidos. [37]
- Adio de sensores de corrente[37].
- Aumento no nmero de indutores [24].
- Devido ao aumento do nmero de componentes, se tem um aumento nos custos
para implementao desta topologia se comparada com o boost convencional [38].
- H sempre quatro semicondutores no caminho principal da corrente nesta
topologia [37].
- Aumento na complexidade do circuito se comparado com boost convencional [33].
- O desequilbrio da corrente resultado das variaes e diferenas dos parmetros
intrnsecos dos dispositivos, o qual especialmente crtico quando opera em
(CCM) [33];
- Uma maior complexidade do controle desta topologia pois o mesmo deve
assegurar a equalizao da corrente atravs das clulas boost intercaladas, sendo
isto, um dos grandes desafios na implementao desta topologia [38].
- O intercalamento apresenta uma melhoria na eficincia do conversor em baixas-
tenses se comparado com o boost convencional por causa da reduo das perdas
por conduo e comutao que a tcnica de intercalamento proporciona. Contudo
as perdas de desligamento no so minimizadas e o desligamentos ocorrem sobre
mximas condies de correntes [26].
Outra caracterstica negativa desta topologia a distoro da corrente de entrada,
causada pela influencia da capacitncia parasita das chaves, a qual afeta a forma de onda em
modo de conduo descontnuo. Tal capacitncia ressona com o indutor boost, onde a tenso
de entrada varivel, estas oscilaes podem ser uma fonte de instabilidade para o conversor,
resultando em significativo distoro na corrente de entrada [39].Em modo de conduo
contnuo esta capacitncia parasita causa somente perdas de conduo.
Pode-se tambm salientar o fato do conversor Boost Intercalado ter a caracterstica
elevadora de tenso, logo a tenso de sada sempre maior do que a entrada. Quando esta
tenso de sada requerida ser menor do que a tenso de entrada, necessria a utilizao de
outro conversor, conversor buck, por exemplo, como segundo estgio. Dessa forma a
49
eficincia total do nosso circuito sofre uma diminuio pelo fato do conversor agora ser
composto por dois estgios. Este dois conversores podem causar um fenmeno conhecido
como beat-frequency phenomenon, o qual pode no ser suprimido por filtro [40].
Em relao aos magnticos desta topologia pode-se salientar algumas consideraes
relevantes. O intercalamento acarreta a diminuio da indutncia dos indutores, bem como a
diminuio do volume dos mesmos. Logo este conversor apresenta uma resposta dinmica
rpida (necessita menor energia armazenada). Entretanto o Intercalamento acarreta no
aumenta no nmero de indutores se comparado com o boost convencional. Para superar isso,
proposto em alguns trabalhos o uso de componentes magnticos acoplados, integrados, o
qual reduz nmero de ncleos [24]. O uso de indutores acoplados proporciona uma melhora
no desempenho do conversor, tanto no transiente como em regime permanente, especialmente
devido a reduo do ripple de corrente em regime permanente, logo h reduo de perdas no
ncleo [36]. Quando se usa indutor acoplado, h um ncleo comum, e com isso tem alto uso e
baixas perdas. O fluxo magntico produzido pelos dois indutores acoplados tem a mesma
direo para obter um baixo di/dt e sintetizar um baixo ripple de corrente [34].
Devido s elevadas tenses de sada, o conversor boost exige a necessidade de um
diodo de sada que proporcione uma rpida recuperao e que suporte estas elevadas tenses.
Em freqncias de chaveamento muito elevadas, geralmente estes diodos com rpida
recuperao provocam perdas significativas durante a recuperao reversa, sob condies de
chaveamento convencional (PWM Pulse Width Modulated). Como resultado, a chave tem
um grande pico de corrente (spikes) na entrada em conduo, o causando elevadas perdas na
entrada em conduo da chave e e o diodo sofre com elevadas perdas de turn-off. Outro
problema causado pela recuperao reversa do diodo a gerao de interferncia
eletromagntica [25].
Este problema pode ser significativamente reduzidas, proporcionando uma elevada
eficincia, em elevadas freqncias de chaveamento, utilizando-se tcnicas de comutao
suave, como ZCS (Zero Current Switching) e a ZVS ( Zero Voltage Switching). Estas
tcnicas consistem na utilizao de circuitos que controlam as derivadas de corrente (di/dt)
e/ou de tenses (dv/dt) durante as comutaes [41]. Como desvantagem, o emprego de
tcnicas de auxilio a comutao, soft-switching, apresentam certa complexidade e a adio
de novos componentes acarretando em um aumento nos custos [42].
50
reduo nas perdas por comutao dos diodos e chaves [43]. Entretanto, a operao em modo
de conduo descontnuo ou conduo crtica produz picos de corrente que so no mnimo
duas vezes maiores que a corrente mdia de entrada, durante um perodo de chaveamento,
podendo causar perdas significativas nos dispositivos semicondutores. Alm disso, operando
em modo de conduo crtica, a freqncia de chaveamento varivel, o que exige um
circuito de controle complexo.
Outra forma de solucionar o problema da recuperao reversa no conversor Boost
Intercalado a insero de um indutor ressoante entre os dois indutores intercalados. Esses
trs indutores podem ser substitudos por dois indutores acoplados conforme apresentado em [44].
Resumindo, a converso de potncia empregando estruturas intercaladas tem sido
exploradas em aplicaes de elevadas potncias, onde o sistema adquire a vantagem da
reduo do ripple e uma distribuio de potncia entre as clulas das topologias conectadas
em paralelo. Embora a distribuio de potncia processada entre as clulas seja por si s um
importante objetivo, os benefcios proporcionados pela reduo do ripple justificam o
aumento da utilizao das tcnicas de intercalamento nas mais diversas aplicaes.
A equao que relaciona a tenso de entrada Vpico.sen(wt) e a tenso de sada (Vo)
em funo da razo cclica d(t) a mesma equao que define o ganho esttico do conversor
boost convencional, isto :
. ( )
( ) 1
pico
o
V sen wt
d t
V
= (3.1)
3.2. Etapas de Operao
No conversor boost intercalado, para estabelecermos os modos de conduo, devemos
levar em considerao o valor da razo cclica nas chaves semicondutoras do conversor, Ds [2].
Tabela 3-1: Lgica de comutao
Regio onde 5 , 0 > Ds
Sinal de controle, Dc Sinal de Comando, Ds1 e Ds2
Alto S
1
e S
2
on
Baixo S
1
ou S
2
on
Regio onde 5 , 0 s Ds
Sinal de controle, Dc Sinal de Comando, Ds1 e Ds2
Alto S
1
ou S
2
on
51
Baixo S
1
e S
2
off
3.2.1 Modo de Conduo Contnua (CCM)
Regio onde Ds >0,5
Neste modo de operao, as chaves semicondutoras podem estar em quatro estados
diferentes. Abaixo so apresentados os sinais de comando das chaves e as respectivas etapas
de operao.
S1
S2
1 2 3 4
Figura 3.4: Sinais de comando das chaves para Ds >0,5
Etapas de operao:
1 ETAPA: S
1
e S
2
em conduo (Figura 3.5.a);
2 ETAPA: S
1
em conduo e S
2
bloqueada (Figura 3.5.b);
3ETAPA: novamente, S
1
e S
2
em conduo (Figura 3.5.c);
4 ETAPA: S
1
bloqueada e S
2
em conduo (Figura 3.5.d);
S1 S2
S1 S2
S1 S2
a) b)
d)
S1 S2
c)
Figura 3.5: Etapas de operao do Boost intercalado em CCM na regio onde D
s >
0,5
52
Regio onde Ds s0,5
Nesta regio, em modo de conduo contnua, teremos apenas quatro estados. Abaixo
mostrado os sinais de comando para as chaves bem como as etapas de operao.
S1
S2
1 2 3 4
Figura 3.6: Sinais de comando das chaves para Ds s0,5.
1 ETAPA: S1 em conduo e S2 bloqueada (Figura 3.7.a)
2 ETAPA: S1 e S2 bloqueadas (Figura 3.7.b)
3ETAPA: S
1
em conduo e S
2
bloqueadas (Figura 3.7.c)
4 ETAPA: novamente, S
1
e S
2
bloqueadas (Figura 3.7.d)
S1 S2 S1 S2
S1 S2
a) b)
c)
S1 S2
d)
Figura 3.7: Etapas de operao do Boost intercalado em CCM na regio onde Ds s 0,5.
3.2.2 Modo de Conduo Descontnua (DCM)
Regio onde Ds
>
0,5
Nesta regio, em modo de conduo descontnua, teremos seis etapas.
1 ETAPA: S1 e S2 em conduo (Figura 3.8.a)
2 ETAPA: S
1
em conduo e S
2
bloqueadas (Figura 3.8.b)
3ETAPA: S
1
em conduo, S
2
bloqueadas e um indutor descarregado (Figura 3.8.c)
4 ETAPA: novamente, S
1
e S
2
em conduo (Figura 3.8.d)
5 ETAPA: S1 bloqueada e S2 em conduo (Figura 3.8.e)
6 ETAPA: S1 bloqueada, S2 em conduo e o outro indutor descarregado (Figura 3.8.f)
53
S1 S2
S1 S2
S1 S2
S1 S2
S1 S2
a)
b)
c)
d)
S1 S2
e) f)
Figura 3.8: Etapas de operao do Boost intercalado em DCM na regio onde Ds >0,5.
Regio onde Ds
s
0,5
Para a regio onde Ds s0,5 teremos trs modos distintos de operao, so eles:
Primeiro modo:
1 ETAPA: S1 em conduo, S2 bloqueada e um indutor descarregado(Figura 3.9.a)
2 ETAPA: S1 e S2 bloqueadas com o indutor ainda descarregado (Figura 3.9.b)
3ETAPA: S1 e S2 bloqueadas e ambos os indutores descarregados. A capacitor fornece
energia carga (Figura 3.9.c)
4 ETAPA: novamente um indutor est descarregado, S1 bloqueada, S2 em conduo com o
capacitor ainda fornecendo energia carga(Figura 3.9.d)
5 ETAPA: S1 e S2 bloqueadas, porem um indutor j possui carga (Figura 3.9.e)
6 ETAPA: repete-se a 3 etapa (Figura 3.9.f)
54
S1 S2
S1 S2
S1 S2
S1 S2
a)
b)
c)
d)
e)
f)
S1 S2
S1 S2
Figura 3.9: Etapas de operao do Boost intercalado em DCM na regio onde Ds s0,5.
Segundo modo:
2 ETAPA: S1 em conduo e S2 bloqueada com um indutor descarregado (Figura 3.10.b)
3ETAPA: S1 e S2 bloqueadas com o indutor ainda descarregado (Figura 3.10.c)
4 ETAPA: S1 bloqueada, S2 em conduo (Figura 3.10.d)
5 ETAPA: S1 bloqueada, S2 em conduo, com o outro indutor descarregado (Figura 3.10.e)
6 ETAPA: S1 e S2 bloqueadas, e um dos indutores descarregados (Figura 3.10.f)
Terceira Etapa:
2 ETAPA: S1 e S2 bloqueada (Figura 3.11.b)
3ETAPA: S1 e S2 bloqueadas com um indutor descarregado (Figura 3.11.c)
4 ETAPA: S1 bloqueada, S2 em conduo (Figura 3.11.d)
5 ETAPA: S1 e S2 bloqueadas (Figura 3.11.e)
6 ETAPA: S1 e S2 bloqueadas, e um dos indutores descarregados (Figura 3.11.f)
55
S1 S2
S1 S2
S1 S2
S1 S2
c)
S1 S2
a)
b)
d)
e) f)
S1 S2
Figura 3.10: Etapas de operao do Boost intercalado em DCM na regio onde Ds s0,5
S1 S2
S1 S2
c)
S1 S2
a) b)
d)
e) f)
S1 S2
S1 S2
S1 S2
Figura 3.11: Etapas de operao do Boost intercalado em DCM na regio onde Ds s0,5.
56
3.3. Projeto do Indutor Boost Intercalado
No conversor com n clulas intercaladas reduo do ripple de entrada inversamente
proporcional ao nmero de clulas em paralelo. Sendo assim, para sistemas com mesma
amplitude no ripple da corrente de entrada, os indutores do conversor intercalado podem
dimensionados para uma amplitude de ripple n vezes maior.
Definindo a indutncia do conversor boost convencional como parmetro de
referncia, tem-se que Erro! Fonte de referncia no encontrada.]:
max
. . ( ). ( )
s in
T V sen d
L
I
u u
=
A
(3.2)
- IMAX a amplitude mxima do ripple de entrada;
- TS o perodo de comutao das chaves semicondutoras;
- Vin sen() a tenso de entrada e
- D() a razo cclica aplicada na chave semicondutora.
Por outro lado, no projeto dos indutores do conversor com n clulas em paralelo
tem-se que:
max
' . . ( ). ( )
'
s in
n
T V sen d
L
I
u u
=
A
(3.3)
onde:
- IMAX a amplitude mxima do ripple de entrada com n clulas em paralelo;
- TS o perodo de comutao das n chaves semicondutoras;
- Vin sen() a tenso de entrada e
- D() a razo cclica aplicada na chave semicondutora.
A razo cclica aplicada s chaves semicondutoras D() a mesma Erro! Fonte de
referncia no encontrada.], tanto no conversor convencional como no conversor
intercalado, da mesma forma que a tenso de entrada. Sendo assim, igualando a equao (3.2)
equao (3.3) tem-se:
max max
. . '
'
n
s s
L I L I
T T
A A
= (3.4)
Como se deseja que ambos os conversores possuam a mesma caracterstica no ripple
da corrente de entrada ento o perodo de comutao das clulas do conversor intercalado ser
n vezes menor que o perodo de comutao do conversor boost convencional,
. '
s s
T nT = (3.5)
57
Por outro lado, a especificao da amplitude mxima do ripple nos indutores do
conversor intercalado ser menos rgida que a especificao do ripple no indutor do conversor
boost convencional. Especificando uma amplitude mxima de ripple de 1 unidade no
conversor convencional, a amplitude de ripple no conversor intercalado ser n a unidade,
max max
' . I n I A = A (3.6)
A partir do exposto pode-se concluir que a relao entre a indutncia do conversor
convencional e a indutncia das clulas do conversor intercalado ser:
max max
max max
'. . .
1
. ' . .
s s
n
s s
T I nT I
L
T I nT I
A A
= = =
A A
(3.7)
Apesar dos valores das indutncias serem os mesmo nos dois sistemas, no se pode
afirmar que os volumes dos indutores sero os mesmos. No conversor boost convencional,
toda a corrente de entrada flui pelo indutor boost, enquanto que no conversor boost
intercalado, a corrente ser dividida entre as clulas do sistema.
3.4. Projeto do Capacitor de Sada
Como j foi mostrado no captulo 3, onde foi mostrado o projeto do capacitor de sada
para o boost convencional, podemos perceber que o seu projeto depende da potncia de sada,
Po e Vo. Logo no conversor boost intercalado o projeto continua sendo o mesmo do
conversor boost convencional, j que os parmetros de so independentes do nmero de
clulas ligadas intercaladas.
3.5. Anlise da Corrente nos Semicondutores CCM
Corrente na Chave
No conversor Boost Intercalado operando em modo de conduo contnua, o clculo
das correntes em cada chave e cada diodo boost so obtidas da mesma forma que foram
equacionadas para o conversor Boost operando no mesmo modo, a nica diferena que deve
se inserir um parmetro de diviso que nas equaes, que o numero de clulas boost
intercaladas Erro! Fonte de referncia no encontrada.].
Resolvendo a equao (3.8) temos que a corrente rms em cada chave:
0
8 _
. 1 .
_
3.t
==
I V
ac rms pico
I
S rms
n V
(3.8)
58
0
2 2 _
. .(1 . )
4
t
t
=
I V
ac rms pico
I
s
n V
(3.9)

Corrente no Diodo
Da mesma forma que foi realizada o equacionamento da corrente na chave,
pode-se fazer para verificar a corrente rms e mdia do diodo, nas equaes abaixo.
Na equao (3.10) temos a equao que define a corrente rms em cada diodo, j na
equao (3.11) temos a corrente mdia:
16
. .
_
3t
=
I
V
dc
I
D rms
n V
M
(3.10)
=
dc
D
I
I
n
(3.11)
Corrente na Ponte Retificadora
O calculo da corrente mdia em cada diodo da Ponte retificadora do conversor Boost
Intercalado o mesmo que o Boost convencional, pois sua corrente rms de entrada permanece
a mesma em ambos os conversores:
2
_
0
1 1
. 2. . ( ). . 0.
2 2
D ac RMS
I I sen wt dt dt
t t
t
t t
= +
) )
_
2
.
D ac rms
I I
t
= (3.12)
2
2 2
_ _
0
1 1
. ( 2. . ( ). ) . (0) .
2 2
D RMS ac RMS
I I sen wt dt dt
t t
t
t t
= +
) )
_ _
2
.
2
D rms ac rms
I I = (3.13)
Obs.: para o clculo do pico da corrente na chave, no diodo e na entrada, no caso do
conversor Boost Intercalado preciso saber a forma como as chaves esto operando
intercaladamentes, logo no h como demonstrar matematicamente j que para cada forma de
comando teremos um pico de corrente diferente.
59
Captulo 4
CONVERSOR DUAL BOOST
4.1. Introduo
A fim de melhorar a eficincia dos conversores utilizados como PFC, foi proposta a
topologia do Dual Boost. Esta, em comparao ao convencional, no possui diodo boost, o
indutor passa para o lado CA do circuito e os diodos inferiores da ponte retificadora, so
substitudos por chaves. Na Figura 4.1 tem duas topologias conhecidas como Dual Boost. Em
Figura 4.1 (a) tem-se a topologia mais conhecida, Dual Boost Simtrico ou Semi-Boost
Simtrico. J na Figura 4.1(b) tem-se o conversor Dual Boost Assimtrico ou Semi-Boost
Assimtrico. No prximo item, ser feita um descrio detalhada de caractersticas principais
deste conversor.
Figura 4.1: Conversor Dual Boost. (a) Circuito de potncia do conversor Dual Boost simtrico.
(b) Circuito de potncia do conversor Dual Boost assimtrico.
4.2. Caractersticas do Conversor Dual Boost
Conversores Boost so largamente utilizados como PFC (power factor correction) em
fontes de potncia AC/DC, devido algumas vantagens do conversor Boost sobre outras
60
topologias: simplicidade, adaptvel para larga faixa de tenso de entrada, alta eficincia, e
baixo custo. Entretanto, o conversor Boost convencional tem algumas limitaes para
aplicaes em altas potncias sofrendo reduo da sua eficincia. Isto ocorre devido as altas
perdas que os semicondutores desta topologia esto sujeitas pois h sempre trs
semicondutores no caminho da corrente [45].
Como alternativa para superar algumas dessas desvantagens do conversor boost, o
conversor Dual Boost, Figura 4.2, ou tambm conhecido como Bridgeless ou Semi-Boost
simtrico um forte candidato. Tal topologia combina retificao e correo do fator de
potncia juntos com a grande vantagem da eliminao da ponte retificadora, pois nesta
topologia a retificao realizada pelos diodos prprios diodos intrnsecos das chaves [46].
Isso faz com que em qualquer instante somente dois semicondutores esto no fluxo da
potncia, reduzindo perdas sobre topologias boost convencionais [47], [46]. Logo, tem-se
uma significativa reduo das perdas por conduo [48]. Outro fato determinante para
reduo das perdas nas chaves o que somente uma chave opera em cada semi-ciclo do
conversor Dual Boost. Dessa forma a corrente rms nas chaves menor, h reduo de stress
de corrente sobre as chaves e consequentemente um menor aquecimento das mesmas e
menores perdas[49].
Figura 4.2: Conversor Dual Boost.
Pode ser citado ainda algumas caractersticas da topologia Boost aplicada a correo
de fator de potncia[45[52]:
- Boa eficincia.
- Baixo custo.
- Confiabilidade.
- Adaptvel para ampla faixa de tenso de entrada, entrada universal..
- Caractersticas melhoradas em termos de alto fator de potncia de entrada e forma
senoidal da corrente de entrada.
- Reduo de harmnicos de corrente.
61
- Esta topologia apropriada para aplicaes de baixa e media potncia.
- O dual boost permite maiores nveis de potncia do que o Boost convencional.
- Fluxo de potencia unidirecional.
- Em termos de desempenho idntico ao boost convencional.
- Exige satisfatria regulao de tenso para variao de carga, adequado para
aplicaes onde ocorre significativa variao de carga.
- Nmero de queda de tenso em semicondutores menor do que o boost convencional,
logo sua eficincia maior.
- As equaes de modelagem do conversor Dual Boost mostram que a dinmica deste
conversor similar ao conversor Boost monofsico.
- O gate das chaves semicondutoras so referenciadas para o mesmo ponto, logo as
chave semicondutoras podem ser acionadas sem a necessidade de circuitos isolados.
sobrecorrente.
- Adio de uma chave.
- Adio de um circuito de comando.
- Adio de um diodo rpido.
- Adio de custos e complexidade no controle se comparado ao boost convencional.
- Alta complexidade na medio da corrente.
- No possvel isolao entre entrada e sada.
- H necessidade de uso de um circuito extra pra limitar a corrente de Inrush.
Devido a sua caracterstica de ser um conversor elevador de tenso da mesma forma
que o conversor Boost convencional, o conversor Dual Boost adequado para utilizaes com
entrada universal de tenso (90~260Volts). Em regime permanente, a tenso no capacitor C
deve ser obrigatoriamente maior que o pico da tenso de entrada, isto , para um pr-
regulador com entrada universal (90~260 V) a tenso de sada deve ser maior que 260 2 , ou
seja 367V.
Desta forma, para esta topologia poder operar como corretor do fator de potncia, com
entrada universal, necessrio que a tenso de sada tenha valores em torno de 380~400
Volts. Logo a tenso de sada sempre maior do que a entrada e isso em alguns casos pode
ser considerada como uma desvantagem. Dessa forma, quando esta tenso de sada
requerida ser menor do que a tenso de entrada, necessria a utilizao de outro conversor,
62
conversor buck, por exemplo, como segundo estgio. Isso faz com que a eficincia total do
nosso circuito sofre uma diminuio pelo fato do conversor agora ser composto por dois
estgios. E alm disso, este dois conversores ligados em conjunto, podem causar um
fenmeno conhecido como beat-frequency phenomenon, o que nada mais do que a
interferncia que um transiente ou distrbio de um conversor interfere no outro, o qual pode
no ser suprimido por filtro [53].
Ainda em relao a tenso de sada pode-se destacar o fato do capacitor de sada
operar em alta tenso (a tenso de sada maior do que o pico da tenso de entrada, Vo>Vin),
permitindo dessa forma valores relativamente menores de capacitncia [52].
Outra notvel mudana a localizao do indutor no lado AC [46]. Tal indutor pode
ser posicionado tanto na entrada positiva ou negativa da fonte, ou em ambos com a utilizao
de um indutor acoplado. Independente da configurao do indutor de entrada, o desempenho
do conversor ser o mesmo. A vantagem da localizao do indutor boost no lado AC a sua
contribuio na reduo das interferncias EMI conduzidas. A localizao na parte de cima ou
na parte de baixo ajudam na reduo de rudo de modo diferencial. J Indutor acoplado atua
tanto rudo de modo comum quanto no rudo de modo diferencial [54].
Como uma das grandes desvantagens do conversor Dual boost operando como PFC
a presena de uma fonte de rudo de modo comum maior que o boost convencional [54]. Isso
ocorre devido ao fato do terra da sada do boost convencional esta sempre conectado a fonte
ac atravs do diodo D4 e D3(lento); j no dual boost, o terra de sada conectado a fonte AC
somente no semi-ciclo positivo atravs do diodo da chave S2, enquanto que durante o semi-
ciclo negativo o terra de sada pulsante em relao a fonte AC com uma alta freqncia e
com uma amplitude igual a tenso de sada. Esta fonte de tenso pulsante de alta freqncia
carrega e descarrega as capacitncias equivalentes parasitas entre o terra de sada e a terra de
entrada da linha, resultando em significativo aumento do rudo de modo comum [48]. Logo o
conversor dual boost bsico, no soluo prtica por causa do significativo rudo de modo
comum [48].
Como alternativa para reduzir o rudo de modo comum, e fazer com que esta topologia
seja similar ao rudo de modo comum do boost convencional, necessitamos modificar para
sempre proporcionar um caminho de baixa impedncia entre a fonte AC e a terminal positivo
ou negativo da sada. Isso feito atravs da insero de dois outros diodos ligados ao terra da
sada para a fonte de entrada, o que nos leva a ter-se chaves bidirecionais agora, conforme
mostrado em [48].
63
Como caracterstica negativa desta topologia pode-se destacar as significativas perdas
de recuperao reversa dos diodos rpidos utilizados, que nesta topologia so dois. Devido s
elevadas tenses de sada, o conversor boost exige a necessidade de um diodo de sada que
proporcione uma rpida recuperao e que suporte estas elevadas tenses. Em freqncias de
chaveamento muito elevadas, geralmente estes diodos com rpida recuperao provocam
perdas significativas durante a recuperao reversa, sob condies de chaveamento
convencional (PWM Pulse Width Modulated). Como resultado, a chave tem um grande
pico de corrente (spikes) na entrada em conduo, o causando elevadas perdas na entrada em
conduo da chave e e o diodo sofre com elevadas perdas de turn-off. Outro problema
causado pela recuperao reversa do diodo a gerao de interferncia eletromagntica [55].
Este problema pode ser significativamente reduzidas, proporcionando uma
elevada eficincia, em elevadas freqncias de chaveamento, utilizando-se tcnicas de
comutao suave, como ZCS (Zero Current Switching) e a ZVS ( Zero Voltage
Switching). Estas tcnicas consistem na utilizao de circuitos que controlam as derivadas de
corrente (di/dt) e/ou de tenses (dv/dt) durante as comutaes. Como desvantagem, o
emprego de tcnicas de auxilio a comutao, soft-switching, apresentam certa
complexidade e a adio de novos componentes acarretando em um aumento nos custos [56]
[57].
reduo nas perdas por comutao dos diodos e chaves [58][59].
Alm disso, o conversor boost operando em modo de conduo descontnuo
apresenta menores valores de indutncia para especificar o indutor L, para garantir que o
conversor opere em modo de conduo descontnua em toda faixa de carga. A corrente de
entrada naturalmente segue a tenso senoidal de entrada, logo a malha de corrente pode ser
removida neste caso, simplificando o controle.
Entretanto, a operao em modo de conduo descontnuo ou conduo crtica
produz picos de corrente que so no mnimo duas vezes maiores que a corrente mdia de
entrada, durante um perodo de chaveamento, podendo causar perdas significativas nos
dispositivos semicondutores, indesejvel para aplicaes de PFC de altas potncias [45].
64
Apresenta tambm alto stress de corrente nos retificadores de entrada [60]. Alm disso,
operando em modo de conduo crtica, a freqncia de chaveamento varivel, o que exige
um circuito de controle complexo. Largos filtros de EMI so requeridos em modo de
conduo descontinuo DCM, logo o conversor Boost em DCM no recomendvel para altas
aplicaes de potncia devido ao fato da grande distoro da corrente de entrada, reduzida
eficincia, sendo limitado para baixas potncias (>250W) [60[61].
Outra caracterstica negativa desta topologia a distoro da corrente de entrada,
causada pela influencia da capacitncia parasita das chaves, a qual afeta a forma de onda em
modo de conduo descontnuo. Tal capacitncia ressona com o indutor boost, onde a tenso
de entrada varivel, estas oscilaes podem ser uma fonte de instabilidade para o conversor,
resultando em significativo distoro na corrente de entrada. Em modo de conduo contnuo
esta capacitncia parasita causa somente perdas de conduo [62].
Resumindo, devido a eliminao da ponte retificadora e com isso a diminuio do
nmero de semicondutores no fluxo da potncia o que leva a uma diminuio das perdas
resultando em um aumento da eficincia e fazendo com que esta topologia seja uma forte
candidata na correo de fator de potncia para aplicaes de alta potncia.
4.3. Etapas de Operao
4.3.1 Modo de Conduo Contnua (CCM)
Semi-ciclo Positivo:
1 ETAPA: A Figura 4.3 ocorre quando a tenso de entrada positiva e as chaves
esto abertas. A corrente flui atravs do diodo D
1
, pelo capacitor e pela carga retornando
atravs do diodo antiparalelo T
2
.
D1 D2
T1 T2
Figura 4.3: Conversor Dual Boost em CCM, etapa 1, semi-ciclo positivo
2 ETAPA: Na Figura 4.4, ainda no semi-ciclo positivo, porm com as chaves
fechadas, a corrente flui atravs da chave T
1
e retorna pelo diodo antiparalelo de T
2
. Ao
mesmo tempo, o capacitor, descarregado fornecendo corrente carga.
65
D1 D2
T1 T2
Figura 4.4: Conversor Dual Boost em CCM, etapa 2, semi-ciclo positivo
Semi-ciclo Negativo:
1 ETAPA: A Figura 4.5 ocorre quando o sistema est no semi-ciclo negativo e as
chaves esto abertas. A corrente flui atravs do diodo D
2
, capacitor e carga, retornando pelo
diodo antiparalelo de T
1
.
D1 D2
T1 T2
Figura 4.5 - Conversor Dual Boost em CCM, etapa 1, semi-ciclo negativo
2 ETAPA: Por fim, ainda no semi-ciclo negativo, porm com as chaves fechadas,
Figura 4.6, a corrente flui pelo pela chave T
2
retornando pelo diodo antiparalelo de T
1
ao
mesmo tempo em que o capacitor descarregado fornecendo corrente carga.
D1 D2
T1 T2
Figura 4.6 - Conversor Dual Boost em CCM, etapa 2, semi-ciclo negativo
4.3.2 Modo de Conduo Descontnua (DCM)
Semi-ciclo Positivo:
1 ETAPA: Idntica a primeira etapa CCM. A tenso de entrada positiva e as chaves
esto abertas. A corrente flui atravs do diodo D
1
, pelo capacitor e pela carga retornando
atravs do diodo antiparalelo T
2
, como apresentado na Figura 4.7.
66
D1 D2
T1 T2
Figura 4.7 - Conversor Dual Boost em DCM, etapa 1, semi-ciclo positivo
2 ETAPA: O indutor completamente descarregado e a nica corrente no circuito a
que est armazenada no capacitor. E esta entregue carga, Figura 4.8.
D1 D2
T1 T2
3 ETAPA: Na Figura 4.9, ainda no semi-ciclo positivo, porm com as chaves
fechadas, a corrente flui atravs da chave T
1
e retorna pelo diodo antiparalelo de T
2
. Ao
mesmo tempo, o capacitor, descarregado fornecendo corrente carga.
D1 D2
T1 T2
Semi-ciclo Negativo:
1 ETAPA: A Figura 4.10 ocorre quando o sistema est no semi-ciclo negativo e as
chaves esto abertas. A corrente flui atravs do diodo D
2
, capacitor e carga, retornando pelo
diodo antiparalelo de T
1
.
67
D1 D2
T1 T2
Figura 4.10 - Conversor Dual Boost em DCM, etapa 1, semi-ciclo negativo
2 ETAPA: O indutor novamente totalmente descarregado, porm agora no semi-
ciclo negativo. E, mais uma vez, a nica corrente presente a que est armazenada no
capacitor e esta entregue a carga, Figura 4.11.
D1 D2
T1 T2
3 ETAPA: Por fim, ainda no semi-ciclo negativo, porm com as chaves fechadas,
Figura 4.12, corrente flui pelo pela chave T
2
retornando pelo diodo antiparalelo de T
1
ao
mesmo tempo em que o capacitor descarregado fornecendo corrente carga.
D1 D2
T1 T2
Como poder ser notado atravs das etapas de operao descritas acima, o conversor
Dual Boost tanto em modo de conduo contnuo quanto em modo de conduo descontnuo,
o conversor opera como o conversor boost convencional no semi-ciclo positivo e negativo.
Logo, a equao que relaciona a tenso de entrada Vpico.sen(wt) e a tenso de sada
(VO) em funo da razo cclica d(t) a mesma equao que define o ganho esttico do
conversor boost convencional, isto :
. ( )
( ) 1
pico
o
V sen wt
d t
V
= (4.1)
68
4.4. Projeto do Indutor Dual Boost
Como pode ser visto atravs da anlise das etapas de operao do conversor, o
conversor Dual Boost opera tanto no semi-ciclo positivo quanto no semi-ciclo negativo
exatamente igual ao boost convencional. Logo para o projeto do valor de sua indutncia
feito com a utilizao da mesma forma equacionada no capitulo 3.
0
4. .
max
=
A
V
L
f i
s
(4.2)
Entretanto, para o projeto do ncleo magntico no ser o mesmo que o utilizado no
boost convencional j que agora se tem inverso do fluxo magntico devido localizao no
indutor no lado AC o que proporciona a inverso da corrente no indutor boost. Logo, o
projeto do ncleo magntico do conversor Dual Boost dever ser considerado essa inverso
do fluxo magntico.
4.5. Projeto do Capacitor Dual Boost
Como j foi mostrado no captulo 3, onde foi desenvolvido o projeto do capacitor de
sada para o boost convencional, podemos perceber que o seu projeto depende da potncia de
sada, Po e Vo. Logo no conversor Dual Boost intercalado o projeto continua sendo o mesmo
do conversor boost convencional, j que os parmetros de so independentes do nmero de
clulas ligadas intercaladas.
4.6. Clculo da Corrente nos Semicondutores- CCM
Corrente na Chave
Como pode ser visto nas etapas de operao do conversor Dual Boost, ele opera tanto
no semi-ciclo positivo quanto no semi-ciclo negativo como um boost convencional. Logo,
para calcularmos as correntes rms e mdia na chave, seguem-se os mesmos passos para o
boost normal, com uma nica diferena, cada chave conduz corrente somente meio ciclo de
rede, e que se faz necessrio algumas alteraes na equao descritas no captulo 3. Tem-se
que a corrente rms na chave dada por (4.3):
2
0
0
2
0
2
1 1 1
. .(1 sin . ).sin ( ). 0.
_ 2
e e = = +
) ) )
T
T
ac
ac
T pico
ac
T
ac
V
V
pico
I i dt t t dt dt
S rms S
T T V T Ts
R
ac ac ac
e
(4.3)
Simplificando, e integrando a equao acima temos que:
69
0
0
2
1
. [(sin ( ) .sin ( ).]
_ 2
2.
t
e e
t
=
)
V V
pico pico
I t t dt
S rms
V
R
e
(4.4)
Resolvendo a equao (4.4) temos que a corrente rms na chave:
0 0
1 8 1 4
(1 . ) . ( . )
_ _
2 3. 2 3. 2. t t
= =
V V
V
pico pico
M
I I
S rms ac rms
V V R
e
(4.5)
Segundo os mesmos passos apresentados anteriormente, mas agora para a corrente
media na chave, temos a seguinte equao:
0
2
. .(1 . )
_
4
t
t
=
V
pico
I I
s ac rms
V
(4.6)
E a corrente de pico na chave definida como:
. 2
_ _
= + A I I I
S pico ac rms
(4.7)
Corrente no Diodo
Da mesma forma que foi realizada o equacionamento da corrente na chave, pode-se
fazer para verificar a corrente rms e mdia do diodo, nas equaes abaixo. Nota-se novamente
que os diodos boost, que so os diodos rpidos, D1 e D2 das figuras anteriores, conduzem
somente um semi-ciclo, como as chaves. Logo, em (4.9) temos a equao que define a
corrente rms no diodo, j na equao (4.9) temos a corrente mdia, e na equao (4.10) temos
o valor da corrente de pico:
_ _ _ D RMS IN RMS S RMS
I I I = (4.8)
2
=
dc
D
I
I (4.9)
_
2. . =
o
D pico dc
pico
V
I I
V
(4.10)
Corrente nos diodos da Ponte Retificadora
Como j foi visto, os diodos que realizam a retificao no conversor Dual Boost so
os diodos intrnsecos das chaves. Como no caso das chaves, cada diodo retificador conduz
somente em meio ciclo de rede, respectivamente quando a chave no esta conduzindo. Logo
pelas equaes descritas abaixo podemos calcular a corrente rms e mdia em cada diodo num
perodo da rede.
2
_
0
1 1
. 2. . ( ). . 0.
2 2
D ac RMS
I I sen wt dt dt
t t
t
t t
= +
) )
70
_
2
.
D ac rms
I I
t
= (4.11)
2
2 2
_ _
0
1 1
. ( 2. . ( ). ) . (0) .
2 2
D RMS ac RMS
I I sen wt dt dt
t t
t
t t
= +
) )
_ _
2
.
2
D rms ac rms
I I = (4.12)
4.7. Consideraes Finais
71
Captulo 5
PERDAS SEMICONDUTORES E
MAGNTICOS
5.1. Introduo
Esse captulo apresenta as perdas calculadas nos semicondutores para as trs topologias
de conversores j mencionadas. So abordadas detalhadamente as perdas na ponte
retificadora, nas chaves e nos diodos boost para o projeto do dissipador. O captulo
finalizado com comparao das perdas e volume dos dissipadores para as trs topologias.
5.2. Perdas nos Semicondutores
A quantificao das perdas baseada nas informaes dos datasheets dos dispositivos
semicondutores empregados, o que torna os resultados fortemente dependentes das
caractersticas dos dispositivos especificados. O mtodo usado para a determinao das perdas
no conversor consiste em realizar a estimao das perdas de conduo e comutao para cada
dispositivo semicondutor bem como as perdas por recuperao reversa dos diodos. Da ento,
realizada a soma de todos os resultados para obteno das perdas totais.
5.2.1 Perdas por conduo
As perdas de conduo ocorrem enquanto o dispositivo semicondutor esta conduzindo
corrente e permanece entre seus terminais uma queda de tenso, ( )
ce
V u para o IGBT e
( )
f
V u para o diodo. Tais valores so dependentes da corrente que os percorre e so obtidos das
curvas disponveis nos datasheets dos componentes, ( ) ( )
ce ce
V xI u u para o IGBT e
( ) ( )
f f
V xI u u para o diodo. Com o valor da queda de tenso sobre o dispositivo semicondutor,
sua corrente e o tempo de conduo, pode-se estimar as perdas por conduo conforme
mostrado em [63], com a equao (3.1) para o IGBT e (3.2) para o diodo:
72
2
_
0
1
( ). ( ) * .
2
cond chave ce ce cond
P V I t d
t
u u u
t
=
)
(4.13)
2
_
0
1
( ). ( ) * .
2
cond diodo f f cond
P V I t d
t
u u u
t
=
)
(4.14)
Onde
cond
t o tempo no qual o semicondutor permanece em conduo.
5.2.2 Perdas por comutao
As perdas de comutao so divididas em perdas de turn-on e de turn-off para a chave
semicondutora, e de recuperao reversa do diodo para diodos rpidos, e so fundamentadas
em informaes dos fabricantes (datasheet), atravs da energia perdida nas transies de turn-
on e turn-off ((Eon(iload()), (Eoff(iload())), e a energia perdida na recuperao reversa do
diodo atravs da (Erec(iload())). As perdas de comutao so obtidas atravs da
identificao de cada transio de comutao de turn-on, de turn-off e de recuperao. As
perdas de turn-on, de turn-off e de recuperao so dadas pelas equaes (3.3), (3.4) e (3.5)
respectivamente.
lo
1
( ( ))
2
turn on on ad
P E i u
t
=
_
(3.1)
lo
1
( ( ))
2
turn off off ad
P E i u
t
=
_
(3.2)
_ lo
1
( ( ))
2
rec rev rec ad
P E i u
t
=
_
(3.3)
5.3. Clculo das perdas
Para o clculo das perdas definidas no item 5.2 necessrio primeiramente realizar o
equacionamento das curvas ( ) ( )
ce ce
V xI u u ,
on c
E ( ) x I ( ) u u e
off c
E ( ) x I ( ) u u para o IGBT e
( ) ( )
f f
V xI u u e
rec f
E ( ) x I ( ) u u para o diodo. Os semicondutores utilizados, os quais sero
equacionados, so listados na Tabela 5-1:
Tabela 5-1: Semicondutores utilizados nos conversores.
Chave (IGBT) Diodo Ponte Retificadora
Conversor Boost IRGP50B60PD1 30EPH06 KBPC50
Conversor Dual Boost IRGP30B60KD-E 10ETF06S
No h ponte
retificadora
Conversor Boost Intercalado IRGP30B60KD-E 10ETF06S KBPC50
73
5.3.1 Perdas por Conduo Chaves Semicondutoras
Com o objetivo de calcular-se as perdas por conduo das chaves, h primeiramente a
necessidade de equacionar-se as curvas caractersticas dos IGBT modelo IRG50B60PD1 e
IRGP30B60KD-E da International Rectifier para o pior caso, isto Tj = 125C e Vge = 15V,
mostrados na Figura 5.1, a qual descreve a queda de tenso da chave em funo da corrente de
conduo.
(a) IRGP50B60PD1 (b) IRGP30B60KD-E
Figura 5.1: Curva Caracterstica ( ) ( )
ce ce
V xI u u do IGBT. (a) IRG50B60PD1, (b) IRGP30B60KD-E.
O equacionamento das curvas ( ) ( )
ce ce
V xI u u obtido atravs da obteno dos pontos
da Figura 5.1 e a manipulao de tais pontos no software Matlab. A Figura 5.2 mostra os
pontos e aproximao da curva com as equaes (3.6) e (3.7) obtidas para os dois modelos de
IGBT.
Figura 5.2: Aproximao curva caracterstica ( ) ( )
ce ce
V xI u u do IGBT. (a) IRG50B60PD1, (b)
IRGP30B60KD-E.
74
IGBT IRGP50B60PD1 - ( ) ( )
ce ce
V xI u u
= + +
+ +
7 6 5 4 3
2
( ) 7.6e-14. 5.5e-11. 1.6e-8. -2.3e-6. 1.9e-4.
8e-3. 0.202. 0.185
ce ce ce ce ce ce ce
ce ce
V I I I I I I
I I
(3.4)
IGBT IRGP30B60KD-E - ( ) ( )
ce ce
V xI u u
= + + +
5 4 3 2
6
( ) 4 9. 7.5 7. 5.5 5. 1.9 3. 0.06.
ce ce ce ce ce ce ce
V I e I e I e I e I I p (3.5)
5.3.2 Perdas por Comutao Chaves
Da mesma forma como foi realizado o equacionamento das perdas por conduo
feito para as perdas por comutao. A Figura 5.3 mostra as perdas de comutao, turn on e
turn off, em funo da corrente de conduo da chave, para os dois modelos de IGBT,
IRG50B60PD1 e IRGP30B60KD-E. A Figura 5.4 mosta os pontos e aproximao da curva
realizadas com a utilizao das equaes (3.8) e (3.9) obtidas para os dois modelos de IGBT
atravs do software MatLab para as perdas por turn on. J na Figura 5.5 e nas equaes (3.10)
e (3.11) apresentado as perdas por turn off para os dois modelos de IGBT.
on c
E xI u u e ( ) ( )
off c
E xI u u do IGBT. (a) IRG50B60PD1,
(b) IRGP30B60KD-E.
a) IRGP50B60PD1 (b) IRGP30B60KD-E
Figura 5.4 : Aproximao das Curva Caracterstica ( ) ( )
on c
(b) IRGP30B60KD-E.
75
on c
E xI u u
= + +
4 3 2
( ) 2.3 4. 0.028. 1.2. 1.5. 4.33
on c c c c c
E I e I I I I (3.6)
on c
E xI u u
=
+
+
( ) 1203-139.8.cos( .0.07695)-1032.sin( .0.07695)-172.6.cos(2. .0.07695)-
131.8.sin(2. .0.07695) -79.4.cos(3. .0.07695) 48.7.sin(3. .0.07695)-
11.9.cos(4. .0.07695) 35.5.sin(4. .0.07695)
on c c c c
c c c
c c
E I I I I
I I I
I I
(3.7)
Figura 5.5: Aproximao da s Curva Caracterstica ( ) ( )
off c
(b) IRGP30B60KD-E.
off c
E xI u u
= + + +
4 3 2
( ) 1.4 4. 0.016. 0.25. 0.9. 254.7
off c c c c c
E I e I I I I (3.8)
off c
E xI u u
= +
+ + +
+
( ) 1558-590.8.cos( .0.0687)-972.8.sin( .0.0687 )-228.8.cos(2. .0.0687)
38.4.sin(2. .0.0687) 6.41.cos(3. .0.0687) 94.95.sin(3. .0.0687)
25.07.cos(4. .0.0687) 15.7.sin(4. .0.0687)
off c c c c
c c c
c c
E I I I w I
I I I
I I
(3.9)
5.3.3 Perdas por Conduo Diodo
Como foi mencionando no item 5.2.1, as perdas de conduo do diodo so calculadas
atravs da queda de tenso do diodo, a qual dependente da corrente de conduo do
dispositivo semicondutor. Logo atravs do equacionamento das curvas caractersticas dos
diodos, ( ) ( )
f f
V xI u u , mostrada na Figura 5.6, para o pior caso que ocorre na Tj=25C. A Figura
5.7 mostra os pontos e as aproximaes das curvas realizadas com a utilizao das equaes
(3.12) e (3.13), obtidas para os dois modelos de diodos atravs do software MatLab para as
perdas de conduo.
76
(a) 30EPH06 (b) 10ETF06S
f f
V xI u u do diodo. (a) 30EPH06, (b) 10ETF06S.
(a) 30EPH06 (b) 10ETF06S
Figura 5.7: Aproximao das Curvas Caracterstica ( ) ( )
f f
V xI u u do diodo. (a) 30EPH06,
(b) 10ETF06S.
Diodo 30EPH06 - ( ) ( )
f f
V xI u u
= ( ) 1.56.exp(7.5 3. ) 0.78.exp( 0.23. )
f f f f
V I e I I (3.10)
Diodo 10ETF06S - ( ) ( )
f f
V xI u u
= ( ) 1.23.exp(6.5e-3. ) 0.55.exp(-0.21. )
f f f f
V I I I (3.11)
77
5.3.4 Perdas por Comutao Diodo
As perdas de comutao ocorrem nos diodos boost durante o seu turn-off devido aos
problemas de recuperao reversa dos diodos rpidos utilizados. Tal problema causar perdas
em si prprio e na chave semicondutora, pois nas topologias dos conversores Boost, Dual
Boost e Boost Intercalado, toda a corrente da recuperao reversa do diodo circular nas
chaves, causando perdas durante a comutao turn-on das mesmas. Logo h a necessidade do
clculo dessas duas perdas durante o processo de comutao do diodo. J nos diodos da ponte
retificadora no h esse tipo de perda, devido ao fato de serem diodos lentos.
As perdas devido a recuperao reversa do diodo sobre o diodo so caracterizadas pela
carga de recuperao reversa presente no tempo de recuperao reversa
rr
t . Logo, o clculo
da perda de comutao sobre o diodo feita atravs da obteno da energia armazenada na
recuperao reversa,
rr
Q , a qual obtida da Figura 5.8, com uma taxa de variao da corrente
(dif/dt) constante de 200A/s, Tj=125C para o diodo 30EPH06 e Tj=150C para o diodo
10ETF06S, e com a corrente de carga do conversor. Com a obteno deste valor,
rr
Q , e com o
uso da equao (3.14) tem-se a energia dissipada durante a comutao turn-off do diodo,
conforme [64]:
_ _
( ).
turn off diodo rr f o
E Q I V = (3.12)
Onde
0
V a tenso do barramento CC.

f
I a corrente direta do diodo.
Como pode ser visto pela Figura 5.8, somente para alguns valores de corrente tm-se
as curvas de ( )
rr f
Q I , logo, com a interpolao das curvas, pode-se calcular o valor de
rr
Q para
outros valores de corrente, e com isso possvel o clculo das perdas por turn off no diodo. A
interpolao foi realizada com o equacionamento das curvas presentes na Figura 5.8, com o uso
do software MatLab, considerando um di/dt de 200A/s conforme [64].
78
(a) 30EPH06 (b) 10ETF06S
Figura 5.8: Energia da recuperao reversa do diodo em funo da corrente de conduo. (a) 30EPH06,
(b) 10ETF06S.
(a) 30EPH06 (b) 10ETF06S
Figura 5.9: Aproximao das Curvas Caracterstica ( ) /
rr f
Q I xdi dt do diodo para interpolao. (a)
30EPH06, (b) 10ETF06S.
Diodo 30EPH06 - ( ) /
rr f
Q I xdi dt
Curva de 15A
= + +
3 2
( / ) 2.2e-16.( / ) -7e-13.( / ) 1.1e-9.( / ) 1.07e-5
rr
Q di dt di dt di dt di dt (3.13)
Curva de 30A
= + +
3 2
( / ) 2.3e-16.( / ) -7.97e-13.( / ) +1.4e-9.( / ) 7.9e-7
rr
79
Diodo 10ETF06S - ( ) /
rr f
Q I xdi dt
Curva de 20A
= + +
3 2
( / ) 3.4e-13.( / ) -1.7e-10.( / ) 3.1e-8.( / ) 2.6e-7
rr
Curva de 5A
= + + +
3 2
( / ) -8.3e-14.( / ) 1.3e-11.( / ) 4.3e-9.( / ) 3.9e-7
rr
5.3.5 Perdas por Comutao Diodo/Chave
As perdas que ocorrem sobre a chave semicondutora devido aos problemas de
recuperao reversa so calculadas atravs da corrente de recuperao reversa do diodo, a
qual obtida dos datasheets dos diodos semicondutores. Como o datasheet do diodo
30EPH06 no possui nenhuma relao direta da corrente de conduo do diodo com a
corrente de recuperao reversa do diodo, as perdas so calculadas atravs da equao(3.19) e
a Figura 5.10. Com um dif/dt de 200A/s, obtem-se o valor de
rr
Q e
rr
t para a corrente mdia
do diodo atravs da interpolao das curvas da Figura 5.10. Logo com a equao (3.19) tem-
se o valor da corrente reversa que causar perdas de comutao sobre a chave.
2
rr rr
rr
t xI
Q = (3.17)
(a) /
rr
t xdi dt (b) /
rr
Q xdi dt
Figura 5.10: Curva Caracterstica do diodo 30EPH06 para clculo das perdas de recuperao
reversa do diodo na chave. (a) /
rr
t xdi dt , (b) /
rr
Q xdi dt .
80
(a) /
rr
Q xdi dt (b) /
rr
t xdi dt
Figura 5.11: Aproximao das curvas caractersticas do diodo 30EPH06 para clculo das perdas de
recuperao reversa do diodo na chave. (a) /
rr
t xdi dt , (b) /
rr
Q xdi dt .
Diodo 30EPH06 - /
rr
t xdi dt
Curva de 15A
= +
-3 -4
1.
( / ) 36.05.exp(-5.94e . / ) 63.16.exp(-2e / )
rr
Q di dt di dt d di dt (3.18)
Curva de 30A
= +
-3 -4
( / ) 26.39.exp(-6.2e / ) 71.83.exp(-1.48e . / )
rr
Q di dt di dt di dt (3.19)
O equacionamento das curvas de 15A e 30A de /
rr
Q xdi dt para o diodo 30EPH06 j
foram apresentadas no item 5.3.4. Novamente com a interpolao da curvas apresentadas na
Figura 5.11, com o uso do software MatLab pode-se calcular a corrente de recuperao
reversa do diodo, a qual ir percorrer a chave durante sua entrada em conduo. Logo a
corrente de recuperao reversa causar perdas de comutao de turn on sobre a chave, com
isso, calcula-se a energia dissipada na chave conforme j calculado no item 5.3.2.
Para o diodo 10ETF06S no h a necessidade do equacionamento das curvas
/
rr
Q xdi dt e /
rr
t xdi dt , pois o datasheet deste dispositivo semicondutor apresenta as curvas
que relacionam diretamente a corrente direta de conduo do diodo com a corrente de
recuperao reversa, Figura 5.12 abaixo. No entanto, para o clculo das perdas devido a
recuperao reversa do diodo, necessrio a interpolao das curvas para obteno da correta
corrente de recuperao reversa. A Figura 5.13 e as equaes (3.22) e (3.23) so as
aproximaes realizadas para interpolao das curvas. Dessa forma calcula-se a corrente de
recuperao reversa do diodo, a qual ir percorrer a chave durante sua entrada em conduo e
causar perdas de comutao de turn on sobre a chave, logo, calcula-se a energia dissipada na
chave conforme j calculado no item 5.3.2.
81
Figura 5.12: Aproximao da curva caracterstica da corrente ( ) ( )
f rr
I xI u u do diodo 10ETF06S.
Diodo 10ETF06S -
( ) /
rr f
I I xdi dt
Curva de 20A
= + +
3 -4 2
( / ) 2.1e-6.( / ) -9.6e .( / ) 0.1997.( / ) 0.1932
rr
I di dt di dt di dt di dt (3.20)
Curva de 1A
= + +
3 -4 2
( / ) 1e-6.( / ) -3.86e .( / ) 0.1997.( / ) 0.1932
rr
I di dt di dt di dt di dt (3.21)
Figura 5.13: Curva caracterstica da corrente ( ) ( )
f rr
I xI u u do diodo 10ETF06S.
5.4. Perdas por Conduo Ponte Retificadora
O clculo das perdas por conduo para os diodos da ponte retificadora similar ao
realizado para os diodos boost. Logo atravs do equacionamento da Figura 5.14 obtm-se a
Figura 5.15 e a equao (3.24) que determinam o comportamento da queda de tenso nos
diodos em funo da corrente que circula nos mesmos.
82
Conforme visto na Tabela 5-1, o conversor Dual Boost no possui ponte retificadora, e a
responsabilidade de retificao do sinal de entrada cai sobre os diodos intrnsecos das chaves.
Logo o clculo das perdas de conduo segue os mesmos passos j discutidos, para os diodos
intrnsecos das chaves, na
Figura 5.16 e sua aproximao na Figura 5.17 e equao (3.25).
f f
V xI u u da Ponte Retificadora KBPC50.
Figura 5.15: Aproximao da curva caracterstica ( ) ( )
f f
V xI u u da Ponte Retificadora KBPC50.
Ponte Retificadora KBPC50 - ( ) ( )
f f
V xI u u
= ( ) 0.832.exp(0.003801. ) 0.1227 .exp(-0.752. )
f f f f
V I I c I (3.22)
83
Figura 5.16: Curva caracterstica ( ) ( )
ce ce
V xI u u dos diodos intrnsecos do IGBT IRGP30B60KD-E.
Figura 5.17: Aproximao da curva caracterstica
( ) ( )
ce ce
V xI u u
dos diodos intrnsecos do IGBT
IRGP30B60KD-E.
Diodo Intrnseco do IGBT IRGP30B60KD-E - ( ) ( )
f f
V xI u u
= ( ) 1.046.exp(0.006828. ) 1.046.exp(-0.3435. )
f f f f
V I I I (3.23)
5.5. Projeto do dissipador
O clculo da resistncia trmica do dissipador e consequentemente seu projeto, baseou-se
no modelo unidimensional, de acordo com a Figura 5.18. Tal modelo apresenta como maior
vantagem a sua simplicidade e pressupe que todo o calor ser transferido para o meio pelas
haletas, e que a temperatura constante em toda superfcie do dissipador. Logo, para o projeto
utilizando este modelo, a temperatura da juno considerada constante (em regime
permanente) e apenas um dispositivo por dissipador conforme apresentado por [65].
Logo com a potncia dissipada em cada dispositivo semicondutor determinado e os
parmetros de cada dispositivo semicondutor determinados pelos seus datasheets pode-se
projetar o dissipador necessrio para cada topologia.
Figura 5.18: Modelo Trmico Equivalente dos semicondutores.
Onde:
P: Fonte de potncia;
84
J
T : Temperatura de juno;
JC
R : Resistncia entre a juno e o case (encapsulamento);
CD
R : Resistncia entre o case (encapsulamento) e o dissipador;
CA
R : Resistncia entre o dissipador e o Ambiente;
C
T : Temperatura Case;
D
T
: Temperatura do Dissipador;
A
T : Temperatura Ambiente.
Para obter-se a
DA
R , que a resistncia trmica do dissipador, deve-se primeiramente
obter a temperatura do dissipador,
D
T , com o uso da equao (3.26)
.( )
D J JC CD
T T P R R = + (3.24)
Com este valor e com a potncia dissipada em cada dispositivo semicondutor
determina-se a resistncia entre o dissipador e o ambiente,
DA
R atravs da equao (3.27):
D A
DA
T T
R
P
= (3.25)
De posse deste valor, resistncia trmica entre o dissipador e o ambiente, pode-se
encontrar o comprimento do dissipador, mas primeiramente h a necessidade de determinar os
perfis de dissipadores. Foram escolhidos quatro tipos de perfil, e atravs de seus do datasheet
do fabricante[66] obteve-se os valores da Tabela 5-2. So eles:
Tabela 5-2: Perfis de dissipadores escolhidos.
Perfil
Resistncia Trmica
(C/W)
Largura (cm) Altura (cm)
14050 1.06 14 5
14376 1.11 12,16 7,6
14549 1.17 14,5 6,9
15559 0.73 15,5 5,9
Mas antes de calcular-se o comprimento do dissipador tem-se que encontrar antes o
fator de correo do comprimento para estimar o comprimento do dissipador. Tal fator de
correo do comprimento determinado pela equao (3.28),
_
_ _
.
DA
cc perfil
th perfil c temp
R
F
R F
= (3.26)
85
Onde:
DA
R : resistncia entre dissipador e ambiente;
_ th perfil
R : resistncia trmica do dissipador datasheet;
_ c temp
F : fator de correo da temperatura - obtido pela equao (3.29) da Figura 5.19.
Figura 5.19: Variao da Resistncia Trmica com a diferena de Temperatura.
0.04587. 0.002419.
_
0.655 1.174
t t
c temp
F e e
A A
= + (3.27)
Onde t A dado por:
D A
t T T A = (3.28)
Onde:
D
T : Temperatura do dissipador do semicondutor;
A
T : Temperatura ambiente;
Com o valor do fator de correo do comprimento obtido pela equao (3.26) e atravs
da Figura 5.20, determina-se o comprimento do dissipador. Dessa forma, para facilitar o
clculo do comprimento do dissipador, a Figura 5.20 foi equacionada e pode ser demonstrada
pela equao (3.31).
Figura 5.20:Comprimento do Dissipador atravs do Fator de Correo do Comprimento.
_
3 2
_ _ _
8.239. 1.74
0.6121. 0.2681. 0.056
c perfil
perfil
c perfil c perfil c perfil
F
L
F F F
=
+
(3.29)
86
5.6. Projeto do Dissipador
Como demonstrado nas sees anteriores, o projeto dos dissipadores realizado
primeiramente atravs do clculo da potncia dissipada em cada dispositivo semicondutor.
Isso obtido com os equaciomento das curvas que determinam as perdas nos semicondutores
j apresentados e com o auxlio do software Matlab obteve-se a potncia dissipada em cada
dispositivo semicondutor, para cada topologia conforme a Figura 5.21. Na Tabela 5-3 e na
Figura 5.22 apresentado uma comparao do comprimento dos dissipadores para as trs
topologias. J na Tabela 5-4 e Figura 5.23 tem-se o volume dos mesmos.
Figura 5.21: Comparao das Perdas dos conversores .
Tabela 5-3: Comprimento dos dissipadores para cada conversor para 5 perfis de dissipador.
Dissipador
Perfil
Conversor Boost
Conversor Boost
Intercalado
Conversor Dual
Boost
14050 28,61 15,46 16,60
15559 12,92 6,96 7,45
14549 35,25 19,07 20,47
14376
31,53
17,04 18,30
17232 24,74 13,36 14,34
Figura 5.22: Comparao do Comprimento dos dissipadores dos conversores para 5 perfis diferentes de
dissipadores.
87
Tabela 5-4: Volume dos dissipadores para cada conversor para 5 perfis de dissipador
Dissipador
Perfil
Conversor Boost
Conversor Boost
Intercalado
Conversor
Dual Boost
14050 2002,70 1082,26 1162,00
15559 1181,53 636,91 681,30
14549 3526,76 1908,27 2048,02
14376
3426,68
1851,58 1988,84
17232 1361,69 735,23 789,27
Figura 5.23: Comparao do Volume dos dissipadores dos conversores para 5 perfis diferentes de
dissipadores.
88
Captulo 6
INTERFERNCIA ELETROMAGNTICA
7.1. Introduo
Esse captulo aborda o problema da interferncia eletromagntica gerada nos conversores
de potncia operando como PFC. So apresentadas as principais fontes geradoras de rudo e
as formas de atenuao das mesmas para conformidade com as normas vigentes. Tambm so
discutidas detalhadamente as etapas de projeto de filtros de EMI. O captulo finalizado com
resultados experimentais da interferncia eletromagntica conduzida com a utilizao do filtro
de EMI projetado.
7.2. Interferncia Eletromagntica
A interferncia eletromagntica ou EMI (Electromagnetic Interference) caracterizada
por uma degradao no desempenho de um equipamento devido a uma perturbao
eletromagntica. Tal interferncia capaz de se propagar tanto no vcuo quanto por meios
fsicos. Devido a isso, possvel verificar suas conseqncias a quilmetros de distncia,
como no caso de uma descarga atmosfrica.
Na verdade, todo circuito eletrnico produz algum tipo de campo magntico ao seu
redor e, assim, se torna gerador de EMI. Como conseqncia, temos a transferncia de energia
eletromagntica (ou acoplamento) entre um equipamento "fonte" com o equipamento
"vtima", que pode ocorrer por radiao ou conduo, ou ambos. Em todos os casos temos o
envolvimento de uma fonte de energia eletromagntica, um dispositivo que responde a esta
energia (vtima) e um caminho de transmisso que permite a energia fluir da fonte at a
vitima.
Para uma melhor compreenso e entendimento da interferncia eletromagntica so
listados a seguir alguns termos considerados de importncia bsica, conforme apresentados
em [68]:
89
Meio eletromagntico: a totalidade de fenmenos eletromagnticos existentes em um
determinado local.
Interferncia eletromagntica (EMI): a degradao de um dispositivo, equipamento ou
sistema causado por um distrbio eletromagntico.
Compatibilidade Eletromagntica (EMC):
1 Habilidade de dispositivos, equipamentos, ou sistemas, funcionar satisfatoriamente
em seus meios eletromagnticos (Aspecto Imunidade) sem introduzir distrbios
eletromagnticos intolerveis para qualquer um neste ambiente (Aspecto Emisso).
2 Uma disciplina da engenharia desenvolvida assegura que um dispositivo,
equipamento, ou sistemas que gera e/ou usa energia eletromagntica podem coexistir
satisfatoriamente.
Distrbios eletromagnticos: qualquer fenmeno eletromagntico que possa degradar o
desempenho de um equipamento, dispositivo ou sistema.
Interferncia de Radio Freqncia (RFI): a degradao na recepo de um sinal desejvel
por um distrbio eletromagntico tendo componentes na banda de radio freqncia.
Imunidade Eletromagntica: capacidade de um dispositivo, equipamento ou sistema operar
sem degradao, na presena de uma perturbao eletromagntica.
Susceptibilidade Eletromagntica: a incapacidade de equipamentos, dispositivos, ou
sistemas desempenharem suas funes sem degradao na presena de um distrbio
eletromagntico; susceptibilidade a falta de imunidade.
Nvel de Emisso Eletromagntico: nvel de uma dada perturbao eletromagntica emitida
de um dispositivo, equipamento ou sistema particular, medido de maneira especificada.
Com isso, pode-se dizer que para ocorrer uma situao de interferncia
eletromagntica, trs elementos devem estar presentes. Estes trs elementos incluem uma
fonte de perturbao eletromagntica, um percurso de acoplamento atravs das quais as
perturbaes so transmitidas, e um receptor que sofre os efeitos adversos dos sinais
recebidos.
Como fontes geradoras de perturbaes eletromagnticas podem ser citadas as fontes
naturais e no naturais (produzidas pelo homem). Fontes naturais podem ser desde rudos
atmosfricos, decorrentes de descargas eltricas, at rudos csmicos provocados por
exploses do Sol. Por exemplo, no caso de quedas de raios sobre a rede de distribuio de
energia eltrica, o distrbio propagado pelos fios at a instalao interna, provocando
diversos danos.
90
J as fontes de EMI no naturais so geradas tanto dentro do ambiente predial como
fora dele, em acionamentos de cargas indutivas, como motores eltricos, cargas resistivas,
como lmpadas fluorescentes, aquecedores, equipamentos mdicos, aparelhos de microondas,
equipamentos de comunicao mvel, etc [67].
Como mecanismos de acoplamento, atravs das quais as perturbaes so
transmitidas, podem-se citar trs meios pelos quais a EMI pode ser transmitido da fonte para a
vtima, [69]:
Conduo
Irradiao
Induo
A maioria das ocorrncias de EMI se d atravs de conduo por meio de cabos de
alimentao, entrada de sinal e terminais de terra de proteo [67]. J a EMI irradiada se
propaga por irradiao a partir da fonte, atravs do espao para a vtima. E a induo ocorre
quando dois circuitos esto magneticamente acoplados.
Como acoplamentos magnticos podem-se citar quatro mecanismos fundamentais de
acoplamento/propagao de distrbios eletromagnticos, conforme mostrados por [68]:
- Acoplamento Galvnico (Figura 6.1.(a)): ocorre atravs do aterramento, fazendo com
que as correntes de alta freqncia circulem por toda a instalao, via cabos de alimentao e
cabos de terra. Como tratam-se de sinais de alta freqncia, as capacitncias e indutncias
intrnsecas do sistema tornam-se relevantes para a conduo dos rudos de alta freqncia,
permitindo a contaminao de toda a rede eltrica.
- Acoplamento Capacitivo ou Eltrico (Figura 6.1(b)): ocorre entre trilhas,
enrolamentos magnticos, dispositivos semicondutores e dissipadores, e cabos ao longo do
trajeto. A capacitncia entre os cabos um caminho perfeito para o acoplamento de tais sinais
de alta freqncia, induzindo tenses parasitas no sistema.
- Acoplamento Indutivo ou Magntico (Figura 6.1(c)): ocorre de forma semelhante ao
acoplamento capacitivo, entretanto, a componente magntica agora entra em ao ao longo
dos cabos em paralelo, induzindo correntes parasitas no sistema.
- Acoplamento atravs campos magnticos distantes (Figura 6.1(d)): Acoplamento
entre dois condutores quando a distncia entre eles menor do que meio comprimento de
onda.
91
(a) (b)
(c) (d)
Figura 6.1: Mecanismos de acoplamento/propagao de distrbios eletromagnticos: (a) Acoplamento
galvnico, (b) Acoplamento capacitivo, (c) Acoplamento indutivo, (d) Acoplamento atravs campos
magnticos distantes.
Como receptores da interferncia eletromagntica pode-se citar fontes de
alimentao, computadores e perifricos, sensores analgicos e amplificadores, receptores de
rdio e televiso, equipamentos de segurana, equipamentos militares, sistemas de controle, e
qualquer equipamento, sistema ou dispositivos eletro-eletrnicos que estajam em ambientes
eletromagnticos podem se tornar receptores de EMI.
Logo, se qualquer um destes elementos for eliminado, fonte de perturbao
eletromagntica, um percurso de acoplamento e um receptor, a interferncia no ocorrer.
Portanto, pode-se obter compatibilidade eletromagntica atravs da reduo dos nveis de
emisso da fonte de perturbao, da interrupo do percurso de acoplamento, ou da proteo
do receptor a fim de torn-lo imune as perturbaes. Em alguns casos, tcnicas de supresso
de interferncia devero ser aplicadas a duas ou a todas as trs partes do percurso da
perturbao [69].
92
7.3. Normas e Regulamentaes para Interferncia Eletromagntica
Foi reconhecido na dcada de 30 que rudo eletromagntico gerado poderia interferir com
recepes de rdio. Trabalhos de regulamentao para assegurar recepes livres de
interferncia iniciaram em 1933 pela formao do International Special Committee on Radio
Interference (CISPR). Durante as dcadas seguintes normas e regulamentaes foram sendo
desenvolvidas. Entre os institutos e organizaes responsveis pela organizao e publicao
das normas e regulamentaes pode-se destacar como os principais [70]:
International Electrotechnical Commission (IEC) atravs do International Special
Committee on Radio Interference (CISPR)
Federal Communications Commission (FCC) nos Estados Unidos
European Committee for Electrotechnical Standardization (CENELEC) e o European
Telecommunications Standards Institute (ETSI) em pases da Europa.
Tais institutos e comits organizam as normas de acordo com o meio ou produto
especfico. Dessa forma, as normas foram classificadas como [71] :
Norma Especfica: so para produtos especficos ou grupos de produtos. Este tipo de norma
coordinated com normas genricas.
Norma Genrica refere-se a meios especficos. Este tipo de norma seta os nveis mnimos de
EMI nos quais equipamentos nesses meios devero encontrar. Onde nenhuma norma
especfica existe logo as normas genricas so utilizadas. Este tipo de norma detalha os nveis
de EMI para os seguintes meios:
Domstico, Comercial e Iluminao Industrial.
Meio Industrial.
Norma Bsica: descreve as regras gerais e fundamentais para alcanar os requerimentos.
Termologia, fenmenos, nveis de compatibilidade, medidas, tcnicas para teste e
classificao dos meios de EMI so descritos nestes tipos de norma.
93
7.4. Interferncia Eletromagntica Conduzida
A preocupao com a EMI tornou-se mais evidente aps a popularizao de
conversores comutados. Devido presena de interruptores (semicondutores) que trocam de
estado muito rpido, isto , produzem altas variaes de tenso em determinados ns (dv/dt), e
altas variaes de corrente em determinados laos (di/dt), altos nveis de rudo
eletromagntico so gerados. Como essas variaes de tenso e corrente podem estar
acopladas de alguma forma com os terminais de alimentao do conversor, um rudo
conduzido estar sendo injetado na rede de alimentao, e que poder atingir outro
equipamento que esteja sendo alimentado pela mesma rede.
Tal rudo conduzido dividido em duas formas, rudo conduzido de modo diferencial
e o rudo conduzido de modo comum. O rudo de modo diferencial, mostrado na Figura
6.2(a), ou tambm chamado de rudo simtrico, circula sobreposta a prpria corrente de
alimentao do equipamento nos terminais de entrada, com a nica diferena de ter
freqncias superiores mltiplas da freqncia de chaveamento utilizada. J o rudo de modo
comum (ou assimtrico), por sua vez, circula pelo condutor de aterramento, como pode ser
visto na Figura 6.2.(b), e utiliza como caminho os elementos parasitas que existem entre o
circuito e o chassi do equipamento, que por questes de segurana deve ser aterrado.
A Figura 6.2 apresenta a circulao do rudo conduzido para um equipamento
qualquer. No entanto, nosso objetivo nesse captulo a anlise do rudo nos conversores
Boost, Boost Intercalado e Dual Boost operando como PFC. Logo, no item a seguir, ser
apresentado as fontes de rudo conduzido nestes conversores, bem como os caminhos pelos
quais este tipo de rudo circula.
(a) (b)
Figura 6.2: Interferncia Eletromagntica Conduzida: (a) Caminho para o rudo de modo diferencial, (b)
Caminho para rudo de modo comum.
94
7.5. Interferncia Eletromagntica Conduzida no PFC
Por ser a primeira etapa de processamento de energia, o PFC o principal responsvel
pelo rudo conduzido de modo diferencial que ser injetado no sistema de distribuio de
energia. Na Figura 6.3 mostrada o caminho percorrido pelo rudo de modo diferencial
conduzido no conversor Boost. J na Figura 6.4 mostrado o rudo de modo diferencial para
o conversor Boost Intercalado, e na Figura 6.5 tem-se o mesmo, a circulao do rudo de
modo diferencial no conversor Dual Boost durante o semi-ciclo positivo e negativo.
Conforme foi mencionando anteriormente, tal rudo circula sobreposto a prpria corrente de
alimentao do equipamento, logo o caminho percorrido pelo rudo o mesmo percorrido
pela corrente do nosso PFC. Outro fato que deve ser salientado a utilizao de um
equipamento entre a alimentao de entrada e a etapa PFC, por onde h circulao do rudo.
Tal equipamento necessrio em medidas de EMI conduzida e representa uma rede padro,
conhecida como Line Impedance Stabilization Network (LISN), usado para proporcionar
uma impedncia de carga padro para a fonte de rudo. A tenso atravs desta carga medida
como emisso de rudo conduzido do equipamento sobre teste [72].
Figura 6.3: Caminho de circulao do rudo de modo diferencial na etapa PFC do conversor Boost.
Figura 6.4: Caminho de circulao do rudo de modo diferencial na etapa PFC do conversor Boost
Intercalado.
95
Figura 6.5: Caminho de circulao do rudo de modo diferencial na etapa PFC do conversor Dual Boost
no semi-ciclo positivo e negativo.
Logo, pela anlise das figuras anteriores, o caminho do rudo de modo diferencial
nos conversores Boost e Dual Boost, pode ser representado pela Figura 6.6 e pela Figura 6.7
para o conversor Boost Intercalado. Pode-se perceber que o rudo de modo diferencial
afetado pela forma de onda da fonte de rudo e pela impedncia do indutor Boost.
Ento, a primeira causa de rudo de modo diferencial e a mais obvia a influncia
direta da forma de onda da corrente que circula no indutor do conversor Boost. O conversor
PFC projetado para operar com uma determinada amplitude de ondulao de corrente em tal
indutor. Como essa ondulao de corrente tem uma forma de onda triangular, seu espectro
composto de harmnicos que comeam na freqncia de comutao (primeiro harmnico)
seguidos de seus mltiplos, mas com um decaimento assinttico na amplitude dos mesmos,
com um relao diretamente proporcional ao inverso quadrado da ordem do harmnico, o que
significa que a amplitude dos harmnicos ter uma taxa de decaimento igual a 40dB/dec,
conforme descrito por [73]. Esse decaimento na amplitude constitui uma caracterstica
benfica, pois facilita a filtragem de rudos de alta freqncia, onde os filtros de EMI perdem
grande parte da sua capacidade de atenuao devido suas imperfeies.
Figura 6.6: Circuito equivalente da circulao de rudo de modo difencial para o conversor Boost e Dual
Boost.
96
Figura 6.7: Circuito equivalente da circulao de rudo de modo difencial para o conversor Boost
Intercalado.
A circulao do rudo atravs dos parasitas capacitivos do indutor Boost a segunda
forma pela qual o rudo diferencial afetado. Como qualquer componente real, o indutor
Boost pode deixar de se comportar como um indutor puro, dependendo da freqncia do sinal
que circula pelo mesmo [75]. A Figura 6.8 mostra um exemplo da curva de impedncia de um
indutor projetado para um conversor PFC na faixa de 1kHz a 30MHz. Observa-se que o
comportamento indutivo ocorre at o primeiro pico, quando o mesmo passa a se comportar
como um capacitor. A partir desse ponto a impedncia passa por sucessivos pontos de picos e
vales, sendo que os vales constituem pontos de baixa impedncia e que facilitam a
transmisso do rudo de chaveamento para os terminais de entrada. Como resultado, tem-se
que o espectro do rudo de modo diferencial fica amplificado nas freqncias dos vales, como
pode ser notado na Figura 6.9.
Figura 6.8: Curva de Impedncia do Indutor Boost.
97
Figura 6.9: Impacto das capacitncias parasitas do Indutor Boost no rudo de modo diferencial.
H ainda outro aspecto que pode ser considerado uma fonte de rudo de modo
diferencial, e esta associado forma de onda da corrente que circula no indutor Boost, a
recuperao reversa do diodo Boost. Esta corrente de recuperao reversa ocorre sobre a
chave na topologia Boost, causando oscilaes de alta freqncia, como pode ser visto na
Figura 6.10 [74].
Figura 6.10: Efeito da recuperaao Reversa do diodo sobre o ruido de modo diferencial.
J o rudo conduzido de modo comum produzido na etapa PFC diretamente
dependente das capacitncias parasitas do conversor. Podem-se verificar tais capacitncias
parasitas no layout do circuito, entre as trilhas, e a principal delas, trata-se da capacitncia que
se estabelece entre a trilha do dreno (ou coletor) do interruptor principal e o chassi[74]-[79].
Essa capacitncia proporciona um caminho para circulao do rudo de modo comum, como
pode ser visto na Figura 6.11 para o conversor Boost. Esse n ( ou trilha) apresenta uma
variao da tenso (dv/dt), 0 volt quando a chave est on e igual tenso do barramento CC
quando a chave est off. Devido ao alto dv/dt nesse ponto, poder ocorrer uma maior fuga de
corrente para o chassi atravs das capacitncias parasitas mencionadas anteriormente. Quanto
mais rpida a variao de tenso (maior dv/dt) mais esse aspecto se evidencia, devido ao
efeito da reatncia capacitiva. O resultado o aparecimento de impulsos (spikes) de corrente
98
no caminho do rudo de modo comum nos momentos em que ocorrem as comutaes do
interruptor principal. Dessa forma, devido ao fato dessa corrente se dar na forma de impulsos,
o rudo se espalhar no espectro, a partir da freqncia de comutao, com uma amplitude
aproximadamente uniforme.
As figuras abaixo mostram o caminho percorrido pelo rudo conduzido de modo
comum nos trs conversores. A Figura 6.11 apresenta o caminho percorrido pelo rudo de
modo comum no conversor Boost atravs da capacitncia parasita e o terra. No h circulao
do rudo de modo comum atravs do indutor Boost devido ao fato do mesmo representar um
caminho de alta impedncia para o rudo. Entretanto, devido s capacitncias parasitas do
indutor, discutidas anteriormente, em alta freqncia pode haver circulao de rudo de modo
comum atravs do indutor.
Na Figura 6.12 e Figura 6.13 so apresentados o caminho percorrido pelo rudo de
modo comum para os conversores Boost Intercalado e Dual Boost.
Figura 6.11: Caminho de circulao do rudo de modo comum na etapa PFC.
Figura 6.12: Caminho de circulao do rudo de modo comum na etapa PFC do conversor Boost
Intercalado.
99
(a) (b)
Figura 6.13: Caminho de circulao do rudo de modo comum na etapa PFC do conversor Dual Boost.
(a)Semi-ciclo positivo. (b) Semi-ciclo negativo.
J nas figuras abaixo, Figura 6.14, Figura 6.15, Figura 6.16 e Figura 6.17 so
apresentados os circuitos equivalentes dos conversores com relao a circulao do rudo de
modo comum. Pode-se notar a forte dependncia das capacitncias parasitas e da fonte de
rudo sobre o rudo de modo comum. Como mencionado anteriormente, a fonte de rudo
determinada pela variao da tenso ( dv/dt ) aplicada a trilha do dreno (ou coletor) do
interruptor principal.
Figura 6.14: Circuito equivalente da circulao de rudo de modo comum para o conversor Boost .
Figura 6.15: Circuito equivalente da circulao de rudo de modo comum para o conversor Boost
Intercalado.
Figura 6.16: Circuito equivalente da circulao de rudo de modo comum para o conversor Dual Boost,
semi-ciclo positivo.
100
Figura 6.17: Circuito equivalente da circulao de rudo de modo comum para o conversor Dual Boost,
semi-ciclo negativo.
7.6. Controle da Emisso do Rudo Eletromagntico Conduzido
O controle da emisso de rudo conduzido se faz necessrio sempre que o mesmo for
superior aos limites recomendados pela norma, na faixa de freqncia especificada pela
mesma. Dessa forma, pode-se obter o controle da emisso do rudo eletromagntico atravs de
dois mtodos:
Mtodo Preventivo
Mtodo Corretivo
O primeiro mtodo, preventivo, procura atacar os pontos onde o rudo gerado ou
transmitido para os condutores de entrada, para diminuir a sua influncia e a necessidade de
filtragem. O segundo mtodo, corretivo, faz o bloqueio do rudo existente atravs de
filtragem. Na maior parte dos casos, ambos os mtodos precisam ser utilizados, pois nem
sempre possvel um nvel de minimizao suficiente, atravs do mtodo preventivo, para se
descartar o filtro. Entretanto, a utilizao do mtodo preventivo essencial para o aumento da
densidade de potncia do conversor, uma vez que ele pode contribuir significativamente para
reduzir a atenuao necessria na etapa da filtragem. Essa atitude diminui o volume de filtros
e consequentemente os custos.
7.6.1 Mtodo Preventivo
Aterramento
O aterramento adequado dos equipamentos e seus cabos de interligao, bem como
de filtros de proteo, imprescindvel para o escoamento de rudos e surtos provenientes da
rede eltrica e tambm para a criao de uma boa referncia de potencial eltrico.
Adequadamente executado, pode prevenir alguns problemas de EMI, especialmente quando
se trata de sistemas baseados em transmisso via rdio, reduzindo, por exemplo, correntes
harmnicas e rudos eltricos no cabo de alimentao da antena [67].
101
interessante o uso de malhas de aterramento, pois apresentam baixa impedncia.
Condutores comuns com altas freqncias apresentam a desvantagem de terem alta
impedncia. Devem-se evitar os loops de correntes. O sistema de aterramento deve ser visto
como um circuito que favorece o fluxo de corrente sob a menor indutncia possvel [81].
Blindagem
Todo equipamento eletrnico precisa ter um comportamento neutro em relao
radiao eletromagntica, o que significa dizer que seu funcionamento no deve ser afetado
pela presena de campos eletromagnticos e, ao mesmo, ele no deve gerar campos
eletromagnticos que possam afetar outros equipamentos. Logo, para que acontea isso,
imunidade interferncia eletromagntica, equipamentos devem possuir uma blindagem, uma
espcie de escudo protetor que impea a livre passagem das ondas eletromagnticas. Essa
blindagem hoje feita de metal. Filmes finos condutivos, cobre tranado e folhas de metal so
os materiais de blindagem mais comuns. A efetividade mxima da blindagem geralmente
requer folhas de metal slido que encapsula completamente a fonte ou o circuito suscetvel ou
equipamento. Pequenas descontinuidades, tais quais buracos ou fendas, diminuem a
efetividade da blindagem. Adicionalmente, as superfcies em contato entre as diferentes peas
devem ser condutoras.
Esse tipo de blindagem tem se tornado um problema com a crescente miniaturizao
dos aparelhos, principalmente pelo peso excessivo. Isso sem contar o custo elevado e o risco
de corroso. Recentemente, cientistas da Universidade da Virgnia, Estados Unidos,
conseguiram criar um novo plstico condutor de eletricidade que funciona to bem quanto os
metais para a blindagem contra a interferncia eletromagntica, mas que muito mais leve. O
novo compsito rene o melhor dos metais - a excelente condutividade eltrica - e dos
plsticos - a leveza e a moldabilidade. Alm disso, oferecem uma capacidade de blindagem
ainda melhor do que as atuais e so extremamente leves, prova de corroso e mais barato de
se produzir do que os metais [82].
Tcnicas de Comutao Suave
Muitos trabalhos de pesquisa mostram que as taxas de variao da tenso e da
corrente (dv/dt e di/dt) so grandes fontes de rudo. Quanto maior a freqncia de
chaveamento, maior sero as taxas dv/dt e di/dt, logo, maior ser a emisso de rudo de EMI.
Como soluo para a diminuio desta emisso de EMI devido a esses problemas, a
utilizao de tcnicas soft-switch, as quais podem reduzir significativamente as taxas de
variao de tenso e corrente (dv/dt e di/dt), consequentemente reduzir EMI.
102
Essa reduo nos nveis de EMI pode ser explicada de forma simples. Em conversores
operando com hard-switch, a forma de onda da tenso atravs do coletor e do emissor da
chave prxima a uma onda quadrada, o qual apresenta tempos de subida e descida muito
rpidos. Com a utilizao de tcnicas soft-switch, os tempos de subida e descida da forma de
onda so enormemente reduzidos, em outras palavras, o dv/dt e di/dt so grandemente
reduzido[72] [83][84], consequentemente reduzindo a emisso de EMI.. Isto pode ser
ilustrado na Figura 6.18.
Figura 6.18: Formas de onda da tensao na chave com e sem a utilizaao de tcnicas soft-switch.
Alm disso, a utilizao de tcnicas soft-switch podem tambm ser utilizadas para atuar
sobre os problemas de recuperao reversa do diodo. Como mencionando anteriormente a
recuperao reversa do diodo causa oscilaes de corrente sobre a chave, o que levar a
gerao de rudo de modo diferencial. Logo, a utilizao de tcnicas soft-switch que atue
sobre este problema extremamente recomendvel para a reduo da gerao de EMI.
Resistncia de Gate
Outra forma de reduzir a emisso de EMI atravs da reduo da taxa de variao da tenso
e da corrente no dispositivo semicondutor atravs da resistncia de gate da chave. Para
baixas resistncias de gate, o dv/dt e di/dt da tenso e da corrente na chave so aumentados,
como resultados temos um aumento da tenso de overshoot, durante o turn-off, e a corrente de
recuperao reversa do diodo aumentada durante o turn-on. Esta tenso de overshoot e a
corrente de recuperao reversa do diodo produzem oscilaes no circuito. Estas oscilaes de
alta freqncia, como mencionados anteriormente, so as excitaes primarias para rudo de
EMI de alta freqncia. Por outro lado, para altas resistncias de gate, h uma reduo do
dv/dt e di/dt, e consequentemente tem-se uma reduo nos nveis de rudo em altas freqncias.
Portanto, a escolha adequado do valor da resistncia de gate ajudar na reduo do dv/dt,e
consequentemente causar impacto significativo nos nveis de rudo de alta freqncia como
mostrado por [74].
103
Ripple da Corrente
A corrente de ripple resultado direto do valor da indutncia do indutor Boost. Menor
indutncia, maior a corrente de ripple, logo tem-se maiores nveis de EMI. Alm disso,
escolha do ripple da corrente afeta tambm a recuperao reversa do diodo, que como j
mencionado uma fonte de rudo. Logo, a escolha do ripple da corrente determinante nas
emisses de interferncia eletromagntica.
Largas corrente de ripple produzem altos nveis de EMI para baixas freqncias (150kHz
a 1 MHz), enquanto que baixos ripples tem-se maiores nveis de EMI para altas freqncias
(1 MHz a 30MHz). Isto pode ser explicado devido ao fato que um maior ripple proporciona
uma menor indutncia, portanto tem-se uma menor impedncia entre a tenso da chave e a
LISN, assim produzindo uma maior corrente de rudo atravs da LISN. Alm disso, um maior
ripple tambm reduz os problemas da recuperao reversa dos diodos rpidos. Isso outro
fato que explica porque um maior ripple produz menos rudo nas altas freqncias (1 MHz a
30MHz), pois tem-se a reduo das oscilaes de alta freqncia provocadas pela recuperao
reversa do diodo [74].
Freqncia de Chaveamento
A freqncia de chaveamento tambm uma varivel que determina o comportamento do
rudo de EMI. Com o aumento da freqncia de chaveamento, mais harmnicos so
empurrados para a faixa de medidas das normas (0.150 30 MHz), assim tem-se um aumento
dos nveis de EMI. O impacto do aumento da freqncia de chaveamento mais notvel na
faixa de altas freqncias (1 MHz a 30 MHz) porque depois de 1 MHz o filtro menos
efetivo devido aos parasitos do filtro [74]. Por outro lado, com uma maior freqncia de
chaveamento tem-se a reduo do tamanho e indutncia do indutor Boost, logo pode-se ter
uma reduo nos parasitas dos enrolamentos do indutor, o que melhora a performance de EMI
em altas freqncias .
Dispositivo Semicondutor
A escolha do dispositivo semicondutor tambm apresenta uma direta relao com a EMI.
Dispositivos semicondutores (Mosfet ou IGBT) apresentam diferenas nas suas caractersticas
(delay time, fall time, rise time, etc.), logo, a EMI gerada por cada componente ser diferente,
j que tais caractersticas so determinantes para as taxas de variao de tenso e corrente
(dv/dt e di/dt) sobre a chave. Logo uma anlise comparativa entre os dispositivos de grande
104
importncia para ter-se conhecimento de qual dispositivo apresenta melhor desempenho com
relao interferncia eletromagntica.
Capacitores Feedthrough
A aplicao de capacitores do tipo feedthrough (capacitores de passagem) j bastante
conhecida no meio tcnico, sendo uma das melhores solues de baixo custo para minimizar a
difuso do rudo eletromagntico pelo circuito eltrico. Os capacitores convencionais multi-
layers no so apropriados para esta aplicao, pois apresentam alta indutncia parasita
induzida no plano terra, at 4 vezes maior que a exibida pelos capacitores feedthrough, o que
resulta em uma freqncia de ressonncia srie bem menor. Logo pode ser citado como
principais benefcios dos capacitores feedthrough a habilidade para suprimir rudos de altas
freqncias que no podem ser suprimidos por capacitores convencionais e a grande
atenuao em decorrncia da baixa indutncia parasita para o terra [86].
Capacitores Desacoplamento
No chaveamento dos circuitos h formao de loops de corrente que aumentam a
possibilidade de interferncias eletromagnticas. Estes loops de corrente so prejudiciais, pois
os campos magnticos podem interferir, atravs de induo, regies prximas aos loops. O
ideal diminuir as reas internas ao loop minimizando possveis indues em outros ramos
dos circuitos atravs da utilizao de capacitores de desacoplamentos
Capacitores de desacoplamentos devem suportar correntes de alta freqncia e possuir
baixa indutncia, por essa razo capacitores de disco cermicos ou capacitores multicamadas
cermicas so preferidos [87].
Indutor Boost
Como foi mostrado no item 7.5 o indutor Boost tem papel decisivo com relao ao rudo
diferencial. Ele influencia a parte de baixa freqncia (150kHz 5MHz) atravs da amplitude
da ondulao de corrente que definida na etapa de projeto, atravs do valor da indutncia
escolhido. E tambm,influencia na parte de alta freqncia (5MHz 30MHz) devido a
presena de parasitas capacitivos no mesmo.
No primeiro caso, na faixa de freqncia de 150kHz a 5MHz, a reduo do rudo gerado
s atingida se a indutncia do indutor Boost for aumentada para diminuir a amplitude da
ondulao de corrente (considerando a mesma freqncia de comutao). No segundo caso,
na faixa de freqncia de 5MHz a 30MHz, o desafio a minimizao dos parasitas
capacitivos do indutor Boost, os quais esto ligados a forma como o indutor confeccionado
105
e aos materiais utilizados. Uma tcnica muito utilizada consiste em enrolar os indutores com
uma nica camada de fio, tanto o do filtro quanto o do conversor Boost, pois isso elimina a
capacitncia que se estabelece entre as camadas, que uma das mais expressivas.
Outro aspecto positivo para a reduo dos parasitas capacitivos do indutor a escolha do
material magntico, pois cada material pode apresentar caractersticas eltricas e dieltricas
diferentes. Como a primeira camada de espiras fica muito prxima do material magntico, o
mesmo pode afetar a capacitncia entre espiras consecutivas, e consequentemente na
capacitncia parasita total. Ncleos magnticos de diferentes tipos de material apresentaram
diferenas nas curvas de impedncias com diferenas significativas nas freqncias dos picos
e vales [85]. Diferentes ncleos podem apresentar diferentes geometrias, a qual tem influncia
significativa nas capacitncias entre-enrolamentos e no fluxo radiado [74].
Projeto do Layout
Parasitas do layout tem um significativo efeito no rudo conduzido EMI, especialmente
nos loops que conduzem correntes de alta freqncia de chaveamento. Em fontes chaveadas,
estes loops geralmente envolvem dispositivos semicondutores. Para o conversor Boost, o loop
de alto di/dt pode ser visto na Figura 6.19. A linha tracejada indica o loop crtico com alta
variao de corrente (di/dt). J a Figura 6.20 mostra o n onde se tem uma alta variao da
tenso dv/d [74]. Logo, como pode ser notado, as principais fontes de rudo eletromagntico
podem ser facilmente identificadas na chave e no diodo de potncia para esta topologia
Figura 6.19: Loop de alta di/dt.
Figura 6.20: N com alto dv/dt.
Quanto menor a rea dos tracejados das figuras, Figura 6.19 e Figura 6.20, menor ser as
reas de emisso, com isso a eficincia das antenas destes loops equivalentes ser pequena.
106
Como conseqncia, a quantidade de rudo irradiado que pode acoplar com circuitos
condutores, assim tornando-se rudo conduzido, tambm ser minimizado. Logo, para reduo
do efeito destas antenas irradiadoras de rudo, algumas medidas podem ser tomadas como
soluo, como mostradas por [86][87]:
a) Reduo do comprimento dos fios onde h circulao de corrente;
b) Entrelaar, se possvel, todas as trilhas crticas do PCB, e tambm os fios do
enrolamento do indutor, como mostrado na Figura 6.21. Isto mantm as reas de
emisso to pequenas quanto possveis, introduzindo tambm um cancelamento mutuo
dos fluxos.
c) Reduo das reas dos loops onde h grandes variaes de corrente e tenso (di/dt e
dv/dt). A diminuio das reas de loop, atravs da aproximao das vias de ida e retorno
do sinal ajuda a diminuir a possibilidade de emisso e recepo de interferncias
eletromagnticas, como pode ser visto na Figura 6.22.
d) A trilha que liga o dreno do mosfet ao diodo, onde h alta variao de tenso durante as
comutaes, deve ser mantida a mais curta possvel.
e) A utilizao de snubber altamente recomendada principalmente para amenizar os
problemas da recuperao reversa do diodo de potncia.
f) Uso de plano de terra conectado ao dreno (para Mosfet ou emissor para IGBT), devido
ao fato que a corrente capacitiva acoplada ao dreno pode agora fluir diretamente atravs
do terminal source sem passar pela LISN.
g) Outra forma de se diminuir os loops atravs da adio de um capacitor de
desacoplamento em paralelo com os mesmos. Esse capacitor funciona como um
capacitor bypass de alta freqncia, que utilizado para drenar a corrente pulsada
gerada durante as comutaes.
(a) (b)
Figura 6.21: Reduo das reas de irradiaao utilizando o entrelaamento dos caminhos de corrente (a) no
indutor e (b) nas trilhas do PCB.
107
Figura 6.22: Diminuiao dos loops aproximando as vias.
Plano de Terra
A corrente de rudo que flui pelo circuito atravs das impedncias das trilhas, ou
outras impedncias do circuito, provocam quedas de tenso em srie com o sinal podendo
causar instabilidade e distores. A correta localizao dos planos de terra pode remover estes
problemas, pois tem-se uma reduo da impedncia de terra diminuindo as chances de
instabilidade ou distores nos sinais transmitidos nas trilhas.
A utilizao de um plano contnuo de terra oferece uma significativa reduo da
impedncia comparada com um plano de terra de uma nica trilha do PCB. Em situaes em
que no possvel a obteno de um plano de terra a melhor soluo fazer ao menos uma
malha (grid) de terra no PCB.
Uma boa soluo para a construo de um plano de terra a utilizao de tecnologia
multi-layer. O uso da construo de multi-layer melhora a desempenho do PCB em relao
aos problemas de EMC. As impedncias do plano de terra nesta configurao so muito
menores do que a de uma srie de trilhas [87].
Outra questo que se deve levar em considerao o espaamento d entre a trilha de
cobre e o plano terra. Esta espaamento tem um decisivo efeito na capacitncia parasita e
consequentemente, no rudo de modo comum, como pode ser visto naFigura 6.23. A razo
que na modificao do no projeto do Layout, a capacitncia parasita entre as trilhas do PCB e
o plano terra diminuda como o aumento da distancia d, e consequentemente reduz a
emisso de rudo de modo comum, o qual diretamente relacionado com Cdv/dt. Ento,
geralmente desejvel ter um largo espao entre o plano de terra e as trilhas do PCB para
consideraes de EMI [79].
108
Figura 6.23: Impacto do espaamento entre a trilha e o plano de terra na capacitncia parasita.
Orientao dos componentes
O comportamento de EMI de sistemas de eletrnica de potncia severamente
influenciada pela localizao dos componentes passivos. Particularmente componentes de
filtro so afetados pelos acoplamentos de campos magnticos reduzindo o desempenho dos
mesmos. Dependendo da localizao dos componentes na placa, tm-se diferenas
significativas no comportamento de EMI pelo uso dos mesmos componentes e topologia.
A Figura 6.24 mostra a configurao da localizao dos elementos de um filtro de
EMI. Com esta configurao o componente magntico acoplado aos capacitores.Tal
acoplamento causa graves problemas, reduzindo o desempenho do filtro. Na Figura 6.25 h o
desacoplamento completo dos componentes. Os capacitores so perpendiculares entre si e
com o ncleo. Com esta configurao o desempenho total do filtro alcanado. A Figura 6.26
mostra a influncia dos acoplamentos eltricos e magnticos na interferncia eletromagntica,
conforme apresentado em [80].
Figura 6.24: Localizaao incorreta dos componentes do filtro de EMI.
Figura 6.25 : Correta localizaao dos componentes do filtro de EMI.
109
Figura 6.26: Comportamento da interferencia eletromagntica devido ao acoplamento entre os
componentes.
Desacoplamento entre dois capacitores atravs da rotao do eixo magntico de 90
proporciona o desejvel desempenho do filtro. J para capacitores em paralelos, grandes
distncias entre componentes necessrio. Para indutores feito o desacoplamento da mesma
forma descrita para os capacitores, conforme Figura 6.27.
(a) (b)
Figura 6.27: Correta localizaao dos capacitores e indutores para evitar acoplementos.
J a Figura 6.28 mostra a localizao dos capacitores para evitar os acoplamentos
entre indutores e capacitores.
(a) (b)
Figura 6.28: Localizao do Indutor e do capacitor para evitar acoplamentos (a) Incorreta
posicionamento, (b) correto posicionamento.
110
Reduo dos Parasitas
Como mencionado no item 7.5 o rudo conduzido de modo comum diretamente
dependente das capacitncias parasitas do conversor, sendo a principal delas a capacitncia
que se estabelece entre o n central da clula de comutao do conversor Boost, que
conectado ao dreno (ou coletor) da chave principal, e o chassi. Essa capacitncia depender da
rea da trilha do circuito impresso usada nesse respectivo n, da rea do dissipador e da
distncia desses elementos at o terminal de aterramento, que muitas vezes est em contato
com o gabinete que abriga o conversor.
Como o dissipador normalmente fixado (no necessariamente com contato eltrico) no
prprio terminal de dreno (no caso do MOSFET), ou seja, justamente ao ponto de maior dv/dt,
e no h como evitar isso. Isso acontece porque a parte traseira das chaves semicondutoras
sempre conectada ao terminal do dreno para melhor drenar o calor da juno para o
dissipador, logo haver uma capacitncia parasita entre o dissipador e o chassi aterrado,
conforme Figura 6.29. Como soluo para reduo do efeito desta capacitncia existe algumas
medidas que podem ser tomadas:
a) Aumento da distncia entre o dissipador e o chassi aterrado no caso do dissipador no
estar aterrado, Figura 6.29 [74].
b) Utilizar um isolante eltrico entre a chave e o dissipador, como uma lmina de mica.
Isso ajuda a diminuir a capacitncia total, pois produz um caminho com duas
capacitncias em srie, uma da chave at o dissipador, e outra do dissipador at o
chassi. Portanto, existe uma capacitncia a mais no caminho comparado com um caso
sem a isolao, o que diminui a capacitncia resultante, Figura 6.30 [85].
c) Ao desenvolver o layout da placa, tentar deixar o dissipador o mais afastado possvel
das paredes da caixa, ou seja, do chassi, se este for metlico.
Figura 6.29: :Capacitncia parasita entre o dispositivo semicondutor e o chassi.
111
Figura 6.30: :Reduo da capacitncia parasita entre o dispositivo semicondutor e o dissipador com
insero de uma capacitancia srie entre o dispositivo semicondutor e o chassi.
No caso de montagens dentro de gabinetes, no h necessidade de aterrar o
dissipador, como mostrado nas figuras, Figura 6.29 e Figura 6.30. J no caso em que o
dissipador fica exposto e pode ser tocado por pessoas, ele necessita ser conectado ao algum
aterramento seguro, por razes de segurana. Nesse caso, um material condutor de calor
inserido entre a chave e o dissipador para haver um melhor contato trmico entre eles, e
tambm por razes de segurana esse condutor de calor necessita ser isolado eletricamente.
Dessa forma uma capacitncia parasita, associada com o material isolante ser gerada entre o
dreno do mosfet e o dissipador, como mostrado na Figura 6.31. Como soluo para reduo
desta capacitncia parasita algumas medidas podem ser tomadas de acordo com[69], [85]:
a) Utilizar um capacitor em srie entre o dissipador e o terra, conforme Figura 6.32. Isso
ajuda a diminuir a capacitncia total, pois produz um caminho com duas capacitncias
em srie, uma da chave at o dissipador, e outra do dissipador at o terra.
b) Utilizar um material condutor entre o isolante trmico e o dissipador, Figura 6.33. Isso
ajuda a diminuir a capacitncia total, pois produz um caminho com duas capacitncias
em srie, uma da chave at o dissipador, e outra do dissipador at o terra.
c) Quando utilizada a isolao, conectar o dissipador ao terminal source (para Mosfet ou
emissor no caso de um IGBT). Essa atitude faz com que o dissipador atue como uma
blindagem desviando a corrente para o source. Entretanto, essa opo tem a
desvantagem de aumentar as perdas capacitivas da chave principal, e alm disso,
poderia exigir que o terminal do source sempre fosse conectado no condutor neutro,
por questes de segurana (choque eltrico no dissipador).
Figura 6.31:Capacitncia parasita entre o dispositivo semicondutor e o dissipador.
112
Figura 6.32: Reduo da capacitncia parasita entre o dispositivo semicondutor e o dissipador com
insero de uma capacitancia srie entre o dissipador e o terra.
Figura 6.33: Reduo da capacitncia parasita entre o dispositivo semicondutor e o dissipador com
insero de uma capacitancia srie entre o dispositivo semicondutor e o dissipador.
7.6.2 Mtodo Corretivo
6.6.2.1 Filtro de EMI
Como j foi dito, o mtodo corretivo faz o bloqueio do rudo existente atravs de
filtragem. A Figura 6.34(a) representa a topologia de filtro mais utilizada para o controle da
EMI conduzida, chamada de filtro PI balanceado. uma topologia compacta, pois utiliza
apenas um ncleo magntico, e eficiente, pois tem ao em ambos os tipos de rudo, atuando
tanto no rudo de modo diferencial como no rudo de modo comum.
Os indutores so acoplados em um nico ncleo com a finalidade de apresentar uma
baixa impedncia ao rudo diferencial, mas uma alta impedncia ao de modo comum, devido
polaridade do acoplamento. Correntes em sentidos opostos nas bobinas, como por exemplo,
entrando no ponto na bobina superior e saindo no ponto na bobina inferior, causam fluxos em
sentidos opostos no material magntico. Consequentemente uma bobina anula a outra e a
impedncia resultante idealmente nula quando as correntes tiverem a mesma magnitude e as
bobinas o mesmo nmero de espiras. Quando ambas as correntes entram ou saem dos pontos
simultaneamente, os fluxos se somaro e as bobinas apresentaro uma alta impedncia
indutiva, justamente o que acontece com as correntes de modo comum.
113
Essa anlise deixa clara a presena da impedncia indutiva para o rudo de modo
comum. Entretanto, idealmente no h indutncia no caminho do rudo diferencial. Nesse
caso, o que ocorre na prtica, que a indutncia de disperso das bobinas, que em muitos
casos malfica, aqui utilizada para a filtragem do rudo diferencial. Ento para termos uma
viso qualitativa verdadeira do filtro preciso enxerg-lo como na Figura 6.34(b).
Outro aspecto positivo dessa topologia que o acoplamento dos indutores LCM
permite uma alta amplitude de corrente de modo diferencial, mesmo com a utilizao de um
pequeno ncleo magntico, pois os fluxos tm sinais opostos em cada bobina, e isso evita a
saturao do ncleo magntico. A corrente de entrada pode atingir valores de pico bem
superiores s correntes de modo comum que so geradas nas comutaes, que figuram cerca
de meio volt apenas. Se o acoplamento no fosse utilizado, cada indutor precisaria comportar
esses picos de corrente sem atingir a saturao, o que certamente exigiria um ncleo
magntico muito maior do que aquele necessrio para suportar apenas as correntes de modo
comum [85].
(a) (b)
Figura 6.34: (a) Estrutura do Filtro PI que atua em ambos os tipos de rudo conduzido. (b) Circuito
equivalente do filtro PI.
A Figura 6.35 contm os circuitos equivalentes do filtro PI balanceado segundo o tipo
de rudo conduzido. Na Figura 6.35 (a) tem-se o circuito equivalente para a filtragem do
rudo de modo comum, onde se observa a presena de apenas um capacitor e um indutor. A
fonte de rudo representada com uma fonte de corrente, pois dessa forma que o mesmo
transmitido. O resistor (RLISN ) representa a impedncia que o rudo experimentar na LISN
(Line Impedance Stabilizing Network). Uma rpida anlise na Figura 6.35(a) permite a
deduo de que o filtro em questo 40dB/dec, uma vez que a fonte de corrente aplicada ao
capacitor CCM proporciona 20dB/dec de atenuao, e a tenso do capacitor aplicada ao
circuito RL os outros 20dB/dec.
J na Figura 6.35(b), no caso da atenuao do rudo de modo diferencial, alm do
indutor existem ainda outros dois capacitores, o que aumenta a ordem do filtro, e faz com que
o mesmo atenue a uma taxa de 60dB/dec.
114
(a)
(b)
Figura 6.35: Circuitos equivalentes para o filtro PI balanceado segundo o tipo de rudo. (a) Circuito
equivalente para filtragem do rudo de modo comum. (b) Circuito equivalente para filtragem do rudo de
modo diferencial
6.6.2.2 Projeto do Filtro de EMI
A Figura 6.36 mostra uma diagrama tpico de uma medida de EMI conduzida.
Figura 6.36: Setup para medio de EMI conduzida.
A tenso do rudo, medida da resistncia de 50 contm tanto o rudo de modo
diferencial quanto o rudo de modo comum. Como j foi visto cada modo de rudo tem seu
respectivo filtro de EMI, mostrado na Figura 6.35 (a) e (b). Os capacitores CDM afetam
somente o rudo de modo diferencial. J os capacitores CCM afetam tanto o rudo de modo
comum quanto o rudo de modo diferencial, mas como o valor de CDM muito grande esse
efeito, sobre o rudo diferencial, pequeno. No caso do indutor acoplado de modo comum,
LCM afeta somente o rudo de modo comum idealmente, mas na prtica, a indutncia de
disperso entre os dois enrolamentos afeta o rudo de modo diferencial. Similarmente essa
115
indutncia de disperso, LDM, atua sobre os dois modos de rudo, mas seu efeito no rudo de
modo comum muito pequena por causa do grande valor do indutor de modo comum.
Logo, para o projeto do filtro de EMI, h a necessidade do conhecimento da freqncia
de corte dos dois filtros. Isso obtido atravs da anlise dos rudos separadamente, do rudo
total gerado com o uso de um separador de rudo e seguindo os passos a seguir, tem-se a
freqncia de corte de cada filtro:
Passo 1: Medir o rudo diferencial e comum com a utilizao do separador de rudo, sem
filtro, e obter as tenso de modo comum e diferencial de cada rudo.
Passo 2: Deteco do Harmnico Crtico. O primeiro harmnico que entra na faixa da
norma de interferncia eletromagntica, acima de 150kHz, a freqncia de pior caso
(harmnico crtico), ou seja, a necessidade de atenuao mxima para atingir conformidade
com a norma.
Passo 3: Traar uma reta, com inclinao determinada pela ordem do filtro, a partir do
valor de pico do harmnico crtico, em direo origem, at uma linha imaginaria, paralela
ao eixo das freqncias, que parte do limite da norma. A Figura 6.37 mostra a obteno da
freqncia de corte para o rudo de modo diferencial. Para a obteno da freqncia de corte
do rudo de modo comum seguem-se os mesmos passos.
Passo 4: A interseco da reta do passo 3 com a linha horizontal determina a freqncia
de corte do filtro de acordo com a Figura 6.37. Similarmente a freqncia de corte para o
filtro de modo diferencial pode ser obtida. E com as equaes (4.1) e (4.2), listadas abaixo,
so projetados facilmente os componentes de cada filtro como mostrado por [88] .
Figura 6.37: Obteno das freqncias de corte do rudo de modo diferencial e comum.
116
_
1 1
2
( ) .
2 . t
= =
X DM
C DM DM
C C
f L
(4.1)
_
1 1
2
( ) .
2 . 2.
C CM Y
L
CM
f C t
= (4.2)
Onde:
x
C : Capacitor de modo diferencial.
y
C : Capacitor de modo comum.
L
CM
: Indutncia de modo comum. L
DM
: Indutncia de modo diferencial.
_ C CM
f : Freqncia de Corte de modo comum.
_ C DM
f : Freqncia de Corte de modo diferencial.
6.6.2.3 Separador de Rudo
O espectro de rudo medido diretamente dos resistores da LISN o rudo total. Para
analisar o rudo de modo diferencial e rudo de modo comum separadamente, um separador de
rudo deve ser usado para separar rudo diferencial do comum [89].
O conceito do separador de rudo muito simples. Na Figura 6.38 pode-se ver a
representao do funcionamento deste conceito. Dois sinais (A e B) derivados da LISN
consistem de ambos os rudos, diferencial e comum. Contudo, um dos sinais um vetor soma
destes dois modos, e o outro sinal um vetor diferena dos dois modos.
Isso realizado com o uso de um equipamento chamado power combiner de 0 e 180.A
sada do 0 a soma dos dois sinais de entrada, e a sada do 180 a diferena dos sinais de
entrada. No separador de rudo, o 0 power combiner cancela a componente diferencial e
permite a passagem da componente comum. J o 180 power combiner cancela a componente
comum e permite a passagem da componente diferencial. A insero de um separador de
rudo no perturba o setup de medida porque a impedncia vista pelo ponto A em relao ao
aterramento (ou ponto B para o terra) ainda 50.
(a)
117
(b)
Figura 6.38: Princpios do Separador de Rudo.(a) Separaao do rudo de modo diferencial, (b) Separao
do rudo de modo comum.
7.7. Simulao de EMI Conduzida
Conforme foi mencionado no item 7.5 o rudo de modo diferencial dependente
exclusivamente da corrente que circula no circuito. J o rudo de modo comum diretamente
dependente das capacitncias parasitas de toda montagem, logo so muito difceis de serem
estimadas. Dessa forma as simulaes apresentadas a seguir so da interferncia
eletromagntica conduzida de modo diferencial. Foram realizadas simulaes para os trs
conversores (Boost, Boost Intercalado e Dual Boost) com o auxilio do software Psim e
MatLab. Em um primeiro momento foram realizadas simulaes desconsiderando as
capacitncias parasitas do indutor Boost. Em um segundo momento foi modelado essas
capacitncias parasitas dos indutores e novamente realizado as medidas.
7.7.1 Simulaes de EMI Conduzida Componentes Ideais
Figura 6.39: Interferncia Eletromagntica do conversor Boost e Limites da Norma IEC 62040-2.
118
Figura 6.40:Interferncia Eletromagntica do conversor Dual Boost, Limites da Norma IEC 62040-2.
Figura 6.41: Interferncia Eletromagntica do conversor Boost Intercalado e Limites da Norma IEC
62040-2.
7.7.2 Simulaes de EMI Conduzida Componentes No-Ideais
Conforme foi mencionado no item 7.5 os parasitas presentes no indutor Boost podem
proporcionar um caminho para circulao do rudo de modo diferencial, j que o indutor pode
deixar de se comportar como um indutor puro dependendo da freqncia do sinal que circula
pelo mesmo. Para mostrar o efeito destes parasitas sobre a interferncia eletromagntica
conduzida de modo diferencial h necessidade de modelar-se o indutor.. A seguir
119
apresentado o modelo utilizado para obteno dos parasitas dos indutores implementados em
laboratrio. apresentado tambm simulaes mostrando o impacto dos parasitas sobre o rudo.
7.7.3 Modelo Equivalente do Indutor
A modelagem do indutor foi realizada de acordo com [75] e o seu modelo equivalente
pode ser visto na Figura 6.42. Na Figura 6.43 so apresentados os indutores sob testes, os
quais foram levantadas suas curvas de impedncias com a utilizao do analisador de
impedncia, rede e espectro (Agilent-4395A), obtendo dessa forma as figuras Figura 6.44,
Figura 6.45 e Figura 6.46, as quais mostram os picos e os vales de impedncia dos indutores
em questo. Em seguida foi feito uma aproximao dos valores do modelo equivalente do
indutor (Figura 6.42) com o uso do software MatLab obtendo os valores mostrados na Tabela
6-1. J nas figuras Figura 6.47, Figura 6.48 e Figura 6.49 so mostrados o impacto dos
parasitas dos indutores na interferncia eletromagntica conduzida de modo diferencial para
os indutores montados no laboratrio.
Figura 6.42: Modelo Equivalente do Indutor.
(a) (b) (c)
Figura 6.43: Foto dos Indutores Implementados.(a) Indutor Boost, (b) Indutor Boost Intercalado, (c)
Indutor Dual Boost.
120
Tabela 6-1: Valores obtidos nas aproximaes das curvas Indutores.
Indutor
Indutor Boost
Indutor Boost
Intercalado
Indutor Dual
Boost
L1 186H 175H 145H
L2 3.5H 6H 3H
C1 80F 125F 80F
R1 3 3 3
R2 43k 30k 40k
R3 0.5k 3.5k 2.5k
Figura 6.44: Circuito equivalente do Indutor Boost Medido.
Figura 6.45: Circuito equivalente do Indutor Boost Intercalado Medido.
121
Figura 6.46: Circuito equivalente do Indutor Dual Boost Medido.
7.7.4 Simulaes de EMI Conduzida Componentes Reais
10
6
10
7
0
20
40
60
80
100
120
140
160
Espectro Harmnico - Boost
Frequncia
d
B
/
u
V
Interferncia Eletromagntica Conduzida
Limits Quasi-Peak
Limits Average
Figura 6.47: Interferncia Eletromagntica do conversor Boost considerando o modelo do indutor e
Limites da Norma IEC 62040-2.
122
10
6
10
7
0
20
40
60
80
100
120
140
160
Espectro Harmnico - Boost Intercalado
Frequncia
d
B
/
u
V
Limits Quasi-Peak
Limits Average
Figura 6.48: Interferncia Eletromagntica do conversor Boost Intercalado considerando o modelo do
indutor e Limites da Norma IEC 62040-2.
10
6
10
7
0
20
40
60
80
100
120
140
160
Espectro Harmnico - Dual Boost
Frequncia
d
B
/
u
V
Limits Quasi-Peak
Limits Average
Figura 6.49:Interferncia Eletromagntica do conversor Dual Boost considerando o modelo do indutor e
os Limites da Norma IEC 62040-2.
123
Captulo 7
RESULTADOS EXPERIMENTAIS
7.1. Introduo
Esse captulo apresenta os resultados experimentais das trs topologias abordadas neste
trabalho. Primeiramente so apresentadas as especificaes de todos os dispositivos
semicondutores utilizados, bem como dos elementos passivos de cada montagem. A seguir,
resultados de simulao e para finalizar resultados experimentais.
7.2. Especificaes dos prottipos
Na Tabela 7-1 esto os parmetros utilizados para o projeto dos conversores Boost, Boost
Intercalado e Dual Boost. Deve-se salientar que devido ao fato da conversor Boost Intercalado
operar com duas clulas boost intercaladas, a freqncia de chaveamento de cada clula a
metade da utilizada pelos outros conversores, ou seja, 12kHz. A escolha dessa freqncia se
deve ao fato que dessa forma a freqncia do ripple da corrente de entrada dos trs
conversores serem idnticas.
Tabela 7-1: Parmetros de Projeto
Especificaes
Tenso de Entrada 220V15%
Tenso de Sada 360V
Potncia de Sada 6kW
Freqncia de Chaveamento 24kHz
Ripple de Corrente 45%
Temperatura ambiente 25C
124
J na Tabela 7-2 so apresentados os valores projetados dos elementos passivos para que
os conversores operarem como PFC. Tais elementos foram projetados segundo as equaes
apresentadas nos captulos 2, 3 e 4 respectivamente. Pode-se notar que os valores de
indutncia so diferentes entre si. Isso se deve ao fato dos indutores terem sidos projetados
para que os trs conversores apresentassem os mesmos valores de THD e com o objetivo de
apresentarem o mesmo filtro de entrada.
Tabela 7-2: Valores dos elementos passivos.
Especificaes
Conversor
Boost
Conversor
Boost Intercalado
Conversor
Dual Boost
Capacitor de Barramento 14.1mF 14.1mF 14.1mF
Indutor 186H 2x175H 145H
7.3. Especificaes dos Dispositivos Semicondutores
Com os parmetros de projeto definidos na Tabela 7-1 e com os valores dos elementos
passivos especificados pela
J na Tabela 7-2 so apresentados os valores projetados dos elementos passivos para que
os conversores operarem como PFC. Tais elementos foram projetados segundo as equaes
apresentadas nos captulos 2, 3 e 4 respectivamente. Pode-se notar que os valores de
indutncia so diferentes entre si. Isso se deve ao fato dos indutores terem sidos projetados
para que os trs conversores apresentassem os mesmos valores de THD e com o objetivo de
apresentarem o mesmo filtro de entrada.
Tabela 7-2 pode-se especificar os dispositivos semicondutores. A seguir so
apresentados os clculos dos esforos de corrente para cada dispositivo semicondutor para as
trs topologias estudadas. Todos os clculos a seguir foram comprovados atravs de
simulaes com o auxlio do software Psim. Logo na Tabela 7-3 so mostrados os
dispositivos semicondutores utilizados.
7.3.1 Conversor Boost
Corrente na Chave
6000
27.27
_
220
=
=
W
I A
ac rms
V
0, 20.27, 27 5, 45 A = = I A
125
0
8 8 311
. 1 . 27.27. 1 . 14.08
_ _
3. 3. 360 t t
= = =
V
pico
I I A
S rms ac rms
V
0
2 2 2 2 311
. .(1 . ) 27.27. .(1 . ) 7.89
_
4 4 360
V
pico
I I A
s ac rms
V
t t
t t
= = =
. 2 27, 27. 2 5, 45 44, 02
_ _
= + A = + = I I I A
S pico ac rms
Corrente no Diodo
0
16 16 360
. . 16.667. . 23.4
_
3 3. 311 t t
= = =
pico
V
I I A
D rms dc
V
6000
16.667
360
= =
=
D
W
I I A
dc
V
_
360
2. . 2.16.667. 5, 45 44, 03
311
= + A = + =
D pico dc
M
V
I I I A
V
Corrente no Diodo da Ponte Retificadora
_ _
2 2
. .27,27 19,283
2 2
D rms ac rms
I I A = = =
_
2 2
. .27,27 12,2758
D ac rms
I I A
t t
= = =
_ _
. 2 27, 27. 2 5, 45 44, 02 = + A = + =
D pico ac rms
I I I A
7.3.2 Conversor Boost Intercalado
Corrente na Chave
0
8 27.27 8 311 _
. 1 . . 1 . 7.04
_
3. 2 3. 360 t t
= = =
I V
ac rms pico
I A
S rms
n V
0
2 2 27.27 2 2 311 _
. .(1 . ) . .(1 . ) 3.945
4 2 4 360
t t
t t
= = =
I V
ac rms pico
I A
s
n V
Corrente no Diodo
16 16.667 16 360
. . . . 11.7
_
3 2 3. 311 t t
= = =
I
V
dc
I A
D rms
n V
M
126
6000
8.335
2.360
= = =
D
I
W
dc
I A
n V
_ _
2 2
. .27,27 19,283
2 2
D rms ac rms
I I A = = =
_
2 2
. .27,27 12,2758
D ac rms
I I A
t t
= = =
_ _
. 2 27, 27. 2 5, 45 44, 02 = + A = + =
D pico ac rms
I I I A
7.3.3 Conversor Dual Boost
Corrente na Chave
0
1 4 4 311
. . 27.27. 0.5 . 9.954
_ _
2 3. 3. 360 t t
= = =
V
pico
I I A
S rms ac rms
V
0
2 2 311
. .(1 . ) 27.27. .(1 . ) 3.944
_
4 4 360
t t
t t
= = =
V
pico
I I A
s ac rms
V
. 2 27, 27. 2 5, 45 44, 02
_ _
= + A = + = I I I A
S pico ac rms
Corrente no Diodo
_ _
27.27 9.954 17.316
_
= = =
IN RMS S RMS
I I I A
D rms
6000
8.333
2.360
= =
=
D
W
I I A
dc
V
_
360
2. . 2.16.667. 5, 45 44, 03
311
= + A = + =
o
D pico dc
pico
V
I I I A
V
_ _
2 2
. .27,27 19,283
2 2
D rms ac rms
I I A = = =
_
2 2
. .27,27 12,2758
D ac rms
I I A
t t
= = =
Tabela 7-3: Dispositivos semicondutores utilizados nas montagens.
Chave (IGBT) Diodo Ponte Retificadora
Conversor Boost IRGP50B60PD1 30EPH06 KBPC50
Conversor Boost Intercalado IRGP30B60KD-E 10ETF06S KBPC50
127
Conversor Dual Boost IRGP30B60KD-E 10ETF06S
No h ponte
retificadora
7.4. Simulaes dos Conversores
As simulaes foram realizadas para os parmetros descritos pela Tabela 7-1 e
atravs do software Psim. As figuras abaixo, Figura 7.1, Figura 7.2 e Figura 7.3 , apresentam
os resultados de simulao para os conversores Boost, Boost Intercalado e Dual Boost
operando como PFC com a utilizao do controle descrito no Anexo B.
Figura 7.1: Conversor Boost operando como PFC.
128
Figura 7.2: Conversor Boost Intercalado operando como PFC.
129
Figura 7.3: Conversor Dual Boost operando como PFC.
As figuras, Figura 7.4, Figura 7.5, Figura 7.6 e Figura 7.7 apresentam uma
comparao dos seus harmnicos com relao norma IEC 61000-3-4. Foram analisados
todos os harmnicos at o 40 harmnico conforme estipulado pela norma.
Figura 7.4 Harmnicos de Corrente dos conversores em comparao com a Norma IEC 61000-3-4.
Harmnicos do 2 ao 10.
Figura 7.5: Harmnicos de Corrente dos conversores em comparao com a Norma IEC 61000-3-4.
130
7.5. Resultados Experimentais
7.5.1 Modo de conduo Descontnuo
Conversor Boost
131
Figura 7.8: Conversor Boost operando como PFC, modo de conduo descontnuo, Po=350W. Tenso de
entrada e corrente de entrada.
Figura 7.9: Conversor Boost operando como PFC, modo de conduo descontnuo, Po=350W. Corrente
do indutor.
Conversor Boost Intercalado
132
Figura 7.10: Conversor Boost Intercalado operando como PFC, modo de conduo descontnuo,
Po=350W. Tenso de entrada e corrente de entrada.
Po=350W. Corrente dos indutores.
133
Po=350W. Corrente do indutores intercalados.
Conversor Dual Boost
Conforme foi dito no captulo 4, o conversor Dual Boost uma fonte de rudo de modo
comum devido ao fato do conversor, no semi- ciclo negativo, o terra da sada ligado ao terra
da entrada atravs do indutor. A presena do indutor entre os terras de entrada e sada,
juntamente com as capacitncias parasitas deste caminho faz com que este conversor seja uma
fonte de rudo de modo comum principalmente neste semi-ciclo. Essa fonte de rudo interfere
no sinal amostrado fazendo com que o micro-controlador no consiga ler o sinal de entrada,
conforme Figura 7.13. Como soluo, tentou-se isolar a parte da potncia do controle, o que
no ocorre nos conversores Boost e Boost Intercalado. Dessa forma, necessitou-se da
utilizao de uma nova fonte, para essa isolao e a tenso de sada agora medida
isoladamente atravs de um sensor de tenso. Na Figura 7.14 mostrado o sinal da tenso de
entrada agora com a isolao, e pode-se perceber que a isolao j proporcionou uma melhora
no sinal, mas ainda h a necessidade de filtragem desse sinal antes de sua aquisio pelo
micro-controlador.
134
Figura 7.13: Sinal amostrado da tenso de entrada.
Figura 7.14: Sinal amostrado da tenso de entrada aps isolao da parte da potencia da placa de
controle.
135
7.5.2 Modo de Conduo Misto
Figura 7.15: Conversor Boost operando como PFC, modo de conduo misto, Po=800W. Tenso de
entrada e corrente de entrada.
136
CONCLUSES GERAIS
137
REFERNCIAS
Referencias conversor Boost
[1] Small-Signal Modeling and Linear Control of a Dual Boost Power Factor Correction Circuit
[2] Digitally controlled Boost Power Factor Correction Converters Operating in Both Continuous
and Discontinuous Conduction Mode
[3] Implementation of a Three-Level Rectifier for Power Factor Correction
[4] Single Phase Power Factor Correction: A Survey
[5] Pomlio
[6] Analysis and Implementation of a Three-Level PWM Rectifier/Inverter
[7] Interleaved-Boost-Input Type Isolated Full Bridge PFC Converter
[8] A Novel Technique to Achieve Unity Power Factor and Fact Transient Response in AC-to-DC
Converters
[9] Conducted EMI Issues in a 600-W Single-Phase Boost PFC Design
[10] EMI strategy for a New Generation 2750W Rectifier
[11] A Self Controlled Power Factor Correction Single-Phase Boost Pre-Regulator
[12] DC Voltage Sensorless Single-Phase PFC Converter
[13] A New ZVS-PWM Unity Power Factor Rectifier with Reduced Conduction Losses
[14] Design Considerations for optimizing performance & cost of Continuous Mode Boost PFC
Circuits
[15] A Comparative Study of Soft-Switched CCM Boost Rectifiers and Interleaved Variable-
Frequency DCM Boost Rectifier
[16] Interleaved Boost Power Factor Corrector Operating in Discontinuous-Inductor-Currrent Mode
[17] Input Current Analysis of Interleaved Boost Converters Operating in DCM
[18] Topologies and Design Considerations for Distributed Power System Applications
[19] Input Current Distortion of CCM Boost PFC Converters Operated in DCM
[20] Development of the High Power Factor High Efficiency Soft-switching Power Supply for
Telecommunication Application
[21] Interleaved Boost Converter With Intrinsic Voltage-Doubler Characteristic for Universal-Line
PFC Front End
Referencias conversor Boost Intercalado
[22] Garth, D. R. et al. ,Multi-phase 2Kilowatt, High voltage, Regulated Power Supply, in
Proceedings of the IEEE PCSC 1971 Power Conditioning Specialists Conference, p.110-116,
1971.
138
[23] Power-Factor Correction with Interleaved Boost Converters in Continuous-Inductor-Current
Mode.
[24] Analysis of interleaved dual boost converter with integrated magnetics: signal flow graph
approach
[25] 1 KW Dual Interleaved Boost Converter for Low Voltage Applications
[26] Interleaved Boost Converter With Intrinsic Voltage-Doubler Characteristic for Universal-Line
PFC Front End
[27] A ZCT Auxiliary Commutation Circuit for Interleaved Boost Converters Operating in Critical
Conduction Mode.
[28] Sliding-Mode Control of Interleaved Boost Converters.
[29] Small-Signal Modeling and Linear Control of a Dual Boost Power Factor Correction Circuit.
[30] 350-W, Two-Phase Interleaved PFC Pre-regulator Design Review Aplication Note.
[31] Advantages of interleaved boost converters for PFC.
[32] Input Current Analysis of Interleaved Boost Converters Operating in DCM.
[33] Control Strategy of an Interleaved Boost Power Factor Correction Converter.
[34] Power Switch Driving Techniques in Single-phase Dual-Parallel Interleaved Boost PFC.
[35] Pomlio.
[36] Maximum power point tracking of coupled inductor interleaved boost converter supplied PV
system.
[37] Dissertao do Marquinhos.
[38] Generalized Switching Logic Scheme For CCM-PFC Interleaved Boost Converters.
[39] Input Current Distortion of CCM Boost PFC Converters Operated in DCM
[40] Interleaved-Boost-Input Type Isolated Full Bridge PFC Converter.
[41] A New ZVS Semiresonant High Power Factor Rectifier with Reduced Condution Losses (Dual
Boost).
Circuits.
Frequency DCM Boost Rectifier.
[44] Interleaving to Reduce Reverse Recovery Loss in Power Factor Correction Circuits.
Referencias conversor Dual Boost
[45] A New Passive Soft-Switching Dual-Boost Topology For Power Factor Correction
[46] A High-Performance Single-Phase Rectifier with Input Power Factor Correction.
[47]
Evaluation of Power losses in Different CCM Mode Single-Phase Boost PFC Converters via a
Simulation Tool.
139
[48] Performance Evaluation of Bridgeless PFC Boost Rectifiers.
[49] Control of A Dual Boost Power Factor Corrector For High Power Applications- A. Pictkicwicz
and D.Tollik, " New high power singlc-phasc power factorcorrector with soft-switching, "
[50] Comparative Evaluation of Single-phase Unity Power Factor ac-dc Boost Converter
Topologies.
[51] Modelling and simulation of power factor corrected ACDC converters.
[52] Pomlio
[53] Interleaved-Boost-Input Type Isolated Full Bridge PFC Converter.
[54] Common Mode Noise Modeling and Analysis of Dual Boost PFC Circuit.
Circuits.
[56] A New Single-Phase ZCS-PWM Boost Rectifier With High Power Factor and Low Conduction
Losses
Circuits
Frequency DCM Boost Rectifier
[59] Common Mode Noise Reduction for Boost Converters Using General Balance Technique
[60] A New ZVS Semiresonant High Power Factor Rectifier with Reduced Condution Losses.
[61] Digitally controlled Boost Power Factor Correction Converters Operating in Both Continuous
and Discontinuous Conduction Mode.
[62] Input Current Distortion of CCM Boost PFC Converters Operated in DCM.
Referencias conversor Intercalado Boost
Capitulo 5
[63] Dissertao Zambra
[64] Dissertaao Daniel
[65] Artido Zambra
[66] Catlogo do fabricante dos dissipadores
Referncias Capitulo 6
[67] Projeto de Redes Tutoriais, documentao on-
line,http://www.projetoderedes.com.br/tutoriais/tutorial_interferencia_eletromagnetica01.php
140
[68] R. Redl, Power Electronics and Electromagnetic Compatibility, Power Electronics Specialists
Conference, 1996. PESC '96 Record., 27th Annual IEEE Volume 1, 23-27 June 1996 Page(s):15 - 21
vol.1.
[69] Apostila didtica, Curso de Compatibilidade Eletromagntica, So Paulo, 2006.
[70]
R. Redl, Electromagnetic Environment a Impact of Power Electronics Equipment Industry
Applications, IEEE Transactions on, vol. 89, pp. 926-938, 2001.
[71] EMC Standards for appliances, documentao on-line,
http://www.electronics-project-design.com/EMC.html
[72] Y. Tang, High Power Inverter EMI characterization and Improvement Using Auxiliary Resonant
Snubber Inverter, Master of Science in Electrical Engineering, Faculty of the Virginia Polytechnic
Institute, Blacksburg, Virginia, 1998.
[73] B. Lu, W. Dong, S. Wang, F.C. Lee, High Frequency Investigation of Single-switch CCM Power
Factor Correction Converter, Applied Power Electronics Conference and Exposition, 2004. APEC
'04. Nineteenth Annual IEEE Volume 3, 2004 Page(s):1481 - 1487
[74] E. Hertz, Thermal and EMI Modeling and Analysis of a Boost PFC Circuit Designed Using a
Genetic-based Optimization Algorithm, Master of Science in Electrical Engineering, Faculty of the
Virginia Polytechnic Institute, Blacksburg, Virginia, 2001.
[75] L. Yang, Modeling and Characterization of a PFC Converter in the Medium and High Frequency
Ranges for Predicting the Conducted EMI, Master of Science in Electrical Engineering, Faculty of
the Virginia Polytechnic Institute, Blacksburg, Virginia, 2003.
[76] H. Ye, Z. Yang, J. Dai, C. Yan, X. Xin, J. Ying, Common Mode Noise Modeling and Analysis of
Dual Boost PFC Circuit, Telecommunications Energy Conference, 2004. INTELEC 2004. 26th
Annual International 19-23 Sept. 2004 Page(s):575 - 582
[77] J. M. Cyr, H. Soin, C. Zaharia , EMI Strategy for a New Generation 2750W Rectifier , Industry
Applications, IEEE Transactions on, pp. 638-643, 2000
[78] Y. Liyu, L. Bing, D. Wei, L. Zhiguo, X. Ming, F.C Lee, W.G. Odendaal, Modeling and
Characterization of a 1KW CCM PFC Converter for Conducted EMI Prediction, Applied Power
Electronics Conference and Exposition, 2004. APEC '04. Nineteenth Annual IEEE Volume 2, 2004
Page(s):763 769
[79] W. Zhang,Integrated EMI/Thermal Design for Switching Power Supplies,Master of Science in
Electrical Engineering, Faculty of the Virginia Polytechnic Institute, Blacksburg, Virginia, 1998.
[80] A. Lissner; E. Hoene; B. Stube; S. Guttowski, Predicting the influence of placement of passive
components on EMI behaviour Power Electronics and Applications, 2007 European Conference on
2-5 Sept. 2007 Page(s):1 10.
[81] EMI - Interferncia Eletromagntica, documentao on-line,
http://www.profibus.org.br/artigos/EMI_Interferencia_Eletromagnetica.pdf
[82] Inovao Tecnolgica, documentao on-line,
http://www.inovacaotecnologica.com.br/noticias/noticia.php?artigo=010115070718
[83] C.U Yaisom, W. Khamgern, S. Nitta, The Study and analysis of the conducted emi pruppression on
power mosfet using passive snubber circuits, Industry Applications, IEEE Transactions on, pp. 561-
564, 2002.
[84] R. Chen,Integrated EMI Filters for Switch Mode Power Supplies, Master of Science in Electrical
Engineering, Faculty of the Virginia Polytechnic Institute, Blacksburg, Virginia, 2004
[85] M. Pieniz, Anlise da Influncia da Freqncia de Comutao e da Ondulao da Corrente de
Entrada no Projeto de Conversores PFC para Minimizao do Volume de Magnticos Mestrado,
Ps-Graduao em Eng. Eltrica, UFSM, Santa Maria, 2006.
141
[86] L. Rossetto, S. Buso,G. Spiazzi, Conducted EMI issues in a 600-W single-phase Boost PFC design,
Industry Applications, IEEE Transactions on Volume 36, Issue 2, March-April 2000 Page(s):578 -
585
[87]
Tcnicas de projeto de compatibilidade eletromagntica no desenvolvimento de placas de circuito
impresso, documentao on-line, http://www.angelfire.com/pro2/elpot/Guia_PCB_EMC.pdf
[88] S. Fu-Yuan, D. Y. Chen, W.Yan-Pei, and C. Yie-Tone, A procedure for Designing EM1 Filters for
AC Line Applications Power Electronics. IEEE Transactions on, vol 11, pp 170-181, 1996.
[89] S. Qu, , D. Chen, Non-Intrinsic Differential Mode Noise of Switching Power Supplies and Its
Implications to Filter Design, Master Thesis, Faculty of the Virginia Polytechnic Institute and State
University, February 1999.
142
Apndice A
INSTRUMENTAO APLICADA PARA
MEDIO DAS GRANDEZAS
Este apndice apresenta a implementao da instrumentao utilizada para a medio
das grandezas necessrias para realizao do controle dos pr-reguladores eletrnicos
operando como correo de fator de potncia. Tais grandezas so citadas abaixo:
Corrente do Indutor;
Tenso de Entrada;
Tenso de Sada;
A.1. MEDIO DA CORRENTE DO INDUTOR
Com o objetivo de selecionar os circuitos que devem compor a instrumentao
necessria para medio da corrente de entrada deve-se primeiramente conhecer as
caractersticas deste sinal. Desta forma, o sinal da corrente de entrada a ser medido tem as
seguintes caractersticas:
Onda com forma triangular;
Valor mximo de 45A;
Sinal com freqncia de 24kHz;
Aquisio por sensor de efeito Hall.
Analisando as caractersticas do sinal, conclui-se que a instrumentao dever conter
os seguintes componentes:
Estgio amplificador com funo de ajuste do nvel de tenso e eliminao de
rudos;
Estgio inversor para correo da polaridade para o conversor Dual Boost;
143
A.1.1 Conversor Boost
Figura A. 1: Medio da Corrente do Indutor Conversor Boost.
A.1.2 Conversor Boost Intercalado
Figura A. 2: Medio da Corrente do Indutor Conversor Boost Intercalado.
144
A.1.3 Conversor Dual Boost
Figura A. 3: Medio da Corrente do Indutor Conversor Dual Boost.
A.1.4 Listas de Componentes Medio da Corrente de Entrada
Conversor Boost
Tabela A. 1: Lista de componentes Medio da Corrente de Entrada Conversor Boost.
Componentes Valor Quantidade
Resistor R1 330 1
Resistor R2 Trimpot 1.2k 1
Resistor R3 R4 R7 R8 1.2k 4
Resistor R5 R6 3.9k 2
TL084
LA 55-P
Amplificador Operacional
Sensor Hall
1
1
Conversor Boost Intercalado
Tabela A. 2: Lista de componentes Medio da Corrente de Entrada Conversor Boost Intercalado.
Resistor R1 R9 330 2
Resistor R2 R10 Trimpot 1.2k 2
Resistor R3 R4 R11R12 1.2k 4
Resistor R5 R6 R13R14 3.9k 4
TL084
LA 55-P
Sensor Hall
2
2
145
Conversor Dual Boost
Tabela A. 3: Lista de componentes Medio da Corrente de Entrada Conversor Dual Boost.
Resistor R1 330 1
Resistor R2 Trimpot 1.2k 1
Resistor R5 R6 3.9k 2
Resistor R12 R13 1k 2
Diodo D1, D2 1N4148 2
TL084
LA 55-P
Sensor Hall
2
1
A.2. MEDIO DA TENSO DE ENTRADA
Com o objetivo de selecionar os circuitos que devem compor a instrumentao
necessria para adquirir a tenso de entrada deve-se primeiramente conhecer as caractersticas
deste sinal:
Onda com forma senoidal;
Pico de 311V15%;
Freqncia de 60Hz;
Sinal com presena de pouco rudo devido a existncia de um filtro de grande
porte para minimizao dos efeitos de interferncia eletromagntica
Analisando as caractersticas do sinal, conclui-se que a instrumentao dever conter
os seguintes componentes:
Transformador com funo de isolao e de rebaixar o valor da tenso;
Divisor resistivo com funo de ajustar o valor do pico de tenso, proveniente
do secundrio do transformador, para um valor inferior ao nvel mximo
aceitvel pela porta AD do micro-controlador utilizado;
Estgio amplificador com funes de ajuste do nvel de tenso e eliminao
de algum rudo que permanea;
Retificador de preciso para o rebatimento do semi-ciclo negativo da onda de
tenso.
146
Figura A. 4: Medio da Tenso de Entrada Conversor Boost.
Figura A. 5: Medio da Tenso de Entrada Conversor Boost Intercalado.
147
Figura A. 6: Medio da Tenso de Entrada Conversor Dual Boost.
A.2.4 Lista de Componentes Medio da Tenso de Entrada
Tabela A. 4: Lista de componentes Medio da Tenso de Entrada.
Resistor R1 10k 1
Resistor R2 R4 R5 R6 R7 1.2k 5
Resistor R8 R9 R10 R11 R12 1.2k 5
Resistor R13 R14 R15 1.2k 3
Resistor R3 Trimpot 10k 1
Diodo D1 D2 1N4148 2
TL084
Transformador
220V/(15V+15V)
2
1
A.3. MEDIO DA TENSO DE SADA
A fim de selecionar os circuitos que devem compor a instrumentao necessria para
adquirir a tenso de sada deve-se conhecer as caractersticas deste sinal. Desta forma, o sinal
de tenso de sada tem as seguintes caractersticas:
Onda com caracterstica contnua (CC);
Valor mdio de 360V;
Sinal com presena de pequeno ripple de tenso;
148
Analisando as caractersticas do sinal que deve ser adquirido conclui-se que a
instrumentao dever conter os seguintes componentes:
Divisor resistivo com funo de ajustar o valor de tenso proveniente do barramento
de sada, para um valor inferior ao nvel mximo de tenso aceitvel pela porta AD do
microcontrolador utilizado;
Estgio amplificador com funo de ajuste do nvel de tenso;
Estgio inversor para correo da polaridade.
Figura A. 7: Medio da Tenso de Sada Conversor Boost.
Figura A. 8: Medio da Tenso de Sada Conversor Boost Intercalado.
149
Figura A. 9: Medio da Tenso de Sada Conversor Dual Boost.
A.3.4 Lista de Componentes Medio da Tenso de Sada
Tabela A. 5: Lista de componentes Medio da Tenso de Sada.
Componente Valor Quantidade
Resistor R1 1.2M 1
Resistor R2, R3, R4 22k 3
Resistor R5 1.2k 1
Resistor R6 1.5k 1
TL084 Amplificador Operacional 1
150
Apndice B
CONTROLE UTILIZADO

Fernando Beltrame - Conversor Elevador de Tensão (Boost) Como PFP PDF

Enviado por

Dados do documento

Título original

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

Fernando Beltrame - Conversor Elevador de Tensão (Boost) Como PFP PDF

Enviado por

Direitos autorais:

Formatos disponíveis

UFSM

Você também pode gostar