Revista Ilha Digital, ISSN 2177-2649, volume 1, pginas 63 71, 2009.
Artigo disponibilizado on-line
Revista Ilha Digital Endereo eletrnico: http://ilhadigital.florianopolis.ifsc.edu.br/ SISTEMA DE ALIMENTAO ININTERRUPTA CONTROLADO POR PROCESSADOR DE SINAIS DIGITAIS Leonardo G. Pinheiro 1 , Flbio A. B. Batista 2 , Everton L. F. dos Santos 3
Resumo: Este artigo apresenta o desenvolvimento do projeto eletrnico de um sistema de alimentao ininterrupta (UPS) controlado por processador de sinais digitais (DSP). Descreve-se o hardware completo da UPS a ser controlado pelo DSP e o firmware que ir controlar as estruturas conversoras individual e simultaneamente com os respectivos testes de funcionamento. Esse sistema ser utilizado como kit didtico com a finalidade de auxiliar os acadmicos a compreender a aplicao dos processadores de sinais digitais em um sistema real, neste caso a UPS. Alm disso, servir como auxlio nas atividades prticas e a explorao de vrias potencialidades do DSP. Como resultado obtido est o desenvolvimento completo do hardware juntamente com os testes de operao e a programao para testes de funcionamento em malha aberta da maioria dos conversores.
Abstract: This paper presents the development of the electronic project of a uninterruptible power supply (UPS), controlled by a digital signal processor. The complete hardware of the UPS that will be by DSP is described. Besides that, the firmware that will control the converter structures individually and simultaneously with the respective operation tests. This system will be used as a didactic kit and the purpose is to help academics to understand the application of digital signal processors in a real system, in this case the UPS. Other purposes are the help in practical activities and the development of many potentiality of the DSP. The results obtained were the complete development of the hardware together with the operation tests and the programming for operation tests in open-loop of most of the converters.
Keywords: UPS. DSP. Firmware. Digital control.
1 Acadmico do Curso Superior de Tecnologia em Sistemas Eletrnicos do IF-SC. 2 Doutor em Engenharia Eltrica e Professor do DAELN, campus Florianpolis do IF-SC <flabio@ifsc.edu.br>. 3 Mestre em Engenharia Eltrica e Professor do DAELN, campus Florianpolis do IF-SC <everton@ifsc.edu.br>.
1. INTRODUO Os sistemas de alimentao ininterrupta de energia, do ingls UPS (Uninterruptible Power Supply), tm sido procurados e utilizados pelas mais diversas reas: indstrias, hospitais, centros de processamentos de dados, sistemas de telecomunicao, entre outros. Essa demanda ocorre, pois alguns equipamentos eletroeletrnicos no podem parar o seu funcionamento, acarretando, em alguns casos, em danos irreversveis para as instituies e seus clientes. Outros equipamentos, alm de precisarem funcionar ininterruptamente, necessitam de uma energia de qualidade, sem distores e com alto rendimento. A UPS um sistema eletrnico que tem a finalidade de manter a energia eltrica na carga de forma ininterrupta. Ela composta de estruturas conversoras de energia que podem ser modeladas para sistemas de controle. Esses sistemas podem ser controlados atravs do DSP (Processador de Sinais Digitais). A utilizao da UPS como kit didtico partiu da constatao da capacidade de processamento do DSP verificada nas aulas prticas. Na disciplina da sexta fase do Curso Superior de Sistemas Eletrnicos do IF-SC, desenvolvem-se projetos de controladores digitais com DSP que atuam em uma determinada planta analgica, implementado com AmpOp. Porm, o sistema representado por essa AOC0005 63 Revista Ilha Digital, ISSN 2177-2649, volume 1, pginas 63 71, 2009. planta no apresenta caractersticas realistas dos processos encontrados na prtica utilizando de forma limitada as potencialidades do processador de sinais digitais. Alm disso, elas no representam uma aplicao real, o que tende a diminuir o interesse do acadmico. Com o desenvolvimento do projeto de uma UPS utilizada como kit didtico, os acadmicos podero aplicar os conhecimentos adquiridos ao longo do curso e controlar um sistema eletrnico de extrema importncia no mercado atual. Esse controle ser atravs da implementao de programas no processador de sinais digitais. A proposta deste trabalho partiu da vontade de criao de uma soluo didtica que auxiliasse, de alguma forma, os acadmicos e tambm professores aplicando os conhecimentos adquiridos ao longo do Curso Superior de Sistemas Eletrnicos. Aliado a isso, sugeriu-se a criao de um sistema real a ser controlado por DSP e que posteriormente seria utilizado como kit didtico nas aulas. 2. DESCRIO GERAL E PROJETO DE POTNCIA DA UPS Para o projeto em questo, ser utilizado como referncia principal o Aplicattion Report da Texas Instruments que demonstra a implementao de uma UPS On-Line Monofsica de tripla converso controlada pelo DSP TM320C2407 (TEXAS INSTRUMENTS, 1999). A principal diferena do projeto, porm, estar no valor de potncia entregue carga, o qual no ser igual do sistema proposto pela Texas Instruments. Um sistema de alimentao ininterrupta possui papel importante em estruturas nos quais a energia eltrica no pode cessar. o caso de sistemas de comunicao, microcomputadores e sistemas mdicos. Entre as vrias topologias de UPS, a UPS On-Line fornece maior proteo para a carga conectada. Entretanto, como o sistema possui vrios estgios de converso de potncia, UPSs On-Line so de alto custo e construtivamente complexas. O alto desempenho aliado ao custo dos DSPs possibilita a construo desse sistema de alimentao ininterrupta On-Line de forma rentvel e aprimorada. (TEXAS INSTRUMENTS, 1999). Neste projeto, a topologia de UPS utilizada basicamente do inversor prioritrio. Essa topologia possui tripla converso de energia (converses CA- CC, CC-CC e CC-CA). A Figura 1 apresenta o diagrama de blocos da UPS On-line de tripla converso. O estgio de correo do fator de potncia (PFC) possui um conversor CA-CC que retifica a tenso de entrada CA e cria um barramento de tenso CC enquanto mantm a corrente de entrada senoidal para obter um alto fator de potncia. Esse estgio tambm regula o nvel de tenso do barramento CC com relao variao de tenso de entrada CA. FIGURA 1 Diagrama de blocos da UPS on-line de tripla converso.
Fonte: TEXAS INSTRUMENTS, 1999, traduo nossa.
Outro estgio apresentado na Figura 1 a inverso CC-CA, que converte a tenso do barramento CC para tenso alternada de sada com a mesma frequncia da rede eltrica convencional. Um conversor CC-CC abaixador (buck) fornece energia para a bateria. Esse carregador de baterias atenua a tenso do barramento CC (em torno de 100 V) para permitir a recarga de uma bateria que possui tenso nominal contnua menor. Quando a rede eltrica no fornecer energia (falta de energia), um conversor CC-CC elevador (boost) eleva a tenso da bateria para a tenso do barramento CC. Portanto, existem dois modos de operao do sistema; no primeiro, a rede eltrica CA fornece a energia para o sistema e os estgios de PFC, carregador de bateria, inverso CC-CA operam simultaneamente; j no segundo, quando existir falha na rede CA, a bateria fornece a energia para o sistema e os estgios de converso CC-CC boost e inverso CC-CA operam simultaneamente para manter a sada CA. A Figura 2 demonstra a topologia da UPS On- Line de tripla converso. A partir da Figura 2, podem-se observar detalhadamente os circuitos que compem o sistema de UPS on-line de tripla converso. O estgio de PFC consiste nos diodos de retificao, no indutor LPFC, no diodo DPFC, na chave de potncia QPFC e no capacitor CPFC. Esse estgio controla o fator de potncia e a elevao de tenso do barramento CC. A inverso CC-CA se d atravs dos componentes QINV1, QINV2, QINV3 e QINV4 e tambm de DINV1, DINV2, DINV3 e DINV4. Os componentes LFINV e CFINV atuam como filtro. A tenso contnua obtida atravs da tenso sobre o capacitor CPFC. Nessa etapa, gerada a tenso de sada senoidal CA para carga. AOC0005 64 Revista Ilha Digital, ISSN 2177-2649, volume 1, pginas 63 71, 2009.
FIGURA 2 Topologia da UPS On-Line de tripla converso.
A converso CC-CC boost composta do componente de chaveamento de potncia QBOOST, o indutor LBOOST, o diodo DBOOST e a BATERIA como fonte de tenso contnua. A tenso de sada desse conversor est sobre o capacitor CPFC (tenso de barramento CC). importante salientar que tal converso funciona apenas quando h falha na rede CA ocorrendo um aumento da tenso de bateria para tenso de barramento CC. O estgio de carregamento de baterias (conversor buck) consiste no componente de chaveamento QBUCK, no diodo DBUCK, no capacitor CBUCK e a BATERIA que atua como carga nesse conversor associada ao indutor LBOOST. Essa etapa faz a converso CC-CC atenuando a tenso vinda do barramento CC para carregar a bateria. Toda essa estrutura de hardware da UPS, apresentada na Figura 2, ser controlada pelo processador de sinais digitais. Cada estgio da UPS visto como um sistema de controle com a respectiva modelagem matemtica dos circuitos eletrnicos. Portanto, o DSP ir controlar esses sistemas de controle e, como possui performance de 40 MIPS (milhes de instrues por segundo), ele pode controlar os sistemas em tempo real. Alm disso, o kit de DSP utilizado possui os perifricos necessrios para o controle da UPS. A Figura 3 apresenta o diagrama de blocos do sistema completo da UPS controlada pelo DSP e tambm os sinais que devem ser amostrados da UPS bem como os sinais de PWM (Modulao por Largura de Pulsos) para controle das chaves eletrnicas. Cinco amostras dos sinais da UPS so necessrias para efetuar o controle dos estgios de converso. A corrente de entrada (I_PFC), corrente no indutor do conversor Boost (I_Boost), tenso do barramento CC (V100), tenso da bateria (VBAT+) e tenso de sada da UPS (VO) sero amostradas atravs do conversor analgico-digital do kit de DSP. Alm dessas amostras, outros sinais de sada da UPS so processados: Fault em caso de problemas com as chaves de potncia, Vrede para verificar a presena da rede CA, Vsinc para obter o sincronismo do controle com a tenso senoidal da rede CA e Inibe para desabilitar todos os interruptores de potncia. FIGURA 3 Diagrama de blocos da UPS controlada pelo DSP.
Fonte: TEXAS INSTRUMENTS, 1999, traduo nossa.
Com esses sinais amostrados, o processador de sinais digitais pode implementar o controle desejado para os mltiplos estgios e calcular as razes cclicas de PWM requerida pela UPS. O clculo da razo cclica ser utilizado para gerar os sete sinais de PWM que controlaro as chaves eletrnicas de potncia. Alm disso, uma programao de tempo morto previne um curto- circuito no inversor CC-CA. 3. PROGRAMAO DO DSP Apresentam-se, a seguir, as caractersticas do DPS utilizado e fluxogramas mostrando como foi desenvolvida a programao. O processador de sinais digitais utilizado foi o TMS320LF2407A da Texas Instruments. O DSP est inserido no kit de desenvolvimento ezDSP TMS320LF2407 da Spectrum Digital que foi utilizado para programao. As principais caractersticas do DSP TMS320LF2407A (MUSSA, 2003) e de interesse no projeto da UPS so: AOC0005 65 Revista Ilha Digital, ISSN 2177-2649, volume 1, pginas 63 71, 2009. ciclo de instruo de 25ns; desempenho de 40 MIPS; at 32 K palavras de 16 bits de EEPROM Flash (4 setores); at 2,5 K palavras de 16 bits de RAM de dados/programa, sendo 544 palavras de RAM de duplo acesso e at 2 K palavras de RAM de simples acesso; dois mdulos gerenciadores de eventos (EVA e EVB); dois timers de propsito geral de 16 bits; oito canais de PWM de 16 bits; tempo-morto programvel; sincronizao para o conversor analgico digital; interface de memria externa de 64 KB de programa, 64 KB de dados e 64 KB de I/O; watchdog timer; conversor analgico-digital de 10 bits, com 8 ou 16 canais de entrada multiplexados e tempo de converso de aproximadamente 500ns; at 40 pinos de entrada e sada programveis individualmente; at cinco interrupes externas.
Outras caractersticas do processador podem ser encontradas nos manuais disponibilizados pelo fabricante (TEXAS INSTRUMENTS, 1999). Toda programao do projeto da UPS foi realizada no ambiente de desenvolvimento Code Composer fornecido pelo fabricante do kit ezDSP TMS320LF2407. Na Figura 4 mostrado o fluxograma geral do projeto utilizado na programao em linguagem Assembly. A programao que se baseia no fluxograma da Figura 4 foi realizada em linguagem Assembly. O formato numrico adotado na programao do DSP o formato Q15, operando com valores entre -1 e 1. Portanto, os resultados das operaes de produtos ficam limitados dentro desta faixa de operao (BATISTA, 2006). O programa inicia com a definio dos valores iniciais (constantes e variveis) que sero utilizados. Configuram-se os registradores de sistema, watchdog timer, interrupo, pinos de entrada e sada (I/O), conversor A/D, gerenciador de eventos (configurao do timer) e PWM. A seguir, o programa se direciona para um lao de espera at a concluso das converses analgico- digitais das cinco variveis de entrada (VBAT, V100, IBOOST, IPFC e VO). O timer1 do gerenciador de eventos A disparado com o valor referente frequncia de comutao dos conversores de potncia. O programa entra no lao de espera at o trmino da contagem do timer1 que por fim solicita as converses A/D. Aps realizar todas as converses A/D necessrias, solicitada uma interrupo pelo conversor A/D ocorrendo um desvio para rotina de interrupo. Nessa rotina, so armazenados os resultados das converses A/D, os testes de condies de funcionamento, o sincronismo e a implementao dos controladores digitais. Aps o tratamento da rotina de interrupo, o programa retorna ao lao de espera e aguarda a prxima converso A/D. 4. RESULTADOS EXPERIMENTAIS Apresentam-se, nessa seo, os testes e resultados obtidos do projeto da UPS. 4.1. Testes nas fontes de tenso Antes de qualquer teste com o prottipo, mediram-se os nveis de tenso das fontes de 15 V, -15 V, 12 V, 5 V e 3,3 V. Na fonte de 15 V houve um problema de aquecimento que foi solucionado com a insero de um dissipador. Tambm aconteceu um mau funcionamento na fonte de -15 V que apresentou rudo e problemas na partida. Esse rudo em alta frequncia interfere nas medies do conversor A/D. O problema foi resolvido na continuidade do trabalho. As outras fontes operaram normalmente. 4.2. Testes no circuito de pr-carga O circuito de pr-carga utilizado para evitar picos de tenso nos componentes do circuito de PFC quando ocorre a carga dos capacitores do barramento CC (CPFC). Portanto, aps o acionamento do trafo de 220 V / 54 V a corrente percorre por um resistor de 10 / 10 W em um intervalo de 204ms e logo aps acionado um desvio desse resistor pelo circuito de pr-carga. A Figura 5 mostra o tempo de atraso at o acionamento do circuito de pr-carga comparado com a tenso de sada do transformador de 12 V + 12 V, apenas para observar o tempo de acionamento, pois tanto o transformador de 54 V quanto o de 12 V + 12 V esto conectados rede CA. A Figura 6 apresenta o comportamento da tenso de sada do PFC comparado com a corrente de entrada do PFC. Observa-se a partida do circuito com o resistor 10 / 10 W e, logo aps, a tenso aumenta devido ao desvio desse resistor. Na parte inferior da Figura 6 apresenta-se a corrente do PFC com certa atenuao nos 204ms iniciais e, em seguida, ocorre um aumento em seu valor. Os valores de tenso e corrente mostrados so considerados sem o chaveamento do conversor. AOC0005 66 Revista Ilha Digital, ISSN 2177-2649, volume 1, pginas 63 71, 2009.
FIGURA 4 Fluxograma completo da UPS.
AOC0005 67 Revista Ilha Digital, ISSN 2177-2649, volume 1, pginas 63 71, 2009. FIGURA 5 Tempo de pr-carga.
O teste foi realizado com o auxlio de um varivolt na entrada do PFC que possibilita ajustar uma tenso de entrada menor que a do trafo de 54 V e a insero de um resistor de 100 na sada do conversor (bornes do barramento CC). FIGURA 6 Tempo de pr-carga e corrente de entrada. 4.3. Testes no circuito de sincronismo A UPS possui um circuito com comparador analgico que detecta o incio do ciclo da rede, para obter o sincronismo. A Figura 7 apresenta a tenso senoidal na sada do trafo de 12 V + 12 V que representa a rede e a sada do circuito de sincronismo Vsinc_DSP. Quando a tenso da rede maior que zero, a tenso de sada Vsinc_DSP est em nvel lgico alto. Caso contrrio, est em nvel lgico baixo, podendo-se identificar o inicio de um ciclo de rede. 4.4. Testes no circuito detector da rede Para que o DSP determine em qual modo a UPS est operando (rede ou bateria), necessrio um circuito de deteco de rede. A tenso de sada desse circuito (Vrede_DSP) e a tenso do transformador de 12 V + 12 V so mostradas na Figura 8. FIGURA 7 Sincronismo com a rede eltrica.
Observa-se que no momento em que a UPS energizada pela rede CA, o circuito identifica com nvel alto em Vrede_DSP. FIGURA 8 Deteco da presena da rede eltrica.
Da mesma forma, quando ocorre falha na rede CA o circuito identifica com nvel baixo em Vrede_DSP. A Figura 9 apresenta esse comportamento. FIGURA 9 Deteco da ausncia da rede eltrica. AOC0005 68 Revista Ilha Digital, ISSN 2177-2649, volume 1, pginas 63 71, 2009. 4.5. Testes com os conversores de potncia Foram realizados no projeto, testes individuais com os conversores boost, inversor CC-CA e PFC. Nos programas de testes habilitado apenas o conversor que ser testado. 4.5.1. Testes no conversor boost O teste no conversor foi realizado em malha aberta, com uma razo cclica fixa. Utilizou-se uma fonte de alimentao de 24 V / 5 A para obter a tenso de bateria da UPS. Nos bornes do barramento CC (sada V100), foi inserida uma carga com resistncia de 100 para simular a potncia do prottipo em torno de 100 W. Inicialmente, foi aplicada uma razo cclica por programao de 50% (Figura 10). FIGURA 10 Tenso de sada do boost para razo cclica de 50%.
A tenso de sada obtida foi elevada para 47,6 V ficando muito prximo do valor terico (48 V). Finalizando o teste, foi imposta uma razo cclica de 76%. A tenso encontrada na sada do conversor foi de 95,5 V. O valor terico calculado 100 V. A Figura 11 apresenta o resultado do teste descrito. FIGURA 11 Tenso de sada do boost para razo cclica de 76%.
Apresenta-se na Figura 12, o sinal PWM_BOOST com razo cclica de 76%, que ocasiona a tenso de sada do conversor em 95,5 V. FIGURA 12 Sinal PWM_BOOST com razo cclica de 76%. 4.5.2. Testes no inversor CC-CA Do mesmo modo que o conversor boost, o inversor CC-CA testado em malha aberta. O valor da razo cclica obtido pela multiplicao de um valor de referncia com os valores da tabela do seno. Com todos os demais conversores desabilitados pelo programa de teste do inversor, aplicou-se uma tenso no barramento CC de 100 V atravs de uma fonte de alimentao. Na sada do inversor foi inserida a carga nominal do projeto (4 lmpadas em paralelo de 100 W / 127 V). A tenso de sada do inversor apresentada na Figura 13. FIGURA 13 Tenso de sada do inversor.
A tenso de sada do inversor no atingiu 54 V RMS do trafo de entrada devido razo cclica possuir um tempo morto e ocorrer quedas de tenso nas chaves de potncia. A frequncia obtida de 60 Hz, igual frequncia da rede. 4.5.3. Testes no PFC Primeiramente, o PFC foi testado apenas como conversor CC-CC elevador para verificao do funcionamento da estrutura. Para esse teste, foi AOC0005 69 Revista Ilha Digital, ISSN 2177-2649, volume 1, pginas 63 71, 2009. alimentado o conversor com uma tenso CC de entrada de 30 V e aplicada uma razo cclica fixa de 50% atravs de PWM_PFC. Tambm foi inserida uma carga com resistncia de 100 nos bornes do barramento CC (sada V100). A tenso de sada obtida foi elevada para 55,6 V que est prxima dos 60 V respeitando a teoria do conversor boost. Na Figura 14, so apresentadas simultaneamente as formas de onda da tenso e corrente de entrada para a operao do sistema sem correo de fator de potncia. A taxa de distoro medida para a tenso de entrada (THDv) 7,61%, a taxa de distoro da corrente de entrada (THDi) 80,69% e o fator de potncia (FP) 0,743. FIGURA 14 Tenso e corrente de entrada.
Os resultados experimentais para a operao da malha de corrente so apresentados na Figura 15, nesse caso, a taxa de distoro medida para a tenso de entrada (THDv) 3,55%, a taxa de distoro da corrente de entrada (THDi) 5,77% e o fator de potncia (FP) 0,991. FIGURA 15 Tenso e corrente.
Todos os testes citados, que fazem a interao do DSP com conversores de potncia, validam o funcionamento do hardware projetado, as conexes entre DSP e UPS e, ainda, as programaes de testes realizadas. A Figura 16 apresenta a foto do prottipo contendo todas as partes envolvidas no sistema completo. FIGURA 16 Prottipo. 5. CONCLUSES Os kits de DSP, ezDSP TMS320LF2407, adquiridos pelo IF-SC tm a finalidade de servir de apoio no aprendizado dos processadores de sinais digitais. A capacidade de processamento de clculos do DSP de grande importncia no controle de sistemas eletrnicos. Nas aulas prticas, verificou-se a viabilidade de ampliar a utilizao da capacidade dos kits de DSP. Para a utilizao das potencialidades desse equipamento, havia a necessidade do desenvolvimento de um sistema eletrnico que possusse estruturas controlveis pelo DSP. A UPS, por possuir essas estruturas, foi o projeto escolhido. Foi apresentada uma viso geral do projeto e os objetivos que se desejava alcanar. A escolha do tipo de sistema partiu da referncia do trabalho que foi o Aplication Report da Texas Instruments. Mesmo assim, muitas alteraes nos circuitos foram efetuadas. Realizaram-se a descrio do funcionamento da UPS com diagramas de blocos, as conexes entre os conversores estticos e a funo de seus componentes. Houve modificaes nas estruturas conversoras com relao ao que foi apresentado pela referncia da Texas Instruments. Foi apresentada toda a parte de programao desenvolvida para UPS e a configurao efetuada no DSP. Obtiveram-se as programaes de testes de funcionamento em malha aberta para os conversores boost, inversor CC-CA e PFC. Esse ltimo foi testado como conversor boost em malha aberta e como PFC em malha fechada de corrente e em malha aberta de tenso. Houve grandes distores na corrente de entrada no teste como PFC e atualmente est sendo objeto de estudos. Foi desenvolvido um fluxograma geral que mostra como a UPS deve funcionar, apresentando as sequncias dos eventos. Isso possibilita futuramente a implantao de todos os controladores atuando simultaneamente. Alm disso, muitas rotinas foram AOC0005 70 Revista Ilha Digital, ISSN 2177-2649, volume 1, pginas 63 71, 2009. AOC0005 71 implementadas e testadas como as de sincronismo, clculo da mdia de tenso e de proteo contra funcionamento indesejado. Essas rotinas, as configuraes do DSP completas e as programaes de testes, facilitam o desenvolvimento de outros programas. Os acadmicos podero utilizar-se desses programas na implementao dos controladores que sero projetados. Uma constatao importante a ser relatada a capacidade que o DSP tem para processar a programao. No programa de testes do PFC em malha fechada de corrente que contm o clculo do controlador, alm de outras rotinas, o processador realizou toda programao em 10,75s. Como a frequncia de comutao das chaves dos conversores possui um perodo de 50,2s, acredita- se que o DSP ser capaz de processar a programao em um intervalo menor que esse perodo, mesmo com a insero de todos os controladores atuando simultaneamente. Finalizando o trabalho, foram apresentados todos os testes realizados. Inicialmente foi verificado o funcionamento das fontes auxiliares, do circuito de sincronismo, da deteco de rede e do circuito de pr-carga. Com essa parte em funcionamento, os testes seguintes executaram o acionamento dos conversores de forma individual. Dessa forma, verificou-se a interao do DSP com a UPS. Com isso, ocorreu a validao do funcionamento do sistema. REFERNCIAS BARBI, Ivo; MARTINS, Denizar Cruz. Conversores CC-CC Bsicos No-Isolados. Florianpolis: Edio dos Autores, 2000. BARBI, Ivo; MARTINS, Denizar Cruz. Introduo ao Estudo dos Conversores CC-CA. Florianpolis: Edio dos Autores, 2005. BARBI, Ivo; SOUZA, Alexandre Ferrari de. Curso de Retificadores de Alto Fator de Potncia. Florianpolis,1996. BATISTA, Flbio Alberto Bardemaker. Modulao Vetorial Aplicada a Retificadores Trifsicos PWM Unidirecionais. Florianpolis, 2006. 297 f. Tese de Doutorado em Engenharia Eltrica INEP, UFSC. LAZZARIN, Telles Brunelli. Estudo e Implementao de um Carregador de Baterias com uma Tcnica de Avaliao de sua Vida til. Florianpolis, 2006. 227 f. Dissertao de Mestrado em Engenharia Eltrica INEP, UFSC. MOHAN, N., UNDELAND, T. M., ROBBINS, W. P. Power Electronics, Converters, Applications and Design. Second Edition 1995. MUSSA, S. A. Controle de um Conversor CA-CC Trifsico de Trs Nveis com Fator de Potncia Unitrio Utilizando DSP. Florianpolis, 2003. Tese de Doutorado em Engenharia Eltrica INEP, UFSC. POMLIO, J.A. Apostila Eletrnica de Potncia. Disponvel em: <http://www.dsce.fee.unicamp.br/%7Eantenor/elpot .html>. Acesso em: 22 jul. 2007. TEXAS INSTRUMENTS. Implementing Triple Conversion Single Phase Online UPS Using TMS320C240 (Rev. A). Aplication Report SPRU589A. Houston, 1999. TOMASELI, Lus Cndido. Controle de um Pr- Regulador com Alto Fator de Potncia utilizando o Controlador DSP TMS320F243. Florianpolis, 2001. 110 f. Dissertao de Mestrado em Engenharia Eltrica INEP, UFSC. VILLAA, Marco Valrio Miorim; RANGEL, Paulo Ricardo Telles. Apostila de Eletrnica de Potncia. Escola Tcnica Federal de Santa Catarina. Departamento de Eletrnica. Florianpolis,1996.