UNED LINHARES

CURSO DE AUTOMAO INDUSTRIAL

APOSTILA DE ELETRNICA DIGITAL

EDIO: JULHO / 2011

INTRODUO

1.1- Digital X Analgico

Analgico vem da palavra analogia, que significa fazer uma comparao. Alguns
equipamentos trabalham fazendo analogia com fenmenos do dia a dia, como, por exemplo, o
relgio de sol, que faz analogia posio do sol para indicar as horas.
Digital vem de dgitos, nmeros. Objetos digitais trazem as mesmas informaes do
analgico, mas sem fazer uma analogia ao real. Um relgio digital traz as mesmas informaes
de um relgio de sol, mas sem imitar o movimento solar.
Os computadores, atualmente, so totalmente digitais. Mas nem sempre foi assim: nas
primeiras dcadas do sculo XX os circuitos ainda eram valvulados e os computadores eram
mquinas analgicas. Imprecisos e apresentando algumas dificuldades tcnicas, foram
substitudos pelos computadores digitais to logo a inveno do transistor tornou isso possvel.
Mquinas analgicas processam sinais com funes contnuas e mquinas digitais
processam sinais com funes discretas, ou seja, entre zero e o valor mximo, o sinal analgico
passa por todos os valores intermedirios possveis (infinitos), enquanto o sinal digital s pode
assumir um nmero pr-determinado (finito) de valores (FIGURA 1-1).

Figura 1-1 Os sinais analgicos variam continuamente, enquanto que os sinais digitais variam em
saltos

CAPTULO 1 SISTEMAS DE NUMERAO

1.2- Sistemas de Numerao
Os homens primitivos no tinham necessidade de contar, pois o que necessitavam para a
sua sobrevivncia era retirado da prpria natureza. A necessidade de contar comeou com o
desenvolvimento das atividades humanas, quando o homem foi deixando de ser pescador e
coletor de alimentos para fixar-se no solo.
Desde quando se comeou a registrar informaes sobre quantidades foram criados
diversos mtodos para represent-las.
Os sistemas numricos so classificados por sua base, ou seja, a quantidade de algarismos
disponvel na representao. Existem vrios sistemas numricos, dentre os quais se destacam os
sistemas decimal, binrio, octal e hexadecimal (QUADRO 1-1).

Sistema numrico
Binrio
Octal
Decimal
Hexadecimal

Base
2
8
10
16

Algarismos
01
0-1-2-3-4-5-6-7
0-1-2-3-4-5-6-7-8-9
0-1-2-3-4-5-6-7-8-9-A-B-C-D-E-F

Quadro 1-1 Os principais sistemas numricos

No sistema binrio, cada dgito recebe a denominao de bit (binary digit). O conjunto de
8 bits denominado byte.

1.3- Converso de Sistemas Numricos

O homem trabalha, no dia a dia, com o sistema decimal. Os computadores e outras
mquinas digitais, trabalham, principalmente, com o sistema binrio de numerao. Por esse
motivo, precisamos compreender como se faz a converso de valores entre os sistemas
numricos apresentados.
1.3.1- Converso para o sistema decimal
Um nmero decimal dividido em unidade, dezena, centena, milhar etc. Ou seja, o
nmero 532, por exemplo, sugnifica:
5

100

centena

10

dezena
2

10

x 10

= 532

unidade
1

100 = 532

Pode-se notar que h uma regra bsica para a formao do nmero: a somatria de cada
algarismo correspondente multiplicado pela base elevada por um ndice conforme o
posicionamento do algarismo no nmero.
Posio 5
Base5

Posio 4
Base4

Posio 3
Base3

Posio 2
Base2

Posio 1
Base1

Posio 0
Base0

Assim, temos que atentar para os seguintes dados ao efetuar uma converso para a base
decimal:
Posicionamento dos algarismos no nmero de origem; e
Base do nmero de origem
Exemplo 1.1: Converta os nmeros abaixo para a base decimal:
a) 110112
Dados:
Base do nmero: 2
1
24

1
23

0
22

1
21

1
20

110112 1 24 1 23 0 22 1 21 1 20
116 1 8 0 4 1 2 11 2710
3

b) 3758
Dados:
Base do nmero: 8
3
82

7
81

3758 3 82 7 81 5 80 3 64 7 8 5 1 25310

5
80

c) A916
Dados:
Base do nmero: 16

A916 A 161 9 160 10 16 9 1 16910

A
9
3
16 162

1.3.2- Converso para o sistema binrio

1.3.2.1- Converso de nmero decimal para o sistema binrio
Para converter um nmero decimal para o sistema binrio basta dividi-lo por 2 at a
diviso no dar mais como resultado um nmero inteiro. Veja o exemplo abaixo com a
converso do nmero 55 para o sistema binrio:
1 resto

55
1

2 resto
3 resto

2
27
1

2
13
1

4 resto

2
6
0

2
3
1

5 resto

ltimo
quociente

5
resto

4
resto

1
3
resto

2
1

ltimo quociente

1
2
resto

1
resto

5510 1101112

1.3.2.2- Converso de nmero octal para o sistema binrio

A regra bem simples e consiste em transformar cada algarismo diretamente no
correspondente em binrio, respeitando-se o nmero padro de bits do sistema. Para octal, o
nmero de bits igual a trs (8=23). Veja o exemplo abaixo, que mostra a converso do nmero
358 para o sistema binrio.
3

011

101

358 0111012 111012

1.3.2.3- Converso de nmero hexadecimal para o sistema binrio

A regra a mesma, s que para o sistema hexadecimal o nmero de bits igual a quatro
(16=24). Veja o exemplo abaixo.
4
0100

4C16 010011002 10011002

C (=12)
1100

1.3.3- Converso para o sistema octal

1.3.3.1- Converso de nmero decimal para o sistema octal
Vale aqui a mesma regra para a converso de um nmero decimal para binrio. A nica
mudana diz respeito ao valor do divisor. Para o sistema binrio (base 2), o divisor era o nmero
2, para o sistema octal, o divisor ser o nmero 8.
1 resto
2 resto

105 8
1
13
5

8
1

ltimo quociente

1
10510 1518

ltimo
quociente

2
resto

1
resto

1.3.3.2- Converso de nmero binrio para o sistema octal

Basta fazer o processo contrrio ao da converso de nmero octal para binrio. Divida o
nmero binrio em grupos de 3 bits comeando do bit menos significativo(a partir da direita) e
converta, cada grupo, diretamente para o octal. O nmero convertido ser a unio dos
algarismos obtidos.
Exemplo 1.2: Converta o nmero 11001012 para a base octal:
Comea-se dividindo o nmero em grupos de 3 bits da direita para a esquerda:
1 100 101
0012=18

1012=58

1002=48

11001012 1458

1.3.3.3- Converso de nmero hexadecimal para o sistema octal

No h como fazer a converso direto. Por isso, converte-se o nmero hexadecimal para
binrio e depois faa a converso do nmero binrio encontrado para octal, como mostrado no
item 1.3.3.2.
5

1.3.4- Converso para o sistema hexadecimal

1.3.4.1- Converso de nmero decimal para o sistema hexadecimal
Basta usar a mesma regra j vista anteriormente, mas com o divisor igual a 16.
1 resto

14 (=E)

ltimo
quociente

1
resto

229 16
5
14

ltimo quociente

22910 E516

1.3.4.2- Converso de nmero binrio para o sistema hexadecimal

Basta fazer o processo contrrio ao da converso de nmero hexadecimal para binrio.
Divida o nmero binrio em grupos de 4 bits comeando do bit menos significativo(a partir da
direita) e converta, cada grupo, diretamente para o hexadecimal. O nmero convertido ser a
unio dos algarismos obtidos.
Exemplo 1.3: Converta o nmero 1111001102 para a base hexadecimal:
Comea-se dividindo o nmero em grupos de 4 bits da direita para a esquerda:
1 1110 0110
00012=116

11102=1410= 01102=616
E16

1111001102 1E616

1.3.4.3- Converso de nmero octal para o sistema hexadecimal

Converte-se o nmero octal para binrio e depois converte-se do nmero binrio
encontrado para hexadecimal.

1.4- Operaes Aritmticas no Sistema Binrio

Neste tpico veremos como efetuar as j conhecidas operaes aritmticas no sistema
binrio.
1.4.1- Adio
Na adio no sistema binrio age-se como no sistema decimal. Somente deve-se lembrar
que no sistema binrio temos apenas 2 algarismos (0 e 1).
6

Ento;

0
+0
0

0
+1
1

1
+0
1

1
+1
10

Observe que no ltimo caso (1+1) o resultado apresentado por dois dgitos, apresentando
a operao de transporte para a prxima coluna (carry). 1 + 1= 0 e transporta 1 para a prxima
coluna. Assim, temos que:
0 + 0=0
0 + 1=1
1 + 0=1
1 + 1=0 e transporta 1
Exemplo 1.3: Efetue a operao abaixo no sistema binrio:
110112+1112

1.4.2- Subtrao
Na subtrao no sistema binrio age-se como no sistema decimal.
0
-0
0

0
-1
1

1
-0
1

1
-1.
0

Para o caso 0 1, o resultado ser igual a 1, porm haver um transporte para a coluna seguinte
que deve ser acumulado no subtraendo e subtrado do minuendo. Para melhor exemplificar o
transporte, veja o exemplo abaixo:
1
0

0
1
0

0
1
0

0
1
1

1.4.3- Multiplicao
Procede-se como em uma multiplicao no sistema decimal.
0 x 0=0
0 x 1=1
1 x 0=1
1 x 1=1
Exemplo 1.4: Efetue a operao abaixo no sistema binrio:
110112x1012
1

+
1
0

0
1
0

x
1 0
1 1 0 1
0 0 0 0
0 1 1
0 0 1 1

1
1
.
1

1.4.4- Diviso
A diviso de nmeros binrios abrange multiplicao e subtrao e no ser abordada
nesta apostila.

1.5- Complemento de 2
Os nmeros binrios podem ser positivos e negativos. A representao pode ser feita
utilizando-se os sinais + e -, respectivamente. Entretanto, como o hardware dos sistemas
digitais no processam operaes aritmticas, tudo deve ser codificado para 0 ou 1.
Uma forma de representar os nmeros positivos e negativos no sistema binrio
acrescentar ao nmero um bit de sinal.
O bit de sinal um bit acrescentado na posio do algarismo mais significativo e que
indica se o nmero positivo (bit de sinal = 0) ou negativo (bit de sinal = 1). Este processo
conhecido como Sinal-mdulo.
Exemplo 1.5: Represente os nmeros abaixo na notao sinal-mdulo:
a)+5910
5910= 1110112 +1110112=01110112
b)-1210
1210= 11002 +11002=111002
Uma outra forma de representao de nmeros negativos no sistema binrio a notao
do complemento de 2. Para obter essa notao, primeiro deve-se converter o nmero para
complemento de 1. Para isso, basta inverter os valores dos bits, ou seja, onde for 1 escreve-se
0 e vice-versa.
8

Nmero binrio:

Complemento de 1:
0 0 1 1
0 0
O complemento de 1 do nmero 1100112 0011002.
Para encontrar-se o complemento de 2, basta somar 1 ao complemento de 1. Assim:
Nmero binrio:

Complemento de 1:
Complemento de 2:

0
+
0

0
1
0 1

O complemento de 2 do nmero 1100112 0011012.

OBS: Essa representao possui sempre um nmero predefinido de bits, ou seja, nenhum bit
deve ser desconsiderado na resposta.
Exemplo 1.6: Represente os nmeros abaixo em complemento de 2:
a)-1001010
Nmero binrio:

Complemento de 1:
Complemento de 2:

0
+
0

1
1
1 0

0
+
0

-100102=01102
b)-2710
2710= 110112
Nmero binrio:

Complemento de 1:
Complemento de 2:

0
1
0 1

2710=001012

1.5.1- Utilizao do complemento de 2 em operaes aritmticas

A notao do complemento de 2 pode ser usada para efetuar operaes que envolvam
soma e subtrao.
A subtrao pode ser considerada a soma de um nmero positivo com outro negativo,
assim, basta determinar o complemento de 2 do nmero negativo, com o mesmo nmero de bits
do outro membro da operao e realizar a soma, desconsiderando, se houver, o estouro do
nmero de bits no resultado.
Exemplo 1.6: Efetue a operao 110101112 - 1001012:
1 passo: Igualar a quantidade de bits dos membros
Como o maior membro tem 8 bits, assim, o membro negativo ficar assim: 001001012
2 passo: Calcular o complemento de 2 do membro negativo
Nmero binrio:

Complemento de 1:
Complemento de 2:

0 0 1 0 0 1 0 1

1 1 0 1 1 0 1 0
+
1
1 1 0 1 1 0 1 1

3 passo: Efetuar a soma do membro positivo com o complemento de 2 do membro

negativo
1 1 0 1 0 1 1 1
+1 1 0 1 1 0 1 1
1 1 0 1 1 0 0 1 0
Estouro do nmero de bits desconsiderado

110101112 - 1001012=101100102
Caso se tenha um nmero menor subtraindo um outro maior, agimos da mesma forma.
Como a resposta ser um nmero negativo, o resultado da soma ser um nmero na notao de
complemento de 2, logo, para obt-lo na notao binria normal se faz necessrio determinar
novamente o complemento de 2 e acrescentar o sinal negativo.
Exemplo 1.7: Efetue a operao 100112 - 1001012:
Nmero binrio:

1 0 0 1 0 1

Complemento de 1:
+
Complemento de 2:
Operao:

0 1 1 0 1 0
1
0 1 1 0 1 1

0 1 0 0 1 1
+0 1 1 0 1 1
1 0 1 1 1 0 ( o resultado est em complemento de 2 )

10

Nmero binrio:

Complemento de 1:
Complemento de 2:

1 0 1 1 1 0

0 1 0 0 0 1
+
1
0 1 0 0 1 0

100112 - 1001012=-100102

CAPTULO 2 FUNES E PORTAS LGICAS

2.1 - Introduo
A eletrnica digital utiliza um grupo de circuitos bsicos padronizados, que so chamados de
portas lgicas.
Portas lgicas so utilizadas para implementar qualquer expresso gerada pela lgebra de
Boole, que a base dos sistemas digitais.
Este captulo trata apenas dos blocos bsicos, sendo outros apresentados em captulo
posterior.

2.2- Funes lgicas E, OU, NO, NE e NOU

Nas funes lgicas, tem-se somente dois estados distintos: 0 (zero) e 1 (um). Os dois
estados sempre representaro situaes contrrias. Por exemplo, se o estado 1 representar um
aparelho ligado, o estado 0 representar o aparelho desligado.
Toda funo lgica pode ser representada de 3 (trs) formas diferentes:
Simbologia;
Tabela da verdade: mapa onde coloca-se todas as situaes possveis com seus respectivos
resultados;
Expresso booleana: expresso de um sistema matemtico de anlise lgica conhecido
como lgebra de Boole.
2.2.1- FUNO E (ou AND)
A funo E aquela que executa a multiplicao de 2 ou mais variveis booleanas. Na
figura 2-1 apresentado o circuito representativo da funo E e abaixo, sua anlise.

11

Figura 2-1 Circuito representativo da funo E

Como se trata de um circuito com 2(duas) chaves em srie, a lmpada somente ser acesa
(estado 1) quando as 2 (duas) chaves estiverem fechadas (estado 1). Caso ambas as chaves ou 1
(uma) delas estiver aberta (estado 0) a lmpada no acender (estado 0). A tabela 1-1 representa
essas situaes.
A B S
0
0
0
0
1
0
1
0
0
1
1
1
Tabela 2-1 Tabela da verdade da funo E
A funo E representada pela expresso booleana S AB e pela simbologia da figura 22.

Figura 2-2 Smbolo da funo E

2.2.2- FUNO OU (ou OR)

A funo OU aquela que assume o valor 1 quando uma ou mais variveis da entrada
forem iguais a 1. Abaixo, circuito representativo e sua anlise.

Figura 2-3 Circuito representativo da funo OU

Como se trata de um circuito com 2(duas) chaves em paralelo, a lmpada ser acesa
(estado 1) quando uma das 2 (duas) chaves estiverem fechadas (estado 1) ou quando ambas
estiverem fechadas. Caso ambas as chaves estiverem abertas (estado 0) a lmpada no acender
(estado 0). A tabela 1-1 representa essas situaes.
A
0
0
1
1

B
0
1
0
1

S
0
1
1
1

Tabela 2-2 Tabela da verdade da funo OU

12

A funo OU representada pela expresso booleana S A B e pela simbologia da figura 2-4.

Figura 2-4 Smbolo da funo OU

2.2.3- FUNO NO (ou NOT)

Analisando seu circuito representativo, nota-se que, quando a chave est aberta (estado 0)
a lmpada estar acesa (estado 1) e quando a chave estiver fechada (estado 1) a lmpada estar
apagada (estado 0). Assim, a funo NO aquela que inverte ou complementa o estado da
varivel.

Figura 2-5 Smbolo da funo NO

Figura 2-6 Circuito representativo da funo NO

A
0
1

S
1
0

Tabela 2-3 Tabela da verdade da funo NO

A funo NO representada pela expresso booleana S A .
2.2.4- FUNO NO E (ou NE ou NAND)
A funo NO E o inverso da funo E.
A
0
0
1
1

B
0
1
0
1

S
1
1
1
0

Tabela 2-4 Tabela da verdade da funo NO E

13

Figura 2-7 Smbolo da funo NO E

A funo NO E representada pela expresso booleana S AB .

2.2.5- FUNO NO OU (ou NOU ou NOR)
A funo NO OU o inverso da funo OU.
A
0
0
1
1

B
0
1
0
1

S
1
0
0
0

Tabela 2-4 Tabela da verdade da funo NO OU

Figura 2-7 Smbolo da funo NO OU

A funo NO E representada pela expresso booleana S A B .

2.2.6- FUNO OU EXCLUSIVO
Como o prprio nome diz, a funo OU EXCLUSIVO aquela que fornece 1 na sada
quando as variveis de entrada forem diferentes entre si (ou uma ou outra igual a 1).
A
0
0
1
1

B
0
1
0
1

S
0
1
1
0

Tabela 2-5 Tabela da verdade da funo OU EXCLUSIVO

14

Figura 2-8 Smbolo da funo OU EXCLUSIVO

A funo OU EXCLUSIVO representada pela expresso caracterstica S AB AB .

Da expresso esquematizamos o circuito representativo desta funo.

Figura 2-9 Circuito representativo da funo OU EXCLUSIVO

A notao algbrica que representa a funo OU EXCLUSIVO S A B .

2.2.7- FUNO COINCIDNCIA

Como o prprio nome diz, a funo COINCIDNCIA aquela que fornece 1 na sada
quando as variveis de entrada forem iguais a 1.
A
0
0
1
1

B
0
1
0
1

S
1
0
0
1

Tabela 2-6 Tabela da verdade da funo COINCIDNCIA

Figura 2-10 Smbolo da funo COINCIDNCIA

A funo COINCIDNCIA representada pela expresso booleana S AB A B .

Da expresso esquematizamos o circuito representativo desta funo.

15

Figura 2-11 Circuito representativo da funo COINCIDNCIA

A notao algbrica que representa a funo COINCIDNCIA S A B .

2.2.8- RESUMO FUNES LGICAS

PORTA

SMBOLO USUAL

BLOCOS LGICOS BSICOS

TABELA DA VERDADE
FUNO LGICA

E
AND

A
0
0
1
1

B
0
1
0
1

S
0
0
0
1

OU
OR

A
0
0
1
1

B
0
1
0
1

S
0
1
1
1

A
0
1

NO
NOT

Assume 1 quando todas as variveis forem

1 e 0 nos outros casos

Assume 0 quando todas as variveis forem

0 e 1 nos outros casos

S AB

S A B

Inverte a varivel aplicada sua entrada.

S
1
0

SA

A
0
0
1
1

B
0
1
0
1

S
1
1
1
0

Inverso da funo E.

NO E
NE
NAND

A
0
0
1
1

B
0
1
0
1

S
1
0
0
0

Inverso da funo OU.

NO OU
NOU
NOR

B
0
1
0
1

S
0
1
1
0

Assume 1 quando as variveis forem

diferentes entre si.

OU
EXCLUSIVO

A
0
0
1
1
A
0
0
1
1

B
0
1
0
1

S
1
0
0
1

COINCIDNCIA

EXPRESSO

S AB

S A B

S A B

Assume 1 quando as variveis forem iguais.

S A B

16

2.3- Expresses booleanas obtidas de circuitos lgicos

Todo circuito executa uma expresso booleana. Para encontr-la, basta escrever a sada de
cada porta lgica levando-se em conta suas entradas.
Exemplo 2.1: Escreva a expresso booleana executada pelo circuito da figura 2.8:
Figura 2-12

Seguindo o processo descrito, tem-se:

A B

( A B) BC

BC
( A B) BC (C D)

CD

S ( A B) BC (C D)

2.4- Circuitos lgicos obtidos de expresses booleanas

Para desenhar-se um circuito lgico a partir de sua expresso booleana basta identificar as
portas lgicas na expresso e desenh-las, com as respectivas ligaes, a partir das variveis de
entrada.
Exemplo 2.2:Desenhe o circuito que executa a expresso S [( A B) (C D)] D :
Primeiro deve-se identificar as portas lgicas, enumerando-as:
S [( A B) (C D)] D

2
3
4

17

Depois, basta desenhar e interligar as portas a partir da rede de variveis de entrada.

1
3
2
4

2.5- Tabelas verdade obtidas de expresses booleanas

Uma tabela verdade um mapa onde se colocam todas as situaes possveis de uma dada
expresso, juntamente com o valor assumido por esta.
Para chegar-se tabela verdade de uma expresso, basta seguir o seguinte procedimento:
1 passo: montar o quadro de possibilidades (colunas A, B, C,..);
2 passo: inserir colunas para os vrios membros da expresso booleana;
3 passo: prencher as colunas com seus resultados;
4 passo: montar uma coluna para o resultado final ( S ) e preench-la.
Exemplo 2.3:Levante a tabela verdade da expresso S ( A B) A.C.C :
A

0
0
0
0
1
1
1
1

0
0
1
1
0
0
1
1

0
1
0
1
0
1
0
1

A B
1
1
0
0
1
1
1
1

A.C
1
1
1
1
1
0
1
0

C
1
0
1
0
1
0
1
0

A.C.C
1
0
1
0
1
0
1
0

18

S
1
1
1
0
1
1
1
1

2.6- Expresses booleanas obtidas a partir da tabela da verdade

Este o caso mais comum em projetos prticos, pois, normalmente, representamos
situaes atravs da tabela da verdade e a partir desta obtemos a expresso lgica e seu circuito.
Para entender o procedimento, vamos resolver a situao abaixo.
Dada a tabela da verdade abaixo, obter a expresso booleana da mesma.
A
0
0
1
1

B
0
1
0
1

S
1
1
0
1

A Expresso verdadeira (S=1) apenas nos casos em que A = 0 e B = 0 ou A = 0 e B = 1

ou A = 1 e B = 1.
Para obter a expresso, montamos os termos para as expresses verdadeiras e somamos:
Situao 00: A = 0 e B = 0 => A =1 e B = 1 =>
Situao 01: A = 0 e B = 1 => A =1 e B = 1 =>
Situao 11: A = 1 e B = 1 => A =1 e B = 1 => A . B
Ento, = + +

2.7- Equivalncia entre blocos lgicos

O uso da equivalncia entre blocos lgicos permite maior otimizao na utilizao dos
circuitos integrados comerciais, reduzindo a quantidade de componentes e o custo dos sistemas.

2.7.1- Equivalncia Inversor NE

Observe abaixo a tabela da verdade de uma porta NE:
A
0
0
1

B
0
1
0

S
1
1
1

0
19

Note que para o caso A = 0 e B = 0 e para o caso A=1 e B=1, a sada S possui nvel lgico
invertido, com a porta lgica comportando-se como se fosse um inversor.
Para garantir que as entradas A e B tenham o mesmo nvel lgico, interligamos seus
terminais, como na figura abaixo.
Obs.:
E

O circuito ir se comportar ento como um inversor.

Outra forma de implementar uma porta inversora usando uma NE deixar uma das
entradas em nvel lgico 1 e utilizar a outra como entrada. Observe pela tabela da verdade
acima que a sada ser a entrada invertida.
E

B = 1

Considerando a entrada B da figura acima igual a 1, a sada (S) ser a entrada (E)
invertida.

2.7.2- Equivalncia Inversor NOU

Procedendo de forma semelhante ao caso anterior e observando a tabela da verdade da
porta NOU abaixo, conclumos que, ligando as entradas desta porta, a mesma atuar como uma
porta inversora.

A
0
0
1

B
0
1
0

S
1
0
0

20

Observe tambm que, considerando os casos em que uma das entradas tenha um valor fixo
em nvel lgico 0, a sada ser a outra entrada invertida.
Por exemplo, se a entrada A sempre 0, a sada S ser a entrada B invertida.
Podemos ento implementar o circuito abaixo, onde B = 0:
E

2.7.3- Equivalncia NOU e OU E, NE e Inversores

Em captulos posteriores estudaremos os Teoremas de De Morgan, de onde obtemos as
equivalncias acima.
Um destes teoremas a identidade : + = , mostrando que uma porta NOU
pode ser substituda por uma porta E com suas entradas invertidas.
A tabela da verdade abaixo prova a igualdade, sendo a equivalncia mostrada nos circuitos
abaixo.

A
0
0
1
1

B
0
1
0
1

+
1
0
0
0

1
0
0
0

A
S
B

21

Considere agora os circuitos acima. Se adicionarmos uma porta inversora nas sadas de
cada um dos circuitos, obteremos uma porta OU no circuito do lado esquerdo ( pela anulao
mtua dos inversores) e um circuito com porta NE do lado direito. Desta forma teremos a
equivalncia de uma porta OU com porta NE e inversores, como mostra o diagrama abaixo.
A

A
S

S
B

2.7.4- Equivalncia NE e E OU, NOU e Inversores

A partir de outro Teorema de De Morgan obtemos a equivalncia entre a porta NE e a
porta OU com suas entradas invertidas.
A identidade correspondente a este teorema : = +
A tabela abaixo prova este teorema, e a equivalncia mostrada pelos circuitos logo abaixo.
A
0
0
1
1

B
0
1
0
1

1
1
1
0

+
1
1
1
0
A

A
S
B

Adicionando uma porta inversora em cada um dos circuitos acima teremos a equivalncia
de uma porta E com porta NOU e inversores, conforme diagrama abaixo.

A
S

22

2.7.5 - Equivalncia Quadro resumo

BLOCO LGICO

BLOCO EQUIVALENTE
E

S
B=

E
E

23

CAPTULO 3 LGEBRA DE BOOLE E SIMPLIFICAO

DE CIRCUITOS LGICOS
3.1 INTRODUO
Os circuitos lgicos obtidos admitem normalmente simplificaes, implicando na
otimizao de projetos e redues de custos.
Neste captulo faremos um breve estudo de lgebra de Boole, pois atravs dela que
conseguimos obter as simplificaes. Notamos ainda que a lgebra de Boole contm os
fundamentos da Eletrnica Digital.
3.2 Postulados
Antes de estudar os postulados, vamos definir variveis e expresses booleanas.
As variveis booleanas, representadas atravs de letras, podem assumir valores 0 ou 1.
Toda sentena matemtica composta de termos cujas variveis so booleanas chamada de
expresso booleana, podendo igualmente assumir apenas valores 0 ou 1.
3.2 Postulado da complementao
Chamamos de o complemento de A. Ento:
a) se A = 0 => = 1
b) se A = 1 => = 0
Podemos estabelecer ainda:
= A ; se A = 1 => = 0 => = 1
A porta lgica que executa este postulado a inversora.

24

3.3 Postulado da adio

Na lgebra de Boole, a adio feita conforme abaixo:
a) 0 + 0 = 0
b) 0 + 1 = 1
c) 1 + 0 = 0
d) 1 + 1 = 1
As identidades abaixo so decorrentes do postulado acima:
a) A + 0 = A
A s pode assumir os valores 0 ou 1. Examinando os dois casos temos;
Se A = 0, ento 0 + 0 = 0 = A
Se A = 1, ento 1 + 0 = 0 = A
Ento, A + 0 = A
Usando o mesmo procedimento acima, prove as identidades abaixo:
b) A + 1 = 1
c) A + A = A
d) A + = 1
3.4 Postulado da multiplicao
A multiplicao segue as regras abaixo:
a) 0 . 0 = 0
b) 0 . 1 = 0
c) 1 . 0 = 0
d) 1 . 1 = 1
25

Utilizando o postulado acima, prove que as identidades abaixo so verdadeiras:

a) A . 0 = 0
b) A . 1 = A
c) A . A = A
d) A . = 0

3.5 Propriedades na lgebra de Boole

Assim como na matemtica comum, podemos descrever as propriedades que seguem
abaixo para a lgebra de Boole.
3.6 Propriedade comutativa
Na adio:
A+B=B+A
Na multiplicao:
A.B=B.A
3.7 Propriedade Associativa
Na adio:
A+(B+C)=(A+B)+C=A+B+C
Na multiplicao:
A.( B.C ) = ( A.B).C = A.B.C

26

3.8 Propriedade Distributiva

A.( B + C ) = A.B + A.C
Faa uma tabela da verdade com as entradas A, B e C e sadas A.( B + C ) e A.B + A.C para
comprovar a igualdade acima.

3.9 1 e 2 Teorema de De Morgan

O primeiro Teorema de De Morgan diz que o complemento do produto igual a soma dos
complementos:
= +
Este teorema j foi demonstrado no item 2.7.3.
Segundo teorema: o complemento da soma igual ao produto dos complementos:
+ =
Este teorema pode ser estendido para mais de duas variveis:
+ + + + = .

3.10 Outras identidades

Vamos agora apresentar outras 3 identidades auxiliares que podero ser utilizadas
tambm na simplificao de expresses booleanas.
3.10.1 - A + A . B = A
Podemos provar a igualdade acima utilizando a propriedade distributiva e o postulado
1 + B = 1:
Evidenciando A no 1 termo: A . (1 + B ) = A
Ento; A . ( 1 ) = A ; portanto, A + A.B = A

27

3.10.2 - ( A + B ) . ( A + C) = A + B.C
Podemos provar a identidade acima da seguinte maneira:
Propriedade distributiva:
(A+B).(A+C) = A.A + A.C + A.B + B.C
Identidade A.A = A :
(A+B).(A+C) = A + A.C + A.B + B.C
Evidenciando A pela propriedade distributiva:
(A+B).(A+C) = A . (1 + C + B) + B.C
Propriedade 1+X = 1 e A.1=A:
(A+B).(A+C) = A.1 + B.C
(A+B).(A+C) = A + B.C
3.10.3 - A + .B = A + B
Prove a identidade acima usando os teoremas de De Morgan.
A seguir mostramos um quadro resumo com todas as expresses vistas neste captulo.

28

3.11 Quadro Resumo

POSTULADOS
Complementao

Adio

Multiplicao

A = 0 => A = 1
A = 1 => A = 0

0+0=0
0+1=1
1+0=1
1+1=1

0.0=0
0.1=0
1.0=0
1.1=1

IDENTIDADES
Complementao

Adio

Multiplicao

A=A

A+0=A
A+1=1

A.0=0
A.1=A

A+A=A
A+A=1

A.A=A
A.A=0

PROPRIEDADES
Comutativa
A+B=B+A
A.B=B.A

Associativa

Distributiva

A+( B+C ) = ( A+B)+C

= A+B+C
A.( B+C) = A.B + A.C
A.(B.C)=(A.B).C=A.B.C

TEOREMAS DE DE MORGAN
= +
+ =

IDENTIDADES AUXILIARES
A + A.B = A
A + A. B = A + B
( A+B ).( A+C ) = A + B.C

29

3.11 Simplificao de expresses booleanas

As expresses booleanas podem ser simplificadas usando-se lgebra de Boole ou, como
veremos adiante, atravs dos mapas de Veitch-Karnaugh.
3.11.1 Simplificao por lgebra de Boole
Vamos mostrar a simplificao pela lgebra de Boole atravs de exemplos.
Exemplo 1:
Simplificar a expresso: + ( + )
Comeamos evidenciando o termo A:
+ + = ( + + )
Usando o teorema de De Morgan ( = + )
obtemos:
+ + = ( + ++)

Da propriedade comutativa:
+ + = ( +++ )

Aplicando a identidade + = 1 em + " e em " + " ) temos:

+ + = ( 1+1)
Utilizando os postulados da adio e multiplicao, obtemos finalmente:
+ + =
Este exemplo mostra como uma expresso aparentemente mais complexa pode ser reduzida
para uma forma mais simples, reduzindo a implementao fsica, portando reduzindo
componentes eletrnicos e conseqentemente o custo final de um projeto.

30

3.11.2 Simplificao por mapa de Veitch-Karnaugh

Este mtodo permite simplificaes de forma mais prtica, sendo usada a tabela
da verdade de qualquer situao.
Vamos estudar os casos para 2, 3 e 4 variveis.
Mostraremos o caso para 2 variveis detalhadamente. Os outros casos sero vistos
de forma mais abreviada, partindo logo para aplicao prtica.
3.11.2 Mapa de Veitch-Karnaugh para 2 variveis
Mostramos abaixo o mapa de Veitch-Karnaugh para 2 variveis:

B B
A
A
Todas as situaes possveis para as variveis A e B so marcadas no mapa,
conforme abaixo:
a) situao onde A = 0 ( A = 1) :
B B
A
A
b) situao onde A = 1:
B B
A
A
c) situao onde B = 0 ( B = 1):
B B
A
A
31

d) situao onde B = 1:
B B
A
A
Para 2 variveis, teremos 4 possibilidades de casos:
Caso 0: A=0 e B=0; A. B ( corresponde a linha 0 da tabela verdade )
Caso 1: A=0 e B=1; A. B ( corresponde a linha 1 da tabela verdade )
Caso 2: A=1 e B=0; A.B ( corresponde a linha 2 da tabela verdade )
Caso 3: A=1 e B=1; A.B ( corresponde a linha 3 da tabela verdade )
Na tabela da verdade fica:
Caso A
0
0
1
0
2
1
3
1

B
0
1
0
1

Observe que a coluna Caso o nmero decimal que corresponde ao nmero

binrio formado pelas colunas A e B.
Estes casos so mostrados no mapa conforme abaixo:

B
Caso 0
A. B
00
Caso 2
A.B
10

B
Caso 1
A. B
01
Caso 3
A.B
11

Observamos ento que o valor da sada (coluna S) na tabela da verdade deve ser
colocado no mapa na posio que correspondente a sua linha. Podemos ainda obter a
32

expresso booleana da tabela da verdade, conforme visto anteriormente, e ento

preencher o mapa conforme os termos obtidos.
Para demonstrar, vamos preencher o mapa com o caso abaixo, visto no item 2.6:
A
0
0
1
1

B
0
1
0
1

S
1
1
0
1

Como foi visto, a expresso booleana para a sada desta tabela :

= + +
Ento preenchemos o mapa com o valor 1 nos locais correspondentes aos termos da
expresso e com 0 nos restantes:

A
A

B B
1 1
0 1

A expresso obtida diretamente da tabela da verdade normalmente no est na sua

forma mais simplificada. Vamos ento estudar como o mapa de Veitch-Karnaugh pode
ser usado para simplifica-la.
Para simplificao, preciso agrupar as regies onde S=1 no menor nmero
possvel de agrupamentos. Os agrupamentos sero marcados pela linha pontilhada.
Para um diagrama de 2 variveis, os agrupamentos possveis so:
a) Quadra:
Contorno de todas as regies:

A
A

B B
1 1
1 1

Este caso ocorre quando a expresso de S se resume a S=1 para todos os casos
possveis na tabela da verdade.
33

b) Pares:
Ocorre para os casos em que as regies que contm 1 so vizinhas:
Ex.:

A
A

B B
1 0
1 0
Par B; Neste caso, a simplificao : S = B

A
A

B B
1 1
0 0

Simplificao: S = A
c) Termos isolados:
Nestes casos no h simplificao.

A
A

B B
1 0
0 0

S= A. B
Voltando ao caso acima temos:
Tabela da verdade:
A
0
0
1
1

B
0
1
0
1

S
1
1
0
1

Expresso booleana:
= + +

34

Mapa de Veitch-Karnaugh:

A
A

B B
1 1
0 1

Simplificaes:

A
A

B B
1 1
0 1

Observe que possvel agrupar em dois pares. Todos os 1s devem ser

agrupados, sendo que um 1 pode pertencer a mais de um agrupamento.
A expresso do primeiro par
Para o segundo par a expresso B.
Ento a expresso simplificada de S :

= +

3.11.3 Mapa de Veitch-Karnaugh para 3 variveis

Mostraremos em seguida o mapa de Veitch-Karnaugh para 3 variveis, as regies
associadas a tabela da verdade e os agrupamentos possveis.
Tabela da verdade:
caso

S
(A. B. C)
(A. B. C)
(A. B. C)
(A. B. C)
(A. B. C)
(A. B. C)
(A. B. C)
(A. B. C)

35

Mapa:

B
A

Caso 0
000

Caso 1
001

Caso 3
011

Caso 2
011

A. B. C

A. B. C

A. B. C

A. B. C

Caso 4
100

Caso 5
101

Caso 6
110

A. B. C
C

A. B. C

Caso 7
111
A.B.C

A. B. C
C

Agrupamentos possveis:
a) Oitava (S=1 para todos os casos):
B

b) Quadras:
B

(1)

(2)

Os exemplos acima so algumas das quadras possveis:

1) Quadra A
2) Quadra B
3) Quadra C

36

(3)

c) Pares:
B

Na primeira linha temos o par A. C e na segunda linha o par A.C .

d) Termos isolados:
Neste caso no h simplificao para o agrupamento.
B

Na primeira linha temos o termo A. B. C e na segunda linha o termo A.B.C .

Para exemplo, vamos minimizar o circuito que executa a tabela abaixo:
caso

O nmero no canto superior esquerdo de cada quadrado do mapa corresponde ao nmero

da coluna caso na tabela da verdade.

37

Sendo assim, podemos transpor a tabela diretamente para o mapa preenchendo com os
valores da coluna S:

B
0

B
1

0
6

0
C

Agora que transpomos a tabela da verdade para o mapa, podemos agrupar os quadrados
que possuem o valor 1:

Conforme pode ser visto acima, formamos dois agrupamentos:

1) uma quadra correspondente ao termo B ;

2) um par correspondendo ao termo A.C;

A expresso mnima que executa a tabela acima ser a soma dos dois termos:
S = B + A. C

38

3.11.4 Mapa de Veitch-Karnaugh para 4 variveis

Segue abaixo a tabela da verdade para 4 variveis para uma determinada situao:
Caso
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15

A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

S
1
1
0
1
0
1
1
1
0
1
0
1
0
1
1
1

O mapa para 4 variveis :

C
0

0 0 0 0

0 0 0 1

0 0 1 1

0 0 1 0

A. B. C. D

A. B. C. D

A. B. C. D

A. B. C. D

7
0 1 0 1

0 1 1 1

0 1 1 0

A. B. C. D

A. B. C. D

A. B. C. D

A. B. C. D

13

15

14

1 1 0 0

1 1 0 1

1 1 1 1

1 1 1 0

A. B. C. D

A. B. C. D

A.B.C.D

A. B. C. D

11

10

1 0 0 0

1 0 0 1

1 0 1 1

1 0 1 0

A. B. C. D

A. B. C. D

A. B. C. D

A. B. C. D

39

0 1 0 0

12

O nmero no canto superior esquerdo de cada quadrado corresponde ao caso, que na

tabela da verdade o nmero da linha.
Veremos agora os agrupamentos possveis:
a) exemplos de oitavas:

C
A
A

C
1
0
0
1

0
0
1

1
0
0
1

C
A
A

C
0
0
0
0

1
1
1

0
0
0
0

1
1
1
1

B
B

0
0

1
1
1

C
A

1
0
0
1

1
1
1
1

0
0
0
0

B
B

b) exemplos de quadras:

C
A
A

0
0
0
0

0
0
1

0
0
0
0

1
0
0
1

B
B

1
1
0

c) exemplo de pares:

C
A
A

1
0
0

C
0
0
0
0

1
0
0
1
D

0
1
0
0

B
B

D
40

C
1
0
0
1

1
0
0
1
D

0
1
1
0

B
B

Como exemplo de simplificao, resolveremos a situao da tabela da verdade acima.

Preenchendo o mapa temos:

C
A
A

C
1
1
1
1

0
0
0

1
1
1
1

0
1
1
0

B
B

Faremos agora o agrupamento. Devemos procurar agrupar dando preferncia, na ordem,

as oitavas, quadras, pares e finalmente aos termos isolados.

C
A
A

0
0

1
1
1

1
1
1
1
D

0
1
1
0

B
B

Os trs agrupamentos feitos acima obtm a expresso booleana simplificada que executa
a tabela da verdade:
= . .
= .
=
Ento; = . . + . +

41

CAPTULO 4 FLIP-FLOP
4.1 INTRODUO
Os circuitos estudados anteriormente possuem suas sadas dependentes apenas das
variveis de entrada.
Neste captulo estudaremos outra classe de circuitos, cujas sadas dependem dos sinais de
entrada e/ou dos seus estados anteriores. Estes circuitos so normalmente pulsados, operando
sob o comando de uma srie de pulsos, denominado de clock.
4.2 FLIP-FLOP CONCEITO
Um flip-flop pode ser representado por um bloco onde encontramos 2 sadas ( Q e ),
conexes para varveis de entradas e uma entrada de controle (clock). A entrada Q ser
considerada a principal.
A figura abaixo ilustra um flip-flop genrico.

H apenas dois estados permitidos para as sadas:

a) Q = 0 e = 1
b) Q = 1 e = 0
Portanto, o estado Q = 1 e = 1 no permitido, sendo proibidas as entradas que resultem neste
estado de sada.
Existem alguns tipos de flip-flops, e iremos estud-los em seguida.

42

4.2.1 Flip-flop RS bsico

Este flip-flop possui uma entrada S (set) e outra entrada R (reset), no possuindo a
entrada de controle clock. A figura abaixo mostra este flip-flop construdo com portas lgicas
No E e inversoras.

Observe que as duas portas No E so realimentadas pelas sadas. Portanto, os estados

finais das sadas dependero dos estados anteriores das mesmas e das entradas S e R.
Para entendermos o funcionamento deste circuito, vamos construir uma tabela da
verdade com as entradas S, R e a entrada Q. Observe que no h necessidade de se usar , uma
vez que determinado Q, o valor de tambm ser conhecido. Usaremos ainda a notao Qa
para o estado anterior de Q e Qf para o estado final de Q.

0
1
2
3
4
5
6
7

S
0
0
0
0
1
1
1
1

R Qa
0 0
0 1
1 0
1 1
0 0
0 1
1 0
1 1

Qf

43

Caso 0:
Inserindo os valores das variveis de entradas e das sadas definidos na linha 0 da tabela,
temos:

Analisando a situao das portas lgicas No E, notamos que o circuito estvel e que a
sada Q final continuar com o valor anterior, ou seja, Qf = Qa = 0.
Caso 1:
Procedendo de maneira anloga ao caso anterior temos:

Observe que o circuito tambm estvel para este caso, portanto, Qf = Qa = 1.

44

Caso 2:

Circuito tambm estvel, portanto Qf = 0.

Caso 3:

0
S

1
0

0
Q

Observe que o circuito est agora em uma situao instvel. A sada ir mudar para 1,
forando a sada Q para nvel lgico 0. Neste instante o circuito passa a ser estvel. Portando
Qf = 0.

45

Caso 4:

1
S

0
1

1
Q

Semelhantemente ao caso anterior, este circuito tambm inicialmente instvel, sendo a

sada Q forada para nvel lgico 1, quando ento o circuito fica estvel. Ento Qf = 1.
Caso 5:

1
S

1
Q

Circuito j est estvel, portanto Qf = 1

Caso 6:

1
S

1
Q

0
0

Note que neste caso as duas sadas so foradas para nvel 1, situao proibida para o
flip-flop. Portando este caso deve ser evitado na utilizao do flip-flop.

46

Caso 7:

1
0

Caso semelhante ao anterior, devendo tambm ser evitado.

Preenchendo ento a tabela da verdade, temos:
0
1
2
3
4
5
6
7

S
0
0
0
0
1
1
1
1

R
0
0
1
1
0
0
1
1

Qa Qf
0 0
1 1
0 0
1 0
0 1
1 1
0 1
1 1

} Fixa Qf = Qa
} Fixa Qf = 0
} Fixa Qf = 1
} Situao proibida, pois Q =

=1

Podemos resumir a tabela acima, conforme segue:

(situao proibida)
Observe que, por esta tabela, podemos perceber que a entrada S (Set, fixa 1) quando
acionada em nvel 1, fora a sada Q para 1 e a entrada R (reset, zera o flip-flop) fora a sada
para 0 quando acionada em nvel 1. Observe ainda que, quando R = S = 0, a sada permanece
inalterada. Notamos ainda que, como no h uma entrada de controle, a sada muda no instante
em que alteramos S e R.

47

4.2.1 Flip-flop RS com entrada Clock

Para adicionar uma entrada de controle (Clock) ao circuito anterior, vamos substituir as
entradas inversoras por duas portas No E. Lembre que esta porta equivalente a uma porta
inversora quando deixamos uma das entradas em nvel lgico 1. Veja o circuito abaixo:

CLOCK
Q
R
Podemos observar que quando a entrada clock (CK) est em nvel 1, as duas primeiras
portas NE se comportaro como inversoras, como no circuito do Flip-Flop RS bsico, ou seja,
quando clock igual a 1, o circuito funciona exatamente como visto no item anterior. Observe
e conclua que quando clock igual a 0, as sadas permanecero inalteradas, ainda que as
entradas R e S variem.
Deixando Clock em nvel 0, fazemos com que o circuito trave as sadas nos seus nveis
atuais. Deixando Clock em nvel 1, o circuito atuar como o Flip-flop RS bsico.
Podemos resumir assim:
CK
0
1

Qf
Qa
RS bsico

Representamos este Flip-flop em bloco, conforme abaixo:

CK

>
R

48

4.2.2 Flip-flop JK
O Flip-flop RS com clock apresenta ainda o problema das entradas proibidas (R=S=1)
enquanto o clock estiver em nvel 1. Alm disto, enquanto o clock estiver em 1, a sada ir
variar durante todo o tempo em que as entradas R e S variarem.
Apresentaremos agora uma verso de flip-flop que resolve o problema das entradas
proibidas. Este flip-flop, chamado de JK, o prprio RS realimentado, conforme abaixo:

S = J.Q

>

CK

R = K.Q

Examinando o circuito e considerando clock = 1, podemos levantar a tabela da verdade

abaixo:
J
0
0
0
0
1
1
1
1

K
0
0
1
1
0
0
1
1

Qa Qa
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0

S
0
0
0
0
1
0
1
0

R
0
0
0
1
0
0
0
1

Qf
Qa
Qa
Qa(Qa=0)
0
1
Qa(Qa=1)
Qa(Qa=0)
Qa(Qa=1)

}=Qa
}=0
}=1
}=

Simplificando:

J
0
0
1
1

K
0
1
0
1

Qf
Qa
0
1
Qa

49

Observe que mantendo J = K = 1, a sada Q mudar de estado continuamente, sendo sua

situao final indeterminada. Para evitar isto, necessrio que o clock retorne ao nvel 0 em
tempo conveniente, evitando-se que haja outras inverses nas sadas.
Lembramos que as sadas estaro travadas para clock = 0.
O flip-flop JK pode ser construdo com portas NE conforme diagrama abaixo:

CK
Q

4.2.3 Flip-flop JK com Preset e Clear

As entradas Preset (PR) e Clear (CLR) foram adicionadas ao flip-flop JK para forar a
sada Q a assumir valor 1 (atravs do preset) ou valor 0 (pelo clear), conforme figura
abaixo.

PR (preset)
J

CK
Q

K
CLR (clear)

Pode-se observar que mantendo clock igual a 0 (bloqueando assim as entradas J e K),
podemos impor nvel 1 para Q aplicando nvel 0 na entrada PR. Tambm podemos impor
nvel 0 para Q aplicando nvel 0 na entrada CLR.

50

No permitida a aplicao de nvel 0 simultaneamente para as duas entradas PR e

CLR, pois resultaria em situao proibida para as sadas.
A aplicao de nvel 1 simultaneamente para as duas entradas PR e CLR resulta na
operao normal do flip-flop.
Segue abaixo uma tabela resumo para utilizao das entradas PR e CLR.
PR
0
0
1
1

CLR
0
1
0
1

Qf
proibido
1
0
operao normal

Este flip-flop pode ser representado em blocos conforme abaixo:

J
CK

PR

>
Q
K

CLR

Note que os crculos nos terminais PR e CLR indicam que os mesmos so ativados em
nvel lgico 0, conforme tabela da verdade acima.

4.2.3 Flip-flop JK Mestre-Escravo

Quando o clock mantido em nvel 1 no flip-flop JK, a sada ir variar enquanto as
entradas J e K estiverem variando. Esta uma caracterstica indesejvel e, para resolve-la, foi
criado o flip-flop JK mestre-escravo cujo circuito apresentado abaixo.

51

Mestre

Escravo

Q1 S
Q

Q
CK
Q

Q1

CK

52