EE-981 Telefonia

Prof. Motoyama

1 Semestre 2004

Captulo 4
Comutao Digital por Circuito
4.1 Introduo
A comutao por circuito uma tcnica de comutao em que os recursos alocados ficam
reservados exclusivamente para aquela comunicao, at o trmino da conversao. uma
tcnica mais conveniente para redes telefnicas, onde os sinais de voz necessitam tratamento em
tempo real, mas pode tambm ser utilizada para comutar dados.
As redes telefnicas analgicas so todas baseadas nessa tcnica, e alocado um
conjunto de circuitos que correspondem neste caso a enlaces fsicos. No caso da comutao
digital por circuito, tambm alocado um conjunto de circuitos, mas neste caso, os circuitos
correspondem a intervalos de janelas de tempo (time slots) que podem estar multiplexados
temporalmente em um enlace.
Os objetivos deste captulo so apresentar os conceitos bsicos da tcnica de comutao
digital, tcnicas de anlise e de projeto de centrais digitais e apresentar uma central comercial.
4.2 Estruturas de Centrais de Comutao Digital
Uma configurao das partes bsicas de uma central de comutao digital mostrada na
Fig. 4.1.
Telefone
analgico

A/D

Matriz
de comutao
Digital

Hibrida
D/A
Telefone
analgico

A/D

2 Mbps

2 Mbps
Mux

Demux

2 Mbps

2 Mbps

Para
outras
centrais
De
outras
centrais

2 Mbps

Hibrida
D/A

Sistema de Controle

Figura 4.1 Configurao funcional das partes bsicas de uma central de comutao digital.
A Fig. 4.1 mostra uma configurao em que os aparelhos telefnicos operam a dois fios e
so analgicos. A funo da hbrida separar o sinal que chega do aparelho telefnico do sinal
que est sendo transmitido ao aparelho telefnico. A separao dos sinais importante para fins
de digitalizao que pode ser realizada somente em um sentido. Quando o sinal analgico
recebido na central, ele sofre o processo de digitalizao. Inicialmente, o sinal filtrado,
eliminando as componentes de freqncia acima de 3.4 KHz (no mostrado na figura). Em
seguida, submetido ao conversor analgico-digital (A/D) e, finalmente, enviado ao
multiplexador (Mux). Os sinais digitais que saem do demultiplexador (Demux) passam por
50

EE-981 Telefonia

Prof. Motoyama

1 Semestre 2004

conversor digital-analgico (D/A) e so enviados, na forma de sinais analgicos, ao aparelho

telefnico.
A multiplexagem feita em altas taxas de bits, por exemplo, utilizando um PCM de
2,048 Mbps. A parte essencial da central digital, mostrada na Fig. 4.1, formada pelos blocos
matriz de comutao e sistema de controle. Na matriz de comutao esto conectados os enlaces
PCMs que multiplexam temporalmente os canais de voz. O sistema de controle supervisiona
tanto a matriz de comutao como os multiplexadores e os demultiplexadores (que em conjunto
sero denominados de maneira simplificada de DEMUX).
A funo principal da matriz de comutao comutar cada canal PCM de 64 kbps dos
enlaces multiplexados de entrada para cada um dos canais PCMs de 64 Kbps dos enlaces
multiplexados de sada. Esta funo executada quando as conversaes j esto em andamento.
O sistema de controle o principal elemento de uma central, e tem a funo de gerenciar
toda a central.
As principais funes de um sistema de controle so:
a) Atendimento: atender um pedido de servio de um aparelho telefnico ou de uma outra
central (origem de uma chamada telefnica).
b) Recepo de dgitos: receber o nmero do assinante chamado.
c) Interpretao: analisar o nmero recebido para determinar providncias a tomar.
d) Seleo de caminhos internos: selecionar um conjunto de canais ou time slots (ou
enlaces) na matriz de comutao.
e) Estabelecimento de caminho: controlar os elementos da matriz de comutao para
estabelecer um canal fsico para uma chamada telefnica.
f) Alerta: sinalizar os usurios chamado e chamador (tocar campainha do chamado e dar
retorno ao chamador).
g) Superviso: monitorar o chamador e o chamado para, logo aps o trmino da ligao,
desconectar e liberar os canais.
h) Sinalizao entre centrais: trocar as informaes do chamado e do chamador com outro
sistema de controle, no caso em que o telefone chamado estiver em outra central.
i) Tarifao: elaborar a listagem das chamadas feitas por usurios.
j) Manuteno: executar as funes de manuteno da central.
Em geral, as centrais digitais so divididas em vrios mdulos. Essa diviso em mdulos
permite bastante flexibilidade, podendo desenvolver mdulos para cada tipo de aplicao. Por
exemplo, na central digital da Fig. 4.1, pode-se englobar as hbridas, os conversores A/D e D/A e
os DEMUXs em um mdulo denominado de mdulo de linha (ML) analgico. Esse mdulo seria
responsvel por um conjunto de telefones analgicos. Outros mdulos poderiam ser o ML digital
e o mdulo de tronco, MT, que seriam responsveis por telefones digitais e troncos (analgicos
e/ou digitais), respectivamente. Os troncos digitais so os enlaces PCMs, mostrados na Fig. 4.1.
Dependendo do tamanho da central, a matriz de comutao que ser estudada em detalhes
nas sees 4.3 e 4.4, poder ter uma relativa complexidade e necessitar de controladores
especficos.
Se todas as funes de a) a j) so executadas por um nico processador central, como
mostrado na Fig. 4.1, tem-se o caso de uma central de comutao de controle centralizado. Nesse
caso, o processador central duplicado para aumentar a confiabilidade da central.
As centrais digitais mais recentes tm em menor ou maior escala, as funes distribudas
em vrios processadores. A Fig. 4.2 mostra o caso em que foram colocados vrios processadores
de rede e um processador central. As funes so divididas entre os processadores de rede e o
processador central. Os processadores de rede podem conter as funes c), e), f) e g), e as outras
51

EE-981 Telefonia

Prof. Motoyama

1 Semestre 2004

funes que necessitam de informaes globais, podero ser executadas pelo processador central.
Para executar essas funes, os processadores devem se comunicar entre si, e tambm com o
processador central.
M L - M d u lo d e lin h a

C I - C o n tro lad o r d e
In terfac e

ML

M d u lo d e tro n co

M a triz
de com uta o
D ig ital

CI

MT
CI
MT

ML

P ro ce ssa d o r
d e re d e

P ro ce ssa d o r
d e re d e

P ro ce ssa d o r
d e re d e

P ro cessad o r C en tral

Figura 4.2 Central com algumas funes distribudas.

Os controladores de interface CI, na Fig. 4.2, tm as funes de atuar na matriz de
comutao digital, aps receberem comandos dos processadores de rede.
Pode-se pensar em estruturas de centrais de comutao digital com funes
completamente distribudas, como mostrado na Fig. 4.3.
Nesta estrutura, cada processador de rede incorpora todas as funes do processador
central e troca as informaes entre eles para estabelecer e liberar caminhos na matriz de
comutao e gerenciar os mdulos.
ML - Mdulo de linha

CI - Controlador de
Interface

ML
CI

Matriz
de comutao
Digital

Mdulo de tronco
MT
CI
MT

ML

Processador
de rede

Processador
de rede

Processador
de rede

Figura 4.3 Central com funes distribudas.

4.3 Matriz de Comutao Digital
A matriz de comutao a parte da central onde so feitas as conexes fsicas das
conversaes telefnicas. O sistema de controle, aps receber as informaes dos usurios na
52

EE-981 Telefonia

Prof. Motoyama

1 Semestre 2004

fase da sinalizao e analis-las, atua na matriz de comutao para estabelecer caminhos em que
os sinais digitais das conversaes telefnicas iro trafegar.
Para estabelecer as funes que a matriz de comutao deve executar durante uma
conversao telefnica, utilizado o exemplo da Fig. 4.4. O exemplo da figura mostra uma
matriz de comutao com 3 enlaces digitais (por ex. PCM) de entrada e 3 enlaces digitais de
sada (abreviadamente uma central 3 x 3 ). Para simplificar a anlise, em um enlace digital, cada
quadro contm somente duas janelas temporais (ou time slots). As janelas temporais t1, t2, ...
tn-1, tn de sada so ocorrncias correspondentes as janelas t1, t2, ... tn-1, tn de entrada,
respectivamente, com pequenos atrasos de tempo introduzidos pela matriz de comutao. Cada
janela temporal acomoda um canal. Os quadros e as janelas temporais de todos os enlaces so
sincronizados, de tal modo que as funes de comutao so executadas de uma maneira
sncrona. O contedo de cada canal de entrada deve ser comutado para qualquer um dos canais
de sada. A figura mostra a situao em que os contedos de canais em cada enlace de entrada
esto definidos, e sero iguais em todos os quadros. Aps a comutao, os contedos dos canais
em cada enlace de sada, tambm, so definidos e sero iguais em todos os quadros.
Quadro
c2

c1

...

Quadro

Quadro

c2

c2

c1

c1

Quadro
...

c2

c1

Enlaces
de
2
entrada

...
...

...

3
tn-1

...

...
tn

Enlaces
de
2 sada

...

Matriz de
Comutao
Digital

t2

t1

t n

t n-1

t 2

t1

Figura 4.4 Funes da matriz de comutao.

Pode-se observar pela figura que o contedo (representado por um quadrado) do canal c1
do enlace 1 de entrada, transferido para o canal c1 do enlace 3 de sada. O contedo de c1 do
enlace 3 de entrada transferido para o canal c1 do enlace 1 de sada. Situaes similares
ocorrem com os contedos dos canais c2 dos enlaces 2 e 3 de entrada que so transferidos para os
canais c2 dos enlaces 3 e 1, respectivamente. Assim, os contedos foram comutados de um
enlace de entrada para um outro enlace de sada, em janelas de tempo correspondentes. Essa
comutao denominada de comutao espacial. Um outro tipo de transferncia que ocorre na
figura aquele em que o contedo (representado por um crculo) de canal c1 do enlace 2 de
entrada, comutado para o canal c2 do enlace 2 de sada. Neste caso, houve uma mudana na
escala de tempo. O contedo foi atrasado no tempo, para ser transmitido na janela de tempo t2.
Em uma outra situao, o contedo (representado por tringulo) do canal c2 do enlace 1 de
entrada transferido para c1 de sada. Neste caso, o contedo que chegou na janela de tempo t2,
foi transferido para a janela de tempo t1, que um tempo adiantado em relao ao tempo que
chegou. Esse tipo de comutao em que os contedos podem ser adiantados ou atrasados,
denominado de intercmbio de janelas temporais. Portanto, a matriz de comutao desempenha
duas funes principais: comutao espacial e intercmbio de janelas temporais ou estgio
temporal T. Detalha-se, a seguir, como essas funes podem ser implementadas.
Intercmbio de janelas temporais (time slots) ou estgio temporal - T
53

EE-981 Telefonia

Prof. Motoyama

1 Semestre 2004

Em um estgio temporal, o contedo de qualquer uma das janelas de tempo de entrada

deve ser transferido para qualquer uma das janelas de tempo de sada.
Essa funo pode ser realizada atravs de memrias de dados e de controle, como
mostrado na Fig. 4.5. O exemplo da figura mostra um enlace digital em que cada quadro contm
4 janelas temporais. Na memria de dados, so armazenados os contedos das janelas temporais
e a memria de controle contm as informaes de endereos que so utilizadas na fase de
leitura dos contedos da memria de dados. Essas informaes so escritas na fase de sinalizao
de uma chamada telefnica, e so mantidas at o trmino daquela chamada.
Memria de Dados
1 quadro

Nmero de canais

A
B
C
D

D C B A

Enlace
de entrada

t4 t3

t2 t1

(1)
(2)
(3)

B D A C

(4)

t4 t3 t2 t1

Janelas Temporais

Os contedos das janelas

temporais so escritos
sequencialmente na
Contador
memria de dados e
Sequencial
lidos de acordo com
os endereos escritos
na memria de
controle.

3
1
4
2

(Os contedos
so escritos na
fase de sinalizao)

t1
t2
t3
t4

Enlace
de
sada

Memria de
Controle
Nmero de canal
que deve ser lido

Sistema de Controle
da Central.

Figura 4.5 Intercmbio de janelas temporais ou estgio temporal - T.

A Fig. 4.5 mostra que na fase inicial, os contedos das janelas temporais so
armazenados na memria de dados de uma maneira seqencial, utilizando um contador
seqencial para fazer o endereamento das posies na memria de dados. Em uma fase seguinte
os dados da memria so lidos na seqncia definida pela memria de controle.
Para melhor exemplificar o funcionamento do estgio temporal, considere o exemplo da
Fig. 4.6.
Mux
A

t3 t2
C

t1
A

Demux

T
t3 t2 t1
A 1

A B

B 2

C 3

t1

t2

t3

Figura 4.6 Comutao com somente um estgio temporal.

54

EE-981 Telefonia

Prof. Motoyama

1 Semestre 2004

No esquema de comutao mostrado na Fig. 4.6, os seguintes pares de assinantes esto

conversando: A e E, B e D e C e F. A figura mostra somente um sentido de transmisso. Em
conversao normal deve haver um outro enlace, transportando os contedos em sentido oposto.
A multiplexao temporal feita de A para C, de tal modo que os contedos aparecero
na seqncia mostrada na figura. No estgio temporal, os contedos so armazenados na
memria de dados, na seqncia de chegada e a leitura deve obedecer a seqncia da memria de
controle, que foi escrita de tal modo que haja a correta demultiplexao. A demultiplexao
feita, temporalmente, de D para F.
O processo de comutao, acima descrito, repetido a cada quadro.
Comutao espacial
Em uma comutao espacial, o contedo de uma janela temporal (ou canal) de um
enlace de entrada deve ser transferido para uma outra janela de um enlace qualquer de sada.
A Fig. 4.7 mostra um esquema de comutao espacial com dois enlaces de entrada e dois
de sada.
Os contedos da memria de controle so utilizados para abrir e fechar as portas ANDs
nos intervalos adequados de tempo para transferir os contedos das janelas de tempo de um
enlace de entrada para um enlace de sada. Essa transferncia feita de maneira sncrona. Por
ex., no tempo t1, os contedos A1 e B2 dos enlaces 1 e 2 de entrada so transferidos
simultaneamente para os enlaces 1 e 2 de sada. No tempo t2, os contedos A2 e B2 so
transferidos simultaneamente, e assim por diante. Na comutao espacial no h mudanas de
posies nas janelas de tempo. Pode haver somente retardos correspondentes aos atrasos das
portas.

A4 B3 A2 B1

1
Enlaces de
Entrada
2

A4 A3 A2 A1
B4 A3 B2 A1

1
Enlaces de
sada
2

B4 B3 B2 B1
t4
t4

t3

t3

t2 t1

t2 t1

A comutao feita
por canal.

0
1
0
1

t1
t2
t3
t4

0
1
0
1

(Contedos escritos
na fase de sinalizao)

Memrias de controle

Figura 4.7 Comutao espacial

Uma matriz de comutao digital pode operar somente com um estgio temporal como
mostrado no exemplo da Fig. 4.6, mas , em geral, constituda de combinaes de estgios
temporais e espaciais como mostrado na Fig. 4.8. A figura mostra algumas combinaes
55

EE-981 Telefonia

Prof. Motoyama

1 Semestre 2004

possveis de estruturas de matriz. Uma matriz TS a uma estrutura em que cada um dos enlaces
de entrada possui um estgio temporal e um nico estgio espacial para comutar as janelas de
tempo para os respectivos enlaces de sada. A matriz STS utiliza estgios espaciais na entrada e
na sada e estgios temporais nos pontos centrais. Por outro lado, a matriz TST utiliza estgios
temporais na entrada e na sada e um estgio espacial conectando esses dois estgios.
T S

T
T

S
T

a)

b)
STS

TST

c)

d)

Figura 4.8 Algumas estruturas possveis para a matriz de comutao digital

Em centrais de comutao digitais operando comercialmente, existem outras estruturas,
mas so variaes em torno das estruturas mostradas na Fig. 4.8. Uma boa parte das centrais
comerciais tem a estrutura TST. Na seo 4.4, ser discutida uma tcnica de anlise de estruturas
de matriz de comutao, e demonstrar que a estrutura TST tem vantagem em relao s outras
estruturas mostradas na Fig. 4.8.
Para mostrar a operao de uma estrutura TS, considere o exemplo da Fig. 4.9.
T

1
Enlaces
de
Entrada

t2

t1

a1
b2

t2

t1

Enlaces
de
Sada

c
t2

Memrias de
Dados

1
t1

c2

Nmero de canal

t1

t2

Memrias de
Controle

Binrio para abrir ou

fechar as portas

Figura 4.9 Exemplo de operao de uma estrutura TS.

56

EE-981 Telefonia

Prof. Motoyama

1 Semestre 2004

O exemplo da Fig. 4.9 mostra uma estrutura com dois enlaces de entrada e dois de sada.
O conjunto de portas ANDs e ORs corresponde ao estgio espacial. Este conjunto atua de
maneira sincronizada com a fase de leitura de um contedo de uma janela temporal da memria
de dados. No exemplo, o canal 1 do enlace 2 que est livre no poder ser utilizado para fazer
conexo com o enlace 1 da sada, pois esse enlace tem todos os canais ocupados; poderia haver
conexo com o enlace 2 que tem tambm um canal livre. Essa anlise de combinao entre os
canais de entrada e de sada para verificar viabilidade de conexo feita pelo sistema de
controle, na fase de sinalizao.
A Fig. 4.10 mostra um exemplo de estrutura TST.
Canais de entrada

Canais internos
T

T
b

a
t1
b

Canais de sada

t2

Canais internos
S

1
2

1
t2 t1

a
b

t1

t2

Memrias de
Controle de
Leitura

Memrias de
Controle de
Portas

Memrias de
Controle de
Escrita

Figura 4.10 Exemplo de estrutura TST.

O nmero de posies na memria de controle corresponde ao que chamado de canais
internos da matriz. No exemplo da figura, tem-se, portanto, 2 canais internos e 2 canais em um
quadro de um enlace digital de entrada ou de sada. Os contedos dos canais de entrada so
armazenados nas memrias de dados, seqencialmente, como mostra a figura. As leituras das
memrias de dados de entrada so controladas pelas memrias de controle, que no exemplo da
figura, so feitas seqencialmente. Simultaneamente s leituras das memrias de dados, as portas
do estgio espacial so abertas ou fechadas, de acordo com as memrias de controle das portas, e
tambm, so escolhidas as posies das memrias de dados de sada, conforme as memrias de
controle de escrita. As memrias de dados de sada so lidas seqencialmente. A estrutura TST
permite flexibilidade, pois, no exemplo da Fig. 4.10, pode-se fazer uma leitura no seqencial
nas memrias de dados de entrada e uma escrita seqencial nas memrias de dados de sada.
Outras solues poderiam ser implementadas, inclusive solues dinmicas, em que cada nova
conexo, as memrias de controle seriam totalmente reescritas. Entretanto, isso leva a uma
complexidade muito grande, de modo que somente solues estticas so adotadas, isto , uma
vez que os canais internos so alocados a uma conexo, esses canais ficam alocados at o final
dessa conexo.
A adoo de soluo esttica leva a matriz de comutao a ter problema denominado de
bloqueio interno. Por exemplo, na Fig. 4.10, o canal 2 do enlace 2 de entrada e o canal 2 do
57

EE-981 Telefonia

Prof. Motoyama

1 Semestre 2004

enlace 2 de sada esto livres, de tal modo que poderamos estabelecer entre esses dois canais,
uma nova conexo,. Entretanto, isso no possvel, pois, para conectar esses dois canais, o ramo
inferior do estgio espacial deve ser utilizado. Mas, o canal 1 interno, do ramo inferior, est
sendo utilizado para comutar o contedo b, e o canal 2 est sendo utilizado para comutar o
contedo a. Se adotasse a soluo dinmica, poder-se-ia utilizar o canal 1 interno para transmitir
o contedo a, em vez do canal 2.
Em vez da soluo dinmica, existe uma outra soluo mais simples, que ser explicada
atravs da Fig. 4.11.
A Fig. 4.11 mostra o esquema de comutao em que no h o problema de bloqueio
interno. Observa-se que foi aumentado um canal interno. Assim, aquela conexo atravs do canal
2 do enlace 2 de entrada e o canal 2 do enlace 2 de sada, pode ser realizada utilizando, agora, o
canal 3 interno, sem a necessidade de reconfigurar todos os canais internos. Os traos (-) que
aparecem na memria de controle significam que as posies das memrias no so lidas
naquele perodo de tempo. Essa tcnica de aumentar os canais internos em comutadores digitais
pode ser implementada facilmente, aumentando a freqncia do relgio que controla o estgio
espacial.
Canais de entrada

Canais internos
T

T
b

Canais de sada

t2

Canais internos
S

t1
b

1
2

1
t2 t1

x a
b
x

t1

t2

t3

Memrias de
Controle de
Leitura

Memrias de
Controle de
Portas

Memrias de
Controle de
Escrita

Figura 4.11 Exemplo de uma estrutura TST com nmero de canais internos maior que os nmero
de canais externos ( canais dos enlaces de entrada ou de sada).
Para uma matriz de comutao TST de tamanho qualquer, em que o nmero de enlaces
n, e o nmero de canais por quadro m, qual deve ser o nmero de canais internos k, para que
no haja bloqueio interno? Esta pergunta ser respondida na prxima seo, aps estudarmos as
tcnicas de anlise das matrizes de comutao digital.
4.4 Anlise da Matriz de Comutao Digital
Estuda-se, nesta seo, uma tcnica de anlise de bloqueio interno da matriz de
comutao digital. Inicialmente, so estudadas as estruturas de matriz de comutao simples,
58

EE-981 Telefonia

Prof. Motoyama

1 Semestre 2004

sem considerar que os enlaces so multiplexados. Portanto, cada enlace possuir somente um
canal. A seguir, as estruturas em multiestgios sero analisadas e sero propostas tcnicas de
equivalncias dos estgios temporais e espaciais com as estruturas estudadas. Finalmente, as
matrizes de comutao digitais sero analisadas.
A estrutura de matriz mais simples aquela conhecida como matriz quadrada a quatro
fios, mostrada na Fig. 4.12.
1
2
Enlaces de
entrada

Os enlaces de entrada e de
sada no so multiplexados

3
4
5
1

Enlaces de sada

Figura 4.12 Matriz quadrada.

Nos pontos de cruzamentos desta estrutura so utilizados rels ou chaves analgicas no
caso de sinais analgicos ou portas ANDs ou NANDs se os sinais forem digitais. Quando se quer
comutar, por exemplo, o enlace 1 de entrada com o enlace 2 de sada, o ponto de cruzamento
correspondente ficar conectado, interligando os enlaces. No h necessidade de componente
eletrnico no cruzamento entre enlace 1 de entrada e 1 de sada, pois, no se espera que um
terminal v se conectar com ele mesmo. O mesmo acontecendo com os outros pontos em que
no aparecem os crculos (veja a Fig. 4.12).
Para se comparar estruturas de matrizes, ser utilizado o critrio de contagem total de
pontos de cruzamentos. Por exemplo, na matriz quadrada so (N2 - N) pontos de cruzamentos,
onde N representa o nmero de enlaces de entrada ou de sada. Supondo que cada ponto de
cruzamento tenha um custo, quanto maior for o nmero de pontos de cruzamento, maior ser o
custo.
Na estrutura quadrada, existe um caminho, por ex., do enlace 1 para 2, e tambm um
outro caminho de 2 para 1. Em algumas aplicaes, no h necessidade de se ter 2 caminhos
diferentes. Nessas situaes, pode-se utilizar a matriz triangular mostrada na Fig. 4.13.
O nmero de pontos de cruzamentos em uma matriz triangular (N2 - N) / 2. As matrizes
quadrada e triangular so estruturas que no tm bloqueios internos, isto , sempre existe um
caminho entre um enlace de entrada e de sada. Entretanto, essas duas estruturas podero ter
nmeros grandes de pontos de cruzamentos, para valores grandes de N. Por exemplo, para N =
10 000 enlaces, uma matriz quadrada ter N2 - N = 99 990 000 pontos e uma matriz triangular
ter 49 995 000 pontos. Como cada ponto representa um componente eletrnico, essas estruturas
podero ter custos proibitivos.

59

EE-981 Telefonia

Prof. Motoyama

1 Semestre 2004

1
2

Enlaces de
entrada e
sada

3
4
5

Figura 4. 13 Matriz triangular.

O problema bsico dessas estruturas que os pontos de cruzamentos no so
compartilhados; cada conexo utiliza um ponto de cruzamento. Para diminuir o nmero de
pontos de cruzamentos, existem estruturas que compartilham os caminhos internos da matriz.
Em muitos casos, essas diminuies so conseguidas impondo bloqueios internos. A Fig. 4.14
mostra duas estruturas com pontos de cruzamentos compartilhados.
Enlaces de entrada
1
Enlaces
de
Entrada

4
1
2
3
4
5
6

Enlaces
de
Sada

a)

Enlaces
de
Sada

b)

Figura 4.14 Estruturas com bloqueio interno.

Na estrutura da Fig. 4.14 a), existem dois caminhos interligando os enlaces de entrada e
de sada. Neste caso, se N = 10, tem-se 40 pontos de cruzamentos, uma economia de 50 pontos
de cruzamentos em relao a matriz quadrada que teria neste caso 90 pontos de cruzamentos.
Mas, nesta estrutura, so possveis somente duas conversaes simultneas. Na estrutura da Fig.
4.14 b), os enlaces de entrada 1 e 2 no tm acesso s sadas 3 e 4 e, os enlaces 3 e 4 no tm
acesso s sadas 1 e 2. Este tipo de estrutura denominado de acessibilidade limitada, e
utilizado para algumas aplicaes especficas. Para N = 6, tem-se 22 pontos de cruzamentos em
comparao a 30 pontos para o caso da matriz quadrada.
Uma outra estrutura para compartilhar os pontos de cruzamentos aquela denominada de
multiestgios. Em estruturas multiestgios, utilizam-se vrias matrizes retangulares,
denominadas de matrizes bsicas, que so interligadas umas a outras, formando vrios estgios
de matrizes. A Fig. 4.15 mostra a representao de uma matriz bsica.

60

EE-981 Telefonia

Prof. Motoyama

1 Semestre 2004
Matriz Bsica

Matriz Retangular
Entrada
1
n
1

1
Representao

1
ou

Sada

Figura 4.15 Representao de uma matriz retangular.

As matrizes bsicas podem ser interligadas, obedecendo a algum critrio. O critrio que
ser adotado dividir as matrizes bsicas em estgios, e interligar uma matriz de um estgio a
outra de outro estgio, atravs de um nico caminho, como mostrado na Fig. 4.16.
1
s

n
1

y 1

s
s

1 Estgio

2 Estgio

Figura 4.16 Interligao entre matrizes bsicas de 2 estgios.

Pode-se observar pela figura que a entrada X interliga com Y, atravs de um nico
caminho. De modo anlogo, verifica-se que a entrada X pode interligar a qualquer uma das
sadas M, atravs de um nico caminho. Esta estrutura denominada de matriz de comutao de
2 estgios. uma estrutura pouco flexvel, pois, permite pouca alternativa de caminhos entre
uma entrada e uma sada. Uma estrutura mais interessante a estrutura com 3 estgios, como
mostrado na Fig. 4.17.
x

1
n

1
t

s
s

1 estgio

t
s

2 estgio

1
1

1
m

1
m

3 estgio

Figura 4.17 Matriz de comutao com 3 estgios.

A matriz, mostrada na figura, possui k matrizes bsicas no 1o estgio, s matrizes bsicas
no 2o estgio e t matrizes bsicas no 3o estgio. Cada uma das k matrizes do 1o estgio interliga
com as s matrizes do 2o estgio atravs de um nico caminho (e vice-versa), e cada uma das s
61

EE-981 Telefonia

Prof. Motoyama
o

1 Semestre 2004
o

matrizes bsicas do 2 estgio interliga com as t matrizes do 3 estgio, atravs de um nico

caminho (e vice-versa).
Nesta estrutura, a entrada X pode se interconectar com a sada Y, atravs de s caminhos
diferentes. Portanto, so vrios caminhos alternativos para interligar uma entrada a uma sada.
--------------------------------------------------------------------------------------------------------------------Exemplo 4.1
Seja uma central de comutao utilizando uma matriz de comutao de 3 estgios. A
central possui 9 enlaces de entrada e 9 enlaces de sada. Todos os trs estgios tm o mesmo
nmero de matrizes bsicas e igual a 3.
a) Desenhe uma estrutura de conexo para essa matriz, especificando os nmeros de
entradas e de sadas para cada matriz bsica.
b) Estudar uma situao de bloqueio interno. (Uma situao de bloqueio interno quando
por ex., uma entrada X e uma sada Y esto livres, mas no podem fazer a conexo por falta de
um caminho interno).
Soluo:
a) A Fig. 4.18 mostra a estrutura e as conexes pedidas. Como o enunciado diz que cada
estgio contm 3 matrizes bsicas, e o total de enlaces de entrada ou de sada 9, tem-se em cada
matriz bsica do 1o estgio, 3 enlaces de entrada. Pelo mesmo raciocnio cada matriz bsica do
3o estgio tem 3 enlaces de sada. Como a interligao entre as matrizes bsicas dos estgios
feita atravs de um nico enlace, as matrizes bsicas do 2o estgio tero 3 enlaces de entrada e de
sada.
1
2
3

1
2
3

1
2
3

1
2
3

1
2
3

1
2
3

Figura 4.18 Matriz de comutao 9 x 9.

b) A Fig. 4.18 mostra tambm, uma situao em que pode haver bloqueio interno. As
seguintes conexes esto em andamento: o enlace 3 da matriz bsica 1 do 1o estgio est
conectado ao enlace 2 da matriz bsica 1 do 3o estgio; o enlace 2 da matriz bsica 1 do 1o
estgio com o enlace 1 da matriz bsica 2 do 3o estgio e o enlace 1 da matriz bsica 2 do 1o
estgio com o enlace 3 da matriz bsica 3 do 3o estgio.
Nestas condies, o enlace 1 da matriz bsica 1 do 1o estgio e o enlace 1 (ou 2) da
matriz bsica 3 do 3o estgio, que esto livres, no podero ser conectados, por falta de caminho
no 2o estgio. Essa situao, em que dois enlaces de entrada e de sada esto livres e no podem
62

EE-981 Telefonia

Prof. Motoyama

1 Semestre 2004

ser conectados por falta de caminho interno, denominada de bloqueio interno. Esse bloqueio
interno deve ser mantido o mais baixo possvel, eventualmente prximo de zero.
--------------------------------------------------------------------------------------------------------------------No exemplo acima, houve o bloqueio interno por falta de caminho alternativo no 2
estgio. Pode-se aumentar o nmero de matrizes bsicas no 2 estgio, para evitar a situao de
bloqueio interno. A introduo de mais uma matriz bsica no 2 estgio permite conectar os dois
enlaces que esto bloqueados, mas continuaria a haver outras situaes de bloqueio interno que
so deixadas ao leitor descobrir.
Quantas matrizes bsicas so necessrias no 2o estgio para garantir que a matriz de
comutao de 3 estgios no tenha nenhuma situao de bloqueio interno?
Essa pergunta foi respondida por Clos em um artigo publicado em 1953 [ 1 ]. Clos
analisou uma matriz de 3 estgios, considerando uma situao geral mostrada na Fig. 4.19.
1
x
n

1
1

1
n

N
1
N/n

N/n

1
y
n

Figura 4.19 Matriz de 3 estgios N x N.

Clos raciocinou na situao de pior caso. Suponha que a entrada x queira se interligar
com a sada y. As (n-1) entradas da matriz bsica 1 do 1o estgio podero estar ocupadas (em
conversao), necessitando, portanto, no pior caso, (n-1) matrizes bsicas no 2o estgio (cada
conexo utilizando uma matriz bsica diferente no 2o estgio). Por outro lado, as (n-1) sadas da
matriz bsica N/n do 3o estgio podero estar ocupadas, necessitando tambm, no pior caso (n1) matrizes bsicas no 2o estgio.
Desse modo, para que a conexo entre x e y no seja bloqueada, necessita-se de (n-1) +
(n-1) + 1 = 2n-1 matrizes bsicas no 2o estgio. Isto , a condio para uma matriz de 3 estgios
ser estritamente sem bloqueio interno que o nmero de matrizes bsicas no 2 estgio seja k =
2n - 1.
O total de pontos de cruzamentos para uma matriz de 3 estgios sem bloqueio interno
dado por,
N
N N N
+
( 2 n 1) + n ( 2 n 1)
n
n n n
2
N
= (2n -1)(2N + 2 )
n

C3 ( N , n ) = n ( 2 n 1)

(4.1)

Pode-se calcular o valor de n timo que minimiza o nmero de pontos de cruzamentos

para uma matriz de 3 estgios e sem bloqueio interno. Adotam-se as seguintes suposies: n
uma varivel contnua e muito maior que 1.
Para n >> 1, tem-se
63

EE-981 Telefonia

Prof. Motoyama

C3 ( N , n ) 4 Nn +

2N
n

1 Semestre 2004

(4.2)

Derivando a expresso acima em relao a n, e igualando a zero, obtm-se

dC3 ( N , n)
2N 2
= 4N 2 = 0
dn
n

n=

N
2

(4.3)

Substituindo o valor de n obtido na Eq. 4.3 na Eq. 4.1, tem-se

C3 ( N ) = ( 2

N
1)( 2 N +
2

= 4( 2 N

N2
)
N 2
(
)
2

(4.4)

N)

Um aspecto interessante comparar o nmero de pontos de cruzamentos de uma matriz

de 3 estgios utilizando a Eq. 4.4 com o nmero de pontos de cruzamentos de uma matriz com
apenas um estgio. So considerados dois valores de N: 10 e 100.
C1 (10) = 100 10 = 90
Para N = 10
C3 (10) = 178 40 = 138
C1 (100) = 10 4 100 = 9900
Para N = 100
C3 (100) = 5256
Pode-se concluir pelos valores obtidos acima que, para valores de N pequeno, uma matriz
de 1 estgio mais vantajoso que matriz de 3 estgios sob o ponto de vista de nmero de pontos
de cruzamentos. Entretanto, a partir de um certo valor de N, a matriz de 3 estgios se torna
vantajoso.
Na Fig. 4.20, so mostradas as curvas dos nmeros de pontos de cruzamentos em funo
de N, para matrizes de 1 e 3 estgios.

C 1(N ) = C 3(N )

64

EE-981 Telefonia

Prof. Motoyama

1 Semestre 2004

Figura 4.20 Nmero de pontos de cruzamentos em funo de N, para matrizes de 1 e 3 estgios.

Conclui-se que, para valor de N em torno de 25, os nmeros de pontos de cruzamentos
para 1 e 3 estgios so iguais. Abaixo desse valor, a matriz de 1 estgio mais vantajosa que a
de 3 estgios e para valores acima, a de 3 estgios mais vantajosa.
As duas estruturas de matriz at aqui estudadas so estritamente sem bloqueios internos.
Para a matriz de 3 estgios, pode-se trabalhar com algum bloqueio interno, reduzindo o nmero
de matrizes bsicas no 2o estgio, mas mantendo a probabilidade de bloqueio bastante baixa. Isto
significa que em algumas situaes, no haver um caminho entre um enlace de entrada e de
sada, mas que devem ser eventos bastante raros.
Para anlise de estruturas com bloqueios internos, utiliza-se o mtodo apresentado por
Lee [ 2 ], que se baseia na teoria do grafo.
Na teoria de grafo, os vrios caminhos alternativos existentes para atingir um ponto de
sada, a partir de um ponto de entrada, so representados por grafos. Resume-se a seguir alguns
resultados da teoria de grafo que sero utilizados na anlise.
A Fig. 4.21 mostra um grafo srie.

A
q1

q2

qn

q3

qi a probabilidade de um enlace estar livre.

Figura 4.21 Grafo srie.
Denominando de Q, a probabilidade do caminho entre A e B estar livre e de B a
probabilidade do caminho entre A e B estar bloqueado, essas probabilidades so dadas por
n

Q = qi

(4.5)

i =1

B = 1 Q
A Fig. 4.22 mostra um grafo paralelo.
p1
p2
A

B
pn

pi = 1 - qi a probabilidade de um enlace estar bloqueado.

Figura 4.22 Grafo paralelo.
Neste caso, as probabilidades Q e B so dadas por
65

EE-981 Telefonia

Prof. Motoyama

1 Semestre 2004

Q=1- ( 1-qi )
i=1

(4.6)

B= ( 1-qi )
i=1

Em uma situao mais geral, tm-se grafos em srie combinados com grafos em paralelo,
como mostrado na Fig. 4.23.
q1,2
q1,1

q1,3
q2,1

q2,2

B
qj,k

qj,1

Figura 4.23 Grafo srie e paralelo.

As probabilidades Q e B, neste caso, so dadas por
Q = 1 (1 q j ,k )
j

(4.7)

B = (1 q j ,k )
j

O mtodo de Lee representa os vrios caminhos dentro de uma matriz de comutao por
grafos. Para a aplicao do mtodo, so consideradas somente as matrizes simtricas. Uma
matriz simtrica equivalente a matriz da Fig. 4.19. A primeira metade da matriz (1 e 2
estgios) tem a mesma construo da segunda metade (2 e 3 estgios).
Devido simetria, basta analisar uma parte da matriz como mostrado na Fig. 4.24 (para
uma matriz de 3 estgios).
2 estgio
Representao por grafo
(Grafo de Conexo)

1
1 estgio
nxk

3 estgio
2

kxn

1
2
n
Ponto de cruzamento k

Enlace

Figura 4.24 Representao de uma matriz de comutao por grafos.

66

EE-981 Telefonia

Prof. Motoyama

1 Semestre 2004

Pode-se observar pela figura que na representao em grafo, um ponto de cruzamento

representa um n em grafo e um enlace na matriz representa um arco no direcionado. Essa
representao permite utilizar os principais resultados obtidos na teoria de grafo.
Calcula-se, a seguir, a probabilidade de bloqueio para uma matriz de 3 estgios. O grafo
equivalente de uma matriz (grafo de conexo) de 3 estgios mostrado na Fig. 4.25. A
probabilidade de um enlace estar livre a mesma para todos os enlaces e vale q. O valor de p,
neste caso, representa a probabilidade de ocupao de um enlace externo matriz de comutao.
O nmero de enlaces de entrada n, e k representa o nmero de matrizes bsicas do 2o estgio.
Pode-se calcular a probabilidade de bloqueio da matriz, utilizando a Eq. 4.7, e obtm-se
B = (1 q 2 ) k

(4.8)

Na Eq. 4.8, q2 representa a probabilidade de um enlace srie estar livre, (1 - q2) a

probabilidade de um enlace srie estar bloqueado e (1 - q2)k a probabilidade de todos os enlaces
sries estarem bloqueados.
Em termos prticos mais fcil fazer estatsticas de utilizao de um enlace externo.
Assim, se p a probabilidade de utilizao (ou intensidade de trfego representada em Erlangs),
pode-se relacionar a enlace interno da matriz de comutao da seguinte maneira.
1
q

q
2

p
q

n
p
q

q
k

Figura 4.25 Grafo de conexo de uma matriz de 3 estgios.

Seja p a probabilidade de ocupao de um enlace de entrada. Suponha que a
probabilidade de ocupao de um enlace na matriz seja independente do enlace de entrada.
Ento, a probabilidade de um enlace na matriz estar ocupado dada por p / , onde o fator =
k/n denominado de taxa de expanso espacial.
Assim, pode-se reescrever a Eq. 4.8.
q = 1 p / e

B = 1 - (1 - p/ ) 2

(4.9)

--------------------------------------------------------------------------------------------------------------------Exemplo 4.2
Seja N o nmero de enlaces de entrada e de sada. Projete uma matriz de comutao que
interligue qualquer um dos N enlaces de entrada com qualquer um dos enlaces de sada. A
probabilidade de bloqueio deve ser menor ou igual a 0,007 e a utilizao de um enlace de entrada
p=0,7. Suponha N = 128.
67

EE-981 Telefonia

Prof. Motoyama

1 Semestre 2004

Soluo:
Como o problema no especifica qual tipo de matriz deve se utilizar, podemos solucionar
de vrias maneiras.
A maneira mais simples, neste caso, utilizar uma matriz quadrada, que tem
probabilidade de bloqueio igual a zero, portanto satisfaz a condio de probabilidade de bloqueio
solicitada. Entretanto, o nmero de pontos de cruzamentos N2 - N = 16 256, um valor grande
que pode ser reduzido se for utilizada uma matriz de 3 estgios.
Com uma matriz de 3 estgios, pode-se resolver de dois modos.
a) Uma matriz sem bloqueio
Neste caso, podemos utilizar a Eq. 4.3 e calcular o valor de n,
N
n
= 8, e pela condio de Clos,
2
k = 2n - 1 = 15 matrizes bsicas no 2o estgio. Alm disso, N / n = 16. Portanto, a matriz
de 3 estgios ficar como mostrada na figura abaixo.
1
8
1
8

16

15

16

1
8
1
8

O total de pontos de cruzamentos dado pela Eq. 4.4, C3 ( N ) = 4( 2 N 1,5 N ) = 7680

que bem menor que o valor encontrado para uma matriz quadrada.
b) Uma matriz com bloqueio
Neste caso, os valores de n e N / n so iguais aos calculados em a). O valor de k deve ser
tal que satisfaa a condio de bloqueio especificada no enunciado. Utilizando a Eq. 4.9, pode-se
calcular a probabilidade de bloqueio para vrios valores de k, como mostrado na tabela abaixo.
p = 0,7

B 0,007

B = 1- (1- p ) 2

n=8

10

12

0,470

0,116

0,018

13

14

0,0061

0,0019

B < 0,007

O menor valor de k que satisfaz a condio do enunciado igual a 13. Para esse valor, o
total de pontos de cruzamentos C3, B ( N ) = 2 Nk + k ( N n) 2 = 6656 , um valor menor que matriz
quadrada ou matriz de 3 estgios sem bloqueio. Esse nmero poderia ser diminudo ainda mais,
se a probabilidade de bloqueio especificada fosse de 2%. Neste caso, so necessrias somente de
12 matrizes bsicas no 2o estgio e o total de pontos de cruzamentos seria de 6144.
---------------------------------------------------------------------------------------------------------------------

68

EE-981 Telefonia

Prof. Motoyama

1 Semestre 2004

Existem muitas outras estruturas de matrizes de comutao que podem ser analisadas
utilizando as tcnicas apresentadas acima. O exerccio 4.3 um exemplo de estrutura em que a
matriz de comutao dividida em vrios mdulos.
Pode-se utilizar a mesma idia de construo para 3 estgios, e estender para n estgios,
como mostrado na Fig. 4.26. As estruturas com nmeros impares de estgios so mais
importantes, pois, fornecem mais caminhos alternativos. Uma estrutura com 5 estgios pode ser
sem bloqueio interno se considerar que os 3 estgios internos, o 2o, o 3o e o 4o, formam uma
matriz de comutao sem bloqueio obedecendo a condio de Clos, e se aplicar novamente a
condio de Clos para a nova matriz de 3 estgios formada por 1o estgio, a matriz de 3 estgios
internos e 5o estgio. O detalhamento dessa estrutura apresentado no exerccio 4.4. Essa idia
pode ser estendida para matrizes impares de 7 estgios e superiores.

Figura 4.26 Matriz multiestgios.

As matrizes de comutao analisadas, nesta seo, possuem seus enlaces no
multiplexados e foram projetadas para comutar sinais analgicos, e so denominadas de matrizes
espaciais. Pode-se estender a teoria de anlise das matrizes espaciais para as estruturas matriciais
digitais. Para isso necessrio fazer a equivalncia entre as matrizes espaciais e as matrizes
digitais.
A matriz digital, como visto anteriormente, uma composio de estgios temporais e
estgios espaciais. Dessa maneira, pode-se fazer a equivalncia separadamente. A equivalncia
entre um estgio temporal e uma matriz espacial mostrada na Fig. 4.27.
c

1
2

Equivalncia

.
c

.
l

Figura 4.27 Equivalncia entre um estgio temporal e uma matriz espacial.

Em um estgio temporal, os contedos de c canais multiplexados na entrada so
armazenados seqencialmente na memria de dados. A leitura dos contedos feita em uma
seqncia definida pela memria de controle. Essa leitura feita, em geral, a uma velocidade
maior do que a escrita, e que possibilita ter mais canais internos l (l > c). Esses l canais internos
do maior flexibilidade e diminuem situaes de bloqueio interno. A leitura comandada pela
memria de controle permite que o contedo de um canal de entrada possa ser comutado a
qualquer um dos l canais internos. Portanto, um estgio temporal equivalente a uma matriz
espacial com c enlaces de entrada e l enlaces de sada, como mostrado na Fig. 4.27.
69

EE-981 Telefonia

Prof. Motoyama

1 Semestre 2004

A equivalncia entre um estgio espacial digital e uma matriz espacial pode ser
estabelecida como mostrado na Fig. 4.28. A Fig. 4.28 mostra um estgio espacial digital com n
enlaces de entrada, contendo l canais multiplexados por enlace e m enlaces de sada contendo l
canais multiplexados por enlace. No caso de uma matriz espacial digital, o contedo de cada
canal comutado temporalmente para um dos canais de sada. Pode-se raciocinar que os n canais
nmero 1 de todos os enlaces das entradas podem ter acesso a todos os m canais nmero 1 das
sadas, representando assim, a matriz bsica nmero 1 da Fig. 4.28. Os n canais nmero 2 de
todos os enlaces das entradas podem ter acesso a todos os m canais nmero 2 das sadas e assim
sucessivamente. Desse modo, a matriz espacial equivalente ter l matrizes bsicas, cada uma
tendo n enlaces de entrada e m enlaces de sada.
l

1
1
Equivalncia

n
l

1
1

1
1
1

Figura 4.28 Equivalncia entre estgio espacial digital e matriz espacial.

--------------------------------------------------------------------------------------------------------------------Exemplo 4.3
Para o comutador digital (TS) mostrado abaixo,
a) Desenhe o equivalente espacial do comutador
b) Desenhe o grafo de conexo e calcule a probabilidade de bloqueio supondo que a
probabilidade de ocupao de um canal (time slot) de entrada seja p = 0,8.
T
b

1
Enlaces
de
Entrada

t2

a
t1

t2

a1
b2

t2

t1

Enlaces
de
Sada

Memrias de
Dados

1
t1

c2

Nmero de canal

t1

t2

Memrias de
Controle

Binrio para abrir ou

fechar as portas

Soluo:
70

EE-981 Telefonia

Prof. Motoyama

1 Semestre 2004

a) Desenha-se, inicialmente, o equivalente espacial do estgio temporal e depois o

equivalente do estgio espacial, como mostrado na figura abaixo. As interconexes so feitas de
acordo com os relacionamentos existentes entre os canais internos.
Enlace 1

CI 1

CI 1
Canal 1

Enlace 1

Canal 2

Enlace 2
CI 2
Enlace 2

CI 2
CI 1

Enlace 1

Canal 1

Enlace 2

Canal 2
CI 2
CI - Canal Interno

b) O grafo de conexo ser

p

Neste caso, no h expanso nos caminhos internos, mas uma compresso. Assim, a
probabilidade de bloqueio ser
B = 1 - q,
onde q a probabilidade de um enlace interno estar livre. A probabilidade de um enlace
interno estar livre igual a probabilidade de os dois enlaces externos estarem livres, isto ,
q = (1 - p).(1 - p) = 0,04
Portanto, B = 0,96.
--------------------------------------------------------------------------------------------------------------------Exemplo 4.4
Para a matriz TST abaixo,
a) Desenhe o equivalente espacial
b) Qual a relao entre l e c para que no haja bloqueio interno?
c) Para a situao de bloqueio, calcule a probabilidade de bloqueio, supondo que a
probabilidade de ocupao de um canal de entrada seja p.

71

EE-981 Telefonia

Prof. Motoyama

1 Semestre 2004

Soluo:
a) O equivalente espacial para a configurao TST mostrado na figura abaixo.
1

1
c

1
c

1
c

1
c

1
c

b) A condio de Clos para matriz de 3 estgios pode ser utilizada para se ter uma matriz
estritamente sem bloqueio. Dessa maneira, deve-se ter l = 2c - 1.
Conclui-se que para uma central digital na configurao TST opere sem bloqueio, basta
aumentar o nmero de canais internos, que facilmente implementado, aumentando a freqncia
do relgio.
l
A relao = denominada de expanso temporal. Se c >> 1, ento 2, e uma
c
matriz sem bloqueio. Se < 2, significa que uma matriz digital com bloqueio interno.
c) Na situao de bloqueio ( < 2), podemos utilizar a tcnica desenvolvida por Lee para
calcular a probabilidade de bloqueio. A figura abaixo mostra o grafo de conexo de uma matriz
de 3 estgios.
c

p
l

A probabilidade de bloqueio ser

B = ( 1 - q2 ) l

(4.10)

Mas, = l / c e p = probabilidade de ocupao de um canal de entrada. Substituindo esses

valores na Eq. 4.10, obtm,
B = [1 - ( 1 - p / )2 ]l
(4.11)
----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------72

EE-981 Telefonia

Prof. Motoyama

1 Semestre 2004

Exemplo 4.5
Para o exemplo 4.4, considere c = 5 e 30 canais. Refaa o item b).
Soluo:
O valor de l para no haver bloqueio l = 2 c -1
Para c = 5, tem-se l = 9, e para c = 30, l = 59. Ou seja, aproximadamente o dobro do
nmero de canais do enlace externo (enlace PCM).
Supondo que a probabilidade de ocupao de um canal de enlace de entrada seja p = 0.8,
pode-se calcular a probabilidade de bloqueio pela frmula de Lee. Espera-se que esse clculo de
probabilidade seja zero, pois, ser utilizada a condio de Clos.
Para c = 5,
B = [ 1 - ( 1 - 0,8 / 1,9667 )2]9 = 0,0202, e
para c = 30,
B = [1 - ( 1 - 0,8 / 1,9667 )2]59 = 7,7 x 10-12
As duas probabilidades calculadas no so zeros! Essa aparente contradio pode ser
explicada pelo fato do mtodo de Lee ser uma frmula aproximada. O mtodo de Lee leva em
conta que os enlaces que interligam os estgios so todos independentes. Assim, para valores de
c pequenos, a dependncia entre os enlaces maior e apresenta erros maiores (c = 5). Para
valores de c grandes, essa dependncia diminui e os erros so menores, e a frmula se aproxima
do valor exato (c = 30).
----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------Exemplo 4.6
Para a matriz STS abaixo,
a) Desenhe o equivalente espacial
b) Qual a condio para que no haja bloqueio interno?
c) Para a situao de bloqueio, calcule a probabilidade de bloqueio supondo que a
probabilidade de ocupao de um canal de entrada seja p.
1

c
c

1
m

T
T

c
c

1
k

Soluo:
a) O equivalente espacial mostrado na figura abaixo. Observe que, neste caso, tambm,
obteve-se uma matriz espacial de 3 estgios.

73

EE-981 Telefonia

Prof. Motoyama

1
n

1
m

1
n

1 Semestre 2004

1
k

1
k

m
m

b) Embora seja uma matriz espacial de 3 estgios, para calcular a condio de

estritamente sem bloqueio, deve-se observar que o nmero de enlaces de entrada diferente do
nmero de enlaces de sada. Neste caso, a condio de no bloqueio dada por
m=n-1+k-1+1=n+k-1
m=n+k-1
Se n = k

m = 2n - 1
Lembre-se que, neste caso, m representa o nmero de estgios temporais. Portanto, esta
estrutura no muito flexvel para trabalhar sem bloqueio, pois, ao contrrio da estrutura TST
que basta aumentar a freqncia do relgio, nesta estrutura necessrio aumentar o nmero de
estgios temporais.
Esta estrutura, entretanto, utiliza menos memria que a estrutura TST, e foi considerada
para projetos de centrais de comutao, quando o custo da memria era alto.
c) Para a situao em que m < n + k - 1, tem-se bloqueio interno, e a probabilidade desse
bloqueio pode ser calculada pelo mtodo de Lee. O grafo de conexo mostrado na figura
abaixo.
q
n

m
q

A probabilidade de bloqueio ser

B = ( 1 - q2 ) m
Para = m / n e p = probabilidade de ocupao de um canal de entrada, obtm-se
B = [ 1 - ( 1 - p / )2 ]m
--------------------------------------------------------------------------------------------------------------------4.5 Exemplo de uma Central Digital Comercial: Trpico RA
A central Trpico RA, uma central comercial que foi desenvolvida pelo CPqD - Centro
de Pequisa e Desenvolvimento da Telebrs (atualmente, Fundao CPqD) em parceria com os
fabricantes de equipamentos de telecomunicaes. uma central projetada e desenvolvida com
tecnologia totalmente brasileira e atualmente em operao em vrias concessionrias de
telecomunicaes com bastante sucesso.
74

EE-981 Telefonia

Prof. Motoyama

1 Semestre 2004

Uma central deve ter bastante flexibilidade e um crescimento modular. Isso garante ao
comprador, um investimento inicial moderado e possibilidade de ampliao futura sem
necessidade de adquirir uma nova central. A Trpico RA tem uma arquitetura bastante modular.
Os principais mdulos da central Trpico RA so: MX - mdulo de comutao, MS - mdulo de
sincronismo, MZ - mdulo de sinalizao, M0 - mdulo de operao e manuteno, MA mdulo auxiliar, MT - mdulo de terminais e MI - mdulo integrado. O funcionamento de cada
mdulo e o inter-relacionamento entre esses mdulos so bastante complexos e esto fora dos
objetivos desse captulo. O conceito a ser detalhado , essencialmente, em relao a estrutura da
matriz de comutao da Trpico RA. Outros detalhes podero ser consultados na referncia [3].
O conceito essencial da matriz de comutao da central Trpico RA mostrado na Fig.
4.29. A figura mostra somente um sentido de transmisso. As vrias linhas digitais, aps o
mdulo de terminais que neste caso apenas um concentrador, so multiplexadas em enlace de
alta velocidade. Os canais do enlace de alta velocidade so comutados em uma matriz de
comutao constituda essencialmente de estgio temporal, como explicado no exemplo da Fig.
4.6. A extenso desse conceito, para aplicaes em centrais de grande porte, exige bastante
engenhosidade e criatividade. Descreve-se, a seguir, como a Trpico RA cresce em mdulos
para se tornar uma central de grande porte.
MT

Mux
T

MT

T - estgio temporal

De
Mux

MT - mdulo de terminais (concentrador)

Figura 4.29 Conceito essencial da central Trpico RA.

Descreve-se, inicialmente, a estrutura do mdulo de terminais, MT. A Fig. 4.30 mostra a
estrutura do mdulo de terminais.
P C M -6 4

P C M -3 2

P la n o A
CCT
C o n tro lad o r d e
C an ais

P C M -3 2

P la n o B
P la n o C
P la n o D

P la ca d e
T e rm in a is

P la ca d e
T e rm in a is

P la ca d e
T e rm in a is

P la ca d e
T e rm in a is

P C M -6 4

Figura 4.30 Estrutura do mdulo de terminais, MT.

75

EE-981 Telefonia

Prof. Motoyama

1 Semestre 2004

Cada placa de terminais pode acomodar at 16 terminais. So utilizados quatro enlaces

PCM-32, dois para transmisso e dois para recepo. Podem ser acomodados at oito placas de
terminais em um par (transmisso e recepo) de enlaces PCM. Portanto, um mdulo de
terminais pode acomodar at 2 x 8 x 16 = 256 terminais. Os canais de dois enlaces PCM-32 so
multiplexados atravs do controlador de canais (CCT) e podem ocupar qualquer um dos canais
dos enlaces PCM de 64 canais dos 4 planos. Um plano constitudo de mdulos de comutao,
de sincronismo e de sinalizao. O conceito de planos utilizado para possibilitar um
crescimento modular e ter maior confiabilidade em caso de ocorrncia de falhas em um plano.
Para centrais de pequeno porte, somente um plano suficiente. Para porte maior, outros planos
podero ser utilizados. Quando a central opera com vrios planos, a confiabilidade maior, pois
mesmo que haja falha em um plano, outros planos continuariam operando e no haveria uma
parada total da central.
A operao em um plano explicada a seguir.
Uma placa comutadora DXD constituda de 4 estgios temporais, configurados como
mostrado na Fig. 4.31. Os 8 mdulos de terminais so multiplexados, atravs do bloco SPS conversor srie-paralelo-srie, em um enlace PCM de 512 canais. Cada placa comutadora DXD
pode receber 2 enlaces de 512 canais. O controle de escrita e de leitura nos estgios temporais,
feito atravs de uma outra placa, no mostrada na figura.
512 canais
64 canais
1

MT

SPS

MT

512 canais

MT

SPS

MT

64 canais
MT - Mdulo
de terminais

SPS - conversor
Srie-paralelo-srie

Placa comutadora
DXD 2x2
(At 4 placas)

512 canais

Figura 4.31 Operao em um plano.

O crescimento modular em um plano feito utilizando as placas DXD, interconectadas
como mostrado na Fig. 4.32. Um enlace de 512 canais do mdulo MX0 entra em uma placa
DXD do prprio mdulo e tambm em placa DXD do mdulo MX1. Assim, a leitura e a escrita
dos 512 canais nos estgios temporais so feitas em paralelo, neste caso, em dois mdulos.

76

EE-981 Telefonia

Prof. Motoyama

1 Semestre 2004

MX 0
MT
MT
MT
MT

64 canais
1

SPS

8
1

MT
MT

T
T

Placa Comutadora DXD

Placa Comutadora DXD

512 canais

MX 1

MT

SPS

8
64 canais

MT

512 canais
64 canais
1

SPS

8
1

T
T

T
T

SPS

8
64 canais

512 canais Placa Comutadora DXD

Placa Comutadora DXD

Figura 4.32 Crescimento modular em um plano.

Um plano pode acomodar at 4 placas comutadoras DXD, significando um crescimento
de at 4 MXs. Portanto, um plano pode acomodar at 16 x 256 x 4 = 16 384 terminais.
Utilizando 4 planos, pode-se acomodar at 16 384 x 4 = 65 536 terminais.
A Trpico RA possui uma outra verso da placa DXD, a QXD que possibilita uma
expanso at 8 MXs. A estrutura a mesma da DXD, mas a QXD recebe 4 enlaces
multiplexados de 512 canais e possui 8 estgios temporais. Assim, a capacidade mxima da
central Trpico RA de 131 072 terminais, que corresponde a uma central de grande porte.
REFERNCIAS
1. Clos, C., A Study of Non-Blocking Switching Networks, Bell System Technical Journal,
Vol. 32, pp. 406-424, March 1953.
2. Lee, C. Y., Analysis of Switching Networks, Bell System Technical Journal, Vol. 34, pp.
1287-1315, November 1955.
3. Telebrs, Trpico RA - Uma Plataforma Multiaplicao de Arquitetura Aberta e Modular,
Centro de Pesquisa e Desenvolvimento - CPqD, Dezembro de 1997.
EXERCCIOS
4.1 Seja o comutador digital TST mostrado abaixo.
a) Preencha as posies das memrias (de dados e de controle) para que se tenha uma
correta comutao de canais.
b) Suponha que um novo terminal telefnico que est no enlace 1 de entrada queira se
comunicar com o outro terminal que est no enlace 2 de sada. possvel essa comunicao?
Porqu?
77

EE-981 Telefonia

Prof. Motoyama
T

PCM de
Entrada
2

g f e

1
d c b a

1 Semestre 2004

3
4

3
4

4
5

4
5

a c b

PCM de
Sada
g h e f

t1 T
t2
t3
t4
t5

Memrias de Controle

4.2 Seja a matriz de comutao espacial da figura abaixo.

a) Desenhe o grafo de conexo da matriz.
b) Calcule a probabilidade de bloqueio, supondo que a probabilidade de um enlace de
entrada estar ocupado p.
1

1
n

1
n

1
n

1
1

1
n

n
1
n
1

4.3 Uma matriz de comutao espacial de 5 estgios sem bloqueio pode ser construda a partir de
uma matriz de 3 estgios sem bloqueio, conforme a figura abaixo.
a) Calcule o nmero de pontos de cruzamentos para a matriz de 3 estgios em funo dos
parmetros dados.
b) Calcule o nmero total de pontos de cruzamentos para a matriz de 5 estgios.

78

EE-981 Telefonia

Prof. Motoyama
1
1
n

2
n

1
N/n
n

3 estgios
1

1
n

3 estgios

3 estgios
2n -1

1 estgio

1 Semestre 2004
1

1
N/n
n

2, 3 e 4 estgios

5 estgio

4.4 Para uma matriz de comutao espacial, N x N, com N = 72, calcular o total mnimo de
pontos de cruzamentos, considerando uma matriz de
a) 1 estgio.
b) 3 estgios (sem bloqueio).
c) Desenhe a configurao da matriz do tem b), com os parmetros otimizados.
e) Compare os resultados obtidos e comente.
4.5 Seja a matriz de comutao mostrada na figura abaixo.
Para l = c = t = m = 3
a) Desenhe o equivalente espacial da matriz e o grafo de conexo.
b) Mostre uma situao em que um canal de entrada no possa se interligar com um canal
de sada (bloqueio interno)
c) Calcule a probabilidade de bloqueio supondo que a probabilidade de ocupao de um
canal de entrada seja p = 0,6.
d) Qual o valor de l para que no haja bloqueio interno?
e) Para o valor de l calculado no tem d) calcular a probabilidade de bloqueio pelo
mtodo de Lee e comente.
f) Se t = 4, qual o valor de l para que no haja bloqueio interno?
cx l
1

l xt

S
m

4.6 Seja o comutador digital TST mostrado abaixo.

a) a) Preencha as posies das memrias (de dados e de controle) para que se tenha uma
correta comutao de canais.
b) Calcule o nmero de canais na matriz espacial para no haver bloqueio interno.
c) Desenhe o grafo de conexo e calcule a probabilidade de bloqueio pelo mtodo de Lee,
para o item b) e comente.

79

EE-981 Telefonia

Prof. Motoyama
T
a

1 Semestre 2004

2
b

4.7 Seja a matriz de comutao mostrada abaixo.

a) Preencha as posies das memrias de dados e de controle para que se tenha uma
correta comutao de canais.
b) Desenhe o equivalente espacial.
c) Mostre uma situao de bloqueio.
d) Calcule a probabilidade de bloqueio, supondo a probabilidade de ocupao de um
canal de entrada seja p
e) Qual condio para no haver bloqueio interno?
S

c
b

2
1

1
2

4.8 Seja a matriz digital abaixo.

a) Desenhe o equivalente espacial.
b) Desenhe o grafo de conexo.
c) Calcule a probabilidade de bloqueio, supondo que a probabilidade de ocupao de um
canal de entrada seja p = 0,8.
3

1
1

T
3

3
T

3
T

4.9 Seja a matriz digital abaixo.

a) Desenhe o equivalente espacial.
80

EE-981 Telefonia

Prof. Motoyama

1 Semestre 2004

b) Desenhe o grafo de conexo.

c) Calcule a probabilidade de bloqueio, supondo que a probabilidade de ocupao de um
canal de entrada seja p = 0,8.
3

1
3

1
3

3
T

T
3

1
3

4.10 Os tempos de escrita e leitura na memria do estgio temporal so proporcionais aos

nmeros de MX da central Trpico RA?
4.11 Desenhe em detalhes a configurao de um mdulo de comutao MX da Trpico RA que
utiliza uma placa QXD.

81