CAPTULO 11 FLIP-FLOPS

O flip-flop um circuito lgico digital que tem como funo bsica a

memorizao ou armazenamento; capaz de armazenar um nico bit de
dado binrio. Ele pode assumir qualquer um dentre dois estados, um
representando o binrio 1, e o outro o binrio 0. Se o flip-flop
colocado em um destes dois estados, ele assim permanece enquanto a
alimentao lhe aplicada, ou at que seu estado seja variado.
Para determinar o valor do bit armazenado no flip-flop, devem-se
observar suas sadas.
Existem trs tipos bsicos de flip-flop: o RS, o tipo D e o JK. Comeando
pelo mais simples, o RS ou latch. A figura 11.1 mostra o smbolo usado para
representar este tipo de flip-flop.
O flip-flop tem duas entradas, S (set) e R (reset), e duas sadas, Q e Q
complementar ou Q barra. Aplicando os sinais lgicos apropriados
entrada S ou R, o flip-flop ir assumir outro estado (0 ou 1). A entrada S
usada para determinar ou estabelecer (set) o estado 1 no flip-flop (sada
Q). A entrada R usada para restabelecer ou reconduzir (reset) ao estado
0, a sada Q do flip-flop.
Como foi visto, o flip-flop tem duas sadas designadas como Q e Q
barra. Estas so chamadas respectivamente, de normal e complementar.
Como em outros circuitos lgicos, qualquer letra ou combinao
alfanumrica pode ser usada para indicar os sinais lgicos. Veja o exemplo,
a figura 11.2 utilizou a combinao FF2, significando flip-flop 2.
Para dizer em que estado o flip-flop est, voc deve se ater sada
normal. O nvel lgico ai presente, 0 ou 1, o que est sendo
armazenado. Na sada complementar encontrado o inverso daquele
estado. Portanto, se a sada normal estiver indicando um 0 binrio, ento
o flip-flop esta em reset, ou seja, armazenando um 0 binrio.
Uma simples tabela (1) resume as condies possveis das duas sadas, a
partir de sua relao com os nveis presentes nas entradas. Esta relao
verdadeira, no s para o flip-flop RS, com tambm para os outros tipos de
flip-flops.

Figura 11.1 Smbolo do flip-flop

Figura 11.2 Indicao de sada do flip-flop

O flip-flop latch , na realidade, internamente construdo de portas
lgicas, com se v na figura 11.3. No caso, duas portas NE so interligadas
de modo que a sada de uma alimenta a entrada de outra.

71/ 79
Este texto uma livre compilao da revista Nova Eletrnica
No deve ser utilizado para fins comerciais.

Figura 11.3 Construo interna do flip-flop RS.

H trs mtodos de construo do RS, e esto ilustrados na figura 11.3.
Todos eles so eletricamente idnticos, mas a verso da figura 11.3A, mais
largamente usada. As outras verses so usadas ocasionalmente, mas
estar familiarizado com as vrias configuraes, para que possam ser
reconhecidas em diagramas lgicos, caso apaream. O flip-flop RS
tambm representado algumas vezes, utilizando smbolos de NOU lgico
negativo (vide figura 11.4).

Figura 11.4 Representao do flip-flop com NOU e lgica negativa.

A operao do circuito depende de como funciona a porta NE ou a
porta NOU negativa. Lembrando que, se ambas as entrada de uma porta
NE esto em nvel 1 binrio, a sada esta em 0, ou seja, no nvel baixo.
Para que a sada fique no nvel 0, ambas (todas) as entradas devem estar
altas, ou 1. De outro modo, qualquer outra combinao das entradas ir
produzir uma sada binria 1 (alta). Se ambas as entradas estiverem
abertas, a sada tambm permanecer em 0. Por esta razo, uma
entrada aberta tem o mesmo efeito na forma NE, que uma entrada alta
(ou 1). A operao da porta NE pode ser sintetizada por uma tabela
verdade, como a tabela 2.
O alto geralmente se refere ao nvel lgico de tenso mais positivo,
enquanto o baixo refere-se ao nvel lgico menos positivo.

Tabela 1 Tabela verdade das sadas do flip-flop RS

72/ 79
Este texto uma livre compilao da revista Nova Eletrnica
No deve ser utilizado para fins comerciais.

Tabela 2 Tabela verdade da porta NE

Observando esta tabela, nota-se que o estado da entrada que tem o
efeito predominante sobre a sada, o estado baixo (0). Uma olhada na
tabela verdade da porta NE nos mostra, portanto, que trs das quatro
condies da sada esto no nvel alto. Esta sada alta criada por
qualquer das entradas na condio baixa. Por esta rao que o "0"
binrio o estado predominante de entrada, para esse tipo de porta.
Agora considerando a operao do flip-flop, veja a figura 11.5.
Se as entradas S e R esto ambas com 1 binrio (ou abertas), que a
condio normal para esse tipo de memria, o circuito esta simplesmente
armazenando um bit determinado pela manipulao original das entradas.

Figura 11.5 Flip-flop RS com lgica positiva e negativa

Por exemplo, se o flip-flop esta na condio set, a sada normal (Q) da
porta 1 deve estar alta (1 binrio). Esta sada enviada entrada
superior da porta 2 (a porta de reset). A entrada inferior desta est com 1
binrio (ou aberta), de modo que sua sada Q complementar est baixa. A
sada da porta 2 injetada na entrada inferior da porta 1. Esta entrada
mantm a sada alta. Fica claro, agora, porque este circuito tambm
chamado de latch, o que literalmente quer dizer trinco ou trava. Devido ao
seu arranjo de realimentao, o flip-flop esta travado em determinado
estado. O sentido de latch em eletrnica pode ser entendido ento, como
o de um dispositivo que retm certa condio, ou seja, o de uma memria.
Ele permanece assim, at que voc o mude. E o meio que usado para
muda-lo ser a aplicao de um nvel baixo a uma das entradas.
Se o flip-flop estiver, na condio set e um nvel baixo for aplicada
entrada R (S permanecendo alto), a sada Q ir se tornar alta, ou 1. Se for
aplicado um nvel baixo na entrada R, isso forara a sada da porta 2 para
1. Isso, por sua vez, far que ambas as entradas da porta 1 fiquem com
1 binrio, de modo que sua sada passara para 0, indicando portanto, o
estado de reset.
Agora o flip-flop na condio set e um nvel baixo aplicado entrada S.
Nesse caso, no h alterao na sada; o nvel baixo da sada Q
injetadona outra entrada na porta set, sustentanto a sada Q barra em 1.
Do mesmo modo, a aplicao de um nvel baxo aplicado entrada S.
73/ 79
Este texto uma livre compilao da revista Nova Eletrnica
No deve ser utilizado para fins comerciais.

Nesse caso, no h alterao na sada; o nivel baixo da sada Q injetado a

outra entrada na porta set, sustentando a sada Q barra em 1. Do mesmo
modo, a aplicao de um nvel baixo entrada R enquanto o flip-flop est
em reset, no produz uma alterao do estado deste.
Assim, somando tudo o que foi explicado, para impor a condio set ao
flip-flop, deve-se aplicar um 0 binrio entrada S. Para impor a condio
reset dever aplicar o binrio 0 entrada R. A figura 11.6 contm um
diagrama com as formas de onda em fuo do tempo, mostrando o efeito
das vrias entradas sobre as sadas.

Figura 11.6 Forma de ondas de operao do flip-flop RS

Acompanhando as formas de onda da esquerda para a direita,
observa-se o efeito de cada pulsa de entrada sobre as sadas.
O estado inicial do flip-flop, antes da aplicao do pulso 1, o reset, j
que a sada Q esta em 0 e a saida Q barra esta em 1. Quando ocorre o
pulso 1 na entrada S, o flip-flop muda para set, com as sada indo para o
nvel apropriados. O pulso 2 vem em seguida na entrada R, de modo que o
flip-flop muda para reset. O pulso 3 novamente leva o circuito para set.
Note que o pulso 4, como o anterior tambem ocorre na entrada S. Mas
uma vez que o flip-flop j esta em set, nada acontece. O pulso 5 ento
muda o latch para reset. O pulso 6 tambm ocorrendo na entrada R no
tem efeito no estado do dispositivo. Finalmente, o pulso 7 comuta o latch
para set.
Com j foi dito anteriormente, o estado normal das entradas 1
binrio. Ambas as entradas devero estar altas, normalmente em uma
porta NE, a menos que este estado seja alterado. As entradas altas no
perturbam o estado armazenado pelo flip-flop, quer seja 0 ou 1.
Pulso de curta durao que comutam de 1 para 0, dever ser usados
quando se quer mudar a condio presente no flip-flop RS.
O que aconteceria se ambas entradas recebessem um 0 binrio
simultaneamente? O estado do latch no pode ser determinado. Com S e
R recebendo nveis baixos, ambas as sada estaro altas. As sadas no mais
sero complementares e, portanto, no se pode dizer em que estado est
o flip-flop. Esta com dio um tambto ambigua no pode ser dita set ou
reset. Quando for empregado um flip-flop RS, deve-se evitar colocar
entradas baixas nos terminais R e S simultaneamente; sendo esta uma das
particularidades deste tipo de flip-flop. Este estado ambiguo geralmente
indesejel porque pode produzir efeitos imprevistos na operao do
circuito lgico, caso no seja previsto ou previamente considerado. A
condio ambigua representa um terceiro estado que pode ser
apresentado em um latch.
Um meio de evitar esta condio modificar o flip-flop da maneira
mostrada na figura 11.7. As sadas normal e complementar sero ambas
derivadas da porta 2. O inversor assegura que as sadas sero sempre
complementares ainda que as entradas estejam ambas em nvel 0.

74/ 79
Este texto uma livre compilao da revista Nova Eletrnica
No deve ser utilizado para fins comerciais.

Figura 11.7 Evitando a condio ambigua

A operao de um flip-flop RS pode ser resumida pela tabela 3.
A tabela verdade prev todas as possibilidades de estados de entrada
e de sada. Note que quando ambas as entradas, S e R, esto com 1
binrio, o estado de sada do flip-flop designado com X, onde X pode ser
tanto 0 quanto 1, sendo determinado pelas condis prvias da
entrada.
Os latches vistos at agora fizeram uso de portas NE de lgica positiva.
Tambm possvel construir-se latches com portas NOU de lgica positiva,
tal como, por exemplo, o flip-flop da figura 11.8. Ele identico aos outros j
vistos, em que as duas portas tem as sadas interligadas s entradas. O
smbolo lgico ainda o mesmo.

Figura 11.8 Flip-flop RS com portas NOU

Relembrando os conhecimentos sobre portas NOU de lgica positiva, a
operao da mesma mostrada na tabela 4.

Tabela 3 Tabela verdade do flip-flop com portas NOU

Um nvel alto ou 1 binrio, em qualquer ou ambas as entradas produz
um nvel baixo, ou 0 binrio na sada. Portanto, consideravelmente
diferente da porta NE, de modo que o efeito produzido pela operao de
um flip-flop com portas NOU diferente daquele do flip-flop com portas NE.
Embora os latches com NOU e NE desempenhem exatamente a mesma
funo, eles a conseguem de modo ligeiramete diferente. Para impor a
condio set ao flip-flop com portas NOU, deve-se aplicar 1 binrio
entrada S. Para impor a condio reset, deve-se aplicar 1 entrada R.
Normalmente ambas as entradas devero estar com 0 binrio. E se
ambas estiverem com 1 binrio ocorrer a condio ambigua. Isso
exatamente o oposto do que acontece no latch com portas NE.
Observando o circuito da figura 11.9, vista uma diferena sutil; as
entradas R e S so invertidas em relao ao flip-flop com portas NE. A razo
para isso se deve as caractersticas da porta NOU. Aplicando-se 1 binrio
entrada R, a sada da porta 1 forada a 0. Isso faz com que as
entradas superiores e inferiores da porta 2 fiquem com nvel baixo ou 0,
de modo que sua sada seja 1 binrio. Com esta arranjo o flip-flop esta
claramente na condio reset.
75/ 79
Este texto uma livre compilao da revista Nova Eletrnica
No deve ser utilizado para fins comerciais.

Figura 11.9 Diferena entre flip-flop com portas NOU e NE

Com pode ser visto, a interpretao das sadas a mesma.
O flip-flop NOU estar na condio ambgua, quando ambas as
entradas estiverem com um nvel binrio 1, de modo que as sadas
estaro ambas com nvel binrio 0. Portanto, tambm o oposto do que
acontece no flip-flop NE. Apesar disso, esta condio ambgua
geralmente evitada, a no ser onde h alguma aplicao especfica para
ela.

Tabela 4 Tabela verdade da porta NOU

A tabela 5 sintetiza a operao do flip-flop NOU, para as diversas
condies de entrada e sada. Como no flip-flop anterior, a sada X indica
uma condio qualquer, podendo ser tanto set como reset.

Uma das mais comuns e teis aplicaes para um flip-flop latch est em
chaves isoladas. Chaves de presso so usadas em equipamentos digitais
para controlar vrios aspectos de sua operao. A maior parte das chaves
de presso produz variaes de contato. Quando o boto liberado, o
contato da chave no faz uma slida conexo eltrica ou mecnica de
modo imediato. Os contatos pulam, abrem e fecham vrias vezes por um
breve perodo de tempo. A forma de onda da figura 11.10 indica esse
efeito.

Figura 11.10 Variao da resistncia do contato do boto

Essa forma de onda pode representar a resistncia do contato.
Naturalmente, se a corrente este sendo comutada, esta forma de onda
deve representar a tenso na chave. Ao invs de conseguir uma slida
comutao liga/desliga, so obtidos pulsos. Tais pulsos podem disparar
repetidas vezes os circuitos digitais. Ao pressionar o boto uma nica vez,
76/ 79
Este texto uma livre compilao da revista Nova Eletrnica
No deve ser utilizado para fins comerciais.

espera-se obter um nico pulso ou nvel de tenso. Pelo contrrio, com a

variao do contato so obtidos vrios. Esse efeito geralmente prejudicial
ao funcionamento dos circuitos digitais.
Os circuitos da figura 11.11 mostram dois meios de usar uma chave de
presso para fornecer um pulso lgico ou variao de nvel. Tais circuitos
normalmente produzem uma quantidade podervel de variaes de
contato.

Figura 11.11 Tipos de chaves de presso

Para superar este problema, a chave pode ser combinada com um flipflop como desmostra a figura 11.12.

Figura 11.12 Utilizando o flip-flop para evitar variaes de contato de

chaves
Para isso normalmente usada uma chave de trs terminais, com um
plo, acionamento duplo e contato momentneo. Com a chave na
posio A (no pressionada ou normalmente fechada N.F.), a sada da
porta 1 mantida alta. Pressionando a chave de modo que o terminal de
terra mude o contato para a posio B, a sada da porta 2 forada para
1 e sada da porta 1 para 0. Como removida ento a variao dos
contatos? Quando o boto pressionado, o contato da chave com o
ponto A interrompido. Embora ele possa variar algumas vezes entre terra
e aberto, o efeito o mesmo que tentar fixar a posio set repetidamente,
em um flip-flop que j esta nesta condio. Nada acontece. Quando o
contato esta em transito entre os pontos A e B, ambas as entradas do latch
esto abertas, sendo que ele simplesmente permanece em set.
Quando o ponto B contatado e o flip-flop alterado para a condio
reset, o mais leve toque ir disparar a condio de troca do estado do
latch. A realimentao do circuito provoca a mudana de estado
rapidamente. Mesmo que ocorra uma variao de contato, o flip-flop ser
insensvel a ela. O resultado uma simples e pura mudana de estado
lgico na sada. A liberao da chave far que o flip-flop volte ao seu
estado original.
Um flip-flop com portas NOU tambm pode ser usado para eliminar as
variaes de contato. O circuito da figura 11.13 mostra como.
77/ 79
Este texto uma livre compilao da revista Nova Eletrnica
No deve ser utilizado para fins comerciais.

Figura 11.13 Eliminao de variaes da chave com portas NOU

O flip-flop NOU elimina as variaes de contato to bem quanto o flipflop NE, mas o contato da chave deve ter uma tenso positiva (nvel 1
binrio) sobre ele. O flip-flop NE, ao contrrio, requer um nvel binrio 0 ou
terra, no contato da chave para a operao apropriada.
Umas outra chave isolada com latch mostrada no desenho da figura
1.14. O latch feito de inversores, de modo que as sadas e entradas so
comuns. A chave normalmente ret~em a sada do inversor 1 em 0, sendo
que a sada do inversor fica alta (1). Ao pressionar-se a chave, inverte-se
esta estado. Asada uma troca de nveis livre de variaes.

Figura 11.14 Latch com inversores

V ERIFICAO DE CONHECIMENTOS
1) Qual o nvel normal de sada de um flip-flop RS, se ele esta na condio set?
a. Alto
b. Baixo
2) A sada complementar de um latch baixa. Qual o valor do bit armazenado?
a. 0 binrio
b. 1 binrio
3) Normalmente a durao dos pulsos aplicados s entradas set e reset dever
ser suficiente para colocar o flip-flop no estado apropriado.
a. Verdadeira
b. Falsa
4) Qual dos seguintes nomes no tpico do circuito discutido nesta lio?
a. Latch
b. Flip-flop RS
c. Flip-flop set-reset
d. Multivibrador
5) O estado ambguo em um latch indicado por qual das seguintes condies?
a. Ambas sadas em 0
b. Ambas sadas em 1
c. Ou a ou b
d. Uma sada em 0 e outra em 1
6) A menos que o estado de um flip-flop com portas NE esteja sendo trocado,
suas sadas devem estar ambas:
a. Altas
b. Baixas
c. Abertas
7) As entradas de um latch NE esto em 0. O estado do flip-flop :
a. Set
b. Reset
c. Ambguo
78/ 79
Este texto uma livre compilao da revista Nova Eletrnica
No deve ser utilizado para fins comerciais.

8) As entradas de um latch NE esto baixas. A entrada S vai para 1. Pouco

depois, a entrada R tambm vai para 1. O estado do flip-flop :
a. Set
b. Reset
c. Ambguo
9) Ambas as entradas de um flip-flop NOU esto altas. A entrada R vai para 0,
depois a entrada S tambm vai para 0. Qual o valor do bit armazenado no
latch?
a. 0 binrio
b. 1 binrio
10) Alm de armazenar dados binrios, os latches so tambm comumente
usados em __________________________________________________.

79/ 79
Este texto uma livre compilao da revista Nova Eletrnica
No deve ser utilizado para fins comerciais.