Escolar Documentos
Profissional Documentos
Cultura Documentos
2/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
SISTEMAS DE NUMERAO
Todos ns, quando ouvimos pronunciar a palavra nmeros, automaticamente a
associamos ao sistema decimal com o qual estamos acostumados a operar. Este sistema
est fundamentado em certas regras que so base para qualquer outro. Vamos, portanto,
estudar estas regras e aplic-las aos sistemas de numerao binria, octal e hexadecimal.
Estes sistemas so utilizados em computadores digitais, circuitos lgicos em geral e no
processamento de informaes dos mais variados tipos. O nmero decimal 573 pode ser
tambm representado da seguinte forma:
Isto nos mostra que um dgito no sistema decimal tem na realidade dois significados.
Um, o valor propriamente dito do dgito, e o outro o que est relacionado com a
posio do dgito no nmero (peso). Por exemplo: o dgito 7 no nmero acima representa
7 x 10, ou seja 70, devido a posio que ele ocupa no nmero. Este princpio aplicvel a
qualquer sistema de numerao onde os dgitos possuem "pesos", determinados pelo seu
posicionamento. Sendo assim, um sistema de numerao genrico pode ser expresso da
seguinte maneira:
N = dn . Bn + . . . + d3 . B3 + d2 . B2 + d1 . B1 + d0 . B0
Onde:
N = representao do nmero na base B
dn = dgito na posio n
B = base do sistema utilizado
n = valor posicional do dgito
3/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
N = d3 . B3 + d2 . B2 + d1 . B1 + d0 . B0
1587 = 1 . 103 + 5 . 102 + 8 . 101 + 7 . 100
1101 = 1 . 23 + 1 . 22 + 0 . 21 + 1 . 20
1101 = 8 + 4 + 0 + 1 = 13
a) 11010B = 1 . 24 + 1 . 23 + 0 . 22 + 1 . 21 + 0 . 20
11010B = 16 + 8 + 0 + 2 + 0
11010B = 26D
b) 1100100B = 1 . 26 + 1 . 25 + 0 . 24 + 0 . 23 + 1 . 22 + 0 . 21 + 0 . 20
1100100B = 64 + 32 + 0 + 0 + 4 + 0 + 0
1100100B = 100 D
4/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
a) 23 |2 .
1 11 |2 .
1 5 |2 .
1 2 |2 .
0 1 bit mais significativo, logo: 23D = 10111B
b) 52 |2 .
0 26 |2 .
0 13 |2 .
1 6 |2 .
0 3 |2 .
1 1 bit mais significativo, logo 52D = 110100B
A B Soma Vai 1
0 0 0 --
0 1 1 --
1 0 1 --
1 1 0 1
5/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
1 11
101110
+100101
1010011
b) 1001 + 1100
1
1001
+1100
10101
OBSERVAO:
O termo transporte, (vai um) utilizado para indicar o envio de um dgito para a posio
imediatamente superior do nmero chamado de CARRY em ingls. Este termo ser
utilizado a partir de agora, em lugar de "transporte", por ser encontrado na literatura
tcnica.
A B Diferena Transporte
0 0 0 --
0 1 1 1
1 0 1 --
1 1 0 --
6/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
Exemplo:
Subtrair os seguintes nmeros binrios.
a) 111 101
111
-101
010
b) 1101 - 1010
1101
- 1010
0011
OBSERVAO:
O termo transporte (pede um), utilizado para indicar a requisio de um dgito da posio
imediatamente superior do nmero, chamado Borrow em ingls. Este termo ser
utilizado, a partir de agora, em lugar de transporte, por ser o encontrado na literatura
tcnica.
O processo de subtrao efetuado na maioria dos computadores digitais realizado
atravs da representao de nmeros negativos. Por exemplo, a operao 7 - 5 pode ser
representada como sendo 7 + (-5). Observe que, na segunda representao, a operao
efetuada uma adio de um nmero positivo com um negativo.
Os nmeros binrios negativos so representados atravs do 2 complemento. Vejamos
como isto feito. O segundo complemento de um nmero binrio obtido adicionando-se
1 ao primeiro complemento do mesmo. O primeiro complemento obtido simplesmente,
complementando os dgitos que formam o nmero.
Exemplo:
Calcule o 2 complemento dos seguintes nmeros binrios.
a) 1001 b) 1101
1001 1101
0 1 1 0 1 complemento 0 0 1 0 1 complemento
+ 1 + 1
0 1 1 1 2 complemento 0 0 1 1 2 complemento
No exemplo anterior (a), o nmero 9 (1001) tem como segundo complemento 0111. O
segundo complemento a representao negativa do nmero binrio, ou seja, -9
representado como sendo 0111.
7/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
a) 13 - 7
13 = 1101
7 = 0111
OBSERVAO:
Sempre que houver carry do bit mais significativo, ele dever ser desprezado.
b) 6 -9
6 = 0110
9 = 1001
1001
0 1 1 0 --- 1 complemento 0110
+ 1 +0111
0 1 1 1 --- 2 complemento 1101
1101 ento:
0 0 1 0 --- 1 complemento 6 - 9 = - 3, ou seja: - 0011
+ 1
(-) 0 0 1 1 --- 2 complemento
OBSERVAO:
Podemos achar o 2 complemento de um binrio pela seguinte regra: conserva o 1
(primeiro) bit um (1) menos significativo e faz-se o 1 complemento dos bits mais
significantes (bits da esquerda).
8/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
Exemplos:
1 0 0 1 --- 9 1 0 0 0 --- 8 0 1 1 0 --- 6
0 1 1 1 --- 2 complemento 1 0 0 0 --- 2 complemento 1 0 1 0 --- 2 complemento
| conserva | conserva | conserva
1 complemento 1 complemento 1 complemento
9/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
Exemplo:
Converter em decimal os seguintes nmeros hexadecimais.
Observe que o dgito hexadecimal "B", no exemplo (b), equivalente ao nmero 11 decimal,
como mostra a tabela apresentada anteriormente.
Exemplo:
Converter em hexadecimal os seguintes nmeros:
a) 152 |16 . .
8 9 -- logo: 152D = 98H
10/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
DECIMAL BINRIA
0 0000
1 0001
2 0010
3 0011
4 0100
5 0101
6 0110
7 0111
8 1000
9 1001
Exemplo:
Converter os seguintes nmeros decimais em BCD.
11/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
12/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
PORTAS LGICAS:
Os sistemas digitais so formados por circuitos lgicos denominados Portas Lgicas.
Existem 3 portas bsicas que podem ser conectadas de maneiras variadas, formando
sistemas que vo de simples relgios digitais aos computadores de grande porte.
Veremos as caractersticas das 3 portas bsicas, bem como seus smbolos e circuitos
equivalentes.
O circuito a seguir executa a funo AND. Considere o nvel lgico 1 igual a "chave
fechada" e nvel lgico 0 (zero) igual a chave aberta.
A B
Quando tivermos a condio de chave A aberta (0) e chave B aberta (0), no circular
corrente e a lmpada L fica apagada (0).
13/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
Na condio de termos a chave A aberta (0) e a chave B fechada (1), ainda assim no
circula corrente e a lmpada est apagada (0). fcil observar que a condio inversa
[chave A(1) e chave B(0)], tambm implica em a lmpada estar apagada (0).
Agora temos a condio em que a chave A fechada (1) e a chave B fechada (1), nesta
situao a corrente pode circular e a lmpada acende (1).
Verifique portanto que a anlise acima descrita confirma a tabela verdade apresentada.
Para o circuito AND portanto, podemos afirmar que qualquer 0 (zero) na entrada leva a
sada para o 0 (zero).
- Porta OR (ou)
Esta porta tambm possui duas ou mais entradas, e uma sada, funcionando de acordo
com a seguinte definio:
A sada de uma porta OR ser 1 se uma ou mais entradas forem 1.
A seguir, temos o smbolo de uma porta OR de 2 entradas (A e B) juntamente com a
respectiva tabela verdade.
A
S
A B S
B 0 0 0
0 1 1 S=A+B
1 0 1
Smbolo lgico 1 1 1 Tabela Verdade
Equao Lgica
B L
14/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
A S A S
0 1 S=A
1 0
O circuito a seguir executa a funo NOT. Observe que o circuito se resume a uma chave
ligada para o terra. Quando a chave est aberta, a corrente circula pela lmpada que fica
acesa. Quando a chave A fecha , a corrente circula agora pela chave. Com isso a
lmpada se apaga, confirmando a tabela verdade fornecida.
A L
15/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
A A B S
S
0 0 1
B
0 1 1
S = A . B
1 0 1
1 1 0
O circuito equivalente de uma porta NAND visto a seguir, onde fcil verificar a tabela
verdade.
L
B
16/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
Analisando o circuito da figura a seguir fcil concluir que quando qualquer uma das
entradas (Chave A ou Chave B) estiverem com 1(fechada) e sada S (lmpada L) estar
com 0 (zero) (lmpada apagada).
A B L
17/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
A B S
A
0 0 0
S S = A B
B 0 1 1
1 0 1
1 1 0
A B
A B L
18/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
A B S
0 0 1
A
0 1 0 S = A B
S
B 1 0 0
1 1 1
A B
A B L
19/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
20/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
Podemos escrever a expresso booleana que executada por qualquer circuito lgico.
Vejamos, por exemplo, qual a expresso que o circuito a seguir executa.
Na sada S1 teremos o produto AB. Logo, S1 = AB. Como S1 est aplicado, junto com C,
numa outra porta do tipo AND, ento, na sada S teremos o produto S1.C.
Logo, S = S1.C. Finalmente, como S1= AB, podemos escrever:
S=ABC
Uma outra maneira mais simples para resolvermos o problema a de colocarmos nas
sadas dos diversos blocos bsicos do circuito as expresses por esses executadas da
seguinte maneira:
21/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
Isto nos diz que o circuito lgico apresentado equivalente a urna porta AND de trs
entradas, que pode ser obtida por um circuito integrado TTL SN7411, que contm trs
portas deste tipo encapsuladas em um Cl de 14 pinos.
Exemplos: Determine as expresses booleanas caractersticas dos circuitos abaixo.
Forma de representao de um
inversor ligado antes de uma porta
EXEMPLOS:
1)
2)
3)
22/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
Por fim, h um produto dos termos resultantes dos parnteses, logo, o circuito que
executa esta multiplicao ser a porta AND.
0 circuito completo fica:
23/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
24/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
Temos basicamente dois mtodos atravs dos quais podemos obter diretamente a
expresso de S na sua forma geral ou cannica. So elas:
SOMA DE PRODUTOS (ou MINTERMOS)
PRODUTO DE SOMAS (ou MAXTERMOS)
25/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
Portanto:
De posse da expresso caracterstica da tabela verdade podemos montar o circuito lgico
correspondente.
26/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
Neste caso, as somas correspondentes se anulam quando ocorre urna das condies na
entrada, anulando toda a expresso.
A esta forma de obteno da equao caracterstica diretamente da tabela verdade e
confeco do circuito lgico chamamos Implementao Direta. Esta no entanto no a
forma mais simples. Como podemos notar, apesar dos circuitos e equaes anteriores
serem diferentes elas so equivalentes, pois, so derivados de uma nica tabela da
verdade. Portanto, deve existir um processo de minimizao e simplificao. Processo
esses que veremos mais adiante.
NOTA : Quando um MAXTERMO individual tabelado e sua resposta O, este nico.
Todas as outras respostas relativas ao maxtermo so 1's. Ento temos um nmero
mximo de 1's. A funo OR representa um MAXTERMO: mximo de 1's.
27/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
Concluso:
Tabelas-verdade, circuitos lgicos e equaes booleanas so maneiras diferentes de se
olhar para a mesma coisa. Se provamos que as tabelas-verdade so idnticas, isto
imediatamente nos diz que os correspondentes circuitos lgicos so permutveis e suas
equaes booleanas so equivalentes. Quando estamos analisando, geralmente
iniciamos com um circuito lgico, construmos sua tabela-verdade e sintetizamos com a
equao booleana. Quando estamos projetando, frequentemente iniciamos com uma
tabela verdade, geramos urna equao booleana e chegamos a um circuito lgico.
28/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
LGEBRA DE BOOLE:
lgebra Booleana uma tcnica matemtica usada quando consideramos problemas de
natureza lgica. Em 1847, o matemtico ingls George Boole, desenvolveu as leis bsicas
e regras matemticas que poderiam ser aplicadas em problemas de lgica dedutiva.
At 1938, estas tcnicas se limitaram a serem usadas no campo matemtico. Nesta
poca, Claude Shammon, um cientista do Be1 Laboratories, percebeu a utilidade de tal
lgebra quando aplicada no equacionamento e anlise de redes de multicontatos. Com o
desenvolvimento dos computadores, o uso da lgebra de Boole no campo da eletrnica
cresceu, de modo que ela hoje ferramenta fundamental, para engenheiros e
matemticos no desenvolvimento de projetos lgicos. Originalmente a lgebra de Boole
foi baseada em proposies que teriam como resultado serem falsas ou verdadeiras.
Shammon usou a lgebra de Boole para equacionar uma malha de contatos que
poderiam estar abertos ou fechados.
No campo de computadores usada na descrio de circuitos, podendo assumir os
estgios lgicos 1 ou 0. fcil perceber que a lgica de Boole extremamente
interrelacionada com o sistema de numerao binria, j que ambos trabalham com duas
variveis.
29/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
(a) ( A) = A (a) A + A . B = A
(b) A . (A + B) = A
T7 T8 -
(a) 0 + A = A (a) A + A = 1
(b) 1 . A = A (b) A . A = 0
(c) 1 + A = 1
(d) 0 . A = 0
(a) A + A . B = A + B (a) A +B = A . B
(b) A . ( A + B) = A . B (b) A.B = A + B
Observe que todos os teoremas so divididos em duas partes, portanto, so duais entre
si. O termo dual significa que as operaes OR e AND so intercambiveis.
Para se obter o dual de um teorema, basta substituir os "1" por "0" e vice-versa, e
substituir a funo lgica AND por OR e vice-versa. Observe o exemplo a seguir:
T1 - Lei comutativa T6 -
(a) A + B = B + A (a) A + A . B = A
(b) A . B = B . A (b) A . (A + B) = A
T8
(a) A + A = 1
(b) A . A = 0
30/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
Simplificao Lgica:
S = A + A . B+ A. B
Se este circuito fosse implementado desta forma atravs de portas lgicas, teramos o
circuito da figura a seguir:
31/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
A + A . B + A . B = (A + A . B ) + A . B
=A+ A.B [T6 (a)]
=A+B [T9 (a)]
A equao resultante pode ser implementada atravs do circuito da figura a seguir, ou
seja, uma simples porta OR. Isto significa que os dois circuitos representam a mesma
funo lgica.
Naturalmente o circuito simplificado o ideal, visto que executa a mesma funo lgica
com um nmero reduzido de portas lgicas.
Exemplo 2:
Simplifique a expresso A . (A . B + C)
Soluo:
A . (A . B + C) = A . A . B + A . C [T3(a)]
=A.B+A.C [T4(b)]
= A . (B + C) [T3(a)]
A +B .= A . B . [ De Morgan ]
32/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
Observe a figura:
Na realidade, qualquer expresso lgica pode ser manipulada de forma a ser totalmente
implementada atravs de portas NAND ou NOR, como mostrado nos seguintes exemplos:
Exemplo 3:
1) Implemente as seguintes expresses lgicas:
33/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
34/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
MAPA DE KARNAUGH:
O mapa de Karnaugh um mtodo grfico de minimizao de equaes lgicas. As
equaes descrevem uma funo lgica digital que pode ser quebrada e arranjada de
modo que forme um mapa ou ilustrao e permita uma simplificao ou reduo rpida. O
mapa de Karnaugh uma alternativa ao uso da lgebra booleana para a simplificao de
expresses lgicas. De fato, ele preferido em lugar da lgebra booleana porque torna o
processo de reduo mais rpido, fcil e eficaz. Essa tcnica elimina completamente a
necessidade do uso da lgebra de Boole e permite a voc transformar diretamente a
funo lgica da tabela da verdade em um mapa que ento a levar forma simplificada.
E com isso nem sempre ser necessrio escrever antes as equaes a partir da tabela.
Um mapa de Karnaugh (mapa K) um diagrama que fornece uma rea para representar
todas as linhas de uma tabela da verdade. A utilidade do mapa K est no fato de que a
maneira particular de localizar as reas torna possvel simplificar uma expresso lgica
por inspeo visual.
Seja a tabela- verdade, onde, as linhas na tabela foram classificadas com nmeros
decimais, representados esquerda. Estes nmeros de linhas foram obtidos atribuindo
um significado numrico para os O e 1 da tabela da verdade. Assim, a linha AB = 10 lida
como linha 2, pois, o nmero binrio natural 102 equivalente ao decimal 2.
Como sabemos, duas variveis binria, nos fornece 22(=4) combinaes diferentes, que
so representadas nas quatro linhas da tabela verdade. Como o mapa K um diagrama
em que, cada linha, deve ser representada por uma rea, logo, temos que ter quatro
localidades (reas) diferentes. Assim, o mapa K para duas variveis, poder ser do tipo:
35/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
NOTA: Como faremos uso apenas dos mintermos na formao da equao a partir do
mapa K, achamos por bem no indicarmos os zeros, para maior clareza.
Mapa K para 3 variveis
36/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
37/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
38/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
Existindo mais de um par num mapa K, voc pode fazer a soma dos produtos
simplificados para obter a equao booleana, como a do exemplo S4.
Quando houver dois pares lado a lado como os dos mapas a seguir, estes poder ser
agrupa dos gerando o que chamamos de uma quadra.
Quando voc notar uma quadra (quatro uns que so adjacentes horizontalmente ou
verticalmente), circunde-a sempre, porque ela leva a um produto mais simples, de fato,
uma quadra elimina duas variveis e seus complementos, como demonstra o exemplo
seguinte.
39/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
E a equao ser: S = C D + A C + A B D
40/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
Como exemplo, temos a sobreposio de um par e uma quadra. A equao ser do tipo:
S = AD + BCD
Enrolando o Mapa (Adjacncias Externas)
Outra coisa a saber sobre as adjacncias externas. Imagine que voc esteja pegando o
mapa e o enrolando de forma que um lado encoste no outro.
Voc ir perceber que os dois pares na realidade formam uma quadra. Prova:
S = BC + BC equao para os dois pares
S = C(B + B) que se reduz em:
S=C
Para indicar isto, desenhe semicrculos em torno de cada par, como mostrado a seguir:
41/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
42/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
- Concluso:
Resumo do mtodo de obteno de equaes simplificadas a partir do mapa de
Karnaugh.
1. Insira um 1 no mapa K para cada produto fundamental (mintermo) que produz uma
sada 1 na tabela-verdade.
2. Circunde os octetos, quadras e pares. Lembre-se de enrolar e sobrepor para obter
os grupos maiores possveis.
3. Se restar qualquer 1 isolado, circunde cada um.
4. Elimine qualquer grupo redundante.
5. Escreva a equao booleana fazendo a operao OR (soma) dos produtos
correspondem aos grupos circundados.
Condies Irrelevantes
A tabela-verdade fornece a especificao completa de uma funo, apresentando todas
as combinaes possveis das variveis de entrada do problema, entretanto, em vrias
aplicaes, existem combinaes de variveis de entrada tais, que os valores lgicos de
sada correspondentes so irrelevantes.
Na prtica, estas condies surgem de duas maneiras. s vezes, realmente acontece que
simplesmente no nos interessa ("don't care") qual o valor assumido pela funo para
certas combinaes de entrada. Em outras ocasies, pode acontecer que sabemos que
certas combinaes de entrada nunca ocorrero ("can't happen"). Neste caso, podemos
simular que no nos interessa, pois o efeito final o mesmo.
Ao se projetar um circuito combinacional, as condies irrelevantes podem ajudar na
simplificao do circuito. Na tabela-verdade ou no mapa de Karnaugh, estas condies
so representadas por um "x". Segundo a convenincia, podem assumir nvel O ou 1.
Como verificao, considere os seguintes exemplos.
Exemplos
1) Escrever a equao booleana simplificada que descreva o acionamento da bomba
d'gua comandada plos sensores A e B, conforme especificao a seguir.
- Quando o nvel d'gua cobrir a marca "A" o sensor detecta o nvel lgico 1 (A=1)
- Quando o nvel d'gua cobrir a marca "B" o sensor detecta o nvel lgico 1 (B=1).
43/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
44/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
45/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
EXERCCIOS
1. Obter as equaes booleanas simplificadas dos mapas de Karnaugh.
46/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
4. O cdigo BCD faz uso de 4 bits para representar algarismos decimais de O a 9. Com 4
bits podemos representar 16 combinaes, das quais, seis so invlidas. Desenvolva um
circuito que gere uma varivel lgica "S" de sada, que indique a validade do cdigo BCD
de entrada.
onde: - Se S = O indica que o cdigo BCD de entrada vlido.
- Se S = 1 indica que o cdigo BCD de entrada invlido.
47/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
Estudaremos alguns parmetros, como nvel de tenso e corrente, das principais famlias.
FAMLA TTL
A porta "NO E" a base da famlia TTL, pois todas as outras portas desta famlia so
derivadas dela.
Neste circuito usamos um transistor multiemissor, e na sada usamos dois transistores na
configurao TOTEN POLE (quando um est em corte o outro est em saturao, e vice-
versa).
48/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
NVEL DE TENSO
Na sada o menor nvel alto 2,4 Volts e na entrada o menor nvel alto 2,0 Volts,
conseqentemente temos 0,4 volts de segurana ( margem de rudo ).
Na sada o maior nvel baixo 0,4 Volts e na entrada o maior nvel alto 0,8 Volts,
conseqentemente temos 0,4 Volts de segurana ( margem de rudo ).
NVEL DE CORRENTE
49/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
FAN- OUT
O nmero mximo de portas que podemos conectar a uma outra porta denominamos de
FAN-OUT, que neste caso igual a 10.
MARGEM DE RUDO
Observe que mesmo em condies de limiar, h uma margem de segurana de 0,4 Volts.
50/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
TEMPO DE PROPAGAO
o tempo que uma porta leva para responder, ou seja, passar do estado 1 para o estado
0, ou vice- versa.
CIRCUITOS ESPECIAIS
OPEN -COLLECTOR (coletor aberto) Neste caso a sada no com transistores na
configurao TOTEN -POLE .
Uma resistncia de sada colocada externamente, permitindo ao usurio escolher o
resistor, possibilitando conectar um maior nmero de portas .
51/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
Observe que a conexo de vrias portas OPEN- COLLECTOR gera uma "PORTA E",
onde chamamos de " PORTA E POR FIO".
SCHIMITT-TRIGGER
A porta com tecnologia TTL pode possuir em sua entrada a funo de SCHIMITT-
TRIGGER, conforme a porta inversora abaixo.
Quando a porta possui esta funo ela mais imune a rudo.
Como exemplo, veja a inversora abaixo.
A porta considerar a entrada como sendo alto, enquanto sua tenso de entrada for maior
que VT+ ou at que caia abaixo de VT - .
A porta considerar a entrada como sendo baixa, enquanto sua tenso de entrada for
menor que VT- ou at que suba acima de VT+.
DRIVER
Podemos ligar a sada de qualquer porta lgica a um DRIVER, permitindo ento fornecer
uma maior corrente ao circuito conectado porta, sem necessitar de drenar um alto valor
de corrente pela sada desta porta.
Podemos tambm usar o DRIVER quando necessitamos alimentar um circuito com tenso
diferente da fornecida pela sada da porta lgica.
52/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
BUFFER
Na simbologia a bola no controle, pino M, significa chave fechada com nvel baixo.
Sem a bola significa chave fechada com nvel alto.
53/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
BARRAMENTO
Usamos uma chave (buffer), habilitando as chaves ligadas ao registrador que
queremos que seu contedo aparea na via de dados.
54/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
55/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
FAMLIA CMOS
A famlia CMOS possue circuitos integrados disponveis nas sries comerciais 4000a,
4000b e 54/74C, sendo esta ltima semelhante TTL na pinagem dos circuitos
integrados e funes .
Alm destas, a famlia CMOS possui verses de alta velocidade e melhor desempenho:
74hc/74hct.
ALIMENTAO
SRIE 4000 e 74C=FAIXA DE 3 V A 15 V
Existem outras sries com outras faixas. Em geral mxima tenso de entrada baixa
igual a 30 % de VDD e a tenso mnima de entrada alta igual a 70 % de VDD.
FAN-OUT
De forma geral FAN-OUT igual a 50, sendo uma vantagem em relao ao TTL.
TEMPO DE PROPAGAO
O tempo de propagao ,de uma maneira geral, maior que a TTL, porm esta
desvantagem foi amenizada com o aparecimento de novas verses para uso de alta
velocidade.
MARGEM DE RUDO
Muito maior que o do TTL.
CDIGOS
Existem vrios cdigos usados na eletrnica digital, sendo cada um til para certa
situao.
Seguem abaixo alguns cdigos, onde destacamos o cdigo "BCD 8 4 2 1".
56/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
CODIFICADOR / DECODIFICADOR
De maneira geral usamos o termo decodificador quando referimos a um circuito que
transforma um cdigo em outro, porm, especificamente codificador o circuito que
transforma um cdigo conhecido em um cdigo desconhecido ou no usual, sendo de
codificador o contrrio.
57/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
DISPLAY
DISPLAY CATODO COMUM DISPLAY ANODO COMUM
O MAIS USADO
58/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
MULTIPLEXADOR
Entre as vria entradas, informaes de um sistema, o multiplexador seleciona qual
dever sair.
59/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
BLOCO MUX 2 * 4
60/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
61/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
DEMULTIPLEXADOR
O multiplexador seleciona qual informao que chega em uma entrada ser encaminhada
para a sada selecionada.
62/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
APLICAES
63/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
FLIP-FLOP
Estudaremos primeiramente o funcionamento dos LATCH, depois faremos modificaes
para chegarmos aos FLIP-FLOPs , nosso maior objetivo.
No devemos usar as combinaes "1 1 0 " e a "1 1 1", pois na sada teremos
"nivel alto" tanto na sada "Q" e como na "Q barrado" ( por definio Q barrado o
inverso de Q). .
64/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
65/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
Enquanto o clock for ativo teremos a possibilidade da sada ser alterada vrias vezes.
Poderemos alterar o LATCH DINMICO para que o clock fique ativo somente na subida
ou decida do clock, esse LATCH modificado chamamos de FLIP-FLOP.
66/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
FLIP-FLOP TIPO D
67/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
FLIP-FLOP TIPO J K
Alterando o FLIP-FLOP R S ", no haver necessidade de evitar a condio J =1 , K=1
CLEAR e CLEAR e
PRESET SENSVEIS PRESET SENSVEIS
AO NIVEL BAIXO AO NIVEL ALTO
68/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
69/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
70/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
CONTADORES
A tabela abaixo mostra os estados das sadas de um contador.
71/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
Observe a forma de onda do FLIP-FLOP T com entrada T com nvel alto quando
aplicado um clock .
Na sada teremos uma forma de onda com a frequncia que a da freqncia do
clock.
Contadores assncronos
Usamos vrios FLIP- FLOP T com nvel alto em cascata.
72/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
CONTADOR DE DCADA:
73/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
CONTADOR MDULO 6
Mdulo 6, significa 6 estados, 0 a 5, logo conta at 5
74/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
Podemos construir um contador decrescente usando como clock a sada "Q Barrado" de
cada FLIP -FLOP TIPO T.
75/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
CONTADORES SNCRONOS
RECORDANDO FLIP-FLOP J K
76/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
PROJETO
J1=K1=Qo
77/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
CONTADORES COMERCIAIS
Existem vrios contadores comerciais, dos quais podemos citar o C I 7493, que um
contador mdulo 16, e o CI 7490, que um contador mdulo 10( dcada).
Seguem detalhes do CI 7490.
Exemplo : CI 7490
Obs:
- Se QA for conectado entrada B, e clock entrada A, contar segundo o cdigo B C D.
- Se QD for conectado entrada A, e clock entrada B, contar segundo o cdigo
BIQUINRIO.
78/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
79/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
MEMRIAS
Memria so dispositivos que armazenam informaes.
Na eletrnica digital trataremos de memrias que armazenam informaes codificadas
digitalmente que podem representar nmeros, letras, caracteres , comandos, endereos
ou qualquer outro tipo de dado.
ESTRUTURA GERAL DE UMA MEMRIA
32 * 8= 32 PALAVRAS de 8 BITS
2 k* 16= 2 *1024 PALAVRAS de 16 BITS
2k * 8=2048 PALAVRAS de 8 BITS
80/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
O controle CS, chip enable, que est conectado a uns dos pinos da memria,habilita ou
no a mesma. Quando desabilitado, para o caso acima, nvel alto, sua sada fica no
estado de alta impedncia.
CS=Nvel baixo, memria funciona normalmente.
Nvel alto , memria no funciona, sua sada fica emalta impedncia.
81/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
SADA
MEMRIA COMPLETA
82/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
83/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
84/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
EXPANSO DE MEMRIA
Usamos o pino CS para habilitar, ou no, uma memria. No caso da figura anterior a
habilitao (funcionamento) com nvel 0.
EXEMPLO 1
Neste caso quando CS BARADO = 0 , RAM 1 est funcionando e a RAM 2 fica em tri-
state.
CS BARRADO = 1 ,RAM 1 fica em tri-state e RAM 2 fica funcionando .
85/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
EXEMPLO 2
Neste caso:
CS BARRADO=1, DESABILITA TODAS AS 04 MEMRIAS
CS BARRADO=0, PODEMOS HABILITAR UMA MEMRIA DE CADA VEZ, CONFORME
CONTROLE ABAIXO.
86/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
CIRCUITOS SOMADORES
Para projetar o circuito que execute a tabela abaixo, soma, usamos o mapa de karnaugh.
O circuito projetado o meio somado, que soma dois bits, isto , no deve haver o
terceiro bit do " vai um " da etapa anterior.
O circuito que executar tabela abaixo soma inclusive se houver o terceiro bit devido ao "
vai um" da etapa anterior.
87/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
Associando meio somador com somador completo conseguimos o circuito que executa
qualquer soma.
A soma dos " bits menos significativos" no h " vai um" da etapa anterior, isto , a soma
com certeza de somente dois bits , logo podemos usar o circuito "meio somador".
88/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
89/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
CIRCUITO SUBTRATOR
Seguindo o mesmo raciocnio, podemos chegar ao circuito subtrator.
90/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
91/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
CONVERSORES
Segue abaixo uma variao contnua ou analgica de uma grandeza genrica .
92/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
EXEMPLO:
93/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
CONVERSOR ANALGICO-DIGITAL
94/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
LABORATRIO
EXERCCIO: Monte um relgio digital, segue sugesto.
95/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
96/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
97/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
CIRCUITOS INTEGRADOS (C I)
98/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
99/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
EXERCCIOS SRIE 1:
100/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
.
9)SIMPLIFIQUE
101/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
A B C S1 S2
A B S
0 0 0 1 1
0 0 1
0 1 1 X X
0 1 1
1 1 0 1 X
1 0 0
1 0 1 0 0
1 1 0
102/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
EXERCCIOS SRIE 2:
2) FLIP-FLOP
OBS:CK igual a DE , pulso de clock , ck ,de alto para baixo.
CK igual a S, pulso de clock ,ck, de baixo para alto.
Considere inicialmente a sada QO=0
CK D Q0 CK J K Q0 CK J K Q0
CK T Q0
DE 1 DE 1 0 S 1 0
S 1
DE 0 S 0 1 S 0 1
DE 0
S 0 DE 0 1 DE 1 0
S 1
DE 1 DE 1 1 DE 1 1
DE 0
DE 0 S 0 1 S 0 1
DE 0
S 1 DE 1 0 DE 1 0
S 1
S 1 DE 1 0 DE 1 0
S 1
S 1 DE 1 1 DE 1 1
S 1
103/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
A B S1 S2 S3
0 0 0 1 1
0 1 1 0 1
1 0 1 1 0
B)
A B S1 S2 S3 S4
0 0 1 0 0 0
0 1 0 1 0 0
1 0 0 0 1 0
1 1 0 0 0 1
104/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
7490 7490
CKB R01 R02 NC VCC R91 R91 CKB R01 R02 NC VCC R91 R91
CKA NC QA QD GND QB QC
CKA NC QA QD GND QB QC
7490 7490
CKA NC QA QD GND QB QC
CKA NC QA QD GND QB QC
7490 7490
CKB R01 R02 NC VCC R91 R91 CKB R01 R02 NC VCC R91 R91
105/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
BCD
QD QC QB Q A
O O O O
O O O 1
O O 1 O
O O 1 1
O 1 O O
O 1 O 1
O 1 1 O
O 1 1 1
1 O O O
1 O O 1
106/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
ASSUNTOS ABORDADOS
Sistemas de numerao
Portas lgicas
Expresses, circuitos e tabelas verdade
lgebra de Boole
Mapa de Karnaugh
Famlias de circuitos lgicos
Famlia TTL
Circuitos especiais
Open-collector
Schimitt-trigger
Portas com transistores schottky
Tri-state
Barramento
Verses de circuitos TTL
Famlia CMOS
Cdigos
Cdigos /Decodificadores
Multiplexador / Demultiplexador
Circuitos combinacionais / Seqenciais
Flip-flip
Chaves anti-bounce
Contador
Memrias
Circuitos somadores
Circuitos Subtratores
Alu
Conversores digital/ analgico
Conversores analgico/digital
Laboratio
Exerccios
107/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
108/109
ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
Bibliografia:
109/109