Filtro Notch para Aplicações em EEGs

FACULDADE DE E NGENHARIA DA U NIVERSIDADE DO P ORTO
Filtro Notch para aplicaes em EEGs e

ECGs, com recurso a tcnicas de F&H
em CMOS
Amlcar Gilberto Garcia Correia
Mestrado Integrado em Engenharia Electrotcnica e de Computadores
Orientador: Prof. Dr. Pedro Guedes de Oliveira (PhD)

Co-orientador: Prof. Dr. Vtor Grade Tavares (PhD)
Junho de 2010
c Amlcar Correia, 2010
c Amlcar Correia, 2010
Resumo
O processo de aquisio de sinais de electrocardiograma (ECG) e electroencefalograma (EEG)

tem sido um desafio no que respeita a questes de minimizao de potncia consumida e rea de
circuito, sem causar um impacto na degradao do desempenho. A cadeia de aquisio consti-
tuda por diversos blocos, nomeadamente um pr-amplificador concebido para amplificar os baixos
nveis de sinal dos elctrodos, o bloco de filtragem para limitao do rudo e um amplificador final
que eleva o sinal EEG/ECG limpo sada para o fim de escala de um eventual ADC.
Apesar da reconhecida flexibilidade que as tcnicas digitais permitem, a utilizao de tcnicas

analgicas tem como principal objectivo a diminuio do consumo, o que se revela importante
especialmente em questes de portabilidade, e a reduo do peso dos elementos computacionais,
libertando-o para outras tarefas.
Os sinais de EEG (ou ECG) esto em geral sujeitos a rudo de 50 Hz proveniente do sistema de
distribuio de energia elctrica. O nvel de rudo pode, nalguns casos, ser assinalvel, o que con-
sequentemente resulta numa limitao de ganho para o pr-amplificador. A opo pr-amplificar
e remover o referido rudo de seguida para posteriormente voltar a amplificar. A remoo do rudo
de 50 Hz faz-se recorrendo ao desenho de um filtro Notch em torno dos 50 Hz. No entanto, para
esta gama de frequncias, a maior parte das tcnicas revelam-se pouco eficientes, em termos de
rea de circuito devido elevada capacidade associada.
Nesta dissertao descreve-se a implementao de um filtro Notch de segunda ordem com re-
curso a tcnica filter-and-hold (F&H), que permite por intermdio de um processo de comutao
multiplicar as constantes de tempo por um factor inversamente proporcional ao duty-cycle do re-
lgio de referncia, de modo a tornar o sistema completamente integrvel.
O sistema constitudo por quatro blocos Gm de diferentes transcondutncias e quatro capa-

cidades de igual valor. O circuito idntico para cada um dos OTAs e os diferentes valores de
transcondutncia so obtidos atravs da caracterstica de tuning que o modelo proporciona. A
baixa transcondutncia obtida pela aplicao de transstores bulk-driven entrada.
A implementao do sistema proposto resultou numa reduo do valor de capacidade de 4.5

nF para 18 pF, com alguma perda de atenuao do Notch. Os resultados das simulaes apresen-
tam o Notch a 50 Hz com uma atenuao de 41.7 dB, 31.52 dB e 22.71 dB respectivamente
para as capacidades de 2.25 nF, 45 pF e 18 pF, comparativamente com 50.07 dB do caso con-
tnuo. Os dois ltimos resultados j permitem uma integrao em chip sendo a atenuao nestes
dois casos aceitvel.
i
ii
Abstract
The signal acquisition of an electrocardiogram (ECG) and electroencephalogram (EEG) has

been a challenge with regard to issues of minimizing power consumption and circuit area, without
impact on the performance. The chain of acquisition consists of different blocks, namely a pre-
amplifier designed to amplify the low signal levels of the electrodes, the filtering block to limit the
noise, and an amplifier that raises the clean EEG/ECG signal to the ADC input full scale.
Despite the recognized flexibility that digital techniques allow, the use of analogue techniques
has as a main objective: the low power consumption, which is particularly important in portable
systems, and to reduce the weight on the computational resources, releasing it for other tasks.
The EEG (or ECG) signals are generally subject to the 50 Hz noise from the power line sys-
tem. The noise level may, in some cases, be remarkable, which limits the gain of the preamplifier.
The option is to pre-amplify and remove the noise then amplify it back later. The 50 Hz noise
removal is made by designing a Notch filter around 50 Hz. However, for this frequency range,
most techniques are inefficient in terms of circuit area due to the high associated capacitors.
This dissertation describes the implementation of a second-order Notch filter using the filter-
and-hold F&H technique, which allows, through a process of switching, the time constants to be
multiplied by a factor inversely proportional to the duty-cycle of a reference clock, facilitating the
full integration of the system.
The system consists in four different Gm transconductance blocks and four capacitors of equal
value. The circuit of all Gm blocks are identical except the transconductance values witch are ob-
tained by the tuning feature that the circuit provides. The low transconductance is achieved with
the use of bulk-driven transistors as the input.
Results of the proposed system showed a reduction of the value for capacitors from 4.5 nF to
18 pF, with some attenuation loss in the Notch frequency. The simulations results show the Notch
at 50 Hz with an attenuation of 41.7 dB, 31.52 dB and 22.71 dB respectively for the 2.25
nF, 45 pF and 18 pF capacitors, compared with 50.07 dB of the continuous system. The last
two results allows an on-chip integration and the attenuation in these two cases are acceptable.
iii
iv
Agradecimentos
Tive a felicidade em conseguir a primeira opo na escolha do tema de dissertao e esta foi
feita tanto pelo tema como pela orientao. Deste modo gostaria de aproveitar esta oportunidade
para agradecer especialmente aos meus orientadores de projecto, Professor Pedro Guedes de Oli-
veira e ao Professor Vtor Grade Tavares pelo esforo, encorajamento e toda a disponibilidade que
demonstraram ao longo deste projecto, muitas vezes usando recursos como o skype, sem o vosso
apoio a realizao deste trabalho seria impossvel.
Uma palavra de agradecimento aos meus amigos e colegas mestrandos, Amrico Dias e Lus
Malheiro, pela amizade, companhia nas longas horas de trabalho e pelo apoio no uso das ferramen-
tas. Desejo-vos as maiores felicidades na vida e em particular na carreira profissional. Aos amigos
e colegas do ncleo de microelectrnica da FEUP (SG), em especial aos Mestres engenheiros
Daniel Oliveira e Miguel Pina pelo apoio nas ferramentas e auxlio na preparao da defesa.
A Liliana Alves e irm, Gorrette Alves pelo apoio e compreenso.
Por ltimo e no menos importante gostaria de agradecer aos meus pais e irmos que apesar
de estarem longe, terem sempre transmitido apoio moral e questionado se j no era tempo de
concluir e regressar.
O Autor
v
vi
Dedico a realizao desta tese aos meus pais, irmos e sobrinhos
vii
viii
Determination today leeds to success tomorrow
Tommy Lasorda
ix
x
Contedo
1 Introduo 1
1.1 Motivao . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
1.2 Soluo proposta . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
1.3 Estrutura da dissertao . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
2 Blocos genricos de baixa potncia e baixa tenso 5

2.1 Introduo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
2.2 OTA - Amplificador Operacional de transcondutncia . . . . . . . . . . . . . . . 5
2.2.1 Arquitecturas de OTA . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
2.2.2 O Transcondutor pseudo-diferencial . . . . . . . . . . . . . . . . . . . . 7
2.2.3 Common Mode Feedforward (CMFF) . . . . . . . . . . . . . . . . . . . 8
2.2.4 Common Mode Feedback (CMFB) . . . . . . . . . . . . . . . . . . . . . 8
2.2.5 Linearizao de transcondutncias . . . . . . . . . . . . . . . . . . . . . 10
2.3 Filtragem a baixas Frequncias . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
2.4 Tcnicas de design de filtros de baixa frequncias em CMOS . . . . . . . . . . . 12
2.4.1 Source-Degeneration . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
2.4.2 Floating Gate . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
2.4.3 Current Division . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
2.4.4 Current Cancelation . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
2.4.5 Bulk-Driven . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
2.4.6 Espelho de corrente para baixa potncia e tenso . . . . . . . . . . . . . 22
2.5 Filtros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
2.5.1 Filtros de primeira ordem . . . . . . . . . . . . . . . . . . . . . . . . . . 23
2.5.2 Filtros de segunda ordem . . . . . . . . . . . . . . . . . . . . . . . . . . 24
2.6 Concluso . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
3 Estado da arte 29
3.1 Trabalho relacionado . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
3.1.1 Filtro Notch passa-baixo para sistemas EEG . . . . . . . . . . . . . . . . 29
3.1.2 Aproximao comparativa para implementao de baixa transcondutncia 30
3.1.3 Fully-differential (FD) OTA com tuning . . . . . . . . . . . . . . . . . . 33
3.1.4 Pseudo-differential (PD) OTA com entrada de sinal pelo substrato . . . . 34
3.2 Filter-and-Hold (F&H) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
3.2.1 Definio . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
3.2.2 Princpio de Funcionamento . . . . . . . . . . . . . . . . . . . . . . . . 36
3.2.3 Implementao sistemas de ordem N . . . . . . . . . . . . . . . . . . . 37
3.2.4 Vantagens . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
3.3 Concluso . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
xi
xii CONTEDO
4 Implementao da soluo proposta 39

4.1 Projecto do Amplificador Operacional de transcondutncia . . . . . . . . . . . . 39
4.1.1 Descrio do circuito . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
4.1.2 Estabilidade em modo-comum . . . . . . . . . . . . . . . . . . . . . . . 41
4.1.3 Espelho de corrente . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
4.1.4 Sinal de entrada e intervalos de tuning . . . . . . . . . . . . . . . . . . . 46
4.1.5 Transcondutncia e impedncia de sada . . . . . . . . . . . . . . . . . . 47
4.1.6 Amplificador de tuning . . . . . . . . . . . . . . . . . . . . . . . . . . 48
4.1.7 Resposta em frequncia . . . . . . . . . . . . . . . . . . . . . . . . . . 48
4.2 Filtro Notch Passa-baixo de 2a ordem . . . . . . . . . . . . . . . . . . . . . . . 51
4.2.1 Caractersticas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
4.2.2 Determinao das caractersticas do circuito . . . . . . . . . . . . . . . . 51
4.2.3 Ganho do filtro . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
4.3 Filter-and-Hold (F&H) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
4.3.1 F&H aplicado a circuito de 1a Ordem . . . . . . . . . . . . . . . . . . . 55
4.4 Integrao do F&H com o filtro Notch passa-baixo de 2a ordem . . . . . . . . . 57
4.4.1 Simulao do filtro contnuo, (i.e. sem uso de switch) . . . . . . . . . . 58
4.4.2 Simulao do filtro com k = 0.5 . . . . . . . . . . . . . . . . . . . . . . 58
4.4.3 Simulao com k = 0.01 . . . . . . . . . . . . . . . . . . . . . . . . . . 58
4.4.4 Simulao do filtro com k = 0.004 . . . . . . . . . . . . . . . . . . . . . 59
4.5 Concluso . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
5 Concluses e Trabalho Futuro 63

5.1 Principais resultados . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
5.2 Satisfao dos Objectivos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
5.3 Trabalho Futuro . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
A Anexos 67
Referncias 75
Lista de Figuras
1.1 Sistema geral de aquisio de sinais biomdicos . . . . . . . . . . . . . . . . . . 3
2.1 Integrador single-ended . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

2.2 Integrador fully-differential . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
2.3 Equivalente single-ended . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
2.4 Equivalente fully-differential . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
2.5 Transcondutor fully-differential . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
2.6 Transcondutor pseudo-differential . . . . . . . . . . . . . . . . . . . . . . . . . 7
2.7 Diagrama de fluxo do CMFB . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
2.8 Arquitectura geral do circuito CMFB . . . . . . . . . . . . . . . . . . . . . . . . 9
2.9 Multiplicadores com constante VA . . . . . . . . . . . . . . . . . . . . . . . . . 11
2.10 Single-quadrant . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
2.11 Gm baseado em multiplicadores e VA . . . . . . . . . . . . . . . . . . . . . . . . 11
2.12 Gm baseado em Single-quadrant . . . . . . . . . . . . . . . . . . . . . . . . . . 11
2.13 Source-degeneration com resistncia . . . . . . . . . . . . . . . . . . . . . . . . 13
2.14 Source-degeneration com transstor MOS . . . . . . . . . . . . . . . . . . . . . 14
2.15 Source-degeneration adaptivo . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
2.16 Gate flutuante . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
2.17 FG de quatro entradas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
2.18 Diviso de correntes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
2.19 Cancelamento de correntes. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
2.20 Gate-driven . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
2.21 Bulk-driven . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
2.22 Variaes da transcondutncia e correntes do par diferencial . . . . . . . . . . . 21
2.23 BD associado ao BJT parasita. . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
2.24 Cascode convencional . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
2.25 Regulated cascode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
2.26 Entrada activa . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
2.27 Wide swing current mirror . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
2.28 Diagrama geral do filtro de 1a ordem . . . . . . . . . . . . . . . . . . . . . . . . 24
2.29 Integrador Gm C . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
2.30 Diagrama de blocos geral para filtros de segunda ordem . . . . . . . . . . . . . . 25
2.31 Funes de transferncia de sistemas de 2a ordem . . . . . . . . . . . . . . . . . 26
3.1 OTA com transstores em inverso fraca . . . . . . . . . . . . . . . . . . . . . . 30

3.2 SD with CD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
3.3 FG with CD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
3.4 BD com CD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
xiii
xiv LISTA DE FIGURAS
3.5 FD OTA com V tune . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

3.6 LV high linear body-driven OTA . . . . . . . . . . . . . . . . . . . . . . . . . . 35
3.7 Filtro RC passa-baixo 1a ordem . . . . . . . . . . . . . . . . . . . . . . . . . . 36
3.8 Sinais de relgio 1 e 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
4.1 Diagrama proposto para realizao do filtro Notch . . . . . . . . . . . . . . . . . 39

4.2 Arquitectura do OTA proposto . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
4.3 Circuito level-shift . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
4.4 Controlo da componente de modo-comum . . . . . . . . . . . . . . . . . . . . . 42
4.5 Esquemtico do bloco CMFB . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
4.6 Diagrama do fluxo do CMFB . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
4.7 Modelo para pequenos sinais do bloco CMFB . . . . . . . . . . . . . . . . . . . 44
4.8 Wide swing current mirror . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
4.9 Gerao de Vb . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
4.10 Esquemtico do amplificador de tuning . . . . . . . . . . . . . . . . . . . . . . 49
4.11 Resposta em frequncia com Vref = 2 e 2.8V . . . . . . . . . . . . . . . . . . . 49
4.12 Resposta transitria com Vref = 2 e 2.8V . . . . . . . . . . . . . . . . . . . . . 50
4.13 Variao da fase e magnitude com Vre f entre 2 e 2.6 V . . . . . . . . . . . . . . . 50
4.14 Diagrama de blocos resultante da FT do filtro Notch passa-baixo de 2a ordem . . 51
4.15 Arquitectura do Filtro Notch proposto . . . . . . . . . . . . . . . . . . . . . . . 53
4.16 Anlise AC dos blocos gm1 , gm2 , gm3 e gm4 . . . . . . . . . . . . . . . . . . . . . 53
4.17 Circuito de implementao do switch e fases do sinal de relgio . . . . . . . . . 55
4.18 Filtro passa-baixo fully-differential . . . . . . . . . . . . . . . . . . . . . . . . . 55
4.19 Filtro passa-baixo com F&H . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
4.20 Resposta transiente para k = 0.5 e fin = 50 Hz . . . . . . . . . . . . . . . . . . . 56
4.21 Zoom do grfico anterior . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
4.22 Resposta transiente para k = 0.5 e fin = 200 Hz . . . . . . . . . . . . . . . . . . 57
4.23 Periodic AC analysis para os casos contnuo e com F&H . . . . . . . . . . . . . 57
4.24 Filtro Notch passa-baixo de 2a ordem com F&H . . . . . . . . . . . . . . . . . . 58
4.25 Variao do Notch consoante aumento do duty-cycle . . . . . . . . . . . . . . . 59
4.26 Variao da transitria aos 50 Hz consoante o duty-cycle . . . . . . . . . . . . . 60
4.27 Grfico da fase para diferentes valores de k . . . . . . . . . . . . . . . . . . . . 60
5.1 Variao do duty-cycle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
A.1 Grfico de mdulo e fase do filtro Notch contnuo . . . . . . . . . . . . . . . . . 67

A.2 Anlise transitria do filtro Notch contnuo . . . . . . . . . . . . . . . . . . . . 67
A.3 Comparao da magnitude do filtro com F&H e k = 0.5 . . . . . . . . . . . . . . 68
A.4 Anlise transitria do filtro com F&H e k = 0.5 . . . . . . . . . . . . . . . . . . 68
A.5 Grfico da magnitude e fase do filtro com F&H e k = 0.01 . . . . . . . . . . . . 69
A.6 Anlise transitria do filtro com F&H e k = 0.01 . . . . . . . . . . . . . . . . . 69
A.7 Grfico da magnitude e fase do filtro com F&H e k = 0.004 . . . . . . . . . . . . 70
A.8 Anlise transitria do filtro com F&H e k = 0.4% . . . . . . . . . . . . . . . . . 70
A.9 Esquemtico do filtro Notch implementado . . . . . . . . . . . . . . . . . . . . 71
A.10 Esquemtico do OTA com CMFB . . . . . . . . . . . . . . . . . . . . . . . . . 72
A.11 Esquemtico do amplificador de tuning . . . . . . . . . . . . . . . . . . . . . . 73
A.12 Esquemtico do switch usado para F&H . . . . . . . . . . . . . . . . . . . . . . 74
Lista de Tabelas
1.1 Gama de frequncia dos sinais versus interferncias . . . . . . . . . . . . . . . . 2
3.1 Sumrio dos resultados . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

3.4 Caractersticas do filtro implementado em [1] . . . . . . . . . . . . . . . . . . . 34
3.5 Caractersticas do filtro implementado em [2] . . . . . . . . . . . . . . . . . . . 35
4.1 Dimenses do OTA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41

4.2 Dimenses do CMFB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
4.3 Dimensionamento do amplificador . . . . . . . . . . . . . . . . . . . . . . . . . 49
4.4 Parmetros calculados para implementao do filtro . . . . . . . . . . . . . . . . 53
4.5 Simulao do filtro Notch para diferentes duty-cycles . . . . . . . . . . . . . . . 61
5.1 Desempenho do filtro Notch . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
xv
xvi LISTA DE TABELAS
Abreviaturas e Smbolos
ADC Analog Digital Converter

BD Bulk-Driven
BJT Bipolar Junction Transistor
CMFB Common Mode Feedback
CMFF Common Mode Feedforward
CMRR Common Mode Rejection Ratio
dB Decibel
DVCCS Differential Voltage-controlled Current Source
ECG Electrocardiogram
EEG Electroencephalogram
EEPROM Electrically Erasable Programmable Read-Only Memory
EPROM Erasable Programmable Read-Only Memory
FD Fully Differential
FG Floating Gate
F&H Filter and Hold
FT Transfer Function
GD Gate-Driven
HD Harmonic Dirtortion
LP Low-Pass
LV Low Voltage
OTA Operational Transconductance Amplifier
PD Pseudo Differential
SD Source Degeneration
S&H Sample and Hold
THD Total Harmonic Distortion
VLSI Very Large Scale Integration
xvii
xviii ABBREVIATIONS
Captulo 1
Introduo
1.1 Motivao
A motivao deste trabalho advm da tentativa de se criar um sistema fivel de filtragem do

rudo frequncia de 50 Hz proveniente do sistema de distribuio elctrica e que afecta em
particular os sinais de EEG e ECG, de modo a que este seja completamente integrado.
O sistema de filtragem destes sinais, que so muito fracos em termos de amplitude, cons-
titudo inicialmente por um pr-amplificador de muito baixo rudo e baixo offset, um coeficiente
de rejeio de modo-comum (CMRR) muito elevado, que amplifica razoavelmente o sinal de tal
modo a no amplificar em demasia a componente de 50 Hz, pois esta possui valores de amplitude
razoveis, podendo levar o amplificador a saturao. Seguidamente aplicado um filtro de muito
baixa potncia e baixa frequncia de corte que limita a banda do rudo, tipicamente acima dos
250 Hz e remove a interferncia dos sinais. O sinal limpo EEG/ECG recuperado sada do
filtro [1]. O trabalho aqui desenvolvido concentra-se no desenvolvimento do bloco do filtro, como
exemplifica a figura 1.1.
A questo da reduo de rea que se traduz em portabilidade e a reduo do consumo de potn-
cia so de grande importncia em certas aplicaes electrnicas. Actualmente existem limitaes
na determinao de constantes de tempo elevadas tornando a integrao de certos circuitos muito
difcil.
A interferncia proveniente da rede elctrica est sempre presente no processo de medio
de sinais bio-elctricos, mesmo que por vezes com magnitudes extremamente baixas tornando-se
quase imperceptvel. Em situaes especiais, este tipo de interferncia pode ser negligenciado,
mas no uma regra geral. Em experincias laboratoriais e anlises clnicas, torna-se difcil e caro
isolar dispositivos de medio dos campos elctricos produzidos pela rede energia elctrica. No
registo destes sinais, uma prtica comum a aplicao de um filtro Notch frequncia 50/60 Hz
de modo a reduzir este tipo de interferncia. Em tais casos, a distoro observada no registo do
sinal no considervel pois o filtro Notch consegue remove-la [3].
1
2 Introduo
O electrocardiograma (ECG) e o electroencefalograma (EEG), so mtodos de aquisio da

actividade elctrica, respectivamente do corao e do crebro. O ECG tem sido amplamente usado
na deteco de doenas do corao, registando os sinais elctricos gerados pelos msculos do
corao.
Os sinais provenientes de um EEG compreendem quatro regies de frequncia: gama ()
correspondente s frequncias de 1 4 Hz, teta ( ) de 4 8 Hz, alfa () de 8 13 Hz e beta ( )
de 13 40 Hz. Estes sinais que aparecem em forma de oscilaes, so muito fracos em termos
de potncia, com tenses na ordem de 2 V 200 V [4]. Quando se monitoriza o sinal, o cabo
de ligao entre o paciente e o equipamento est susceptvel a interferncia dos 50/60 Hz, que
so muito prximas da componente de alta frequncia do sinal ECG, aumentando a dificuldade de
filtragem [5].
ECG EEG Flicker Noise Elctrodo Linhas de transmisso

Frequncia (Hz) < 102 < 102 < 103 < 100 50/60
Amplitude (V ) < 104 < 102 101 - 101 101 - 104 103 104
Tabela 1.1: Gama de frequncia dos sinais versus interferncias [6]
Remover a interferncia provocada pela rede elctrica tem sido uma rea importante de pes-
quisa e vrios mtodos tm sido propostos nas ltimas dcadas.
Estes mtodos podem ser classificados em mtodos adaptativos e no-adaptativos. O processo
de filtragem adaptativa consiste na implementao de filtros puramente digitais. O mtodo no
perturba o espectro de frequncias ECG, mas requer um sinal de referncia. Os coeficientes do
filtro podem ser actualizados de forma adaptativa seguindo as caractersticas da estatstica do sinal
de referncia. A seleco do sinal de referncia importante pois este controla o desempenho do
filtro adaptativo [5].
O mtodo de filtragem no-adaptativo consiste no uso de um filtro Notch que um filtro rejeita-
banda com uma banda rejeio muito estreita. Este tipo de filtro deixa passar todas as frequncias,
excepto a que se encontra na banda de rejeio, a frequncia central, neste caso 50/60 Hz. O
mtodo de fcil implementao e baixo custo. O desempenho depende tambm da estabilidade
de frequncia da linha de alimentao [5].
1.2 Soluo proposta
Para a resoluo do problema de filtragem da interferncia de 50 Hz, a soluo aqui proposta

consiste no projecto em CMOS de um filtro Notch a 50 Hz, completamente integrado, tendo como
mtodos, o uso de amplificadores operacionais de transcondutncia OTA pseudo-diferenciais para
o design do filtro e em particular a tcnica F&H que permitir a reduo da capacidade associada.
O filtro ser implementado em ambiente analgico por ser bastante mais eficiente do que
o ambiente digital em termos de consumo de rea e energia, favorecendo assim a questo da
portabilidade. A tcnica de F&H permite, segundo um processo de comutao, multiplicar as
1.3 Estrutura da dissertao 3
3/4-()*"+",-.$/ 2"*&/$ '()*"+",-.$/ '01
!"# !$%&
Figura 1.1: Sistema geral de aquisio de sinais biomdicos [7]
constantes de tempo por um factor inversamente proporcional ao duty-cycle do sinal de relgio de

referncia.
Para tal ser necessrio desenvolver um processo de comutao que permita ajustar as constan-
tes de tempo a partir do controlo do duty-cycle do relgio e tambm o desenho de amplificadores
com valores baixos de transcondutncia, resultante do facto das frequncias envolvidas nas apli-
caes biomdicas serem muito baixas, em especial em ECG e EEG.
1.3 Estrutura da dissertao

O presente trabalho concentra-se no desenvolvimento de um sistema de filtragem da compo-
nente de frequncia de 50 Hz proveniente da rede elctrica, para aplicao em EEGs, em tecnolo-
gia CMOS de 0.35 m. O circuito simulado usando como ferramenta o Cadence Spectre.
A dissertao encontra-se dividida em 6 captulos organizados pela seguinte ordem:
O captulo 2 apresenta um resumo sobre blocos genricos de reduo da transcondutncia,

essencial para a realizao de filtros de muito baixas frequncias e formas de implementao
de filtros Notch do tipo Gm C.
No capitulo 3 aborda-se na generalidade a problemtica da filtragem de sinais EEGs e ECGs,

da influncia dos 50 Hz na leitura destes sinais e os mtodos que tm sido usados para a
sua eliminao. Fala-se tambm da tcnica filter-and-hold F&H como uma inovao na
realizao de capacidades elevadas por um processo de comutao.
O quarto captulo aborda a metodologia utilizada para a execuo do projecto, isto , a arqui-
tectura completa do amplificador operacional de transcondutncia de baixo Gm , os blocos
constituintes do filtro Notch implementado com a auxlio da tcnica F&H e os resultados
obtidos em cada seco.
Por ltimo, o capitulo das concluses, que com os dados obtidos faz-se uma anlise aos
resultados, o balano da satisfao dos objectivos propostos e do trabalho futuro.
4 Introduo
Captulo 2
Blocos genricos de baixa potncia e

baixa tenso
2.1 Introduo
Vrias estratgias de design e diferentes tecnologias em CMOS tm sido utilizadas para a
implementao de dispositivos low-voltage/low-power. Estas tcnicas podem ser divididas em
vrias categorias que incluem i) consideraes da tecnologia, ii) a execuo de tcnicas low-
voltage (LV) e iii) blocos bsicos apropriados a LV. Cada uma destas estratgias tm as suas
vantagens e desvantagens.
Neste captulo apresentam-se algumas tcnicas apropriadas ao projecto de circuitos integrados
low-power entre as quais, algumas necessrias no apoio e implementao do projecto proposto.
Quando se fala em filtros de muito baixas frequncias, a questo principal divide-se em duas
partes:
Uma envolve o projecto de amplificadores OTA de muito baixa transcondutncia, na ordem

de alguns nA/V e com boa linearidade.
A outra parte do problema consiste na realizao de capacidades elevadas, tipicamente na

ordem de alguns nF, em chip [8].
Existem no entanto diferentes tcnicas para cada um destes objectivos, e neste captulo d-se
uma maior nfase nas tcnicas de reduo da transcondutncia em amplificadores operacionais de
transcondutncia.
2.2 OTA - Amplificador Operacional de transcondutncia

O amplificador operacional de transcondutncia uma fonte de corrente diferencial contro-
lada por tenso (DVCCS). A transcondutncia Gm representa a razo entre a corrente de sada e a
tenso de entrada. A transcondutncia usada como parmetro de design da mesma forma que as
5
6 Blocos genricos de baixa potncia e baixa tenso
resistncias so usadas em filtros activos convencionais, ajustveis por vrias dcadas conforme o
ajuste da corrente no OTA, o que permite grande margem de tuning de funcionamento. Isto par-
ticularmente importante em circuitos integrados, pois satisfaz uma vasta gama de especificaes
de circuitos [9].
2.2.1 Arquitecturas de OTA
As figuras 2.3 e 2.4 mostram a estrutura bsica de um integrador Gm C em verses single-

ended e fully-differential [10].
2C
V1 Vin+ Vout
Gm Iout GM
V2 Vin Vout+
C
2C
Figura 2.1: Integrador single-ended Figura 2.2: Integrador fully-differential
Na verso single-ended, em que ti representa a frequncia de ganho unitrio do integrador, a

relao dos sinais dada por:
Io GmVi
Vo = = (2.1)
sC sC

ti Gm ti
Vo = = Vi Vi (2.2)
sC sC s
Para o integrador fully-differential, a tenso de sada igual a Vo = Vo+ Vo e Io = GmVi .
As sadas diferenciais so dadas por:
Vo+ = Io /s(2C),Vo = Io /s(2C) (2.3)

2Io Gm
Vo = = Vi (2.4)
s(2C) sC
Vi+ Io+ Vi+ Iout+

GMD (VIN+ VIN )+
Gm (Vi+ Vi ) +GCM (VIN+ +VIN )/2
Vi Vi Iout
Figura 2.3: Equivalente single-ended Figura 2.4: Equivalente fully-differential
O circuito fully-differential apresenta uma maior imunidade ao rudo, mas requer a utilizao
de realimentao em modo comum CMFB.
2.2 OTA - Amplificador Operacional de transcondutncia 7
Uma vez que o ganho de transcondutncia de um OTA proporcional a corrente de pola-

rizao, o controle externo dos parmetros do filtro pode ser efectuado atravs da corrente de
polarizao. A maioria dos trabalhos existentes sobre utilizao de OTAs no design de filtros,
concentram-se na modificao de estruturas j existentes de amplificadores com a incluso de
alguns componentes adicionais passivos.
2.2.2 O Transcondutor pseudo-diferencial
A figura 2.4 apresenta a configurao fully-differential. A topologia fully-differential baseada

no par diferencial com fonte de corrente a polarizar e a pseudo-diferencial baseada em dois
inversores independentes sem fonte de corrente como mostra a figura 2.6.
Em configuraes fully-differential a rejeio de sinais de modo comum feita pela alta im-
pedncia de sada da fonte de corrente que polariza o par diferencial. Na configurao completa-
mente diferencial, os harmnicos de distoro pares so bastante atenuados.
VDD VDD
Ib Ib Ib Ib
Vi Vo+
Vi Vo+
Vi+ M1 M2 Vi
Vi+ M1 M2 Vi
Figura 2.5: Transcondutor fully-differential Figura 2.6: Transcondutor pseudo-differential
De facto, atravs de uma anlise de distoro, pode concluir-se que o terceiro harmnico
(HD3) expresso por [11]:
Vi2
HD3 = (2.5)
32(VOV Vtn )2
A tenso VOV a chamada tenso de overdrive na gate, geralmente VOV = VGS VT , das entra-
das dos transstores M1 e M2 , da figura 2.5.
A linearidade neste circuito pode ser melhorada com o aumento da tenso de overdrive na gate
dos transstores de entrada. A forma de se ajustar o valor de gm passa pelo ajuste da corrente no
transcondutor.
Contudo, para um factor de ajuste igual a , seria necessrio aumentar o valor da corrente
a uma razo 2 dada pela equao de saturao. Deste modo conclui-se que apenas um ajuste
limitado possvel em prtica.
Em comparao, o transcondutor pseudo-diferencial pode ser usado para baixas tenses de

alimentao porque evita a queda de tenso na fonte de corrente de polarizao. Removendo a
fonte de corrente de polarizao resulta num valor alto para o ganho de modo-comum (ACM ).
Numa estrutura fully-differential o ganho de modo comum pode ser reduzido pelo aumento da
resistncia de sada da fonte de corrente.
A estrutura pseudo-diferencial permite maior excurso do sinal, mas adiciona termos de dis-
toro proveniente do sinal de modo comum. Estes termos podem aparecer como uma estru-
tura perfeitamente equilibrada, devido ao produto de sinais diferenciais e sinais de modo-comum.
Alm disso, a transcondutncia do sinal de entrada em modo comum igual do sinal diferen-
cial de entrada, necessitando portanto, de um controlo mais cuidado da componente modo-comum
de entrada. Deste modo, so necessrios circuitos adicionais para o controlo da componente de
modo-comum.
O ganho em modo-comum ACM igual ao ganho em modo diferencial ADM , isto , o com-
mon mode rejection ratio, CMRR = 1. O valor elevado do ganho modo-comum na, topologia
pseudo-diferencial, pode originar instabilidade quando utilizado num determinado circuito com
realimentao, a menos que se utilizem mecanismos de atenuao deste ganho, como as tcnicas
de Common Mode Feedforward(CMFF)[12].
2.2.3 Common Mode Feedforward (CMFF)

A utilizao de tcnicas CMFF faz-se normalmente em associao com outras, porque apesar
de contribuir bastante para a reduo dos sinais de modo-comum na sada, no suficiente para a
estabilizao do ponto de funcionamento DC.
A figura seguinte representa o esquema conceptual do CMFF.
Vin+ Vo+
Gm
Vin Vo
VCMcontrol
Ganho
Figura 2.7: Diagrama de fluxo do CMFB
2.2.4 Common Mode Feedback (CMFB)

A tcnica do CMFB tem sido aplicada em circuitos para o controlo da componente de modo
comum sada. Em tecnologias mais recentes a fonte de alimentao limitada, mas continua
a ser necessrio uma boa gama dinmica do sinal sada. Uma das solues consiste no uso
de amplificadores fully-differential. Como nem todas as tcnicas convencionais so vlidas para
circuitos de baixa tenso, tm havido a necessidade de se recorrer a conjugao das tcnicas CMFF
e CMFB [13].
2.2 OTA - Amplificador Operacional de transcondutncia 9
Circuitos low-power com apenas uma sada tm um fraco desempenho. Para se melhorar a
gama dinmica, utilizam-se circuitos fully-differential (FD). O uso do CMFB advm da necessi-
dade de se controlar a tenso de modo comum nos diferentes ns no estabilizveis pela reali-
mentao diferencial negativa. A tenso de referncia escolhida de modo a permitir um ganho
diferencial mximo e/ou a maximizao do sinal sada. O CMFB serve tambm para eliminar
as componentes de modo comum que tendem a saturar nos diferentes andares, pela aplicao da
realimentao negativa de modo comum [14].
O uso do CMFB tem assim como objectivo, cancelar o sinal de modo comum sada e manter o
ponto de operao DC de modo a maximizar o ganho, podendo tambm proporcionar uma reduo
do rudo. A ideia bsica consiste em primeiro monitorizar o sinal de modo comum, que consiste
na soma dos dois sinais de sada, e a seguir comparar o sinal de modo comum com a tenso de
referncia, cuja diferena realimentada para um ponto do circuito, fechando o loop [13].
A figura 2.8 ilustra o princpio de funcionamento do circuito CMFB.
Vin+ Vout+
Fully-differential
amplifier
Vin Vout
VCMC
CMlevel
Sense
Circuit
Vcorrection
CMDetector
Figura 2.8: Arquitectura geral do circuito CMFB
Descrio bsica do funcionamento do circuito:
Percepo do nvel do modo comum sada, ou seja [14]:
Vo+ +Vo
= Vo,cm (2.6)
2
Compara-se com a tenso de referncia.
Vo,cm Vre f (2.7)
Introduzir o factor de correco de erro ao circuito de polarizao do amplificador;
Evitar a introduo de sinais modo-comum nos ns do amplificador que no corrigem

Vo,cm;
2.2.5 Linearizao de transcondutncias
As estruturas de OTA anteriormente descritas apresentam no linearidades, o que significa que

esto limitados em termos do sinal de entrada.
A soluo para este problema requer tcnicas de linearizao do transcondutor. Existem trs
tcnicas de linearizao nomeadamente, a) atenuao, b) cancelamento dos termos no-lineares
e c) source-degeneration [15]. O sinal de sada ideal de um transcondutor diferencial dado
por [15]:
io (v1 , v2 ) = (v1 v2 )gm . (2.8)
As tenses v1 e v2 representam as entradas positiva e negativa do transcondutor. As entradas

de um transcondutor so feitas com recurso a transstores MOS, que so por si dispositivos no-
lineares. Assumindo a corrente de sada dada por [15]:

io (v1 , v2 ) = ai vi1 + bi vi2 + ci j vi1 v2j + IOS (2.9)
i=1 i=1 i=1 j=1
Analisando a expresso, infere-se que um dos modos de se linearizar a transcondutncia

fazer com que o sinal de entrada seja pequeno, de tal modo que io passa a ser [15]:

io (kv1 , kv2 ) = IOS + ki ai vi1 + ki bi vi2 + ki+ j ci j vi1 v2j . (2.10)
i=1 i=1 i=1 j=1
A ideia bsica passa por atenuar o sinal de entrada por um factor k. Esta atenuao conduz a
aproximao linear expressa por [15]:
io (v1 , v2 )
= kgm (v1 v2 ). (2.11)
A referncia [15] fala de algumas formas prticas de implementao do factor de atenuao k.

Existem no entanto tcnicas mais elegantes de linearizar um transcondutor por optimizao de
aproximaes algbricas da soma dos termos no-lineares [15].
As figuras em 2.9 e 2.10 apresentam o esquema conceptual destas tcnicas de linearizao, a
primeira com multiplicadores por uma tenso constante VA e a figura seguinte com V1 = V2 .
Este sistema pode ser implementado na prtica pela interligao de vrias transcondutncias
que por sua vez cancelaro todas as no-linearidades, passando a haver apenas uma relao linear
entre as tenses de entrada e correntes de sadas. A implementao prtica das figuras 2.9 e 2.10
so apresentadas em 2.11 e 2.12.
Na figura 2.11, os transstores da parte inferior do circuito devem operar na regio linear e
os outros na saturao. Para um bom funcionamento deve-se ter em conta uma polarizao DC
adequada. A variao no transcondutor pode ser obtida pela aplicao do sinal de entrada pelos
transstores de baixo, com uma tenso DC adequada gate em todos os transstores de modo a
mant-los na regio de funcionamento adequada.
2.3 Filtragem a baixas Frequncias 11
VA V1 +VA
()2
+ +
V1
V2 +VA
()2
VA 2VA (V1 V2 )
4VA (V1 V2 )
V2 VA
()2
V2
V1 VA
()2
VA
Figura 2.9: Multiplicadores com constante VA Figura 2.10: Single-quadrant
Io1 Io2
Vin+ Vin
Io1 Io2
VA Vin+ Vin
VA VA
Figura 2.11: Gm baseado em multiplicadores e VA Figura 2.12: Gm baseado em Single-quadrant
2.3 Filtragem a baixas Frequncias
A implementao de filtros de muito baixa frequncia em CMOS no trivial devido s eleva-

das constantes de tempo associadas aos circuitos. Por exemplo, para uma constante de tempo RC
= 0.001 s, 1 ms, se a capacidade C for igual a C = 10 pF, o valor de resistncia necessria seria
da ordem dos 100 M. Para um filtro a 1 Hz e uma transcondutncia de 2 nA/V , seria realizvel
com uma resistncia de C = 1000 pF e R = 6.28 G, valores impraticveis em tecnologia CMOS
[16].
Por esta razo, existe a necessidade de se encontrar alternativas de circuitos que sejam integr-
veis para estas baixas frequncias. Os filtros de baixa frequncia tm uma particular importncia
em sistemas biomdicos, onde os sinais possuem amplitudes muito baixas, na ordem de 1 V -
100 mV e onde as frequncias so geralmente abaixo de 100 Hz [17].
Uma aproximao mais comum consiste na implementao em tempo contnuo de filtros
OTA C ou Gm C especialmente em circuitos integrados onde valores de constante de tempo
elevadas so necessrias. A implementao para estas frequncias requer transcondutncias na
ordem dos nA/V e capacidades na ordem das centenas de pF o que limitam o circuito em termos
de rea [17].
Analisam-se aqui entre outras tcnicas, alguns casos descritos em [16].
2.4 Tcnicas de design de filtros de baixa frequncias em CMOS
O notvel crescimento na electrnica de consumo fora a uma maior pesquisa na rea de baixa
tenso e baixa potncia de forma a tornar os dispositivos cada vez mais leves e com uma durao
longa de bateria.
A forma mais comum utilizada para a reduo do consumo de potncia em circuitos anal-
gicos CMOS consiste na diminuio da tenso de alimentao, apesar de no ser a melhor opo
visto que existe uma degradao do desempenho do circuito a baixas tenses. Deste modo existe
actualmente um grande desafio em se pegar nas estruturas de circuitos j existentes e modifica-las
de modo a se adaptar para a aplicao a baixas tenses [18]. O desafio em circuitos analgicos
est na preservao ou mesmo no melhoramento do desempenho a baixas tenses.
A maioria das restries do design em baixa tenso deve-se a tenso de threshold do transstor
e ao nvel de rudo [19]. A tecnologia no tem tido uma evoluo que acompanhe linearmente o
decrscimo de VT H com a reduo da tenso de alimentao nem a diminuio dos tamanhos nas
diferentes tecnologias [20].
Em seguida apresentam-se algumas tcnicas usadas no projecto de circuitos low-power.
2.4.1 Source-Degeneration
Devido a sua simplicidade, estes circuitos so frequentemente usados em filtros de tempo-

contnuo e multiplicadores [18]. Existem trs formas possveis de linearizao do circuito. A
primeira consiste no par diferencial usando a tcnica source-degeneration associada a uma resis-
tncia. A segunda forma associa-se a tcnica com o uso de transstores MOS e a terceira faz o uso
de uma fonte adaptiva de corrente de polarizao para cancelar a no-linearidade do par diferencial
MOS.
A figura 2.13 mostra o circuito associado a uma resistncia. Nesta topologia, o sinal de
entrada aplicado, atravs do seguidor de fonte, na resistncia linear Rs que faz a converso de
tenso para corrente.
Contudo a relao quadrtica existente entre a VGS e a corrente no dreno na regio de saturao
introduz alguma no-linearidade ao transcondutor pelas entradas diferenciais.
A linearidade pode ser melhorada se houver uma queda de tenso das entradas diferenciais para
a resistncia, desde que a limitao de linearidade seja imposta pelo ganho do circuito seguidor de
fonte afectado por Rs .
Considerando uma caracterstica quadrtica i v perfeita do transstor MOS na regio de satu-
rao, e para simplificao desprezar o efeito de modulao do canal, a corrente do dreno dada
por [18]:

ID = (VGS VT )2 . (2.12)
2
O factor o parmetro de transcondutncia.
Usando esta expresso, o par diferencial da figura 2.13 tem a seguinte caracterstica [18]:
2.4 Tcnicas de design de filtros de baixa frequncias em CMOS 13

v2 v2i
io = 2 I0 vi 1 i = 2 I0 vi 1 (2.13)
8I0 4(VGS VT )2
Contudo, deve ser evitado um alto valor para Rs (que significa baixar o Gm ), e uma transcon-
dutncia elevada (que equivale a um consumo elevado), tornando possvel o controlo do ganho do
transcondutor [18].
possvel conseguir-se uma melhor linearidade para valores elevados de VGS efectivo, VOV =
VGS VT . Isto constitui a maior desvantagem para circuitos de baixa-tenso.
Esta configurao tem assim a desvantagem de se precisar altos valores de Rs para maior
excurso linear entrada. Como Gm 1/R, a transcondutncia obtida est limitada a pequenos
valores.
Outra desvantagem consiste na eliminao da capacidade de ajuste da transcondutncia, pois
esta directamente controlada pelo valor da resistncia.
Io + 0.5io Vi Io 0.5io
M1 M2
Io Io
Figura 2.13: Source-degeneration com resistncia [18]
Substituindo a resistncia por dois transstores a operar na regio de saturao, obtm-se uma
forma de implementar um comportamento resistivo com elementos activos [18].
Na figura 2.14, desprezando o efeito de modulao de canal e considerando os transstores
M1 -M2 , M3 -M4 iguais, a caracterstica de transferncia dada por [18]:

21 I0 1 v2
io = vi 1 2 i , (2.14)
a a I0
onde
1
a = 1+ . (2.15)
43
O termo no linear que corresponde ao factor presente na raiz quadrada, pode ser menor que
a unidade o que melhora a linearidade e aumenta o alcance dinmico. Contudo aumentar a linea-
ridade significa baixar a transcondutncia. A largura de banda e o rudo equivalente comparvel
com o par diferencial simples.
Quando a tenso de entrada aumenta at um certo valor, um dos dois transstores de degenera-
o entra em saturao, respectivamente M4 para Vi > 0 e M3 para Vi < 0.
Vi
I0 + 0.5io I0 0.5io
M3
M1 M2
M4
I0 I0
Figura 2.14: Source-degeneration com transstor MOS [18]

4I0 a
|Vi | > (2.16)
1 1 2a + 2a2
A corrente diferencial sada dada por [18]:

vi 1 (4a 2) + (8a 2)I0 1 v2i
io = (2.17)
4a 1
Pela anlise feita em [21] atravs da anlise s equaes 2.13 - 2.17, feita uma anlise da
transcondutncia para diferentes valores do parmetro a. Nota-se que possvel aumentar a DR
de entrada pelo ajuste do parmetro a entre os valores 2.5 e 2.75.
Contudo o erro no linear pode ir at 1% para uma razo io /I0 < 80 %. Certas aplicaes para
filtros tm como requisitos uma melhor linearidade e um T HD igual ou menor a 60dB .
Outra topologia com o objectivo de se conseguir uma transcondutncia linear altas frequn-
cias tem como ponto de partida o uso da fonte de corrente de polarizao de um par diferencial
contendo uma componente quadrtica dependente da entrada, para cancelar o termo-no linear
presente na equao 2.13.
Deste modo se a corrente for:
v2i
I0 = I0 + , (2.18)
8
a caracterstica de transferncia torna-se linear.

io = 2 I0 vi (2.19)
A corrente necessria para a polarizao pode ser facilmente obtida com mais dois transstores
MOS M5 e M6 com transcondutncias idnticas dos transstores que formam o par diferencial M1
e M2 e dois espelhos de corrente com ganho unitrio M7 e M8 e M9 e M10 , conforme a figura 2.15.
VDD
M8 M7
I0 + 0.5io I0 0.5io
M1 M2
M5 M6
vi
VBIAS
M9 M10
Figura 2.15: Source-degeneration adaptivo [18]
2.4.2 Floating Gate
Outra tcnica para projectos de baixa-tenso consiste no transstor de gate flutuante denomi-
nado Floating Gate. Este tipo de circuitos tm sido amplamente utilizados em circuitos digitais
nomeadamente em circuitos de memrias como as EPROM e EEPROM [22].
Presentemente para circuitos analgicos tem sido especialmente usado em circuitos no-lineares
como dispositivos de terminais mltiplos chamados de Multiple Input Terminal with Floating Gate
Transistors (MIFGMOS). Este tipo de transstor idntico a um transstor MOS regular, mas com
algumas caractersticas especiais.
A principal caracterstica consiste na habilidade em se poder somar os sinais de entrada do
controlo do valor da gate, bem como a possibilidade de reduo do limiar do valor de tenso
VT H . A potencialidade para circuitos de baixa tenso reside na caracterstica de ajuste da tenso
de threshold. Em certas tecnologias, o valor da carga acumulada gate flutuante pode ser contro-
lada [23]. De referir que este modelo de transstor encontra-se disponvel em tecnologias CMOS
standard com dupla camada de poli-silcio.
A grande vantagem advm do facto deste tipo de transstor poder armazenar a carga elctrica
por um grande perodo de tempo mesmo que o circuito esteja desligado.
VG1
VG2
VGn
Figura 2.16: Gate flutuante [22]

A gate de um transstor FG flutua com a carga elctrica. Esta carga pode manter-se constante
por um longo perodo de tempo devido ao bom isolamento entre a gate flutuante e os outros ns.
A tenso controlada pelas capacidades de acoplamento. O nvel de tenso de entrada de modo
comum pode ser determinado arbitrariamente, desde que exista um acoplamento AC atravs da
capacidade. A corrente do dreno versus a tenso VGS de um dispositivo FG similar a de um
transstor regular.
Para um transstor FGMOS de entrada mltipla, cada entrada possui uma capacidade de aco-
plamento efectiva, Ci , gate flutuante. O sinal de entrada atenuado por um factor ki = Ci /CT ,
onde CT a capacidade de carga total vista da gate. O factor ki chamado de factor de diviso
capacitiva para a entrada i [24].
CG1
VG1
CG2
VG2
VG3
CG3 Ctot
VG4
CG4
Figura 2.17: FG de quatro entradas [24]
A primeira camada de poli-silcio origina a gate flutuante sobre o canal enquanto as mltiplas
entradas encontram-se na segunda camada.
As correntes de um transstor FG de m-entradas so dadas por [24]:
m
1
Ids(nMOS) = Ibec exp (Vi Vdd /2)ki (2.20)
i=1 nUt
m
1
Ids(pMOS) = Ibec exp (Vdd /2 Vi )ki , (2.21)
i=1 nUt
em que Ibec a corrente de equilbrio programada.
Para um transstor FG de duas entradas, a tenso de polarizao DC aplicada na gate mais
abaixo enquanto o sinal de entrada aplicado ao nvel mais acima. A tenso de threshold, tendo
em considerao o sinal de entrada pela gate, est relacionada com a tenso de VT em FG, VT (FG) ,
como mostra a expresso:
VT (FG) VG2 k1
VT = , (2.22)
k2
com k1 = CG1 /Ctot e k2 = CG2 /Ctot . CG1 e CG2 so as capacidades entre a gate de controlo e
as gates flutuantes. Ctot refere-se a soma das capacidades flutuantes e de controlo, as capacidades
entre as gates flutuantes e o dreno, a fonte e o substrato.
VT pode ser programada de modo a ser inferior a VT (FG) e para isto basta uma seleco apropri-
ada dos valores de VG2 , k1 e k2 . Deste modo possvel obter um valor de VT modificado e menor
do que VT (FG) .
A relao entre as transcondutncias a seguinte:
gm(e f f ) = k2 gm(FG) (2.23)
A transcondutncia gm(e f f ) das duas entradas flutuantes menor do que gm(FG) por um factor
igual a k2 .
A impedncia de sada menor do que no caso do MOSFET convencional, nas mesmas con-
dies de polarizao, devido ao ponto de funcionamento DC e a realimentao AC do dreno para
a gate flutuante [23].
Como desvantagens desta tcnica, destaca-se o facto de no ser apropriada para projectos de
amplificadores com andares de ganho elevado, e na generalidade o processo de fabrico ser mais
caro do que um transstor CMOS convencional.
2.4.3 Current Division
Nesta tcnica, a corrente gerada pela nica sada do OTA reduzida atravs do uso de espelhos
de corrente com um factor de diviso B elevado, o que resulta num novo valor de transcondutncia,
dado por [25]:
gm1,2
GmT = . (2.24)
B
Este tipo de estrutura consiste essencialmente na alterao da compensao de carga do OTA
que actua como uma resistncia de valor igual a B. Quando a sada realimentada pela entrada
invertida, torna-se proporcional a diferena de tenso entre a entrada e a sada. O maior transstor
consiste na associao em srie de transstores com gate comum de modo a que o factor de diviso
de corrente seja determinado pelo nmero de transstores e no pela razo W /L.
VDD
MBP Vb3
Vb1 MBP MBP
MR
MR
MM M1 M1 MN
V1 Mc V2
Vb2 MN io
Vo
MN MN
Figura 2.18: Diviso de correntes [25]

Para transstores de dimenses razoveis, a transcondutncia num par diferencial da ordem

dos 10 7 a 10 8 A/V . Usando divisores de corrente torna possvel obter transcondutores para
filtros com frequncia na ordem de poucos Hz. O principal inconveniente prende-se com o custo
necessrio em rea do circuito. A tenso de offset aumenta com o uso do factor de diviso [25] [26].
2.4.4 Current Cancelation
Outra forma popular de reduo da transcondutncia consiste em fazer um cruzamento entre

os transstores (cross-coupling) do par diferencial. Esta topologia faz uso parcial da realimentao
positiva. Consegue-se particularmente um baixo gm quando se faz o cruzamento entre os drenos
do par diferencial para se baixar equilibradamente a corrente de sada.
VDD
MN M1 M1 MN
Vi1 Vi2
Nio1 io1 io2 Nio2
Iout
Figura 2.19: Cancelamento de correntes.
O factor de reduo N, determinado pela proporo n dos transstores cruzados tal que N =
(n + 1)/(n 1), com o mximo cancelamento a se verificar quando n 1.
A transcondutncia total do OTA dada por:
gm1,2 (n + 1)
GmT = = gm1,2 . (2.25)
N (n 1)
N corresponde a razo entre as transcondutncias MN e M1. Porm a sensibilidade aumenta
bastante quando se faz o matching entre os transstores. Isto limita o factor N que varia no intervalo
de 0.5 - 0.9 [25] [26].
2.4.5 Bulk-Driven
O principal objectivo desta tcnica baixar o nvel de tenso de alimentao em circuitos.

Com a aplicao desta tcnica em circuitos low-power, aparecem associados outros benefcios
tais como melhorias em termos de rudo, aumento de ganho em malha aberta, baixo valor para
corrente e baixo consumo [27]. Quando pela primeira vez se utilizou a tcnica, o objectivo era
conseguir um baixo valor de transcondutncia e melhorar a linearidade [28].
O facto de se poder usar o substrato em transstores CMOS oferece duas possibilidades de

explorao:
O sinal de entrada pode ser aplicado pelo substrato, e a gate ser usada para polarizar o
transstor, ou
Quando se aplica o sinal de entrada pela gate, poder-se usar o substrato para controlar a
polarizao.
2.4.5.1 Bulk-driven versus Gate-driven
Bulk-driven diferencia-se de gate-driven pela forma em como a corrente do canal contro-

lada. Em transstores onde o sinal aplicado pela gate, a tenso VGS controla a corrente no canal.
No caso do bulk-driven, existe uma segunda opo de controlo. Normalmente o que acontece em
circuitos que o substrato ligado a tenso mais positiva ou a mais negativa da fonte de alimen-
tao, de modo a anular(inverter) a corrente de polarizao do dodo formado pelo dreno/fonte e
o substrato em todos os transstores do circuito [29] .
VDD VDD
Vbias MB P Vbias MB P
IB IB
M1 G M2 G M1 B M2 B
Vin+ Vin Vin+ Vin
VG
Figura 2.20: Gate-driven Figura 2.21: Bulk-driven
Uma vantagem do uso de transstores bulk-driven traduz-se num aumento ou reduo da ten-
so de threshold, VT H do transstor consoante o valor da tenso VSB ser directa ou inversamente
polarizada pelo dodo formado entre a fonte e o substrato. A tenso VBS pode afectar ID e nor-
malmente considerada como um efeito parasita que introduz a transcondutncia indesejada gmb
e degradar o sinal. Mas se se manter a tenso VGS constante como tenso de polarizao e aplicar
o sinal pelo bulk, pode-se obter um JFET como indicado na figura em 2.23.
A dificuldade quando se pretende projectar um circuito a operar a baixas tenses de alimen-
tao prende-se com a tenso de threshold, que limita o processo. Contudo este problema pode
ser contornado, com a opo bulk-driven, pela forma em como consegue eficazmente controlar o
VT H . Esta tcnica tem sido usada em aplicaes digitais para o ajuste da tenso VT H , resultando
num desempenho mais eficiente em termos do processo e da temperatura. Tipicamente para a
tecnologia de 0.18m, usa-se uma tenso de polarizao de 0.25V , o que resulta na reduo da
tenso de threshold em cerca de 50 mV [30].
A seguinte expresso relaciona as tenses VT H e VSB [30]:

VT = VT 0 2 |F | VSB 2 |F | (2.26)
A corrente do dreno vem alterada conforme a expresso [30]:
2
ID = VSG VT 0 + 2 |F | 2 |F | VSB (1 + VSD ) (2.27)
2
Aqui a tenso VSB deve ser sempre menor do que a tenso de corte do dodo que ronda nor-
malmente entre os 0.6 a 0.7 Volts de modo a evitar o fenmeno de latch-up.
Uma desvantagem em comparao com transstores gate-driven, a frequncia de corte ser
bastante inferior no caso bulk-driven. A relao entre as duas tcnicas est presente nesta expres-
so [30]:

fT (bulk driven) fT (gate driven) (2.28)
3.8
onde a razo entre gmb e gm que tipicamente varia entre 0.2 e 0.4. As transcondutncias
para ambas as tcnicas so dadas por [30]:
gm
fT (gate driven) = Cgs (2.29)
2
gmb
fT (bulk driven) = (2.30)
2(Cbs +Cbsub )
As correntes de fuga podem constituir um problema importante em circuitos de baixa potn-
cia. No estudo efectuado em [30], concluiu-se que os transstores bulk-driven so adequados ao
projecto de circuitos que operam com correntes baixas.
2.4.5.2 Amplificadores & Bulk-driven
Em amplificadores operacionais, quando o objectivo principal conseguir baixas tenses de

operao, a parte mais crtica do projecto o andar de entrada [31]. Existe uma limitao do
ICMR (input Common Mode Range) em amplificadores convencionais conforme o tipo de tran-
sstor usado, N ou P. Esta limitao devida tenso de threshold e por isso, um dos mtodos
utilizados a tcnica bulk-driven.
Em amplificadores operacionais que usam esta tcnica, fixa-se a tenso VGS de forma a activar
o transstor. A tenso de entrada ento aplicada ao substrato do transstor, de modo a induzir a
corrente que flui no transstor. Deste modo deixa de haver limitaes de VT H e VBS pode tomar
valores tanto positivos como negativos. Isto importante para aplicaes de baixa tenso onde a
gama dinmica de sinais deve ser maximizada e melhorando assim o desempenho.
Para circuitos a operar com tenses menores ou iguais a 5V , o risco de acontecer latch-up
baixo, e os sinais podem ser ligados aos ns do substrato sem restries. Para uma entrada em
modo comum a VDD /2 (0.25V ), introduzida uma pequena corrente de polarizao pela juno
substrato-fonte. Isto faz aumentar o valor de VT H e aumenta a rea de operao em que o nvel
+,-.// ) 01(* 97 ):0*

'!! #!!
(2 34!"!
'!!
(2 34!"$
&!! (2 34!"% (2 34!"!4(
(2 34!"& (2 34!"$4(
&!! (2 34!"%4(
(2 34!"'
(2 34!"# (2 34!"&4(
%!! (2 34!"5 (2 34!"'4(
%!! (2 34!"#4(
(2 34!"6
(2 34!"54(
(2 34!"64(
$!! $!!
!
!
!"! !"# $"! !"! !"# $"!
( )(* (7-8, )(*
Figura 2.22: Variaes da transcondutncia e correntes do par diferencial [32]
de inverso prximo da inverso fraca/moderada prefervel de modo a se atingir um valor de

transcondutncia razovel [31].
2.4.5.3 Vantagens
A caracterstica de depleo do bulk-driven permite ter tenses de polarizao negativas, iguais

a zero ou mesmo positivas para se conseguir o valor DC desejado de corrente. Isto pode conduzir
a valores elevados de ICMR e a uma excurso de sinais que de outro modo seriam impossveis
com baixas tenses de alimentao [10].
2.4.5.4 Inconvenientes
O valor de transcondutncia quando se usa o bulk-driven substancialmente reduzido com-

parado com um transstor usando gate-driven. Isto resulta na reduo do produto ganho largura
de banda e pior resposta em frequncia, mas com melhor linearidade e menores requisitos de
alimentao [10].
A aplicao do bulk-driven a transstores MOSFET est limitada pela tecnologia. Para um
processo com a well tipo P, apenas se pode utilizar transstores de canal N e para processo tipo N
apenas transstores de canal P [30]. Deste modo impossvel utilizar esta tcnica em configuraes
que requerem ambos modelos de transstores [10], excepto se a tecnologia permitir P-well e N-
wells isoladas.
A polarizao de transstores em bulk-driven est intimamente relacionada com a tecnolo-
gia. Ao contrrio dos transstores MOS que podem ser implementados na mesma well de modo a
melhor emparelhamento, transstores bulk-driven tm que ser dispostos em wells separadas, im-
possibilitando uma melhor combinao entre transstores. Deste modo torna-se difcil a utilizao
de algumas tcnicas de layout como a tcnica interdigitada ou o common centroid [10].
A tcnica bulk-driven est sujeita a criar transstores bipolares de juno parasitas e deste
modo existe o risco de problemas de latch-up. A forma de evitar este problema manter o valor
da tenso VBS abaixo de 0.6 V [33].
S
G B
M1 B
Figura 2.23: BD associado ao BJT parasita.
O rudo equivalente para um amplificador usando esta tcnica maior do que a de um transstor
gate-driven convencional.
2.4.6 Espelho de corrente para baixa potncia e tenso

Devido a diminuio da tenso de funcionamento em circuitos CMOS, a diminuio do com-
primento de canal o baixo ganho de tenso, que impem constrangimentos no desempenho dos
circuitos, existe a necessidade de adaptao dos espelhos de corrente.
As caractersticas desejadas em espelhos de corrente de baixa-tenso, so as seguintes:
i) - baixa resistncia de entrada equivalente em AC, rin e baixa queda de tenso DC no n

de entrada,
ii) - alta impedncia de sada para que a corrente sada seja independente da tenso,
iii) - boa resposta em frequncia altas frequncias,
iv) - razo de transferncia de correntes linear.
Os modelos seguintes tm como objectivo implementar tais caractersticas.

As configuraes cascode e regulated-cascode so viveis para o aumento da impedncia de
sada. A primeira pode ser melhorada com o aumento do nmero de nveis, com o custo do au-
mento daquilo que se chama tenso de complacncia, (compliance voltage). Esta tenso definida
como a queda de tenso mnima DC sada para a qual os transstores do espelho de corrente se
encontram no limite da saturao, mantendo ainda uma alta impedncia de sada . A configurao
regulated-cascode tem um melhor desempenho no aumento da impedncia de sada, custo de
um amplificador, pois no degrada a excurso do sinal sada. O modelo do amplificador usado
pode ser um operacional ou andares de ganho common-source [29]. Existem vrias outras im-
plementaes usando circuitos cascode que permitem determinar com maior exactido a razo de
transferncia da corrente, dependendo do emparelhamento dos transstores.
2.5 Filtros 23
Iout Iout
Vre f
Vcas Mc Mc
Vmirror Mm Vmirror Mm
Figura 2.24: Cascode convencional Figura 2.25: Regulated cascode
VDD
Vre f IREF
Iin Iout Iout
Vb M4
M2
M2 M1 M3
M1
Figura 2.26: Entrada activa Figura 2.27: Wide swing current mirror
O circuito com entrada activa pode baixar consideravelmente a impedncia de entrada, com
uso do controlo da tenso de entrada. Este circuito pode ser usado em aplicaes de alta preciso,
com algum cuidado para se garantir a estabilidade da realimentao [29].
2.5 Filtros
Existem vrias categorias de filtros entre os quais, filtros Gm C, filtros activos RC ou filtros
de condensadores comutados. Estas topologias distinguem-se entre si pela mxima margem de
calibre/ajuste, rudo de entrada e alcance dinmico [34].
Como os filtros utilizados no sistema so Gm C resumiu-se aqui o estudo a este modelo.
2.5.1 Filtros de primeira ordem
O diagrama de blocos geral para a construo de filtros de primeira ordem 2.28 permite-nos
retirar a funo de transferncia dada pela expresso:
Vo (s) k1 s + ko
H(s) = = (2.31)
Vi (s) s + o
k0
Vin (S) 1/s Vout (S)
k[ 1]S
Figura 2.28: Diagrama geral do filtro de 1a ordem
O esquemtico presente em baixo realiza a funo de primeira ordem do filtro.
2C
Vin+ Vout
GM
Vin Vout+
2C
Figura 2.29: Integrador Gm C
A funo de transferncia escreve-se com a observao do sinal sada:
Gm1Vin (s) + sCX [Vin (s) Vout (s)] sCAVout (s) Gm2Vout (s) = 0 (2.32)
Reescrevendo a expresso da funo de transferncia, obtm-se a seguinte expresso:

CX Gm1
Vout (s) sCX + Gm1 s CA +CX + CA +CX
= = (2.33)
Vin (s) s(CA +CX ) + Gm2 s+ Gm2
CA +CX
Desta expresso, retiram-se as relaes existentes entre as variveis.

K1
CX = CA (2.34)
1 K1
Gm1 = K0 (CA +CX ) (2.35)
Gm2 = 0 (CA +CX ) (2.36)
2.5.2 Filtros de segunda ordem
Na literatura, no existem muitos exemplos de arquitecturas dedicadas que realizem apenas

filtros Notch baseados em transcondutncia. O que normalmente se encontra so configuraes
que realizam em simultneo filtros passa-baixo, passa-alto, passa-banda, notch, notch passa-baixo
e notch passa-alto, dependendo da configurao das tenses em cada n [35].
2.5 Filtros 25
O esquema em baixo apresenta o diagrama de blocos geral de um filtro de segunda ordem em

tempo contnuo.
0 /Q
k0 /0 0
Vin (s) 1/s 1/s Vout (s)
k1 k2 S
Figura 2.30: Diagrama de blocos geral para filtros de segunda ordem
Partindo da funo de transferncia geral de um filtro de segunda ordem possvel determinar

o tipo de filtro que se pretende.
Vout (s) k2 s2 + k1 s + k0
H(s) = (2.37)
Vin (s) s2 + Q0 s + 02
A referncia [10] apresenta a adaptao da equao para circuitos fully-differential que poder
ser til para o caso aqui tratado, uma vez que trata-se de um filtro pseudo-diferencial. De acordo
com a referncia, a nova expresso de H(s) dada por [10]:

CX Gm5 Gm2 Gm4
Vout (s) s2 CX +CB +s CX +CB + CA (CX +CB )
H(s) = (2.38)
Vin (s) s2 + s Gm3
+ Gm1 Gm2
CX +Cb CA (CX +CB )
Relacionando as equaes 2.37 e 2.38 possivel calcular os coeficientes a partir das seguintes
expresses [10]:
CX
k2 = (2.39)
CX +CB
Gm5
k1 = (2.40)
CX +CB
Gm2 Gm4
k0 = (2.41)
CA (CX +CB )
O valor de 0 pode ser calculado por,

Gm1 Gm2
02 = (2.42)
CA (CX +CB )
e o factor de qualidade do filtro por:

Gm1 Gm2 CX +CB
Q= (2.43)
G2m3 CA
Os grficos em 2.31 apresentam a funo de transferncia para os diversos modelos de filtros

bem como a localizao dos zeros e plos.

Figura 2.31: Funes de transferncia de sistemas de 2a ordem [36]

2.6 Concluso 27
2.6 Concluso
A reviso bibliogrfica feita neste captulo tem como objectivo auxiliar o desenvolvimento
do circuito proposto. Foram analisadas vrias tcnicas que tm sido usada na implementao de
transcondutncias de baixo valor com realce para as vantagens e inconvenientes de cada uma. Em
muitas aplicaes utiliza-se a associao de mltiplas tcnicas para melhorar o circuito em termos
de desempenho geral.
Captulo 3
Estado da arte
Neste captulo apresentar-se- a descrio de algumas tcnicas aplicadas na eliminao das

interferncias em sinais EEG e ECG, focando a ateno nos pormenores mais pragmticos.
Basicamente existem dois ambientes de filtragem, a digital e analgica. O ambiente de fil-
tragem digital por sua vez est dividida em filtros FIR e IIR. No caso analgico na literatura
encontram-se modelos de filtros RC, Gm C, MOSFET C entre outros. Os modelos de amplifi-
cadores variam desde os OTA C aos amplificadores de instrumentao.
Para objecto de comparao nos captulos finais, d-se mais nfase aos filtros do tipo Gm C
de modo a se obter uma melhor aproximao dos resultados obtidos.
3.1 Trabalho relacionado
A pesquisa sobre sistemas de filtragem da componente de 50 Hz, revela que as arquitecturas

concentram-se no design de amplificadores de baixa transcondutncia com correntes muito baixas,
na ordem dos nano-amperes.
3.1.1 Filtro Notch passa-baixo para sistemas EEG
O modelo de OTA implementado em [4] foi desenhado em tecnologia de 0.35 m e opera na

regio de inverso fraca permitindo a implementao de uma transcondutncia de 3 nA/V . Este
facto por si s j possibilita o uso de uma capacidade baixa.
Este OTA tem como caracterstica de concepo de baixa transcondutncia o uso de divi-
so 2.4.3 e cancelamento de correntes 2.4.4.
Para o design do filtro Notch passa-baixo usou-se um prottipo do filtro elptico LC-ladder de
5a ordem, proporcionando uma banda de transio muito estreita, que s seria possvel num filtro
passa-baixo comum de ordem muito elevada.
Outra caracterstica do sistema a existncia da capacidade de tuning possibilitando o ajuste
do filtro para vrias frequncias ou corrigir erros de sintonizao de frequncias.
A tabela 3.1 resume os aspectos mais relevantes do filtro implementado em [4].
29
30 Estado da arte
Parmetros Valores
Atenuao na banda de rejeio (dB) 36
Atenuao na banda de passagem (dB) 0.1
Largura de banda (Hz) 37
Notch @50 Hz (dB) 66
HD3@Vin of 8 Hz e 50 mVpp (dB) 61.5
THD (%) 0.326
Alcance dinmico (dB) 57
Fonte de alimentao (V ) 1.5
Potncia consumida (W ) 11
Tabela 3.1: Sumrio dos resultados
No esquemtico da figura 3.1 apresenta-se o circuito implementado, onde se observa os tran-

sstores que implementam a diviso e cancelamento de correntes.
VDD
M1 Vb2
Vb1 M5 M2
MR1 MR2
Vin1 M6 Vin2
MC1 MB1 MA1 MA2 MB2 MC2
Vout
M3 M4
Vtune M7
Figura 3.1: OTA com transstores em inverso fraca [4]
3.1.2 Aproximao comparativa para implementao de baixa transcondutncia

Na referncia [8] faz-se um estudo comparativo e a implementao em chip de configuraes
usando algumas das tcnicas descritas no captulo da reviso bibliogrfica, nomeadamente um sis-
tema a) com Source degeneration, b) com Floating gate e c) com Bulk-driven ambos associados
com a tcnica de diviso de correntes e partindo de uma configurao base. Os circuitos foram de-
senhados e testados usando a tecnologia AMI NW Ell de 1.2 com os modelos da livraria BSIM3
disponveis pela MOSIS.
3.1 Trabalho relacionado 31
Current-division and Source-degeneration

O esquemtico usado para o primeiro circuito consiste na combinao de diviso de corren-
tes e source-degeneration.
VDD
M9 M4 M3 M11
M10 M12
M14 M15
VSS
Vin M16 Vip
Vout
VSS
MM1 M1 M2 MM2
M8 M6 M17 M18 M5 M7
Figura 3.2: SD with CD
A partir da anlise para pequenos sinais consegue-se obter o valor de gm , que dado por [8]:

gm1,2
gm = (M+1)gm1,2
(3.1)
1+ g01,4
gmMM1
M= (3.2)
gmM1

WM14 2ISS L16
g0M14 = nCox (3.3)
LM14 nCox W16
Gm e g0 so respectivamente a transcondutncia do OTA e a transcondutncia sada do

transstor MOS. O valor de transcondutncia pode ser modificada com a alterao de g0 .
Neste circuito para se manter um valor baixo de tranconductncia usado a diviso de
correntes que permite aumentar o nvel de corrente.
Floating-gate with Current-division

Neste circuito os transstores de entrada so FG de duas entradas, uma delas para pola-
rizao. A tcnica de FG possui uma atenuao natural devido a diviso de tenses nas
capacidades de entrada.
32 Estado da arte
VDD
M8 M7
VSS
M9 M10
Vb
MM1 M1 M2 MM2
FG MOSFETs
Vin Vip
M5 M3 M4 M6
Figura 3.3: FG with CD
Assim a transcondutncia neste circuito dada por [8]:

CA
Gm = gm,FG1 (3.4)
CA +CB

CA I 1
Gm = SS (3.5)
CA +CB t n(1 + 1 + i f ,M1 ) M+1
onde CA e CB correspondem respectivamente as capacidades de acoplamento entre as entra-

das A e B ao FG e gm,FG1 a transcondutncia do transstor FG, M1.
Bulk-driven with Current-division

As entradas do OTA so feitas pelo substratos dos transstores, enquanto a gate polari-
zada. A transcondutncia gmb 0.2 0.4 vezes menor do que gm , mas muito dependente do
processo.
A transcondutncia para este caso dada por [8]:

0
Gm = gm,M1 (3.6)
2 2FB + |VBS |

0 I 1
Gm = SS (3.7)
2 2FB + |VBS | t n(1 + 1 + i f ,M1 ) M+1
onde 0 corresponde ao parmetro de efeito de corpo, (tpicamente 0.7 V 1/2 ), FB o poten-

cial de Fermi no substrato (tpicamente 0.35 V ) e gm,M1 a transcondutncia da gate.
3.1 Trabalho relacionado 33
VDD
M8 M7
VSS
M9 M10
MM1 M1 M2 MM2 Vg
Vin BD Transistors Vip
M5 M3 M4 M6
Figura 3.4: BD com CD
Parmetro OTA de Referncia SD +CD FG +CD BD +CD

GM0 (nA/V ) 11.6 11.55 11.51 11.24
Linearidade @1 % HD3 1 Hz (mVpp ) 162 240 330 900
Rudo de entrada (Vrms ) 12.04 17.29 26.03 70.3
Relao sinal-rudo SNR (dB) 73.5 73.9 73.0 73.1
Max. VCM entrada (V ) 0.18 0.2 1.5 1.6
Corrente de polarizao (nA) 2 100 200 500
Fonte de alimentao (V ) 1.35 1.35 1.35 1.35
Potncia consumida (W ) 0.0162 1.35 1.62 4.05
rea total (mm2 ) 1.44 0.21 4.65 0.22
3.1.3 Fully-differential (FD) OTA com tuning
Um dos trabalhos mais recentes com a data de Fevereiro de 2009, trata-se da implementao
de um filtro Gm C para a deteco da actividade do corao [1]. O filtro no tem como objectivo
suprimir a interferncia de 50 Hz, mas sim para reduzir a influncia do coeficiente de sensibilidade
e manter o sinal sem distoro. Para tal desenvolvido um filtro passa-baixo de 5a ordem do tipo
ladder. O OTA projectado para operao na regio subthreshold para se conseguir uma tenso
de alimentao de 1 V .
Para a linearizao do OTA e tornar a operacionalidade a baixas tenses as tcnicas usadas
foram a conjugao de current-division e current-cancellation e um transistor a funcionam como
source-degeneration.
34 Estado da arte
VDD
M1 M5 M2
Vbp
MR MR
vin+ MC vin
M1 M1 MN MN M1
MM
io io
vcm vcm+
Vf b
MBN
MBN
Vtune MCN
Figura 3.5: FD OTA com V tune
Parmetro Valor medido Parmetro Valor medido

VDD 1V Potncia 453 nW
Ordem do filtro 5 Ganho DC - 10.5 dB
Frequncia de corte 240 Hz HD3 -48.9 dB
Sinal sada -48.9 dBm Rudo -68 dB
Tabela 3.4: Caractersticas do filtro implementado em [1]
3.1.4 Pseudo-differential (PD) OTA com entrada de sinal pelo substrato

O OTA implementado neste artigo [2] serve como base de implementao do filtro da tese.
Este foi desenvolvido na tecnologia de 0.18 m com tenso de operao de 1.8 V , com os transs-
tores de entrada na regio do trodo. Sendo a topologia pseudo-diferencial, o circuito emprega o
uso de CMFF e CMFB para controlo da estabilidade de modo comum.
A tcnica usada para a reduo de transcondutncia passa pela utilizao de transstores com
entrada pelo substrato (bulk-driven) 2.4.5, permitindo baixa distoro e maior intervalo de lineari-
dade, que implica maior frequncia de tuning [2]. A tenso de referncia que controla o intervalo
de tuning varia entre 1.2 V Vre f 1.58 V , fazendo a transcondutncia variar de 8 a 131 A/V .
Com este circuito foi construdo um filtro elptico passa-baixo de terceira ordem implementado
para altas frequncias.
A tabela ?? resume as caractersticas apresentadas pela referncia [2].
3.2 Filter-and-Hold (F&H) 35
VDD

VDD
VDD
Vb1
Vb1 M18 VG M20 M9 M11 Vb1

VCMFB
M13 M14 M1 M2
Vin
Vtune Vtune
Vin+ M19 VtuneM21 M10 M12 Vin+
M15 M3 M4
Iout+ CMFB Iout

Vb2 Vout+ Vout
M16 M6
M5
M7
M17 M8
CMFF
Figura 3.6: LV high linear body-driven OTA
Parmetro Valor medido Parmetro Valor medido

Frequncia de corte 1.05 MHz V Tuning 462 KHz - 2.61 MHz
Variao de Vcm 7 mV Max. excurso de sinal 0.8 V pp
THD 45 dB @800 mV pp Alcance dinmico 45 dB V
rea 0.159 mm2 dB Potncia consumida 4.07 mW
Tabela 3.5: Caractersticas do filtro implementado em [2]
A escolha deste OTA para a implementao do filtro proposto deve-se ao design propcio
para sistemas low-power, a questo da linearidade o que permitir um maior intervalo de tuning,
robustez do circuito de modo-comum, a estrutura pseudo-diferencial entre outras qualidades que
este modelo oferece.
3.2 Filter-and-Hold (F&H)
3.2.1 Definio
Filter-and-Hold uma tcnica em tempo continuo que usa integrao por comutao para
obter simular constantes de tempo elevadas em reduzida rea de circuito e se necessrio com
baixa potncia [37].
Esta tcnica permite integrar capacidades em micro-circuitos em vez de se utilizar chips V LSI
36 Estado da arte
com componentes discretos externos, revelando-se til em circuitos destinados a aplicaes bio-
mdicas. A tcnica aplicvel tanto a filtros activos como passivos.
O princpio de funcionamento baseado na obteno de tempo atravs de um factor multipli-
cativo que produz uma extenso das constantes de tempo. O que se observa na prtica idntica a
multiplicao de capacidades isto porque em filtros activos as constantes de tempo aparecem asso-
ciadas as capacidades do circuito. A multiplicao conseguida atravs da reteno temporria e
controlada da tenso do condensador ou interrupo no processo de integrao por um perodo de
carga/descarga. Filtros do tipo Gm C em V LSI em tempo contnuo possuem frequncias de corte
muito baixas na ordem de dezenas de kHz, claramente insuficientes para aplicaes que requerem
gama de frequncias de ordem de dezenas a centenas de Hz, tornando esta tcnica propcia a estas
aplicaes [37].
A ideia base consiste em permitir que a capacidade integre a corrente durante segundos e
reter em T segundos. O processo repetido a cada T segundos. A constante de tempo
ento multiplicada pelo duty-cycle (k) definido pela razo entre o e o perodo de amostragem
T . A grande vantagem que isso vem proporcionar a realizao de constantes de tempo elevadas
sem a diminuio da frequncia de amostragem ou recorrer a capacidades elevadas, permitindo a
integrao dos componentes.
3.2.2 Princpio de Funcionamento
Para ilustrar a ideia do princpio de funcionamento, da-se aqui o exemplo com um filtro passa-
alto de primeira ordem. O resultado da simulao pode ser visto no captulo 4.
2 2 T
Vi (t) C Vo (nT )
Vo (t)
S/H S/H
Vi (nT )
1
1
2
R (n 1)T nT (n + 1)T
(n 1/2)T (n + 1/2)T
Figura 3.7: Filtro RC passa-baixo 1a ordem Figura 3.8: Sinais de relgio 1 e 2
Partindo do esquemtico em cima possvel determinar a funo de transferncia [37].

1
1 = 1 t = n T (3.8)
2
Vi = [(n 1) T ] (3.9)
V0 = Vi +VC (3.10)

V0 (nT ) = (V0 [(n 1) T ] + { Vi [(n 2) T ] Vi [(n 2) T ] }) e RC (3.11)
V0 (z) 1 z1 1
= z e RC (3.12)
Vi (z)
1 e RC z1
V0 (z) 1 z1 1 kT
k= = = z e RC (3.13)
T Vi (z) kT
1 e RC z1
3.2.3 Implementao sistemas de ordem N
A generalidade da aplicao do filter-and-hold para sistemas de ordem N foi demonstrada

matematicamente em [37]. Partindo do mesmo princpio de funcionamento e com a equao da
carga de um condensador:
= dv(t) 1
V (t) = i(t), (3.14)
dt C
em que C e i(t) representam respectivamente a capacidade do condensador e a corrente. Se o
representa a derivada do vector
nico elemento dinmico no sistema fsico for a capacidade, x(t)
tenso enquanto os elementos da parte direita da equao 3.16 representa o fluxo de corrente s
capacidades.
Aplicou-se o procedimento equao de espao de estados, em que A representa a matriz de
feedback, B a matriz de entrada que escalada pelo factor k que faz variar o valor da capacidade
por um factor de 1/k, (k < 1). Em termos fsicos a corrente na capacidade k vezes menor [37].
z : n ; o : n (3.15)
= k A z(t) + k B us (t); o(t) = C z(t) + D us (t)

z(t) (3.16)
O resultado a representao genrica em tempo discreto definida como:

1
Y (z) 1 AkT 1 AkT 1
= C I z e z e I A B+D (3.17)
U(z)

k= (3.18)
T
A demonstrao matemtica com que se chegou a estes resultados prova que o filter-and-hold
em tempo discreto aplicvel a filtros de qualquer ordem [37].
3.2.4 Vantagens
Permite integrao com circuitos V LSI, proporcionando uma vantagem competitiva para
sistemas que no podem ser actualmente integrados.
38 Estado da arte
Consome muito baixa potncia comparado com os actuais modelos, oferecendo economias
de custo significativas.
Oferece grande eficincia em rea, resultando numa combinao sem precedentes de alto
desempenho e compacidade.
Proporciona maiores constantes de tempo do que a tecnologia actual, preservando a conven-

cional abordagem de circuitos RC.
3.3 Concluso
Neste captulo foram apresentadas algumas arquitecturas de filtros Notch passa-baixo, com
realce na descrio da caracterstica usada para implementao da baixa trancondutncia requerida
na aplicao de filtros para sinais biomdicos. Apresentou-se tambm o conceito filter-and-hold
(F&H) como mtodo de reduo de capacidades num circuito pela multiplicao de um factor k
inversamente proporcional ao duty-cycle do relgio de referncia.
Captulo 4
Implementao da soluo proposta
Introduo
Neste captulo procura-se detalhar as opes consideradas ao longo do processo de dimensi-

onamento dos componentes integrantes do filtro Notch, nomeadamente o OTA, o amplificador de
regulao, os circuitos de controlo da estabilidade em modo comum e a integrao destes com o
filtro. Apresenta-se tambm as diferentes simulaes efectuadas para a determinao das caracte-
rsticas desejadas do circuito.
Apresenta-se aqui o diagrama geral do sistema proposto.
Gm1 F/H Gm2 F/H Gm3
Input S/H Gm4 S/H Output

C
Figura 4.1: Diagrama proposto para realizao do filtro Notch
4.1 Projecto do Amplificador Operacional de transcondutncia
Uma das principais caractersticas desejadas na implementao do OTA proposto a reduo

do valor de transcondutncia de modo a tornar possvel a implementao de um filtro de muito
39
40 Implementao da soluo proposta
baixa frequncia com capacidades possveis de se integrar. O OTA escolhido possui duas carac-
tersticas descritas no captulo da bibliografia, nomeadamente a aplicao da topologia pseudo-
diferencial e o uso da tcnica bulk-driven. Deste modo, a configurao escolhida permitir conse-
guir uma grande linearidade atravs do ajuste ou sintonizao da tenso de referncia Vtune forne-
cida pelas entradas dos amplificadores embutidos no OTA.
4.1.1 Descrio do circuito
O circuito da figura 4.2 apresenta a configurao do OTA implementado. Este circuito

baseado na implementao descrita em [2] e o esquemtico pode ser visto na figura 3.6, com
,
algumas alteraes, uma vez que o circuito inicial possua duas tenses de alimentao VDD e VDD
o que faria com que existissem duas pads para tenses de alimentao. Outra alterao prende-se
com o modelo do amplificador de regulao (tuning).
VDD
Vb1 Vb1
M15 M16 Vba M1 M2
Vba M22 Vb2 M24 M11 M13 Vba

VCMFB
M17 M18 M3 M4
Vin
Vtune Vtune
Vin+ M23 Vtune M25 M12 M14 Vin+
M19 M5 M6
Iout+ CMFB Iout-

Vb3
M7
M20 M8
M9
M21 M10
CMFF
Figura 4.2: Arquitectura do OTA proposto
Assim, foram acrescentados os transstores M1 e M2 , que em conjunto com M3 e M4 funcio-

nam na regio do trodo, criando a tenso intermdia Vm , de aproximadamente 2.3V , de modo a
manter uma margem de 0.5V para a tenso VSB . Os transstores M1 M10 em conjunto com os
amplificadores do circuito constituem o ncleo deste OTA diferencial.
Neste circuito, a transcondutncia gerida pelo controlo da tenso VSD nos transstores M3 e
M4 que criam um ciclo de realimentao negativa com os amplificadores operacionais ligados
gate dos transstores M5 e M6 . Para alm de criar a capacidade de calibre da transcondutncia, esta
4.1 Projecto do Amplificador Operacional de transcondutncia 41
realimentao aumenta a impedncia de sada, impulsionando o ganho DC sada.
A necessidade do uso do circuito CMFF foi retratada no captulo da reviso bibliogrfica 2.2.3
e aqui usado no ajuste da polarizao do OTA. O circuito que o representa encontra-se a tra-
cejado no esquemtico principal 4.2. Quando aplicada uma tenso s entradas diferenciais do
circuito CMFF, a corrente induzida pela tenso de modo comum VCM cancelada sada do OTA.
A utilizao de circuitos level-shifters so necessrios para elevar o valor de tenso de modo-

comum nas entradas para o valor necessrio no substrato dos transstors.
No OTA proposto, os circuitos level-shifters amplificam as tenses de Vin+ = Vin = 1.65V
para os 2.8V entrada do substrato dos transstores M3 e M4 .
VDD
3V3
Vba M11 0.5V

Bulk 2.8V
1.65V Vin M12
Figura 4.3: Circuito level-shift
Sempre que se faz um ajuste do valor da transcondutncia, necessrio ajustar da tenso de

polarizao Vbias do circuito CMFB de modo a manter a sada em 1.65V . Internamente existem no
circuito tenses de polarizao que proporcionam os ajustes necessrios ao funcionamento eficaz
do OTA.
Transstor W/L m/m Operao Transstor W/L m/m Operao

M1 , M2 2.4/1.4 Trodo M3 , M4 3.2/1.4 Trodo
M5 , M6 , M19 49.5/1.4 Sat. M7 , M8 , M20 18.3/1.4 Sat.
M9 , M10 , M21 164.6/1.4 Sat. M15 , M16 1.2/1.4 Trodo
M17 , M18 1.6/1.4 Trodo M11 , 13, M22 , 24 2.4/1.4 Sat.
M12 , 14, M25 , 26 2.4/1.4 Sat.
Tabela 4.1: Dimenses do OTA
4.1.2 Estabilidade em modo-comum

4.1.2.1 CMFF
O OTA em si no suprime sinais de modo-comum. O ganho igual tanto em modo diferencial

como em modo-comum. De modo a eliminar os sinais de modo-comum, necessrio o uso do
circuito CMFF que vem suprimir estes sinais e ajustar a polarizao do circuito. Os transstores do
circuito CMFF possuem o mesmo tamanho que o ncleo do OTA, excepto os transstores M15 -M18
que tm metade dos tamanhos dos transstores simtricos correspondentes.
O circuito de deteco do common-mode feedforward encontra-se integrado no prprio am-
plificador, como representado na figura 4.2 a tracejado, e o fluxo de sinais pode ser observado na
figura abaixo [13].
Vref CM Detector
Vcorrection
Detector
Figura 4.4: Controlo da componente de modo-comum
4.1.2.2 Arquitectura do CMFB
Configuraes do tipo fully-differential necessitam de CMFB para estabilizar o sinal de modo

comum a sada. Em aplicaes de baixa-tenso importante que o circuito do CMFB maximize a
razo sinal-rudo de modo a que a excurso do sinal sada no seja atenuada [13].
A topologia escolhida 4.2 possui quatros dos oito transstores a operarem na regio do trodo
(M26 M29 ).
4.1.2.3 Princpio de funcionamento
A topologia escolhida para circuito CMFB possui quatro transstores que operam na regio do
trodo (M26 M29 ). No circuito, os transstores M28 e M29 so sensveis em relao a tenso de
modo comum sada. Qualquer variao que acontea sada reflectida no n Vx .
Vx corresponde a tenso de gate dos transstores M30 e M31 . O transstor M31 , (que dege-
nerado pelos transstores M26 e M27 , e controlado por M32 ), amplifica a tenso Vx que produz
VCMFB .
VCMFB , alimentada pela gate de M3 , M4 convertida em corrente e o reajuste da sada de modo
comum efectuado para o valor de referncia.
A figura 4.6 , simplificada para a anlise de uma das sadas, ajuda a compreender o fun-
cionamento do circuito CMFB. Nesta figura, Gcm = gmb1 refere-se a transcondutncia do OTA,
Gcm = gmb1 a transcondutncia do bloco CMFF e Zout a impedncia de sada do OTA.
Observando a figura, o ganho em modo-comum pode ser calculado por [2]:
VDD
M33 M32 Vbias
Vcm f b
M31 M30
VX
Vre f M26 M27 Vre f Vout+ M28 M29 Vout
Gnd
Figura 4.5: Esquemtico do bloco CMFB
VCMFB
Gm1 ACMFB
Vincm (S) Gcm Zout Voutcm (S)

Ierror
Gcm
Figura 4.6: Diagrama do fluxo do CMFB [2]

GCM + GCM
ACM = Zout , (4.1)
1 + ACML,DC
onde,
ACML,DC = Zout gm1 ACMFB , (4.2)

VGS32 |VT 32 | VDS28
ACMFB = VT 28 (4.3)
VGS30 |VT 30 | +VDS26 VGS28
Como o segundo termo da equao inferior a 1 devido aos transstores na regio do trodo, o
ganho pode ser melhorado pela minimizao da tenso de saturao de M30 .
Com o ganho diferencial para uma sada igual a ADM = gmb1 Zout /2, o coeficiente de rejeio
de modo comum CMRR calculado pela expresso [2]:
ADM gmb1 A
CMRR = CML,DC (4.4)
ACM gmb1 + gmb1 2
Tendo em conta que a topologia do CMFF cancela o sinal de modo-comum entrada em

condies ideais, ou seja quando GCM = GCM , conseguido um alto valor de CMRR, fazendo
com que o valor de ACML,DC no seja preocupante. Isto torna-se numa vantagem bvia em relao
a outros circuitos que necessitam de ganhos elevados para impedir a propagao de sinais de
modo-comum.
Alm disso, salienta-se que, tirando partido do quarto terminal no utilizado (gate) dos tran-
sstores Bulk-driven, o bloco do CMFB facilmente includo no OTA proposto, sem a adio de
dispositivos extras [2]. Portanto, o consumo de energia, bem como o tamanho do chip reduzido.
Comparativamente com o modelo gate-driven referido em [2], onde existe a necessidade do uso
de um OTA extra para a implementao do bloco CMFB.
A figura seguinte representa a anlise para pequenos sinais do circuito CMFB, para se avaliar
a resposta de frequncia.GCMFB refere-se a transcondutncia do bloco CMFB, g1 e C1 so equi-
valentes a transcondutncia e capacidades parasitas no n de sada do bloco CMFB, ou seja, o n
VCMFB no esquemtico.
gm1 /(1 + s/pcm )

VCMO
Vic gout Cout C1 g1
gmb1 Vic gm1 VCMFB VCMFB

gCMFBVCMO
Figura 4.7: Modelo para pequenos sinais do bloco CMFB [2]
pCM refere-se ao plo associado ao circuito cascode do espelho de corrente no bloco do CMFF.
Partindo das expresses [2],

gCMFB gm1
ACML (s) = + sC1 + sCout , (4.5)
g1 gout

gm30 gm28
gCMFB = (2gDS26 ) , (4.6)
1 + gm30 gDS28
g3 = gm32 , gup = 1/rup (4.7)
C1 2CGS3 +CGS32 , (4.8)
gout = 1/rout = gup + gdown (4.9)

a funo de transferncia expressa ento por:
gmb3 +gmb3
s+1
VCMO pCM 1
= (4.10)
Vic gout + sCout 1 + ACML (s)
Nesta expresso gdown a transcondutncia vista do dreno de M7 ou seja Gdown = GDS7 GDS9 /gm7 .
Os plos em malha fechada so complexos e a frequncia central 0 e o factor de qualidade
Q, so dados por [2]:

gCMFB gm3
0 (4.11)
C1Cout

ACML,DC p1 p2
Q= , (4.12)
(p1 + p2 )
onde p1 = gout /Cout o plo dominante e p2 = g3 /C3 , o plo no-dominante.
Transstor Razo W/L Regio de operao

M26 , M27 , M28 , M29 1.55m/1.4m Trodo
M30 , M31 35m/1.4m Saturao
M32 , M33 1.55m/1.4m Saturao
Tabela 4.2: Dimenses do CMFB
4.1.3 Espelho de corrente
O modelo de espelho de corrente integrado no OTA apropriado para aplicaes de baixa

tenso e consiste numa derivao do espelho de corrente de topologia cascode, com a sada ligada
a entrada, cujo objectivo o de reduzir a impedncia de entrada e aumentar a impedncia de sada,
mantendo a tenso de operao [38, 29].
A figura 4.8 apresenta o modelo do espelho de corrente.
VDD
IREF
Iout
Vb M4
M2
M1 M3
Figura 4.8: Wide swing current mirror

Neste circuito, VGS2 = VGS4 e se Vb = VGS2 + (VGS1 VT H1 ) = VGS4 + (VGS3 VT H3 ), e assim o

cascode formado por M3 - M4 consome o mnimo enquanto M1 e M3 mantm igual valor para as
tenses VDS , permitindo uma cpia exacta de IREF . O transstor M2 dimensionado de modo a que
a tenso de overdrive mantm-se inferior a VT H .
A tenso Vb escolhida de modo a que os transstores M1 e M2 funcionem na saturao. A
condio de saturao para os transstores M2 e M1 so dada respectivamente por [38],
Vb VT H2 VGS1 (4.13)
VGS1 VT H1 Vb VGS2 (4.14)
resultando a juno das duas, na seguinte expresso:
VGS2 + (VGS1 VT H1 ) Vb VGS1 VT H2 (4.15)
VDD
I1
M7
Vb
M1
M6
M2
M5
Figura 4.9: Gerao de Vb
Para um consumo mnimo, VA = VGS1 VT H1 e consequentemente Vb tem que ser igual ou

ligeiramente maior do que VGS2 + (VGS1 VT H1 ).
Na figura 4.1.3, o dodo formado pelo transstor M7 tem uma razo W /L elevada de modo que
VGS7 VT H7 , isto VGS6 VGS6 VT H e consequentemente Vb = VGS5 +VGS6 VT H7 .
4.1.4 Sinal de entrada e intervalos de tuning
Considerando a tenso de entrada diferencial igual a VCM Vin /2, o mximo intervalo de
tuning expresso por [2]:

1
VSD,max,bulk = V m Vb2 (|VT 0 | + 2 |F | Vm VCM Vsh Vin 2 |F |) (4.16)
2
Nesta expresso a tenso Vm refere-se a tenso intermdia entre os transstores M1 e M3 , Vsh a

tenso do circuito level-shift e F o potencial de Fermi.
Enquanto no caso do OTA gate-driven em que existe a limitao de tuning, devido a relao
entre VSDmax,gate e Vin ser maior, conforme se verifica quando se faz uma anlise s duas expres-
ses, o circuito para bulk-driven permite-nos uma maior margem de tuning e menos limitada pela
variao da tenso de entrada, Vin [2].
1
VSD,max,gate = VDD VCM Vin |VT | (4.17)
2
Os grficos da anlise AC da figura 4.11, apresentam o intervalo de ajuste (mximo e mnimo)
permitido pelo circuito, ou seja, intervalos em que os transstores constituintes do sistema ainda
se encontram na regio definida de funcionamento.
4.1.5 Transcondutncia e impedncia de sada
Pela aproximao a um sistema de primeira ordem efectuada em [2], o comportamento de um

MOSFET canal p na regio do trodo e descrito pela equao:
W n
ISD = Cox VSG |VT 0 | 2|F | VSB + 2|F | VSD VSD , (4.18)
L 2
em que F representa o potencial de Fermi cujo valor tpico de 0.35V , VT 0 a tenso de
threshold quando a tenso de polarizao zero, e n o factor de declive.
Para os transstores bulk-driven M3 e M4 , a tenso entre a fonte e o substrato dada por:
Vin
VSB = Vm (Vsh +VCM ), (4.19)
2
em que Vm representa a tenso mdia entre os transstores M1 e M3 e Vsh refere-se a tenso no
circuito level-shift.
Baseando-se no facto de que Vin /2 2|F | Vm + (Vsh + VCM Vin /2), a expanso da srie
de Taylor dada pela expresso em 4.18 pode ser simplificada para [2]:

W Vin n
ISD = Cox V0 K VSD VSD , (4.20)
L 2 2
e V0 refere-se a tenso de saturao expressa por:

V0 = VSG |VT0 | 2|F | VSB0 + 2|F | (4.21)
onde VSB0 = Vm (Vsh +VCM) denota a tenso entre a fonte e o substrato de M3 e M4 em DC.

O factor K definido como K = /2 2|F | VSB0 .
Se a corrente de modo comum for dada por ICM = CoxW /L(V0 (n/2)VSD )VSD , as correntes
sada so obtidas por:
W Vin
Iout+ = Iout = I1,2 ICM = Cox KVSD (4.22)
L 2
Como se verifica na equao 4.22, as correntes sada esto relacionadas linearmente com
a tenso de entrada, obtendo-se assim a transcondutncia em 4.23 que depende linearmente da
tenso de VSD .
W
gm = Cox KVSD3 ,4 (4.23)
L
Considerando A como o ganho DC do amplificador de ajuste, a impedncia vista do dreno de
M5,6 e expressa aproximadamente por [2]:
gm5
rup = A (4.24)
gDS3 gDS5
4.1.6 Amplificador de tuning
Os amplificadores includos na arquitectura do OTA tm como objectivo melhorar o ganho DC

e aumentar a impedncia de sada do circuito. Este tcnica permite o aumento da impedncia de
sada sem o recurso a mais circuitos cascode [23].
A ideia bsica consiste em usar um amplificador com realimentao negativa de modo a forar
as fontes dos transstores M5 e M6 (dreno de M3 e M4 ) a ter a mesma tenso de polarizao VREF
na entrada do amplificador de realimentao.
Como resultado, a tenso VDS do transstor M3 e M4 menos afectada pela variao da tenso
de sada Vout , desde que a realimentao negativa do amplificador regule a tenso e mantenha
estvel VDS3,4 .
Sem o uso destes amplificadores, o ganho DC do circuito seria dado por:
gmb1
ADC = . (4.25)
gout
Como gmb1 relativamente menor que gm a utilizao destes amplificadores desejada e assim
aumentar o ganho DC.
Das topologias propostas em [2], a escolha recai sobre a topologia folded-cascode em detri-
mento da configurao telescpica, devido ao rudo extra adicionado pelos circuitos level-shifters
presentes para a polarizao dos transstores tipo p.
A tabela 4.3 apresenta o dimensionamento dos transstores do amplificador.
4.1.7 Resposta em frequncia
O grfico da figura 4.11 apresenta a anlise AC do OTA para uma capacidade de 100 pF. O
sinal de entrada sinusoidal de frequncia 50 Hz e amplitude 200 mV . Verifica-se tambm a ca-
racterstica de ajuste da transcondutncia, consoante a variao da tenso Vref, de 2 a 2.8 V.
VDD
MA7
MA5 MA4 MA8
Vba1
MA6 MA9
MA2
Vin MA1 Vin+
Vout
Vba2 MA3
MA10 MA11
Vba3
MA12 MA13
Figura 4.10: Esquemtico do amplificador de tuning
Transstor Razo W/L Regio de operao

MA1 , MA2 1.25m/1.4m Saturao
MA3 2.5m/2.8m Saturao
MA4 , MA5 , MA7 , MA8 5m/1.4m Saturao
MA6 , MA9 7.5m/1.4m Saturao
MA10 , MA11 , MA12 , MA13 5m/1.4m Saturao
Tabela 4.3: Dimensionamento do amplificador
AC Analysis for 2V 2.8V

0
2 2.8 V
4 2V
Magnitude (dB)
10
12
14
16
0 1 2 3 4
10 10 10 10 10
Frequency (Hz)
Figura 4.11: Resposta em frequncia com Vref = 2 e 2.8V
Para este intervalo, os grficos da anlise transitria das sadas diferenciais do OTA so os
seguintes 4.12.
A figura 4.13 apresenta a resposta em frequncia (magnitude e fase) para uma capacidade de
100 pF e variao da tenso Vre f entre 2 e 2.6 V .
Transient Analysis for 2V 2.8V
0.4
2.53 V
0.3 2V
2.8 V
0.2
0.1
Voltage (V)
0.1
0.2
0.3
0.4
0 5 10 15 20 25 30
Time (ms)
Figura 4.12: Resposta transitria com Vref = 2 e 2.8V
Magnitude and phase analysis
20
2.6V
2.6V
2V
40 2V
Phase (deg)
60
80
100
120
0 1 2 3 4 5 6 7
10 10 10 10 10 10 10 10
Frequency (Hz)
Figura 4.13: Variao da fase e magnitude com Vre f entre 2 e 2.6 V

4.2 Filtro Notch Passa-baixo de 2a ordem 51
4.2 Filtro Notch Passa-baixo de 2a ordem
4.2.1 Caractersticas
Com a implementao do OTA de baixa transcondutncia, cabe agora determinar a topologia

para implementao do filtro Notch.
A caracterstica do filtro passa pela determinao da frequncia do Notch nos 50 Hz. Nos
passos seguintes determinam-se os passos necessrios para esta implementao.
4.2.2 Determinao das caractersticas do circuito
A expresso geral da funo de transferncia de um filtro Notch de segunda ordem permite-nos

determinar o diagrama de blocos e consequentemente determinar o modelo de circuito.
A funo de transferncia seguinte 4.26 expressa a relao entrada-sada de um filtro Notch
passa-baixo de segunda ordem [39].
s2 + 2
HLPnotch (s) = n , n > 0 (4.26)
s2 + Q0 s + 02
2 2
s + n2 Vin 1 + ws2n
(4.27)
s2 + Q0 s + 02 1 + Q0 1s + 02 s12
Consequentemente o diagrama de blocos que realiza esta funo traduz-se no seguinte:
02 0 /Q
Vin (S) Vout (S)
1/s 1/s
n2
Figura 4.14: Diagrama de blocos resultante da FT do filtro Notch passa-baixo de 2a ordem
A funo de transferncia para a implementao do filtro proposto resume-se em [10]:
Vo (s) s2 + GCm2ACGXm4
H(s) = (4.28)
Vi (s) s2 + GCm3
X
s + GCm1ACGXm2
Para o clculo das transcondutncias, so necessrias as seguintes equaes [10]:
Gm1 = 0CA (4.29)

Gm2 = 0CX (4.30)
0 (CA +CX )
Gm3 = (4.31)
Q
k0CA
Gm4 = (4.32)
0
Pelas equaes 4.29 e 4.30, igualando as duas transcondutncias, obtm-se CA = CX . Partindo

dos valores predeterminados pelo OTA e fazendo Gm1 = Gm2 = 1.1A/V e 0 = 2 ft , e ft =
40Hz, calculam-se os valores para as capacidades:
Gm1 Gm2 1.1A/V

CA = CX = = = = 4.376nF (4.33)
0 0 2 40rad/s

Com o valor de Q = 1/ 2 = 0.7071 obtido pela aproximao de butterworth a um sistema de
segunda ordem, calcula-se o valor de Gm3 .
0CX
Gm3 = = 1.55A/V (4.34)
Q
O valor de n , que corresponde a frequncia do Zero na funo de transferncia obviamente

2 50rad/s, frequncia que se pretende suprimir no filtro Notch. A partir da equao,
Gm2 Gm4
n2 = (4.35)
CACX
calcula-se o valor de Gm4 , dado por:
n2CACX
Gm4 = = 1.71A/V (4.36)
Gm2
Com os clculos efectuados, constri-se a tabela 4.4.
O circuito apresentado na figura 4.15 ilustra a disposio de cada transcondutncia e as in-

terligaes entre estes. Apesar dos valores diferentes de trancondutncia, as tenses de entrada e
sada em cada em cada bloco Gm so mantidas a 1.65V , pelo ajuste da tenso Vbias no circuito do
CMFB. Isto significa que sempre que se faz um ajuste do valor da transcondutncia, necessrio
4.2 Filtro Notch Passa-baixo de 2a ordem 53
Parmetro Valor Parmetro Valor

0 251.33rad/s CA 4.376nF
n 314.16rad/s CX 4.376nF
Gm1 1.114A/V Gm3 1.575A/V
Gm2 1.114A/V Gm4 1.733A/V
Tabela 4.4: Parmetros calculados para implementao do filtro
fazer um ajuste da tenso de polarizao Vbias do circuito CMFB de modo a tornar centralizar a
sada em 1.65V .
&' &'
!-.% !"#$
()* (), ()& ()+
!-. !"#$%
&' &'
Figura 4.15: Arquitectura do Filtro Notch proposto
Uma vez determinado os valores para as diferentes transcondutncias, apresenta-se a resposta

AC dos blocos gm1 , gm2 , gm3 e gm4 .
AC Analysis
2 gm1,2
gm3
gm4
Magnitude (dB)
10
12
0 1 2 3 4
10 10 10 10 10
Frequency (Hz)
Figura 4.16: Anlise AC dos blocos gm1 , gm2 , gm3 e gm4 .

4.2.3 Ganho do filtro

Atravs da funo de transferncia do filtro possvel calcular o ganho. Uma vantagem que
este filtro proporciona a existncia do ganho, o que poder diminuir a exigncia de ganho no
amplificador antes do filtro, como mostra o esquema geral de aquisio de sinais na figura 1.1.
V0 (s) s2 + 2
H(s) = = n (4.37)
Vi (s) s2 + Q0 s + 02
Fazendo s 0, obtm-se o ganho,
V0 (s) 2
Av = (s 0) = n2 , n > 0 (4.38)
Vi (s) 0
4.3 Filter-and-Hold (F&H)
Esta seco tem como objectivo apresentar a implementao do F&H no sistema global. Para
tal, comea-se com a implementao a um filtro de primeira ordem e seguidamente a aplicao
para o caso especfico do filtro Notch.
4.3.1 F&H aplicado a circuito de 1a Ordem
As figuras 4.18 e 4.19, representam respectivamente um filtro passa-baixo de primeira ordem

e o correspondente sistema com a aplicao do F&H.
Out 1 Out 2
3v3
F&H
In 1 In 2
0
3v3
S&H
Vcm Vcm 0
Figura 4.17: Circuito de implementao do switch e fases do sinal de relgio
Para que o circuito no fique em aberto quando o switch do F&H est desligado, colocou-se
um outro switch, em srie com uma fonte de tenso igual a tenso de sada do circuito, que desvia
a corrente a massa.
C Vout-
C fase 1
Vin+ Vout-
Vin+
GM1 GM2 GM1 GM2
Vin-
Vin- Vout+
C fase 1
C Vout+
CMFB
Figura 4.18: Filtro passa-baixo fully-differential Figura 4.19: Filtro passa-baixo com F&H
Para o teste do F&H utilizou-se a configurao da figura 4.19. Este circuito foi testado usando
o F&H com duty-cycle de 50% (i.e. k = 0.5) e como sinais de entrada, primeiramente uma onda
sinusoidal de perodo 50 Hz e posteriormente uma com 200 Hz de entrada.
O valor da capacidade no circuito F&H de 50 pF, correspondente a metade do caso contnuo.

O resultado da anlise transitria pode ser visto no grfico em 4.20.
Transient Analysis
1.85
1.8
1.75
1.7
Voltage (V)
1.65
1.6
1.55
1.5
1.45
40 45 50 55 60 65 70
Time (ms)
Figura 4.20: Resposta transiente para k = 0.5 e fin = 50 Hz
A figura 4.21 apresenta o zoom da figura anterior.
Transient Analysis
1.7
1.68
Voltage (V)
1.66
1.64
1.62
1.6
40 45 50 55 60 65 70
Time (ms)
Figura 4.21: Zoom do grfico anterior
Analisando o grfico de ambos os circuitos 4.23, nota-se uma ligeira diferena na anlise
peridica AC quando se observam os grficos do caso contnuo e o outro com F&H.
4.4 Integrao do F&H com o filtro Notch passa-baixo de 2a ordem 57
Transient Analysis
1.9
Voltage (V) 1.8
1.7
1.6
1.5
1.4
30 31 32 33 34 35 36 37 38 39 40
Time (ms)
Figura 4.22: Resposta transiente para k = 0.5 e fin = 200 Hz
Periodic AC analysis
2
Magnitude (dB)
3
Continuous time
with F&H
4
7
0 1 2 3
10 10 10 10
Frequency (Hz)
Figura 4.23: Periodic AC analysis para os casos contnuo e com F&H
4.4 Integrao do F&H com o filtro Notch passa-baixo de 2a ordem
A integrao com o F&H feita com a introduo de switches antes das capacidades no cir-
cuito. s entradas e sadas do filtro, acrescentaram-se circuitos sample-and-hold que constituem
basicamente o fundamento do critrio de Nyquist, no qual qualquer sistema com amostragem di-
gital, o sinal de entrada deve passar por um filtro anti-aliasing antes de ser amostrado, o mesmo
acontecendo com a sada [40].
A configurao da figura 4.24 serve de base para as simulaes descritas nas prximas seces.
&' &'
!"#$%& !"#$%&
+,-/ +567
012 (). ()* 312 ()& 312 ()4 012
+,- +567/
!"#$%& !"#$%&
&' &'
Figura 4.24: Filtro Notch passa-baixo de 2a ordem com F&H
Para o conjunto de simulaes efectuadas, o sinal de entrada uma onda sinusoidal de frequn-
cia 50 Hz e amplitude 2 mV .
4.4.1 Simulao do filtro contnuo, (i.e. sem uso de switch)
O circuito do filtro contnuo foi testado com as mesmas caractersticas que os modelos F&H
de modo a se poder fazer uma comparao adequada.
Deste modo o circuito foi configurado com os mesmos circuitos sample and hold (S&H)
entrada e sada, e com os circuitos que implementam o F&H sempre activo (ON) de modo a
corresponder a um sistema contnuo.
Devido ao facto de o circuito possuir switches controlados por um sinal de relgio peridico,
a maneira de se conseguir obter o grfico de mdulo e fase faz-se atravs de simulaes periodic
steady state (PSS) e periodic AC.
Pela verificao do grfico da anlise peridica AC para o sistema contnuo observa-se o Notch
frequncia de 50 Hz (49.99 Hz), com um pico de atenuao de aproximadamente 50.07 dB.
Este valor ser usado como referncia para a comparao com os valores produzidos pelo
circuito F&H.
4.4.2 Simulao do filtro com k = 0.5
Para a simulao com duty-cycle igual a 50%, o switch foi configurado de modo a que o ciclo
activo do relgio fosse metade do perodo.
Neste caso o filter-and-hold permite uma reduo da capacidade para metade do valor original.
O grfico da anlise AC para este caso em particular, pode ser consultado nos anexos.
4.4.3 Simulao com k = 0.01
Seguidamente efectuou-se a anlise para k = 0.01. Esta anlise permite a reduo da capaci-
dade para os 45 pF. O Notch para esta capacidade fica muito prxima dos 50 Hz (48, 97), bastando
um pequeno ajuste de Vre f para centralizao da frequncia.
4.4 Integrao do F&H com o filtro Notch passa-baixo de 2a ordem 59
4.4.4 Simulao do filtro com k = 0.004

O ltimo caso analisado foi para k = 0.004, o que corresponde a diviso entre 1 s, corres-
pondente ao duty-cycle e o perodo do sinal de relgio, 250 s. Esta anlise permite a reduo da
capacidade para os 18 pF, com uma diminuio da atenuao do filtro.
Os resultados em termos de magnitude e de fase dos diferentes casos estudados encontram-se
em conjunto na rea dos anexos, para uma melhor comparao.
10
10
k = 0.4%
k = 1%
Continuous
Peak (dB)
20
30
40
50
60
0 1 2
10 10 10
Frequency (Hz)
Figura 4.25: Variao do Notch consoante aumento do duty-cycle
Com a sobreposio dos vrios grficos, verifica-se que existe uma perda de atenuao quando
o factor multiplicativo k da capacidade diminui. Para uma melhor visibilidade excluiu-se o grfico
para k = 0.5, mas este pode ser consultado isoladamente nas pginas subsequentes.
Para uma melhor observao sugere-se a consulta da tabela 4.5 e dos grficos em anexo.
Global Transient Analysis

0.1
0.08
k = 0.4%
0.06
k = 1%
0.04 k = 50%
Continuous
Amplitude (V)
0.02
0.02
0.04
0.06
0.08
0.1
60 65 70 75 80 85 90 95
Time (ms)
Figura 4.26: Variao da transitria aos 50 Hz consoante o duty-cycle
80
60 k = 0.4%
k = 1%
40
continuous
20
Magnitude (deg)
20
40
60
80
100
120
0 1 2 3
10 10 10 10
Frequency (Hz)
Figura 4.27: Grfico da fase para diferentes valores de k
4.5 Concluso
Em termos de excurso mxima de sinal, a variao entre os diferentes casos praticamente

desprezvel. Verificou-se que no caso contnuo uma excurso do sinal de 141 mV e nos casos com
F&H, com os duty-cycles de 0.5, 0.1 e 0.04 a excurso obtida foi respectivamente de 169.6, 164.2
4.5 Concluso 61
e 164.6 mV .
O resultado de todas as experincias do filtro Notch permitem construir a seguinte tabela, com
a informao necessria para uma anlise do desempenho do circuito.
Contnuo k = 50% k = 1% k = 0.4%

Capacidade (F) 4.5n 2.25n 45p 18p
Notch, @ 50Hz (dB) 50.07 41.7 31.55 22.71
T, (s) 250 250 250
, (s) 125 2.5 1
Ganho, @ 1Hz (dB) 3.81 3.8 3.22 2.2
Tabela 4.5: Simulao do filtro Notch para diferentes duty-cycles

Captulo 5
Concluses e Trabalho Futuro
Neste captulo procura-se analisar o trabalho desenvolvido nomeadamente os objectivos pro-

postos inicialmente e a realizao dos mesmos. Faz-se uma discusso dos resultados obtidos pelas
experincias realizadas.
5.1 Principais resultados

O sistema de filtragem implementado foi simulado para diversos factores de escalabilidade k
de modo a se avaliar a funcionalidade pretendida. Os resultados obtidos provam que as principais
ideias e conceitos que se encontram por detrs do projecto so eficazes, permitindo uma grande
margem de linearidade, controlo da transcondutncia por uma tenso de referncia e uma grande
reduo na escala das capacidades do circuito pela aplicao da tcnica filter-and-hold.
A metodologia usada nas simulaes consistiu na implementao de dois sistemas o mais
semelhante possveis de modo a se obter uma melhor comparao entre os resultados e melhor
se perceber os factores que condicionam as mudanas de um sistema para outro. Deste modo,
o circuito de referncia (circuito do filtro contnuo) incluiu os circuitos sample-and-hold e filter-
and-hold com a simples diferena dos switches estarem sempre em estado activo (On).
Com este circuito conseguiu-se obter o Notch a 50 Hz, com a reduo de uma capacidade
inicial de 4.5 nF para 18 pF, apesar de alguma perda em termos de atenuao do filtro.
Uma das causas desta perda de atenuao prende-se com os a resistncia ron dos transstores
dos switch e um aumento do tamanho destes transstores ajuda a resolver parte do problema.
5.2 Satisfao dos Objectivos

O objectivo principal deste trabalho consistiu na implementao de um filtro Notch frequn-
cia de 50 Hz pela aplicao da tcnica F&H de modo a possibilitar a realizao de um sistema
completamente integrado. Este objectivo inicialmente estabelecido foi atingido e, o trabalho pode
63
64 Concluses e Trabalho Futuro
afirmar-se capaz em propor novas solues para a resoluo de problemas desta rea, apesar de
haver a necessidade de outros testes ao circuito.
Tabela 5.1: Desempenho do filtro Notch
Contnuo k = 50% k = 1% k = 0.4%

Factor de reduo(no de vezes menor) 2 100 250
Perda de atenuao (dB) 8.37 18.55 27.36
Capacidade (F) 4.5n 2.25n 45p 18p
Notch, @ 50Hz (dB) 50.07 41.7 31.55 22.71
Potncia consumida (mW ) 6.2 6.2 6.2 6.2
A reduo da capacidade de 4.5 nF para 45 pF e posteriormente para os 18 pF constitui uma

mais valia deste circuito pois corresponde a uma reduo respectivamente de 100 e 250 vezes,
para uma atenuao bastante aceitvel do filtro Notch.
Pela anlise dos resultados das diferentes simulaes realizadas, o primeiro comentrio advm
da observao feita no modo em como a atenuao do filtro Notch diminui consoante a diminuio
do factor de multiplicao k. Analisando a tabela em 5.1, conclui-se que a atenuao do filtro vai
diminuindo conforme se aumenta o duty-cycle do circuito F&H.
Esta queda de atenuao deve-se a reduo nos vrios casos do tempo em que o switch est
activo, isto , quanto menor for o tempo em que o switch est activo maior ser a perda em
termos de profundidade do filtro Notch. A constante de tempo aumenta consoante o duty-cycle
diminui, contudo, isto no acontece de forma linear [40]. Existem trs possibilidades de erro,
nomeadamente a no linearidade dos transstores, a possibilidade de ocorrer clock feedthrough e
os tempos de subida e descida dos ciclos de relgio.
k=0.5
k=0.01
k=0.004
Figura 5.1: Variao do duty-cycle
Apesar da tcnica F&H ajudar a diminuir o consumo de um circuito, neste caso em particular,
o consumo elevado do filtro deve-se ao modelo de OTA utilizado.
5.3 Trabalho Futuro 65
5.3 Trabalho Futuro

O trabalho futuro imediato consiste no design do layout para se estabelecer uma comparao
com os resultados obtidos pela simulao do esquemtico.
Existem entretanto outras anlises para se fazer, optimizao do consumo, medio e o clculo
de outros parmetros importantes. Com o OTA desenvolvido podem-se estudar alternativas de se
melhorar ainda mais o valor da transcondutncia, atravs da aplicao de outros diferentes mtodos
estudados, o que pode traduzir-se na reduo das capacidades do circuito.
Uma rea que pode ser explorada neste circuito passa pela implementao de um filtro Notch
de ordem superior, que possa apresentar um melhor factor de qualidade, podendo trazer benefcios
para as bandas de passagem e rejeio do circuito.
Outro factor de anlise fazer um estudo mais aprofundado sobre os factores que influenciam
a perda de atenuao na banda de rejeio do filtro com a integrao do F&H.
66 Concluses e Trabalho Futuro
Anexo A
Anexos
Resultado para Filtro contnuo

AC Analysis
10
Phase plot
80
0
60
10 40
Magnitede (dB)
20
20
Phase (deg)
30 20
40
40 60
80
50
100
60 120
0 1 2 3 0 1 2 3
10 10 10 10 10 10 10 10
Frequency (Hz) Frequency (Hz)
(a) Notch @ 50 Hz (b) Fase
Figura A.1: Grfico de mdulo e fase do filtro Notch contnuo
Transient Analysis Transient Analysis

1.7 0.08
1.69
0.06
1.68
0.04
1.67
0.02
1.66
Voltage (V)
Voltage (V)
1.65 0
1.64
0.02
1.63
0.04
1.62
0.06
1.61
1.6 0.08
40 45 50 55 60 65 70 40 45 50 55 60 65 70
Time (ms) Time (ms)
(a) Anlise transitria (b) Sadas diferenciais
Figura A.2: Anlise transitria do filtro Notch contnuo
67
68 Anexos
Resultado para F&H com k = 50%.
10
10
20
Peak (dB)
30
40
50
60
0 1 2
10 10 10
Frequency (Hz)
Figura A.3: Comparao da magnitude do filtro com F&H e k = 0.5
Transient signal Transient signal

1.7 0.08
Vop continuous
continuous time
Von
1.69
0.06
1.68
0.04
1.67
0.02
1.66
Voltage (V)
Voltage (V)
1.65 0
1.64
0.02
1.63
0.04
1.62
0.06
1.61
1.6 0.08
58 60 62 64 66 68 70 72 74 76 78 55 60 65 70 75 80 85 90 95
Time (ms) Time (ms)
Figura A.4: Anlise transitria do filtro com F&H e k = 0.5

Anexos 69
Resultado para F&H com k = 1%.

Periodic AC Analysis
5
Phase plot
5
60
10 40
Peak (dB)
20
15
Phase (deg)
0
20
20
25 40
60
30
80
35
0 1 2
10 10 10 10
0 1
10
2
10 10
3
Frequency (Hz) Frequency (Hz)
Figura A.5: Grfico da magnitude e fase do filtro com F&H e k = 0.01

1.7 0.1
Vop k=1% k=1%
Von
1.69 0.08
1.68 0.06
1.67 0.04
1.66 0.02
Voltage (V)
Voltage (V)
1.65 0
1.64 0.02
1.63 0.04
1.62 0.06
1.61 0.08
1.6 0.1
58 60 62 64 66 68 70 72 74 76 78 55 60 65 70 75 80 85 90 95
Time (ms) Time (ms)
Figura A.6: Anlise transitria do filtro com F&H e k = 0.01

70 Anexos
Resultado para F&H com k = 0.4%.
5
Peak (dB)
60
10
40
20
15
Frequency (Hz)
0
20
20
40
60
25
0 1 2
10 10 10
Frequency (Hz) 80
0 1 2
10 10 10
Peak (dB)
Figura A.7: Grfico da magnitude e fase do filtro com F&H e k = 0.004

1.7 0.1
Vop k=0.4%
Von k=0.4%
1.69 0.08
1.68 0.06
1.67 0.04
1.66 0.02
Voltage (V)
Voltage (V)
1.65 0
1.64 0.02
1.63 0.04
1.62 0.06
1.61 0.08
1.6 0.1
58 60 62 64 66 68 70 72 74 76 78 55 60 65 70 75 80 85 90 95
Time (ms) Time (ms)
Figura A.8: Anlise transitria do filtro com F&H e k = 0.4%

Anexos 71
Figura A.9: Esquemtico do filtro Notch implementado

72 Anexos
Figura A.10: Esquemtico do OTA com CMFB

Anexos 73
Figura A.11: Esquemtico do amplificador de tuning

74 Anexos
Figura A.12: Esquemtico do switch usado para F&H

Referncias
[1] Shuenn-Yuh Lee and Chih-Jen Cheng. Systematic design and modeling of a ota-c filter for
portable ecg detection. Biomedical Circuits and Systems, IEEE Transactions on, 3(1):53
64, feb. 2009.
[2] Lihong Zhang, Xuguang Zhang, E. El-Masry, and Yuping Zhang. A low-voltage high linear
body-driven operational transconductance amplifier and its applications. In Electrical and
Computer Engineering, 2007. CCECE 2007. Canadian Conference on, pages 534 537, 22-
26 2007.
[3] A S Vale-Cardoso and H N Guimares. The effect of 50/60 hz notch filter application on
human and rat ecg recordings. Physiological Measurement, pages Volume 31, Number 1,
November 2009.
[4] Yong Ping Xu Xinbo Qian and XiaoPing Li. A cmos continuous-time low-pass notch filter
for eeg systems. Analog Integrated Circuits and Signal Processing, 44, 231238, pages
231238, September 2005.
[5] Zhao Zhidong and Ma Chan. A novel cancellation method of powerline interference in ecg
signal based on emd and adaptive filter. In Communication Technology, 2008. ICCT 2008.
11th IEEE International Conference on, pages 517 520, 10-12 2008.
[6] Chon-Teng Ma, Pui-In Mak, Mang-I Vai, Peng-Un Mak, Sio-Hang Pun, Wan Feng, and
R.P. Martins. A 90nm cmos bio-potential signal readout front-end with improved power-
line interference rejection. In Circuits and Systems, 2009. ISCAS 2009. IEEE International
Symposium on, pages 665 668, 24-27 2009.
[7] Ying-Wen Bai, Wen-Yang Chu, Chien-Yu Chen, Yi-Ting Lee, Yi-Ching Tsai, and Cheng-
Hung Tsai. Adjustable 60 Hz noise reduction by a notch filter for ECG signals. In Ins-
trumentation and Measurement Technology Conference, 2004. IMTC 04. Proceedings of the
21st IEEE, volume 3, pages 1706 1711 Vol.3, 18-20 2004.
[8] A. Veeravalli, E. Sanchez-Sinencio, and J. Silva-Martinez. Transconductance amplifier struc-

tures with very small transconductances: a comparative design approach. Solid-State Cir-
cuits, IEEE Journal of, 37(6):770 775, jun 2002.
[9] Chun-Ming Chang. New multifunction ota-c biquads. Circuits and Systems II: Analog and
Digital Signal Processing, IEEE Transactions on, 46(6):820 824, jun 1999.
[10] Ken Martin David A. Johns. Analog Integrated Circuits. John Wiley and Sons, Inc., 1997.
[11] Chung-Chih Hung Tien-Yu Lo. 1V CMOS Gm-C Filters - Design and Applications. Springer,
2009.
75
76 REFERNCIAS
[12] A.N. Mohieldin, E. Sanchez-Sinencio, and J. Silva-Martinez. A fully balanced pseudo-

differential ota with common-mode feedforward and inherent common-mode feedback de-
tector. Solid-State Circuits, IEEE Journal of, 38(4):663 668, apr 2003.
[13] Edgar Snchez-Sinencio. Common-mode control techniques for low voltage continuous-
time analog signal processors. Technical report, Texas A&M University, March 2000.
[14] Edgar Snchez-Sinencio. Common-mode feedback techniques: A tutorial. Technical report,

Texas A&M University, March 2000.
[15] E. Sanchez-Sinencio and J. Silva-Martinez. CMOS transconductance amplifiers, architectu-

res and active filters: a tutorial. Circuits, Devices and Systems, IEE Proceedings -, 147(1):3
12, feb 2000.
[16] Edgar Snchez-Sinencio and Jos Silva-Martnez. Tutorial1: Design of continuous-time

filters from 0.1 hz to 2.0 ghz. Technical report, Texas A&M University, May 2004.
[17] Chun-Lung Hsu, Mean-Hom Ho, Yu-Kuan Wu, and Ting-Hsuan Chen. Design of low-
frequency low-pass filters for biomedical applications. In Circuits and Systems, 2006. APC-
CAS 2006. IEEE Asia Pacific Conference on, pages 690 695, 4-7 2006.
[18] Yang Huazhong Kong Yaohui, Liu Airong. A highly linear low-voltage source-degeneration
transconductor based on unity-gain buffer. Technical report, Department of Electronic Engi-
neering, Tsinghua University, Beijing 100084,China, December 2009.
[19] Lisha Li. High gain low-power operational amplifier design and compensation techniques,
Abril 2007. Faculty of Brigham Young University.
[20] Andreas G. Andreou Edgar Snchez-Sinencio. Advanced analog circuit design techniques,
2008. Texas A&M University.
[21] Ko-Chi Kuo and A. Leuciuc. A linear mos transconductor using source degeneration and
adaptive biasing. Circuits and Systems II: Analog and Digital Signal Processing, IEEE Tran-
sactions on, 48(10):937 943, oct 2001.
[22] P. Holajn L. Topor-Kaminski. Multiple-input floating-gate mos transistor in analogue elec-

tronics circuit. 2004.
[23] Lisha Li. High gain low power operational amplifier design and compensation techniques.
Technical report, PhD Thesis, Brigham Young University, April 2007.
[24] Y. Berg, S. Aunet, O. Naess, and M. Hovin. A novel low-voltage floating-gate cmos trans-
conductance amplifier with sinh (tanh) shaped output current. In Electronics, Circuits and
Systems, 2001. ICECS 2001. The 8th IEEE International Conference on, volume 3, pages
1461 1464 vol.3, 2001.
[25] I. Pachnis, A. Demosthenous, and N. Donaldson. Comparison of transconductance reduction

techniques for the design of a very large time-constant cmos integrator. In Electronics, Cir-
cuits and Systems, 2006. ICECS 06. 13th IEEE International Conference on, pages 37 40,
10-13 2006.
[26] Jos Silva-Martinez and Jorge Salcedo-Suer. IC voltage to current transducers with very
small transconductance. Technical report, National Institute for Astrophysics, Optics and
Electronics, August 1996.
REFERNCIAS 77
[27] Cheng-Fang Tai, Jui-Lin Lai, and Rong-Jian Chen. Using bulk-driven technology operate
in subthreshold region to design a low voltage and low current operational amplifier. In
Consumer Electronics, 2006. ISCE 06. 2006 IEEE Tenth International Symposium on, pages
1 5, 0-0 2006.
[28] A. Guzinski, M. Bialko, and J.C. Matheau. Body-driven differential amplifier for application
in continuous-time active-c filter, Junho 2005.
[29] Edgar Snchez-Sinencio. Low voltage analog circuit design techniques: A tutorial. Technical
report, Texas A&M University, March 2000.
[30] S. Chatterjee, Y. Tsividis, and P. Kinget. 0.5-v analog circuit techniques and their application
in ota and filter design. Solid-State Circuits, IEEE Journal of, 40(12):2373 2387, dec. 2005.
[31] K. Lasanen, E. Raisanen-Ruotsalainen, and J. Kostamovaara. A 1-v 5 mu;w cmos-opamp

with bulk-driven input transistors. In Circuits and Systems, 2000. Proceedings of the 43rd
IEEE Midwest Symposium on, volume 3, pages 1038 1041 vol.3, 2000.
[32] J.M. Carrillo, M.A. Dominguez, J.F. Duque-Carrillo, and G. Torelli. Input common-mode
voltage behaviour of cmos bulk-driven differential stages. In Circuit Theory and Design,
2009. ECCTD 2009. European Conference on, pages 267 270, 23-27 2009.
[33] AhlAd KumAr and G. K. ShArmA. Bulk driven circuits for low voltage applications. Te-
chnical report, ABV Indian Institute of Information Technology and Management, Gwalior,
MP, 2009.
[34] U. Stehr, F. Henkel, L. Dalluge, and P. Waldow. A fully differential cmos integrated 4th order
reconfigurable gm-c lowpass filter for mobile communication. In Electronics, Circuits and
Systems, 2003. ICECS 2003. Proceedings of the 2003 10th IEEE International Conference
on, volume 1, pages 144 147 Vol.1, 14-17 2003.
[35] Muhammad Taher AbuelmaAtti and Abdulwahab Bentrcia. A new mixed-mode OTA-C
filter/oscillator circuit, 2008. King Fahd University of Petroleum and Minerals.
[36] Vtor Grade Tavares Jos Machado da Silva. Apontamentos de electrnica 3: Filtros. Tech-
nical report, DEEC - FEUP, 2007.
[37] V.M. Grade Tavares, J.C. Principe, and J.G. Harris. F & H filter: a novel ultra-low power
discrete time filter. Electronics Letters, 35(15):1226 1227, 22 1999.
[38] Behzad Razavi. Design of Analog CMOS Integrated Circuits. McGraw Hill, 2001.
[39] Lars Wanhammar. Analog Filters Using Matlab. Springer, 2009.
[40] Micah OHalloran. Time constant magnification using filter and hold circuitry, May 2000.
http://www.clas.ufl.edu/jur/200005/papers/paper_ohalloran.html.

Filtro Notch para Aplicações em EEGs

Enviado por

Dados do documento

Título original

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

Filtro Notch para Aplicações em EEGs

Enviado por

Direitos autorais:

Formatos disponíveis

FACULDADE DE E NGENHARIA DA U NIVERSIDADE DO P ORTO

Filtro Notch para aplicaes em EEGs e

Amlcar Gilberto Garcia Correia

Mestrado Integrado em Engenharia Electrotcnica e de Computadores

Orientador: Prof. Dr. Pedro Guedes de Oliveira (PhD)

c Amlcar Correia, 2010

O processo de aquisio de sinais de electrocardiograma (ECG) e electroencefalograma (EEG)

Apesar da reconhecida flexibilidade que as tcnicas digitais permitem, a utilizao de tcnicas

O sistema constitudo por quatro blocos Gm de diferentes transcondutncias e quatro capa-

A implementao do sistema proposto resultou numa reduo do valor de capacidade de 4.5

The signal acquisition of an electrocardiogram (ECG) and electroencephalogram (EEG) has

A Liliana Alves e irm, Gorrette Alves pelo apoio e compreenso.

2 Blocos genricos de baixa potncia e baixa tenso 5

4 Implementao da soluo proposta 39

5 Concluses e Trabalho Futuro 63

1.1 Sistema geral de aquisio de sinais biomdicos . . . . . . . . . . . . . . . . . . 3

2.1 Integrador single-ended . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

3.1 OTA com transstores em inverso fraca . . . . . . . . . . . . . . . . . . . . . . 30

3.5 FD OTA com V tune . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

4.1 Diagrama proposto para realizao do filtro Notch . . . . . . . . . . . . . . . . . 39

5.1 Variao do duty-cycle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

A.1 Grfico de mdulo e fase do filtro Notch contnuo . . . . . . . . . . . . . . . . . 67

1.1 Gama de frequncia dos sinais versus interferncias . . . . . . . . . . . . . . . . 2

3.1 Sumrio dos resultados . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

4.1 Dimenses do OTA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41

5.1 Desempenho do filtro Notch . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

ADC Analog Digital Converter

A motivao deste trabalho advm da tentativa de se criar um sistema fivel de filtragem do

O electrocardiograma (ECG) e o electroencefalograma (EEG), so mtodos de aquisio da

ECG EEG Flicker Noise Elctrodo Linhas de transmisso

Tabela 1.1: Gama de frequncia dos sinais versus interferncias [6]

1.2 Soluo proposta

Para a resoluo do problema de filtragem da interferncia de 50 Hz, a soluo aqui proposta

3/4-()*"+",-.$/ 2"*&/$ '()*"+",-.$/ '01

Figura 1.1: Sistema geral de aquisio de sinais biomdicos [7]

constantes de tempo por um factor inversamente proporcional ao duty-cycle do sinal de relgio de

1.3 Estrutura da dissertao

O captulo 2 apresenta um resumo sobre blocos genricos de reduo da transcondutncia,

No capitulo 3 aborda-se na generalidade a problemtica da filtragem de sinais EEGs e ECGs,

Blocos genricos de baixa potncia e

Uma envolve o projecto de amplificadores OTA de muito baixa transcondutncia, na ordem

A outra parte do problema consiste na realizao de capacidades elevadas, tipicamente na

2.2 OTA - Amplificador Operacional de transcondutncia

2.2.1 Arquitecturas de OTA

As figuras 2.3 e 2.4 mostram a estrutura bsica de um integrador Gm C em verses single-

Figura 2.1: Integrador single-ended Figura 2.2: Integrador fully-differential

Na verso single-ended, em que ti representa a frequncia de ganho unitrio do integrador, a

Vo+ = Io /s(2C),Vo = Io /s(2C) (2.3)

Vi+ Io+ Vi+ Iout+

Figura 2.3: Equivalente single-ended Figura 2.4: Equivalente fully-differential

Uma vez que o ganho de transcondutncia de um OTA proporcional a corrente de pola-

2.2.2 O Transcondutor pseudo-diferencial

A figura 2.4 apresenta a configurao fully-differential. A topologia fully-differential baseada

Figura 2.5: Transcondutor fully-differential Figura 2.6: Transcondutor pseudo-differential

Em comparao, o transcondutor pseudo-diferencial pode ser usado para baixas tenses de

2.2.3 Common Mode Feedforward (CMFF)

Figura 2.7: Diagrama de fluxo do CMFB

2.2.4 Common Mode Feedback (CMFB)

Figura 2.8: Arquitectura geral do circuito CMFB

Descrio bsica do funcionamento do circuito:

Percepo do nvel do modo comum sada, ou seja [14]:

Compara-se com a tenso de referncia.

Vo,cm Vre f (2.7)

3/4-()"+",-.$/ 2"&/$ '()*"+",-.$/ '01