Escolar Documentos
Profissional Documentos
Cultura Documentos
Figura 1 – http://www.altera.com
Figura 2 - https://www.altera.com/support/software/download/altera_design/quartus_we/dnl-
quartus_we.jsp
1
4. Na página aberta, escolha o arquivo de instalação
“quartusii_50_sp1_web_edition_single.exe” para download.
Figura 3 - https://www.altera.com/support/software/download/altera_design/quartus_we/dnl-
quartus_we.jsp
Esta é versão 5.0 com Service Pack 1 do software Quartus II Web Edition, a última
versão lançada quando este tutorial foi escrito. Novas versões e atualizações estão sendo
sempre lançadas. Caso seja mais conveniente, existe a opção de envio do CD de instalação do
software pelo correio. Para solicitar um CD, siga o seguinte procedimento:
1. Clique no link “You can request Quartus II Web Edition software on CD” (veja
extremidade inferior da Figura 3).
3. Após clicar no botão Submit Request, a página da Figura 5 é aberta. Nela, deve-se
preencher o campo número NIC (Network Interface Card), que é o endereço físico da placa de
rede e também escolher entre licença Standard (a ser usada para fins comerciais) ou a licença
Academic (para uso em projetos acadêmicos). O número NIC é obtido (desde que o
computador tenha placa de rede) através do comando do MS-DOS ipconfig /all. Um
exemplo de saída deste comando é mostrado na Figura 5.
2
Figura 4 - You can request Quartus II Web Edition software on CD
3
Figura 6 – Pesquisa
4
2. Tela inicial do Quartus:
3. A primeira coisa a fazer é criar um desenho esquemático. Use o menu File -> New
5
Figura 10 – Janela de edição de esquemático com destaque para o acesso a biblioteca de
símbolos.
5. Clique no ícone Symbol Tool (Figura 10) para acessar a biblioteca de símbolos. Após o
resultado será igual ao da Figura 11.
Figura 11
5. Para este tutorial, será utilizado apenas uma porta E de duas entradas. Acessando a
biblioteca, como indicado na Figura 11, escolher uma porta and2 e dois pinos de
6
entrada e um de saída. Os pinos podem ser acessados na lista de bibliotecas (Figura
12).
6. A conexão pode ser realiza com um simples click no pino de cada porta. A Figura 13
ilustra esta operação.
7. Para alterar um nome de um sinal, clique duas vezes no nome do pino. Será
apresentado uma janela que possibilita a alteração do nome do pino (Figura 14).
7
Figura 14 – Alterando um nome de um pino.
8
9. Como neste momento, não existe o interesse de escolher um dispositivo CPLD ou
FPGA, podemos optar na Figura 16, pelo botão Finish.
11. Não existindo erros, a etapa de compilação está finalizada (Figura 18). Agora é
necessário simular o circuito para confirmar a sua operação correta.
9
Figura 18
Por exemplo, clicando-se duas vezes sobre a primeira mensagem de erro (as
mensagens de erro são as mensagens em vermelho, enquanto as mensagens warning são
exibidas em azul e as mensagens meramente informativas são exibidas em verde).
10
4 – Simulando o Projeto
Tendo sido corretamente compilado o projeto, a próxima etapa do desenvolvimento é a
simulação lógica do projeto, que serve para validar a lógica a ser implementada.
1. Criar um novo arquivo, do tipo Vector Waveform File (.vwf) (veja Figura 19)
2. Na janela aberta (Figura 20), clicar com o botão direito do mouse na área indicada e
escolher Insert Node or Bus...
5. Selecionar tudo e clicar no botão indicado pela seta do mouse na Figura 23.
6. Clicar em Ok.
7. Clicar em Ok novamente.
11
Figura 21 – Node Finder
Selecione um nó e
pressione o botão >, ou
para adicionar todos os
sinais ao simulador
utilize o botão >>.
12
8. Para esta simulação escolheu-se definir o tempo final de simulação como sendo 160
ns. Para definir este tempo, utilize o menu Edit -> End Time...
10. Para fazer com que todo o intervalo de tempo de simulação apareça na tela, é preciso
definir o zoom. Para isto, vá ao menu View -> Zoom...
11. Escolha a opção Show Range e entre com 0 ns para Start Time e 160 ns para End
Time.
14. Faça o mesmo para o sinal b, só que para este atribuindo um período de 80 ns.
Figura 25 – Zoom
13
Figura 27 – Ajuste do período do sinal de clock
15. Selecione o sinal a, pressione e segure a tecla Ctrl e em seguida selecione o sinal b
também.
16. Clique no botão INV da barra de ferramentas, conforme indicado na Figura 28.
17. Selecione (clicando, agarrando e arrastando o mouse) o sinal a entre os instantes 150
ns e 155 ns.
18. Atribua o valor 1 ao sinal neste intervalo de tempo. Para isto, use o botão Forcing
High da barra de ferramentas (indicado na Figura 29) ou o botão INV, utilizado
anteriormente.
14
19. Tendo definido completamente o vetor de testes, deve-se salvar o arquivo de entrada
do simulador (o arquivo .vwf). Para isto, clique em File -> Save, ou então use as teclas
de atalho Ctrl + S ou ainda, use o ícone correspondente da barra de ferramentas.
21. Pronto. É só rodar a simulação. Para tal finalidade, use o menu Processing -> Start
Simulation, Ctrl + I ou o ícone correspondente na barra de ferramentas.
23. Para visualizar todo o intervalo de tempo simulado, faça o ajuste de zoom indicado nos
passos 10 e 11.
24. Feito este ajuste, têm-se as formas de onda indicadas na Figura 31.
15
Figura 30 – Saída do simulador
16
Caso se deseje aumentar o zoom para melhor visualização das ondas, basta clicar no
botão da barra de ferramentas Waveform Editor. Para aumentar o zoom, clique com o
botão esquerdo do mouse em algum ponto da forma de onda. Clicando com o botão direito do
mouse, reduz-se o zoom.
5 – Programando o dispositivo
Caso o projeto tenha sido compilado e simulado sem erros, pode-se então gravar o
dispositivo. Para isto, é necessário informar ao software em qual dispositivo Altera a lógica será
implementada.
O download dos dados de configuração dos dispositivos pode ser feito através dos
cabos de comunicação ByteBlasterMV, ByteBlaster II ou USB-Blaster. A programação dos
dispositivos pode ser feita nos modos Passivo Serial, Ativo Serial, JTAG ou In-Socket.
Para atribuir um sinal a um pino, basta selecionar um pino na figura que representa o
chip (Figura 34) e executar dois cliques simultâneos. Como exemplo (veja Figura 35), a entrada
a foi colocada no pino 19, a entrada b no pino 20 e a saída s no pino 41.
17
Figura 33 – Convenção de símbolos para pinos
18
Note a alocação
de pinos.
Indicação dos
pinos alocados
Alocação final
Na atribuição dos sinais aos pinos alguns cuidados devem ser tomados. Alguns pinos
são utilizados para comunicação com o PC durante o processo de gravação do dispositivo.
Deve-se evitar usar estes pinos. Caso o projeto possua interface com sinais de clock, preset ou
19
clear (por exemplo, na implementação de flip-flops), existem pinos no CI específicos para estes
sinais.
Depois de atribuídos os sinais aos pinos, o projeto deve ser novamente compilado.
Para criar um arquivo .cdf, vá ao menu Tools -> Programmer (Figura 36). Para
configurar a gravação de um dispositivo no modo JTAG, siga os seguintes passos:
20
Figura 38 – Configuração final antes da programação do dispositivo.
21