Escolar Documentos
Profissional Documentos
Cultura Documentos
Todos os sinais de entrada devem ser síncronos com o clock e ficar ativos por exatamente 1
período (usar sincronizadores). O sinal de clock deve ser de 1 Hz. As entradas Sensor_a,
Sensor_b, Sensor_Z, Chave_S0 e Chave_S1 devem ser controladas por chaves deslizantes do
kit de FPGA. As entradas Botao_CS, Sensor_TD e reset devem ser controladas por push buttons
no kit de FPGA. Todas as saídas devem ser indicadas pelos LEDs do kit de FPGA.