CENTRO UNIVERSITÁRIO AUGUSTO MOTTA – UNISUAM

SEMESTRE LETIVO: 2018/1

DISCIPLINA: ELETRÔNICA II
TURMA: ELT0801N
Prof. Vinicius Coutinho

***************** LISTA DE EXERCÍCIOS 2-3 *****************

Quaisquer dúvidas com relação a esta lista podem ser encaminhadas a mim, pessoalmente
ou por e-mail: vinicius.coutinho@souunisuam.com.br ou prof.vcoutinho@gmail.com

AULA 08

1. Seja um conversor A/D com circuito em escada, representado em diagrama de blocos

na Figura 8.1.

Figura 8.1

a. Caso o contador digital possua 16 bits, quantos níveis digitais poderão ser
produzidos?

b. Se o sinal de fim da contagem, a ser fornecido pelo comparador ao circuito

lógico de controle, tiver que ser um bit 1 (alto), a que entrada do amplificador
operacional que atua como comparador deverá ser conectado o circuito em
escada? Por quê?

c. Qual o tempo máximo de conversão se o conversor for de 8 bits e o clock for de

1 MHz?

d. Qual o tempo máximo de conversão se o conversor for de 12 bits e o clock for

de 1 MHz?

e. Considere que, na fase preliminar do projeto, adote-se um conversor de 10 bits

e taxa de clock de 1 MHz. Posteriormente, o cliente informa que a aplicação
para a qual este conversor será destinado possui uma restrição de tempo, de
forma que o processo de conversão A/D de cada amostra de sinal não poderá
levar mais do que 1 ms. Responda: o circuito conversor inicialmente projetado
precisará ser modificado para atender esta demanda? Caso afirmativo, que
alternativa(s) técnica(s) você apresentaria ao cliente?

2018/1 – ELT II – LISTA DE EXERCÍCIOS 2-3 – UNISUAM Página 1 de 19

[GABARITO/PADRÃO DE RESPOSTA]
(a) 216 = 65536 níveis.

(b) Entrada não-inversora (+). JUSTIFICATIVA: o sinal de fim de contagem deve ser gerado
quando a entrada analógica (Vin) for menor do que a tensão de referência (Vref), gerada
pelo circuito em escada e que cresce progressivamente. Neste caso, se o comparador tiver
que gerar um sinal de nível alto para Vin < Vref, então a configuração mais adequada é a de
comparador inversor (vide Aula 06).

(c) 28 / 106 = 256 µs.

(d) 212 / 106 = 4096 µs ou 4,096 ms.

(e) Tempo de conversão para os parâmetros apresentados: 210 / 106 = 1,024 ms. Portanto,
não atende às necessidades apresentadas pelo cliente. Para atendê-las, existem duas
alternativas: (1ª) aumentar o clock (para 1,024 MHz ou acima); (2ª) reduzir a quantidade
de níveis digitais/bits (por exemplo, com 9 bits e mantendo-se o clock, o tempo máximo de
conversão seria de 29 / 106 = 0,512 ms).

2. Sejam os diagramas de blocos de dois conversores A/D apresentados na Figura 8.2. O

bloco DAC do conversor da Figura 8.2(a) é um circuito em escada. Neste mesmo
conversor, há um contador digital crescente de 3 bits (conta de 0 a 7). Já o conversor
da Figura 8.2(b) é um conversor de aproximações sucessivas. Ve é o sinal analógico de
entrada, a ser convertido, e é aplicado à entrada não inversora de um comparador em
ambos os conversores.

(a) (b)
Figura 8.2

Os blocos DAC de ambos os conversores são de 3 bits, e a saída destes DACs produzem
níveis de tensão uniformemente distribuídos numa gama de 0 a 7 V. Os valores digitais
intermediários permanecem armazenados no buffer de saída; quando a conversão A/D
é completada, a palavra binária correspondente ao valor de Ve digitalizado é fornecida
às saídas D2D1D0 (mediante o envio pelo bloco de controle do sinal de end).

a. Para ambos os conversores, responda: por quais valores digitais intermediários

passam as palavras armazenadas no buffer de saída até que se chegue à completa
conversão de um sinal Ve = 4,5 V? Assuma que o buffer inicializa com a palavra 000
(iteração zero) e que o RAS só escreva palavras não rejeitadas no buffer.

b. Para ambos os conversores, responda: por quais valores digitais intermediários

passam as palavras armazenadas no buffer de saída até que se chegue à completa
conversão de um sinal Ve = 6,5 V? Assuma que o buffer inicializa com a palavra 000
(iteração zero) e que o RAS só escreva palavras não rejeitadas no buffer.

2018/1 – ELT II – LISTA DE EXERCÍCIOS 2-3 – UNISUAM Página 2 de 19

 c. Desenhe o gráfico tensão de saída do DAC vs. tempo para ambos os conversores
nas condições enunciadas no item (b) desta questão.

[GABARITO]
(a)
** Conversor A/D com circuito em escada **
000  001  010  011  100  101

** Conversor A/D de aproximações sucessivas **

000  100  100  100

Explicações:
No conversor com circuito em escada temos a seguinte situação:
Palavra na Tensão na saída do DAC (tensão de Saída do
entrada do DAC referência do comparador) comparador
000 0V Alta
001 1V Alta
010 2V Alta
011 3V Alta
100 4V Alta
101 5V Baixa

No 5º ciclo de clock (transição de 100 para 101), a tensão de saída do DAC, que é a tensão
de referência do comparador, vai para 5 V, tornando-se maior que Ve = 4,5 V e levando a
saída do comparador ao nível baixo, o que interrompe a contagem e provoca o sinal de end
no bloco de controle.

No conversor de aproximações sucessivas temos a seguinte situação:

Tensão na
Palavra na
saída do DAC
entrada do
(tensão de Critério de decisão
DAC (saída do
referência do
RAS)
comparador)
000 0V -
100 4V Ve > 4 V, aceita a palavra 100
110 6V Ve < 6 V, rejeita a palavra 110, zera D1 e seta D0 = 1
101 5V Ve < 5 V, rejeita a palavra 101, zera D0
100 4V Final

No 1º ciclo de clock = teste de 100. Hipótese aceita (buffer = 100).

No 2º ciclo de clock = teste de 110. Hipótese rejeitada (buffer = 100).
No 3º ciclo de clock = teste de 101. Hipótese rejeitada (buffer = 100, valor final).

Obs.: havendo dúvidas, consulte o slide 11 da aula.

Note que o conversor de aproximações sucessivas é mais rápido (para o mesmo valor de
Ve, precisa de apenas 3 ciclos, enquanto o conversor com circuito em escada precisa de 5
ciclos até terminar a conversão).

(b)
** Conversor A/D com circuito em escada **
000  001  010  011  100  101  110  111

2018/1 – ELT II – LISTA DE EXERCÍCIOS 2-3 – UNISUAM Página 3 de 19

** Conversor A/D de aproximações sucessivas **
000  100  110  110

Tensão na
Palavra na
saída do DAC
entrada do
(tensão de Critério de decisão
DAC (saída do
referência do
RAS)
comparador)
000 0V -
100 4V Ve > 4 V, aceita a palavra 100
110 6V Ve > 6 V, aceita a palavra 110
111 7V Ve < 7 V, rejeita a palavra 111, zera D0
110 6V Final

No 1º ciclo de clock = teste de 100. Hipótese aceita (buffer = 100).

No 2º ciclo de clock = teste de 110. Hipótese aceita (buffer = 110).
No 3º ciclo de clock = teste de 111. Hipótese rejeitada (buffer = 110, valor final).

Note que o conversor de aproximações sucessivas é mais rápido (para o mesmo valor de
Ve, precisa de apenas 3 ciclos, enquanto o conversor com circuito em escada precisa de 7
ciclos até terminar a conversão).

(c)
** Conversor A/D com circuito em escada **

** Conversor A/D de aproximações sucessivas **

2018/1 – ELT II – LISTA DE EXERCÍCIOS 2-3 – UNISUAM Página 4 de 19

3. Conforme estudamos na Aula 08, a tensão analógica de entrada V e em um conversor
A/D de rampa dupla é integrada durante um intervalo de tempo fixo T1 (fase 1 da
conversão). Este tempo T1 representa o tempo que o contador digital leva para chegar
ao seu valor máximo de contagem (veja o diagrama de blocos nos slides da aula).

Assim, T1 é diretamente proporcional ao valor máximo de contagem, que depende da

quantidade de bits do contador digital (num contador de n bits, o valor máximo de
contagem é (2n – 1)), e ao período de clock, TCLK (o qual tem relação com a frequência
de clock, fCLK), visto que o contador atinge o valor máximo de contagem transcorridos
(2n – 1) ciclos de clock.

Com base no exposto, deduza uma fórmula para calcular T1, e determine o valor de T1,
em ms, para um conversor que possua um contador de 16 bits e taxa de clock de 1 MHz.

[GABARITO]
T1 = TCLK  (2n – 1)
Para fCLK = 1,5 MHz, TCLK  0,666 s.
Portanto, T1 = 0,666 s  (216 – 1) = 43,69 ms.

******************************************************************************************
Conversor A/D de rampa dupla – fase 2 da conversão
No conversor A/D de rampa dupla, o sinal Vintg_1 presente na saída do integrador (veja o
diagrama de blocos nos slides da aula) após o intervalo de integração T1 (fim da fase 1 de
conversão) depende do valor do sinal Ve na entrada analógica, do fator de escala do
integrador, (1/RC), e da duração de T1:

Vintg_1 = Ve  (1/RC)  T1

Na fase 2 de conversão, uma chave eletrônica comuta de forma a permitir a aplicação do

sinal de referência –Vref ao integrador. Como este sinal de tensão é negativo, a tensão na
saída do integrador agora ruma até zero com inclinação constante, durante um intervalo
de tempo T2 que guarda proporção com valor de Vintg_1 (vide slides 13–14 da aula):

Vintg_2 = Vintg_1 –[Vref  (1/RC)  T2] = 0

(Vintg_2 é Vintg no final da fase 2, ou seja, 0). Logo,

Ve  (1/RC)  T1 = Vref  (1/RC)  T2

O tempo T2 pode ser calculado a partir de:

T2 = T1  Ve/Vref

Contabiliza-se o número de ciclos de clock que se leva desde o instante inicial da fase 2 até
T2. Quanto maior for T2, maior o valor da contagem digital, e a palavra digital resultante
será diretamente proporcional à Ve (pois quanto maior Ve, maior T2).
******************************************************************************************

4. Em um conversor A/D de rampa dupla, seja T2 = 20 ms para um sinal analógico de

entrada Ve = 4 V. Qual seria o valor de T2 se a este mesmo conversor fosse aplicado
outro sinal, V’e, de valor 1,8 V?

[GABARITO]

2018/1 – ELT II – LISTA DE EXERCÍCIOS 2-3 – UNISUAM Página 5 de 19

 T’2 1,8 V
20 ms 4V
 T’2 = 9 ms.

5. Pesquise/revise (na bibliografia indicada nos últimos slides da aula, ou pelos próprios
slides) as vantagens e desvantagens comparativas dos conversores dos tipos Flash, de
aproximações sucessivas e de rampa dupla.

[PADRÃO DE RESPOSTA]
Vide slides 1516 da aula.

2018/1 – ELT II – LISTA DE EXERCÍCIOS 2-3 – UNISUAM Página 6 de 19

AULA 09

6. Esboce o circuito de um temporizador 555* conectado como um multivibrador astável

para operação em 635 Hz. Determine o valor do capacitor C necessário utilizando RA =
RB = 7,5 k. Finalmente, esboce a forma de onda de saída do circuito.
* OBS: empregue um capacitor de 10 nF para acoplar o pino de controle de tensão do CI ao
terra, conforme a recomendação do fabricante, e conecte o pino de reset ao V CC.

[GABARITO]
C = 0,1 µF.

Diagrama de circuito:
VCC

10 nF

Forma de onda:

7. Desenhe o circuito de um monoestável utilizando um temporizador 555 para fornecer

um período de tempo de 825 s. Se RA = 7,5 k, qual é o valor de C necessário?

[GABARITO]
C = 0,1 µF.

Diagrama de circuito:

2018/1 – ELT II – LISTA DE EXERCÍCIOS 2-3 – UNISUAM Página 7 de 19

8. Visando ao lançamento de produtos energeticamente eficientes, um fabricante decide
pela implementação, em sua nova linha de cafeterias elétricas, de um circuito
eletrônico o qual desenergize, após um tempo de 30 minutos, a resistência responsável
por ferver a água. Esta função de temporização pode ser realizada com base no CI 555.

A partir destas informações e empregando o CI 555:

a. Esboce o circuito eletrônico que produz o sinal de temporização desejado.

Calcule o valor dos componentes considerando que C = 100 F.
b. Responda: como se denomina este modo de operação do CI 555?

[GABARITO]
(a)
RA 16,4 MΩ.

Diagrama de circuito:

(b)
Monoestável.

9. O painel de um carro possui um LED indicativo de pisca-alerta. Para fins de projeto, o

fabricante do automóvel estabelece as seguintes condições:
 O LED deve ser acionado com frequência de 0,5 Hz;
 Os tempos alto (LED on) e baixo (LED off) devem ser iguais;
 Deve ser empregado CI 555;
 Tensão de alimentação (Vcc) = 12 V.
 Especificações do LED a ser empregado:

2018/1 – ELT II – LISTA DE EXERCÍCIOS 2-3 – UNISUAM Página 8 de 19

  Corrente de operação = 20 mA.
 Tensão de operação = 2 V.

A partir destas informações:

a. Esboce o circuito eletrônico que produz o sinal desejado*. Considere que a

condição para ciclo de trabalho = 50% (isto é, tempo alto = tempo baixo) no CI
555 é RB = 100  RA. Calcule o valor dos componentes considerando que C =
100 nF.
* OBS: empregue um capacitor de 10 nF para acoplar o pino de controle de tensão do CI ao
terra, conforme a recomendação do fabricante, e conecte o pino de reset ao V CC.
b. Responda: como se denomina este modo de operação do CI 555?

[GABARITO]
(a)
RA  143 kΩ.
RB  14,3 MΩ.

O resistor limitador da corrente do LED é R = (VCC – VLED)/ILED = (12 – 2)/(20 × 10-3) = 500
Ω.

Diagrama de circuito:

(b)
Astável.

10. Um fabricante de automóveis requer que, quando seus carros sejam fechados por meio
de acionamento de alarme, um LED indicativo no painel acenda intermitentemente.
Sejam as seguintes condições de projeto:
 Tempo de LED on = 200 ms;
 Tempo de LED off = 800 ms;
 Deve ser empregado CI 555;
 Tensão de alimentação (Vcc) = 12 V.
 Especificações do LED a ser empregado:
 Corrente de operação = 15 mA.
 Tensão de operação = 1,8 V.

Esboce o circuito eletrônico que produz o sinal desejado*. Calcule o valor dos
componentes considerando que C = 3,3 F.
* OBS: empregue um capacitor de 10 nF para acoplar o pino de controle de tensão do CI ao
terra, conforme a recomendação do fabricante, e conecte o pino de reset ao VCC.

2018/1 – ELT II – LISTA DE EXERCÍCIOS 2-3 – UNISUAM Página 9 de 19

[GABARITO]
Equações
TA = 0,693 × ( RA + RB ) × C
TB = 0,693 × ( RB ) × C

TB = 200 ms 200 × 10-3 = 0,693 × RB × 3,3 × 10-6 RB = 90 kΩ

TA = 800 ms 800 × 10-3 = 0,693 × ( RA + 90 kΩ ) × 3,3 × 10-6  RA = 260 kΩ

Diagrama de circuito:

10 nF

O resistor limitador da corrente do LED é R = (VCC – VLED)/ILED = (12 – 1,8)/(15 × 10-3) =

680 Ω.

É interessante notar que o tempo alto sempre será maior que o tempo baixo, portanto
para que o LED acenda intermitentemente por 200 ms (e permaneça desligado por 800
ms) devemos conectá-lo ao VCC ; o LED vai acender somente durante o tempo em que a
tensão no pino 3 for baixa.

11. Seja um circuito de controle por PWM com CI 555 alimentado por uma fonte V+ = 12 V.
Deseja-se aplicar à carga, através do pino 3 do CI, um sinal de tensão com frequência
de 20 kHz e valor médio de 9,6 V.

a. Determine o duty cycle correspondente ao valor médio de tensão que se deseja

fornecer à carga.
b. Determine os tempos ton (tempo ligado), toff (tempo desligado) e T (período do
sinal).
c. Projete o circuito de controle com CI 555 para obter os tempos calculados.
Determine os valores dos resistores (RA e RB) para C = 15 nF.

[GABARITO]
(a) 80%.

(b) T = 1/f = 50 s. ton = 80% × 50 s = 40 s. toff = (T – ton) = 10 s.

(c)
Equações
TA = 0,693 × ( RA + RB ) × C
TB = 0,693 × ( RB ) × C

TB (toff) = 10 s 10 × 10-6 = 0,693 × RB × 15 × 10-9 RB = 962 Ω

TA (ton) = 40 s 40 × 10-6 = 0,693 × ( RA + 962 Ω ) × 15 × 10-9  RA = 2.886 Ω

2018/1 – ELT II – LISTA DE EXERCÍCIOS 2-3 – UNISUAM Página 10 de 19

Diagrama de circuito:

12. Seja o circuito de aplicação do CI 555 como modulador PWM para controle de brilho
de lâmpada (dimmer) apresentado nos slides 17–19 da Aula 09.

a. Deduza a equação da frequência f do sinal de saída em função das equações de

tempo alto (ton) e tempo baixo (toff).
b. Calcule a tensão média no pino 3 do CI quando o cursor do potenciômetro
estiver em 0% (Rx = 0).
c. Calcule a tensão média no pino 3 do CI quando o cursor do potenciômetro
estiver em 100% (Ry = 0).

[GABARITO]
(a)
Seja f = 1/T. O período do sinal, T, é a soma dos tempos ton e toff. Logo, f = 1/(ton + toff).
Substituindo, temos: f = 1/{[0,693 × (R1 + Rx + R2) × C1] + [0,693 × (Ry + R2) × C1]}.
Reescrevendo: f = 1/{(0,693 × C1) × [(R1 + Rx + R2) + (Ry + R2)]}.
Visto que, pelo diagrama, Rx + Ry = R3: f = 1/[(0,693 × C1) × (R1 + R3 + 2R2)].
Ou f = 1,44/[C1 × (R1 + R3 + 2R2)].

(b) 0,45 V.

(c) 11,77 V.

13. Pesquise na Internet um exemplo de aplicação prática, com o respectivo diagrama de

circuito e o vídeo demostrando o funcionamento, de circuito de controle por PWM
empregando CI 555 (ex.: dimmer de LED ou lâmpada, controle de velocidade de motor
DC).

[PADRÃO DE RESPOSTA]
Vários exemplos são disponíveis na Internet. Seguem alguns links;
 https://www.youtube.com/watch?v=glXcUU0iFoY
 http://circuitdigest.com/electronic-circuits/dc-motor-speed-control
 http://rookieelectronics.com/555-timer-projects-led-dimmer/
 https://www.youtube.com/watch?v=7-xYFnGvBxc
 https://www.youtube.com/watch?v=epAStafv5RY
 https://www.youtube.com/watch?v=OXsu29K_Ap4

2018/1 – ELT II – LISTA DE EXERCÍCIOS 2-3 – UNISUAM Página 11 de 19

 Figura 9.1

14. Determine a frequência de saída do CI oscilador controlado por tensão (566) mostrado
na Figura 9.1 para C1 = 820 pF (consulte as fórmulas necessárias no slide 21 da Aula
09).

[GABARITO]
32,5 kHz.

15. Determine as frequências mínima e máxima de saída do CI oscilador controlado por

tensão (566) mostrado na Figura 9.2 para C1 = 220 pF (consulte as fórmulas
necessárias nos slides da Aula 09).

Figura 9.2

[GABARITO]
fmín = 19,7 kHz e fmáx = 212,9 kHz.

16. Seja o oscilador controlado por tensão modulante de entrada ilustrado na Figura 9.3,
baseado no CI 566. Este circuito possui uma frequência livre (frequência central de
operação, ou frequência de portadora) determinada pelos componentes R1, C1 e pela
malha divisora de tensão que estabelece um ponto de operação estático para V C
(consulte as fórmulas necessárias nos slides da Aula 09). Ao aplicarmos uma tensão
modulante de entrada (VIN), a frequência do sinal de saída irá variar (em torno da
frequência livre).
Seja V+ = 12 V:

a. Calcule a frequência livre produzida por este circuito.

b. No CI 566, a tensão aplicada ao pino 5 deve obedecer à restrição: 0,75V +  VC 
V+. Sendo assim, responda: se, neste circuito, for aplicado à VIN um sinal AC
senoidal que possua valor de pico a pico VPP = 3,2 V, a referida premissa de
projeto é atendida? Justifique, numericamente, sua resposta.

2018/1 – ELT II – LISTA DE EXERCÍCIOS 2-3 – UNISUAM Página 12 de 19

 Figura 9.3

[GABARITO]
(a)
fO = 121,2 kHz.

(b)
Não. JUSTIFICATIVA: podemos afirmar que um sinal AC que possui VPP = 3,2 V é um sinal
de ± 1,6 V. O ponto de operação estático definido neste exemplo é VC(quiescente) = 10,4 V. O
sinal AC se superpõe a VC(quiescente). A condição de projeto é 0,75V+  VC  V+, ou seja, 9 V 
VC  12 V. Assim,
 (10,4 + 1,6) V = OK, pois VC  V+;
 (10,4 - 1,6) V = NOK, pois VC  0,75V+.

17. A operação de abertura de portas de um vagão de trem realiza duas funções em que se
podem empregar circuitos baseados no CI 555:

i. Temporização: a porta deve permanecer aberta por 30 segundos contados da

parada completa do trem.

ii. Luz intermitente para sinalização visual: a luz deve ser acionada com frequência de
0,5 Hz. Os tempos alto e baixo devem ser iguais.

(a) Responda: para que a função ii seja realizada, em qual modo o CI 555 deve
operar, astável ou monoestável? Justifique brevemente sua resposta.
(b) Correlacione os modos de operação astável e monoestável aos respectivos
circuitos, com base no que mostra a Figura 9.4.
(c) Para que a função ii seja realizada, determine C para R1 = 47 k.

(a) (b)
Figura 9.4

2018/1 – ELT II – LISTA DE EXERCÍCIOS 2-3 – UNISUAM Página 13 de 19

[GABARITO/PADRÃO DE RESPOSTA]
(a)
Modo astável.
Para esta aplicação, o modo de operação adequado é o astável porque neste modo a saída
não permanece em nenhum dos dois estados possíveis, produzindo um trem de pulsos
(clock) com dois níveis de saída distintos, com uma determinada frequência.

(b)
Astável = circuito da Figura 8.4(a)
Monoestável = circuito da Figura 8.4(b)

(c) Condição para ciclo de trabalho = 50% no CI 555: R2 = 100 × R1

Logo, R2 = 4700 kΩ.
f = 1,44 / [( R1 + 2R2 )  C ]  C = 1,44 / [ (9447 kΩ) × 0,5 Hz] = 0,3 µF ou 300 nF.

18. Para os astáveis baseados no CI 555 das Figuras 9.5 e 9.6: (a) calcule a frequência de
oscilação; (b) desenhe o gráfico do sinal de saída VS(t) (sinal no pino 3 do CI).

Figura 9.5 Figura 9.6

[GABARITO]
** Circuito da Figura 9.5 **
(a) f = 1,44 / [( R1 + 2R2 )  C ]  178 Hz.

(b) TA = 3,31 ms. TB = 2,27 ms (vide fórmulas nos slides da Aula 09 ou no datasheet do CI).
Forma de onda deve ser esboçada como segue:

2,29 ms 3,33 ms

** Circuito da Figura 9.6 **

(a) Durante o ciclo de carga, o diodo está diretamente polarizado, comportando-se como
chave fechada, e RB = 33 k//1 k = 970,6 . Logo, TA = 0,693  ( RA + RB )  C = 0,693 
( 2,2 k + 970,6  )  0,1 F = 0,22 ms. Na descarga, o diodo está inversamente polarizado,
comportando-se como chave aberta, e RB = 33 k. Assim, TB = 0,693  RB  C = 0,693  33
k  0,1 F = 2,29 ms.

Período da oscilação: T = (0,22 + 2,29) ms = 2,51 ms. Frequência: f = 1/T = 398,4 Hz.

2018/1 – ELT II – LISTA DE EXERCÍCIOS 2-3 – UNISUAM Página 14 de 19

(b) Forma de onda deve ser esboçada como segue:

VS(t)

12 V
2,29 ms
0,22 ms

t
19. Calcule o tempo que o LED fica aceso e que fica apagado no circuito astável baseado no
CI 555 da Figura 9.7.

Figura 9.7

[GABARITO]
Aceso durante 3,33 s e apagado durante 3,26 s.

20. Um equipamento de ultrassonografia deve gerar um sinal chirp cuja frequência varia
de 30.000 Hz a 35.000 Hz. Com este propósito, emprega-se um circuito oscilador
controlado por tensão baseado no CI 566 similar ao exibido na Figura 9.8. A variação
da frequência é feita por meio da alteração do valor da tensão no pino 5 deste CI.

Sejam R1 = 100 , C1 = 100 pF e V+ = 12 V. Determine o range de operação da fonte DC

ajustável (VC_mín e VC_máx) que atende aos requisitos do projeto.

Figura 9.8
[GABARITO]
VC deve variar entre 9,9 a 10,2 V.

2018/1 – ELT II – LISTA DE EXERCÍCIOS 2-3 – UNISUAM Página 15 de 19

AULA 10

21. O que é o critério de Barkhausen para oscilação?

[PADRÃO DE RESPOSTA]
De acordo com o critério de Barkhausen, para que um circuito oscile, é necessário que o
ganho de malha A seja igual a (ou maior que) 1, sendo A o ganho do bloco amplificador e
 o fator de realimentação.

22. Seja um circuito oscilador de deslocamento de fase com CI amplificador operacional,

conforme ilustrado na Figura 10.1. Deseja-se produzir na sua saída um sinal alternado
com frequência f = 75 Hz.

Sejam as seguintes condições de projeto:

 Resistores R = 22  idênticos; capacitores C idênticos.
 Resistor Ri = 103  R;
  da malha de realimentação = 1/29.

a. Determine os valores dos capacitores C, em F.

b. Determine o valor de Rf de modo que o ganho do amplificador, A, seja grande o
suficiente para que o critério de Barkhausen seja atendido.

Figura 10.1

[GABARITO]
(a) C  39 µF.
(b) Ri = 22 kΩ  Rf = 29 × 22 kΩ = 638 kΩ.

23. Seja um circuito oscilador com ponte de Wien empregando CI amplificador

operacional, conforme ilustrado na Figura 10.2. Deseja-se produzir na sua saída um
sinal alternado com frequência f = 60 Hz.

Sejam as seguintes condições de projeto:

 Resistores R1 = R2 = 10 k;
 Capacitores C1 = C2;
 Resistor R4 = 1 k.

a. Calcule o valor da capacitância de C1 e C2.

b. Determine o valor de R3 de modo que o ganho do amplificador, A, seja grande o
suficiente para que o critério de Barkhausen seja atendido.

2018/1 – ELT II – LISTA DE EXERCÍCIOS 2-3 – UNISUAM Página 16 de 19

 Figura 10.2

[GABARITO]
(a) C1 = C2  265 nF.
(b) R3 = 2 kΩ.

24. Para o oscilador Hartley mostrado na Figura 10.3, sejam os seguintes dados.

 Bobinas L1 = L2 = 2 mH;
 Capacitor C = 0,01 F;
 Resistor R1 = 10 k.

a. Calcule a frequência de oscilação do circuito.

b. Calcule o ganho do circuito.
c. Calcule o valor de Rf.

Figura 10.3

[GABARITO]
(a) f  25,16 kHz.
(b) A = 1.
(c) Rf = 10 k.

25. Seja o modelo sistêmico de um amplificador com realimentação-série de tensão

conforme o que mostra a Figura 10.4. Demonstre que o ganho global deste circuito, Af ,
é dado por

2018/1 – ELT II – LISTA DE EXERCÍCIOS 2-3 – UNISUAM Página 17 de 19

 Vo A
Af  
Vs 1  A

em que A é o ganho do estágio amplificador e  é o fator de realimentação.

Figura 10.4

[GABARITO]
Vide slides da Aula 10.

26. Sabendo que  = Vf /Vo , deduza o valor de  em função de R1 e R2 para o circuito da

Figura 10.5.

Figura 10.5

[GABARITO]
 = R2/(R1+R2)

27. Adotando o circuito da Figura 10.5 como referência, projete uma malha de
realimentação que permita ajuste de  entre 0,5 e 0,8. Dados de projeto: R2 = 10 k.

[GABARITO]
Para  = 0,5, R1 = 10 kΩ.
Para  = 0,8, R1 = 2,5 kΩ.
Podemos inserir um resistor de 2,5 kΩ em série com um potenciômetro de 7,5 kΩ.

28. No exercício anterior, temos MÍN = 0,5 e MÁX = 0,8. Para qual destes valores de 
obtém-se o maior ganho global do circuito realimentado? E para qual destes valores de
 obtém-se a maior impedância de entrada? Justifique brevemente sua resposta.

[PADRÃO DE RESPOSTA]

2018/1 – ELT II – LISTA DE EXERCÍCIOS 2-3 – UNISUAM Página 18 de 19

O maior ganho global é quando  = 0,5.
A maior impedância de entrada é quando  = 0,8.
Em um circuito realimentado negativamente, há redução global do ganho. Quanto maior o
fator de realimentação, menor o ganho global do circuito. Isto é expresso pela equação*: Af
= A/(1+A). Já a impedância de entrada aumenta na medida em que  se eleva na
realimentação-série de tensão, o que costuma ser uma característica desejável em
amplificadores: : Zif = Zi (1+A)*
* demonstração completa nos slides da Aula 10.

2018/1 – ELT II – LISTA DE EXERCÍCIOS 2-3 – UNISUAM Página 19 de 19