Escolar Documentos
Profissional Documentos
Cultura Documentos
Circuitos integrados (CIs) digitais são uma coleção de resistores, diodos e transistores
fabricados em um único pedaço de material semicondutor (geralmente silício), denominado
substrato, comumente conhecido como chip. O chip é confinado em um encapsulamento protetor
plástico ou cerâmico, a partir do qual saem pinos para conexão do CI com outros dispositivos.
Os CIs digitais são muitas vezes classificados de acordo com a complexidade de seus
circuitos, que é medida pelo número de portas lógicas equivalentes no seu substrato. Existem
atualmente seis níveis de complexidade, conforme definido a seguir.
• Integração em pequena escala (SSI): menos que 12 portas por chip;
• Integração em média escala (MSI): entre 12 e 99 portas por chip;
• Integração em larga escala (LSI): entre 100 e 9.999 portas por chip;
• Integração em escala muito larga (VLSI): entre 10.000 e 99.999 portas por chip;
• Integração em escala ultra-larga (ULSI): entre 100.000 e 999.999 portas por chip e
• Integração em escala giga (GSI): 1.000.000 ou mais portas por chip.
Como visto, os CIs contém muito mais circuitos em um pequeno encapsulamento,
reduzindo o tamanho total dos circuitos digitais. O custo é reduzido drasticamente devido à
produção em grande quantidade de dispositivos similares. Além disto, os CIs tem tornado os
sistemas digitais mais confiáveis devido à redução do número de conexões externas o que auxilia
na redução de falhas como: soldas ruins, interrupções ou curtos nas trilhas de placas entre outros
problema físicos. Antes da existência dos CIs todas as conexões do circuito eram feitas a partir
de um componente discreto (diodo, transistor, resistor, etc) para outro. Outro fator importante é
redução da potência consumida para realizar certa função, uma vez que os circuitos
miniaturizados requerem, geralmente, menos potência que os equivalentes discretos.
Existem limitações nos CIs. Eles não suportam tensões e corrente elevadas, pois o calor
gerado em um espaço tão pequeno causaria um aumento de temperatura acima dos limites
aceitáveis. Além disso, não se pode implementar facilmente certos dispositivos elétricos, como
indutores, transformadores e grandes capacitores.
Em virtude da massificação do uso de CIs, torna-se necessário conhecer as características
gerais desses circuitos e de algumas das famílias lógicas mais populares. Uma vez entendidas
tais características, a preparação dos projetos de circuitos digitais é melhorada. Para se conectar
dispositivos de famílias diferentes, geralmente há a necessidade de uma interface entre ambas.
As famílias lógicas mais comuns podem ser classificadas como:
RTL - Lógica resistor-transistor (obsoleta);
DTL - Lógica diodo-transistor (obsoleta);
1
DCTL - Lógica transistor acoplamento direto;
TTL - Lógica transistor-transistor (mais popular);
ECL - Lógica emissor-acoplado;
MOS - Metal Oxide Semiconductor:
PMOS - Lógica MOSFETs de canal-p (obsoleta);
NMOS - Lógica MOSFETs de canal-n
CMOS - Lógica MOSFETs Complementares;
A tecnologia atualmente dominante é a CMOS devido ao baixo consumo de potência e a
grande capacidade de integração.
2
Ação de Fornecimento de Corrente e de Absorção de Corrente
A Figura 2(a) ilustra a ação de fornecimento de corrente. Quando a saída da porta 1 está
em nível ALTO, ela fornece uma corrente IIH para a entrada da porta 2, que funciona
essencialmente como uma resistência para o terra (GND). Assim, a saída da porta 1 funciona
como um fornecedor de corrente para a porta 2.
A ação de absorção de corrente está ilustrada na Figura 2(b). Quando a saída da porta 1
for para o estado BAIXO, a corrente fluirá do circuito de entrada da porta 2, através da
resistência de saída da porta 1, para o GND. Em outras palavras, no estado BAIXO, o circuito de
saída que aciona a entrada da porta 2 deverá ser capaz de absorver a corrente IIL vinda daquela
entrada.
0 IIH 1 IIL
I OL I OH
Fan − Out (nivel 0) = e Fan − Out (nivel 1) =
I IL I IH
Atrasos de Propagação
Um sinal lógico sempre sofre um atraso ao atravessar um circuito. Os dois tempos de
atraso de propagação são definidos a seguir:
tPLH: (low to high) tempo de atraso de propagação quando o sinal vai do nível 0 para 1.
tPHL: (high to low) tempo de atraso de propagação quando o sinal vai do nível 1 para 0.
3
A Figura 3 ilustra os atrasos de propagação para a porta NÃO (inversora). Observe que
tPHL é o atraso na resposta de saída quando ela vai do nível lógico alto para baixo. Ele é medido
entre os pontos que representam 50% nas transições de entrada e saída. O tPLH é o atraso na
resposta de saída quando ela vai de nível baixo para alto. Em geral, tPHL e tPLH não apresentam o
mesmo valor e ambos variarão dependendo das condições de carga capacitiva.
A 50%
A S
S 50%
Figura 3
tPHL tPLH
Requisitos de Potência
Todo o CI necessita de uma certa quantidade de potência elétrica para operar. Nos chips,
normalmente, existe apenas uma entrada para alimentação, que é identificada como VCC (para
família TTL) ou como VDD (para dispositivos MOS). A quantidade de potência que um CI
necessita é dada pelo produto da tensão VCC pela corrente que ele consome ICC. Para muitos CIs,
a corrente consumida da fonte varia dependendo do estado lógico assumido na saída. Desta
forma, ICCH é a corrente consumida quando todas as saídas das portas estão em nível lógico alto.
ICCL é a corrente consumida quando todas as saídas das portas estão em nível lógico baixo.
Assim, pode-se calcular a potência média consumida: VCC.(ICCH+ICCL)/2.
Imunidade ao Ruído
Campos elétricos e magnéticos podem induzir tensões nos fios de conexão entre os
circuitos lógicos. Estes sinais indesejáveis são chamados de ruído e podem alterar o nível de
4
tensão do sinal fazendo que o mesmo entre na região de indeterminação (Figura 1), o que
produzira uma operação imprevisível. A imunidade ao ruído de um circuito lógico se refere à
capacidade do circuito de tolerar ruídos sem provocar alterações espúrias na tensão de saída.
Uma medida quantitativa para a imunidade ao ruído é denominada de margem de ruído (VNH) e é
definida como:
- margem de ruído para o estado alto: VNH = VOH - VIH
- margem de ruído para o estado baixo: VNL = VIL - VOL
5
permite a implementação de sistemas de larga escala devido à área que uma porta lógica ocupa
no chip. As principais variantes atuais da tecnologia bipolar são as famílias TTL e ECL
respectivamente vocacionadas para circuitos lógicos genéricos de velocidade muito alta. A
tecnologia BiCMOS combina as vantagens dos circuitos bipolares e CMOS mas partilha também
algumas das desvantagens da tecnologia bipolar, como o custo, área, e o seu campo de utilização
é bastante limitado, sendo por vezes uma boa opção em circuitos mistos (analógicos e digitais).
A tecnologia de GaAs permite a realização de circuitos de muito alta freqüência (acima de 10
GHz), no entanto a densidade que é possível obter e o seu elevado custo de fabricação limitam a
sua utilização prática a circuitos muito específicos para os quais seja virtualmente impossível
quaisquer das outras tecnologias disponíveis.
VCC
VCC iC RC
vout
iC RC RB 1
vi n1 Q1
vo ut iB1
RB
vi n Q1 RB 2
iB vi n2 Q2
iB2
Figura 4(a)–Porta NÃO em tecnologia RTL. Figura 4(b)–Porta NÃO E em tecnologia RTL.
A Figura 4(b) ilustra a porta lógica NÃO E, que é considerada uma porta lógica universal,
dado que qualquer outra pode ser implementada a partir dela. Observa-se que quando os dois
6
transistores estão conduzindo, ou seja, quando ambas as tensões de entrada (vin) correspondem ao
nível lógico alto, há corrente na resistência Rc e o nível lógico de saída é baixo. Quando
qualquer dos dois transistor estiver cortado iC = 0, a tensão de saída é igual a VCC e o nível
lógico na saída é alto, bastando para isso que uma das tensões de entrada seja baixo.
VCC VCC
R1 RC
D1 D3 D4 vout
vi n1 x
Q1
vi n2 R2
D2
-VBB
Neste caso, só quando ambos os diodos de entrada D1 e D2 estão cortados (vin1 e vin2 em
nível lógico alto), é que o transistor tem a junção base-emissor polarizada diretamente e impõe o
nível lógico baixo na saída. Caso D1 e/ou D2 estejam conduzindo, a tensão no nó x não é
suficiente para polarizar o transistor. Desta forma, o transistor permanece cortado (iC = 0) e a
tensão de saída é igual a VCC, ou seja, nível lógico alto. Portanto, basta que uma das tensões de
entrada apresente nível lógico baixo para que a saída esteja em nível alto.
VCC
VCC
R1 R2 R4
R1
totem
D2 D4 pole
y Q3
Entrada A Q2 Entrada A
Q1
Entrada B Entrada B D1
D3 x Saída
Equivalente a diodo Q4
Múltiplos R3
emissores
8
proveniente de VCC através de R4. A corrente de coletor de Q4 virá das entradas TTL nas quais o
terminal x estiver conectado.
É importante ressaltar que as entradas em nível alto, A e B, terão de fornecer apenas a
pequena corrente de fuga dos diodos, denominada de IIH. Seu valor típico é de 10μA.
9
VCC VCC
R4 VCC R4 VCC
Q3 (off) R1 Q3 (on) R1
IIL
D1 V D1 V IIH
OL OH
x x
Q1 Q1
Q4 (on) (on) Q4 (off) (off)
Especificações do Fabricante
A família TTL foi originalmente desenvolvida pela TEXAS Instruments, mas hoje,
muitos fabricantes de semicondutores produzem seus componentes. Esta família é
principalmente reconhecida pelo fato de possuir duas séries que começam pelos números 54 para
os componentes de uso militar e 74 para os componentes de uso comercial. Os CIs da série TTL
74-padrão oferecem uma combinação de velocidade e potências consumidas adequadas a um
grande número de aplicações.
Várias outras séries TTL foram desenvolvidas depois do aparecimento da série 74-
padrão. Estas outras séries fornecem uma ampla variedade de escolha dos parâmetros de
velocidade e potência consumida. Dentre essas séries destacam-se:
• TTL 74L de Baixa Potência: adequada para o uso em aplicações nas quais a dissipação
de potência é um problema mais crítico do que a velocidade de operação. Exemplo de
aplicação: Circuitos que operam a baixas freqüências, alimentados por baterias, como as
calculadoras eletrônicas. Esta série tornou-se obsoleta com o desenvolvimento das séries
74LS, 74ALS e CMOS, que oferecem chips com baixo consumo de potência, operando a
velocidades bem mais altas que as dos dispositivos 74L. Por isso a série 74L não é
recomendada para ser usada no projeto de novos circuitos;
• TTL 74H de Alta Velocidade: apresenta um aumento da velocidade em relação a série
74L, porém esse aumento é conseguido à custa do aumento da potência consumida pelos
dispositivos da série. A série 74H também ficou obsoleta com o desenvolvimento da série
TTL Schottky;
10
• TTL 74S Schottky: reduz o retardo de armazenamento, com o uso do diodo Schottky.
Opera com o dobro da velocidade da 74H, consumindo mais ou menos a mesma
potência;
• TTL 74LS Schottky de Baixa Potência (LS-TTL): é uma versão da 74S, que apresenta
CIs com consumo de potência mais baixo e com velocidade também mais baixa. Tais
características colocaram a série 74LS como a “principal” série de toda a família TTL,
sendo atualmente usada em todos os novos projetos em que a velocidade é um fator
preponderante. Esta posição de liderança tende a ser perdida pouco a pouco pela nova
série 74ALS;
• TTL 74AS Schottky Avançada (AS-TTL): é a série TTL mais rápida, e com o produto
velocidade potência significativamente mais baixo que o da série 74S. A série 74AS tem
outras vantagens sobre as demais, incluindo a necessidade de correntes de entrada
extremamente baixas, o que resulta em fan-outs maiores que os da série 74S. Em função
de tais vantagens, a série 74AS está aos poucos tomando o lugar antes ocupado por
dispositivos da série 74S, em todas as aplicações nas quais são necessários componentes
de alta velocidade de operação. Como o custo dos dispositivos 74AS continua a cair, e
como muito mais funções lógicas estão disponíveis nesta série, não há a menor dúvida de
que a série 74S torna-se-á obsoleta num curto prazo de tempo.
• TTL 74ALS Schottky Avançada de Baixa Potência (ALS-TTL): oferece uma sensível
melhora em relação à 74LS no que diz respeito à velocidade de operação e à potência
consumida. Esta série tem o mais baixo produto velocidade-potência de todas as séries
TTL, e está muito próxima de ter a mais baixa dissipação de potência por porta lógica.
Pelo exposto, poderemos ter, a médio prazo, os dispositivos da série 74ALS substituindo
os da série 74LS como os mais utilizados da família TTL.
• TTL 74F Fast (F-TTL): essa é a série TTL mais recente. Utiliza uma técnica para
fabricação de circuitos integrados que reduz as capacidades entre os dispositivos internos
para alcançar atrasos de propagação reduzidos.
11
74 74H 74A 74S 74LS 74AS 74ALS 74F
Índice de Performance
Atraso de propagação (ns) 9 33 6 3 9,5 1,7 4 3
Dissipação de potência (mW) 10 1 23 20 2 8 1,2 6
Produto velocidade-potência (pJ) 90 33 138 60 19 13,6 4,8 18
Taxa máxima de clock (MHz) 35 3 50 125 45 200 70 100
Fan-out (mesma série) 10 20 10 20 20 40 20 33
Parâmetros de Tensão
VOH (MÍN) 2,4 2,4 2,4 2,7 2,7 2,5 2,5 2,5
VOL (MÁX) 0,4 0,4 0,4 0,5 0,5 0,5 0,5 0,5
VIH (MÍN) 2 2 2 2 2 2 2 2
VIL (MÁX) 0,8 0,7 0,8 0,8 0,8 0,8 0,8 0,8
Um ponto importante que deve ser levado em conta quando se trabalha com a família
Padrão (Standard) e as subfamílias TTL é a possibilidade da interligação dos diversos tipos. Isto
realmente ocorre, já que todos os circuitos integrados da família TTL e também das subfamílias
são alimentados com 5V. Deve-se observar, e com muito cuidado, que as correntes que circulam
nas entradas e saídas dos componentes das diversas subfamílias são completamente diferentes.
As tabelas que serão mostradas a seguir foram obtidas do data sheet da Texas Instruments
para a porta NÃO E, TTL padrão (7400).
12
FAMÍLIA LÓGICA MOS
O termo tecnologia MOS (Metal Oxide Semiconductor) é derivado da estrutura básica
MOS que consiste de um eletrodo de metal conectado a uma camada de óxido isolante que, por
sua vez, é depositada sobre um substrato de silício. Os transistores construídos na técnica MOS
são transistores de efeito de campo (field-effect transistor) denominados de MOSFETs. Os
MOSFETs são dispositivos relativamente simples e pequenos, que apresentam ainda a vantagem
do baixo custo de fabricação e do baixo consumo de potência.
Os dispositivos MOS ocupam muito menos espaço no chip do que os transistores
bipolares (aproximadamente 50 vezes menos espaço). Um outro aspecto muito importante sobre
a tecnologia MOS é o fato de seus CIS não usarem resistores na sua construção. A alta densidade
de integração evidencia o fato dos CIs MOS terem dominado os CIs bipolares na área de
integração em larga escala (LSI, VLSI), o que faz desta tecnologia especialmente adequada para
a fabricação de CIs complexos como os microprocessadores e memórias. Aperfeiçoamentos na
tecnologia MOS conduziram a dispositivos que são mais rápidos que as séries 74, 74LS e 74ALS
com características de acionamento de corrente comparáveis. Observa-se que a família TTL
74AS ainda é mais rápida que qualquer dispositivo CMOS, mas a um custo de dissipação de
potência muito maior.
A principal desvantagem da técnica MOS é a vulnerabilidade caudada por danos relativos
à eletricidade estática, enquanto que as famílias bipolares não são tão afetadas. A descarga
eletrostática é responsável pela perda de milhões de dólares, devido a danos causados por ela em
equipamentos eletrônicos. Alguns procedimentos são adotados para evitar esse problema: deve-
se conectar ao terra o chassi de todos os instrumentos de testes, o operador deve se conectar ao
terra através de uma pulseira especial, não deixar desconectada nenhuma entrada de qualquer CI
que não esteja sendo utilizado, etc.
A família lógica MOS complementar (CMOS) utiliza MOSFETs tanto de canal P quanto
de canal N para obter diversas vantagens sobre as famílias N-MOS e P-MOS. De um modo
geral, CMOS é mais rápido e consome ainda menos do que as outras famílias MOS. Por outro
13
lado, existe uma maior complexidade na fabricação do CI que diminui a capacidade de
integração.
A Figura 8 mostra os símbolos esquemáticos para MOSFETs do tipo enriquecimento e
sua operação como chave quando se aplica nível lógico alto ou baixo na porta.
Dreno Dreno
Porta Porta
Fonte Fonte
CANAL N CANAL P
A Figura 9(a) ilustra a porta NÃO (inversora) que apresenta dois MOSFETs conectados
em série, de modo que o dispositivo de canal P tem sua fonte (S1) ligada ao VDD e o dispositivo
de canal N tem sua fonte (S2) conectada ao GND (nos data sheets este terminal é denominado
VSS). As portas (G) dos dois dispositivos estão conectadas juntas em uma entrada comum. O
dreno (D) dos dois dispositivos estão conectados juntos em uma saída comum.
Aplicando-se nível lógico alto (VDD) na entrada A, não existirá diferença de potencial
entre a fonte e a porta de Q1 e este dispositivo estará aberto. Já o MOSFET Q2 estará conduzindo
uma vez uma vez que a diferença de potência entre a sua porta e sua fonte é VGS = VDD. Desta
forma, a saída estará em nível lógico baixo.
Por outro lado, um nível lógico baixo aplicado na entrada A, fará com que a saída
apresente nível lógico alto, pois a diferença de potencial entre a fonte e a porta de Q1 é
VGS = -VDD o que causa a condução deste dispositivo. O MOSFET Q2 estará aberto uma vez uma
vez que a diferença de potência entre a sua porta e sua fonte é zero.
A figura 9(b) ilustra a porta NÃO E desenvolvida em tecnologia CMOS. Observa-se que
a saída estará em nível lógico baixo somente quando as entradas A e B estiverem em nível lógico
alto, pois os MOSFETs de canal N, Q3 e Q4, estarão conduzindo e os de canal P, Q1 e Q2, estarão
bloqueados. Caso uma das entradas assuma nível lógico baixo a saída estará em nível alto. Para
exemplificar, será aplicado nível baixo na entrada A e alto na entrada B. Neste caso, os
NOSFETs Q2 e Q3 estarão bloqueados e Q4 e Q1 conduzindo.
14
VDD
VDD G1 S1 G2 S2
Q1 Q2
G1 S1 D1 D2
Q1 Saída
D3
D1
Q3
Entrada A Saída Entrada A
G3 S3
D2
D4
Q2
Q4
G2 S2 Entrada B
G4 S4
Figura 9(a) – Porta NÃO (inversora) Figura 9(b) – Porta NÃO E desenvolvida em
desenvolvida em tecnologia CMOS. tecnologia CMOS.
15
diretamente por saídas de dispositivos TTL, além de serem compatíveis pino a pino e
funcionalmente equivalentes.
Ao contrário da família TTL, que é produzida com as mesmas características elétricas por
todos os fabricantes, a CMOS, embora padronizada em sua numeração, apresenta grandes
variações na capacidade de saída e velocidade de operação, de um fabricante para outro.
Algumas vezes, até as funções são diferentes e incompatíveis, motivo pelo qual se deve ter muito
cuidado. O quadro a seguir compara as características típicas das principais séries de circuitos
integrados das famílias CMOS e TTL.
Resumidamente, as famílias MOS são mais lentas na operação, requerem muito menos
potência, têm uma margem de ruído melhor, uma faixa de tensão maior, e um fan-out também
maior (o fan-out da família CMOS é completamente ilimitado, sendo restrito apenas por atrasos
e considerações sobre o tempo de subida).
+5V
Figura 10(a). Figura 10(b). Figura 10(c).
Na figura 10(a) a entrada está desconectada (em flutuação), que age exatamente como se
o nível lógico 1 estivesse aplicado a ela. Isto significa que, em qualquer CI TTL, todas as
entradas serão 1 se não estiverem conectadas a nenhuma fonte de sinal lógico em relação ao
16
terra. Quando uma entrada estiver aberta, diz-se que a mesma está em “flutuação”. Quando não
desejamos utilizar uma entrada essa não é a melhor opção, pois as entradas desconectadas agirão
como uma antena, captando sinais espúrios que podem fazer com que o circuito opere
indevidamente.
Uma técnica mais adequada é apresenta na figura 10(b), em que tal entrada é conectada a
uma tensão de +5V, através de um resistor de 1kΩ, forçando o nível lógico 1 nessa entrada. O
resistor serve apenas para proteger a entrada, em caso de correntes elevadas serem geradas, em
função de picos de tensão na fonte de energia. Uma terceira técnica é mostrada na figura 10(c),
em que a entrada não usada é conectada a uma das entradas utilizadas. Isto é aceitável, caso o
circuito que estiver alimentando a entrada B não venha a ter seu fan-out excedido com a conexão
da entrada não utilizada.
Para as portas lógicas implementadas em tecnologia CMOS, as entradas nunca devem
ficar desconectadas. Todas as entradas CMOS devem ser conectadas a um nível de tensão fixo
(GND ou VDD) ou a alguma outra entrada. Uma entrada CMOS desconectada é suscetível a ruído
e eletricidade estática que poderiam facilmente polarizar inadequadamente os MOSFETS
podendo resultar em superaquecimento e queima.
VCC VCC
R1 R2 R1 R2 VCC
RP A S=A.B
Q1 x Saída Q1 x Saída B
Q4 Q4
R3 R3
17
Existem situações nas quais diversos dispositivos digitais têm de compartilhar o uso de
um único fio para transmitir um sinal. Isto significa que vários dispositivos devem ter suas saídas
conectadas a um mesmo fio. Isto pode ser realizado somente por portas coletor aberto ou dreno
aberto. As saídas TTL totem-pole nunca devem ser conectadas juntas, pois causará
sobreaquecimento deteriorando a performance do dispositivo.
Quando várias portas com saídas de coletor aberto ou dreno aberto compartilham uma
conexão em comum, conforme mostrado na Figura 12, o fio comum está em nível alto devido ao
resistor de pull-up. Quando qualquer uma das saídas das portas assumirem nível baixo, haverá
uma queda de tensão de 5V no resistor RP e o ponto de conexão comum estará em estado baixo.
Desta forma, verifica-se que a saída comum estará em nível alto apenas quando todas as saídas
estiverem em nível alto. Conectando as saídas desta maneira a lógica E (AND) é implementada.
Isso é denominado conexão WIRED-AND (E de fio).
VCC
RP
S=A
A
S=B
B Saída
S=C
C
Simboliza a conexão
wired-and
PORTAS TRISTATE
A configuração tristate é um terceiro tipo de circuito de saída usado nas famílias TTL e
CMOS. Esse tipo de saída aproveita a vantagem da operação de alta velocidade das
configurações de saída pull-up/pull-down ao mesmo tempo permitindo que as saídas sejam
conectadas juntas para compartilharem um fio comum. Ela é denominada tristate porque permite
três estados na saída: alto (1), Baixo (0) e alta impedância (high Z). No estado de alta impedância
os dois transistores, pull-up e pull-down, estão desligados de modo que o estado de saída fica em
alta impedância tanto para o GND quanto para a tensão de alimentação. A Figura 13 ilustra esses
três estados.
Dispositivos com saídas tristate apresentam uma entrada enable (habilitar). Conforme
mostrado na Figura 12, quando enable = 1 (alto) o circuito opera normalmente como um
inversor, porque nível alto na entrada do enable habilita a operação do dispositivo. Quando o
18
enable = 0 (baixo), a saída entra no estado de alta impedância tendo os dois MOSFETs de saída
em corte.
VDD VDD
A ON A A OFF A
Baixo Alto Alto Baixo
OFF ON
VDD
Alto
A OFF A
ou High Z
OFF
Baixo
Baixo Enable
____
Figura 12(c) Porta NÃO tristate com enable=0. Se A = X ⇒ A = high Z
Onde X = don’t care, ou seja, X=0 ou X=1 (não importa o valor que A assuma)
Portas tristate são úteis, por exemplo, quando vários periféricos, cada um com seu próprio
endereço, compartilham o mesmo barramento de dados de um controlador que utiliza um
microprocessador. O microprocessador troca dados com o periférico A, acionando este periférico
através de seu endereço. Os demais periféricos não devem influenciar na operação e, como
compartilham o mesmo barramento, suas portas de saída devem permanecer em high Z,
enquanto o microprocessador troca dados com o periférico A.
19
Saída TTL Entrada CMOS
5V VO H(máx) 5V
+5V
Nível 1
3,3kΩ Nível 1
3,5V VIH (mín)
2,4V VO H(mín) Nível
Nível Indefinido
TTL Indefinido VIL(máx)
CMOS 1,5V
0,4V VO L( máx ) Nível 0
Nível 0
0V VO L( mín ) 0V
A Figura 15 ilustra uma porta lógica NÃO E, desenvolvida com tecnologia CMOS e
alimentada em 5V, acionando uma porta de carga NÃO E, pertencente a família TTL. Devido a
baixa capacidade de corrente de CIs CMOS, a maneira mais segura de acionar uma ou mais
portas TTL através de uma porta CMOS é utilizar um buffer CMOS, como o 74C902, o
CD4049A (porta NÃO “bufferizada”), CD 4050A, etc. Um buffer é um CI projetado com uma
capacidade de corrente de saída maior que a dos CIs padrão.
+5V
PERGUNTAS
20
6) O que é fan-out de um circuito integrado?
7) Em uma família lógica, as entradas de um circuito consomem uma corrente de 20mA no nível
lógico alto e -2mA no nível lógico baixo. A capacidade máxima de corrente em cada saída no
nível lógico alto é de 100mA. Qual é o fan-out desta família lógica?
8) No que a margem de ruído pode influir em um circuito integrado?
9) Por que o produto velocidade x potência deve ser levado em consideração nos circuitos
lógicos?
10) Por que o retardo na propagação influi no desempenho de circuitos lógicos mais complexos?
11) Quais as vantagens e desvantagens entre as famílias de circuitos lógicos TTL e CMOS?
13) Quais as vantagens de se utilizar o FET na família MOS?
12) Por que o fan-out é elevado nas portas lógicas desenvolvidas com o emprego de MOSFETs
em seus circuitos?
21