Associação Carioca de Ensino Superior

Centro Universitário Carioca

TÓPICOS AVANÇADOS EM ARQUITETURA DE COMPUTADORS

QUESTIONÁRIO 8 – Tema 8 -Microarquitetura dos Processadores -parte 3-Aritmética

de Ponto Flutuante-Controle: Tipos e Características
NOME: DATA:
Turma:

ESPONDA AS QUESTÕES A SEGUIR

1. O seguinte valor é lido pela unidade de ponto flutuante de um processador:

0010001000110110
Levando em consideração o seguinte formato de PF com expoente não polarizado:

SN SE E F

1 1 4 10

a) Qual é o valor decimal que originou este formato? (despreze parte fracionária do
número, se houver alguma)
b) Qual é o sinal do número?

2. Qual é parte do formato de números em ponto flutuante que é responsável pela

precisão do número?

3. Considere um processador cujos números podem ser representados em ponto flutuante

com o seguinte formato:

Sn F SE E

1 bit 10 bits 1 bit 4 bits

Base de representação: 2
Mantissa (Fração) – F - normalizada

Converter o número decimal - 119 para o formato acima, explicitando o resultado em

hexadecimal.
 4. Considere o valor em hexadecimal: C406, que expressa a representação em ponto
flutuante de um determinado número. Considerando que esta representação usa o
formato a seguir, calcule qual é o valor decimal desse número.

Sn F Se E

1 bit 9 bits 1 bit 5 bits

Base de representação: 2

Mantissa (Fração) – F - normalizada

5. O que significa a sigla IEEE 754 e para que serve?

6. Faça uma análise do limite de representação de dois tipos de representação de dados

numéricos (S/M e Ponto Flutuante). Para esta análise, considere um sistema com palavra de
16 bits e, para ponto flutuante, um expoente cujos valores são representados com 5 bits.

7. Considere que um determinado processador utiliza o método seqüencial de execução de

instruções, isto é, uma instrução somente inicia sua execução após o término total da
execução da anterior e que este processador executa um ciclo de instrução completo em 4
nanosegundos. Caso se desejasse construir um outro processador que empregasse o
método “pipelining” de execução de instruções, quantos estágios ele deveria ter para que
se pudesse obter a cada nanosegundo o término do ciclo de uma instrução (considere que
todos os estágios terão tempos iguais de duração)?

8. Quando o Pentium 4 foi lançado em 2001, os testes iniciais mostraram um desempenho

pior que seu antecessor Pentium III, cuja causa foi atribuída a um pipeline muito longo.
Os projetistas tomaram o pipeline de 12 estágios do Pentium III e o fatiaram mais ainda,
para 20 estágios, sendo que cada estágio trabalha muito pouco mas permite ao
processador operar com clocks muito altos.
(Retirado e adaptado de: < http://arstechnica.com/features/2004/07/pentium-2/1/>. Acesso em
27/10/2015).

Considerando a descrição acima, qual é o tempo de execução (T) para 11 (onze) instruções na
entrada percorrendo os estágios do Pipeline do Pentium 4, no qual cada estágio possui tempo
gasto com valor igual a 1ns?

9. Descreva os métodos utilizados para projetar e operar a Unidade de Controle (UC)

de um Processador.

10. O que você entende por conflito de uso de barramento durante a execução de
instruções com pipeline?
11. Cite um requisito importante para implementação mais eficiente de processamento
com pipeline.

12. Todo processador possui um conjunto de dispositivos, cada um com sua função específica
no processamento das instruções. Há uma unidade que é acionada pelo decodificador de
instruções e emite os sinais para a ULA executar a devida operação; ela também emite os
sinais que irão acionar a busca dos dados que a ULA precisa para executar a referida operação.
Qual é este dispositivo?