Esta pgina d exemplos de circuitos integrados comerciais que executam as funes multiplex e demultiplex estudadas nas pginas anteriores.

So apenas exemplos entre uma variedade de fabricantes e modelos e em nenhuma hiptese significam recomendao ou indicao desses em relao aos demais disponveis no mercado.

74AC151 Multiplex de 8 canais

A Figura 01 mostra o diagrama de pinos conforme datasheet do fabricante Fairchild Semiconductor. A tenso de alimentao Vcc deve estar na faixa de 2 a 6 volts. As tenses nas entradas e sadas podem variar de 0 at Vcc. Por ser um multiplex de 8 canais, dispe de 3 (23 = 8) entradas de seleo: S0, S1 e S2.

Fig 01 Alm da sada normal Z, h uma inversa Z. Dispe tambm de uma entrada de habilitao E que, se em nvel zero, mantm a sada Z em zero independente dos valores das entradas de seleo. A tabela de verdade dada a seguir. Tab 01 S0 0 1 0 1 0 1 0 1

E 0 1 1 1 1 1 1 1 1

S2 0 0 0 0 1 1 1 1

S1 0 0 1 1 0 0 1 1

Z 1 I0 I1 I2 I3 I4 I5 I6 I7

Z 0 I0 I1 I2 I3 I4 I5 I6 I7

A Figura 02 d o diagrama lgico, que basicamente o tipo comum dado na pgina Eletrnica digital XXXI-30, com acrscimo da entrada E e da sada inversa Z.

Fig 02 A funo lgica pode ser escrita como: Z = E (I0 S0 S1 S2 + I1 S0 S1 S2 + I2 S0 S1 S2 + I3 S0 S1 S2 + I4 S0 S1 S2 + I5 S0 S1 S2 + I6 S0 S1 S2 + I7 S0 S1 S2) Ou seja, a entrada de habilitao E faz um tipo de "operao" (se 1) e "no operao" (se 0).

74AC138 Demultiplex de 8 canais

A Figura 01 d o diagrama de pinos do integrado. Tenses de alimentao e de sinais semelhantes s do circuito anterior. Mais detalhes podem ser vistos no datasheet do fabricante (Fairchild Semiconductor). Observa-se que as sadas so invertidas em relao aos circuitos bsicos dados na pgina Eletrnica digital XXXI-50 e anterior.

Fig 01 Isso no altera a concepo fundamental. So apenas inversores nas sadas e o circuito semelhante, conforme pode ser visto na Figura 02. Tab 01 E1 E2 E3 A0 A1 A2 O0 O1 1 1 1 1 1 1 0 1 1 0 0 1 0 0 0 0 1

O2 1 1 1 1

O3 1 1 1 1

O4 1 1 1 1

O5 1 1 1 1

O6 1 1 1 1

O7 1 1 1 1

0 0 0 0 0 0 0

0 0 0 0 0 0 0

1 1 1 1 1 1 1

1 0 1 0 1 0 1

0 1 1 0 0 1 1

0 0 0 1 1 1 1

1 1 1 1 1 1 1

0 1 1 1 1 1 1

1 0 1 1 1 1 1

1 1 0 1 1 1 1

1 1 1 0 1 1 1

1 1 1 1 0 1 1

1 1 1 1 1 0 1

1 1 1 1 1 1 0

Existem trs entradas E 1, E2 e E3 porque o componente foi projetado para funcionar tambm como decodificador.

Fig 02 Na operao como demultiplex, os valores de duas entradas (exemplo: E 2 e E3) so mantidos fixos e a restante usada como entrada das seqncias de dados. Tabela de verdade conforme Tabela 01.

74F280 Gerador / verificador de paridade de 9 bits

Na Figura 01, o diagrama de pinos conforme datasheet do fabricante (Fairchild Semiconductor). Pode ser alimentado com tenso Vcc de 4,5 a 5,5 V.

Fig 01 Conforme j dito em outras pginas desta srie, nveis lgicos 0 e 1 nos circuitos reais

so representados por intervalos de tenses ou correntes. Para as entradas deste CI, tenses at 0,8 V significam valor lgico 0 e acima de 2 V (at Vcc), valor lgico 1. Diagrama lgico exibido na Figura 02.

Fig 02 Nota-se que so circuitos tipo OU EXCLUSIVO, conforme visto na pgina Eletrnica Digital XXXI-60. Dispe de duas sadas para as duas hipteses mencionadas nessa pgina: E: paridade par (smbolo do ingls "even"). Assume valor 1 no caso de um nmero par de entradas 1 e 0 no contrrio. O: paridade mpar (smbolo do ingls "odd"). Assume valor 1 no caso de um nmero mpar de entradas 1 e 0 no contrrio. o complemento da sada de paridade par, isto O = E.